JP5059607B2 - 外部接触部の外部接触パッドを含んだ半導体部品の配線基板、および、その製造方法 - Google Patents

外部接触部の外部接触パッドを含んだ半導体部品の配線基板、および、その製造方法 Download PDF

Info

Publication number
JP5059607B2
JP5059607B2 JP2007526192A JP2007526192A JP5059607B2 JP 5059607 B2 JP5059607 B2 JP 5059607B2 JP 2007526192 A JP2007526192 A JP 2007526192A JP 2007526192 A JP2007526192 A JP 2007526192A JP 5059607 B2 JP5059607 B2 JP 5059607B2
Authority
JP
Japan
Prior art keywords
wiring board
external contact
elastic material
substrate
rubber elastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007526192A
Other languages
English (en)
Other versions
JP2008510309A5 (ja
JP2008510309A (ja
Inventor
バウアー,ミヒャエル
シュタイナー,レイナー
ヴェルナー,ホルガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2008510309A publication Critical patent/JP2008510309A/ja
Publication of JP2008510309A5 publication Critical patent/JP2008510309A5/ja
Application granted granted Critical
Publication of JP5059607B2 publication Critical patent/JP5059607B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/0557Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15173Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114Pad being close to via, but not surrounding the via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0133Elastomeric or compliant polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0187Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/091Locally and permanently deformed areas including dielectric material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

発明の詳細な説明
本発明は、外部接触部の外部接触パッド(contact pads)を含んだ半導体部品(semiconductor component)の配線基板、および、その製造方法に関するものである。この場合、外部接触パッドには、外部接触部としてはんだボールが供給されることが好ましい。
このタイプの配線基板は、BGAハウジング(ball grid array)またはLBGAハウジング(large ball grid array)としても知られる、半導体部品のハウジングに用いられる。
配線基板の問題の1つは、上記配線基板の外部接触パッドと上部回路基板との間の接続を形成するための信頼性である。繰り返し熱負荷の場合、熱膨張の係数が異なる様々な材料が存在しているために、はんだ接合部に繰り返し機械的な剪断負荷がかかる。振動負荷の場合、繰り返し熱応力の剪断負荷に加えて、圧力変動が生じ、これにより、全体的に微小割れまたは接続エラーが生じてしまう。
上部回路基板へのはんだボールの接合の信頼性を改善するために、従来技術では多種多様な方法が用いられている。機械的負荷を低減するために、はんだ接合部の構造に関する様々な方法がある。他の方法は、例えば半導体チップの接着層を挿入することによって上記機械的負荷を低減するように、ハウジングパッケージの材料特性を適合させることを試みている。これらの解決策の不都合な点の中には、ハウジング基板の適合がハウジングの特定の形態に著しく依存しているという点がある。また、これらの解決策には、複雑で高価な他の製造技術(fabrication methos)が必要である。これらの問題は、はんだ接触部(soldering contacts)同士の距離が短く、接続ピッチが微細であるように遷移(transition)される場合、さらに悪化する。
さらに、鉛を含んだはんだ材料から無鉛のはんだ材料への遷移は、各材料の特性が異なることから、外部接触部としてのはんだボールの負荷限界(loading limits)に関し、上記の問題を低減させるよりもむしろ増加させることが懸念される。上記問題を解決するために、ハウジングの配線基板と上部回路基板との間のアンダーフィル材として他の材料を用いるということが考えられる。しかし、これには、回路基板を製造している間に他のプロセス工程が必要であり、回路基板上のアセンブリの交換または補償がより難しくなる。
従来技術における他の解決策では、例えば外部接触部がばね素子であり、または、ゴム製の弾力性の芯を有するエラストマーボールとしてたわみやすい材料から実施されることにより、接触部自体をたわみやすく実現できる。しかし、たわみやすい接触部を有するこれらの形態はコスト負担が大きく、量産には不向きである。さらには、外部接触部としてのばね素子(spring elements)またはエラストマーボールのロバスト性が低いので、信頼性の問題が生じる。
R. Fillian他の文献「Stress free area array structures for flipchips and chipscale devices」(14th European micro electronics and packaging conference and exhibition、Friedrichshafen、ドイツ、2003年6月23日〜25日、308〜312ページ)は、フリップチップ部品(flip-chip components)、半導体チップサイズハウジング、BGAハウジングを開示している。これらの部品およびハウジングは、図1に示したように空気で満たされた空洞上に配置された、または、弾性材料によって満たされた空洞上に(over)配置されたはんだボールを備えている。このタイプのいわゆる「フローティングパッド」はんだボールには、軍事目的に基づいた非常に複雑でコスト負担が大きい製造技術が必要であり、したがって同様に、量産には適していない。基本的に、上記空洞またはエラストマーによって充填された空洞は、他の複雑な層を配線基板に用いることによって実現される。
本発明の目的は、外部接触部の外部接触パッドを含んだ半導体部品の配線基板を提供することであり、外部接触部としてのはんだボールを備えた部品(components)の信頼性を高めることができる上記配線基板の製造方法を提供することである。さらに、本発明の目的は、安価な半導体部品の量産に適した方法を提供することである。
この目的を、独立請求項の主題によって達成する。本発明の有効な形態については、従属請求項に記載する。
本発明は、外部接触部を装着するための外部接触パッドを含んだ半導体部品の配線基板を提供する。このために、上記剛性の配線基板には、配線構造が設けられた底面と、切欠きのある上面とがある。上記切欠きには、ゴム製の弾性材料が配置されている(arranged)。上記ゴム製の弾性材料の上には、外部接触パッドが配置されている。
本発明のこの配線基板は、従来の解決策とは以下の点で異なっている。すなわち、配線基板に他の層を設けず、むしろ配線基板自体は、適切なゴム製の弾性材料を充填できる切欠きを設けるために用いられる。上記配線基板の上面には、金属製の外部接触パッドを設ける。上記パッドは、上記パッド側に剛性の外部接触部を取り付けることができ、それにもかかわらず、上記外部接触部が繰り返し圧負荷(pressure cyclic loading)および繰り返し熱負荷によってたわむことができるようにする。切欠きの中のゴム製の弾性材料を圧縮し、伸ばし、同様に、切欠きの中のゴム製の弾性材料によって金属製の接触パッドを傾けられることにより、剪断負荷に対して反応することができるのである。
本発明の好ましい一形態では、ゴム製の弾性材料の上面は、配線基板の上面とともに同一平面領域を構成している。この同一平面領域の利点は、遷移せずに、任意の配線構造および供給線を、精度を高く、製造工程を加えることなく、外部接触パッド、接触パッド、および/または、貫通接触部に接続できる点にある。
基板中の切欠きは、外部接触部が備えられた位置のゴム製の弾性材料パッドを基板の前駆物質(precursor)に押圧するだけで、形成される。この場合、上記前駆物質の基板材料を余熱することによって粘性が高い構成物(composition)を生成するだけで、同一平面領域が実現される。したがって、簡単な印刷技術によって切欠きの形成および充填を実現でき、複雑なリソグラフィーによる被覆(coating)方法、位置あわせ方法(alignment)、露光方法、現像方法、固定方法(fixing)、および、実装方法を行う必要はない。
本発明の他の好ましい一形態では、ゴム製の弾性材料は、シリコン、シリコンエラストマーおよび/またはゲル、および、閉気孔のやわらかい多孔性の(soft‐porous)材料を含んでいる。これらの材料の利点は、一方では、上記材料が、金属製の外部接触パッドを確実に固定できる点にあり、他方では、上記材料がたわみ性を有しており、したがって、はんだボールの不正確さおよび直径の差を補償することができる点にある。さらに、上記材料は、加熱繰り返し試験(thermal cyclic tests)の間、衝撃、繰り返し圧負荷、および、剪断負荷に耐えることができる。
この場合、上記弾性材料を基板材料の粘性の高い前駆物質の上面に押圧するときに切欠きがどのような形態をとるのかは、あまり重要ではない。さらに、単一の配線基板における切欠きの深さが異なっていることが、有効である。繰り返し圧負荷または剪断繰り返し負荷が特に高い場合、基板の粘性の高い材料に押圧する前に、体積のより大きいゴム製の弾性材料パッドを準備することにより、基板中により深い切欠きを設けることができる。
本発明の他の特徴は、ゴム製の弾性材料が充填された切欠きの横幅(areal extent)が、金属製の外部接触パッドの横幅よりも広いことである。本発明のこの措置(measure)の場合、金属製の接触パッドの端部と切欠きの端部との間のたわみ性も補償されるので、ゴム製の弾性材料の効果をさらに上げることができる。
本発明の他の好ましい一形態では、配線基板は、配線構造から外部接触パッドへの供給線を備えている。上記供給線を、外部接触パッドの横幅よりも短く形成できる。これにより、上記供給線は、破損または断線(breaking)することなく、切欠きの中のゴム製の弾性材料によってたわむことができる。
さらには、上記配線基板は、この配線基板を貫通する貫通接触部を有していてもよい。上記貫通接触部は、供給線に接続されており、したがって、外部接触パッドと電気的に導通できる。上記通路(passage lines)の弾性は、ゴム弾性変形を起こす程大きくないので、上記比較的剛性の貫通接触部を、ゴム製の弾性材料パッドの周辺に配置する。次に、上記貫通接触部を、供給線を介して外部接触パッドに接続する。
外部接触パッドを用いてゴム製の弾性材料の適用を広げるための他の可能性が、ゴム製の弾性材料の中に伝導性の粒子を含める(accommodating)ことである。初めに、上記伝導性の粒子の変形可能性は高くなければならず、さらに、上記粒子のたわみ性は高くなければならず、最後に、上記粒子は、外部接触パッドの予測される大きな動きに適応する必要がある。外部接触パッドの下の材料のゴム製の弾力特性を損なうことなくこのような接触を形成するには、いわゆる「カーボンナノチューブ」が適している。
このようなカーボンナノチューブは、炭素原子の単層または多層の六角形の配列を有する中空管であり、上記カーボンナノチューブの直径は、数ナノメートル〜数100ナノメートルである。10ナノメートル〜数ミリメートルの長さのカーボンナノチューブが粒界を有していないので、上記カーボンナノチューブの変形可能性、弾力性、および、たわみ性は、従来の導電性のプラスチック接続に組み入れられた金属粒の場合よりも著しく大きい。同様に、カーボンナノチューブの通電容量の値は、1×10A/cmと、著しく大きい。さらに、粒界が不足しているために、引張り強さは極度に高く、その値は5×1010Pa〜5×1013Paであり、従来の金属粒の場合よりも2桁以上高い。その結果、このようなカーボンナノチューブがゴム製の弾性材料と混ぜ合わされた場合に接触機能障害がほとんど起こらなくなる。
本発明の他の形態は、無鉛のはんだ材料のはんだ被覆部を有する外部接触パッドを提供する。上記無鉛のはんだ材料は、初めに、環境への負担を改善し、このような配線基板の再利用(recycling)を簡略化し、さらには、はんだボールからなる外部接触部を外部接触パッドに非常に簡単に接続できるという利点を有している。
本発明の他の形態では、配線基板の配線構造上に、半導体チップが配置されている。上記半導体チップを、そのフリップチップ接触部によって配線構造の接触パッドに直接接続できる。能動上面(active top side)に接触領域を備えた半導体チップの場合、上記配線構造を備えた上記接触領域は、配線基板の配線構造にそのボンディング接続部を介して電気的に接続されている。動作方法と、上部回路基板と半導体部品の外部接触部との相互作用に関して、半導体チップがフリップチップ接触部またはボンディング接続部に備え付けられているかどうかは重要ではない。
外部接触領域を支持する基板がプラスチックハウジング構成物(housing composition)を介して半導体チップに機械的に近接して接続されているということのみが重要である。なぜなら、半導体材料と通常繊維強化エポキシ樹脂を含んでいる上部回路基板との膨張差が、半導体部品の配線基板と上部回路基板との間のはんだ接続にも影響を及ぼすからである。外部接触パッドの本発明のゴム製の弾力性のたわみ性が、半導体部品と上部回路基板との間の機械的応力を、外部接触部が不完全に接触または破損する恐れを回避できる程度まで軽減できる。
外部接触部を装着するための外部接触パッドを含んだ半導体部品の配線基板の製造方法には、以下の方法ステップが含まれている。第1のステップは、あらかじめ定められた位置に貫通接触部を有する基材を製造するステップを含んでいる。上記基材は、ポリマープラスチックの前駆物質を含んでいる。その後、基材の上面に、ゴム製の弾性材料からなる層を選択的に形成する。この層は、互いに離間したゴム製の弾性材料パッドを含んでいる。次に、基材のポリマープラスチックの前駆物質上の外部接触パッドを用いて、ゴム製の弾性材料パッドを押圧することにより、銅薄膜を貼り合わせる。この貼り合わせの間、銅薄膜と基材の上面との間に、同一平面上の界面を形成する。その後、銅薄膜をパターン形成して、貫通接触部に対し外部接触パッドおよび供給部を形成する。このパターン形成を、リソグラフィー技術およびエッチング技術を用いて行う。次に、基材のポリマープラスチックを、自己支持性の剛性の配線基板を形成することによって、硬化させる。
この方法の利点は、ゴム製の弾性材料パッドを、比較的粗い形成技術(例えば、印刷技術)によって実現できる点にある。このような印刷技術は、ジェット印刷技術(jet printing technique)、スクリーン印刷技術、または、孔版印刷技術(stencil printing technique)として知られており、基材上のゴム製の弾性材料パッドのパターンを供給する。上記ゴム製の弾性材料パッドを基材の粘性の高いプラスチック構成物に押圧している間、上記銅薄膜は、適切な貼り合わせ手段によって支持されている。したがって、プラスチック薄膜の厚さは、外部接触パッドの厚さと同じであってもよい。
外部接触パッドまたはゴム製の弾性材料を基板に押圧した後、銅薄膜を上記供給部および外部接触パッドへとほぼパターン形成できる。このパターン形成前または後に、剛性の自己支持配線基板を形成することにより、基材のポリマープラスチックを硬化させる。この硬化の間、ポリマーの鎖状分子は、機械的に極度に安定している空間的なパターンを形成するために、架橋結合する。
外部接触部を装着するための外部接触パッドを含んだ半導体部品の配線基板の他の製造方法では、第1のステップは、同様に、あらかじめ定められた位置において貫通接触部を有する基材を供給することを含んでいる。この場合、上記基材は、ポリマープラスチックの前駆物質を示している。このような前駆物質は、まだ完全に架橋結合されていないために、比較的低温で、剛性のポリマープラスチックの前駆物質が粘性の高い構成物に遷移する軟化点を有するポリマープラスチックである。上記前駆物質は、室温では固体であり、したがって、基材に、上記基材の上面のゴム製の弾性材料からなる層を選択的に形成できる。この場合、上記層は、互いに離間した、基材のあらかじめ定められた位置に配置された、ゴム製の弾性材料パッドを備えている。
上記方法とは異なる方法では、金属膜を貼り合わせるのではなく、銅を被覆した薄膜を準備する。上記薄膜の金属被覆部は、すでにパターン形成されており、金属製の外部接触パッドを備えている。薄膜上の外部接触パッドの配置が、基材上のゴム製の弾性材料パッドの配置に相当し、パターン形成された金属被覆膜は、ゴム製の弾性材料パッドの配置に位置合わせされている。この場合、薄膜材料自体が透過性のプラスチックを有していることが有効である。これにより、位置あわせを簡略化できる。その後、貼り合わせを行う間、基材の上面のゴム製の弾性材料パッドと外部接触パッドとを基材のポリマープラスチックの前駆物質に押圧する。このために、ポリマープラスチックの前駆物質の軟化点まで基材を加熱する。このプロセス中に、薄膜と基層の上面との間に同一平面境界層が生じる。
このステップの後、外部接触パッドの外部接触接続領域を露出させる。このことは、一方では、フォトリソグラフィーステップによってキャリア薄膜が外部接触パッドの位置において分解されることにより、または、同一平面境界層からキャリア薄膜を除去することにより、銅を被覆した薄膜の適切な領域を露出させることにより得られる。最後に、剛性の自己支持配線基板を形成することにより、基材のポリマープラスチックを硬化させることができる。この硬化を行っている間、ポリマープラスチックの前駆物質をより強く架橋結合する。これにより、優れた寸法安定性を得ることができる。
上記方法の他の変形例では、ゴム製の弾性材料パッドを、基板上に備えず、パターン形成および金属被覆されたできる限り透過性のプラスチックキャリア薄膜からなる適切に備えられた金属製の外部接触パッド上に形成する。外部接触パッドおよびゴム製の弾性材料パッドをすでに備えたこの複合材料からなる(composite)薄膜を、次に、ゴム製の弾性材料パッドを基材のポリマープラスチックの前駆物質に入り込ませることにより、上記表面に貼り合わせることができる。基材を硬化させた後、続いて、透過性のプラスチックキャリア薄膜を、薄膜と基材の上面との間に形成された同一平面境界層から除去できる。
全部で3つの方法の変形例では、最後に、自己支持配線基板が得られる。上記配線の底面には、配線構造を形成できる。上記配線構造は、貫通接触部に接続されており、形成される半導体チップにボンディングできる。さらに、上記上面の外部接触パッドと、形成される半導体チップに接続するための接触パッドとに自由を残すように、自己支持配線基板の上面と底面とに、はんだレジスト層を形成できる。上記接触パッドは、配線基板に沿って様々に配置されている。上記接触パッドの配置は、半導体チップを、配線構造上の上記半導体チップのフリップチップ接触部を介して直接接続できるかどうか、または、半導体チップを、ボンディング接続部を介して配線基板およびその上に位置する配線構造に接続できるかどうかによって決まる。
ゴム製の弾性材料パッドを基材の材料に押圧するための全部で3つの方法では、ゴム製の弾性材料が充填される切欠きのパターンを配線基板に形成する。この弾性材料を用いても配線基板の厚さは厚くならず、配線基板に層をさらに堆積することによって外部接触パッドより下のゴム製の弾力性の領域を形成することはない。
この方法により、基板を厚くするいかなる他のゴム製の弾力性の構造をも必要としない配線基板を、費用効果的な方法ステップによって製造でき、それにもかかわらず、半導体部品と上部回路基板とを機械的に切り離す(decoupling)ことができる。ゴム製の弾性材料パッドの寸法を自由に選択できるので、配線基板の中のゴム製の弾性材料が充填された切欠きの深さを様々に実現することもできる。
要約すると、半導体部品の本発明の配線基板によって、半導体部品のハウジングと上部プリント回路基板または回路基板との間に作用する力をより有効に用いることができると言うことを確認できる。なぜなら、ゴム製の弾力性の層が、ハウジングにおいて、外部接触パッドの下に位置する配線基板と一体化されているからである。上記層が配線基板の基部体(basic body)または基材に埋設されており、その位置にすでに基板を製造している間に設けられているので、このようなゴム製の弾力性のパターン形成を簡略化し、したがって、より費用効果的に行うことができる。
外部力がはんだ接触部に作用すると、外部接触パッドの下のゴム製の弾力性の層は、偏差(excursion)を、好ましくはZ方向に制限することができ、したがって、上記層によって、振動負荷の応力を吸収したり、または、減衰したりすることができるようになる。また、ゴム製の弾力性の層の厚さを、所望の応力に応じて変えることができ、これにより、ロバスト性と接続の柔軟性とのバランスを最適な状態にすることができる。部品内でも、厚さを変えることができる。これにより、比較的高い圧力が加わる接触部(例えば、配線基板の角に位置する外部接触部)に対する負荷を取り除くことができる。
したがって、要約すると、以下の利点が挙げられる。
1.特にZ方向に引張り負荷をもたらす落下試験における、さらには、プリント回路基板レベルでの冷温繰返し試験における、接続の信頼性が高い。
2.ゴム製の弾力性がある状態で実装された外部接触パッドによって、試験中の接触接続が改善される。
3.最終ユーザ(end customer)のために、半導体部品のハウジングと上部回路基板との間の空間をアンダーフィルできる。これにより、上部回路基板に半導体部品を、上記半導体部品の外部接触部を介して簡単に装着できる。
4.このようなゴム製の弾力によって衝撃を和らげる外部接触パッドの製造工程を費用効果的に行うことができる。
結果として、配線基板、または、外部接触パッドまたはボールパッド内の基板のインターポーザ(interposer)に、応力吸収層が形成され、したがって、ハウジングと上部回路基板とを部分的に機械的に切り離すことができる。
本発明について、添付図面を参照しながら以下に詳述する。
図1は、配線基板の一部の断面を概略的に示す図である。
図2は、ポリマープラスチックの前駆物質の基材断面を概略的に示す図である。
図3は、ゴム製の弾性材料パッドを設けた後の、図1の基材断面を概略的に示す図である。
図4は、金属膜を設けた後の図2の基材断面を概略的に示す図である。
図5は、ゴム製の弾性材料パッドを基材に押圧した後の図4の基材断面を概略的に示す図である。
図6は、切欠きパッドおよび供給線を構成するために金属膜をパターン形成した後の基材断面を概略的に示す図である。
図7は、本発明の配線基板の断面を概略的に示す図である。
図8は、上部回路基板に実装された、本発明の第1実施形態の半導体部品の一部の断面を概略的に示す図である。
図9は、上部回路基板に実装された、本発明の第2実施形態の半導体部品の一部の断面を概略的に示す図である。
図1は、配線基板5の一部の断面を概略的に示す図である。配線基板5は、上面7と底面6とを有する基材24を備えている。上面7から、ゴム製の弾性材料9が基材24に挿入されている。上記弾性材料は、ゴム製の弾性材料パッド25を構成しており、配線基板5の上面7に位置する切欠き8を充填している。
基材24に組み込まれたゴム製の弾性材料パッド25は上面10を有しており、上記上面は、配線基板5の上面7との同一平面領域11を構成している。ゴム製の弾性材料パッド25の領域における配線基板5の同一平面領域11には、金属製の外部接触パッド3が設けられている。外部接触パッド3の横幅13は、ゴム製の弾性材料パッド25の横幅12よりも狭い。
ゴム製の弾性材料パッド25が可塑性であるので、熱ひずみに起因する剪断負荷、または、外部接触パッド3に影響を与える振動負荷を、低減および/または減衰することができる。このために、半導体部品の配線基板5の切欠き8の深さtを予測される負荷に合わせることができる。その結果、例えば、半導体部品の中央部に外部接触部4よりも厚いゴム製の弾力性の層によって、角部の接触を緩和することができる。
供給線(この断面では確認できない)が、外部接触パッド3と、上記外部接触パッドに装着された外部接触部4とを接続している。上記外部接触部は、配線基板5の底面6に配置された配線構造15を備えている。配線基板5の上面7は、上部はんだレジスト層28によって覆われており、上記はんだレジスト層は、外部接触部4を支持する外部接触パッド3に自由を残すようになっている。底面6に沿って、配線構造15は、損傷を受けないように下部はんだレジスト層29によって保護されている。ゴム製の弾力のある態で実装された外部接触部4、を備えたこのような配線基板5の利点については、すでに記載したので、ここでは記載を省略する。
図2〜図7は、半導体部品の配線基板を製造している間の、個々の部品の断面を概略的に示す図である。図1と同じ機能を有する部品には、図1〜図7において同じ参照符号で示し、個々に説明しない。このような配線基板の製造を、半導体チップ製造者に依存せずに、すでに金属製のリードフレームを供給してきた下請け業者が行うことができる。
図2は、ポリマープラスチックの前駆物質からなる基材24の断面を概略的に示す図である。基材24は、上面7および底面6を有している。基材24の所定の位置には、上面7から底面6まで貫通接触部16が設けられている。この貫通接触部16を用いて、基材24の上面7に形成される外部接触パッドを、基材24の底面6に形成される配線構造に接続する。
図3は、ゴム製の弾性材料パッド25を設けた後の、図1の基材24の断面を概略的に示す図である。上記ゴム製の弾性材料パッド25の厚さは異なっていてもよい。これは、基材24に、深さの異なる、ゴム製の弾性材料9が充填された切欠きを形成するためである。
図4は、金属膜26を設けた後の、図2の基材24の断面を概略的に示す図である。この金属膜26を設けた後、上記金属膜を基材24の表面7に貼り合わせる。貼り合わせ工程の間、ポリマープラスチックの前駆物質からなる基材24を、粘性が高い構成物になるように加熱し、ゴム製の弾力性の金属パッド25を基材24に押圧することにより、金属膜26を貼り合わせる。このプロセスにおいて、貫通接触部16と金属膜26との接続も形成される。
図5は、ゴム製の弾性材料パッド25を基材24に押圧した後の、図4の基材24の断面を概略的に示す図である。ここで、ゴム製の弾性材料パッド25の上面10および基材24の上面7を含んだ同一平面11が生じる。ゴム製の弾性材料パッド25を、基材24のポリマープラスチックの粘性の高い前駆物質に押圧すると、ゴム製の弾力性の金属パッド25は、深さtまで基材24に入り込む。図示した3つのゴム製の弾力性の金属パッド25の例では、深さtは同じであるが、上記したように、深さが異なっていてもよく、この深さは、装着される外部接触パッド3の予測される負荷に依存している。
図6は、外部接触パッド3および供給線14を構成するために図5の金属膜26をパターン形成した後の、基材24の断面を概略的に示す図である。供給線14は、外部接触パッド3を貫通接触部16に接続している狭い導体トラック(conductor tracks)である。上記貫通接触部は、ゴム製の弾力性の金属パッド25の変形可能性(deformability)に不都合に影響を与えないように、設けられている。ゴム製の弾性材料パッド25の変形可能性を上げるために、上記パッドは、絶縁性のシリコン(insulating silicones)、シリコンエラストマー、ゲル、または、やわらかい多孔性の絶縁材から形成され、電流の伝導に適していない。図6に示したゴム製の弾性材料パッド25の変形例では、上記パッドに、可塑導電性の粒子(compliantly electrically conductive particles)(上記文献ではカーボンナノチューブとして知られている)を充填してもよい。その結果、基材24の底部(つまり、ゴム製の弾力性の金属パッド25の領域)にも貫通接触部16を設けることができる。
図7は、本発明の一実施形態にかかる配線基板5の断面を概略的に示す図である。図6に示した配線基板5の前駆物質は、配線板5の上面7に上部はんだレジスト層28を外部接触パッド3に自由を残すように形成することにより、完成する。さらに、底面6に配線構造15を設け、底面側で、上記配線構造が損傷を受けないように、上記配線構造を下部はんだレジスト層29によって保護することができる。この下部配線構造15を用いて、配線基板の上面7に位置する外部接触パッド3を貫通接触部16を介して配線基板5の底面6の半導体チップに電気的に接続する。
図8は、上部回路基板30に実装された、本発明の第1実施形態の半導体部品1の一部の断面を概略的に示す図である。上記図と同じ機能を有する構成要素には、同じ参照符号を付し、個別に説明しない。ゴム製の弾力によって負荷の衝撃を和らげる外部接触パッド3を備えた配線基板5は、外部接触部4を備えている。外部接触部4は、外部接触パッド3を介して供給線14と、さらに、配線基板5の底面6に位置する配線構造15の貫通接触部16とに接続されている。配線構造15は、接触パッド27を備えている。上記接触パッドは、本発明の第1実施形態のこの半導体部品1において、半導体チップ17のフリップチップ接触部21に接続されている。
外部接触部4は、そちら側で、上部回路基板30の上面33に沿った導体トラック(conductor track)構造32のはんだパッド31に接続されている。半導体部品1の配線基板5に埋設されたゴム製の弾性材料パッド25を用いて、振動としての繰り返し圧負荷および熱応力による剪断負荷の衝撃を、ゴム製の弾力によって和らげることができ、上記負荷を吸収することができる。これにより、このようなゴム製の弾力によって負荷の衝撃を和らげる外部接触部4を介した半導体部品1と上部回路基板30との接続に対する信頼性が上がる。
図9は、上部回路基板30に実装された、本発明の第2実施形態の半導体部品2の一部の断面を概略的に示す図である。図8の部品と同じ機能を有する部品には、同じ参照符号を付し、個別に説明しない。
本発明の半導体部品2の第2実施形態は、図8に示した半導体部品とは、半導体チップ18の能動上面22が、ボンディング接続部19を介して、配線基板5の底面6に位置する配線構造15の接触パッド27に接続された接触領域23を備えている、という点で異なっている。さらに、半導体チップ18の背面側34は、接着層35によって配線基板5に機械的に接続されている。ボンディング接続部19を備えた半導体チップ18、および、配線基板5の底面6上の構造は、半導体部品2の構造全体を損傷から保護するプラスチックハウジング構造20によって囲まれている。
配線基板の一部の断面を概略的に示す図である。 ポリマープラスチックの前駆物質の基材断面を概略的に示す図である。 ゴム製の弾性材料パッドを設けた後の、図1の基材断面を概略的に示す図である。 金属膜を設けた後の図2の基材断面を概略的に示す図である。 ゴム製の弾性材料パッドを基材に押圧した後の図4の基材断面を概略的に示す図である。 切欠きパッドおよび供給線を構成するために金属膜をパターン形成した後の基材断面を概略的に示す図である。 本発明の配線基板の断面を概略的に示す図である。 上部回路基板に実装された、本発明の第1実施形態の半導体部品の一部の断面を概略的に示す図である。 上部回路基板に実装された、本発明の第2実施形態の半導体部品の一部の断面を概略的に示す図である。

Claims (19)

  1. 外部接触部(4)を装着するための外部接触パッド(3)を備えた半導体部品の配線基板(1,2)であって、
    剛性の配線基板(5)は、底面(6)に配線構造(15)を備え、上面(7)に切欠き(8)を備え、
    上記切欠き(8)に、ゴム製の弾性材料(9)が配置されており、上記外部接触パッド(3)は、上記ゴム製の弾性材料(9)上に配置されており、
    上記ゴム製の弾性材料(9)が充填された切欠き(8)の横幅(12)が、上記外部接触パッド(3)の横幅(13)よりも広くなっていることを特徴とする、配線基板。
  2. 請求項1に記載の配線基板であって、
    上記ゴム製の弾性材料(9)の上面(10)は、配線基板(5)の上面(7)と同一平面領域を形成していることを特徴とする、配線基板。
  3. 請求項1または2に記載の配線基板であって、
    上記ゴム製の弾性材料(9)は、シリコーン、シリコーンエラストマー、ゲル、または閉気孔の柔軟な多孔性材料を構成することを特徴とする、配線基板。
  4. 請求項1〜3の何れか1項に記載の配線基板であって、
    単一の配線基板における切欠きの深さが異なっていることを特徴とする、配線基板。
  5. 請求項1〜の何れか1項に記載の配線基板であって、
    上記配線基板(5)は、配線構造(15)から外部接触パッド(3)への供給線(14)を備えたことを特徴とする、配線基板。
  6. 請求項1〜の何れか1項に記載の配線基板であって、
    上記配線基板(5)は、配線基板(5)貫通する貫通接触部(16)を備え、
    上記貫通接触部は、供給線(14)に電気接続され、外部接触パッド(3)に電気接続されたことを特徴とする、配線基板。
  7. 請求項1〜の何れか1項に記載の配線基板であって、
    上記外部接触パッド(3)は、無鉛のはんだ材料からなるはんだ被覆部を備えたことを特徴とする、配線基板。
  8. 請求項1〜の何れか1項に記載の配線基板であって、
    上記配線構造(15)に半導体チップ(17)が配置されたことを特徴とする、配線基板。
  9. 請求項1〜の何れか1項に記載の配線基板であって、
    上記配線構造(15)に、フリップチップ接触部(21)を有する半導体チップ(17)が配置されたことを特徴とする、配線基板。
  10. 請求項1〜の何れか1項に記載の配線基板であって、
    上記配線構造(15)に、該配線構造(15)に対するボンディング接触部(19)を有する半導体チップ(17)が配置されたことを特徴とする、配線基板。
  11. 半導体チップ(17)と、外部接触パッド(3)に外部接触部(4)が配置された配線基板(5)とを備えた、半導体部品であって、
    剛性の配線基板(5)は、底面(6)に半導体チップ(17)及び配線構造(15)を備え、上面(7)に切欠き(8)を備え、
    上記切欠き(8)に、ゴム製の弾性材料(9)が配置されており、上記外部接触パッド(3)は、上記ゴム製の弾性材料(9)上に配置されており、
    上記半導体チップ(17)は、上記配線構造(15)に電気接続されたフリップチップ接触部(21)を備えたことを特徴とする、半導体部品。
  12. 半導体チップ(17)と、外部接触パッド(3)に外部接触部(4)が配置された配線基板(5)とを備えた、半導体部品であって、
    剛性の配線基板(5)は、底面(6)に半導体チップ(17)及び配線構造(15)を備え、上面(7)に切欠き(8)を備え、
    上記切欠き(8)に、ゴム製の弾性材料(9)が配置されており、上記外部接触パッド(3)は、上記ゴム製の弾性材料(9)上に配置されており、
    上記半導体チップ(17)は、その能動上面(22)に、ボンディング接触部(19)を介して上記配線構造(15)に電気接続された接触領域(23)を有していることを特徴とする、半導体部品。
  13. 請求項11または12に記載の半導体部品であって、
    上記配線基板(5)上の半導体チップ(17)は、プラスチックハウジング構成物(20)に内蔵されていることを特徴とする、半導体部品。
  14. 外部接触部(4)を装着するための外部接触パッド(3)を備えた、半導体部品(1,2)の配線基板(5)を製造する方法であって、以下の方法ステップ:
    −あらかじめ定められた位置に貫通接触部(16)を有する基材(24)の製造であって、基材(24)がポリマープラスチック前駆体を構成する製造、
    −互いに離間したゴム製の弾性材料(9)からなる層の、基材(24)上面(7)に対する選択的な塗布、
    −外部接触パッド(3)で上記ゴム製の弾性材料パッドを基材(24)のポリマープラスチック前駆体内に押圧することにより銅薄膜(26)を貼り合せて、切欠き(8)に配置されたゴム製の弾性材料パッドを形成すること、及び銅薄膜(26)と基材(24)上面(7)との間に同一平面境界層(11)形成、
    −貫通接触部(16)に対し外部接触パッド(3)及び供給線(14)を形成するための上記銅薄膜(26)のパターン形成、
    −剛性の自己支持性配線基板(5)を形成することによる基材(24)のポリマープラスチックの硬化、
    を含む、方法。
  15. 外部接触部(4)を装着するための外部接触パッド(3)を備えた、半導体部品(1,2)の配線基板(5)を製造する方法であって、以下の方法ステップ:
    −あらかじめ定められた位置に貫通接触部(16)を有する基材(24)の製造であって、基材(24)がポリマープラスチック前駆体を構成する製造、
    −互いに離間したゴム製の弾性材料パッド(25)を含む、ゴム製の弾性材料(9)からなる層の、基材(24)上面(7)に対する選択的な塗布、
    −ゴム製の弾性材料パッド(25)に対応するように外部接触パッド(3)が整列するようにパターン形成される銅被覆膜の貼り合せ、
    −外部接触パッド(3)によって上記ゴム製の弾性材料パッドを基材(24)のポリマープラスチック前駆体内へ押圧して、切欠き(8)に配置されたゴム製の弾性材料パッドを形成すること、及び銅被覆膜と基材(24)上面(7)との間に同一平面境界層(11)形成、
    −外部接触パッド(3)の露出、
    −剛性の自己支持性配線基板(5)を形成することによる基材(24)のポリマープラスチックの硬化、
    を含む、方法。
  16. 請求項14または15に記載の方法であって、
    上記自己支持性配線基板(5)における、上記外部接触パッド(3)が露出した上面(7)に、上部はんだレジスト層(28)が塗布されていることを特徴とする、方法。
  17. 請求項14〜16の何れか1項に記載の方法であって、
    外部接触パッド(3)に対し選択的に、はんだ層が塗布されていることを特徴とする、方法。
  18. 請求項1417の何れか1項に記載の方法であって、
    自己支持性配線基板(5)の底面(6)は、配線構造(15)に覆われていることを特徴とする、方法。
  19. 請求項1418の何れか1項に記載の方法であって、
    配線構造(15)に自由な接触パッド(27)を残すようにはんだレジスト層を形成する一方、自己支持性配線基板(5)の底面(6)を、はんだレジスト層で覆うことを特徴とする、方法。
JP2007526192A 2004-08-19 2005-07-20 外部接触部の外部接触パッドを含んだ半導体部品の配線基板、および、その製造方法 Expired - Fee Related JP5059607B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004040414A DE102004040414B4 (de) 2004-08-19 2004-08-19 Verfahren zur Herstellung eines Verdrahtungssubstrats eines Halbleiterbauteils mit Außenkontaktanschlussflecken für Außenkontakte
DE102004040414.3 2004-08-19
PCT/DE2005/001278 WO2006017998A2 (de) 2004-08-19 2005-07-20 Verdrahtungssubstrat eines halbleiterbauteils mit aussenkontaktanschlussflecken für aussenkontakte und verfahren zur herstellung desselben

Publications (3)

Publication Number Publication Date
JP2008510309A JP2008510309A (ja) 2008-04-03
JP2008510309A5 JP2008510309A5 (ja) 2011-08-25
JP5059607B2 true JP5059607B2 (ja) 2012-10-24

Family

ID=35745461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007526192A Expired - Fee Related JP5059607B2 (ja) 2004-08-19 2005-07-20 外部接触部の外部接触パッドを含んだ半導体部品の配線基板、および、その製造方法

Country Status (7)

Country Link
US (1) US7638418B2 (ja)
EP (1) EP1779428B1 (ja)
JP (1) JP5059607B2 (ja)
KR (1) KR100889840B1 (ja)
CN (1) CN100530625C (ja)
DE (1) DE102004040414B4 (ja)
WO (1) WO2006017998A2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8895358B2 (en) * 2009-09-11 2014-11-25 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in PCB containing encapsulant or dummy die having CTE similar to CTE of large array WLCSP
US9960130B2 (en) 2015-02-06 2018-05-01 UTAC Headquarters Pte. Ltd. Reliable interconnect
KR20220109753A (ko) 2021-01-29 2022-08-05 삼성전자주식회사 포스트를 포함하는 반도체 패키지
EP4334974A1 (en) * 2021-05-06 2024-03-13 Qualcomm Technologies, Inc. High-power die heat sink with vertical heat path
US11948853B2 (en) 2021-05-06 2024-04-02 QUALCOMM Technologies Incorporated High-power die heat sink
US11929299B2 (en) 2021-05-06 2024-03-12 Qualcomm Incorporated High-power die heat sink with vertical heat path
CN114980492A (zh) * 2022-06-28 2022-08-30 昆山国显光电有限公司 线路板组件、显示屏及电子设备

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6433948A (en) * 1987-07-29 1989-02-03 Hitachi Chemical Co Ltd Wiring board for mounting semiconductor element
US5716218A (en) * 1991-06-04 1998-02-10 Micron Technology, Inc. Process for manufacturing an interconnect for testing a semiconductor die
JPH0846084A (ja) * 1994-08-02 1996-02-16 Shinko Electric Ind Co Ltd 表面実装型半導体パッケージ及びその製造方法並びに半導体装置
US5759047A (en) * 1996-05-24 1998-06-02 International Business Machines Corporation Flexible circuitized interposer with apertured member and method for making same
US6020220A (en) * 1996-07-09 2000-02-01 Tessera, Inc. Compliant semiconductor chip assemblies and methods of making same
US6417029B1 (en) 1996-12-12 2002-07-09 Tessera, Inc. Compliant package with conductive elastomeric posts
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP3753218B2 (ja) * 1998-03-23 2006-03-08 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001094227A (ja) * 1999-09-20 2001-04-06 Shinko Electric Ind Co Ltd 半導体チップ実装用の配線基板と該基板を用いた半導体チップの実装方法
JP2001217514A (ja) * 2000-02-03 2001-08-10 Denso Corp 多層配線基板
US6555908B1 (en) * 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
US6399896B1 (en) * 2000-03-15 2002-06-04 International Business Machines Corporation Circuit package having low modulus, conformal mounting pads
US6358836B1 (en) * 2000-06-16 2002-03-19 Industrial Technology Research Institute Wafer level package incorporating elastomeric pads in dummy plugs
JP4329235B2 (ja) * 2000-06-27 2009-09-09 セイコーエプソン株式会社 半導体装置及びその製造方法
US6417019B1 (en) * 2001-04-04 2002-07-09 Lumileds Lighting, U.S., Llc Phosphor converted light emitting diode
JP4105409B2 (ja) * 2001-06-22 2008-06-25 株式会社ルネサステクノロジ マルチチップモジュールの製造方法
DE10134011B4 (de) * 2001-07-12 2007-08-16 Infineon Technologies Ag Trägersubstrat, das zur Kontaktierung mit einer integrierten Schaltung vorgesehen ist
JP3891838B2 (ja) * 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2003198068A (ja) * 2001-12-27 2003-07-11 Nec Corp プリント基板、半導体装置、およびプリント基板と部品との電気的接続構造
JP2003264256A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 半導体装置
JP3952375B2 (ja) * 2002-03-25 2007-08-01 富士通株式会社 チップ実装体、チップ実装体の製造方法、及び、電子機器
JP2003318322A (ja) * 2002-04-25 2003-11-07 Matsushita Electric Ind Co Ltd インターポーザ基板およびその製造方法、ならびに半導体装置およびその製造方法
JP2004128364A (ja) * 2002-10-07 2004-04-22 Renesas Technology Corp 半導体パッケージおよび半導体パッケージの実装構造体
JP3905032B2 (ja) * 2002-12-20 2007-04-18 シャープ株式会社 半導体装置、および、その製造方法
KR20040069513A (ko) * 2003-01-29 2004-08-06 삼성전자주식회사 신뢰성 높은 볼 그리드 어레이 패키지와 그 제조 방법

Also Published As

Publication number Publication date
WO2006017998A3 (de) 2006-08-03
US20070194459A1 (en) 2007-08-23
KR100889840B1 (ko) 2009-03-20
CN101048866A (zh) 2007-10-03
EP1779428B1 (de) 2015-05-27
JP2008510309A (ja) 2008-04-03
CN100530625C (zh) 2009-08-19
KR20070042580A (ko) 2007-04-23
DE102004040414A1 (de) 2006-03-02
WO2006017998A2 (de) 2006-02-23
DE102004040414B4 (de) 2006-08-31
US7638418B2 (en) 2009-12-29
EP1779428A2 (de) 2007-05-02

Similar Documents

Publication Publication Date Title
JP5059607B2 (ja) 外部接触部の外部接触パッドを含んだ半導体部品の配線基板、および、その製造方法
US7968799B2 (en) Interposer, electrical package, and contact structure and fabricating method thereof
US7820479B2 (en) Conductive ball mounting method
JP4467489B2 (ja) 回路基板およびそれを用いた回路装置
JP2008510309A5 (ja)
KR100821154B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2006525672A (ja) 層状の超小型電子コンタクトおよびその製造方法
KR101065935B1 (ko) 전자 부품 실장 장치 및 그 제조 방법
KR19980080736A (ko) 전자장치 및 반도체 장치의 실장방법
KR20060002954A (ko) 나선형 미세 전자 접속체 및 그의 제조 방법
US20100163172A1 (en) Method for manufacturing wiring board with built-in component
JP2008311584A (ja) 半導体パッケージの実装構造
US6626684B1 (en) Nanotube socket system and method
KR100758229B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
CN101336044A (zh) 印刷电路板、电子部件的安装方法以及电子设备
JP3365612B2 (ja) 電子装置用試験装置
WO2005008730A2 (en) Low cost, high performance flip chip package structure
JP3730428B2 (ja) 半導体装置試験用コンタクタの製造方法
JP3108398B2 (ja) プローブカードの製造方法
JP3916026B2 (ja) 半導体素子のパッケージおよびその製造方法
JP4999398B2 (ja) 配線基板
US20100123258A1 (en) Low Temperature Board Level Assembly Using Anisotropically Conductive Materials
JP3632882B2 (ja) 半導体装置及びその製造方法
US20050006793A1 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument
JP3952375B2 (ja) チップ実装体、チップ実装体の製造方法、及び、電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20110705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120802

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5059607

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees