KR20060110871A - 플랫-탑 패드의 제조방법 - Google Patents

플랫-탑 패드의 제조방법 Download PDF

Info

Publication number
KR20060110871A
KR20060110871A KR1020067008154A KR20067008154A KR20060110871A KR 20060110871 A KR20060110871 A KR 20060110871A KR 1020067008154 A KR1020067008154 A KR 1020067008154A KR 20067008154 A KR20067008154 A KR 20067008154A KR 20060110871 A KR20060110871 A KR 20060110871A
Authority
KR
South Korea
Prior art keywords
flat
composition
substrate
stencil
attachment
Prior art date
Application number
KR1020067008154A
Other languages
English (en)
Other versions
KR101246638B1 (ko
Inventor
데브라 솔리즈
영 이
Original Assignee
다우 코닝 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다우 코닝 코포레이션 filed Critical 다우 코닝 코포레이션
Publication of KR20060110871A publication Critical patent/KR20060110871A/ko
Application granted granted Critical
Publication of KR101246638B1 publication Critical patent/KR101246638B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

전자 부품에 플랫-탑 패드를 제조하는 방법은
경화성 실리콘 조성물의 플랫-탑 부착물을 제1 전자 기판에 스텐실 인쇄하는 단계(a)(여기서, 제1 전자 기판은 반도체 다이 및 반도체 다이 부착 부재로부터 선택되고, 플랫-탑 부착물의 스텐실 인쇄는 다운-스텝 스텐실을 통한 스퀴지에 의해 수행된다),
플랫-탑 부착물을 경화시켜 플랫-탑 패드를 형성하는 단계(b),
임의로, 플랫-탑 패드의 상단에 제2 전자 기판을 부착하는 단계(c)(여기서, 제2 전자 기판은 반도체 다이 및 반도체 다이 부착 부재로부터 선택된다) 및
임의로, 단계(a), 단계(b) 및 단계(c)를 반복 수행하는 단계(d)를 포함한다.
플랫-탑 패드, 전자 부품, 경화성 실리콘 조성물, 전자 기판, 다운-스텝 스텐실, 스텐실 인쇄, 반도체 다이, 다이 부착 접착제.

Description

플랫-탑 패드의 제조방법 {Method for making a flat-top pad}
기술분야
본 발명은 전자 분야에서 사용될 수 있는 플랫-탑 패드의 제조방법에 관한 것이다. 보다 특히, 본 발명은 다이 부착 접착제(die attach adhesive)로서 사용될 수 있는 플랫-탑 패드의 인쇄방법에 관한 것이다.
배경기술
전자 분야에서 유용한 실리콘 웨이퍼 및 기타의 기판과 같은 기판상의 인쇄 패드가 다이 부착 접착제로서 사용될 수 있다. 패드는 반도체 다이를 기판, 또 다른 다이 또는 기타의 전자 부품에 접착시키는 데 사용될 수 있다. 당해 용도는, 예를 들면, 플라즈마 처리 또는 화학 증착과 같은 방법에 의해 패드가 접착을 위해 활성화되는 경우에, 접착성을 야기하거나 향상시키기 위해 패드 물질을 경화후 표면 처리하는 데 사용될 수 있다. 그러나, 이러한 방법에서는 패드의 상단(top)이 평탄하지 않을 수 있는 결점이 있을 수 있다. 결함, 예를 들면, 엣지힐(edgehill)이 존재할 수 있다. 패드의 상단에 결함이 있으면, 결함으로 인해 접착 표면 사이의 접촉이 불완전해질 수 있어 접착성이 불량해질 수 있다. 따라서, 플랫-탑 패드를 제공하는 방법이 전자공학 산업에서 여전히 요구되고 있다.
발명이 해결하려는 과제
이론에 결부시키고자 하는 것은 아니지만, 부착 도구, 예를 들면, 인쇄 공정에서 사용되는 통상의 스크린 또는 스텐실에서 천공의 측벽과 기판 위에 부착된 조성물 사이의 상호작용으로 인해 기판 위에서 패드를 형성하는 동안 엣지힐이 형성되는 것으로 생각된다. 이러한 상호작용으로 인해 천공의 측벽의 거의 전부 또는 일부에 부착된 조성물의 높이가 나머지 천공에 걸쳐 부착된 조성물의 높이보다 더 높아지므로, 생성된 부착물의 주변의 적어도 일부 주위에 엣지힐이 형성된다. 엣지힐은 부착물을 경화시켜 형성된 패드의 상단에 대한 평편 기판의 접착성에 치명적인 영향을 미칠 수 있다.
요지
본 발명은 엣지힐을 감소시키고 플랫-탑 패드를 제조하는 방법에 관한 것이다. 플랫-탑 패드의 제조방법은, 조성물의 플랫-탑 부착물을 제1 기판에 적용하는 단계(a) 및 플랫-탑 부착물을 경화시키는 단계(b)를 포함한다. 당해 방법은 플랫-탑 부착물의 상단에 제2 기판을 부착하는 단계(c) 및 임의로, 단계(a), 단계(b) 및 단계(c)를 반복 수행하는 단계(d)를 추가로 포함할 수 있다.
발명의 상세한 설명
모든 양, 퍼센트 및 비는, 달리 언급하지 않는 한, 중량 기준이다. 다음은 본원에서 사용되는 정의를 열거한 것이다.
정의
"엣지힐"은 물질의 나머지보다 높이가 더 높은 물질의 주변(perimeter)의 적어도 일부를 둘러싸고 있는 면적을 의미한다.
"플라즈마 처리"는 외부에서 적용된 에너지 형태에 의해 활성화된 기상 상태에 표면을 노출시키는 것을 의미하며, 코로나 방전, 유전체 장벽 방전(dielectric barrier discharges), 화염, 플라즈마 젯트, 저압 글로우 방전 및 대기압 글로우 방전(atmospheric pressure glow discharges)이 포함되지만, 이에 제한되는 것은 아니다. 플라즈마 처리에 사용되는 가스는 공기, 암모니아, 아르곤, 이산화탄소, 일산화탄소, 헬륨, 수소, 크립톤, 네온, 질소, 아산화질소, 산소, 오존, 수증기, 이들의 배합물 등일 수 있다. 또한, 기타의 보다 반응성인 가스 또는 증기가 공정 적용 압력에서 가스 상태로 사용되거나, 헥사메틸디실록산, 사이클로폴리디메틸실록산, 사이클로폴리하이드로겐메틸실록산, 사이클로폴리하이드로겐메틸-코-디메틸실록산, 반응성 실란 및 이들의 배합물과 같이 다른 액체 상태로부터 적당한 장치에 의해 기화될 수 있다.
방법
본 발명은 플랫-탑 패드의 제조방법에 관한 것이다. 당해 방법은 조성물의 플랫-탑 부착물을 제1 기판에 적용하는 단계(a), 플랫-탑 부착물을 경화시키는 단계, 플랫-탑 부착물의 상단에 제2 기판을 부착하는 단계(c) 및 임의로, 단계(a), 단계(b) 및 단계(c)를 반복 수행하는 단계(d)를 포함한다.
플랫-탑 부착물은 측벽으로 둘러싸인 하나 이상의 천공을 갖는 부착 도구를 통해 조성물을 밀어넣어 기판에 적용시킬 수 있다. 측벽의 높이는, 부착 도구의 평균 높이와 비교하여, 부착 도구의 천공 주변의 적어도 일부 주위에서 감소된다. 예를 들면, 플랫-탑 부착물은 인쇄와 같은 방법에 의해 제1 기판에 적용할 수 있다. 적당한 인쇄방법의 예에는 다운-스텝 스텐실로 예시되는 부착 도구를 사용하는 스텐실 인쇄 및 다수의 천공(여기서, 각각의 천공은 측벽으로 둘러싸여 있다)을 갖는 스크린으로 예시되는 부착 도구를 사용하는 스크린 인쇄가 포함된다. 측벽의 높이는, 스크린의 평균 두께와 비교하여, 스크린의 각 천공의 주변의 적어도 일부 주위에서 감소된다. 적당한 다운-스텝 스텐실의 예가 도 1a, 도 1b, 도 1c 및 도 1d에 도시되어 있다. 도 1a는 다수의 정방형 천공(101)을 포함하는 다운-스텝 스텐실(100)의 상부도를 나타낸다. 각각의 천공(101)은 트레일링 엣지(trailing edge) 주위에 에칭 영역(102)을 갖는다. 에칭 영역(102)의 높이(102z)는 나머지 스텐실(100)의 높이(100z)보다 작다. 당해 기술분야의 숙련가들은 선택되는 정확한 스텐실 형상은 플랫-탑 부착물을 형성하도록 선택된 조성물 및 목적하는 플랫-탑 부착물의 크기와 형태를 포함하는 다양한 인자에 따라 좌우된다는 것을 인지할 것이다. 스텐실은 도 1a에 도시된 바와 같이 정방형 코너가 있는 천공 또는 라운드형 코너가 있는 천공을 가질 수 있다. 스텐실은 또한 각 천공의 주변 전체를 둘러싸고 있는 에칭 영역을 갖는다. 스텐실은 임의로 전기연마될 수 있다. 기판은 중합체, 금속 및 반도체와 같은 전자공학 분야에서 유용한 기판일 수 있다. 적합한 기판의 예가 아래에 기재되어 있다.
플랫-탑 부착물은 통상의 수단으로, 예를 들면, 조성물이 가열-용융 접착제인 경우에는 냉각에 의해 또는, 예를 들면, 조성물이 경화 가능한 경우에는 경화에 의해 경화시킬 수 있다. 바람직한 경화방법은 선택되는 조성물의 유형에 따라 좌우된다. 적합한 조성물의 예는 아래에 기재되어 있다.
단계(c)는 단계(b) 이전, 단계(b) 도중, 단계(b) 이후 또는 이들의 조합 동안 수행할 수 있다. 예를 들면, 단계(c)를 단계(b) 이전에 수행하는 경우, 제2 기판을 도포하여 조성물을 습윤시킨다. 단계(c)를 단계(b) 도중에 수행하는 경우에는, 제2 기판을 B-단계(부분적으로 경화된) 조성물에 적용할 수 있다. 단계(c)는, 플랫-탑 패트의 상단을 활성화시키는 단계(i) 및 플랫-탑 패드의 상단에 제2 기판을 적용하는 단계(ii)를 포함하는 공정에 의해 수행할 수 있다. 플랫-탑 패드의 상단을 활성화시키는 단계는 공지된 방법, 예를 들면, 플라즈마 처리에 의해 수행할 수 있다. 적합한 플라즈마 처리 공정의 예가 2001년 10월 9일자로 출원된 미국 특허원 제09/973,498호[공개특허공보 제2003/0145940호]에 기재되어 있으며, 이는 플라즈마 처리 공정을 기술하기 위한 목적으로 본원에 참고로 인용되어 있다.
플랫-탑 패드는 플라즈마 처리 후 가능한 한 빨리 제2 기판과 접촉시킬 수 있다. 또는, 당해 방법은 임의로, 단계(i) 이후, 단계(ii) 전에 플랫-탑 패드를 저장하는 단계를 추가로 포함할 수 있다. 플라즈마 처리는 플랫-탑 패드의 표면 전부 또는 일부에서 또는 플랫-탑 패드와 제2 기판 둘 다에서 수행할 수 있다.
접착은 실온으로 수 초 동안 단계(ii)를 수행함으로써 수득할 수 있다. 또는, 단계(ii)는 승온, 승압 또는 둘 다에서 실시할 수 있다. 단계(ii)를 위해 선 택되는 정확한 조건은 방법의 특정한 용도를 포함하는 각종 인자에 따라 좌우될 것이다. 접착성을 수득하기 위한 적당한 방법이, 예를 들면, 2001년 10월 9일자로 출원된 미국 특허원 제09/973,498호[공개특허공보 제2003/0145940호]에 기재되어 있으며, 이는 접착성을 생성하는 방법을 기술하기 위한 목적으로 본원에 참고로 인용되어 있다.
본 발명의 방법을 사용하여 전자 부품을 제조할 수 있다. 예를 들면, 전자 부품은
경화 가능한 실리콘 조성물의 플랫-탑 부착물을 제1 전자 기판에 스텐실 인쇄하는 단계(a)(여기서, 제1 전자 기판은 반도체 다이 및 반도체 다이 부착 부재로부터 선택되고, 플랫-탑 부착물의 스텐실 인쇄는 다운-스텝 스텐실을 통한 스퀴지(squeegee)에 의해 수행된다), 플랫-탑 부착물을 경화시켜 플랫-탑을 갖는 플랫-탑 패드를 형성하는 단계(b), 임의로 제2 전자 기판을 플랫-탑 부착물의 상단에 부착시키는 단계(c)(여기서, 제2 전자 기판은 반도체 다이 및 반도체 다이 부착 부재로부터 선택된다) 및 임의로, 단계(a), 단계(b) 및 단계(c)를 반복 수행하는 단계(d)를 포함하는 방법으로 제조할 수 있다. 경화 가능한 실리콘 조성물을 경화시켜, 예를 들면, 다이 부착 접착제를 형성할 수 있다.
도 2는 본 발명의 방법으로 제조할 수 있는 적층 칩 모듈(stacked chip module)(200)의 일례를 도시한 것이다. 적층 칩 모듈(200)은 제1 다이 부착 접착제(203)를 통해 기판(201)에 접착된 제1 IC 칩(202)을 갖는 기판(201)을 포함한다. 제1 IC 칩(202)은 와이어(204)를 통해 기판(201)에 전기 접속된다. 제2 다이 부착 접착제(205)는 제1 IC 칩(202) 위에 형성되어 있다. 제2 IC 칩(206)이 제2 다이 부착 접착제(205)에 부착되어 있다. 제2 IC 칩(206)은 와이어(207)를 통해 기판에 전기 접속된다. 기판(201)은 제1 다이 부착 접착제(203) 반대면에 솔더 볼(208)을 갖는다.
적층 칩 모듈(200)은, 예를 들면, 본 발명의 방법에 따라 다운-스텝 스텐실, 예를 들면, 도 1에 도시된 다운-스텝 스텐실(100)을 통해 기판(201)에 제1 경화성 실리콘 조성물의 플랫-탑 부착물을 적용하고 제1 경화성 실리콘 조성물을 일부 또는 전부 경화시켜 플랫-탑을 갖는 제1 다이 부착 접착제(203)를 형성함으로써 제조할 수 있다. 이어서, 제1 다이 부착 접착제(203)의 상단을 플라즈마 처리하여표면을 활성화시키고, 제1 IC 칩(202)을 압력에 의해 활성화면에 적용할 수 있다. 예를 들면, 제1 IC 칩(202)을 적용하는 동안 또는 적용한 후 또는 이들 둘 다에서 제1 다이 부착 접착제(203)를 임의로 가열하여, 제1 다이 부착 접착제(203)를 더욱 경화시킬 수 있다.
이어서, 제2 경화성 액체 조성물(제1 경화성 액체 조성물과 동일하거나 상이할 수 있다)의 플랫-탑 부착물을 본 발명의 방법에 따라 다운-스텝 스텐실, 예를 들면, 도 1에 도시된 다운-스텝 스텐실(100)을 사용하여 제1 IC 칩(202)의 상단에 적용할 수 있다. 제2 경화성 액체 조성물을 일부 또는 전부 경화시켜, 플랫-탑을 갖는 제2 다이 부착 접착제(205)를 형성할 수 있다. 이어서, 제2 다이 부착 접착제(205)의 상단을 플라즈마 처리하여 표면을 활성화시키고, 압력을 사용하여 제2 IC 칩(206)을 활성화면에 적용할 수 있다. 예를 들면, 제1 IC 칩(202)을 적용하는 동안 또는 적용한 후 또는 이들 둘 다에서 제2 다이 부착 접착제(205)를 임의로 가열하여, 제2 다이 부착 접착제(206)를 더욱 경화시킬 수 있다.
이어서, 와이어 접착(wire bonding)을 수행하여, 와이어(204)를 통해 제1 IC 칩(202)을 기판(201)에 전기 접속시키고, 와이어(207)를 통해 제2 IC 칩(206)을 기판(201)에 전기 접속시킬 수 있다. 솔더 볼(208)을 제1 다이 부착 접착제(203) 반대면에서 기판(201)에 부착시킬 수 있다. 오버몰딩(overmolding)(209)을 가하여 IC 칩(202, 206) 및 와이어(204, 207)를 보호할 수 있다.
조성물
상기한 방법에서 사용하기에 적합한 조성물은 통상의 가열용융형 접착제 또는 경화성 조성물일 수 있다. 적합한 경화성 조성물에는 경화성 실리콘 조성물, 경화성 실리콘-유기 조성물 및 경화성 유기 조성물이 포함된다. 경화성 실리콘 조성물은, 예를 들면, 하이드로실릴화 반응 또는 축합 반응에 의해 경화될 수 있다. 적합한 경화성 실리콘-유기 조성물에는 실리콘-페놀 조성물 및 실리콘-에폭시 조성물이 포함된다. 적합한 경화성 유기 조성물로는 에폭시 조성물이 예시된다. 적합한 경화성 조성물은, 예를 들면, 열, 습기, 자외선, 마이크로파 방사선, 전자 빔 방사선, 산소 또는 이들의 조합에 노출시킴으로써 경화 가능하다. 상기한 방법에서 사용하기에 적합한 조성물은 다이 부착 접착제 조성물일 수 있다. 다이 부착 접착제 조성물은 경화시 실리콘 다이 부착 접착제를 형성하는 경화성 실리콘 조성물, 경화시 실리콘-유기 다이 부착 접착제를 형성하는 경화성 실리콘-유기 조성물 또는 경화시 유기 다이 부착 접착제를 형성하는 경화성 유기 조성물을 포함할 수 있다. 적합한 경화성 실리콘 조성물은 2001년 10월 9일자로 출원된 미국 특허원 제09/973,498호, 공보 제2003/0145940호의 다이 부착 접착제 조성물, 및 분자당 평균 두 개 이상의 지방족 불포화 유기 그룹을 함유하는 폴리오가노실록산(A), 분자당 평균 두 개 이상의 규소 결합 수소원자를 함유하는 폴리오가노하이드로겐실록산(B) 및 하이드로실릴화 반응 촉매(C)를 포함하는 기타의 하이드로실릴화 경화성 실리콘 조성물을 포함하지만, 이에 제한되지 않는다. 조성물은 다이 부착 접착제에서 사용하기에 적합한 하나 이상의 임의 성분, 예를 들면, 경화 개질제(D), 충전제(E), 충전제용 처리제(F), 스페이서(G), 접착 촉진제(H), 안료(I), 레올로지 개질제(J), 공극(void) 감소제(K) 및 용매(L)를 추가로 포함할 수 있다.
성분(A) 폴리오가노실록산
성분(A)는 분자당 평균 두 개 이상의 불포화 유기 그룹을 갖는 폴리오가노실록산이다. 성분(A)는 직쇄, 측쇄 또는 수지상 구조를 가질 수 있다. 성분(A)는 단독중합체 또는 공중합체일 수 있다. 불포화 유기 그룹은 탄소수 2 내지 12의 알케닐 그룹일 수 있으며, 예에는 비닐, 알릴, 부테닐 및 헥세닐이 있지만, 이에 제한되는 것은 아니다. 불포화 유기 그룹은 탄소수 2 내지 12의 알키닐 그룹일 수 있으며, 예에는 에티닐, 프로피닐 및 부티닐이 있지만, 이에 제한되는 것은 아니다. 또한, 불포화 유기 그룹은 아크릴레이트 관능 그룹 또는 메타크릴레이트 관능 그룹을 함유할 수 있으며, 예에는 아크릴로일옥시알킬, 예를 들면, 아크릴로일옥시 프로필 및 메타크릴로일옥시알킬, 예를 들면, 메타크릴로일옥시프로필이 있지만, 이에 제한되는 것은 아니다. 성분(A)에서 불포화 유기 그룹은 말단, 측쇄 또는 말단과 측쇄 위치 둘 다에 위치할 수 있다.
성분(A)에서 나머지 규소 결합 유기 그룹은 지방족 불포화를 함유하지 않는 1가 유기 그룹일 수 있다. 이러한 1가 유기 그룹의 탄소수는 1 내지 20 또는 1 내지 10일 수 있으며, 예에는 알킬, 예를 들면, 메틸, 에틸, 프로필, 펜틸, 옥틸, 운데실 및 옥타데실; 사이클로알킬, 예를 들면, 사이클로헥실; 아릴, 예를 들면, 페닐, 톨릴, 크실릴, 벤질 및 2-페닐에틸; 및 시아노 관능 그룹, 예를 들면, 시아노에틸 및 시아노프로필로 예시되는 시아노알킬 그룹이 있지만, 이에 제한되는 것은 아니다. 성분(A)는 불소원자를 함유하지 않는다.
성분(A)의 점도는 구체적으로 한정하지 않지만, 성분(A)의 점도는 25℃에서 0.05 내지 500Pa.s이거나 25℃에서 0.1 내지 200Pa.s일 수 있다. 성분(A)는 100중량부의 양으로 조성물에 첨가한다.
성분(A)는 화학식 R1 3SiO(R1 2SiO)α(R1R2SiO)βSiR1 3 (a), 화학식 R3 2R4SiO(R3 2SiO)χ(R3R4SiO)δSiR3 2R4 (b) 또는 이들의 조합(c)의 폴리오가노실록산을 포함할 수 있다.
화학식 (a)에서, α는 평균값이 0 내지 2000이고, β는 평균값이 2 내지 2000이다. R1은 각각 독립적으로 1가 유기 그룹이다. 적합한 1가 유기 그룹에는 아크릴 관능 그룹, 예를 들면, 아크릴로일옥시프로필 및 메타크릴로일옥시프로필; 알킬 그룹, 예를 들면, 메틸, 에틸, 프로필 및 부틸; 알케닐 그룹, 예를 들면, 비닐, 알릴 및 부테닐; 알키닐 그룹, 예를 들면, 에티닐 및 프로피닐; 방향족 그룹, 예를 들면, 페닐, 톨릴 및 크실릴; 및 시아노알킬 그룹, 예를 들면, 시아노에틸 및 시아노프로필이 포함되지만, 이에 제한되는 것은 아니다. R2는 각각 독립적으로 불포화 1가 유기 그룹이다. R2의 예에는 알케닐 그룹, 예를 들면, 비닐, 알릴 및 부테닐; 알키닐 그룹, 예를 들면, 에티닐 및 프로피닐; 및 아크릴 관능 그룹, 예를 들면, 아크릴로일옥시프로필 및 메타크릴로일옥시프로필이 있다.
화학식 (b)에서, χ는 평균값이 0 내지 2000이고, δ는 평균값이 0 내지 2000이다. R3은 각각 독립적으로 1가 유기 그룹이다. 적합한 1가 유기 그룹에는 아크릴 관능 그룹, 예를 들면, 아크릴로일옥시프로필 및 메타크릴로일옥시프로필; 알킬 그룹, 예를 들면, 메틸, 에틸, 프로필 및 부틸; 알케닐 그룹, 예를 들면, 비닐, 알릴 및 부테닐; 알키닐 그룹, 예를 들면, 에티닐 및 프로피닐; 방향족 그룹, 예를 들면, 페닐, 톨릴 및 크실릴; 및 시아노알킬 그룹, 예를 들면, 시아노에틸 및 시아노프로필이 포함되지만, 이에 제한되는 것은 아니다. R4는 각각 독립적으로 불포화 유기 탄화수소 그룹이다. R4의 예에는 알케닐 그룹, 예를 들면, 비닐, 알릴 및 부테닐; 알키닐 그룹, 예를 들면, 에티닐 및 프로피닐; 및 아크릴 관능 그룹, 예를 들면, 아크릴로일옥시프로필 및 메타크릴로일옥시프로필이 있다.
성분(A)는 다음과 같은 폴리디오가노실록산을 포함할 수 있다:
i) 디메틸비닐실록시-말단화된 폴리디메틸실록산,
ii) 디메틸비닐실록시-말단화된 폴리(디메틸실록산/메틸비닐실록산),
iii) 디메틸비닐실록시-말단화된 폴리메틸비닐실록산,
iv) 트리메틸실록시-말단화된 폴리(디메틸실록산/메틸비닐실록산),
v) 트리메틸실록시-말단화된 폴리메틸비닐실록산,
vi) 디메틸비닐실록시-말단화된 폴리(디메틸실록산/메틸페닐실록산),
vii) 디메틸비닐실록시-말단화된 폴리(디메틸실록산/디페닐실록산),
viii) 페닐, 메틸, 비닐-실록시-말단화된 폴리디메틸실록산,
ix) 디메틸-아크릴로일옥시프로필-실록시-말단화된 폴리디메틸실록산,
x) 디메틸-메타크릴로일옥시프로필-실록시-말단화된 폴리디메틸실록산,
xi) 디메틸헥세닐실록시-말단화된 폴리디메틸실록산,
xii) 디메틸헥세닐실록시-말단화된 폴리(디메틸실록산/메틸헥세닐실록산),
xiii) 디메틸헥세닐실록시-말단화된 폴리메틸헥세닐실록산,
xiv) 트리메틸실록시-말단화된 폴리(디메틸실록산/메틸헥세닐실록산),
xv) 디메틸비닐실록시-말단화된 폴리(디메틸실록산/메틸시아노프로필실록산) 및
xvi) 이들의 배합물.
성분(A)로서 사용하기에 적합한 폴리디오가노실록산의 제조방법, 예를 들면, 상응하는 오가노할로실란의 가수분해 및 축합 또는 사이클릭 폴리디오가노실록산의 평형은 당해 기술분야에 널리 공지되어 있다.
성분(A)는 R5 3SiO1/2 단위와 Si04/2 단위로 필수적으로 이루어진 MQ 수지, R5SiO3/2 단위와 R5 2SiO2/2 단위로 필수적으로 이루어진 TD 수지, R5 3SiO1/2 단위와 R5SiO3/2 단위로 필수적으로 이루어진 MT 수지 및 R5 3SiO1/2 단위, R5SiO3/2 단위 및 R5 2SiO2/2 단위로 필수적으로 이루어진 MTD 수지 또는 이들의 배합물을 포함할 수 있다.
R5는 각각 1가 유기 그룹이다. R5를 나타내는 1가 유기 그룹의 탄소수는 1 내지 20 또는 1 내지 10일 수 있다. 1가 유기 그룹의 예에는 아크릴레이트 관능 그룹, 예를 들면, 아크릴옥시알킬 그룹, 메타크릴레이트 관능 그룹, 예를 들면, 메타크릴옥시알킬 그룹, 시아노-관능 그룹 및 1가 탄화수소 그룹이 포함되지만, 이에 제한되지 않는다. 1가 탄화수소 그룹에는 알킬, 예를 들면, 메틸, 에틸, 프로필, 펜틸, 옥틸, 운데실 및 옥타데실; 사이클로알킬, 예를 들면, 사이클로헥실; 알케닐, 예를 들면, 비닐, 알릴, 부테닐 및 헥세닐; 알키닐, 예를 들면, 에티닐, 프로피닐 및 부티닐; 및 아릴, 예를 들면, 페닐, 톨릴, 크실릴, 벤질 및 2-페닐에틸이 포함되지만, 이에 제한되지 않는다. 시아노-관능 그룹에는 시아노알킬 그룹, 예를 들면, 시아노에틸 및 시아노프로필이 포함되지만, 이에 제한되지 않는다.
수지는 불포화 유기 그룹을 평균 3 내지 30몰% 함유할 수 있다. 불포화 유 기 그룹은 알케닐 그룹, 알키닐 그룹, 아크릴레이트 관능 그룹, 메타크릴레이트 관능 그룹 또는 이들의 조합일 수 있다. 수지 중의 불포화 유기 그룹의 몰%는 수지 중의 실록산 단위의 전체 몰 수에 대한 수지 중의 불포화 그룹 함유 실록산 단위의 몰 수의 비 ×100이다.
수지를 제조하는 방법은 당해 기술분야에 널리 공지되어 있다. 예를 들면, 수지는 다우트(Daudt) 등의 실리카 하이드로졸 캡핑법에 의해 제조된 수지 공중합체를 적어도 알케닐 함유 말단차단제로 처리하여 제조할 수 있다. 다우트 등의 방법은 미국 특허 제2,676,182호에 기재되어 있다.
간략하게 말하면, 다우트 등의 방법은 실리카 하이드로졸을 산성 조건하에서 가수분해성 트리오가노실란, 예를 들면, 트리메틸클로로실란, 실록산, 예를 들면, 헥사메틸디시록산 또는 이들의 혼합물과 반응시키고, M 및 Q 단위를 갖는 공중합체를 회수함을 포함한다. 생성된 공중합체는 일반적으로 하이드록실 그룹을 2 내지 5중량% 함유한다.
전형적으로 2중량% 미만의 규소 결합 하이드록실 그룹을 함유하는 수지는, 다우트 등의 생성물과 불포화 유기 그룹 함유 말단차단제 및 지방족 불포화가 없는 말단차단제를 최종 생성물 중에 불포화 유기 그룹 3 내지 30몰%를 제공하기에 충분한 양으로 반응시켜 제조할 수 있다. 말단차단제의 예에는 실라잔, 실록산 및 실란이 포함되지만, 이에 제한되지 않는다. 적합한 말단차단제는 당해 기술분야에 공지되어 있으며, 미국 특허 제4,584,355호, 제4,591,622호 및 제4,585,836호에 예시되어 있다. 단독 말단차단제 또는 이들의 혼합물을 사용하여 수지를 제조할 수 있다.
성분(A)는 단독 폴리오가노실록산이거나, 구조, 점도, 평균 분자량, 실록산 단위 및 서열 중의 적어도 하나가 상이한 두 가지 이상의 폴리오가노실록산을 포함하는 배합물일 수 있다.
성분(B) 오가노하이드로겐폴리실록산
성분(B)는 분자당 평균 2개 이상의 규소 결합 수소원자를 갖는 오가노하이드로겐폴리실록산이다. 성분(B)는 단독중합체이거나 공중합체일 수 있다. 성분(B)는 직쇄, 측쇄, 사이클릭 또는 수지상 구조를 가질 수 있다. 성분(B) 중의 규소 결합 수소원자는 말단, 측쇄 또는 말단과 측쇄 위치 둘 다에 위치할 수 있다. 성분(B)는 불소원자를 함유하지 않는다.
성분(B)는 HR6 2Si01/2, R6 3SiO1/2, HR6Si02/2, R6 2Si02/2, R6Si03/2 및 Si04/2 단위를 포함하는 실록산 단위를 포함할 수 있다. 상기 화학식에서, R6은 각각 독립적으로 지방족 불포화를 함유하지 않는 1가 유기 그룹으로부터 선택된다.
성분(B)는 화학식 R7 3SiO(R7 2SiO)ε(R7HSiO)φSiR7 3(a), R8 2HSiO(R8 2SiO)γ(R8HSiO)ηSiR8 2H(b) 또는 이들의 조합(c)의 화합물을 포함할 수 있다.
화학식 (a)에서, ε는 평균값이 0 내지 2000이고, φ는 평균값이 2 내지 2000이다. R7은 각각 독립적으로 지방족 불포화를 함유하지 않는 1가 유기 그룹이다. 지방족 불포화를 함유하지 않는 적합한 1가 유기 그룹에는 알킬 그룹, 예를 들면, 메틸, 에틸, 프로필 및 부틸; 방향족 그룹, 예를 들면, 페닐, 톨릴 및 크실릴; 및 시아노 관능 그룹, 예를 들면, 시아노에틸 및 시아노프로필과 같은 시아노알킬 그룹이 포함된다.
화학식 (b)에서, γ는 평균값이 0 내지 2000이고, η는 평균값이 0 내지 2000이다. R8은 각각 독립적으로 지방족 불포화를 함유하지 않는 1가 유기 그룹이다. 지방족 불포화를 함유하지 않는 적합한 1가 유기 그룹에는 알킬 그룹, 예를 들면, 메틸, 에틸, 프로필 및 부틸; 방향족 그룹, 예를 들면, 페닐, 톨릴 및 크실릴; 및 시아노 관능 그룹, 예를 들면, 시아노에틸 및 시아노프로필과 같은 시아노알킬 그룹이 포함된다.
성분(B)는 i) 디메틸하이드로겐실록시-말단화된 폴리디메틸실록산,
ii) 디메틸하이드로겐실록시-말단화된 폴리(디메틸실록산/메틸하이드로겐실록산),
iii) 디메틸하이드로겐실록시-말단화된 폴리메틸하이드로겐실록산,
iv) 트리메틸실록시-말단화된 폴리(디메틸실록산/메틸하이드로겐실록산),
v) 트리메틸실록시-말단화된 폴리메틸하이드로겐실록산,
vi) 필수적으로 H(CH3)2SiO1/2 단위와 SiO4/2 단위로 이루어진 수지 및
vii) 이들의 배합물로 예시된다.
성분(B)는 구조, 평균 분자량, 점도, 실록산 단위 및 서열 중의 적어도 하나가 상이한 두 가지 이상의 오가노하이드로겐폴리실록산의 배합물일 수 있다.
성분(B)로서 사용하기에 적합한 직쇄, 측쇄 및 사이클릭 오가노하이드로겐폴리실록산을 제조하는 방법, 예를 들면, 오가노할로실란의 가수분해 및 축합은 당해 기술분야에 널리 공지되어 있다. 성분(B)로서 사용하기에 적합한 오가노하이드로겐폴리실록산 수지의 제조방법도 미국 특허 제5,310,843호, 제4,370,358호 및 제4,707,531호에 예시된 바와 같이 널리 공지되어 있다.
성분(A) 중의 지방족 불포화 그룹에 대한 성분(B) 중의 규소 결합 수소원자의 몰 비(SiHB/ViA)는 중요하지 않다.
성분(C) 하이드로실릴화 촉매
성분(C)는 하이드로실릴화 촉매이다. 성분(C)는, 조성물의 중량을 기준으로 하여, 백금족 금속 0.1 내지 1000ppm 또는 1 내지 500ppm 또는 2 내지 200ppm 또는 5 내지 150ppm의 양으로 조성물에 첨가된다. 적합한 하이드로실릴화 촉매는 당해 기술분야에 공지되어 있으며 시판중이다. 성분(C)는 백금, 로듐, 루테늄, 팔라듐, 오스뮴 및 이리듐 금속 또는 이의 유기 금속 화합물 또는 이들의 배합물로부터 선택된 백금족 금속을 포함할 수 있다. 성분(C)는 염화백금산, 염화백금산 육수화물, 이염화백금 및 이들 화합물과 저분자량 오가노폴리실록산과의 착물 또는 매트릭스 또는 코어쉘형 구조 속에 미세캡슐화된 백금 화합물과 같은 화합물로 예시된 다. 백금과 저분자량 오가노폴리실록산과의 착물에는 백금과의 1,3-디에테닐-1,1,3,3-테트라메틸디실록산 착물이 포함된다. 이들 착물은 수지 매트릭스 속에 미세캡슐화될 수 있다.
성분(C)로서 적합한 하이드로실릴화 촉매가, 예를 들면, 미국 특허 제3,159,601호, 제3,220,972호, 제3,296,291호, 제3,419,593호, 제3,516,946호, 제3,814,730호, 제3,989,668호, 제4,784,879호, 제5,036,117호, 제5,175,325호 및 유럽 공개공보 제0 347 895 B호에 기재되어 있다. 미세캡슐화된 하이드로실릴화 촉매 및 이의 제조방법은 미국 특허 제4,766,176호와 이의 인용 문헌 및 미국 특허 제5,017,654호에 기재된 바와 같이 당해 기술분야에 공지되어 있다.
성분(D) 경화 개질제
성분(D)는 경화 개질제이다. 성분(D)는 본 발명의 조성물의 저장 수명 또는 작동 시간 또는 이들 둘 다를 연장시키기 위해 첨가될 수 있다. 성분(D)는 조성물의 경화 온도를 높이기 위해 첨가될 수 있다. 적합한 경화 개질제는 당해 기술분야에 공지되어 있으며 시판중이다. 성분(D)는 아세틸렌계 알콜, 예를 들면, 메틸 부티놀, 에티닐 사이클로헥산올, 디메틸 헥시놀 및 이들의 배합물; 사이클로알케닐실록산, 예를 들면, 1,3,5,7-테트라메틸-1,3,5,7-테트라비닐사이클로테트라실록산, 1,3,5,7-테트라메틸-1,3,5,7-테트라헥세닐사이클로테트라실록산 및 이들의 배합물로 예시되는 메틸비닐사이클로실록산; 엔-인 화합물, 예를 들면, 3-메틸-3-펜텐-1-인, 3,5-디메틸-3-헥센-1-인; 트리아졸, 예를 들면, 벤조트리아졸; 포스핀; 머캅 탄; 하이드라진; 아민, 예를 들면, 테트라메틸 에틸렌디아민, 디알킬 푸마레이트, 디알케닐 푸마레이트, 디알콕시알킬 푸마레이트, 말레에이트 및 이들의 배합물로 예시된다. 적합한 경화 개질제가, 예를 들면, 미국 특허 제3,445,420호, 제3,989,667호, 제4,584,361호 및 제5,036,117호에 기재되어 있다.
조성물에 첨가될 수 있는 성분(D)의 양은 사용되는 특정 경화 개질제, 성분(C)의 성질 및 양, 성분(B)의 조성에 따라 좌우될 것이다. 그러나, 성분(D)의 양은, 조성물의 중량을 기준으로 하여, 0.001 내지 10%일 수 있다.
성분(E) 충전제
성분(E)는 충전제이다. 조성물에 첨가될 수 있는 성분(E)의 양은 목적하는 레올로지 특성 및 선택된 충전제의 유형을 포함한 다양한 인자에 따라 좌우된다. 성분(E)는, 조성물의 중량을 기준으로 하여, 0.1 내지 90%의 양으로 조성물에 첨가될 수 있다. 적합한 충전제에는 보강성 충전제, 예를 들면, 실리카, 티타니아 및 이들의 배합물이 포함된다. 적합한 보강성 충전제는 당해 기술분야에 공지되어 있으고 시판중이며, 예를 들면, 버클리 스프링스에 소재하는 유.에스. 실리카(U.S. Silica)에서 MIN-U-SIL이라는 상품명으로 시판되는 분쇄 실리카, 메사추세츠주에 소재하는 캐보트 코포레이션(Cabot Corporation)에서 CAB-O-SIL이라는 상품명으로 시판되는 발연 실리카가 있다.
전도성 충전제(즉, 열전도성, 전기전도성 또는 이들 둘 다인 충전제)도 성분(E)로서 사용될 수 있다. 적합한 전도성 충전제에는 금속 입자, 금속 산화물 입자 및 이들의 배합물이 포함된다. 적합한 열전도성 충전제에는 질화알루미늄, 산화알루미늄, 티탄바륨, 산화베릴륨, 질화붕소, 다이아몬드, 흑연, 산화마그네슘, 금속 미립자, 예를 들면, 구리, 금, 니켈 또는 은, 탄화규소, 탄화텅스텐, 산화아연 및 이들의 배합물이 예시된다.
전도성 충전제는 당해 기술분야에 공지되어 있고 시판중이다[미국 특허 제6,169,142호(제4컬럼, 제7 내지 33행) 참조]. 예를 들면, CB-A20S 및 Al-43-Me는 쇼와-덴코(Showa-Denko)에서 시판하는 입자 크기가 상이한 산화알루미늄 충전제이며, AA-04, AA-2 및 AA18은 스미토모 케미칼 캄파니(Sumitomo Chemical Company)에서 시판하는 산화알루미늄 충전제이다. 은 충전제는 미국 메사추세츠주 아틀보로에 소재하는 메탈러 테크롤놀지 유.에스.에이. 코포레이션(Metalor Technologies U.S.A. Corp.)에서 시판중이다. 질화붕소 충전제는 미국 오하이오주 클리브랜드에 소재하는 어드밴스드 세라믹스 코포레이션(Advanced Ceramics Corporation)에서 시판중이다.
전도성 충전제 입자의 형태는 구체적으로 제한되지 않지만, 원형 또는 구형 입자가 조성물 중의 열전도성 충전제의 하중이 높은 경우에 점도가 바람직하지 못한 수준으로 증가하는 것을 방지할 수 있다.
입자 크기가 상이하고 입자 크기 분포가 상이한 충전제들의 배합물이 사용될 수 있다. 예를 들면, 평균 입자 크기가 보다 큰 제1 충전제와 평균 입자 크기가 보다 작은 제2 충전제를 충전 이론 분포 곡선에 가장 근접하게 만족시키는 비율로 배합하는 것이 바람직할 수 있다. 이는 충전 효율을 향상시키고 점도를 감소시키 며 열 전달을 증진시킬 수 있다.
성분(F) 처리제
충전제는 임의로 처리제로 표면처리할 수 있다. 처리제 및 처리방법은 당해 기술분야에 공지되어 있다[미국 특허 제6,169,142호(제4컬럼, 제42행 내지 제5컬럼 제2행) 참조]. 충전제를 조성물의 기타 성분과 배합하기 전에 충전제를 처리제로 처리할 수 있거나, 충전제를 동일 반응계내에서 처리할 수 있다.
처리제는 화학식 R9 pSi(OR10)(4-p)의 알콕시실란(여기서, p는 1, 2 또는 3이고; 바람직하게는 p는 3이다)일 수 있다. R9는 탄소수 1 이상 또는 8 이상인 치환되거나 치환되지 않은 1가 탄화수소 그룹이다. R9의 탄소수는 50 이하 또는 30 이하 또는 18 이하이다. R9는 알킬 그룹, 예를 들면, 헥실, 옥틸, 도데실, 테트라데실, 헥사데실 및 옥타데실; 및 방향족 그룹, 예를 들면, 벤질, 페닐 및 페닐에틸로 예시된다. R9는 포화되거나 불포화되고, 측쇄 또는 비측쇄이며, 치환되지 않을 수 있다. R9는 포화되고 비측쇄이며 치환되지 않을 수 있다.
R10은 탄소수 1 이상의 치환되지 않은 포화 탄화수소 그룹이다. R10의 탄소수는 4 이하 또는 2 이하일 수 있다. 처리제는 헥사트리메톡시실란, 옥틸트리에톡실란, 데실트리메톡시실란, 도데실트리메톡시실란, 테트라데실트리메톡시실란, 페 닐트리메톡시실란, 페닐에틸트리메톡시실란, 옥타데실트리메톡시실란, 옥타데실트리에톡시실란 및 이들의 배합물로 예시된다.
알콕시 관능성 올리고실록산도 처리제로서 사용될 수 있다. 알콕시 관능성 올리고실록산 및 이의 제조방법은 당해 기술분야에 공지되어 있다[유럽 공개특허공보 제1 101 167 A2호 참조]. 예를 들면, 적합한 알콕시 관능성 올리고실록산에는 화학식 (R110)dSi(OSiR12 2R13)4-d의 화합물이 포함된다. 상기 화학식에서, d는 1, 2 또는 3이고, 바람직하게는 d는 3이다. R11은 각각 알킬 그룹일 수 있다. R12는 각각 독립적으로 탄소수 1 내지 10의 포화 및 불포화 1가 탄화수소 그룹으로부터 선택될 수 있다. R13은 각각 탄소수 11 이상의 포화 또는 불포화 1가 탄화수소 그룹일 수 있다.
금속 충전제는 옥타데실 머캅탄 등의 알킬티올 및 지방산, 예를 들면, 올레산, 스테아르산, 티타네이트, 티타네이트 커플링제, 지르코네이트 커플링제 및 이들의 배합물로 처리할 수 있다.
알루미나 또는 페시베이션된 질화알루미늄용 처리제에는 알콕시실릴 관능성 알킬메틸 폴리실록산(예를 들면, 화학식 R14 bR15 cSi(OR16)(4-b-c)의 부분 가수분해 축합물 또는 공가수분해 축합물 또는 혼합물), 가수분해성 그룹이 실라잔, 아실옥시 또는 옥시모인 유사 물질이 포함된다. 이들 모두에서, 상기 화학식의 R14와 같이 Si 에 결합된 그룹은 장쇄 불포화 1가 탄화수소 또는 1가 방향족 관능성 탄화수소이다. R15는 1가 탄화수소 그룹이고, R16은 탄소수 1 내지 4의 1가 탄화수소 그룹이다. 상기 화학식에서, b는 1, 2 또는 3이고, c 는 0, 1 또는 2이며, 단 b+c는 1, 2 또는 3이다. 당해 기술분야의 숙련가는 부당한 실험없이도 충전제의 분산을 돕기 위한 특수한 처리를 최적화할 수 있을 것이다.
성분(G) 스페이서
성분(G)는 스페이서이다. 스페이서는 유기 입자, 무기 입자 또는 이들의 배합물을 포함할 수 있다. 스페이서는 열전도성이거나 전기전도성이거나 이들 둘 다일 수 있다. 스페이서의 입자 크기는 25 내지 250㎛일 수 있다. 스페이서는 단분산성 비드를 포함할 수 있다. 성분(G)의 양은 입자의 분포, 조성물의 배치 동안 인가되는 압력, 배치 온도 등을 포함하는 다양한 인자에 따라 좌우된다. 조성물은, 성분(E)의 일부 이외에 또는 성분(E)의 일부 대신에 첨가되는 성분(G)를 15% 이하 또는 5% 이하로 함유할 수 있다.
성분(H) 접착 촉진제
성분(H)는 접착 촉진제이다. 성분(H)는, 조성물의 중량을 기준으로 하여, 0.01 내지 50중량부의 양으로 조성물에 첨가될 수 있다. 성분(H)는 전이 금속 킬레이트, 알콕시실란, 알콕시실란과 하이드록시 관능성 폴리오가노실록산의 배합물 또는 이들의 배합물을 포함할 수 있다.
성분(H)는 불포화되거나 에폭시 관능성인 화합물일 수 있다. 적합한 에폭시 관능성 화합물은 당해 기술분야에 공지되어 있으며 시판중이다[미국 특허 제4,087,585호, 제5,194,649호, 제5,248,715호 및 제5,744,507호 제4 내지 5컬럼 참조]. 성분(H)는 불포화되거나 에폭시 관능성인 알콕시실란을 포함할 수 있다. 예를 들면, 관능성 알콕시실란은 화학식 R17 μSi(OR18)(4-μ)(여기서, μ는 1, 2 또는 3, 바람직하게는 1이다)을 가질 수 있다.
R17은 각각 독립적으로 1가 유기 그룹이며, 적어도 하나의 R17은 불포화 유기 그룹 또는 에폭시 관능성 유기 그룹이다. R17의 에폭시 관능성 유기 그룹은 3-글리시드옥시프로필 및 (에폭시사이클로헥실)에틸로 예시된다. R17의 불포화 유기 그룹은 3-메타크릴로일옥시프로필, 3-아크릴로일옥시프로필 및 불포화 1가 탄화수소 그룹, 예를 들면, 비닐, 알릴, 헥세닐, 운데실레닐로 예시된다.
R18은 각각 독립적으로 탄소수 1 이상의 치환되지 않은 포화 탄소수소 그룹이다. R18의 탄소수는 4 이하 또는 2 이하일 수 있다. R18은 메틸, 에틸, 프로필 및 부틸로 예시된다.
적합한 에폭시 관능성 알콕시실란의 예로는 3-글리시드옥시프로필트리메톡시실란, 3-글리시드옥시프로필트리에톡시실란, (에폭시사이클로헥실)에틸디메톡시실 란, (에폭시사이클로헥실)에틸디에톡시실란 및 이들의 배합물이 포함된다. 적합한 불포화 알콕시실란의 예에는 비닐트리메톡시실란, 알릴트리메톡시실란, 알릴트리에톡시실란, 헥세닐트리메톡시실란, 운데실레닐트리메톡시실란, 3-메타크릴로일옥시프로필 트리메톡시실란, 3-메타크릴로일옥시프로필 트리에톡시실란, 3-아크릴로일옥시프로필 트리메톡시실란, 3-아크릴로일옥시프로필 트리에톡시실란 및 이들의 배합물이 포함된다.
성분(H)는 에폭시 관능성 실록산, 예를 들면, 상기한 바와 같은 하이드록시 말단화된 폴리오가노실록산과 에폭시 관능성 알콕시실란과의 반응 생성물 또는 하이드록시 말단화된 폴리오가노실록산과 에폭시 관능성 알콕시실란의 물리적 블렌드를 포함할 수 있다. 성분(H)는 에폭시 관능성 알콕시실란과 에폭시 관능성 실록산과의 배합물을 포함할 수 있다. 예를 들면, 성분(H)는 3-글리시드옥시프로필트리메톡시실란과 하이드록시 말단화된 메틸비닐실록산과 3-글리시드옥시프로필트리메톡시실란과의 반응 생성물과의 혼합물 또는 3-글리시드옥시프로필트리메톡시실란과 하이드록시 말단화된 메틸비닐실록산과의 혼합물 또는 3-글리시드옥시프로필트리메톡시실란과 하이드록시 말단화된 메틸비닐/디메틸실록산 공중합체와의 혼합물로 예시된다. 반응 생성물이라기 보다는 물리적 블렌드로서 사용되는 경우, 이들 성분은 멀티-파트 키트에 별도로 저장할 수 있다.
적합한 전이 금속 킬레이트에는 티타네이트, 지르코네이트, 예를 들면, 지르코늄 아세틸아세토네이트, 알루미늄 킬레이트, 예를 들면, 알루미늄 아세틸아세토네이트 및 이들의 배합물이 포함된다. 전이 금속 킬레이트 및 이의 제조방법은 당 해 기술분야에 공지되어 있다[미국 특허 제5,248,715호, 유럽 공개특허공보 제0 493 791 Al호 및 유럽 공개공보 제0 497 349 B1호 참조].
성분(I) 안료
성분(I)는 안료이다. 조성물에 첨가되는 성분(I)의 양은 선택되는 안료의 유형에 따라 좌우된다. 성분(I)는, 조성물의 중량을 기준으로 하여, 0.001 내지 30%의 양으로 조성물에 첨가될 수 있다. 안료는 당해 기술분야에 공지되어 있으며 시판중이다. 적합한 안료에는 카본 블랙, 예를 들면, LB-1011C 카본 블랙(제조원; Williams), 산화크롬 안료, 예를 들면, Harcros G-6099, 이산화티탄, 예를 들면, 듀퐁(DuPont)으로부터 시판되는 것 및 UV-활성 염료, 예를 들면, 시바 스페셜티 케미칼스(Ciba Specialty Chemicals)에서 UVITEX OB라는 상품명으로 시판되는 (티오펜디일)비스(t-부틸벤즈옥사졸)이 포함된다.
성분(J) 레올로지 개질제
성분(J)는 레올로지 개질제이다. 레올로지 개질제는 조성물의 틱소트로피성을 변화시키기 위해 첨가될 수 있다. 성분(J)는 유동성 조절 첨가제; 반응성 희석제; 침강방지제; 알파-올레핀; 하이드록실 말단화된 폴리프로필렌옥사이드-디메틸실록산 공중합체를 포함하지만 이에 제한되지 않는 하이드록실 말단화된 실리콘 유기 공중합체; 및 이들의 배합물로 예시된다.
성분(K) 공극 감소제
성분(K)는 공극 감소제이다. 성분(K)는 공극을 감소시키기에 충분한 양으로 조성물에 첨가될 수 있다. 적합한 공극 감소제는 당해 기술분야에 공지되어 있으며 시판중이다[유럽 공개특허공보 제0 850 997 A2호 및 미국 특허 제4,273,902호 및 제5,684,060호 참조]. 적합한 공극 감소제는 제올라이트, 무수 황산알루미늄, 분자체(예를 들면, 기공 직경이 10Å 이하), 규조토, 실리카겔, 활성탄, 팔라듐 화합물, 예를 들면, 팔라듐 금속, 탄소 또는 알루미나로 예시되는 기재 위에 지지된 팔라듐 금속 및 유기 팔라듐 화합물을 포함할 수 있다.
성분(L) 용매
성분(L)은 조성물에 첨가될 수 있는 용매이다. 성분(L)은 유기 용매, 예를 들면, 알칸, 알콜, 방향족 용매, 케톤 또는 이들의 배합물일 수 있다.
기판
조성물을 적용할 수 있고 전자공학 용도에 유용한 적당한 기판에는 중합체, 예를 들면, 에폭사이드, 폴리카보네이트, 폴리(부틸렌 테레프탈레이트) 수지, 폴리아미드 수지 및 이들의 블렌드, 예를 들면, 폴리아미드 수지와 미국 미시간주 미들랜드에 소재하는 다우 케미칼 캄파니에서 시판하는 것과 같은 신디오택틱 폴리스티렌과의 블렌드, 아크릴로니트릴-부타디엔-스티렌, 스티렌-개질된 폴리(페닐렌 옥사이드), 폴리(페닐렌 설파이드), 비닐 에스테르, 폴리프탈아미드, 폴리이미드 및 이 들의 배합물; 금속, 예를 들면, 알루미늄, 스테인리스 강 합금, 티탄, 구리, 니켈, 은, 금 및 이들의 배합물; 및 반도체가 포함되지만, 이에 제한되지 않는다. 적합한 기판은 납 프레임 또는 패턴화된 기판일 수 있다. 반도체는 당해 기술분야에 공지되어 있으며 시판중이다[문헌 참조; J. Kroschwitz, ed., "Electronic Materials, "Kirk-Othmer Encyclopedia of Chemical Technology. 4th ed., vol. 9, pp. 219-229, John Wiley & Sons, New York, 1994]. 통상의 반도체에는 규소, 규소 합금, 예를 들면, 탄화규소 및 질화규소, 비소갈륨, 질화갈륨이 포함된다. 반도체는 베어 다이, 칩, 예를 들면, IC 칩 또는 LED 칩 또는 웨이터와 같은 통상의 형태를 취할 수 있다.
실시예
당해 실시에는 당해 기술분야의 통상의 숙련가에게 본 발명을 예시하기 위한것이며, 청구의 범위에 기재된 발명의 범위를 제한하는 것으로 해석해서는 안된다.
실시예 1
비닐 관능성 실리콘 중합체, SiH 관능성 실리콘 중합체, Pt 촉매, 경화 개질제, 5% 발연 실리카 및 접착 촉진제를 함유하는 경화성 실리콘 조성물을 인쇄에 의해 실리콘 웨이퍼에 약 100㎛의 두께로 적용한다. 인쇄는 도 1a, 도 1b, 도 1c 및 도 1d에 도시되어 있는 다운-스텝 스텐실(100)을 통해 수행한다. 다운-스텝 스텐실(100)은 트레일링 엣지에서 최종 두께(1mil까지)를 가지며, 이는 5mil 두께의 스 텐실로부터 화학적으로 에칭된다.
도 1a, 1b, 1c 및 1d에는 실시예 1에 사용된 다운-스텝 스텐실(100)이 도시되어 있다. 도 1a는 다수의 정방형 천공(101)을 포함한 스텐실(100)의 상부도를 나타낸다. 각각의 천공(101)은 트레일링 엣지 주위에 에칭 영역(102)을 갖는다. 인쇄는 실시예 1에서 경화성 실리콘 조성물을 도 1a에서의 스텐실(100)의 리딩 엣지(상부)에서 트레일링 엣지(바닥) 방향으로 밀어내도록 스퀴지를 사용하여 수행한다.
도 1b는 하나의 천공(1010)과 하나의 에칭 영역(102)을 포함한, 도 1a의 스텐실(100) 일부의 상부도를 도시한다. 천공(101)의 길이(101y)는 6mm이고 폭(101x)은 6mm이다. 에칭 영역(102)은 천공(1010)의 트레일링 엣지를 지나 0.5mm의 길이(105)로 확대된다. 에칭 영역(102)의 총 길이(103+105)는 2mm이다. 에칭 영역(102)은 천공(101)의 각 측면을 지나 0.5mm의 폭(104)으로 확대된다.
도 1c는 도 1b에 도시되어 있는 천공(101)을 갖는 스텐실(100) 일부를 A선을 따라 나타낸 측면 횡단면도이다. 스텐실(100)의 두께(100z)는 5mil이다. 에칭 영역(102)의 두께(102z)는 4, 3, 2, 1.5 또는 1mil일 수 있다.
도 1d는 도 1b의 천공(101) 및 에칭 영역(102)을 갖는 스텐실(100) 일부를 B선을 따라 나타낸 측면 횡단면도이다.
표 1은 에칭 영역의 높이(102z), 및 패드의 나머지의 평균 높이와 비교한, 스텐실(100)을 통해 조성물을 인쇄하여 부착물을 형성한 다음 부착물을 경화시켜 제조한 패드의 트레일링 엣지에서의 엣지힐의 높이차(%)를 나타낸다.
비교 실시예 1
다운-스텝 스텐실 대신에 천공의 주변 전체 주위에 높이가 5mil로 균일한 6mm X 6mm 천공을 갖는 스텐실을 사용하는 것을 제외하고는, 실시예 1을 반복 수행하였다. 결과는 표 1에 제시되어 있다.
실시예 1-1 1-2 1-3 1-4 1-5 비교 실시예 1
에칭 영역의 높이(102z)(mil) 4 3 2 1.5 1 0
엣지힐 높이(%) 37 27 19 5 7 40
실시예 1은 트레일링 엣지에서의 엣지힐의 감소가 스텐실의 스텝의 깊이와 관련이 있음을 보여준다. 표준 스텐실로 6mm X 6mm 정방형을 갖는 패드 어레이를 인쇄하면 트레일링 엣지에서의 립(lip)이 평균 패드보다 40%까지 커진다.
패드 표면을 공기중 실온에서 10초 동안 100W에서 플라즈마 처리하여 실리콘 다이를 패드에 접착시킴으로써, 반도체 다이를 실시예 1 및 비교 실시예 1에서 형성된 패드의 표면에 부착한다. 비교 실시예 1에서, 도 3a 및 도 3b에 도시되어 있는 바와 같은 다이 부착 공정 동안 비교적 긴 접촉 시간(10초)을 적용하더라도, 접착에 의해 표면 사이의 계면 접촉이 감소되고(30 내지 40%) 다이 전단값이 낮아진다. 도 3a는 비교 실시예 1의 실리콘 다이(300)를 보여주고, 도 3b는 다이 전단 후의 비교 실시예 1의 패드(301)를 보여준다. 위치(302)에서의 엣지힐로 인해 패드와 다이 사이에 비접촉 영역(303)이 야기되어, 60 내지 70%의 응집 파괴(cohesive failure)가 초래된다.
그러나, 감소된 양의 조성물이 스퀴지 운동에 의해 인쇄 동안 트레일링 엣지 근방의 영역에 부착되도록 고안된 다운-스텝 스텐실을 사용하면 표면 불균일성이 제거된다. 비교적 짧은 접촉 시간(1초)내에 실리콘 다이 결합을 위해 공기중 실온에서 10초 동안 100W에서 엣지힐이 감소된 표면을 플라즈마 처리하면, 도 4에 도시되어 있는 바와 같이, 계면 접촉(~100%) 및 다이 전단값이 높아진다. 도 4는 다이 전단 후의 실리콘 다이(400) 및 인쇄 패드(401)를 나타낸다. 위치(401)에서의 엣지힐의 감소는 다이와 패드 사이의 접촉 영역(403)을 개선시키며, 80 내지 90%의 응집 파괴(404)를 초래한다.
산업상 이용가능성
표면 불균일(특히 패드 엣지에서의 엣지힐)을 제거함으로써 패드와 다른 표면 사이의 접착성을 개선시킬 수 있다. 본 발명의 방법은, 예를 들면, MEMS 장치 및 적층 칩 모듈과 같은 각종 전자 장치를 제작하는 데 사용될 수 있다. 본 발명의 방법은 웨이퍼 접착 분야 및 웨이퍼 레벨 패킹 분야와 같은 각종 전자 패킹 분야에서 사용될 수 있다.
도면의 간단한 설명
도 1a는 본 발명의 방법에 유용한 다운-스텝 스텐실의 상부도이다.
도 1b는 도 1a에서 스텐실의 일부를 나타낸 상부도이다.
도 1c는 도 1b에서 스텐실의 일부를 A선을 따라 나타낸 측면 횡단면도이다.
도 1d는 도 1b에서 스텐실의 일부를 B선을 따라 나타낸 측면 횡단면도이다.
도 2는 본 발명의 방법으로 제조할 수 있는 적층 칩 모듈의 계략도이다.
도 3a는 비교 실시예 1의 반도체 다이의 사진이다.
도 3b는 비교 실시예 1의 패드의 사진이다.
도 4a는 실시예 1의 반도체 다이의 사진이다.
도 4b는 실시예 1의 패드의 사진이다.
도면 부호 설명
100 다운-스텝 스텐실 205 다이 부착 접착제
100z 스텐실 두께 206 제2 IC 칩
101 천공 207 와이어
101x 천공 폭 208 솔더 볼
101y 천공 길이 209 오더몰딩
102 에칭 영역 300 다이
102z 에칭 영역의 두께 301 패드
103 길이 302 엣지힐 위치
104 길이 303 비접촉 영역
105 길이 304 응집 파괴 영역
200 적층 칩 모듈 400 다이
201 기판 401 패드
202 제1 IC 칩 402 엣지힐 위치
203 다이 부착 접착제 403 접촉 영역
204 와이어 404 응집 파괴 영역

Claims (16)

  1. 조성물을 하나 이상의 천공을 갖는 부착 도구를 통해 밀어넣어 조성물의 플랫-탑 부착물(flat-top deposit)을 제1 기판에 적용하는 단계(a)(여기서, 하나 이상의 천공은 주변이 측벽으로 둘러싸여 있고, 측벽은 높이가 있으며, 높이는, 부착 도구의 평균 높이와 비교하여, 부착 도구의 천공 주변의 적어도 일부 주위에서 감소된다),
    플랫-탑 부착물을 경화시키는 단계(b),
    플랫-탑 부착물의 상단에 제2 기판을 부착하는 단계(c)(여기서, 단계(c)는 단계(b) 전에, 도중에, 이후에 또는 이들의 조합 동안 수행된다) 및
    임의로, 단계(a), 단계(b) 및 단계(c)를 반복 수행하는 단계(d)(여기서, 제1 기판과 제2 기판 중의 적어도 하나는 반도체 다이이다)를 포함하는 방법.
  2. 제1항에 있어서, 플랫-탑 부착물이 인쇄에 의해 적용되는 방법.
  3. 제1항에 있어서, 부착물이 개질된 스크린을 사용하는 스크린 인쇄 또는 다운-스텝 스텐실(down-step stencil)을 사용하는 스텐실 인쇄에 의해 적용되는 방법.
  4. 제3항에 있어서, 다운-스텝 스텐실이 다수의 천공을 포함하고, 각각의 천공이 이의 트레일링 엣지(trailing edge) 주위에 에칭 영역을 가지며, 에칭 영역의 높이가 나머지 스텐실의 높이보다 낮은 방법.
  5. 제1항에 있어서, 조성물이 가열-용융 접착제 및 경화성 조성물로부터 선택되는 방법.
  6. 제1항에 있어서, 조성물이 경화성 실리콘 조성물, 경화성 실리콘-유기 조성물 및 경화성 유기 조성물로부터 선택된 경화성 조성물인 방법.
  7. 제1항에 있어서, 조성물이 경화성 실리콘 조성물인 방법.
  8. 제1항에 있어서, 조성물이
    분자당 평균 두 개 이상의 지방족 불포화 유기 그룹을 함유하는 폴리오가노실록산(A),
    분자당 평균 두 개 이상의 규소 결합 수소원자를 함유하는 폴리오가노하이드로겐실록산(B) 및
    하이드로실릴화 반응 촉매(C)를 포함하는 방법.
  9. 제8항에 있어서, 조성물이 경화 개질제(D), 충전제(E), 충전제용 처리제(F), 스페이서(G), 접착 촉진제(H), 안료(I), 레올로지 개질제(J), 공극(void) 감소제(K) 및 용매(L) 중의 적어도 하나를 추가로 포함하는 방법.
  10. 제1항에 있어서, 단계(b)가 가열에 의해 수행되는 방법.
  11. 제1항에 있어서, 단계(c)가 단계(b) 동안 또는 단계(b) 후에 수행되는 방법.
  12. 제1항에 있어서, 단계(c)가 플랫-탑 패드의 상단을 활성화시키는 단계(i) 및 플랫-탑 패드의 상단에 제2 기판을 적용하는 단계(ii)를 포함하는 공정으로 수행되는 방법.
  13. 경화성 실리콘 조성물의 플랫-탑 부착물을 제1 전자 기판에 스텐실 인쇄하는 단계(a)[여기서, 제1 전자 기판은 반도체 다이 및 반도체 다이 부착 부재로부터 선택되고, 플랫-탑 부착물의 스텐실 인쇄는 다운-스텝 스텐실(여기서, 다운-스텝 스텐실은 다수의 천공을 포함하고, 각각의 천공은 이의 트레일링 엣지 주위에 에칭 영역을 가지며, 에칭 영역의 높이는 나머지 스텐실의 높이보다 낮다)을 통한 스퀴지(squeegee)에 의해 수행된다],
    플랫-탑 부착물을 경화시켜 플랫-탑 패드를 형성하는 단계(b),
    임의로, 플랫-탑 패드의 상단에 제2 전자 기판을 부착하는 단계(c)(여기서, 제2 전자 기판은 반도체 다이 및 반도체 다이 부착 부재로부터 선택된다) 및
    임의로, 단계(a), 단계(b) 및 단계(c)를 반복 수행하는 단계(d)를 포함하는 방법.
  14. 주변이 측벽(여기서, 측벽은 높이가 있으며, 높이는, 부착 도구의 평균 높이와 비교하여, 부착 도구의 천공 주변의 적어도 일부 주위에서 감소된다)으로 둘러싸인 하나 이상의 천공을 갖는 부착 도구.
  15. 다이 부착 접착제 조성물을 기판에 적용하기 위한, 제14항에 따르는 부착 도구의 용도.
  16. 웨이퍼 접착 분야 및 웨이퍼 레벨 패킹 분야로부터 선택된 전자 패킹 분야에 있어서의 제1항 내지 제12항 중의 어느 한 항에 따르는 방법의 용도.
KR1020067008154A 2003-10-28 2004-08-03 플랫-탑 패드의 제조방법 KR101246638B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US51510903P 2003-10-28 2003-10-28
US60/515,109 2003-10-28
PCT/US2004/025044 WO2005045903A2 (en) 2003-10-28 2004-08-03 Method for making a flat-top pad

Publications (2)

Publication Number Publication Date
KR20060110871A true KR20060110871A (ko) 2006-10-25
KR101246638B1 KR101246638B1 (ko) 2013-03-25

Family

ID=34572805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067008154A KR101246638B1 (ko) 2003-10-28 2004-08-03 플랫-탑 패드의 제조방법

Country Status (6)

Country Link
US (1) US7485202B2 (ko)
EP (1) EP1680811A2 (ko)
JP (2) JP2007510306A (ko)
KR (1) KR101246638B1 (ko)
TW (1) TW200523115A (ko)
WO (1) WO2005045903A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101381119B1 (ko) * 2012-12-28 2014-04-04 제일모직주식회사 반도체용 접착 조성물 및 이를 포함하는 접착 필름

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7544539B2 (en) * 2005-12-29 2009-06-09 Asm Technology Singapore Pte Ltd. Forced heat transfer apparatus for heating stacked dice
JP2007258317A (ja) * 2006-03-22 2007-10-04 Shin Etsu Chem Co Ltd 半導体装置の製造方法
EP1954114A1 (en) * 2006-09-30 2008-08-06 Umicore AG & Co. KG Use of an adhesive composition for die-attaching high power semiconductors
US7834083B2 (en) * 2006-10-11 2010-11-16 Samsung Electro-Mechanics Co., Ltd. Nanocomposite composition comprising transparent nanoparticles
TWI456707B (zh) * 2008-01-28 2014-10-11 Renesas Electronics Corp 半導體裝置及其製造方法
DE102008024704A1 (de) * 2008-04-17 2009-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
JP2012104790A (ja) * 2010-10-12 2012-05-31 Elpida Memory Inc 半導体装置
JP5348147B2 (ja) * 2011-01-11 2013-11-20 信越化学工業株式会社 仮接着材組成物、及び薄型ウエハの製造方法
US20130344632A1 (en) * 2011-03-22 2013-12-26 Dow Corning Corporation Thermal Management Within an LED Assembly
US9269647B2 (en) * 2014-05-29 2016-02-23 Samsung Electronics Co., Ltd. Semiconductor package having heat dissipating member
JP6620703B2 (ja) * 2016-08-16 2019-12-18 信越化学工業株式会社 熱伝導性シリコーン樹脂組成物及びその硬化方法
WO2019130956A1 (ja) 2017-12-29 2019-07-04 ソニーセミコンダクタソリューションズ株式会社 発光モジュール、表示装置、および、それらの製造方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2676182A (en) * 1950-09-13 1954-04-20 Dow Corning Copolymeric siloxanes and methods of preparing them
US3296291A (en) * 1962-07-02 1967-01-03 Gen Electric Reaction of silanes with unsaturated olefinic compounds
US3220972A (en) * 1962-07-02 1965-11-30 Gen Electric Organosilicon process using a chloroplatinic acid reaction product as the catalyst
US3159601A (en) * 1962-07-02 1964-12-01 Gen Electric Platinum-olefin complex catalyzed addition of hydrogen- and alkenyl-substituted siloxanes
NL131800C (ko) * 1965-05-17
NL129346C (ko) * 1966-06-23
US3516946A (en) * 1967-09-29 1970-06-23 Gen Electric Platinum catalyst composition for hydrosilation reactions
US3814730A (en) * 1970-08-06 1974-06-04 Gen Electric Platinum complexes of unsaturated siloxanes and platinum containing organopolysiloxanes
US3989667A (en) * 1974-12-02 1976-11-02 Dow Corning Corporation Olefinic siloxanes as platinum inhibitors
US3989668A (en) * 1975-07-14 1976-11-02 Dow Corning Corporation Method of making a silicone elastomer and the elastomer prepared thereby
JPS591241B2 (ja) * 1978-06-30 1984-01-11 而至歯科工業株式会社 歯科用シリコ−ン組成物およびその使用法
DE3037600C2 (de) * 1980-10-04 1982-07-22 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V., 3400 Göttingen Faktor zur Stimulation der Proliferationsrate von Leberzellen
JPS58222531A (ja) * 1982-06-18 1983-12-24 Hitachi Ltd ペレツトボンデイング方法
US4584355A (en) * 1984-10-29 1986-04-22 Dow Corning Corporation Silicone pressure-sensitive adhesive process and product with improved lap-shear stability-I
US4585836A (en) * 1984-10-29 1986-04-29 Dow Corning Corporation Silicone pressure-sensitive adhesive process and product with improved lap-shear stability-II
US4591622A (en) * 1984-10-29 1986-05-27 Dow Corning Corporation Silicone pressure-sensitive adhesive process and product thereof
US4584361A (en) * 1985-06-03 1986-04-22 Dow Corning Corporation Storage stable, one part polyorganosiloxane compositions
US4784879A (en) * 1987-07-20 1988-11-15 Dow Corning Corporation Method for preparing a microencapsulated compound of a platinum group metal
US4766176A (en) * 1987-07-20 1988-08-23 Dow Corning Corporation Storage stable heat curable organosiloxane compositions containing microencapsulated platinum-containing catalysts
JP2630993B2 (ja) 1988-06-23 1997-07-16 東レ・ダウコーニング・シリコーン株式会社 ヒドロシリル化反応用白金系触媒含有粒状物およびその製造方法
JPH0214244A (ja) * 1988-06-30 1990-01-18 Toray Dow Corning Silicone Co Ltd 加熱硬化性オルガノポリシロキサン組成物
JPH0312940A (ja) * 1989-06-12 1991-01-21 Nec Corp ペレットのマウント方法
US5036117A (en) * 1989-11-03 1991-07-30 Dow Corning Corporation Heat-curable silicone compositions having improved bath life
JPH04222871A (ja) 1990-12-25 1992-08-12 Toray Dow Corning Silicone Co Ltd 硬化性オルガノポリシロキサン組成物
JP3270489B2 (ja) 1991-01-30 2002-04-02 東レ・ダウコーニング・シリコーン株式会社 硬化性オルガノポリシロキサン組成物
GB9103191D0 (en) * 1991-02-14 1991-04-03 Dow Corning Platinum complexes and use thereof
US5248715A (en) * 1992-07-30 1993-09-28 Dow Corning Corporation Self-adhering silicone rubber with low compression set
JP2816084B2 (ja) * 1992-10-26 1998-10-27 三洋電機株式会社 半田塗布方法、半導体装置の製造方法およびスキージ
US5548091A (en) * 1993-10-26 1996-08-20 Tessera, Inc. Semiconductor chip connection components with adhesives and methods for bonding to the chip
US5684060A (en) * 1996-04-09 1997-11-04 Minnesota Mining And Manufacturing Company Compositions containing inorganic, organic and organometallic palladium hydrogen scavengers
JP2925074B2 (ja) * 1996-11-08 1999-07-26 三星電子株式会社 Ｌｏｃ型半導体チップパッケージ及びその製造方法
EP0850997A3 (en) 1996-12-24 2001-03-14 Dow Corning Corporation Filled addition curable compositions having reduced gassing and increased shelf stability
US6040205A (en) * 1997-08-05 2000-03-21 Micron Technology, Inc. Apparatus and method for controlling the depth of immersion of a semiconductor element in an exposed surface of a viscous fluid
JP3339808B2 (ja) * 1997-08-29 2002-10-28 株式会社三井ハイテック 半導体装置の製造方法及び半導体装置製造用マスク
JPH1178274A (ja) * 1997-09-10 1999-03-23 Mitsui High Tec Inc エラストマー塗布用マスク
US6034441A (en) * 1997-11-26 2000-03-07 Lucent Technologies, Inc. Overcast semiconductor package
US6089151A (en) * 1998-02-24 2000-07-18 Micron Technology, Inc. Method and stencil for extruding material on a substrate
DE69930855T2 (de) 1998-07-24 2006-11-23 Sun Microsystems, Inc., Santa Clara Verfahren und vorrichtung zur durchführung einer deterministischen speicherzuordnungsantwort in einem computer-system
US6369185B1 (en) * 1999-03-31 2002-04-09 Dow Corning Toray Silicone Co., Ltd. Curable organopolysiloxane composition, cured products formed therefrom and unified articles
US6212767B1 (en) * 1999-08-31 2001-04-10 Micron Technology, Inc. Assembling a stacked die package
SG122743A1 (en) * 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
JP2003115501A (ja) * 2001-10-09 2003-04-18 Dow Corning Toray Silicone Co Ltd 架橋シリコーン系接着性シートおよび半導体装置
US6793759B2 (en) * 2001-10-09 2004-09-21 Dow Corning Corporation Method for creating adhesion during fabrication of electronic devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101381119B1 (ko) * 2012-12-28 2014-04-04 제일모직주식회사 반도체용 접착 조성물 및 이를 포함하는 접착 필름

Also Published As

Publication number Publication date
WO2005045903A2 (en) 2005-05-19
EP1680811A2 (en) 2006-07-19
WO2005045903A3 (en) 2005-07-21
TW200523115A (en) 2005-07-16
US7485202B2 (en) 2009-02-03
US20060254712A1 (en) 2006-11-16
JP2013051428A (ja) 2013-03-14
WO2005045903B1 (en) 2005-10-06
KR101246638B1 (ko) 2013-03-25
JP2007510306A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
JP2013051428A (ja) 基板に組成物の平坦な上面を有する堆積物を塗布することを包含する方法
JP3420473B2 (ja) シリコーン系接着性シート、その製造方法、および半導体装置
EP0757080B1 (en) Curable organosiloxane compositions and semiconductor devices
JP3950493B2 (ja) 導電性シリコーンゴム組成物、半導体装置の製造方法およびその半導体装置
EP0802234B1 (en) Silicone die attach adhesive and method for fabrication of semiconductor devices
EP1664198B1 (en) Silicones having improved chemical resistance and curable silicone compositions having improved migration resistance
KR101124998B1 (ko) 표면 특성이 개선된 실리콘 및 당해 실리콘을 제조하기위한 경화성 실리콘 조성물
US6761947B2 (en) Silicone-based adhesive sheet, method for manufacturing same, and semiconductor device
JP2001019933A (ja) シリコーン系接着性シート、およびその製造方法
KR100923650B1 (ko) 가교결합된 실리콘 접착 시트, 이의 제조방법 및 이를포함하는 디바이스
KR102581574B1 (ko) 실리콘계 접착시트, 이를 포함하는 적층체, 반도체 장치의 제조방법
JP2001019936A (ja) 接着剤、および半導体装置
KR20010051669A (ko) 실리콘계 접착성 시트 및 반도체 장치
KR100490186B1 (ko) 전기전도성실리콘조성물,이를사용하는반도체장치의제조방법및반도체장치
EP1067163B1 (en) Adhesive and semiconductor devices
JP3519779B2 (ja) 接着剤および半導体装置
JP3420510B2 (ja) シリコーン系接着性シート、その製造方法、および半導体装置
JP2002265786A (ja) 硬化性オルガノポリシロキサン組成物、および半導体装置の製造方法
JP4565487B2 (ja) 架橋シリコーン系接着性シートおよびその製造方法
JP2004051968A (ja) 熱伝導性硬化性液状ポリマー組成物および半導体装置
JP2003115501A (ja) 架橋シリコーン系接着性シートおよび半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee