KR102581574B1 - 실리콘계 접착시트, 이를 포함하는 적층체, 반도체 장치의 제조방법 - Google Patents

실리콘계 접착시트, 이를 포함하는 적층체, 반도체 장치의 제조방법 Download PDF

Info

Publication number
KR102581574B1
KR102581574B1 KR1020207018233A KR20207018233A KR102581574B1 KR 102581574 B1 KR102581574 B1 KR 102581574B1 KR 1020207018233 A KR1020207018233 A KR 1020207018233A KR 20207018233 A KR20207018233 A KR 20207018233A KR 102581574 B1 KR102581574 B1 KR 102581574B1
Authority
KR
South Korea
Prior art keywords
adhesive sheet
silicone
based adhesive
group
semiconductor
Prior art date
Application number
KR1020207018233A
Other languages
English (en)
Other versions
KR20200098546A (ko
Inventor
노노 토다
마나부 수또
Original Assignee
다우 도레이 캄파니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다우 도레이 캄파니 리미티드 filed Critical 다우 도레이 캄파니 리미티드
Publication of KR20200098546A publication Critical patent/KR20200098546A/ko
Application granted granted Critical
Publication of KR102581574B1 publication Critical patent/KR102581574B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/285—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyethers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/286—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polysulphones; polysulfides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/12—Polysiloxanes containing silicon bound to hydrogen
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/14—Polysiloxanes containing silicon bound to oxygen-containing groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/20—Polysiloxanes containing silicon bound to unsaturated aliphatic groups
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/06—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving heating of the applied adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/304—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier the adhesive being heat-activatable, i.e. not tacky at temperatures inferior to 30°C
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/50—Additional features of adhesives in the form of films or foils characterized by process specific features
    • C09J2301/502—Additional features of adhesives in the form of films or foils characterized by process specific features process for debonding adherents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2483/00—Presence of polysiloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Wood Science & Technology (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Laminated Bodies (AREA)
  • Die Bonding (AREA)

Abstract

본 출원은, 시트 표면이 미점착성(微粘着性)이기 때문에 다이싱된 반도체칩 등을 반도체 기재에 쉽게 가고정할 수 있으며, 또한 포스트큐어에 의해 피착물에 영구접착성을 발현하는 실리콘계 접착시트, 이를 포함하는 적층체, 이를 이용한 반도체 장치 및 반도체 장치의 제조방법을 제공한다.
본 출원은, 가열 전에는 접착면의 다른 비점착성(非粘着性) 기재로부터 박리모드가 계면박리이고, 해당 접착면을 50 ~ 200℃의 범위로 가열한 후에는, 해당 접착면의 다른 비점착성 기재로부터 박리모드가 응집파괴로 변화하여 영구접착성을 나타내는 실리콘계 접착시트; 및 그 반도체용 다이어태치 필름 등에 사용; 상기 실리콘계 접착시트의 경화물에 의해 기재상에 반도체칩 또는 반도체용 웨이퍼가 고정된 구조를 갖는, MEMS 디바이스 등의 반도체 장치를 해결수단으로 한다.

Description

실리콘계 접착시트, 이를 포함하는 적층체, 반도체 장치의 제조방법
본 발명은 표면이 미점착성(微粘着性)이기 때문에, 다이싱된 반도체칩 등을 반도체 기재에 쉽게 가고정(假固定)할 수 있으면서 포스트큐어에 의해 피착물에 영구접착성을 나타내는 실리콘계 접착시트, 이를 포함하는 적층체 및 이를 이용한 반도체 장치(특히 MEMS 디바이스를 포함)의 제조방법에 관한 것이다.
실리콘 등의 반도체 웨이퍼는 표면에 여러 전자회로를 형성하는 공정, 전자회로가 형성된 반도체 웨이퍼의 뒷면을 연마하는 공정, 반도체 웨이퍼를 베이스 필름에 고정된 상태에서 절단(다이싱)하고 개별 전자회로를 갖는 IC칩으로 분할하는 공정, 상기 IC칩을 다이패드에 고정(다이본딩)하는 공정, 및 임의로 상기 칩을 수지밀봉하는 공정을 거쳐 반도체 디바이스가 된다. 여기에서, 반도체 웨이퍼를 절단하여 얻은 IC칩을 다이패드에 고정하는 공정에서는, 상기 다이패드(마운트부)에 상기 칩이 접착제를 개재하여 고정된다. 상기 접착제가 액상인 경우에는, 상기 칩 탑재부 또는 칩 자체의 표면에 접착제가 적하·도포되는데, 이러한 액상 접착제를 적하(滴下)함에 있어 접착제의 양을 정확하게 제어하는 것이 곤란하며, 칩이 작은 경우에는 칩으로부터 접착제가 흘러나오고, 또한, 칩이 큰 경우에는 접착제가 부족해질 우려가 있기 때문에, 미리 균일한 두께로 이루어진 드라이 타입의 시트상 접착제를 이용하여 IC칩을 다이패드에 고정하는 방법이 실시되고 있다.
예를 들어, 본 출원인은 실리콘계 접착시트로서 특허문헌 1 및 특허문헌 2에 기재된 것을 제안하고있다. 또한 반도체 장치의 제조노력과 비용의 개선을 목적으로, 특허 문헌 3의 다이싱 다이본딩용 시트를 제안하고있다. 이러한 실리콘계 접착시트는, 가열에 의해 반도체칩이나 반도체용 웨이퍼를 그 부착부에 접착(고정을 목적으로 한 영구접착)하는 목적에 적합할 뿐만아니라 다이본딩 공정 이전의 다이싱 공정에서, 반도체 웨이퍼를 베이스 필름상에 고정하는 단계에서 반도체 웨이퍼 표면에 접착제층을 미리 공급할 수 있고, 칩 표면의 형상에 정확하게 대응하는 접착제층을 갖는 칩을 형성 할 수 있으므로, 다이본딩 공정시의 취급작업성 및 반도체 장치의 생산효율 등이 뛰어나다.
한편, 반도체 장비 분야에서는 MEMS(micro electro mechanical systems) 기술을 이용하여, 소형이면서 고집적된 센서 등의 MEMS 디바이스의 보급이 진행되고 있고, 종래에 비해 반도체 패키지의 소형화, 다이싱에 의해 얻어진 반도체칩의 초소형화와 경량화가 진행되고 있으며, 패키지 내에 다수의 반도체칩이 배치된 고정밀 구조가 요구되고 있다.
그러나 이처럼 초소형화한 MEMS 디바이스에 있어서 종래의 실리콘 접착시트를 사용하게 되면, 접착시트층을 구비한 반도체칩을 다이패드상에 배치하고 나서 다이본딩 공정을 수행하는 동안에 발생하는 진동으로 인해, 다이패드상에서 반도체칩의 위치가 어긋나게 되는 일이 발생할 수 있다. 특히 MEMS 디바이스에서는, 다수의 반도체칩이 동일 패키지 내에 순차적으로 배치되어 가므로, 이러한 진동을 완전히 억제하는 것이 곤란하고, 칩 배치 후의 배치 확인 및 재조정 등이 필요하게 되므로, 수율과 생산 효율이 저하되는 문제점이 있다.
상기 진동에 따른 위치 어긋남의 문제는, 접착시트를 갖춘 별도의 칩을 순차적으로 가열압착(프레스 히트) 등에 의해 영구접착(=가열압착 고정)하는 것에 의해 해결할 수 있다. 그러나 해당 과정에는 각 칩에 대해, 적어도 몇 초간의 가열압착 작업이 필요하므로, 다수의 반도체칩을 갖춘 MEMS 디바이스에서 생산 효율이 현저하게 저하되고, 또한 압착 작업은 디바이스 자체의 손상의 원인이 되는 경우도 있다. 더불어, 한번 고정된 반도체칩을 분리하는 것이 곤란해지므로, 장치의 재이용성 및 수리성이 악화되는 경우가 있다. 따라서, 공지의 실리콘계 접착시트는, 특히 MEMS 디바이스의 제조에 있어서의 공업적 이용이 제한되어 있었다.
[선행기술문헌]
[특허문헌]
[특허문헌 1] 일본특허공개 평11-12546호 공보(특허 3420473호)
[특허문헌 2] 일본특허공개 2000-80335호 공보(특허 3420510호)
[특허문헌 3] 일본특허공개 2005-183855호 공보(특허 4536367호)
본 발명의 목적은 MEMS 디바이스를 포함한 소형 반도체 장치의 제조에서 사용에 적합하고, 그 생산효율 및 수율을 개선할 수 있는 실리콘계 접착시트의 제공을 목적으로 한다. 또한 해당 실리콘 접착시트를 포함하는 적층체, 상기 반도체칩 또는 반도체용 웨이퍼의 다이어태치 필름으로의 사용, 반도체 장비 전구체로의 사용을 제공한다. 또한, 해당 실리콘계 접착시트의 경화물에 의해 기재상에 반도체칩이나 반도체용 웨이퍼가 고정된 구조를 갖는 반도체 장치(특히, MEMS 디바이스) 및 그 제조방법을 제공한다.
예의검토한 결과, 본 발명자들은, 가열 등에 의해 피착물에 영구접착성을 발현하기 전의 단계에서 그 표면이 적당한 미점착성(微粘着性)을 갖는 실리콘계 접착시트에 의해 상기 과제를 해결할 수 있음을 발견하고, 본 발명에 도달하였다. 구체적으로는 가열 전에는, 접착면 다른 비점착성 기재로부터의 박리모드가 계면박리이며, 해당 접착면을 50 ~ 200℃의 범위로 가열한 후에는, 해당 접착면의 다른 비점착성 기재로부터의 박리모드가 응집파괴로 변화하여 영구접착성을 나타내는 실리콘계 접착시트에 의해 상기 과제를 해결할 수 있다. 해당 실리콘계 접착시트는, 텍스쳐분석기(Texture analyzer)를 이용하여 해당 시트 중 하나의 표면에 대해, 직경 8mm의 스테인레스제의 프로브를 시트 표면에 0.01mm/sec의 속도로 하강시켜, 50gf의 하중이 걸리고나서부터 0.5초 유지하고, 그 후 0.5mm/sec의 속도로 프로브를 상승시켰을 때에, 해당 접착시트가 프로브로부터 계면박리하면서 그 접착력의 극대치를 나타내고, 또한 해당 접착력의 극대치를 나타내는 표면을 100 ~ 200℃범위에서 3시간 가열한 경우, 해당 접착면의 다른 비점착성 기재로부터 박리모드가 응집파괴로 변화하여 영구접착성을 나타내는 것을 특징으로 하는 것이 더욱 바람직하다. 여기서, 상기 피착물은, 칩, 웨이퍼, 리드 프레임, 수지 기판, 세라믹 기판, 적층된 칩 등의 반도체용 부재인 것이 바람직하다.
상기 실리콘계 접착시트에서, 직경 8mm의 프로브에 일정한 압력을 가하여 정속(定速)으로 끌어올린 경우에 접착력이 극대값을 갖는다는 것은, 해당 시트 표면이 미점착성이고, 칩 등의 기재에 있어서 일시유지성 및 가고정에 적합하다는 것을 의미한다. 본 발명의 실리콘계 접착시트의 접착력의 극대치는 10gf 이상의 값 또는 15gf 이상의 값일 수 있다. 또한 실리콘계 접착시트는, 시트의 두께가 5 ~ 1000μm의 범위인 것이 바람직하다.
해당 실리콘계 접착시트는 해당 시트에 대해 박리성을 갖는 기판 사이에 협지(挾持)되어 있으면서, 또한, 적어도 하나의 기재가 해당 시트와의 접촉면에 산소 원자 또는 황 원자를 갖는 것을 특징으로 하는 것이 바람직하다. 이러한 실리콘계 접착시트는 가교성 실리콘 조성물의 가교물이며, 해당 가교물에 대해 박리성을 갖는 기재 사이에서 해당 조성물을 가교시켜 이루어지고, 적어도 하나의 기재가 해당 조성물과의 접촉면에 산소 원자 또는 황 원자를 갖는 것이 바람직하다. 또한, 해당 기재는 유기 수지로 이루어진 시트상 기재이며, 산소 원자, 카르보닐기, 알콕시기, 에스테르기 및 에테르기에서 이루어진 군에서 선택되는 기를 구성하는 원자이며, 또한 황 원자, 술폰기 및 티오에테르기로 이루어진 군에서 선택되는 기를 구성하는 원자인 것이 바람직하다.
이들 접착시트는, (A) 한 분자 중에 2개 이상의 규소원자 결합 알케닐기를 갖는 오르가노폴리실록산, (B) 한 분자 중에 2개 이상의 규소원자 결합 수소원자를 갖는 오르가노폴리실록산, (C) 적어도 1종의 접착촉진제, 및 (D) 하이드로실릴화 반응용 촉매를 포함하는 가교성 실리콘 조성물의 가교물인 것이 바람직하다. 또한, 해당 시트의 적어도 하나의 표면이 100 ~ 200℃ 범위에서 3시간 가열함으로써 접촉한 피착물에 대한 영구접착성을 발현하는 것이 바람직하다.
이러한 접착시트는 반도체칩이나 반도체용 웨이퍼를 그 부착부에 접착할 목적으로 사용되는 것이 바람직하고, 특히 MEMS 디바이스에 이용하는 다이어태치 필름 용도인 것이 바람직하다.
또한, 본 발명의 목적은 상기 실리콘계 접착시트를 포함하는 적층체에 의해 해결된다.
바람직한 적층체의 하나는, 상기 실리콘계 접착시트가 해당 시트에 대한 박리성을 갖는 기재 사이에 협지되어 있으면서, 또한, 적어도 하나의 기재가 해당 시트와의 접촉면에 산소 원자 또는 황 원자를 갖는 것을 특징으로 하는 시트 형상의 적층체로, 반도체칩이나 반도체용 웨이퍼의 다이어태치 필름인 것이 바람직하다.
다른 적합한 적층체는 반도체 장치의 전구체로, 상기 실리콘계 접착시트를 통해 기재상에 반도체칩 또는 반도체용 웨이퍼가 배치된 구조를 갖는 적층체이다. 해당 적층체는 다이패드상에 다이싱에 의해 개편화된 반도체칩(다이)가 상기 실리콘계 접착시트를 개재하여 배치되어, 일시적으로 유지(가고정)된 구조를 갖는 반도체 장치의 전구체일 수 있고, 특히 MEMS 디바이스의 전구체일 수 있다. 해당 적층체 전체를, 예를 들면 50 ~ 200℃의 범위에서 가열함으로써, 상기 실리콘계 접착시트의 경화물에 의해 기재상에 반도체칩 또는 반도체용 웨이퍼가 고정된 구조를 갖는, 반도체 장치(바람직하게는 MEMS 디바이스)를 얻을 수 있다.
또한, 본 발명의 실리콘계 접착시트는, 반도체 장치(바람직하게는 MEMS 디바이스)의 제조에 적합하며, 이하의 공정을 갖는 반도체 장치의 제조방법에 이용된다.
공정 1 : 상기 실리콘계 접착시트를 반도체용 웨이퍼의 뒷면에 적층하는 공정;
공정 2 : 상기 공정 1에서 얻은 적층체를 다이싱하여 개편화하는 공정,
공정 3 : 상기 공정 2에서 얻은 반도체용 웨이퍼의 개편을 실리콘계 접착시트면을 개재하여 반도체 기재상에 배치하는 공정
공정 4 : 공정 3에서 얻은, 반도체용 웨이퍼의 개편이 실리콘계 접착시트면에 의해 반도체 기재상에 배치된 구조체를 50 ~ 200℃의 범위에서 가열함으로써, 반도체용 웨이퍼 개편을 실리콘계 접착시트에 의해 반도체 기재상에 접착하는 공정.
또한, 본 발명의 실리콘계 접착시트는, 이하의 공정을 갖는 반도체 장치(바람직하게는 MEMS 디바이스)의 제조방법에 이용된다.
공정 1 : 상기 실리콘계 접착시트를 반도체칩에 근사(近似)한 크기로 개편화하는 공정,
공정 2 : 상기 공정 1에서 얻은 개편화된 실리콘계 접착시트를 반도체 기재상에 배치하는 공정,
공정 3 : 상기 공정 2에서 반도체 기재상에 배치된 개편화된 실리콘계 접착시트상에 반도체칩을 배치하는 공정,
공정 4 : 공정 3에서 얻은, 반도체칩이 실리콘계 접착시트면에 의해 반도체 기재상에 배치된 구조체를 50 ~ 200℃의 범위에서 가열함으로써, 반도체칩을 실리콘계 접착시트에 의해 반도체 기재상에 접착하는 공정.
본 발명에 의해, MEMS 디바이스를 포함한 소형 반도체 장치의 제조에 사용이 적합하고, 생산 효율 및 수율을 개선할 수 있는 실리콘계 접착시트를 제공할 수 있다. 또한 해당 실리콘계 접착시트를 포함하는 적층체, 반도체칩 또는 반도체용 웨이퍼의 다이어태치 필름으로의 사용, 반도체 장치의 전구체로서의 사용을 제공할 수 있다. 또한, 해당 실리콘계 접착시트의 경화물에 의해 기재상에 반도체칩 또는 반도체용 웨이퍼가 고정된 구조를 갖는 반도체 장치(특히 MEMS 디바이스) 및 그 제조방법을 제공할 수 있다.
또한, 본 발명의 실리콘계 접착시트는 가열 압착 등의 공정을 거치지 않고, 해당 시트 자체가 진동 등에 대해 반도체칩 등을 일시적으로 유지하고, 기재상에 가고정이 가능한 정도의 접착성을 유지하며, 또한, 다이본딩 전이라면 응집파괴 등의 영구접착을 발생시키지 않으면서 칩을 재배치하는 것이 가능하다. 따라서 해당 접착시트를 갖춘 반도체칩(다이싱에 의해 개편화된 칩을 포함)은 반도체용 기재상에 배치된 경우, 진동 등에 대하여 칩의 위치 어긋남이나 박리 등의 문제가 발생하기 어렵고, 또한 원하는 바에 따라 접착제가 남는 문제없이 계면박리되어 칩의 재배치도 가능해지므로, MEMS 디바이스를 포함한 소형 반도체 장치의 생산 효율을 크게 개선할 수 있다.
[실리콘계 접착시트]
본 발명에 따른 실리콘계 접착시트는, 피착물에 접착한 후, 이를 가열 등을 통해, 해당 피착물에 대한 영구접착성을 발현한다. 여기서, 영구접착이라 함은, 해당 피착물로부터 실리콘계 접착시트 또는 그 경화물(가열에 의해 얻어진 포스트큐어 경화물을 포함)을 박리시키는 경우, 상기 박리모드에서 실리콘계 접착시트 또는 경화물인 접착층이 접착면의 거의 전면에서 응집파괴를 일으켜 피착물에 잔류하는 접착 상태이다. 또한 여기서 접착면의 거의 전면이라 함은, 전체의 적어도 절반 이상(50% 이상)의 범위에서 응집파괴가 발생하는 것으로, 소위 얼룩모양으로 접착층의 응집파괴가 발생하는 것일 수 있다.
본 발명의 실리콘계 접착시트는 100 ~ 200℃ 범위에서 3시간 가열한 경우에 영구접착성을 발현하지만, 100℃ 이하의 온도 또는 3시간 이하의 가열 시간을 선택할 수 있다. 구체적으로, 본 발명의 실리콘계 접착시트를 반도체 장치의 제조에 사용하는 경우, 50 ~ 200℃, 또는 50 ~ 150℃의 범위에서 가열하는 것이 바람직하다. 또한 가열 시간은 반도체 장치의 크기나 가열 장치(오븐, 다이어태치 프레스)의 규모 등에 따라 적절히 선택할 수 있지만, 수 초에서 수 시간의 범위인 것이 생산효율상 바람직하다. 또한 선택적으로 저온 단시간 접착이나 접착 시간 단축을 목적으로 자외선 등의 고에너지선 조사를 조합할 수 있다. 또한, 200℃ 이상의 고온에서 접착한 경우, 특히 MEMS 등의 소형 반도체 장치에서 작동 불량의 원인이 되는 경우가 있으므로, 영구접착성의 실현 조건으로 바람직하지 않다.
본 발명에 따른 실리콘계 접착시트는 상기 가열 등에 의해 피착물로의 영구접착성을 발현하기 이전단계에서 시트 표면이 적당한 미점착성을 갖는 것을 특징으로 하며, 구체적으로는 피착물에 대해 배치된 경우에 박리모드가 계면박리이고, 박리시에 접착층 자체가 파괴되지 않으면서, 근소한 이행성분을 제외하고 접착층이 거의 완전히 이탈하는 것을 의미한다. 특허문헌 1 등에 개시된 공지의 실리콘계 접착시트는, 미점착성이 없거나, 그 정도가 불충분 혹은 과잉이며, 특히 MEMS 디바이스를 포함한 소형 반도체 장치의 제조에 사용이 적합하지 않다. 특히 실리콘계 접착시트가 미점착성을 갖지 않는 경우, 특히 MEMS 디바이스에 사용되는 반도체칩의 배치 등에서 위치결정이나 재배치가 곤란하고, 반도체 제조 공정에서 미점착성이 요구되는 배치공정을 거친 후, 가열에 의해 해당 시트를 영구접착시킬 수 있다는 점이, 본 발명 실리콘계 접착시트의 중요한 특징이다.
더욱 구체적으로, 본 발명에 따른 실리콘계 접착시트는, 가열하기 전에는 접착면의 다른 비점착성 기재로부터의 박리모드가 계면박리이며, 해당 접착면을 50 ~ 200℃의 범위로 가열한 후에는 해당 접착면의 다른 비점착성 기재로부터 박리모드가 응집파괴로 변화하여 영구접착성을 나타내는 실리콘계 접착시트이다. 또한 여기서 비점착성 기재라 함은, 반도체칩, 반도체 웨이퍼, 리드프레임, 수지 기판, 세라믹 기판, 적층된 반도체칩, 스테인레스판 등 그 자체로는 점착성을 나타내지 않는 기재를 의미한다.
이러한 실리콘계 접착시트는, 바람직하게는 가열전의 실리콘계 접착시트에 대해, 텍스쳐분석기를 이용하여 해당 시트 중 하나의 표면에 직경 8mm의 스테인레스제 프로브 시트 표면에 대해 0. 01mm/sec의 속도로 하강시켜, 50gf의 하중이 걸리고나서부터 0.5초 유지하고, 그 후 0.5mm/sec의 속도로 프로브를 상승시켰을 때에, 해당 접착시트가 프로브로부터 계면박리되면서 그 접착력의 극대치를 보여주고, 또한 그 접착력의 극대치를 나타내는 표면을 100 ~ 200℃ 범위에서 3시간 가열한 경우, 해당 접착면의 다른 비점착성 기재로부터의 박리모드가 응집파괴로 변화하여 영구접착성을 나타내는 것을 특징으로 한다. 여기서, 상기 가열조건은 본 발명에 따른 실리콘계 접착시트의 영구접착성 유무를 확인하기위한 시험 조건으로, 실제 영구접착성을 발현시킴에 있어서는, 50 ~ 100℃의 저온을 선택할 수도 있고, 3시간 미만 또는 3시간을 초과하는 가열시간을 선택할 수도 있다. 이러한 가열 조건은 기재의 종류나 반도체 등의 제조조건에 따라 적절히 선택할 수 있다. 또한, 상기의 접착력의 극대치는 10gf 이상의 값 또는 15gf 이상의 값을 가질 수 있고, 10gf ~ 500gf, 50gf ~ 400gf의 범위인 것이 바람직하다. 또한, 상기 하나의 표면은 단면이거나 양면일 수 있고, 각 면에 접착력의 극대치를 나타내는 인장(引張)거리 내지 접착력의 극대치가 달라질 수 있다. 본 발명의 목적상, 해당 표면은 반도체칩 또는 반도체 웨이퍼를 반도체 기재상의 부착부에 접착하는 면인 것이 바람직하다. 해당 접착면은, 그 후의 가열 등에 의해, 반도체 기재상에 영구접착(=다이본딩)된다.
본 발명은, 특히 MEMS 디바이스를 포함한 소형 반도체 장치의 제조에 적합한 미점착력을 갖춘 실리콘계 접착시트를 제공하며, 이러한 조건을 충족하는 실리콘계 접착시트는 그 조성에 관계없이 본 발명의 목적을 달성할 수 있다. 즉, 텍스쳐분석기를 이용하여 직경 8mm의 스테인레스제 프로브를 시트 표면에 0.01mm/sec의 속도로 하강시키고, 50gf의 하중이 걸리고나서부터 0.5초 유지한 후, 0.5mm/sec의 속도로 프로브를 상승시켰을 때에 접착력이 극대값을 갖는 실리콘계 접착시트를 선택함으로써, 칩 등의 기재에 있어서의 일시 유지성 및 가고정에 적합하고, 진동 등에 의한 위치 어긋남 및 박리의 문제를 발생시키지 않으면서, 반도체 장치의 다이본딩이 가능하게 된다. 한편, 상기 시험에서 접착력의 극대치를 갖지 않는 실리콘계 접착시트를 사용하면, 진동 등에 따라 칩 등이 기재로부터 쉽게 제자리에서 벗어나거나 박리되는 등의 우려가 있다.
본 발명의 실리콘계 접착시트에 대하여 상기와 같은 미점착성을 실현하는 방법은 제한되지 않으며, 시트를 형성하는 가교성 실리콘 조성물에 대해 주제(主劑) 내지 가교제의 제어, 동 조성물의 가교밀도(SiH/Vi 비)의 제어, 동 조성물 중의 실리콘 수지 등의 미점착성 부여 성분의 선택 또는 첨가, 동 조성물에 대한 접착부여제의 선택 또는 첨가, 동 조성물을 경화시킬 때에 기재 접촉면의 화학적 변화 등으로부터 선택되는 1 종류 또는 2 종류 이상의 수단을 조합하여 해결할 수 있다. 또한, 상기 텍스쳐분석기를 사용하여 특정되는 표면의 미점착성은, 객관적으로 측정 내지 특정이 가능하므로, 원하는 방법대로 해당 표면의 미점착성을 상기 범위로 설계할 수 있다.
본 발명의 실리콘계 접착시트는 상기 영구접착성의 발현과 텍스쳐분석기를 사용하여 특정되는 미점착성 표면을 구비하는 것 외에, 그 조성면이나 제조방법에 있어서 특별히 제한되지 않으나, 바람직하게는, 가교성 실리콘 조성물의 가교물에 의해 형성되는 것이 바람직하다.
상기 접착시트를 형성하는 가교물의 가교 정도는 한정되지 않고, 가교성 실리콘 조성물을 가교시켜, 그 가교물의 경도가 실질적으로 변화하지 않는 정도의 상태까지 완전히 가교시킨 상태, 혹은 불완전하게 가교시켜 용제에 의해 팽윤하지만, 완전히 용해하지 않으면서 가교성 실리콘 조성물이 유동성을 잃은 듯한 상태, 즉 JIS K 6800(접착제·접착 용어)에 정의된 B-스테이지(열경화성 수지의 경화중간체)와 같은 상태를 예로 들 수 있다.
해당 실리콘계 접착시트는 상기 미점착성의 표면(단면 또는 양면)이고, 상기 접착력의 극대값을 갖는 표면이 50 ~ 200℃의 범위에서 가열에 의해 접촉한 피착물에 대해 영구접착성을 발현하는 것이 바람직하고, 해당 층이 가교성 실리콘 조성물의 가교물에 의해 형성되는 것이 바람직하다. 여기에서 그 내부구조는 한정되지 않으며, 예를 들면, 내부에 실리콘 고무 시트, 폴리이미드 수지 시트, 폴리에스테르 수지 시트, 에폭시 수지 시트 등의 유기 수지 지지체, 또는 실리카 입자, 유리 입자, 알루미나 입자 등의 무기질 충전제 혹은 실리콘 고무 입자, 폴리이미드 수지 입자, 폴리에스테르 수지 입자, 에폭시 수지 입자 등의 유기질 충전제를 함유할 수도 있다. 이러한 실리콘계 접착시트의 형상은 제한되지 않으며, 그 두께는 한정되지 않지만 실용적으로는 바람직하게 1 ~ 5000μm의 범위 내이고, 특히 바람직하게는 10 ~ 1000μm의 범위 내이며, 10 ~ 500μm의 범위라도 무방하다.
특히, 본 발명의 실리콘계 접착시트는, 가교성 실리콘 조성물의 가교물에 대해 박리성을 갖는 기재의 사이에서 상기 조성물을 가교시켜 이루어지는 것이 바람직하고, 해당 기재 중 적어도 하나가 상기 조성물에 접하는 면에 산소 원자 및/또는 황 원자를 갖는 것이 특히 바람직하다.
상기 산소 원자는 카르보닐기, 알콕시기, 에스테르기 및 에테르기에서 이루어진 군에서 선택되는 작용기를 구성하는 원자인 것이 바람직하다. 또한, 상기 황 원자는 술폰기 및 티오에테르기로 이루어진 군에서 선택되는 작용기를 구성하는 원자인 것이 바람직하다. 이러한 박리성을 갖는 기재 표면의 산소 원자 및/또는 황 원자, 특히 산소 원자 및/또는 황원자를 구성원자로 하는 작용기의 유무는, 예를 들면, 원소 분석, X선 형광 분석, X선 마이크로분석기 분석, 적외선 흡수 분석, ESCA 분석 등으로 쉽게 확인할 수 있다. 또한 이러한 원자 또는 작용기의 함량은 제한되지 않고, 상기 분석 방법에 의해 검출할 수 있는 정도의 함량만 있으면 된다.
이러한 원자 또는 작용기를 가지며 박리성을 갖는 기재로는, 구성 분자 중에 이러한 원자, 혹은 작용기를 갖는 폴리에스테르 수지, 폴리에테르 수지, 폴리에테르에테르케톤 수지, 에폭시 수지, 페놀 수지, 폴리옥시메틸렌 수지, 폴리아미드 수지, 폴리에테르이미드 수지, 폴리술폰 수지, 폴리에테르술폰 수지, 폴리페닐렌설파이드 수지를 예로 들 수 있고, 또한 구성 분자 중에 이러한 원자 또는 작용기를 가지지 않는 폴리에틸렌 수지, 폴리프로필렌 수지, 불소 수지 등의 표면을 코로나 처리, 글로우 처리, 플라즈마 처리, 오존 처리, 자외선 처리 등 또는 기타 물리적 및/또는 화학적 처리에 의해, 표면에 화학적으로 결합한 산소 원자 및/또는 황원자, 혹은 이러한 원자를 구성 원자로 하는 작용기를 도입한 것을 예로 들 수 있다. 또한 이러한 유기 수지만으로 이루어진 기재이거나, 이러한 유기 수지의 복합 재료라도 무방하다. 또한, 상기 기재는 가교성 실리콘 조성물의 가교물에 대해 유전율 및/또는 굴절률이 큰 것이 바람직하다.
이들 기재의 형상은 제한되지 않지만, 시트상 기재를 이용한 경우에는, 상기 실리콘계 접착시트의 보호재로 그대로 사용할 수 있어 바람직하고, 예를 들면, 반도체칩 및 상기 칩 부착부 등의 피착물에 이를 접착할 때, 상기 보호재를 떼어 사용할 수 있으므로 바람직하다. 또한, 상기 실리콘계 접착시트의 제조후에 별도의 박리성 기재로 바꾸어 붙일 수도 있다. 이 경우 박리성 기재는 제한되지 않는다.
예를 들어, 본 발명의 실리콘계 접착시트가 가교성 실리콘 조성물의 가교물이고, 해당 가교물에 대해 박리성을 갖는 기재의 사이에 상기 조성물을 가교시켜 이루어지는 경우, 최종적으로 얻어지는 것은, 해당 시트에 대해 박리성을 갖는 기재 사이에 협지되어 있으며, 바람직하게는 적어도 하나의 기재가 해당 시트와의 접촉면에 산소 원자 또는 황 원자를 갖는 것을 특징으로 하는 실리콘계 접착시트이다.
[가교성 실리콘 조성물]
상기 실리콘계 접착시트에서, 가교성 실리콘 조성물은 하이드로실릴화 반응형을 이용하는 것이 바람직하고, 특히, 하이드로실릴화 반응형의 가교성 실리콘 조성물로서, (A) 한 분자 중에 적어도 2개의 규소원자 결합 알케닐기를 갖는 오르가노폴리실록산, (B) 한 분자 중에 2개 이상의 규소 원자 결합 수소 원자를 갖는 오르가노폴리실록산, (C) 적어도 하나의 접착 촉진제 및, (D) 하이드로실릴화 반응용 촉매로 이루어지는 가교성 실리콘 조성물인 것이 바람직하다.
상기 (A) 성분은 상기 조성물의 주제(主劑)이며, 1 종 또는 2 종 이상의 알케닐기 함유 오르가노폴리실록산으로 구성된다. 이러한 알케닐기 함유 오르가노폴리실록산의 분자 구조는 특별히 제한되지 않으며, 예를 들면, 직쇄상, 분지쇄상, 환상, 삼차원 망상 구조, 및 이들의 조합이 있다. 또한 (A) 성분 중의 규소원자 결합 알케닐기로는, 비닐기, 알릴기, 부테닐기, 펜테닐기, 헥세닐기를 예로 들 수 있고, 특히 비닐기인 것이 바람직하다. 상기 알케닐기의 결합 위치로는, 분자쇄 말단 및/또는 분자쇄 측쇄를 예로 들 수 있다. 또한 (A) 성분 중의 알케닐기 이외의 규소 원자에 결합된 기로는 메틸기, 에틸기, 프로필기, 부틸기, 펜틸기, 헥실기, 헵틸기 등의 알킬기; 페닐기, 톨릴기, 크실릴기, 나프틸기 등의 아릴기; 벤질기, 페네틸기 등의 아르알킬기; 클로로메틸, 3-클로로프로필기, 3,3,3-트리플루오로프로필기 등의 할로겐화 알킬기 등 치환 혹은 치환되지 않은 일차탄화수소기를 예로 들 수 있고, 특히 메틸기, 페닐기인 것이 바람직하다. 또한, 얻어지는 실리콘계 접착시트가 우수한 내한성을 가지고, 상기 실리콘계 접착시트를 이용하여 제작한 반도체 장치의 신뢰성이 더 향상되므로, (A) 성분 중의 규소 원자에 결합된 유기작용기에 대한 페닐기의 함량이 1 몰% 이상인 것이 바람직하고, 1 ~ 60 몰%의 범위 내인 것이 더욱 바람직하며, 특히, 1 ~ 30 몰%의 범위 내인 것이 바람직하다. 또한 (A) 성분의 점도는 제한되지 않으나, 25℃에서의 점도가 100 ~ 1,000,000mPa·s의 범위 내인 것이 바람직하다.
특히 바람직하게는, (A) 성분은 직쇄상의 알케닐기 함유 오르가노폴리실록산이며, 적어도 분자쇄 양말단에 알케닐기를 함유하는 것이 바람직하고, 분자쇄 양말단에만 알케닐기를 함유할 수도 있다. 이러한 (A) 성분으로는 특별히 제한되지 않지만, 예를 들면, 분자쇄 양말단 디메틸비닐실록시기 블록 디메틸폴리실록산, 분자쇄 양말단 디메틸비닐실록시기 블록 디메틸실록산·메틸페닐실록산 공중합체, 분자쇄 양말단 트리메틸실록시기 블록 디메틸실록산·메틸비닐실록산 공중합체, 분자쇄 양말단 트리메틸실록시기 블록 디메틸실록산·메틸비닐실록산·메틸페닐실록산 공중합체, 분자쇄 양말단 실라놀기 블록 디메틸실록산·메틸비닐실록산 공중합체, 이러한 중합체의 메틸기의 일부가 에틸기, 프로필기 등의 메틸기 이외의 알킬기나 3,3,3-트리플루오르프로필기 등의 할로겐화 알킬기로 치환된 중합체, 이러한 중합체의 비닐기가 아릴기, 부테닐기, 헥세닐기 등의 비닐기 이외의 알케닐기로 치환된 중합체, 및 이들 공중합체의 2종 이상의 혼합물을 예로 들 수 있다. 또한 이러한 알케닐기 함유 오르가노폴리실록산은 접점장해방지 등의 측면에서, 저분자량의 실록산올리고머(옥타메틸테트라실록산(D4), 데카메틸펜타실록산(D5))가 감소 내지 제거되는 것이 바람직하다.
(B) 성분은 상기 조성물의 가교제이며, 한 분자 중에 2개 이상의 규소원자 결합 수소원자를 갖는 오르가노폴리실록산이다. 상기 (B) 성분의 분자 구조로는 직쇄상, 일부 분지를 갖는 직쇄상, 분지쇄상, 환상, 망상을 예로 들 수 있다. 또한 (B) 성분 중의 규소 원자에 결합한 수소 원자의 결합 위치로는 분자쇄 말단 및/또는 분자쇄 측쇄를 예로 들 수 있다. 또한 (B) 성분 중의 수소 원자 이외의 규소 원자에 결합된 작용기로는 메틸기, 에틸기, 프로필기, 부틸기, 펜틸기, 헥실기, 헵틸기 등의 알킬기; 페닐기, 톨릴기, 크실릴기, 나프틸기 등의 아릴기; 벤질기, 페네틸기 등의 아르알킬기; 클로로메틸, 3-클로로프로필기, 3,3,3-트리플루오로프로필기 등의 할로겐화 알킬기 등 치환 또는 치환되지 않은 일차탄화수소기를 예로 들 수 있고, 특히 메틸기, 페닐기인 것이 바람직하다. 또한 (B) 성분의 점도는 제한되지 않지만, 25℃에서의 점도가 1 ~ 1,000mPa·s의 범위내이며, 바람직하게는 1 ~ 500mPa·s의 범위이다. 또한 접점장해방지 등의 측면에서 저분자량의 실록산 올리고머(옥타메틸테트라실록산(D4), 데카메틸펜타실록산 (D5))가 감소 내지 제거되어 있어도 된다.
또한, 본 발명 조성물을 경화시켜 얻어지는 경화물의 유연성의 측면에서, (B) 성분의 구조 및 분자 중의 규소원자 결합 수소원자의 개수(평균값)를 설계할 수 있다. 예를 들어, 얻어지는 오르가노폴리실록산 경화물의 유연성이나 부재의 박리성이 우수하고, 수선 및 재이용 등의 수리성을 개선하는 관점에서, 적어도 2개를 분자쇄 측쇄에 갖는 직쇄상의 유기하이드로젠 폴리실록산을 쇄장 연장제로 이용할 수 있고, 경도가 높은 경화물을 얻을 목적으로 측쇄에 다수의 규소원자 결합 수소원자 유기 하이드로젠 폴리실록산을 가교제로 사용할 수도 있고, 이들을 병용할 수도 있다.
(B) 성분의 배합량은, 상기 (A) 성분을 가교시키기에 충분한 양으로, 이는 상기 (A) 성분 중의 규소원자 결합 알케닐기 1 몰에 대하여, 본 성분 중 규소원자 결합 수소원자가 0.5 ~ 10몰의 범위가 되는 양인 것이 바람직하며, 특히 1 ~ 3 몰의 범위가 되는 양인 것이 바람직하다. 이는 상기 조성물에 있어서, (A) 성분 중의 규소원자 결합 알케닐기 1 몰에 대하여, 본 성분 중 규소원자 결합 수소원자가 상기 범위 미만의 몰수이면, 상기 조성물이 가교되지 않는 경향이 있고, 반면, 상기 범위를 초과하는 몰수이면, 상기 조성물을 가교하여 얻어지는 가교물의 내열성이 저하되는 경향이 있기 때문이다.
(C) 성분은 상기 조성물의 가교물에 양호한 접착력을 부여하는 성분으로, 적어도 1종의 접착 촉진제로서, (i) 한 분자 중에 규소원자 결합 알케닐기 또는 규소원자 결합 수소원자와 규소원자 결합 알콕시기를 적어도 1개씩 갖는 실록산, (ii) 한 분자 중에 규소원자 결합 알케닐기 및 규소원자 결합 알콕시기 및 규소원자 결합 에폭시기 함유 일차 유기작용기를 적어도 1개씩 갖는 오르가노실록산, (iii) 한 분자 중에 규소원자 결합 알콕시기를 적어도 1개 갖는 실란 또는 실록산과, 한 분자 중에 규소원자 결합 히드록시기와 규소원자 결합 알케닐기를 적어도 1개씩 갖는 오르가노실록산 혼합물 또는 반응혼합물, 및 (iv) 한 분자 중에 규소원자 결합 알콕시기와 규소원자 결합 에폭시기 함유 일차유기작용기를 적어도 1개씩 갖는 오르가노실란 또는 오르가노실록산과, 한 분자 중에 규소원자 결합 히드록시기와 규소원자 결합 알케닐기를 적어도 1개씩 갖는 오르가노실록산의 혼합물 또는 반응혼합물로 이루어진 군에서 선택되는 적어도 1종의 접착 촉진제가 바람직하다.
상기 (C) 성분 중 한 분자 중에, 규소원자 결합 알케닐기 또는 규소원자 결합 수소원자, 및 규소원자 결합 알콕시기를 각각 적어도 1개씩 갖는 실록산의 분자 구조로는, 직쇄상, 일부 분지를 갖는 직쇄상, 분지쇄상, 환상, 망상을 예로 들 수 있고, 특히 직쇄상, 분지쇄상, 망상이 바람직하다. 상기 실록산 중의 규소원자 결합 알케닐기로는, 비닐기, 알릴기, 부테닐기, 펜테닐기, 헥세닐기를 예로 들 수 있고, 특히 비닐기인 것이 바람직하다. 또한 상기 실록산 중의 규소원자 결합 알콕시기로는 메톡시기, 에톡시기, 프로폭시기, 부톡시기, 메톡시에톡시기를 예로 들 수 있고, 특히 메톡시기인 것이 바람직하다. 또한 상기 실록산 중의 알케닐기, 수소 원자, 및 알콕시기 이외의 규소원자에 결합된 기로는, 메틸기, 에틸기, 프로필기, 부틸기, 펜틸기, 헥실기, 헵틸기 등의 알킬기; 페닐기, 톨릴기, 크실릴기, 나프틸기 등의 아릴기; 벤질기, 페네틸기 등의 아르알킬기; 클로로메틸, 3-클로로프로필기, 3,3,3-트리플루오로프로필기 등의 할로겐화 알킬기 등의 치환 또는 치환되지 않은 일차탄화수소기; 3-글리시독시프로필기, 4-글리시독시부틸기 등의 글리시독시알킬기; 2-(3,4-에폭시사이클로헥실)에틸기, 3-(3,4-에폭시사이클로헥실)프로필기 등의 (3,4-에폭시사이클로헥실)알킬기; 4-옥실라닐부틸기, 8-옥실라닐옥틸기 등의 옥실라닐알킬기 등의 에폭시기 함유 일차 유기작용기를 예로 들 수 있으며, 각종 기재에 대해서도 양호한 접착성을 부여할 수 있기 때문에, 한 분자 중에 상기 에폭시기 함유 일차 유기작용기를 적어도 1개 갖는 것이 바람직하다. 이러한 실록산의 점도는 제한되지 않지만, 25 ℃에서 1 ~ 500mPa·s의 범위 내인 것이 바람직하다.
또한 (C) 성분 중 규소원자 결합 알콕시기를 적어도 1개 갖는 실란 또는 실록산과, 한 분자 중에 규소원자 결합 히드록시기와 규소원자 결합 알케닐기를 각각 적어도 1개씩 갖는 오르가노실록산 혼합물에서, 전자의 실란 중의 규소원자에 결합된 알콕시기로는 메톡시기, 에톡시기, 프로폭시기, 부톡시기, 메톡시에톡시를 예로 들 수 있고, 특히 메톡시기인 것이 바람직하다. 또한 실란의 규소원자에는 상기 알콕시기 이외에, 메틸기, 에틸기, 프로필기, 부틸기, 펜틸기, 헥실기, 헵틸기 등의 알킬기; 비닐기, 알릴기, 부테닐기, 펜테닐기, 헥세닐기 등의 알케닐기; 페닐기, 톨릴기, 크실릴기, 나프틸기 등의 아릴기; 벤질기, 페네틸기 등의 아르알킬기; 클로로메틸, 3-클로로프로필기, 3,3,3-트리플루오로프로필기 등의 할로겐화 알킬기 등의 치환 혹은 치환되지 않은 일차탄화수소기; 3-글리시독시프로필기, 4-글리시독시부틸 등의 글리시독시알킬기; 2-(3,4-에폭시사이클로헥실)에틸기, 3-(3,4-에폭시사이클로헥실)프로필기 등의 (3,4-에폭시사이클로헥실)알킬기; 4-옥실라닐부틸기, 8-옥실라닐옥틸기 등의 옥실라닐알킬기 등의 에폭시기 함유 일차유기작용기를 가질 수도 있으며, 각종 기재에 대해 양호한 접착성을 부여할 수 있으므로, 상기 에폭시기 함유 일차유기작용기를 한 분자 중에 적어도 1개 갖는 것이 바람직하다.
또한 전자의 실록산의 분자 구조로는 직쇄상, 일부 분지를 갖는 직쇄상, 분지쇄상, 환상, 망상을 예로 들 수 있고, 특히 직쇄상, 분지쇄상, 망상인 것이 바람직하다. 상기 실록산 중의 규소원자에 결합된 알콕시기로는 메톡시기, 에톡시기, 프로폭시기, 부톡시기, 메톡시에톡시기를 예로 들 수 있고, 특히 메톡시기인 것이 바람직하다. 또한 상기 실록산의 규소원자에는 상기 알콕시기 이외에, 메틸기, 에틸기, 프로필기, 부틸기, 펜틸기, 헥실기, 헵틸기 등의 알킬기; 비닐기, 알릴기, 부테닐기, 펜테닐기, 헥세닐기 등의 알케닐기; 페닐기, 톨릴기, 크실릴기, 나프틸기 등의 아릴기; 벤질기, 페네틸기 등의 아르알킬기; 클로로메틸, 3-클로로프로필기, 3,3, 3-트리플루오로프로필기 등의 할로겐화 알킬기 등의 치환 또는 치환되지 않은 일차탄화수소기; 3-글리시독시프로필기, 4-글리시독시부틸기 등의 글리시독시알킬기; 2-(3,4-에폭시사이클로헥실)에틸기, 3-(3,4-에폭시사이클로헥실)프로필기 등 (3,4-에폭시사이클로헥실)알킬기; 4-옥실라닐부틸기, 8-옥실라닐옥틸기 등의 옥실라닐알킬기 등의 에폭시기 함유 일차유기작용기를 가질 수 있고, 각종 기재에 대해 양호한 접착성을 부여할 수 있으므로, 상기 에폭시기 함유 일차유기작용기를 한 분자 중에 적어도 1개 갖는 것이 바람직하다. 이러한 실록산의 점도는 제한되지 않지만, 25℃에서 1 ~ 500mPa·s의 범위 내인 것이 바람직하다.
또한, 후자의 오르가노실록산의 분자 구조로는 직쇄상, 일부 분지를 갖는 직쇄상, 분지쇄상, 환상, 망상을 예로 들 수 있고, 특히 직쇄상, 분지쇄상, 망상인 것이 바람직하다. 상기 오르가노실록산 중의 규소원자에 결합한 알케닐기로서는, 비닐기, 알릴기, 부테닐기, 펜테닐기, 헥세닐기를 예로 들 수 있고, 특히 비닐기인 것이 바람직하다. 또한 상기 오르가노실록산 중의 히드록시기 및 알케닐기 이외의 규소 원자에 결합된 작용기로는 메틸기, 에틸기, 프로필기, 부틸기, 펜틸기, 헥실기, 헵틸기 등의 알킬기; 페닐기, 톨릴기, 크실릴기, 나프틸기 등의 아릴기; 벤질기, 페네틸기 등의 아르알킬기; 클로로메틸, 3-클로로프로필기, 3,3,3-트리플루오로프로필기 등의 할로겐화 알킬기 등의 치환 또는 치환되지 않은 일차탄화수소기를 예로 들 수 있다. 이러한 오르가노실록산의 점도는 제한되지 않지만, 25℃에서 1 ~ 500mPa·s의 범위 내인 것이 바람직하다.
상기 규소원자 결합 알콕시기를 적어도 1개 갖는 실란 또는 실록산과, 한 분자 중에 규소원자 결합 히드록시기와 규소원자 결합 알케닐기를 각각 적어도 1개씩 갖는 오르가노실록산의 비율은 제한되지 않지만, 특히 양호한 접착성을 부여하기 위해서는, 전자의 실란 또는 실록산과 후자의 오르가노실록산의 중량비가 1/99 ~ 99/1의 범위 내인 것이 바람직하다.
본 발명의 접착부여제로는 아미노기 함유 유기작용기를 갖는 알콕시실란과 에폭시기 함유 유기작용기를 갖는 알콕시실란의 반응혼합물을 사용할 수 있으며, 그 반응 비율은 몰비로 (1 : 1 .5) ~ (1 : 5)의 범위 내에 있는 것이 바람직하고, (1 : 2) ~ (1 : 4)의 범위 내에 있는 것이 특히 바람직하다. 상기 성분은 상기와 같은 아미노기 함유 유기작용기를 갖는 알콕시실란 및 에폭시기 함유 유기작용기를 갖는 알콕시실란을 혼합하여, 실온 또는 가열하에 반응시킴으로써 쉽게 합성할 수 있다.
특히, 본 발명에서는 일본특허공개 평10-195085호 공보에 기재된 방법에 의해 아미노기 함유 유기작용기를 갖는 알콕시실란 및 에폭시기 함유 유기작용기를 갖는 알콕시실란을 반응시킬 때, 특히 알코올 교환반응에 의해 고리화시켜 이루어지는 일반식 :
{식중, R1은 알킬기 또는 알콕시기이며, R2는 동일하거나 다른 일반식:
(식 중, R4는 알킬렌기 또는 알킬렌옥시알킬렌기, R5는 일차탄화수소기, R6는 알킬기, R7은 알킬렌기, R8은 알킬기, 알케닐기, 또는 아실기이며, a는 0, 1, 또는 2 이다.)
로 나타내는 작용기로 이루어진 군에서 선택되는 작용기이며, R3는 동일하거나 다른 수소원자 혹은 알킬기이다.}
로 나타내는 카바실라트란 유도체를 함유하는 것이 특히 바람직하다. 이러한 카바실라트란 유도체로서, 이하의 구조로 표시되는 한 분자 중에 알케닐기 및 규소원자 결합 알콕시기를 가지는 실라트란 유도체를 예로 들 수 있다.
해당 성분은 한 분자 중에 적어도 두개의 알콕시실릴기를 가지고, 또한 이들 실릴기 사이에 규소-산소 결합 이외의 결합이 포함되어있는 유기화합물이며, 단독으로도 초기 접착력을 개선할뿐만 아니라, 특히 다른 접착부여제을 병용함으로써, 본 접착촉진제를 포함하여 이루어지는 경화물이 가혹한 조건에서 접착내구성이 향상되도록 하는 작용을 한다.
(C) 성분의 배합량은 상기 조성물의 가교물에 양호한 접착력을 부여하기에 충분한 양으로, 예를 들면, (A) 성분 100 중량부에 대하여 0.01 ~ 20 중량부의 범위내인 것이 바람직하고, 특히, 0.1 ~ 10 중량부의 범위내가 바람직하다. 이는, (C) 성분의 배합량이 상기 범위 미만이면 경화물의 접착성이 저하되는 경향이 있고, 반편, 상기 범위를 넘어도 접착력에 영향은 없으면서, 오히려 실리콘계 접착시트의 안정성이 저하되는 경향이 있기 때문이다.
(D) 성분은 상기 조성물의 하이드로실릴화 반응에 의한 경화를 촉진하는 촉매로, 백금계 촉매, 로듐계 촉매, 팔라듐계 촉매를 예로 들 수 있고, 본 조성물의 경화를 현저하게 촉진하기 위해서는 백금계 촉매가 바람직하다. 상기 백금계 촉매로는, 백금 미분말, 백금흑, 백금 담지 실리카 미분말, 백금 담지 활성탄, 염화백금산, 염화백금산의 알코올 용액, 백금-알케닐실록산 착물, 백금-올레핀 착물, 백금-카보닐 착물 및 이들의 백금계 촉매를 실리콘 수지, 폴리카보네이트 수지, 아크릴 수지 등의 열가소성 수지에 분산 또는 캡슐화한 촉매를 예로 들 수 있고, 특히 반응속도가 좋은 이유로, 백금-알케닐실록산 화합물이 바람직하다. 상기 알케닐실록산으로는, 1,3-디비닐-1,1,3,3-테트라메틸디실록산, 1,3,5,7-테트라메틸-1,3,5,7-테트라비닐사이클로테트라실록산, 이들 알케닐실록산의 메틸기의 일부를 에틸, 페닐기 등으로 치환한 알케닐실록산, 이들 알케닐실록산의 비닐기를 알릴기, 헥세닐기 등으로 치환한 알케닐실록산을 예로 들 수 있다. 특히, 이들 백금-알케닐실록산 착물의 안정성이 양호한 이유로, 1,3-디비닐-1,1,3,3-테트라메틸디실록산인 것이 바람직하다. 또한, 취급작업성 및 조성물의 가사시간(pot life) 개선의 측면에서, 열가소성 수지에 분산 또는 캡슐화한 미립자의 백금 함유 하이드로실릴화반응 촉매를 사용할 수 있다. 또한, 하이드로실릴화 반응을 촉진하는 촉매로는 철, 루테늄, 철/코발트 등의 비백금계 금속촉매를 사용할 수 있다.
(D) 성분의 배합량은 상기 조성물의 경화를 촉진하기에 충분한 양으로, 이는, 백금계 촉매를 사용하는 경우에는 상기 조성물에 있어 백금 금속 원자가 질량 단위로 0.01 ~ 500ppm의 범위가 되는 양, 0.01 ~ 100ppm의 범위가 되는 양, 혹은 0.01 ~ 50ppm의 범위로 되는 양인 것이 바람직하다. (D) 성분의 배합량이 상기 범위 미만의 양이면 얻어지는 조성물의 경화 속도가 현저히 느려지는 경향이 있고, 반면, 상기 범위를 초과하는 양이 되더라도 경화 속도에는 별다른 영향이 없으면서 오히려 착색 등의 문제가 발생하기 때문이다.
상기 조성물은 (A) 성분 ~ (D) 성분을 균일하게 혼합함으로써 얻어지고, 상기 조성물을 실온 또는 실온 ~ 200℃의 온도 범위, 바람직하게는 실온 ~ 150℃의 온도 범위로 가열함으로써 하이드로실릴화 반응시키고, 가교성 실리콘 조성물의 가교물인 본 발명의 실리콘계 접착시트를 형성할 수 있다. 상기 조성물을 가열할 때에는, 상기 조성물이 기재과 완전히 접착해 버리므로, 박리가 불가능하게 되지 않도록 주의를 요한다.
상기 조성물의 하이드로실릴화 반응속도를 조정하여, 반경화상태의 물질 또는 완전경화상태의 물질의 안정성을 향상시키기 위해, 상기 조성물에 하이드로실릴화 반응 억제제를 배합하는 것이 바람직하다. 상기 하이드로실릴화 반응 억제제로는 3-메틸-1-부틴-3-올, 3,5-디메틸-1-헥신-3-올, 3-페닐-1-부틴-3-올 등의 아세틸렌계 화합물; 3-메틸-3-펜텐-1-인, 3,5-디메틸-3-헥센-1-인 등의 엔인 화합물; 1,3,5,7-테트라메틸-1,3,5,7-테트라비닐사이클로테트라실록산, 1,3,5,7-테트라메틸-1,3,5,7-테트라헥세닐사이클로테트라실록산 등의 사이클로알케닐실록산; 벤조트리아졸 등의 트리아졸 화합물 등이 특히 제한없이 사용될 수 있다. 배합량은 상기 조성물의 경화 조건에 따라 다르지만, (A) 성분 100 중량부에 대하여 0.00001 내지 5 중량부의 범위 내인 것이 실용상 바람직하다.
또한, 상기와 같은 가교성 실리콘 조성물은, 그 외 임의성분으로 침강실리카, 흄드실리카, 소성실리카, 산화티탄, 알루미나, 유리, 석영, 알루미노규산, 산화철, 산화아연, 탄산칼슘 카본블랙, 탄화규소, 질화규소, 질화붕소 등의 무기질 충전제, 이들 충전제를 유기 할로실란, 유기 알콕시실란, 유기 실라잔 등의 유기 규소화합물에 의해 처리된 무기질 충전제; 실리콘 수지, 에폭시 수지, 불소 수지 등의 유기수지 미분말; 은, 구리 등의 도전성 금속 분말 등의 충전제, 염료, 안료, 난연제, 용제 등을 배합할 수 있다. 또한, 본 발명의 목적을 해치지 않는 한, 경화성 에폭시 수지, 경화성 에폭시 변성 실리콘 수지, 경화성 실리콘 변성 에폭시 수지, 열경화성 폴리이미드 수지, 경화성 폴리이미드 변성 실리콘 수지, 경화성 실리콘 변성 폴리이미드 수지 등을 배합할 수 있다.
[실리콘계 접착시트의 제조방법]
상기 실리콘계 접착시트는 예를 들면, 가교성 실리콘 조성물의 가교물에 대해 박리성을 갖는 기재 사이에 상기 조성물을 가교시켜 이루어지며, 해당 기재중 적어도 하나가 상기 조성물에 접하는 면에 산소원자 및/또는 황원자를 갖는 것을 특징으로 하는 방법에 의해 제조될 수 있다. 이 산소 원자/또는 황 원자는 상기와 동일하다.
상기 제조방법에 있어서, 실리콘계 접착시트를 제조하는 방법으로는, 가교성 실리콘 조성물을 상기 기재 사이에 끼운 상태에서 가교시키는 방법, 실리콘 고무 시트, 유기 수지 시트 등의 지지체 양면에 상기 조성물을 균일하게 도포한 후, 이들 기재 사이에 끼운 상태에서 가교시키는 방법, 실리콘 고무 입자, 유기 수지 입자, 무기질계 입자 등의 충전제를 배합한 상기 조성물을 상기 기재 사이에 끼운 상태에서 가교시키는 방법을 예로 들 수 있다. 이들 기재 사이에 끼워 실리콘계 접착시트를 제조하기 위해서는, 이를 2개 롤이나 프레스 등으로 성형한 후, 또는 성형하면서 가교성 실리콘 조성물을 가교시키는 것이 바람직하다.
[용도]
본 발명에 따른 실리콘계 접착시트는 반도체칩이나 반도체용 웨이퍼를 부착부에 접착할 목적으로 사용되는 것이 바람직하고, 특히 MEMS 디바이스에 이용하는 다이어태치 필름 용도인 것이 바람직하다. 여기서, MEMS 디바이스란, 일반적으로 Micro Electro Mechanical Systems로 불리는 반도체 미세가공 기술을 이용하여 형성된 반도체 장치의 총칭이며, MEMS 디바이스를 갖춘 가속도센서와 각속도센서 등의 관성센서일 수 있다. 또한 반도체 장치는 공지의 것이 특별히 제한없이 사용될 수 있고, 다이오드, 트랜지스터, 사이리스터, 모놀리식 IC, 하이브리드 IC, LSI, VLSI를 예로 들 수 있고, 이들 반도체 장치(MEMS 디바이스 포함)의 반도체칩을, 본 발명에 따른 실리콘계 접착시트에 의해 상기 칩 부착부에 가고정하고, 가열 등에 의해 영구접착하는 용도로 적합하게 이용할 수 있다.
[적층체]
상기 실리콘계 접착시트는 취급작업성 측면에서 해당 시트에 대해 박리성을 갖는 기재 사이에 협지되어 있으며, 또한, 적어도 하나의 기재가 해당 시트와의 접촉면에 산소원자 또는 황원자를 갖는 것을 특징으로 하는 시트상의 적층체이며, 반도체칩이나 반도체용 웨이퍼의 다이어태치 필름인 것이 바람직하다.
또한, 상기 실리콘계 접착시트는 상기 반도체 장치(특히 MEMS 디바이스 등)에 사용되는 반도체용 웨이퍼 또는 반도체칩 등의 반도체용 부재에 적층할 수 있다. 해당 적층 방법은 특별히 제한되지 않지만, 본 실리콘계 접착시트의 특징인 미점착성을 이용하여 직접 적층하거나, 압착 내지 가열압착시킬 수 있다. 해당 실리콘계 접착시트를 갖춘 반도체용 웨이퍼 또는 반도체칩인 반도체용 부재는, 상기 적층체의 상태에서 다이싱 등의 공지의 수단을 사용하여 개편화하는 것으로, 본 발명의 실리콘 접착제 시트를 갖춘 반도체칩(다이)으로, 다이패드 등의 반도체 기재상의 부착부에 배치(마운트)할 수 있다. 또 그 때, 해당 부착부의 실리콘계 접착시트의 표면이 상기 미점착성을 구비함으로써, 매우 단시간의 압착 또는 물리적인 설치만으로 쉽게 해당 반도체칩(다이)을 반도체 기재상에 가고정할 수 있고, 더불어, 진동 등에 대하여 위치 어긋남 및 박리가 발생하기 어려운 장점을 갖추고있다.
반도체 기재는 그 재질 등에 대해 특별히 제한되지 않지만, 대략 평평한 판 모양일 수 있고, 그 재질은 특별히 제한되지 않지만, 반도체칩, 알루미늄, 철, 아연, 구리, 마그네슘 합금 등의 금속, 세라믹, 유리, 에폭시 수지, 폴리이미드 수지, 페놀 수지, 베이클라이트 수지, 멜라민 수지, 유리섬유강화 에폭시 수지, 아크릴 수지, ABS, SPS 등의 플라스틱 및 유리 등을 예로 들 수 있다. 또한, 기재의 두께는 특별히 제한되지 않지만, 0.1 ~ 10mm 일 수 있다. 또한, 이들은 단독으로는 점성을 갖지 않는 비점착성의 기재이다.
[반도체 장치의 전구체 및 영구접착]
이러한 적층체는 상기 반도체 장치(특히 MEMS 디바이스 등)의 전구체이며, 명확하게는 상기 실리콘계 접착시트를 개재하여, 기재상에 반도체칩이나 반도체용 웨이퍼가 배치된 구조를 갖는 적층체이다. 해당 적층체는 다이패드 등의 회로기판상에 다이싱에 의해 개편화된 반도체칩(다이)이 상기 실리콘계 접착시트를 개재하여 배치되고, 일시적으로 유지(가고정)된 구조를 갖는 반도체장치의 전구체일 수 있고, 특히 MEMS 디바이스의 전구체일 수 있다. 해당 적층체 전체를, 예를 들어 50℃ 이상으로 가열함으로써, 상기 실리콘계 접착시트의 경화물에 의해 기재상에 반도체칩 또는 반도체용 웨이퍼가 고정된 구조를 갖는 반도체 장치(바람직하게는 MEMS 디바이스)를 얻을 수 있다. 또한, 영구접착을 발현시키기 위한 가열 온도와 가열 시간은 상기와 동일하다.
해당 반도체 장치(특히 MEMS 디바이스 등)는, 또한 회로배선, 칩과 회로배선의 연결을 목적으로 한 본딩와이어 또는 범프, 회로 배선이나 칩의 일부 또는 전부를 밀봉하는 수지층 등을 구비할 수 있고, 반도체 장치의 종류 또는 용도에 따라 적절히 설계할 수 있다. 또한, 해당 반도체 장치는 수평으로 배치된 구조나 수직으로 배치된 구조이거나, 삼차원으로 적층된 구조일 수도 있다. 상기 실리콘계 접착시트는 표면이 미점착성이므로, 수평방향 이외의 배치에도 가고정 및 재배치가 가능하며, 설계상의 부착부위에 가고정 후 기타 배선 등에 따른 충격이나 진동에 대해서도 위치 어긋남이 발생하기 어렵고, 그대로 반도체 장치의 전구체를 가열함으로써 칩 등을 쉽게 영구접착할 수 있기 때문에, 다양한 반도체 장치의 설계 및 제조 프로세스에 유연하게 대응할 수 있는 이점이 있다.
[반도체 장치의 제조방법]
본 발명의 실리콘계 접착시트는 반도체 장치(바람직하게는 MEMS 디바이스)의 제조에 적합하며, 다음 공정을 갖는 반도체 장치의 제조방법에 사용된다.
공정 1 : 상기 실리콘계 접착시트를 반도체용 웨이퍼의 뒷면에 적층하는 공정,
공정 2 : 상기 공정 1에서 얻은 적층체를 다이싱하여 개편화하는 공정,
공정 3 : 상기 공정 2에서 얻은 반도체용 웨이퍼의 개편을, 실리콘계 접착시트면을 개재하여 반도체 기재상에 배치하는 공정,
공정 4 : 공정 3에서 얻은, 반도체용 웨이퍼의 개편이 실리콘계 접착시트면에 의해 반도체 기재상에 배치된 구조체를 50 ~ 200℃의 범위에서 가열함으로써, 반도체용 웨이퍼 개편을 실리콘계 접착시트에 의해 반도체 기재상에 접착하는 공정.
상기 공정 1은, 상기 실리콘계 접착시트를 반도체용 웨이퍼의 뒷면에 적층하는 공정이며, 압착 또는 미점착 표면으로의 배치 등의 수단에 의해 실리콘계 접착시트를 적어도 한 면에 구비한 반도체용 웨이퍼를 제조하는 공정이다. 또한, 이 때 필요에 따라 미리 웨이퍼에 전극이나 보호막을 형성할 수도 있다. 또한 실리콘계 접착시트의 부착 후에 여분의 실리콘계 접착시트를 재단할 수 있으며, 실리콘계 접착시트의 반도체 기재로의 부착면측을 덮는 박리성의 시트상 기재를 미리 떼어놓을 수도 있다.
상기 공정 2는 소위 다이싱 공정으로, 실리콘계 접착시트를 적어도 한면에 구비한 반도체용 웨이퍼를 반도체칩에 개편(다이)으로 하는 공정이다. MEMS 디바이스의 제작에 있어서는, 가로세로의 길이가 10mm 이하, 바람직하게는 5mm 이하의 반도체칩을 제작할 수 있으며 바람직하기도 하다. 또한, 이 단계에서도 실리콘계 접착시트의 반도체 기재로의 부착면측이 박리성 시트상 기재에 의해 덮여있는 경우, 공정 3 전에 해당 시트상 기재를 떼어둘 필요가 있다.
상기의 공정 3은 소위 마운트 공정으로, 다이패드 등의 회로기판상에, 다이싱에 의해 개편화된 반도체칩(다이)이 상기 실리콘계 접착시트를 개재하여 배치되어, 일시적으로 유지(가고정)된 반도체 전구체를 만드는 공정이다. 또한 해당 공정 후, 스퍼터링에 의한 반도체칩의 처리, 전극 배선 처리 등을 실시할 수 있다.
상기 공정 4는 피착물과 본 발명의 실리콘계 접착시트를 영구접착하는 공정으로, 포스트큐어를 통해 반도체용 웨이퍼의 개편을 실리콘계 접착시트에 의해 반도체 기재상에 접착시킨다. 이 때, 가열 조건 등은 상기와 같다. 또한, 공정 4는 다수의 반도체용 웨이퍼의 개편이 실리콘계 접착시트면에 의해 반도체 기재상에 배치된 구조체를 동시에 처리할 수 있으므로, 공업적 생산효율이 현저하게 뛰어나고, MEMS 디바이스와 같이 미세하면서 고정밀한 반도체 장비라도, 쉽게 대량 생산할 수 있다. 또한, 공정 4에서 가열 처리에 부가하여, 자외선 등의 고에너지선 조사 등을 병용할 수도 있다.
본 발명의 반도체 장치의 제조방법은 상기 공정 1 ~ 공정 4를 구비하지만, 필요에 따라 웨이퍼의 보호막 형성 공정과 반도체 기재의 배선처리 공정, 칩과 전극의 연결 공정, 연마처리 공정이나 일부 또는 전부의 실링 공정 등을 원하는 타이밍에 포함되도록 할 수 있음은 당연하다.
또한, 본 발명의 실리콘계 접착시트는 반도체 장치(바람직하게는 MEMS 디바이스)의 제조방법으로, 다음 공정을 갖는 방법에 이용할 수도 있다.
공정 1 : 상기 실리콘계 접착시트를 반도체칩에 근사한 크기로 개편화하는 공정,
공정 2 : 상기 공정 1에서 얻은 개편화된 실리콘계 접착시트를 반도체 기재상에 배치하는 공정
공정 3 : 상기 공정 2에서 반도체 기재상에 배치된 개편화된 실리콘계 접착시트에 반도체칩을 배치하는 공정
공정 4 : 상기 공정 3에서 얻은, 반도체칩이 실리콘계 접착시트면에 의해 반도체 기재상에 배치된 구조체를 50 ~ 200℃의 범위에서 가열함으로써, 반도체칩을 실리콘 접착제 시트에 의해 반도체 기재상에 접착하는 공정
상기 공정 1은 상기 실리콘계 접착시트를 먼저 개편화하는 공정으로, 다이커팅, 레이저커팅, 펀칭 등의 수단에 의해 실리콘계 접착시트를 접착하는 반도체칩에 근사한 크기로 만드는 공정이다. 이때 실리콘계 접착시트는 한쪽 또는 양쪽의 기판에 접촉할 수도 있고, 다른 기재에 다시 붙여져있을 수도 있다. 상기 공정 2에서 개편화된 실리콘계 접착시트의 취급이 용이하기 때문에, 한쪽면은 같은 크기로 개편화된 기재가 접촉하는 것이 바람직하다.
상기 공정 2는 개편화된 접착제 시트를 반도체 기재에 배치하고, 일시적으로 유지(가고정)시키는 공정이다. 콜렛 등으로 실리콘계 접착시트 단층 또는 박리성 시트상 기재와의 이층(二層)를 픽업하여 반도체 기재에 배치하고, 가열함으로써 반도체 기재와 실리콘계 접착시트 간의 박리력을 증가시킨다. 또한, 이 단계에에서도 실리콘계 접착시트의 반도체 기재로의 부착면측이 박리성 시트상 기재에 의해 덮여있는 경우, 공정 3 전에 해당 시트상 기재를 떼어둘 필요가 있다.
상기의 공정 3은 소위 마운트 공정으로, 반도체 기재상에 배치된 실리콘제 접착시트상에, 다이싱에 의해 개편화된 반도체칩(다이)를 배치하고, 일시적으로 유지(가고정)된 반도체 전구체를 만드는 공정이다. 또한 해당 공정 후, 스퍼터링에 의한 반도체칩의 처리, 전극 배선 처리 등을 실시할 수 있다. 또한 해당 부재는, 반도체 기재/실리콘계 접착시트/반도체칩이 적층된 구조를 갖는다.
상기의 공정 4는 피착물와 본 발명의 실리콘계 접착시트를 영구접착하는 공정으로, 포스트 큐어를 통해 반도체용 웨이퍼의 개편이 실리콘계 접착시트에 의해 반도체 기재상에 접착된다. 이 때, 가열 조건 등은 상기와 같다. 또한, 공정 4는 다수의 반도체용 웨이퍼의 개편이 실리콘계 접착시트면에 의해 반도체 기재상에 배치된 구조를 동시에 처리할 수 있기 때문에, 공업적 생산효율이 현저히 뛰어나며, MEMS 디바이스와 같이 미세하면서 고정밀한 반도체 장비라도 쉽게 대량 생산할 수 있다. 또한, 공정 4에 있어, 가열처리에 부가하여, 자외선 등의 고에너지선 조사 등을 병용할 수도 있다.
본 발명의 반도체 장치의 제조방법은 상기 공정 1 ~ 공정 4를 구비하지만, 필요에 따라, 웨이퍼의 보호막 형성 공정이나 반도체 기재로의 배선 처리 공정, 칩과 전극의 연결 공정, 연마처리 공정이나 일부 또는 전부의 실링공정 등을 원하는 타이밍에 포함되도록 할 수 있음은 당연하다.
본 발명의 실리콘계 접착시트를 영구접착층으로 이용한 경우, 일정한 엘라스토머성(유연성)을 가지고 있으므로, 종래 공지의 에폭시계 접착시트 등의 합성수지 시트에 비해 반도체 기재상에 마운트된 반도체칩(다이)에 대한 충격 및 응력완화성이 우수하다는 장점이 있다. 따라서 MEMS 디바이스와 같이 미세하면서 고밀도의 반도체 장비의 생산 효율을 향상시킬 수 있는 동시에, 신뢰성 및 수율을 향상시킬 수 있는 이점이 있다.
[실시예]
본 발명의 실리콘계 접착시트, 그 제조방법 및 반도체 장치를 실시예 및 비교예에 의해 상세히 설명하지만, 본 발명은 이에 한정되는 것은 아니다. 또한, 실시예에서의 점도는 25℃에서 측정한 값이며, 실리콘계 접착시트의 접착성 및 시트의 표면 상태는 텍스쳐분석기(에코정기(英弘精機)제작, 제품모델 TAXTplus)를 이용하여, 다음과 같이 평가하였다.
[실시예 1 ~ 5 및 비교예 1 ~ 4]
이하, 본 발명에 대하여 실시예를 통해 설명하지만, 본 발명은 이들에 의해 한정되는 것은 아니다. 이하의 실시예 1 ~ 5 및 비교예 1, 2는 하기 화합물 내지 조성물을 원료로 사용하였다. 또한, 비교예 3, 4에서는 시판되는 실리콘 접착제 제품을 그대로 사용하였다.
[경화성 오르가노폴리실록산 조성물의 성분]
(A1) 점도 2,000mPa·s의 분자쇄 양말단 디메틸비닐실록시기 블록 디메틸폴리실록산(비닐기의 함량 = 0.23 중량%)
(A2) 점도 40,000mPa·s의 분자쇄 양말단 디메틸비닐실록시기 블록 디메틸폴리실록산(비닐기의 함량 = 0.08 중량%)
(A3) 점도 400mPa·s의 분자쇄 양말단 디메틸비닐실록시기 블록 디메틸폴리실록산(비닐기의 함량 = 0.44 중량%)
(A4) 점도 80mPa·s의 분자쇄 양말단 디메틸비닐실록시기 블록 디메틸폴리실록산(비닐기의 함량 = 1.50 중량%)
(A5) 점도 2,000mPa·s의 분자쇄 양말단 디메틸비닐실록시기 블록 디메틸폴리실록산(비닐기의 함량 = 0.23 중량%) 70 중량%, SiO4/2 단위와 (CH3)3SiO1/2 단위와 (CH3)2(CH2=CH)SiO1/2 단위로 이루어지는 오르가노폴리실록산 수지(비닐기 함량 = 2.5 중량%) 30 중량%로 이루어진 실리콘수지 폴리실록산 혼합물
(A6) 점도 20,000mPa·s의 분자쇄 양말단 디메틸비닐실록시기 블록 디메틸폴리실록산(비닐기의 함량 = 1.75 중량%) 50 중량부, SiO4/2 단위와 (CH3)3SiO1/2 단위와 (CH3)2(CH2=CH)SiO1/2 단위로 이루어지는 오르가노폴리실록산 수지 (비닐기 함량 = 4.1 중량%) 50 중량%로 이루어진 실리콘수지 폴리실록산 혼합물
(A7) 점도 80mPa·s의 분자쇄 양말단 디메틸비닐실록시기 블록 디메틸폴리실록산(비닐기의 함량 = 1.50 중량%) 20 중량부, SiO4/2 단위와 (CH3)3SiO1/2 단위와 (CH3)2(CH2=CH)SiO1/2 단위로 이루어지는 오르가노폴리실록산 수지 (비닐기 함량 = 3.0 중량%) 80 중량%로 이루어진 실리콘수지 폴리실록산 혼합물
(A8) 점도 2,000mPa·s의 분자쇄 양말단 디메틸비닐실록시기 블록 디메틸폴리실록산(비닐기 함량 = 0.23 중량%) 80 중량부와 BET법에 의한 피표면적이 200㎡/g인 흄드실리카 20 중량부의 혼합물
(B1) 점도 60mPa·s의 분자쇄 양말단 트리메틸실록시기 블록 디메틸실록산·메틸하이드로젠실록산 공중합체 (규소원자 결합 수소원자의 함량 = 0.7 중량%)
(B2) 점도 15mPa·s의 분자쇄 양말단 디메틸하이드로젠실록시기 블록 디메틸폴리실록산(규소원자 결합 수소원자의 함량 = 0.12 중량%)
(B3) 점도 23mPa·s의 분자쇄 양말단 트리메틸실록시기 블록 메틸하이드로젠폴리실록산(규소원자 결합 수소원자의 함량 = 1.55 중량%)
(B4) SiO4/2 단위와 H(CH3)2SiO1/2 단위로 이루어지는 점도 25mPa·s의 오르가노폴리실록산 수지 (규소원자 결합 수소원자의 함량 = 0.97 중량%)
(C1) 점도 30mPa·s의 분자쇄 양말단 히드록시기 블록 디메틸실록산-메틸비닐실록산 공중합체와 3-글리시독시프로필트리메톡시실란의 중량비가 1 : 1의 축합반응물인 접착부여제
(D) 백금 농도가 0.6 중량%인 백금과 1,3-디비닐-1,1,3,3-테트라메틸디실록산의 착물
반응제어제로서 하기 (E) 성분 :
(E1) 에티닐사이클로헥사놀
(E2) 1,3,5,7-테트라메틸-1,3,5,7-테트라비닐사이클로테트라실록산
[경화성 오르가노폴리실록산 조성물 및 실리콘계 접착시트의 제조]
상기의 각 성분을 아래의 표 1에 기재된 중량비(중량부)로, 성분 (D) 이외의 각 성분을 균일하게 혼합하고, 마지막으로 성분 (D)를 표 1에 기재된 중량비(중량부)로 혼합하였다. 해당 조성물을 진공탈포 후, 두께 50μm의 폴리에테르설폰 수지 필름 사이에 끼워 넣고, 클리어런스를 조정한 스테인리스제의 2개 롤에 의해 상기 조성물의 두께가 80μm로 되도록 조정하고, 100℃의 열풍 순환식 오븐에서 30분간 가열함으로써, 상기 조성물을 가교시켜 이루어지는 실시예 1 ~ 5 및 비교예 1, 2의 실리콘계 접착시트를 얻었다. 또한, 표 1에, 조성물중 비닐기(Vi) 1몰에 대한 규소원자 결합 원자수(SiH)의 몰수를 몰비로 나타내었다.
성분/실험예
(중량부)		 실시예1 실시예2 실시예3 실시예4 실시예5 비교예1 비교예2
A1 22.4 4.0 7.5 3.0
A2 5.2 31.1
A3 61.8 43.0
A4 5.0 6.6 20.0
A5 50.9
A6 27.7
A7 80.5
A8 75.1 39.1 59.1 25.0 25.0 30.0
B1 1.8 4.2 3.5 6.4 1.3
B2 14.7
B3 12.0 4.4
B4 9.3
C1 0.5 0.5 2.2 1.0 1.0 1.0 1.0
D 0.2 0.2 0.2 0.2 0.2 0.2 0.2
E1 0.01 0.01 0.01 0.14 0.20 0.08 0.10
E2 0.5 0.5 6.0 4.5
H/Vi(몰비) 1.5 1.5 3 1.8 1.1 1.7 1.1
(비교예 3) 토레이·다우코닝 제품 실리콘 점착제 SD4580 FC를 50μm 두께의 PET 필름에 코팅하고, 120℃, 5분간의 조건에서 가열 경화시켜 두께 80μm의 실리콘 필름을 얻었다.
(비교예 4) 토레이·다우 코닝 제품 실리콘 점착제 SD4584 FC를 50μm 두께의 PET 필름에 코팅하고, 120℃, 5분간의 조건에서 가열 경화시켜 두께 80μm의 실리콘 필름을 얻었다.
실시예 및 비교예와 관련된 실리콘계 접착시트의 표면 특성, 가고정성, 및 영구접착성(=접착성)에 대해, 이하의 방법으로 평가하고 그 결과를 표 2에 나타내었다.
[실리콘계 접착시트의 표면 택성(tack)]
실리콘계 접착시트 (20mm × 20mm)을 실리콘용 양면테이프(닛토덴코(日東電工) 제품 5302A)를 이용하여 유리(25mm × 75mm)에 접착하여 샘플을 만들었다. 텍스쳐분석기의 직경 8mm의 스테인레스제 프로브를 시트 표면에 0.01mm/sec의 속도로 하강시켜, 50gf의 하중이 걸리고 나서부터 0.5초 유지한 후, 0.5mm/sec의 속도로 프로브를 상승시켰다. 상승시 프로브에 대해 응력을 측정했다. 측정시 극대치가 얻어진 것을 극대치 “유”, 극대치를 얻지 못한 것을 극대치 “무”로 하고, 측정 중에 얻은 값의 최대값을 택성(gf)으로 하였다. 또한 극대치 “유”의 실리콘계 접착시트는 모두, 해당 접착시트가 프로브로부터 계면박리하고, 접착층의 응집파괴에 동반되는 접착제 남음 현상 등은 발생하지 않았다.
[실리콘 칩의 가고정성 시험]
유리에 붙인 실리콘계 접착시트 위에 2mm×2mm의 실리콘 칩(두께 625μm)을 배치하고, 25℃의 다이어태치 프레스로 50gf의 하중을 0.5초간 가하였다. 그 후 5분 이내에 100mm의 높이에서 수직으로 자연낙하시켰다. 실리콘계 접착시트 표면으로부터 실리콘 칩이 벗겨진 것을 ×, 시트상에 유지된 것을 ○로 하였다. 또한 시트상에 유지된 실리콘 칩은 스테인레스제 핀셋으로 쉽게 계면박리할 수 있었다.
[실리콘계 접착시트의 접착성]
실리콘계 접착시트(5mm×20mm)를, 실리콘 웨이퍼(30mm×30mm)에 접착한 후, 이를 130℃의 다이어태치 프레스에서 3kgf로 5분간 가열함으로써, 이 필름을 기재에 접착시켜 이루어지는 샘플을 만들었다. 이들 샘플의 실리콘계 접착시트를 스테인레스제 핀셋으로 벗겨냄으로써, 기재에 대한 필름의 접착성을 다음의 기준에 따라 평가했다.
○ : 가열 후 접착면을 박리한 경우, 접착면의 과반에서 접착층의 응집파괴에 따른 접착제 남음 현상이 발생했다.
× : 가열 후 접착면을 박리한 경우, 접착면에서 미량의 이행 성분을 제외하고, 접착층이 응집파괴를 동반하지 않고 피착물와의 계면에서 박리되었다.
실시예 비교예
１ ２ ３ ４ ５ １ ２ ３ ４

실리콘필름의 표면택성
극대치의 유무 유 유 유 유 유 무 무 유 유
택성(gf) 199 172 211 125 346 0.2 0.2 794 480

실리콘칩의 가고정성 시험
가고정성 ○ ○ ○ ○ ○ × × ○ ○

실리콘 필름의 접착성
１３０℃, 5분 가열후의 접착성 ○ ○ ○ ○ ○ × × × ×
[총괄]
실시예 1 ~ 5 및 비교예 1 ~ 2의 시험 결과에서 알 수 있듯이, 표면택성 시험에서 박리모드가 계면박리 및 극대치를 가지는 현상을 보인 실리콘계 접착시트는, 실리콘 칩의 가고정성이 우수할뿐만 아니라 100 ~ 200℃ 범위의 3시간 가열 조건에서 가열후 영구접착성을 발현하는 성질을 동시에 갖추었다. 한편, 비교예 3-4과 같이, 실리콘 점착제는 양호한 가고정성을 보였지만, 본원 실리콘계 접착시트처럼 가열 후에 영구접착성을 나타내는 것이 아니라, MEMS 디바이스와 같이 미세하면서 고정밀한 반도체 장비의 생산 효율을 향상시킬 수 없다. 또한, 비교예 1 ~ 2에서는 표면택성이 불충분하고, 실리콘 칩의 가고정 또는 임시배치에 사용하는 것이 곤란하다.

Claims (17)

  1. (A) 한 분자 중에 2개 이상의 규소원자 결합 알케닐기를 갖는 오르가노폴리실록산,
    (B) 한 분자 중에 2개 이상의 규소원자 결합 수소원자를 갖는 오르가노폴리실록산,
    (C) 적어도 1종의 접착 촉진제, 및
    (D) 하이드로실릴화 반응용 촉매
    를 포함하는 가교성 실리콘 조성물의 가교물(cross-linked material)인, 실리콘계 접착시트(silicone-based adhesive sheet)로서,
    상기 (B) 성분은 규소원자에 결합된 수소원자 2개 이상을 분자쇄 측쇄에 갖는 직쇄상의 유기하이드로젠 폴리실록산이고,
    텍스쳐분석기(Texture analyzer)를 이용하여 해당 시트 중 어느 하나의 표면에 대해, 직경 8mm의 스테인레스강 프로브를 시트 표면에 대해 0.01mm/sec의 속도로 하강시켜, 50gf의 하중이 걸리고 나서부터 0.5초 유지하고, 그 후 0.5mm/sec의 속도로 프로브를 상승시켰을 때, 해당 접착시트가 프로브로부터 계면박리하면서 그 접착력의 극대치를 나타내며, 또한, 해당 접착력의 극대치를 나타내는 표면을 100 ~ 200℃ 범위에서 3시간 가열한 경우, 해당 접착면의 다른 비점착성 기재로부터의 박리모드가 응집파괴(cohesive fracturing)로 변화하여 영구접착성을 나타내며,
    여기서, 상기 접착력의 극대치가 10gf 이상의 값인,
    실리콘계 접착시트.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항에 있어서,
    시트의 두께가 5 ~ 1000μm 범위인, 실리콘계 접착시트.
  3. 제1항 또는 제2항에 있어서,
    상기 시트에 대해 박리성을 갖는 기재 사이에 협지(挾持)되어 있으면서, 적어도 하나의 기재가 상기 시트와의 접촉면에 산소 원자 또는 황 원자를 갖는 것인, 실리콘계 접착시트.
  4. 제3항에 있어서,
    실리콘계 접착시트가 가교성 실리콘 조성물의 가교물이고, 상기 가교물에 대해 박리성을 갖는 기재 사이에 상기 조성물을 가교시켜 이루어지며, 적어도 하나의 기재가 해당 조성물과의 접촉면에 산소 원자 또는 황 원자를 갖는 것인, 실리콘계 접착시트.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제3항에 있어서,
    기재가 유기 수지로 이루어진 시트상 기재이고, 산소 원자가 카르보닐기, 알콕시기, 에스테르기 및 에테르기로 이루어진 군으로부터 선택되는 기를 구성하는 원자이며,
    또한, 황 원자는 설폰기 및 티오에테르기로 이루어진 군으로부터 선택되는 기를 구성하는 원자인, 실리콘계 접착시트.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제1항 또는 제2항에 있어서,
    반도체칩이나 반도체용 웨이퍼를 그 부착부에 접착할 목적으로 사용되는, 실리콘계 접착시트.
  7. 제1항 또는 제2항의 실리콘계 접착시트를 포함하는, 적층체.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    반도체칩용 또는 반도체용 웨이퍼용의 다이 어태치 필름(die attach film)인, 적층체.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    실리콘계 접착시트를 통해 기재상에 반도체칩이나 반도체용 웨이퍼가 배치된 구조를 갖는, 적층체.
  10. 제1항 또는 제2항의 실리콘계 접착시트의 경화물에 의해, 기재상에 반도체칩이나 반도체용 웨이퍼가 고정된 구조를 갖는 반도체 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 반도체 장치는 MEMS(micro electro mechanical system) 디바이스인, 반도체 장치.
  12. 하기 공정을 포함하는 반도체 장치의 제조방법:
    공정 1 : 제1항의 실리콘계 접착시트를 반도체용 웨이퍼의 뒷면에 적층하는 공정,
    공정 2 : 상기 공정 1에서 얻은 적층체를 다이싱하여 개편(個片)화하는 공정,
    공정 3 : 상기 공정 2에서 얻은 반도체용 웨이퍼의 개편을 실리콘계 접착시트면을 개재하여 반도체 기재상에 배치하는 공정, 및
    공정 4 : 상기 공정 3에서 얻은 반도체용 웨이퍼의 개편이 실리콘계 접착시트면에 의해 반도체 기재상에 배치된 구조체를 50 ~ 200℃의 범위에서 가열함으로써, 반도체용 웨이퍼 개편을 실리콘계 접착시트에 의해 반도체 기재상에 접착하는 공정.
  13. 다음 공정을 포함하는 반도체 장치의 제조방법:
    공정 1 : 제1항의 실리콘계 접착시트를 반도체칩에 근사(近似)한 크기로 개편화하는 공정,
    공정 2 : 상기 공정 1에서 얻은 개편화된 실리콘계 접착시트를 반도체 기재상에 배치하는 공정,
    공정 3 : 상기 공정 2에서 반도체 기재상에 배치된 개편화된 실리콘계 접착시트 상에 반도체칩을 배치하는 공정, 및
    공정 4 : 상기 공정 3에서 얻은 반도체용칩이 실리콘계 접착시트에 의해 반도체 기재상에 배치된 구조체를 50 ~ 200℃의 범위에서 가열함으로써, 반도체용칩을 실리콘계 접착시트에 의해 반도체 기재상에 접착하는 공정.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제12항 또는 제13항에 있어서,
    상기 반도체 장치가 MEMS(micro electro mechanical system) 디바이스인, 반도체 장치의 제조방법.
  15. 삭제
  16. 삭제
  17. 삭제
KR1020207018233A 2017-12-20 2018-12-19 실리콘계 접착시트, 이를 포함하는 적층체, 반도체 장치의 제조방법 KR102581574B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-243335 2017-12-20
JP2017243335 2017-12-20
PCT/JP2018/046702 WO2019124417A1 (ja) 2017-12-20 2018-12-19 シリコーン系接着シート、それを含む積層体、半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20200098546A KR20200098546A (ko) 2020-08-20
KR102581574B1 true KR102581574B1 (ko) 2023-09-25

Family

ID=66993477

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207018233A KR102581574B1 (ko) 2017-12-20 2018-12-19 실리콘계 접착시트, 이를 포함하는 적층체, 반도체 장치의 제조방법

Country Status (8)

Country Link
US (1) US11939497B2 (ko)
EP (1) EP3730567A4 (ko)
JP (1) JPWO2019124417A1 (ko)
KR (1) KR102581574B1 (ko)
CN (1) CN111433307A (ko)
PH (1) PH12020550712A1 (ko)
TW (1) TW201930518A (ko)
WO (1) WO2019124417A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7484196B2 (ja) * 2020-02-03 2024-05-16 信越化学工業株式会社 付加硬化型シリコーン粘着剤組成物およびその硬化物
US11584638B2 (en) 2020-07-30 2023-02-21 Invensense, Inc. Reducing delamination in sensor package
JPWO2022138341A1 (ko) * 2020-12-25 2022-06-30
KR102646275B1 (ko) * 2023-05-30 2024-03-11 주식회사 유니드비티플러스 인장강도 및 연신률이 우수한 수소가스 감지용 실리콘 테이프 조성물, 그 수소가스 감지 실리콘 테이프, 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000080335A (ja) * 1998-09-04 2000-03-21 Dow Corning Toray Silicone Co Ltd シリコーン系接着性シート、その製造方法、および半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088303B2 (ja) 1987-07-07 1996-01-29 日本電気株式会社 ゲ−トアレイ装置
JPH0297559A (ja) * 1988-10-03 1990-04-10 Toshiba Silicone Co Ltd 熱伝導性シリコーン組成物
JP3831481B2 (ja) 1996-11-18 2006-10-11 東レ・ダウコーニング株式会社 カルバシラトラン誘導体、その製造方法、接着促進剤、および硬化性シリコーン組成物
JP3420473B2 (ja) 1997-04-30 2003-06-23 東レ・ダウコーニング・シリコーン株式会社 シリコーン系接着性シート、その製造方法、および半導体装置
US6551676B1 (en) 1998-09-04 2003-04-22 Dow Corning Toray Silicone Company, Ltd. Silicone-based adhesive sheet method for manufacturing same and semiconductor device
JP4536367B2 (ja) 2003-12-24 2010-09-01 東レ・ダウコーニング株式会社 ダイシングダイボンディング用シート及びその製造方法
JP2012169573A (ja) 2011-02-17 2012-09-06 Furukawa Electric Co Ltd:The ダイシングダイボンドシートおよびｌｅｄ用サファイヤ基板の加工方法
JP6168553B2 (ja) * 2013-08-30 2017-07-26 日立マクセル株式会社 ダイシング用粘着テープおよび半導体チップの製造方法
KR102385489B1 (ko) * 2014-04-09 2022-04-14 듀폰 도레이 스페셜티 머티리얼즈 가부시키가이샤 경화성 오르가노폴리실록산 조성물 및 전기·전자 부품의 보호제 또는 접착제 조성물
TWI732764B (zh) * 2015-06-01 2021-07-11 日商富士軟片股份有限公司 暫時接著劑、接著膜、接著性支持體、積層體及接著劑套組
KR102208498B1 (ko) 2016-09-01 2021-01-27 다우 도레이 캄파니 리미티드 경화성 오가노폴리실록산 조성물 및 전기·전자 부품의 보호제 또는 접착제 조성물
JP6764033B2 (ja) * 2017-01-17 2020-09-30 ダウ （シャンハイ） ホールディング カンパニー リミテッド シリコーン感圧接着剤の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000080335A (ja) * 1998-09-04 2000-03-21 Dow Corning Toray Silicone Co Ltd シリコーン系接着性シート、その製造方法、および半導体装置

Also Published As

Publication number Publication date
KR20200098546A (ko) 2020-08-20
US20200339848A1 (en) 2020-10-29
TW201930518A (zh) 2019-08-01
EP3730567A1 (en) 2020-10-28
EP3730567A4 (en) 2021-08-25
WO2019124417A1 (ja) 2019-06-27
PH12020550712A1 (en) 2021-04-26
JPWO2019124417A1 (ja) 2021-01-14
US11939497B2 (en) 2024-03-26
CN111433307A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
KR101275046B1 (ko) 핫 멜트형 실리콘 접착제
KR102581574B1 (ko) 실리콘계 접착시트, 이를 포함하는 적층체, 반도체 장치의 제조방법
JP3420473B2 (ja) シリコーン系接着性シート、その製造方法、および半導体装置
TWI784048B (zh) 具有自由基反應性之聚矽氧彈性體硬化物及其用途
KR101349619B1 (ko) 반도체 장치의 제조방법 및 이로부터 제조한 반도체 장치
KR100655626B1 (ko) 실리콘계 접착성 시트 및 이의 제조방법
US7534659B2 (en) Silicone-based adhesive sheet, method of bonding a semiconductor chip to a chip attachment component, and a semiconductor device
EP1432774B1 (en) Adhesive sheet of cross-linked silicone, method of manufacturing thereof and device comprising the sheet
KR20010049725A (ko) 접착제 및 반도체 장치
EP1101810A2 (en) Silicone-based bonding sheet and semiconductor device
KR20010049733A (ko) 접착제 및 반도체 장치
JP3420510B2 (ja) シリコーン系接着性シート、その製造方法、および半導体装置
US20240087941A1 (en) Integrated dicing die bonding sheet and method for producing semiconductor device
JP4565487B2 (ja) 架橋シリコーン系接着性シートおよびその製造方法
JP2013251430A (ja) シリコーン系接着材層を有する半導体ウェハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant