KR100655626B1 - 실리콘계 접착성 시트 및 이의 제조방법 - Google Patents

실리콘계 접착성 시트 및 이의 제조방법 Download PDF

Info

Publication number
KR100655626B1
KR100655626B1 KR1020000038941A KR20000038941A KR100655626B1 KR 100655626 B1 KR100655626 B1 KR 100655626B1 KR 1020000038941 A KR1020000038941 A KR 1020000038941A KR 20000038941 A KR20000038941 A KR 20000038941A KR 100655626 B1 KR100655626 B1 KR 100655626B1
Authority
KR
South Korea
Prior art keywords
group
groups
adhesive sheet
silicone
semiconductor chip
Prior art date
Application number
KR1020000038941A
Other languages
English (en)
Other versions
KR20010049739A (ko
Inventor
이스시키미노루
야먀카와기미오
우시오요시토
시마료토
미네가쓰토시
Original Assignee
다우 코닝 도레이 캄파니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다우 코닝 도레이 캄파니 리미티드 filed Critical 다우 코닝 도레이 캄파니 리미티드
Publication of KR20010049739A publication Critical patent/KR20010049739A/ko
Application granted granted Critical
Publication of KR100655626B1 publication Critical patent/KR100655626B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/54—Silicon-containing compounds
    • C08K5/549—Silicon-containing compounds containing silicon in a ring
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/10—Adhesives in the form of films or foils without carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2666/00—Composition of polymers characterized by a further compound in the blend, being organic macromolecular compounds, natural resins, waxes or and bituminous materials, non-macromolecular organic substances, inorganic substances or characterized by their function in the composition
    • C08L2666/28—Non-macromolecular organic substances
    • C08L2666/44—Silicon-containing compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2483/00—Presence of polysiloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1471—Protective layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1476—Release layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/23—Sheet including cover or casing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2852—Adhesive compositions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 반도체 칩을, 실라트란 유도체를 함유하는 가교결합성 실리콘 조성물을 포함하는 칩 부착 부품에 접착시키기 위한 실리콘계 접착성 시트, 및 실라트란 유도체를 함유하는 가교결합성 실리콘 조성물을 당해 조성물의 가교결합된 생성물에 대해 박리성을 갖는 백킹재들(여기서, 백킹재들 중의 하나 이상의 유전상수는 가교결합된 생성물의 유전상수보다 더 크다) 사이에서 가교결합 반응시킴으로써 실리콘계 접착성 시트를 제조하는 방법에 관한 것이다. 본 발명의 실리콘계 접착성 시트는 반도체 칩과 반도체 칩 부착 부품을 비교적 낮은 온도에서 단시간내에 접착시킬 수 있다.
반도체 칩, 실라트란 유도체, 실리콘계 접착성 시트, 백킹재, 반도체 칩 부착 부품.

Description

실리콘계 접착성 시트 및 이의 제조방법{Silicone adhesive sheet and method for manufacturing}
도 1은 본 발명의 실리콘계 접착성 시트가 도포되어 있는 반도체 장치(하이브리드 IC)의 한 예의 단면도이고,
도 2는 본 발명의 실리콘계 접착성 시트가 도포되어 있는 반도체 장치(LSI 회로)의 한 예의 단면도이다.
기호해설:
1 - 반도체 칩
2 - 실리콘계 접착성 시트
3 - 반도체 칩 부착 부품(유리 섬유 강화된 에폭시 수지로 제조된 회로 기판)
4 - 회로 배선
5 - 본딩 와이어
6 - 밀봉 수지
7 - 반도체 칩 부착 부품(폴리이미드 수지로 제조된 회로 기판)
8 - 범프
9 - 밀봉제/충전제
본 발명은 실리콘계 접착성 시트 및 이의 제조방법에 관한 것이며, 보다 특히 반도체 칩과 반도체 칩 부착 부품을 비교적 저온에서 단시간내에 접착시킬 수 있는 실리콘계 접착성 시트, 및 이러한 시트를 효율적으로 제조하는 방법에 관한 것이다.
반도체 칩을 반도체 칩 부착 부품에 접착시키기 위해, 가교결합성 실리콘 조성물의 가교결합된 생성물로 구성된 실리콘계 접착성 시트를 사용하는 것이 일본 공개특허공보 제(평)11-12546호에 제안되어 있다. 그러나, 이러한 실리콘계 접착성 시트가 갖는 문제점은, 반도체 칩을 상기 문헌의 시트를 통해 칩 부착 부품에 접착시키는 경우에 부품들을 비교적 고온에서 장시간 동안 가열하지 않으면 제대로 접착되지 않기 때문에, 반도체 칩이 손상될 위험을 수반한다는 점이다.
본 발명의 목적은 반도체 칩과 반도체 칩 부착 부품을 비교적 저온에서 단시간내에 접착시킬 수 있는 실리콘계 접착성 시트, 및 이러한 시트를 효율적으로 제조하는 방법을 제공하는 것이다.
본 발명의 제1 양태는 반도체 칩을 반도체 칩 부착 부품에 접착시키는데 사용되는 실리콘계 접착성 시트이며, 당해 접착제는 실라트란 유도체를 함유하는 가교결합성 실리콘 조성물의 가교결합된 생성물을 포함한다. 본 발명의 제2 양태는, 실라트란 유도체를 함유하는 가교결합성 실리콘 조성물을 당해 조성물의 가교결합된 생성물에 대해 박리성을 갖는 백킹재들 사이에서 가교결합시키는 경우에 백킹재들 중의 하나 이상의 유전상수가 가교결합된 생성물의 유전상수보다 더 큼을 특징으로 하는, 반도체 칩을 반도체 칩 부착 부품에 접착시키기 위한 실리콘계 접착성 시트의 제조방법이다.
본 발명의 제1 실시양태는 반도체 칩을 칩 부착 부품에 접착시키는데 사용되는 실리콘계 접착성 시트로서, 접착제는 실라트란 유도체를 함유하는 가교결합성 실리콘 조성물의 가교결합된 생성물을 포함한다. 본 발명의 제2 실시양태는 반도체 칩을 칩 부착 부품에 접착시키기 위한 실리콘계 접착성 시트를 제조하는 방법이며, 실라트란 유도체를 함유하는 가교결합성 실리콘 조성물을 당해 조성물의 가교결합된 생성물에 대해 박리성을 갖는 백킹재들 사이에서 가교결합시키는 경우에 백킹재들 중의 하나 이상의 유전상수가 가교결합된 생성물의 유전상수 보다 더 큼을 특징으로 한다.
먼저, 본 발명의 실리콘계 접착성 시트를 상세하게 설명할 것이다. 본 발명의 실리콘계 접착성 시트는 반도체 칩을 칩 부착 부품에 접착시키는데 사용되며, 적어도 반도체 칩과 칩 부착 부품이 접촉하는 면이 실라트란 유도체를 함유하는 가교결합성 실리콘 조성물의 가교결합된 생성물로부터 형성됨을 특징으로 하고, 또한 반도체 칩과 칩 부착 부품이 접촉하는 면이 실라트란 유도체를 함유하는 가교결합성 실리콘 조성물의 가교결합된 생성물로부터 형성되는 한편, 내면은 실리콘 고무 부재로부터 형성될 수 있음을 특징으로 한다. 본 발명에서 사용되는 "가교결합된 생성물"은 가교결합성 실리콘 조성물이 가교결합 반응되어 겔 또는 고무 형태로 전환됨을 의미하지만, 가교결합도에 대한 특별한 제한은 없다. 본 발명의 실리콘계 접착성 시트는 단지 이러한 가교결합성 실리콘 조성물의 가교결합된 생성물로부터 형성될 수 있거나, 단지 반도체 칩에 접촉하는 면과 칩 부착 부품이 가교결합된 생성물로부터 형성될 수 있으며, 칩 부착 부품은 이러한 가교결합된 생성물로부터 형성될 수 있고, 내면은 실리콘 고무 부재로부터 형성된다. 후자의 실리콘계 접착성 시트와 함께, 내부에서의 실리콘 고무 부재의 예는 실리콘 고무 시트와 실리콘 고무 입자를 포함한다. 이러한 실리콘계 접착성 시트의 형태는 제한되지 않으나, 실제로 이의 두께는 1 내지 5,000㎛, 특히 유리하게는 10 내지 1,000㎛이다.
본 발명의 실리콘계 접착성 시트는 적어도 반도체 칩과 칩 부착 부품이 접촉하는 면이 실라트란 유도체를 함유하는 가교결합성 실리콘 조성물의 가교결합된 생성물로부터 형성됨을 특징으로 하며, 이러한 실라트란 유도체로는 화학식 1의 화합물이 바람직하다.
Figure 112000014224175-pat00001
위의 화학식 I에서, R1은 각각 독립적으로 수소원자 및 알킬 그룹으로 이루어진 그룹으로부터 선택된다. R1의 알킬 그룹의 예로는 메틸, 에틸, 프로필, 부틸, 펜틸, 이소프로필, 이소부틸, 사이클로펜틸 및 사이클로헥실이 포함된다. 수소원자 또는 메틸 그룹이 R1으로서 특히 바람직하다. 상기 화학식 1에서 R2는 각각 독립적으로 수소원자, 알킬 그룹, 및 화학식 -R4-Si(OR5)xR6 (3-x)의 알콕시실릴-함유 유기 그룹으로 이루어진 그룹으로부터 선택된다. 하나 이상의 R2 그룹은 상기 알콕시실릴-함유 유기 그룹 중 하나이다. R2로 나타낸 알킬 그룹의 예는 R1에 대해 기술한 바와 동일하다. R2가 알콕시실릴-함유 유기 그룹인 경우, 상기 화학식 1에서, R4는 2가 유기 그룹이며, 이의 예로는 메틸렌, 에틸렌, 메틸메틸렌, 프로필렌, 메틸에틸렌, 부틸렌, 헥실렌, 1-메틸펜틸렌, 1,4-디메틸부틸렌, 및 기타 알킬렌 그룹; 및 메틸렌옥시프로필렌과 메틸렌옥시부틸렌과 같은 알킬렌옥시알킬렌 그룹이 포함된다. 에틸렌, 프로필렌, 부틸렌, 메틸렌옥시프로필렌 및 메틸렌옥시펜틸렌이 바람직하다. 상기 화학식 1에서, R5는 C1 내지 C10 알킬 그룹이며, 이의 예는 R1에 기술한 바와 동일하며, 메틸 또는 에틸이 바람직하다. 상기 화학식 1에서, R6은 치환되거나 치환되지 않은 1가 탄화수소 그룹이며, 이의 예로는 메틸, 에틸, 프로필, 부틸, 펜틸, 이소프로필, 이소부틸, 사이클로펜틸, 사이클로헥실 및 기타 알킬 그룹; 페닐, 톨릴, 크실릴 및 나프틸과 같은 아릴 그룹; 비닐, 알릴, 부테닐, 펜테닐 및 헥세닐과 같은 알케닐 그룹; 벤질 및 펜에틸과 같은 아르알킬 그룹; 및 클로로메틸, 3-클로로프로필, 3,3,3-트리플루오로프로필 및 노나플루오로부틸에틸과 같은 할로겐화 알킬 그룹이 포함된다. 메틸 그룹이 바람직하다. 상기 화학식에서 아래첨자 x는 1, 2 또는 3, 바람직하게는 3이다. R2로 나타낸 알콕시실릴-함유 유기 그룹의 예는 다음과 같다:
-(CH2)2Si(OCH3)3,
-(CH2)2Si(OCH3)2CH3,
-(CH2)3Si(OC2H5)3,
-(CH2)3Si(OC2H5)(CH3)2,
-CH2O(CH2)3Si(OCH3)3,
-CH2O(CH2)3Si(OC2H5)3,
-CH2O(CH2)3Si(OCH3)2CH3,
-CH2O(CH2)3Si(OC2H5)2CH3,
-CH2OCH2Si(OCH3)3, 및
-CH2OCH2Si(OCH3)(CH3)2.
상기 화학식 1에서, R3은 치환되거나 치환되지 않은 1가 탄화수소 그룹, C1 내지 C10 알콕시 그룹, 글리시독시알킬 그룹, 옥시라닐알킬 그룹 및 아실옥시알킬 그룹으로 이루어진 그룹으로부터 선택된다. R3으로 나타낸 알콕시 그룹의 예로는 메톡시, 에톡시 및 프로폭시가 포함되고, R3으로 나타낸 글리시독시알킬 그룹의 예로는 3-글리시독시프로필이 포함되며, R3으로 나타낸 옥시라닐알킬 그룹의 예로는 4-옥시라닐부틸 및 8-옥시라닐옥틸이 포함되고, R3으로 나타낸 아실옥시알킬 그룹의 예로는 아세톡시프로필 및 3-메틸아크릴옥시프로필이 포함된다. R3으로서는 알케닐 그룹 또는 알콕시 그룹이 특히 유리하며, 알케닐 그룹이 바람직하다.
Figure 112000014224175-pat00002
Figure 112000014224175-pat00003
Figure 112000014224175-pat00004
Figure 112000014224175-pat00005
Figure 112000014224175-pat00006
Figure 112000014224175-pat00007
Figure 112000014224175-pat00008
Figure 112005036848132-pat00026
Figure 112000014224175-pat00010
다음은 이러한 실라트란 유도체의 제조방법의 2가지 예이다.
(1) 화학식
Figure 112005036848132-pat00011
의 에폭시-함유 트리알콕시실란 화합물(여기서, R1은 각각 독립적으로 수소원자 및 알킬 그룹으로 이루어진 그룹으로부터 선택되고; R4는 2가 유기 그룹이고; R7은 C1 내지 C10 알킬 그룹이다)을 화학식 NHy(CR1 2CR1 2OH)(3-y)의 암모니아 또는 아민 화합물(여기서, R1은 각각 독립적으로 수소원자 및 알킬 그룹으로 이루어진 그룹으로부터 선택되고, y는 1 또는 2이다)과 반응시킨다.
(2) 화학식
Figure 112005036848132-pat00012
의 에폭시-함유 트리알콕시실란 화합물(여기서, R1은 각각 독립적으로 수소원자 및 알킬 그룹으로 이루어진 그룹으로부터 선택되고; R4는 2가 유기 그룹이고; R6은 치환되거나 치환되지 않은 1가 탄화수소 그룹이고; R7은 C1 내지 C10 알킬 그룹이고; x는 1, 2 또는 3이다) 및 화학식 R8Si(OR9)3의 알콕시실란 화합물(여기서, R8은 각각 독립적으로 치환되거나 치환되지 않은 1가 탄화수소 그룹, C1 내지 C10 알콕시 그룹, 아실옥시알킬 그룹 및 아미노알킬 그룹으로 이루어진 그룹으로부터 선택되고; R9는 C1 내지 C10 알킬 그룹이다)을 화학식 NHy(CR1 2CR1 2OH)(3-y)의 암모니아 또는 아민 화합물(여기서, R1은 각각 독립적으로 수소원자 및 알킬 그룹으로 이루어진 그룹으로부터 선택되고, y는 1 또는 2이다)과 반응시킨다.
이들 방법을 사용하여, 암모니아 또는 아민 화합물이 에폭시 그룹 환 개열 반응을 유발하고, 실라트란 구조가 이러한 환 분해 반응에 의해 생성된 하이드록실 그룹 또는 아민 화합물내 하이드록실 그룹과 알콕시실란내 규소원자-결합된 알콕시 그룹 사이에 알콕시 그룹 교환 반응에 의해 유발된 폐환 반응을 통해 형성되는 것으로 간주된다.
제1 제조방법에서, 에폭시-함유 트리알콕시실란 화합물의 예로는 4-옥시라닐부틸트리메톡시실란, 8-옥시라닐옥틸트리메톡시실란, 3-글리시독시프로필트리메톡시실란, 3-글리시독시프로필트리에톡시실란, 글리시독시메틸트리메톡시실란 및 글리시독시메틸트리에톡시실란이 있다. 아민 화합물의 예로는 2-하이드록시에틸아민, 2,2'-디하이드록시에틸아민 및 2-하이드록시-2-메틸-에틸아민이 있다.
제1 제조방법에서, 에폭시-함유 트리알콕시실란 화합물을 암모니아에 대해서 첨가되는 양에는 제한이 없지만, 부산물을 최소화하고 실라트란 유도체를 보다 우수한 수율로 수득하기 위해, 반응을 암모니아가 증발에 의해 손실되지 않는 조건에서 수행할 경우, 이러한 에폭시-함유 트리알콕시실란 화합물을 암모니아 1mol당 3 내지 30mol, 바람직하게는 4 내지 20mol의 양으로 사용해야 한다. 당해 제조방법에서 아민 화합물에 대한 에폭시-함유 트리알콕시실란 화합물의 첨가량에는 제한이 없지만, 부산물을 최소화하고 실라트란 유도체를 보다 우수한 수율로 수득하기 위해, 아민 화합물에서 y가 1인 경우, 이러한 에폭시-함유 트리알콕시실란 화합물을 아민 화합물 1mol당 1.5 내지 10mol, 바람직하게는 2 내지 5mol의 양으로 사용하여야 하고, 아민 화합물에서 y가 2인 경우, 이러한 에폭시-함유 트리알콕시실란 화합물을 2.5 내지 20mol, 바람직하게는 3 내지 10mol의 양으로 사용하여야 한다.
제2 제조방법에서, 에폭시-함유 알콕시실란 화합물의 예로는 4-옥시라닐부틸트리메톡시실란, 4-옥시라닐부틸메틸디메톡시실란, 8-옥시라닐옥틸트리메톡시실란, 3-글리시독시프로필트리메톡시실란, 3-글리시독시프로필트리에톡시실란, 3-글리시독시프로필메틸디메톡시실란, 3-글리시독시프로필메틸디에톡시실란, 글리시독시메틸트리메톡시실란, 글리시독시메틸메틸디메톡시실란 및 글리시독시메틸트리에톡시실란이 있다. 아민 화합물의 예는 위에서 열거한 화합물과 동일하다. 알콕시실란 화합물의 예로는 테트라메톡시실란, 테트라에톡시실란, 메틸트리메톡시실란, 메틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리에톡시실란, 페닐트리메톡시실란 및 3-메타크릴옥시프로필메톡시실란이 있다.
제2의 제조방법에서, 암모니아에 대해 첨가되는 에폭시-함유 알콕시실란 화합물의 양에 대한 제한은 없지만, 부산물을 최소화하고 보다 우수한 수율로 실라트란 유도체를 수득하기 위해, 반응을 암모니아가 증발에 의해 소실되지 않는 조건하에 수행하는 경우에는 당해 에폭시-함유 알콕시실란 화합물을 암모니아 1mol당 2 내지 20mol, 바람직하게는 3 내지 15mol의 양으로 사용해야 한다. 알콕시실란 화합물이 첨가되는 양은 암모니아 1mol당 0.5 내지 50mol, 바람직하게는 1 내지 20mol이어야 한다. 제2의 제조방법에서, 아민 화합물에 대해 첨가되는 에폭시-함유 알콕시실란 화합물의 양에 대한 제한은 없지만, 부산물을 최소화하고 보다 우수한 수율로 실라트란 유도체를 수득하기 위해, 아민 화합물에서 y가 1인 경우에는 당해 에폭시-함유 알콕시실란 화합물을 아민 화합물 1mol당 0.5 내지 10mol, 바람직하게는 0.8 내지 5mol의 양으로 사용해야 하며, 아민 화합물에서 y가 2인 경우에는 에폭시-함유 알콕시실란 화합물을 1.5 내지 20mol, 바람직하게는 1.8 내지 10mol의 양으로 사용해야 한다. 알콕시실란 화합물의 첨가량은 아민 화합물 1mol당 0.5 내지 50mol, 바람직하게는 1 내지 20mol이어야 한다.
실라트란 유도체를 제조하는 것과 같은 방법의 경우, 반응은 상온 또는 가열하에 진행시킬 수 있고, 반응을 장기간 수행하지 않도록 100℃ 이하에서 가열하는 것이 바람직하다. 유기 용매의 사용은 상기 제조방법에서 임의적이며, 사용할 수 있는 유기 용매의 예로는 헥산, 헵탄, 옥탄 및 기타 지방족 탄화수소; 톨루엔, 크실렌 및 기타 방향족 탄화수소; 메탄올, 에탄올, 이소프로판올 및 기타 알콜; 아세톤, 메틸 이소부틸 케톤 및 기타 케톤; 디에틸 에테르, 테트라하이드로푸란 및 기타 에테르; 에틸 아세테이트, 이소아밀 아세테이트 및 기타 에스테르; 및 디메틸포름아미드, 디메틸아세트아미드 및 기타 아미드 화합물이 있다. 특히, 메탄올, 에탄올 또는 기타 알콜 등의 사용은 반응 시간을 단축시킬 수 있고, 목적하는 실라트란 유도체를 높은 수율로 수득할 수 있게 한다. 알콜을 상기 제조방법에서 첨가할 경우, 당해 반응 동안 규소원자-결합된 알콕시 그룹과의 알콕시 교환 반응을 발생시키기 위해서는, 당해 알콜이 에폭시-함유 트리알콕시실란 화합물 또는 에폭시-함유 알콕시실란 화합물과 알콕시실란 화합물 중의 규소원자-결합된 알콕시 그룹과 동일한 수의 탄소원자를 갖는 것이 바람직하다. 또한, 알콜을 상기 제조방법에서 첨가할 경우, 반응은 당해 알콜의 환류 온도에서 수행함으로써 상당히 단축될 수 있으며, 이는 또한 생성되는 실라트란 유도체의 수율을 증가시킨다.
가교결합성 실리콘 조성물에 포함되는 실라트란 유도체의 양에는 제한이 없지만, 가교결합성 실리콘 조성물의 주성분인 실리콘 중합체 100중량부당 0.01 내지 20중량부가 바람직하고, 0.1 내지 10중량부의 범위가 특히 바람직하다. 이는, 상기 실라트란 유도체가 상기한 범위의 하한치 이하로 포함되는 경우에는 가교결합된 생성물의 접착력이 저하되는 경향이 있고, 상기 범위의 상한치를 초과하는 경우에는 접착력이 추가로 증가되지 않아 실질적으로 실리콘계 접착성 시트의 안정성이 저하되는 경향이 있기 때문이다.
상기한 실라트란 유도체를 포함하는 가교결합성 실리콘 조성물의 예에는. 하이드로실릴화 반응에 의해 가교결합되는 것, 축합 반응에 의해 가교결합되는 것, 유기 퍼옥사이드에 의해 가교결합되는 것 및 자외선에 의해 가교결합되는 것이 포함되지만, 하이드로실릴화 반응에 의해 가교결합되는 것이 바람직하다. 이러한 하이드로실릴화 반응-가교결합성 실리콘 조성물은, 예를 들어, 분자당 규소원자에 결합되어 알케닐 그룹이 2개 이상인 오가노폴리실록산(A), 분자당 규소원자에 결합되어 있는 수소가 2개 이상인 오가노폴리실록산(B), 실라트란 유도체(C) 및 하이드로실릴화 반응 촉매(D)를 포함한다.
성분(A)는 상기한 하이드로실릴화 반응-가교결합성 조성물의 주성분으로서, 분자당 규소원자에 결합되어 있는 알케닐 그룹이 2개 이상인 오가노폴리실록산이다. 성분(A)의 분자 구조의 예에는 선형, 몇몇 측쇄를 갖는 선형, 측쇄형 또는 수지형이 포함된다. 성분(A)중에서 규소원자에 결합되어 있는 알케닐 그룹의 예에는 비닐, 알릴, 부테닐, 펜테닐 및 헥세닐이 포함되고, 비닐 그룹이 특히 바람직하다. 성분(A)에서의 이러한 알케닐 그룹의 결합 위치는 분자쇄 말단, 펜던트이거나 둘 다일 수 있다. 성분(A)에서 알케닐 그룹 이외에 규소원자에 결합되어 있는 그룹의 예에는 치환되거나 치환되지 않은 1가 탄화수소 그룹, 예를 들어, 메틸, 에틸, 프로필, 부틸, 펜틸, 헥실, 헵틸 및 기타 알킬 그룹; 아릴 그룹, 예를 들어, 페닐, 톨릴, 크실릴 및 나프틸; 아르알킬 그룹, 예를 들어, 벤질 및 펜에틸; 및 할로겐화 알킬 그룹, 예를 들어, 클로로메틸, 3-클로로프로필 및 3,3,3-트리플루오로프로필이 포함된다. 메틸 그룹 및 페닐 그룹이 특히 바람직하다. 성분(A)에서 규소원자에 결합되어 있는 유기 그룹에 대한 페닐 그룹의 함량은 1mol% 이상, 특히 바람직하게는 1 내지 60mol%, 보다 바람직하게는 1 내지 30mol%의 범위이다. 페닐 그룹의 존재는 내한성이 보다 우수한 실리콘계 접착성 시트를 제공하는데, 이러한 실리콘계 접착성 시트를 사용하여 제조한 반도체 장치는 신뢰성이 우수하다. 성분(A)의 점도에는 제한이 없지만, 25℃에서 10 내지 1,000,000mPa·s의 범위가 바람직하다.
하이드로실릴화 반응-가교결합성 실리콘 조성물의 성분(B)는 가교결합제이며 분자 당 규소원자에 결합된 2개 이상의 수소원자를 갖는 유기폴리실록산이다. 성분(B)의 분자 구조의 예는 선형, 몇몇 측쇄를 갖는 선형, 측쇄형, 및 수지형을 포함한다. 성분(B)에서의 상기 수소원자의 결합 위치는 분자쇄 말단, 펜던트이거나 둘 다일 수 있다. 성분(B)에서 수소원자 이외의 규소원자-결합된 그룹의 예는 메틸, 에틸, 프로필, 부틸, 펜틸, 헥실, 헵틸, 및 기타 알킬 그룹 같은 치환되거나 치환되지 않은 1가 탄화수소 그룹; 페닐, 톨릴, 크실릴, 및 나프틸 같은 아릴 그룹; 벤질 및 펜에틸 같은 아르알킬 그룹; 및 클로로메틸, 3-클로로프로필 및 3,3,3-트리플루오로프로필 같은 할로겐화된 알킬 그룹을 포함한다. 메틸 그룹 및 페닐 그룹이 특히 바람직하다. 성분(B)의 점도에는 제한은 없으나, 25℃에서 1 내지 100,000mPa의 범위가 바람직하다.
성분(B)는 상기 하이드로실릴화 반응-가교결합성 조성물을 경화시키기에 충분히 많은 양으로 함유되어야 하며, 이는 조성물 중 규소원자-결합된 알케닐 그룹 1mol당 규소원자-결합된 수소원자 0.5 내지 10mol이 되도록 하는 양이다. 1 내지 5mol의 범위가 특히 바람직하다. 이러한 범위가 바람직한 이유는 규소원자-결합된 알케닐 그룹의 mol당 조성물 중 규소원자-결합된 수소원자의 mol 수가 상기 범위의 하한선 미만인 경우, 경화가 불충분한 경향이 있고, mol 수가 상한선 초과인 경우, 가교결합된 생성물의 내열성이 저하되는 경향이 있기 때문이다.
성분(C)는 가교결합된 조성물의 접착력을 증가시키기 위해서 사용되며, 이의 예는 상기 언급된 동일한 실라트란 유도체들이다. 성분(C)는 상기 조성물의 가교결합된 생성물에 매우 우수한 접착력을 부여하기에 충분히 많은 양으로 함유되어야 한다. 예를 들면, 상기 양은 성분(A) 100중량부당 0.01 내지 20중량부이어야 하며, 0.1 내지 10중량부의 범위가 특히 바람직하다. 이는 성분(C)가 상기 범위의 하한선 미만의 양으로 함유되는 경우, 가교결합된 생성물의 접착력이 감소하는 경향이 있고, 상기 범위의 상한선을 초과하는 경우, 접착력이 추가적으로 증가하지 않고, 실질적으로 실리콘계 접착성 시트의 안정성이 감소하는 경향이 있기 때문이다.
성분(D)는 하이드로실릴화 반응을 통하여 하이드로실릴화 반응-가교결합성 조성물의 가교결합을 촉진시키기 위해 사용되는 촉매이다. 이의 예는 백금계 촉매, 로듐계 촉매, 팔라듐계 촉매 및 기타 공지된 하이드로실릴화 반응 촉매를 포함한다. 특히, 백금 미세입자, 백금 블랙, 실리카 미세입자상에 담지된 백금, 활성탄 상에 담지된 백금, 염화백금산, 염화백금산의 알콜 용액, 백금의 올레핀 착물, 백금의 알케닐실록산 착물, 백금의 카보닐 착물 및 기타 상기 백금계 촉매가 우수한 반응 속도로 인해 바람직하다.
성분(D)는 상기 하이드로실릴화 반응-가교결합성 조성물의 가교결합을 촉진시키기에 충분한 양으로 함유된다. 백금 촉매를 사용할 경우, 촉매에 의해 조성물로 제공되는 백금 금속은 0.01 내지 1000ppm(중량 단위)이어야만 하고, 0.1 내지 500ppm의 범위가 특히 바람직하다. 이는, 조성물 중에 성분(D)의 함량이 상기 범위의 하한치 이하인 경우에는 가교결합이 보다 느리지만 상기 범위의 상한치를 초과하는 경우에는 가교결합 속도가 더 이상 증가하지 않고 가교결합된 생성물의 탈색과 같은 문제를 일으킬 수 있기 때문이다.
상기 조성물은 하이드로실릴화 반응 속도를 조정하기 위해 하이드로실릴화 반응 억제제를 함유하는 것이 바람직하다. 이러한 하이드로실릴화 반응 억제제의 예는 3-메틸-1-부틴-3-올, 3,5-디메틸-1-헥신-3-올, 페닐부틴올 및 기타 알킨 알콜; 3-메틸-1-펜텐-1-인, 3,5-디메틸-3-헥센-1-인 및 기타 -에닌 화합물; 1,3,5,7-테트라메틸-1,3,5,7-테트라비닐사이클로테트라실록산, 1,3,5,7-테트라메틸-1,3,5,7-테트라헥세닐사이클로테트라실록산 및 벤조트리아졸을 포함한다. 상기 하이드로실릴화 반응 억제제의 함유량은 상기 조성물이 가교결합되는 조건에 따라서 다양하지만, 실용적인 면에서는, 성분(A) 100중량부당 0.00001 내지 5중량부가 바람직하다.
기타 성분은 필요한 경우 상기한 조성물에 첨가할 수 있고, 이의 예는 침강 실리카, 습윤 실리카, 열분해법 실리카, 소성 실리카, 산화티탄, 알루미나, 유리, 석영, 알루미노규산, 산화철, 산화아연, 탄산칼슘, 카본 블랙, 탄화규소, 질화규소, 질화붕소 및 기타 상기 무기 충전제 및 상기 충전제를 유기할로실란, 유기알콕시실란, 유기실라잔, 또는 기타 상기 유기규소 화합물로 처리함으로써 수득된 무기 충전제; 실리콘 수지, 에폭시 수지, 불소수지, 및 기타 상기 유기 수지 미세분말; 은, 구리, 및 기타 상기 전도성 금속 분말, 및 기타 충전제; 및 염료, 색소, 난연제 및 용매를 포함한다.
실리콘계 접착성 시트를 제조하기 위한 본 발명의 방법을 상세히 설명한다. 본 발명의 제조방법은, 실라트란 유도체를 함유하는 가교결합성 실리콘 조성물을 당해 조성물의 가교결합된 생성물에 대해 박리성을 갖는 백킹재들 사이에서 가교결합 반응시킴으로써 반도체 칩을 칩 부착 부품에 접착시키기 위한 실리콘계 접착성 시트를 제조하는 방법으로서, 백킹재 중의 하나 이상의 유전상수가 가교결합된 생성물의 유전상수보다 큼을 특징으로 한다. 이러한 가교결합성 실리콘 조성물의 가교결합된 생성물에 접착하지 않고 유전상수가 가교결합된 생성물보다 큰 백킹재의 예는 금속, 금속 산화물, 및 기타 무기 백킹재, 및 폴리이미드 수지, 폴리에스테르 수지, 폴리에테르 수지, 폴리에테르 설폰 수지, 에폭시 수지, 페놀 수지, 폴리아미드 수지 및 기타 유기 수지로 구성된 백킹재를 포함한다. 가교결합성 실리콘 조성물과 접촉하는 백킹재의 면은 산소원자 및/또는 황원자를 포함하는 것이 특히 바람직하다. 산소원자는 바람직하게는 카보닐 그룹, 알콕시 그룹, 에스테르 그룹 및 에테르 그룹으로 이루어진 그룹으로부터 선택된 그룹을 구성하는 원자이다. 황원자는 바람직하게는 설폰 그룹 및 티오에테르 그룹으로 이루어진 그룹으로부터 선택된 그룹을 구성하는 원자이다. 이러한 가교결합성 실리콘 조성물의 가교결합된 생성물에 접착하지 않는 백킹재는 유기 수지로 구성되는 것이 바람직하다. 이러한 백킹재는 이러한 유기 수지로만 구성될 수 있거나, 단지 표면 위 또는 내부에 이러한 유지 수지를 포함하는 복합재일 수 있다. 이러한 복합 백킹재의 한가지 예는 상기 유기 수지 중의 하나의 표면이 불소수지 또는 기타 유기 수지로 피복된 것이다. 당해 백킹재의 형상에 대한 제한은 없지만, 예로서는 블록, 시트 또는 필름 형태가 포함된다. 필름형의 백킹재는 실리콘계 접착 시트용 보호재로서 사용될 수 있기 때문에 이를 사용하는 것이 바람직하며, 이러한 보호재는 실리콘계 접착 시트가 반도체 칩 및 칩 부착 부품에 도포할 때 박리시킬 수 있다. 이러한 보호재 대신, 또 다른 필름형의 보호재를 도포할 수 있다. 이러한 경우 보호재의 유전상수에 대한 특별한 제한은 없지만, 예를 들면, 불소수지, 폴리에틸렌 수지, 폴리프로필렌 수지 또는 기타 이러한 유기 수지 필름을 사용할 수 있다.
본 발명의 제조방법에 사용되는 가교결합성 실리콘 조성물이 실라트란 유도체를 함유하는 한, 이에 대한 특별한 제한은 없지만, 하이드로실릴화 반응에 의해 가교결합된 것, 축합 반응에 의해 가교결합되는 것, 유기 퍼옥사이드에 의해 가교결합되는 것, 자외선에 의해 가교결합되는 것이 이의 예로서 포함되며, 하이드로실릴화 반응에 의해 가교결합되는 것이 바람직하다. 당해 하이드로실릴화 반응-가교결합성 실리콘 조성물의 예는 위에서 기재된 조성물이며, 실라트란 유도체의 예는 기재된 화합물이다.
본 발명의 제조방법에서 가교결합을 위한 방법의 예에는, 가교결합성 실리콘 조성물이 상술한 바와 같은 박리성을 갖는 백킹재들 사이에 삽입되면서 가교결합되는 방법, 실리콘 고무 시트 또는 유기 수지 시트와 같은 지지체의 양면을 가교결합성 실리콘 조성물로 피복시킨 다음, 피막을 박리성 백킹재들 사이에 삽입하면서 가교결합시키는 방법, 및 실리콘 고무 입자, 유기 수지 입자나 무기 입자 또는 다른 이러한 충전제를 함유하는 가교결합성 실리콘 조성물을 박리성 백킹재들 사이에 삽입하면서 가교결합시키는 방법이 포함된다.
가교결합성 실리콘 조성물을 백킹재들 사이에 삽입시키면서 두께를 이중 롤러, 압축기 등으로 조정한 후에 가교결합성 실리콘 조성물을 가교결합하는 것이 바람직하다. 가교결합성 실리콘 조성물을 가교결합시키기 위해, 예를 들어, 실온에 방치하거나 200℃ 이하에서 가열할 수 있다.
상기 방식으로 제조된 실리콘계 접착성 시트는 반도체 칩을 칩 부착 부품에 접착시키는데 사용된다. 반도체 칩, 예를 들어, 하이브리드 IC 중의 반도체 칩, 또는 다이오드, 트랜지스터, 사이리스터, 모놀리딕 IC 또는 다른 이러한 장치의 한 면 모두 또는 일부는 칩 부착 부품에 접착될 수 있다. 반도체 칩을 칩 부착 부품에 접착시키기 위한 당해 실리콘계 접착성 시트의 사용방법은 다음에 상세히 기술될 것이다. 도 1은 하이브리드 IC의 단면적을 나타낸 것이고, 도 2는 LSI 칩의 단면적을 나타낸 것으로, 당해 실리콘계 접착성 시트를 도포할 수 있는 반도체 장치의 예이다. 도 1에 예시되어 있는 반도체 장치는 실리콘계 접착성 시트(2)에 의해 반도체 칩 부착 부품(3)(도 1에서, 유리 섬유 강화 에폭시 수지로 제조된 회로 기판)에 접착되어 있는 반도체 칩(1)을 가지고 있고, 반도체 칩(1)은 와이어(5)를 외부 납에 연결되어 있는 회로 배선(4)에 접착시킴으로써 전기적으로 접속된다. 반도체 칩 부착 부품(3)은 세라믹, 유리, 에폭시 수지, 폴리이미드 수지, 페놀 수지, 바켈라이트 수지, 멜라민 수지, 유리 섬유 강화 에폭시 수지 등으로부터 형성될 수 있다. 회로 배선(4)은 금, 구리, 알루미늄, 은-팔라듐, 인듐 산화주석(ITO) 등으로부터 형성될 수 있다. 본딩 와이어(5)는 금, 구리 또는 알루미늄으로부터 형성될 수 있다. 반도체 소자 1은 수지(6)를 밀봉시킴으로써 밀봉된다. 밀봉 수지(6)를 형성하는 수지의 예에는 에폭시 수지, 페놀 수지 및 폴리페닐렌 설파이드 수지가 포함된다. 반도체 칩(1) 이외에, 전자 부품, 예를 들어, 레지스터, 커패시터 및 코일이 또한 반도체 칩 부착 부품(3) 위에 놓일 수 있다.
도 2에 도시된 반도체 장치는 실리콘계 접착성 시트(2)에 의해 칩 부착 부품(7)(도 2에서, 폴리이미드 수지로 제조된 회로 기판)에 접착된 반도체 칩(1)을 갖고, 반도체 칩(1)은 범프(8)에 의해 반도체 칩 부착 부품(7) 위의 회로 배선(4)에 전기적으로 접속된다. 반도체 칩 부착 부품(7)은 폴리이미드 수지, 세라믹, 유리 섬유 강화된 에폭시 수지 등으로 형성될 수 있다. 범프(8)은 금, 알루미늄, 땜납 등으로부터 형성될 수 있다. 반도체 칩(1)과 반도체 칩 부착 부품(7) 사이의 범프(8) 주변 영역은 밀봉제/충전제(9)로 밀봉 충전될 수 있다. 밀봉제/충전제(9)의 예에는 액체 경화성 실리콘 수지 및 액체 경화성 에폭시 수지가 있다. 필요한 경우, 반도체 칩(1)은 밀봉 수지(6)으로 밀봉될 수 있다.
다음은 위에서 언급한 실리콘계 접착성 시트를 사용하여 반도체 칩을 칩 부착 부품에 접착시키는 방법의 예이다. 도 1에 제시된 반도체 장치에 있어서, 실리콘계 접착성 시트를 반도체 칩(1)에 부착시킨 다음, 반도체 칩(1)을 당해 시트를 통해 반도체 칩 부착 부품(3)에 부착시키거나, 실리콘계 접착성 시트를 반도체 칩 부착 부품(3) 위에 부착시킨 다음, 반도체 칩(1)을 당해 시트를 통해 반도체 칩 부착 부품(3)에 부착시키고, 생성물을 실온에서 방치하거나 200℃ 이하에서 가열한다. 확실히 접착시키기 위해서, 시트를 접착시킬 부품에 압착시키는 것이 바람직하다. 그 다음, 반도체 칩(1)을 본딩 와이어(5)를 통해 회로 배선(4)에 전기적으로 접속시킨다. 이어서, 반도체 칩(1)을 필요한 경우 밀봉 수지(6)로 밀봉시킨다. 도 2에 제시된 반도체 장치에 있어서, 실리콘계 접착성 시트를 반도체 칩(1)에 부착시킨 다음, 반도체 칩(1)을 당해 시트를 통해 반도체 칩 부착 부품(7)에 부착시키거나, 실리콘계 접착성 시트를 반도체 칩 부착 부품(7)에 부착시킨 다음, 반도체 칩(1)을 당해 시트를 통해 반도체 칩 부착 부품(7)에 부착시키고, 생성물을 실온에서 방치하거나 200℃ 이하에서 가열한다. 확실히 접착시키기 위해서, 시트를 접착시킬 부품에 압착시키는 것이 바람직하다. 그 다음, 반도체 칩(1)을 범프(8)에 의해 회로 배선(4)에 전기적으로 접속시킨다. 이어서, 범프(8) 주변 영역을 밀봉제/충전제(9)로 밀봉 충전시킨다. 반도체 칩(1)을 필요한 경우 밀봉 수지(6)로 추가로 밀봉시킨다. 당해 실리콘계 접착성 시트는 반도체 칩이 비교적 저온에서 칩 부착 부품에 접착되도록 하기 때문에, 반도체 칩은 열에 의해 손상되지 않으며, 생성된 반도체 장치의 신뢰성은 보다 높다.
실시예
본 발명의 실리콘계 접착성 시트 및 이의 제조방법을 실시예를 통해 기술한다. 실시예에 기재된 점도는 25℃에서 측정한 것이고, 가교결합성 실리콘 조성물의 가교결합 제품의 유전상수는 25℃ 및 1MHz에서 측정한다. 실리콘계 접착성 시트의 접착력은 아래와 같이 평가한다. 실리콘 웨이퍼(3 ×3cm)과 에폭시 수지 시트(3 ×3cm) 사이에 실리콘계 접착성 시트(1×1m)를 부착시킨 상태로 이들을 함께 적층시킨 후, 당해 적층물에 5kgf/cm2의 하중을 가하면서 100℃에서 10분 동안 가열하여 접착된 시험편을 제조한다. 이렇게 하여 수득한 접착된 시험편의 실리콘 웨이퍼와 에폭시 수지 시트를 반대 방향으로 당겨서 시험하고, 점착 파괴가 일어난 시험편 표면적 비율(%)을 측정한 후, 이를 접착율로서 사용한다. 150℃에서 30분 동안 가열하는 것을 제외하고는, 상기와 동일한 방법으로 제조한 접착된 시험편의 접착력을 유사한 방법으로 평가한다.
참조 실시예 1
2-하이드록시에틸아민 12.2g(0.2mol), 비닐트리메톡시실란 88.9g(0.6mol), 3-글리시독시프로필트리메톡시실란 94.5g(0.4mol) 및 메탄올 32.0g을 교반기, 온도계 및 환류 응축기가 장착된 500ml 4구 플라스크에 넣는다. 당해 시스템을 메탄올의 환류 온도에서 8시간 동안 가열 및 교반한다. 반응 혼합물 전량을 플라스크에 옮기고 회전 증발에 의해 저비점 성분을 증류 제거하여, 반투명 담황색 액체 132g을 수득한다. 당해 반투명 액체를 29Si-NMR(핵자기 공명) 분석 및 13C-NMR 분석한 결과, 하기 화학식의 실라트란 유도체를 90중량% 이상의 양으로 함유하는 것으로 확인된다.
Figure 112000014224175-pat00021

참조 실시예 2
비닐트리메톡시실란 148.2g(1.0mol), 3-글리시독시프로필트리메톡시실란 141.8g(0.6mol) 및 메탄올 64.0g을 교반기, 온도계 및 환류 응축기가 장착된 500ml 4구 플라스크에 넣는다. 당해 시스템을 메탄올의 환류 온도에서 가열 및 교반한다. 이어서, 당해 시스템을 24시간 환류 가열하면서, 암모니아 기체를 50ml/분의 속도로 매시간마다 2분 동안 분무한다. 반응 혼합물 전량을 플라스크에 옮기고 회전 증발에 의해 저비점 성분을 증류 제거하여, 반투명 담황색 액체 152.1g을 수득한다. 당해 반투명 액체를 29Si-NMR 분석 및 13C-NMR 분석한 결과, 하기 화학식의 실라트란 유도체를 90중량% 이상의 양으로 함유하는 것으로 확인된다.
Figure 112000014224175-pat00022

참조 실시예 3
2-하이드록시에틸아민 12.2g(0.2mol), 테트라에톡시실란 125.0g(0.2mol), 3-글리시독시프로필트리에톡시실란 111.4g(0.4mol) 및 에탄올 30.0g을 교반기, 온도계 및 환류 응축기가 장착된 500ml의 4구 플라스크에 넣는다. 당해 시스템을 에탄올의 환류 온도에서 15시간 동안 가열 및 교반한다. 반응 혼합물 전량을 플라스크로 옮기고 회전 증발에 의해 저비점 성분을 증류 제거하여 담황색의 반투명 액체 134.5g을 수득한다. 이 반투명 액체를 29Si-NMR 분석 및 13C-NMR 분석한 결과, 하기 화학식의 실라트란 유도체를 90중량% 이상의 양으로 함유하는 것으로 확인된다:
Figure 112000014224175-pat00023
실시예 1
점도가 40,000mPa·s인 디메틸비닐실록시 말단-캡핑된 디메틸폴리실록산(비닐 그룹 함량=0.08중량%) 72중량부, 점도가 6,000mPa·s인 디메틸비닐실록시 말단-캡핑된 디메틸실록산·메틸비닐실록산 공중합체(비닐 그룹 함량=0.84중량%) 15중량부, 헥사메틸디실라잔 3중량부 및 BET 비표면적이 200m2/g인 미립자 열분해법 실리카를 Ross 혼합기내에서 1시간 동안 혼합한 후, 이들을 감압하에 170℃에서 추가 2시간 동안 혼합한다. 이어서, 이 시스템을 실온까지 냉각시켜 반투명의 페이스트 형태의 실리콘 고무 베이스를 제조한다.
이후, 점도가 5mPa·s인 트리메틸실록시 말단-캡핑된 디메틸실록산·메틸하이드로겐실록산 공중합체(규소원자-결합된 수소원자 함량 = 0.7중량%) 3중량부, 참조 실시예 1에서 제조된 실라트란 유도체 1.0중량부, 백금의 1,3-디비닐-1,1,3,3-테트라메틸디실록산 착물(이 조성물의 경우, 중량 단위로서 이 착물중의 백금 금속의 양은 5ppm일 것이다), 및 3-페닐-1-부틴-3-올 0.01중량부를 상기한 실리콘 고무 베이스 100중량부와 균일하게 혼합하여, 점도가 70,000mPa·s인 하이드로실릴화 반응-가교결합성 실리콘 조성물을 제조한다.
이러한 가교결합성 실리콘 조성물을, 황원자(설폰 그룹 중의 황원자)가 이의 표면 상에 화학적으로 결합된 폴리에테르 설폰 수지 필름들(두께: 100㎛, 유전상수: 3.5)사이에 삽입하여, 이 생성물을 30분간 80℃의 고온 공기가 순환하는 오븐내에서 가열하여 가교결합반응시키고, 이 상태에서 스테인레스강 2중 롤러를 통과시킴으로써 가교결합성 실리콘 조성물의 두께를 200㎛로 감소시켜, 실리콘계 접착성 시트를 제조한다. 당해 실리콘계 접착성 시트는 폴리에테르 설폰 수지 시트로부터 박리시키기가 용이하며, 약 200㎛의 균일한 두께 및 2.8의 유전상수를 갖는다. 표 1에 당해 실리콘계 접착성 시트의 접착력을 제시하였다.
실시예 2
실리콘계 접착성 시트를 실시예 1과 동일한 방법으로 제조하되, 단 참조 실시예 1에서 제조된 실라트란 유도체 대신에 참조 실시예 2에서 제조된 실라트란 유도체를 동일한 양으로 가한다. 수득된 실리콘계 접착성 시트는 폴리에테르 설폰 수지 시트로부터 박리시키기가 용이하며, 약 200㎛의 균일한 두께 및 2.8의 유전상수를 갖는다. 표 1에 당해 실리콘계 접착성 시트의 접착력을 제시하였다.
실시예 3
실리콘계 접착성 시트를 실시예 1과 동일한 방법으로 제조하되, 단 참조 실시예 1에서 제조된 실라트란 유도체 대신에 참조 실시예 3에서 제조된 실라트란 유도체를 동일한 양으로 가한다. 수득된 실리콘계 접착성 시트는 폴리에테르 설폰 수지 시트로부터 박리시키기가 용이하며, 약 200㎛의 균일한 두께 및 2.8의 유전상수를 갖는다. 표 1에 당해 실리콘계 접착성 시트의 접착력을 제시하였다.
비교 실시예 1
실리콘계 접착성 시트를 실시예 1과 동일한 방법으로 제조하되, 단 참조 실시예 1에서 제조된 실라트란 유도체를 가하지 않는다. 이와 같이 수득된 실리콘계 접착성 시트는 폴리에테르 설폰 수지 시트로부터 박리시키기가 용이하며, 약 200㎛의 균일한 두께 및 2.8의 유전상수를 갖는다. 표 1에 당해 실리콘계 접착성 시트의 접착력을 제시하였다.
비교 실시예 2
실리콘계 접착성 시트를 실시예 1과 동일한 방법으로 제조하되, 단 참조 실시예 1에서 제조된 실라트란 유도체 대신에 3-글리시독시프로필트리메톡시실란 및 디메틸하이드록시 말단-캡핑된 메틸비닐폴리실록산(비닐 그룹 함량 = 31중량%)의 1:1(중량비) 혼합물을 동일한 양으로 가한다. 이와 같이 수득된 실리콘계 접착성 시트는 폴리에테르 설폰 수지 시트로부터 박리시키기가 용이하며, 약 200㎛의 균일한 두께 및 2.8의 유전상수를 갖는다. 표 1에 당해 실리콘계 접착성 시트의 접착력을 제시하였다.
비교 실시예 3
실리콘계 접착성 시트를 실시예 1과 동일한 방법으로 제조하되, 단 참조 실시예 1에서 제조된 실라트란 유도체 대신에 점도가 20 mPa·s의 점도인 하기 평균 단위 화학식의 오가노실록산(비닐 그룹 함량 = 16중량%)을 동일한 양으로 가한다. 이와 같이 수득된 실리콘계 접착성 시트는 폴리에테르 설폰 수지 시트로부터 박리시키기가 용이하며, 약 200㎛의 균일한 두께 및 2.8의 유전상수를 갖는다. 표 1에 당해 실리콘계 접착성 시트의 접착력을 제시하였다.
Figure 112000014224175-pat00016
접착력 실시예 1 실시예 2 실시예 3 비교 실시예 1 비교 실시예 2 비교 실시예 3
100℃에서 10분간 가열후 실리콘 웨이퍼 에폭시 수지 시트 100% 100% 100% 100% 100% 90% 0% 0% 80% 20% 90% 40%
150℃에서 30분간 가열후 실리콘 웨이퍼 에폭시 수지 시트 100% 100% 100% 100% 100% 100% 10% 0% 100% 100% 100% 100%

본 발명에 따라, 반도체 칩과 반도체 칩 부착 부품을 비교적 저온에서 단시간내에 접착시킬 수 있는 실리콘계 접착성 시트, 및 이러한 시트를 효율적으로 제조하는 방법을 제공할 수 있다.

Claims (14)

  1. 실라트란 유도체를 함유하는 가교결합성 실리콘 조성물의 가교결합된 생성물을 포함하는, 반도체 칩을 칩 부착 부품에 접착시키기 위한 실리콘계 접착성 시트.
  2. 제1항에 있어서, 외부면이 실라트란 유도체를 함유하는 가교결합성 실리콘 조성물의 가교결합된 생성물로부터 형성되고, 내부면이 실라트란 유도체를 함유하지 않는 실리콘 고무 조성물로부터 형성됨을 특징으로 하는, 반도체 칩을 칩 부착 부품에 접착시키기 위한 실리콘계 접착성 시트.
  3. 제1항에 있어서, 실라트란 유도체가 화학식 1의 화합물임을 특징으로 하는, 반도체 칩을 칩 부착 부품에 접착시키기 위한 실리콘계 접착성 시트.
    화학식 1
    Figure 112005036848132-pat00017
    위의 화학식 1에서,
    R1은 각각 독립적으로 수소원자 및 알킬 그룹으로 이루어진 그룹으로부터 선택되고,
    R2는 각각 독립적으로 수소원자, 알킬 그룹 및 화학식 -R4-Si(OR5)xR6 (3-x)의 알콕시실릴-함유 유기 그룹으로 이루어진 그룹(여기서, R4는 2가 유기 그룹이고, R5는 C1 내지 C10 알킬 그룹이고, R6은 치환되거나 치환되지 않은 1가 탄화수소 그룹이고, x는 1, 2 또는 3이다)으로부터 선택되고, R2 그룹 중 하나 이상은 알콕시실릴-함유 유기 그룹이고,
    R3은 치환되거나 치환되지 않은 1가 탄화수소 그룹, C1 내지 C10 알콕시 그룹, 글리시독시알킬 그룹, 옥시라닐알킬 그룹 및 아실옥시알킬 그룹으로 이루어진 그룹으로부터 선택된다.
  4. 제3항에 있어서, R3이 알케닐 그룹 및 알콕시 그룹으로 이루어진 그룹으로부터 선택됨을 특징으로 하는, 반도체 칩을 칩 부착 부품에 접착시키기 위한 실리콘계 접착성 시트.
  5. 제1항에 있어서, 실라트란 유도체의 함량이, 가교결합성 실리콘 조성물의 주성분인 폴리오가노실록산 100중량부를 기준으로 하여, 0.01 내지 20중량부임을 특징으로 하는, 반도체 칩을 칩 부착 부품에 접착시키기 위한 실리콘계 접착성 시트.
  6. 제1항에 있어서, 가교결합성 실리콘 조성물이 하이드로실릴화 반응에 의해 가교결합됨을 특징으로 하는, 반도체 칩을 칩 부착 부품에 접착시키기 위한 실리콘계 접착성 시트.
  7. 실라트란 유도체를 함유하는 가교결합성 실리콘 조성물을, 이들 조성물의 가교결합된 생성물에 대해 박리성을 갖는 백킹재들 사이에서 가교결합시킴을 포함하여, 반도체 칩을 칩 부착 부품에 접착시키기 위한 실리콘계 접착성 시트를 제조하는 방법으로서, 백킹재들 중의 하나 이상의 유전상수가 가교결합된 생성물의 유전상수보다 더 큼을 특징으로 하는, 실리콘계 접착성 시트의 제조방법.
  8. 제7항에 있어서, 실라트란 유도체가 화학식 1의 화합물임을 특징으로 하는, 실리콘계 접착성 시트의 제조방법.
    화학식 1
    Figure 112005036848132-pat00018
    위의 화학식 1에서,
    R1은 각각 독립적으로 수소원자 및 알킬 그룹으로 이루어진 그룹으로부터 선택되고,
    R2는 각각 독립적으로 수소원자, 알킬 그룹 및 화학식 -R4-Si(OR5)xR6 (3-x)의 알콕시실릴-함유 유기 그룹(여기서, R4는 2가 유기 그룹이고, R5는 C1 내지 C10 알킬 그룹이고, R6은 치환되거나 치환되지 않은 1가 탄화수소 그룹이고, x는 1, 2 또는 3이다)으로 이루어진 그룹으로부터 선택되고, R2 그룹 중의 하나 이상은 알콕시실릴-함유 유기 그룹이고,
    R3은 치환되거나 치환되지 않은 1가 탄화수소 그룹, C1 내지 C10 알콕시 그룹, 글리시독시알킬 그룹, 옥시라닐알킬 그룹 및 아실옥시알킬 그룹으로 이루어진 그룹으로부터 선택된다.
  9. 제8항에 있어서, R3이 알케닐 그룹 및 알콕시 그룹으로 이루어진 그룹으로부터 선택됨을 특징으로 하는, 실리콘계 접착성 시트의 제조방법.
  10. 제7항에 있어서, 실라트란 유도체의 함량이, 가교결합성 실리콘 조성물의 주 성분인 오가노폴리실록산 100중량부를 기준으로 하여, 0.01 내지 20중량부임을 특징으로 하는, 실리콘계 접착성 시트의 제조방법.
  11. 제7항에 있어서, 가교결합성 실리콘 조성물이 하이드로실릴화 반응에 의해 가교결합됨을 특징으로 하는, 실리콘계 접착성 시트의 제조방법.
  12. 제7항에 있어서, 백킹재들 중의 하나 이상이 가교결합성 실리콘 조성물과 접촉하는 면에서 산소 및 황으로 이루어진 그룹으로부터 선택된 원자를 포함함을 특징으로 하는, 실리콘계 접착성 시트의 제조방법.
  13. 제12항에 있어서, 산소원자가 카보닐 그룹, 알콕시 그룹, 에스테르 그룹 및 에테르 그룹으로 이루어진 그룹으로부터 선택된 그룹을 구성하는 원자임을 특징으로 하는, 실리콘계 접착성 시트의 제조방법.
  14. 제12항에 있어서, 황원자가 설폰 그룹 및 티오에테르 그룹으로 이루어진 그룹으로부터 선택된 그룹을 구성하는 원자임을 특징으로 하는, 실리콘계 접착성 시트의 제조방법.
KR1020000038941A 1999-07-09 2000-07-07 실리콘계 접착성 시트 및 이의 제조방법 KR100655626B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP19530199A JP2001019933A (ja) 1999-07-09 1999-07-09 シリコーン系接着性シート、およびその製造方法
JP99-195301 1999-07-09

Publications (2)

Publication Number Publication Date
KR20010049739A KR20010049739A (ko) 2001-06-15
KR100655626B1 true KR100655626B1 (ko) 2006-12-12

Family

ID=16338888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000038941A KR100655626B1 (ko) 1999-07-09 2000-07-07 실리콘계 접착성 시트 및 이의 제조방법

Country Status (6)

Country Link
US (1) US6379792B1 (ko)
EP (1) EP1067161B1 (ko)
JP (1) JP2001019933A (ko)
KR (1) KR100655626B1 (ko)
DE (1) DE60007925T2 (ko)
TW (1) TWI267542B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551676B1 (en) * 1998-09-04 2003-04-22 Dow Corning Toray Silicone Company, Ltd. Silicone-based adhesive sheet method for manufacturing same and semiconductor device
JP4755330B2 (ja) * 2000-09-26 2011-08-24 東レ・ダウコーニング株式会社 オルガノポリシロキサン、およびその製造方法
TWI250190B (en) * 2001-10-03 2006-03-01 Dow Corning Toray Silicone Adhesive sheet of cross-linked silicone, method of manufacturing thereof, and device
JP2004043814A (ja) * 2002-07-15 2004-02-12 Dow Corning Toray Silicone Co Ltd シリコーン系接着性シート、半導体チップと該チップ取付部の接着方法、および半導体装置
JPWO2005021258A1 (ja) * 2003-09-01 2007-11-01 ダイセル化学工業株式会社 表面保護フィルム及びその製造方法
US7232957B2 (en) * 2003-09-25 2007-06-19 Sanyo Electric Co., Ltd. Hybrid integrated circuit device and method of manufacturing the same
US8173519B2 (en) * 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8222116B2 (en) * 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4697243B2 (ja) * 2008-02-22 2011-06-08 セイコーエプソン株式会社 接合体および接合方法
US8222145B2 (en) * 2009-09-24 2012-07-17 Dupont Air Products Nanomaterials, Llc Method and composition for chemical mechanical planarization of a metal-containing substrate
JP6024638B2 (ja) * 2013-10-10 2016-11-16 信越化学工業株式会社 シリコーン粘着剤組成物、密着向上剤の製造方法及び粘着性物品
DE102014219095A1 (de) * 2014-09-22 2016-03-24 Nissan Chemical Industries, Ltd. Wafer-Träger-Anordnung
KR101726925B1 (ko) * 2014-11-19 2017-04-14 삼성에스디아이 주식회사 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 사용하여 밀봉된 반도체 소자
WO2018020333A1 (en) 2016-07-29 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Separation method, display device, display module, and electronic device
TWI753868B (zh) 2016-08-05 2022-02-01 日商半導體能源研究所股份有限公司 剝離方法、顯示裝置、顯示模組及電子裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
JP6981812B2 (ja) 2016-08-31 2021-12-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2018042284A1 (en) 2016-08-31 2018-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10369664B2 (en) 2016-09-23 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20220195269A1 (en) 2019-03-29 2022-06-23 Dow Toray Co., Ltd. Curable silicone composition, cured product of same, and method for producing same
KR20210148202A (ko) 2019-03-29 2021-12-07 다우 도레이 캄파니 리미티드 경화성 실리콘 조성물, 그의 경화물 및 그의 제조 방법
CN112194995A (zh) * 2020-09-15 2021-01-08 苏州桐力光电股份有限公司 一种低介电常数oca光学材料及制备方法
WO2023032735A1 (ja) 2021-08-31 2023-03-09 ダウ・東レ株式会社 硬化性シリコーン組成物、その硬化物、およびその製造方法
WO2023032734A1 (ja) 2021-08-31 2023-03-09 ダウ・東レ株式会社 硬化性シリコーン組成物、その硬化物、およびその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3420473B2 (ja) 1997-04-30 2003-06-23 東レ・ダウコーニング・シリコーン株式会社 シリコーン系接着性シート、その製造方法、および半導体装置
EP0908462B1 (en) 1997-10-13 2003-07-16 Dow Corning Toray Silicone Company, Ltd. Silatrane derivative and curable silicone composition containing same
US5945555A (en) * 1997-11-28 1999-08-31 Dow Corning Toray Silicone Co., Ltd. Silatrane derivative, method for manufacturing same, adhesion promoter, and curable silicone composition

Also Published As

Publication number Publication date
EP1067161A1 (en) 2001-01-10
JP2001019933A (ja) 2001-01-23
KR20010049739A (ko) 2001-06-15
EP1067161B1 (en) 2004-01-28
US6379792B1 (en) 2002-04-30
DE60007925T2 (de) 2004-10-28
TWI267542B (en) 2006-12-01
DE60007925D1 (de) 2004-03-04

Similar Documents

Publication Publication Date Title
KR100655626B1 (ko) 실리콘계 접착성 시트 및 이의 제조방법
JP3950493B2 (ja) 導電性シリコーンゴム組成物、半導体装置の製造方法およびその半導体装置
EP0757080B1 (en) Curable organosiloxane compositions and semiconductor devices
KR101275046B1 (ko) 핫 멜트형 실리콘 접착제
KR101285145B1 (ko) 접착 촉진제, 경화성 오가노폴리실록산 조성물, 및 반도체 디바이스
US6235862B1 (en) Adhesive silicone sheet, method for the preparation thereof and semiconductor devices
KR101699383B1 (ko) 경화성 오가노폴리실록산 조성물 및 반도체 장치
KR101247176B1 (ko) 경화성 실리콘 조성물 및 이로부터 제조한 전자장치
KR101722123B1 (ko) 경화성 오가노폴리실록산 조성물 및 광반도체 장치
US6551676B1 (en) Silicone-based adhesive sheet method for manufacturing same and semiconductor device
KR102581574B1 (ko) 실리콘계 접착시트, 이를 포함하는 적층체, 반도체 장치의 제조방법
EP1432774B1 (en) Adhesive sheet of cross-linked silicone, method of manufacturing thereof and device comprising the sheet
KR100490186B1 (ko) 전기전도성실리콘조성물,이를사용하는반도체장치의제조방법및반도체장치
KR100637611B1 (ko) 접착제 및 반도체 장치
JP3519779B2 (ja) 接着剤および半導体装置
TW202210586A (zh) 熱固化性有機矽組成物
EP0827993B1 (en) Electrical components and method for the fabrication thereof
KR20060126464A (ko) 실리콘 접착제
JP2000080335A (ja) シリコーン系接着性シート、その製造方法、および半導体装置
KR20230125247A (ko) 일체형 다이싱 다이 본딩용 시트 및 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121122

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee