KR20230125247A - 일체형 다이싱 다이 본딩용 시트 및 반도체 장치의 제조 방법 - Google Patents

일체형 다이싱 다이 본딩용 시트 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20230125247A
KR20230125247A KR1020237024860A KR20237024860A KR20230125247A KR 20230125247 A KR20230125247 A KR 20230125247A KR 1020237024860 A KR1020237024860 A KR 1020237024860A KR 20237024860 A KR20237024860 A KR 20237024860A KR 20230125247 A KR20230125247 A KR 20230125247A
Authority
KR
South Korea
Prior art keywords
silicon
sheet
group
adhesive sheet
adhesive
Prior art date
Application number
KR1020237024860A
Other languages
English (en)
Inventor
노노 토다
에이지 키타우라
마나부 스또
Original Assignee
다우 도레이 캄파니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다우 도레이 캄파니 리미티드 filed Critical 다우 도레이 캄파니 리미티드
Publication of KR20230125247A publication Critical patent/KR20230125247A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/30Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38Pressure-sensitive adhesives [PSA]
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/10Block or graft copolymers containing polysiloxane sequences
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865Multistep processes for the separation of wafers into individual elements
    • B81C1/00873Multistep processes for the separation of wafers into individual elements characterised by special arrangements of the devices, allowing an easier separation
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865Multistep processes for the separation of wafers into individual elements
    • B81C1/00888Multistep processes involving only mechanical separation, e.g. grooving followed by cleaving
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865Multistep processes for the separation of wafers into individual elements
    • B81C1/00904Multistep processes for the separation of wafers into individual elements not provided for in groups B81C1/00873 - B81C1/00896
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00Subject matter not provided for in other groups of this subclass
    • B81C99/0005Apparatus specially adapted for the manufacture or treatment of microstructural devices or systems, or methods for manufacturing the same
    • B81C99/0025Apparatus specially adapted for the manufacture or treatment of microstructural devices or systems not provided for in B81C99/001 - B81C99/002
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02Non-macromolecular additives
    • C09J11/06Non-macromolecular additives organic
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04Polysiloxanes
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/30Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35Heat-activated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/03Bonding two components
    • B81C2203/032Gluing
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04Polysiloxanes
    • C08G77/12Polysiloxanes containing silicon bound to hydrogen
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04Polysiloxanes
    • C08G77/14Polysiloxanes containing silicon bound to oxygen-containing groups
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08GMACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04Polysiloxanes
    • C08G77/20Polysiloxanes containing silicon bound to unsaturated aliphatic groups
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00Additional features of adhesives in the form of films or foils
    • C09J2301/30Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00Additional features of adhesives in the form of films or foils
    • C09J2301/50Additional features of adhesives in the form of films or foils characterized by process specific features
    • C09J2301/502Additional features of adhesives in the form of films or foils characterized by process specific features process for debonding adherents
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2483/00Presence of polysiloxane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/274Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436Lamination of a preform, e.g. foil, sheet or layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862Heat curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0715Polysiloxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)

Abstract

[과제] 보존 안정성 및 응력 완화 특성이 우수하며, 다이싱 가공 시의 칩의 비산이나 치핑, 크랙 등의 문제가 없고, 생산 효율이 우수한 일체형 다이싱 다이 본딩용 시트, 및 이를 이용한 반도체 장치(특히, MEMS 디바이스를 포함한다)의 제조 방법을 제공한다. [해결 수단] 베이스 필름과, 반도체 웨이퍼에 접착되는 접착면을 갖는 실리콘계 접착 시트를 구비하고, 상기 반도체 웨이퍼의 다이싱 후이며, 가열하기 전 단계에서는, 실리콘계 접착 시트로부터 베이스 필름을 계면 박리하는 것이 가능하며, 또한 접착면을 50~200℃의 범위에서 가열한 후에는, 당해 접착면의 다른 비점착성 기재로부터의 박리 모드가 응집 파괴로 변화하여, 영구 접착성을 나타내는 것을 특징으로 하는, 일체형 다이싱 다이 본딩용 시트 및 그 사용.

Description

일체형 다이싱 다이 본딩용 시트 및 반도체 장치의 제조 방법
본 발명은 보존 안정성 및 응력 완화 특성이 우수하며, 다이싱 가공 시의 칩의 비산이나 치핑(chipping), 크랙 등의 문제가 없고, 베이스 필름(=다이싱 테이프)을 계면 박리에 의해 용이하게 제거할 수 있으며, 당해 제거 후에 노출되는 실리콘 접착성 시트의 접착면을 통해, 다이싱 후의 반도체 웨이퍼를 장착부에 포스트큐어에 의해 영구 접착하는 것이 가능한 일체형 다이싱 다이 본딩용 시트, 및 이를 이용한 반도체 장치(특히, MEMS 디바이스를 포함함)의 제조 방법에 관한 것이다.
실리콘 등의 반도체 웨이퍼는 그의 표면에 복수의 전자 회로를 형성하는 공정, 전자 회로가 형성된 반도체 웨이퍼의 이면을 연마하는 공정, 반도체 웨이퍼를 베이스 필름에 고정한 상태에서 절단(다이싱)하여 개개의 전자 회로를 갖는 IC 칩으로 분할하는 공정, 상기 IC 칩을 다이 패드에 고정(다이 본딩)하는 공정, 및 임의로 상기 칩을 수지 봉지(封止)하는 공정을 거쳐 반도체 디바이스가 된다. 여기서, 반도체 웨이퍼를 절단하여 얻어진 IC 칩을 다이 패드에 고정하는 공정에서는, 당해 다이 패드(마운트부)에 당해 칩이 접착제를 통해 고정된다. 상기 접착제가 액상인 경우에는, 상기 칩 탑재부 또는 칩 자체의 표면에 접착제가 적하·도포되는데, 이러한 액상 접착제의 적하로는 접착제 양을 정확하게 제어하는 것이 곤란하며, 칩이 작은 경우에는 칩으로부터 접착제가 불거져 나오고, 또한 칩이 큰 경우에는 접착제가 부족할 우려가 있기 때문에, 미리 균일한 두께로 된 드라이 타입의 시트상 접착제를 사용하여 IC 칩을 다이 패드에 고정하는 방법이 실시되고 있다.
한편, 최근 반도체 장치의 분야에서는, MEMS(micro electro mechanical systems) 기술을 이용하여, 소형이면서도 고집적된 센서 등의 MEMS 디바이스의 보급이 진행되어 오고 있으며, 종래와 비교하여 반도체 패키지의 소형화, 다이싱에 의해 얻어진 반도체 칩의 초소형화, 경량화가 진행되고 있고, 패키지 내에 다수의 반도체 칩이 배치된 고정밀 구조가 요구되고 있다. 이러한 초소형 반도체 칩에서는, 그 생산 효율의 향상을 위해, 다이싱에 사용하는 베이스 필름(다이싱 테이프)과 시트상 접착제가 일체화된 구조를 갖는 일체형 다이싱 다이 본딩용 시트의 요구가 높아지고 있으며, 예를 들어 특허문헌 1~3에는, 일체형 다이싱 다이 본딩용 시트가 제안되고 있다. 그러나, 이들 시트는 특정한 부가 반응형 실리콘 접착 시트를 구비하는 일체형 다이싱 다이 본딩용 시트를 구체적으로 개시하는 것은 아니며, 또한 실리콘 접착 시트 그 자체의 두께를 유지한 채로, 그의 응력 완화 특성을 유지하며, 또한 보존 안정성이 우수하고, 다이싱 테이프와 실리콘 접착 시트가 용이박리성인 것은 아무런 기재도 시사도 되어 있지 않다.
이에 대해, 본건 출원인은 특허문헌 4에서, 다이싱 테이프인 베이스 필름과 부가 반응에 의해 부여되는 실리콘 접착층을 박리성의 하지층을 통해 접합한 구조를 갖는 다이싱 다이 본딩용 시트를 제안하고 있다. 그러나, 당해 시트는 박리성의 하지층을 설치하지 않으면 다이싱 테이프와 실리콘 접착층이 견고하게 접착하여, 다이싱 후에 양자를 박리할 수 없다. 하지층은 실리콘 접착층의 응력 완화 특성을 해치기 때문에, 하지층을 사용할 수밖에 없는 경우, 다이싱 가공 시의 칩의 비산이나 치핑, 크랙 등을 발생시키기 쉬워져, MEMS 디바이스를 포함하는 소형 반도체 장치의 제조에서의 사용에 충분히 적합하지 못하고, 그의 생산 효율 및 수율을 개선할 수 없다.
또한, 특허문헌 5, 6에는 부가 반응에 의해 경화하는 실리콘 접착제층을 이종의 실리콘 점착제층과 접합시킨 구조를 갖는 다이싱 다이본드 시트가 제안되고 있지만, 반대로 당해 실리콘 접착제층은 특정한 실리콘 점착제층과의 조합으로 밖에 박리할 수 없으며, 다이싱 테이프에 범용되는 아크릴계 PSA 등을 접합시키면 양자가 견고하게 일체화되어, 보존 안정성과 일체형 다이싱 다이 본딩용 시트에 요구되는 기능을 실현할 수 없다. 덧붙여, 실리콘 접착제층은 그 두께를 유지한 채로, 다이싱 시의 반도체 칩 등에 대해 충분한 응력 완화 특성을 실현하는 것은 아니며, 특히 영구 접착을 목적으로 하는 경화 시에 실리콘 접착제층의 두께가 변화하기 쉽고, MEMS 디바이스를 포함하는 소형 반도체 장치의 제조에서의 사용에 충분히 적합하지 못하고, 그 생산 효율 및 수율을 개선할 수 없다는 과제를 안고 있다.
또한, 초소형화한 MEMS 디바이스에서 종래의 실리콘계 접착 시트를 이용하면, 접착 시트층을 구비한 반도체 칩을 다이 패드 위에 배치하고 나서 다이 본딩 공정을 수행하는 동안에 발생하는 진동에 의해, 다이 패드 위에서의 반도체 칩의 위치 어긋남이 발생하는 경우가 있다. 특히, MEMS 디바이스에서는, 다수의 반도체 칩이 동일 패키지 내에 순차 배치되어 가기 때문에, 이러한 진동을 완전히 억제하는 것은 곤란하며, 칩 배치 후의 배치의 확인과 재조정 등이 필요하게 되어, 수율과 생산 효율이 저하된다는 문제가 있다.
당해 진동에 수반하는 위치 어긋남의 문제는 접착 시트를 구비한 개별 칩을 순차, 가열 압착(프레스 히트) 등에 의해 영구 접착(=가열 압착 고정)해 감으로써 해결하는 것도 가능하다. 그러나, 당해 공정에는 각 칩에 대해 적어도 수초간의 가열 압착 조작이 필요하기 때문에, 다수의 반도체 칩을 구비하는 MEMS 디바이스에서 생산 효율이 현저하게 저하되고, 또한 압착 조작은 디바이스 그 자체의 손상의 원인이 되는 경우가 있다. 덧붙여, 한 번 고정된 반도체 칩을 분리하는 것이 곤란해져 디바이스의 재이용성이나 리페어성이 악화되는 경우가 있다. 이 때문에, 공지의 실리콘계 접착 시트를 사용한 일체형 다이싱 다이 본딩용 시트에서는, 특히 MEMS 디바이스의 제조에서의 공업적 이용이 제한되고 있었다.
특허문헌 1: 일본 공개특허공보 제2007-138149호 특허문헌 2: 일본 공개특허공보 제2010-050346호 특허문헌 3: 일본 공개특허공보 제2013-062446호 특허문헌 4: 일본 공개특허공보 제2005-183855호 특허문헌 5: 일본 공개특허공보 제2012-182402호 특허문헌 6: 일본 공개특허공보 제2012-169573호 특허문헌 7: 국제 공개공보 제WO2019/124417호
본 발명의 목적은 MEMS 디바이스를 포함하는 소형 반도체 장치의 제조에서의 사용, 특히 초소형화/경량화가 진행된 반도체 칩의 다이싱 공정 및 소형 패키지 내에 다수의 반도체 칩이 배치된 고정밀 구조에 대해 개편화(個片化)한 반도체 칩의 탑재 및 접착 공정에 적합하고, 보존 안정성 및 응력 완화 특성이 우수하며, 다이싱 가공 시의 칩의 비산이나 치핑, 크랙 등의 문제가 없고, 베이스 필름(=다이싱 테이프)과 실리콘 접착 시트가 적층되어 있고, 베이스 필름을 계면 박리에 의해 용이하게 제거할 수 있으며, 당해 제거 후에 노출되는 실리콘 접착성 시트의 접착면을 통해, 다이싱 후의 반도체 웨이퍼를 장착부에 포스트큐어에 의해 영구 접착하는 것이 가능한 일체형 다이싱 다이 본딩용 시트, 및 이를 이용한 반도체 장치(특히, MEMS 디바이스를 포함한다)의 제조 방법의 제공을 목적으로 한다. 특히, 상기와 같은 일체형 다이싱 다이 본딩용 시트를 이용함으로써, MEMS 디바이스를 포함하는 소형 반도체 장치의 생산 효율 및 수율을 개선하는 것을 목적으로 한다.
예의 검토한 결과, 본 발명자들은 하지층(下地層)을 이용하지 않고, 베이스 필름(=다이싱 테이프)과 그의 표면이 적절하게 미세 점착성인 실리콘계 접착 시트가 직접 밀착한 적층 구조를 구비하며, 또한 50℃ 이상으로 가열하기 전 단계에서는 양자를 계면 박리하는 것이 가능하며, 또한 당해 실리콘계 접착 시트의 접착면을 50~200℃의 범위에서 가열한 후에는, 당해 접착면의 다른 비점착성 기재로부터의 박리 모드가 응집 파괴로 변화하여, 영구 접착성을 나타내는 것을 특징으로 하는 일체형 다이싱 다이 본딩용 시트에 의해, 상기 과제를 해결할 수 있다는 것을 발견하여 본 발명에 도달했다.
구체적으로는, 본 발명의 과제는 반도체 웨이퍼의 다이싱 전에 당해 반도체 웨이퍼에 접착되는 일체형 다이싱 다이 본딩용 시트로서, 베이스 필름과, 반도체 웨이퍼에 접착되는 접착면을 갖는 실리콘계 접착 시트를 구비하고, 상기 반도체 웨이퍼의 다이싱 후이며, 50℃ 이상으로 가열하기 전 단계에서는, 실리콘계 접착 시트로부터 베이스 필름을 계면 박리하는 것이 가능하며, 또한 당해 실리콘계 접착 시트의 접착면을 50~200℃의 범위에서 가열한 후에는, 당해 접착면의 다른 비점착성 기재로부터의 박리 모드가 응집 파괴로 변화하여, 영구 접착성을 나타내는 것을 특징으로 하는 일체형 다이싱 다이 본딩용 시트에 의해 해결된다.
여기서, 본 발명의 실리콘계 접착 시트는 적합하게는, 하이드로실릴화 반응용 촉매를 사용하여 경화하는 가교성 실리콘 조성물의 가교물로서, 그의 주제(主劑)인 알케닐기를 갖는 오가노폴리실록산 100질량부에 대해 0.1~5.0질량부의 범위로 적어도 1종의 접착 촉진제(적합하게는, 특정 접착 촉진제 또는 그의 조합)를 포함하며, 또한 그의 SiH/Vi비가 1.0~3.0의 범위에 있고, 그의 접착 시트 표면이 미세 점착성이며, 베이스 필름으로부터 계면 박리 가능한 점착 특성을 구비하는 것이 바람직하다. 이러한 가교물은 실질적으로 가교 반응이 완결되어 있으며, 실온에서는 저반응성이기 때문에, 50℃ 이상으로 가열하지 않는 한, 장기간 보존해도 아크릴계 PSA 등의 다이싱 테이프의 접착면에 대해 양호한 유지성을 가지면서도, 계면 박리가 가능하며, 또한 가열에 의해 그의 접착 시트 표면이 다른 비점착성 기재에 대해 영구 접착성을 발현하기 때문이다. 또한, 상기와 같은 실리콘계 접착 시트는 적절한 점탄성을 구비하기 때문에, 다이싱 시의 반도체 칩 및 반도체 적층 시의 진동에 대한 응력 완화성이 특히 우수하고, 다이싱 가공 시의 칩의 비산이나 치핑, 크랙 등을 억제할 수 있다.
또한, 본 발명의 과제는 상기 일체형 다이싱 다이 본딩용 시트의 사용에 의해 특징지어지는 반도체 장치(특히, 소형화/세밀화가 요구되는 MEMS 디바이스)의 제조 방법에 의해 해결되며, 상기 제조 방법은
공정 1: 상기 일체형 다이싱 다이 본딩용 시트에서, 베이스 필름과 밀착하고 있지 않은 측의 실리콘계 접착 시트면을 노출시켜, 반도체용 웨이퍼의 배면에 적층하는 공정,
공정 2: 상기 공정 1에서 얻은 적층체를 다이싱에 의해 개편화하는 공정,
공정 3: 상기 공정 2에서 얻은 반도체용 웨이퍼의 개편으로부터 베이스 필름을 계면 박리하여, 베이스 필름측의 실리콘계 접착 시트면을 노출하는 공정,
공정 4: 공정 3에서 노출시킨 실리콘계 접착 시트면을 통해, 개편화한 반도체용 웨이퍼를 반도체 기재 상에 배치하는 공정
공정 5: 공정 4에서 얻은 반도체용 웨이퍼의 개편이 실리콘계 접착 시트면에 의해 반도체 기재 상에 배치된 구조체를 50~200℃의 범위에서 가열함으로써, 반도체용 웨이퍼의 개편을 실리콘계 접착 시트에 의해 반도체 기재 상에 접착하는 공정
을 갖는 것이다.
본 발명에 따라, MEMS 디바이스를 포함하는 소형 반도체 장치의 제조에서의 사용에 적합하고, 실온에서는 베이스 필름(=다이싱 테이프)과 실리콘 접착 시트 표면이 유지성·밀착성에 더하여 계면 박리성을 유지하기 때문에 보존 안정성 및 접착 시트 자체의 응력 완화 특성이 우수하며, 가열 전에는 베이스 필름을 실리콘 접착 시트 표면으로부터 계면 박리에 의해 용이하게 제거할 수 있고, 당해 제거 후에 노출되는 실리콘 접착성 시트의 접착면을 통해, 다이싱 후의 반도체 웨이퍼를 장착부에 포스트큐어에 의해 영구 접착하는 것이 가능한 일체형 다이싱 다이 본딩용 시트, 및 이를 이용한 반도체 장치(특히, MEMS 디바이스를 포함한다)의 제조 방법을 제공할 수 있다.
본 발명에 관한 실리콘 접착성 시트는 실질적으로 가교 반응이 완결된 상태로 제공되기 때문에, 실온하에서 베이스 필름이나 그의 아크릴계 PSA층과 밀착한 상태에서도, 양자간이 계면 박리성을 유지한다고 하는 보존성이 우수하며, 다이싱 가공 시의 칩의 비산이나 치핑, 크랙 등의 문제가 없고, 다이싱 테이프로부터의 박리 후의 접착성이 우수하며 접착층의 두께의 안정성이 우수하다는 특징이 있다.
아울러, 본 발명에 관한 실리콘계 접착 시트는 가열 압착 등의 공정을 거치지 않고, 당해 시트 자체가 진동 등에 대해 반도체 칩 등을 일시적으로 유지하여, 기재 상에 가고정 가능한 정도의 미세 점착성을 유지하고 있으며, 또한 반도체 칩 배치 후 50℃ 이상의 가열 전이면, 응집 파괴 등의 영구 접착을 발생시키지 않고, 계면 박리에 의해 분리하여 칩을 재배치하는 것이 가능하다. 이 때문에, 본 발명에 관한 일체형 다이싱 다이 본딩용 시트를 이용하여 다이싱에 의해 개편화한 칩은 반도체용 기재 상에 배치된 경우, 진동 등에 대해 칩의 위치 어긋남이나 박락(剝落)과 같은 문제를 발생시키기 어렵고, 또한 소망에 따라 풀 잔여물의 문제 없이 기재 상에서 계면 박리하여 칩의 재배치도 가능하다.
따라서, 이러한 실리콘 접착성 시트를 포함하는 일체형 다이싱 다이 본딩용 시트의 사용에 의해, MEMS 디바이스를 포함하는 소형 반도체 장치의 생산 효율 및 수율을 개선하는 것이 가능하게 된다.
도 1은 실시예의 일체형 다이싱 다이 본딩용 시트를 이용하여 반도체 웨이퍼를 다이싱했을 때의 상면에서의 관찰 사진이다.
도 2는 실시예의 일체형 다이싱 다이 본딩용 시트를 이용하여 반도체 웨이퍼를 다이싱했을 때의 측면에서의 관찰 사진이다.
본 발명에 관한 일체형 다이싱 다이 본딩용 시트는 베이스 필름과 그의 표면 위에 적층된 실리콘계 접착 시트로 이루어지며, 베이스 필름측 및 실리콘계 접착 시트측에 박리성의 보호층을 마련할 수도 있다. 특히, 실리콘계 접착 시트측의 표면은 미세 점착성이기 때문에, 보호층에 의해 완전히 피복되어 있는 것이 보존 안정성의 견지에서 특히 바람직하다. 아울러, 본 발명에 관한 일체형 다이싱 다이 본딩용 시트는 실리콘계 접착 시트의 표면이 미세 점착성이며, 베이스 필름 위의 아크릴 PSA층 등과 장기간 밀착해도 용이하게 계면 박리할 수 있고, 또한 시트 자체의 응력 완화 특성을 최대한으로 살리기 때문에, 베이스 필름과 실리콘계 접착 시트 사이에 박리성의 하지층 등을 마련할 필요가 없고, 양자를 직접 일체화한 적층 구조인 것이 바람직하다.
베이스 필름은 이른바 다이싱 테이프에 사용되는 것이며, 당해 필름의 길이 및 폭 방향으로 신축성을 갖는 것이 바람직하고, 구체적으로는 폴리에틸렌 필름, 폴리염화비닐 필름, 폴리부텐 필름, 폴리부타디엔 필름, 폴리우레탄 필름, 폴리에스테르 필름, 폴리아미드 필름, 에틸렌-아세트산비닐 공중합체 필름, 에틸렌-(메타)아크릴산 공중합체 필름, 에틸렌-(메타)아크릴산메틸 공중합체 필름, 에틸렌-(메타)아크릴산에틸 공중합체 필름 등의 연질 수지제 필름이 적합하다. 베이스 필름은 복수의 필름이 적층된 것일 수도 있다. 베이스 필름의 두께는 특별히 제한되는 것은 아니지만, 통상은 10~300 μm 정도이며, 바람직하게는 50~200 μm 정도이다.
베이스 필름의 표면에는, 얇은 점착제층이 형성되어 있을 수도 있으며, 당해 점착제층으로서는 아크릴계, 비닐계, 폴리우레탄계, 실리콘계, 폴리에스테르계의 관용의 점착제를 사용할 수 있다. 이들 관용의 점착제 중에서는, 점착성의 점에서 아크릴계 점착제가 바람직하다. 또한, 베이스 필름 상의 상기 각종 점착제층은 고에너지선(예를 들어 자외선)의 조사 등에 의해 그의 박리력이 변화하는 성질을 구비하고 있을 수도 있다. 본 발명에 관한 실리콘계의 접착 시트는 실질적으로 가교 반응이 완결되어 있으며, 실온에서는 저반응성이기 때문에, 아크릴계 점착제층 등과 붙인 상태에서 실온에서 장기간 보관해도 양자간의 양호한 밀착성과 계면 박리성을 유지할 수 있으며, 일체형 다이싱 다이 본딩용 시트 전체적으로 보존 안정성이 우수한 것이다.
아크릴계 점착제는 아크릴계 단독 또는 공중합체를 주성분으로 한다. 아크릴계 단독 중합체는 아크릴산 또는 아크릴산 에스테르의 호모폴리머이며, 아크릴계 공중합체는 통상 C1~C18 알킬기를 에스테르부에 갖는 아크릴산 에스테르를 주모노머와, 임의로, 수산기, 카복실기, 아미노기 등의 관능기를 갖는 공중합 가능한 부모노머의 코폴리머이다. 아크릴계 단독 또는 공중합체의 분자량은 특별히 한정되는 것은 아니지만, 중량 평균 분자량이 1.0×105~1.0×106이며, 특히 바람직하게는 4.0×105~8.0×105이다. 또한, 상기 관능기를 갖는 아크릴계 공중합체를 포함하는 점착제에 적절히 가교제를 첨가하여, 점착력 및 응집력을 제어할 수 있다. 이러한 가교제로는 다가 이소시아네이트 화합물, 다가 에폭시 화합물, 다가 아지리딘 화합물, 금속 킬레이트 화합물 등을 들 수 있다. 이러한 아크릴계 점착제는 단일의 또는 2종류 이상의 아크릴계 단독 또는 공중합체를 포함할 수 있으며, 또한 각종 첨가제를 포함할 수도 있다.
상기 점착제층이 베이스 필름 표면에 형성되어 있는 경우에는, 베이스 필름과 실리콘 접착 시트를 보다 양호하게 일체화하는 것이 가능하게 된다. 점착제층의 층 두께는 바람직하게는 1~50 μm이며, 특히 바람직하게는 5~30 μm이다. 아울러, 베이스 필름 자체가 실리콘 접착 시트와의 양호한 점착성을 갖는 재질로 이루어지는 경우, 또는 베이스 필름이 실리콘 접착 시트와의 양호한 고착을 가져오는 표면 구조를 구비하는 경우에는, 상기 점착제층은 없어도 무방하다.
본 발명에 관한 실리콘계 접착 시트는 피착체에 점착한 후, 이를 가열 등을 함으로써, 당해 피착체에 대한 영구 접착성을 발현하는 것이다. 여기서, 영구 접착이란, 당해 피착체로부터 실리콘계 접착 시트 또는 그의 경화물(가열에 의해 얻어진 포스트큐어 경화물을 포함함)을 박리시키는 경우, 그의 박리 모드가 실리콘계 접착 시트 또는 그의 경화물인 접착층이 접착면의 거의 전면에서 응집 파괴를 발생시켜, 피착체 위에 잔류하는 접착 상태이다. 아울러, 여기서, 접착면의 거의 전면이란, 전체의 적어도 과반(50% 이상)의 범위에서 응집 파괴가 발생하는 것이며, 이른바 얼룩 모양으로 접착층의 응집 파괴가 발생할 수도 있다.
본 발명의 실리콘계 접착 시트는 100~200℃의 범위에서 3시간 가열한 경우, 영구 접착성을 발현하는데, 100℃ 이하의 온도 또는 3시간 이하의 가열 시간을 선택하는 것도 가능하다. 구체적으로는, 본 발명의 실리콘계 접착 시트를 반도체 장치의 제조에 이용하는 경우, 50~200℃, 또는 50~150℃의 범위에서의 가열이 적합하다. 또한, 가열 시간은 반도체 장치의 크기나 가열 장치(오븐, 다이 어태치(die attach) 프레스)의 규모 등에 따라 적절히 선택 가능하지만, 수초~수시간의 범위인 것이 생산 효율상 바람직하다. 또한, 소망에 따라, 저온 단시간의 접착이나 접착 시간의 저감을 목적으로, 자외선 등의 고에너지선의 조사를 조합할 수도 있다. 아울러, 200℃ 이상의 고온에서 접착시킨 경우, 특히 MEMS 등의 소형 반도체 장치에서는 동작 불량의 원인이 되는 경우가 있어, 영구 접착성의 실현 조건으로서 바람직하지 않다.
본 발명에 관한 실리콘계 접착 시트는 상기 가열 등에 의해 피착체에의 영구 접착성을 발현하기 전 단계에서 그 시트 표면이 적절한 미세 점착성을 갖는 것을 특징으로 하며, 구체적으로는, 피착체에 대해 배치한 경우에 박리 모드가 계면 박리이며, 박리 시에 접착층 그 자체가 파괴되지 않고, 약간의 이행 성분을 제외하고 접착층이 거의 완전히 이탈하는 것을 의미한다. 특허문헌 1 등에 개시된 공지의 실리콘계 접착 시트는 미세 점착성을 가지지 않거나, 그 정도가 불충분 또는 과잉이며, 특히 MEMS 디바이스를 포함하는 소형 반도체 장치의 제조에서의 사용에 적합한 것이 아니다. 특히, 실리콘계 접착 시트가 미세 점착성을 가지지 않는 경우, 특히 MEMS 디바이스에 이용하는 반도체 칩의 배치 등에 있어서 위치 결정이나 재배치가 곤란하며, 반도체의 제조 공정에서 미세 점착성이 요구되는 배치 공정을 거친 후, 가열에 의해 당해 시트를 영구 접착시키는 것이 가능한 점이 본 발명의 실리콘계 접착 시트의 중요한 특징이다.
보다 구체적으로는, 본 발명에 관한 실리콘계 접착 시트는 가열 전에는, 접착면의 다른 비점착성 기재로부터의 박리 모드가 계면 박리이고, 당해 접착면을 50~200℃의 범위에서 가열한 후에는, 당해 접착면의 다른 비점착성 기재로부터의 박리 모드가 응집 파괴로 변화하여, 영구 접착성을 나타내는 실리콘계 접착 시트이다. 아울러, 여기서 비점착성 기재란, 반도체 칩, 반도체 웨이퍼, 리드 프레임, 수지 기판, 세라믹 기판, 적층된 반도체 칩, 스테인리스판 등, 그 자체로는 점착성을 나타내지 않는 기재를 의미한다.
반대로 말하면, 본 발명에 관한 실리콘계 접착 시트는 실질적으로 가교 반응이 완결되어 있으며, 실온에서는 저반응성이기 때문에, 50℃ 이하, 특히 실온하에서는 영구 접착성을 발현하지 않고, 미세 점착성 및 피착체에 대한 계면 박리성을 유지하기 때문에, 베이스 필름에 대해 임시로 아크릴계 PSA층 등의 점착제층 등과 접합시킨 상태에서 실온에서 장기간 보관해도, 양자간의 양호한 밀착성과 계면 박리성을 유지할 수 있으며, 일체형 다이싱 다이 본딩용 시트 전체적으로 보존 안정성이 우수한 것이다. 이 때문에, 본 발명에 관한 일체형 다이싱 다이 본딩용 시트에 있어서, 하지층 등의 다이싱 후의 베이스 필름의 박리를 목적으로 하는 구성은 불필요하며, 후술하는 실리콘계 접착 시트의 응력 완화 특성을 최대한 발현할 수 있다.
이러한 실리콘 접착 시트는 적합하게는 가열 전의 실리콘계 접착 시트에 대해, 텍스처 애널라이저를 이용하여 당해 시트의 어느 표면에 대해, 직경 8 mm의 스테인리스제 프로브를 시트 표면에 대해 0.01 mm/초의 속도로 하강시키고, 50 gf의 하중이 걸리고 나서 0.5초 유지하고, 그 후 0.5 mm/초의 속도로 프로브를 상승시켰을 때, 당해 접착 시트가 프로브로부터 계면 박리하며, 또한 그 접착력의 극대값을 나타내며, 또한, 당해 접착력의 극대값을 나타내는 표면을 100~200℃의 범위에서 3시간 가열한 경우, 당해 접착면의 다른 비점착성 기재로부터의 박리 모드가 응집 파괴로 변화하여, 영구 접착성을 나타내는 것을 특징으로 하는 것이다. 여기서, 상기 가열 조건은 본 발명에 관한 실리콘 접착 시트의 영구 접착성의 유무를 확인하기 위한 시험 조건이며, 실제의 영구 접착성을 발현시킴에 있어서, 50~100℃의 저온을 선택할 수도 있고, 3시간 미만 또는 3시간을 초과하는 가열 시간을 선택할 수도 있다. 이들 가열 조건은 기재의 종류나 반도체 등의 제조 조건에 따라 적절히 선택하는 것이 가능하다. 또한, 상기 접착력의 극대값은 10 gf 이상의 값 또는 15 gf 이상의 값일 수 있으며, 10 gf~500 gf, 50 gf~400 gf의 범위인 것이 바람직하다. 아울러, 상기 어느 표면은 편면일 수도 있고, 양면일 수도 있으며, 각 면에서 접착력의 극대값을 나타내는 인장 거리 내지 접착력의 극대값이 상이할 수도 있다. 본 발명의 목적상, 당해 표면은 반도체 칩 또는 반도체 웨이퍼를 반도체 기재 위의 장착부에 접착하는 면인 것이 바람직하다. 당해 접착면은 그 후의 가열 등에 의해 반도체 기재 상에 영구 접착(=다이 본딩)된다.
본 발명은 특히 MEMS 디바이스를 포함하는 소형 반도체 장치의 제조에 적합한 미세 점착력을 구비한 일체형 다이싱 다이 본딩용 시트를 제공하는 것이며, 상기 조건을 만족하는 실리콘계 접착 시트는 그 조성에 상관없이 본 발명의 목적을 달성 가능하다. 즉, 텍스처 애널라이저를 이용하여, 직경 8 mm의 스테인리스제 프로브를 시트 표면에 대해 0.01 mm/초의 속도로 하강시키고, 50 gf의 하중이 걸리고 나서 0.5초 유지하고, 그 후 0.5 mm/초의 속도로 프로브를 상승시켰을 때 접착력의 극대값을 갖는 실리콘계 접착 시트를 선택함으로써, 칩 등의 기재 상에서의 일시 유지성 및 가고정에 적합하며, 진동 등에 의한 위치 어긋남이나 박락의 문제를 발생시키지 않고 반도체 장치의 다이 본딩이 가능하게 된다. 한편, 상기 시험에서 접착력의 극대값을 가지지 않는 실리콘계 접착 시트를 사용하면, 진동 등에 수반하여 칩 등이 기재로부터 용이하게 소정 위치로부터 어긋나기도 하고, 박락되는 경우가 있다.
본 발명에 관한 실리콘계 접착 시트에 대해 상기와 같은 미세 점착성 및 계면 박리 특성을 실현하는 방법은 한정되지 않으며, 시트를 형성하는 가교성 실리콘 조성물에 대해 그의 주제 내지 가교제의 제어, 상기 조성물의 가교 밀도(SiH/Vi비)의 제어, 상기 조성물 중의 실리콘 레진 등의 미세 점착성 부여 성분의 선택 또는 첨가, 상기 조성물에 대한 접착 부여제의 선택 또는 첨가, 상기 조성물을 경화시킬 때의 기재 접촉면의 화학적 수식 등으로부터 선택되는 1종류 또는 2종류 이상의 수단을 조합하여 해결 가능한데, 특히 후술하는 하이드로실릴화 반응용 촉매를 이용하여 경화하는 가교성 실리콘 조성물의 가교물로서, 그의 주제인 알케닐기를 갖는 오가노폴리실록산 100질량부에 대해 0.1~5.0질량부의 범위로 적어도 1종의 접착 촉진제(적합하게는, 특정 접착 촉진제 또는 그 조합)를 포함하며, 또한 그의 SiH/Vi비가 1.0~3.0의 범위에 있고, 그의 접착 시트 표면이 미세 점착성이며, 베이스 필름으로부터 계면 박리 가능한 점착 특성을 구비한다.
본 발명의 실리콘계 접착 시트는 상기 영구 접착성의 발현과 텍스처 애널라이저를 이용하여 특정되는 미세 점착성의 표면을 구비하는 외에, 그 조성면이나 제조 방법에 있어서 특별히 제한되는 것은 아니지만, 적합하게는 가교성 실리콘 조성물의 가교물에 의해 형성되어 있는 것이 바람직하다.
이 접착성 시트를 형성하는 가교물의 가교 정도는 한정되지 않으나, 베이스 필름에 대한 계면 박리 특성 외, 가열 전후에 실리콘계 접착 시트의 두께 변화를 억제하는 견지에서, 가교성 실리콘 조성물을 가교시켜, 그 가교 반응이 실질적으로 완료되어 있는 것이 바람직하다. 가교 반응이 충분히 진행되어 있지 않은 경우, 가열 후의 두께 변화 등의 원인이 되는 경우가 있다.
당해 실리콘계 접착 시트는 상기 미세 점착성의 표면(편면 또는 양면)이며, 상기 접착력의 극대값을 갖는 표면이, 50~200℃의 범위에서의 가열에 의해 접촉한 피착체에 대한 영구 접착성을 발현하는 것이 바람직하며, 당해 층이 가교성 실리콘 조성물의 가교물에 의해 형성되어 있는 것이 바람직하다. 여기서, 그 내부 구조는 한정되지 않으며, 예를 들어 내부에 실리콘 고무 시트, 폴리이미드 수지 시트, 폴리에스테르 수지 시트, 에폭시 수지 시트 등의 유기 수지 지지체, 또는 실리카 입자, 유리 입자, 알루미나 입자 등의 무기질 충전제 또는 실리콘 고무 입자, 폴리이미드 수지 입자, 폴리에스테르 수지 입자, 에폭시 수지 입자 등의 유기질 충전제를 함유하고 있을 수도 있다. 이러한 실리콘계 접착성 시트의 형상은 한정되지 않으며, 그 두께는 한정되지 않으나, 실용상 바람직하게는 1~5000 μm의 범위 내이고, 특히 바람직하게는 10~1000 μm의 범위 내이고, 10~500 μm의 범위 내일 수도 있다.
특히, 본 발명의 실리콘계 접착성 시트는 가교성 실리콘 조성물의 가교물에 대해 박리성을 갖는 기재 사이에서 당해 조성물을 가교시켜 이루어지는 것인 것이 바람직하며, 당해 기재의 적어도 한쪽이 당해 조성물에 접하는 면에 산소 원자 및/또는 황 원자를 갖는 것인 것이 특히 바람직하다.
이 산소 원자는 카보닐기, 알콕시기, 에스테르기 및 에테르기로 이루어진 군으로부터 선택되는 기를 구성하는 원자인 것이 바람직하다. 또한, 이 황 원자는 설폰기 및 티오에테르기로 이루어진 군으로부터 선택되는 기를 구성하는 원자인 것이 바람직하다. 이러한 박리성을 갖는 기재 표면의 산소 원자 및/또는 황 원자, 특히는 산소 원자 및/또는 황 원자를 구성 원자로 하는 기의 유무는, 예를 들어 원소 분석, 형광 X선 분석, X선 마이크로애널라이저 분석, 적외선 흡수 분석, ESCA 분석 등으로 용이하게 확인할 수 있다. 또한, 이러한 원자, 또는 기의 함유량은 한정되지 않으며, 상기 분석 방법에 의해 검출할 수 있는 정도의 함유량이면 무방하다.
이러한 원자 또는 기를 가지며, 박리성을 갖는 기재로서는, 구성 분자 중에 이러한 원자 또는 기를 갖는 폴리에스테르 수지, 폴리에테르 수지, 폴리에테르 에테르 케톤 수지, 에폭시 수지, 페놀 수지, 폴리옥시메틸렌 수지, 폴리아미드 수지, 폴리에테르이미드 수지, 폴리설폰 수지, 폴리에테르설폰 수지, 폴리페닐렌 설파이드 수지가 예시되며, 추가로, 구성 분자 중에 이러한 원자 또는 기를 가지지 않는 폴리에틸렌 수지, 폴리프로필렌 수지, 불소 수지 등의 표면을 코로나 처리, 글로우 처리, 플라즈마 처리, 오존 처리, 자외선 처리 등, 또는 그 외 물리적 및/또는 화학적 처리에 의해 그의 표면에 화학적으로 결합한 산소 원자 및/또는 황 원자, 또는 이러한 원자를 구성 원자로 하는 기를 도입한 것이 예시된다. 또한, 이들 유기 수지만으로 이루어지는 기재일 수도 있고, 이들 유기 수지로 이루어지는 복합재일 수도 있다. 또한, 이 기재는 가교성 실리콘 조성물의 가교물에 대해 유전율 및/또는 굴절률이 큰 기재인 것이 바람직하다.
이들 기재의 형상은 한정되는 것은 아니지만, 시트상 기재를 이용한 경우에는, 이 실리콘계 접착성 시트의 보호재로서 그대로 이용할 수 있기 때문에 바람직하며, 예를 들어 반도체 칩 및 당해 칩 장착부 등의 피착체에 이를 점착할 때, 이 보호재를 벗겨 사용할 수 있기 때문에 바람직하다. 또한, 이 실리콘계 접착성 시트의 제조 후에 다른 박리성 기재에 다시 붙일 수도 있다. 이 경우의 박리성 기재는 한정되지 않는다.
예를 들어, 본 발명의 실리콘계 접착성 시트가 가교성 실리콘 조성물의 가교물이고, 당해 가교물에 대해 박리성을 갖는 기재의 사이에서 당해 조성물을 가교시켜 이루어지는 경우, 최종적으로 얻어지는 것은 당해 시트에 대해 박리성을 갖는 기재 사이에 협지되어 있으며, 적합하게는, 적어도 한쪽의 기재가 당해 시트와의 접촉면에 산소 원자 또는 황 원자를 갖는 것을 특징으로 하는 실리콘계 접착성 시트이다.
보호층은 본 발명에 관한 일체형 다이싱 다이 본딩용 시트의 베이스 필름층 및 실리콘 접착 시트의 외면에 적층되어, 양자의 표면을 보호하고, 반도체 웨이퍼 등에 대한 접착성을 양호하게 유지하기 위한 보호 필름층이며, 그의 성질상, 박리성 필름인 것이 바람직하다.
특히 본 발명에서는, 일체형 다이싱 다이 본딩용 시트를 구성하는 실리콘 접착 시트 표면 전체가 보호층으로 피복되어 있는 것이 바람직하며, 당해 보호층은 먼저 실리콘 접착 시트의 제조 시에 사용한 박리성을 갖는 기재를 그대로 이용하는 것이 간편하고 또한 바람직하다. 구체적으로는, 2매의 박리성을 갖는 기재 사이에 담지된 실리콘 접착 시트에 대해, 그 편측의 박리성을 갖는 기재만을 제거하여 실리콘 접착 시트의 접착면을 노출시키고, 상기 베이스 필름과 붙임으로써, 베이스 필름/실리콘 접착 시트/보호층(=박리성을 갖는 기재)으로 이루어지는 일체형 다이싱 다이 본딩용 시트를 제작할 수 있다.
[가교성 실리콘 조성물]
이 실리콘계 접착성 시트에 있어서, 가교성 실리콘 조성물로서는 하이드로실릴화 반응형의 것을 사용하는 것이 바람직하며, 특히 이 하이드로실릴화 반응형 가교성 실리콘 조성물로서, (A) 1분자 중에 적어도 2개의 규소 원자 결합 알케닐기를 갖는 오가노폴리실록산, (B) 1분자 중에 적어도 2개의 규소 원자 수소 원자를 갖는 오가노폴리실록산, (C) 적어도 1종의 접착 촉진제, 및 (D) 하이드로실릴화 반응용 촉매로 적어도 이루어지는 가교성 실리콘 조성물인 것이 바람직하다.
이 (A) 성분은 상기 조성물의 주제이며, 1종 또는 2종 이상의 알케닐기 함유 오가노폴리실록산으로 구성된다. 이러한 알케닐기 함유 오가노폴리실록산의 분자 구조는 특별히 한정되지 않으며, 예를 들어 직쇄상, 분지쇄상, 환상, 삼차원 망상 구조, 및 이들의 조합을 들 수 있다. 또한, (A) 성분 중의 규소 원자 결합 알케닐기로서는, 비닐기, 알릴기, 부테닐기, 펜테닐기, 헥세닐기가 예시되며, 특히 비닐기인 것이 바람직하다. 이 알케닐기의 결합 위치로서는, 분자쇄 말단 및/또는 분자쇄 측쇄가 예시된다. 또한, (A) 성분 중의 알케닐기 이외의 규소 원자에 결합한 기로서는, 메틸기, 에틸기, 프로필기, 부틸기, 펜틸기, 헥실기, 헵틸기 등의 알킬기; 페닐기, 톨릴기, 크실릴기, 나프틸기 등의 아릴기; 벤질기, 페네틸기 등의 아르알킬기; 클로로메틸기, 3-클로로프로필기, 3,3,3-트리플루오로프로필기 등의 할로겐화 알킬기 등의 치환 또는 비치환의 1가 탄화수소기가 예시되며, 특히 메틸기, 페닐기인 것이 바람직하다. 또한, 얻어지는 실리콘계 접착성 시트가 우수한 내한성을 갖고, 이 실리콘계 접착성 시트를 이용하여 제작한 반도체 장치의 신뢰성이 보다 향상되기 때문에, (A) 성분 중의 규소 원자에 결합한 유기기에 대한 페닐기의 함유량이 1몰% 이상인 것이 바람직하며, 추가로, 이것이 1~60몰%의 범위 내인 것이 바람직하고, 특히는 이것이 1~30몰%의 범위 내인 것이 바람직하다. 또한, (A) 성분의 점도는 한정되지 않으나, 25℃에서의 점도가 100~1,000,000 mPa·s의 범위 내인 것이 바람직하다.
특히 적합하게는, (A) 성분은 직쇄상의 알케닐기 함유 오가노폴리실록산이며, 적어도 분자쇄 양말단에 알케닐기를 함유하는 것이 바람직하고, 분자쇄 양말단에만 알케닐기를 함유하고 있을 수도 있다. 이러한 (A) 성분으로서는 특별히 한정되지 않으나, 예를 들어 분자쇄 양말단 디메틸비닐실록시기 봉쇄 디메틸폴리실록산, 분자쇄 양말단 디메틸비닐실록시기 봉쇄 디메틸실록산·메틸페닐실록산 공중합체, 분자쇄 양말단 트리메틸실록시기 봉쇄 디메틸실록산·메틸비닐실록산 공중합체, 분자쇄 양말단 트리메틸실록시기 봉쇄 디메틸실록산·메틸비닐실록산·메틸페닐실록산 공중합체, 분자쇄 양말단 실라놀기 봉쇄 디메틸실록산·메틸비닐실록산 공중합체, 이들 중합체의 메틸기의 일부가 에틸기, 프로필기 등의 메틸기 이외의 알킬기나 3,3,3-트리플로로프로필기 등의 할로겐화 알킬기로 치환된 중합체, 이들 중합체의 비닐기가 알릴기, 부테닐기, 헥세닐기 등의 비닐기 이외의 알케닐기로 치환된 중합체, 및 이들 중합체의 2종 이상의 혼합물을 들 수 있다. 아울러, 이들 알케닐기 함유 오가노폴리실록산은 접점 장해 방지 등의 견지에서, 저분자량의 실록산 올리고머(옥타메틸테트라실록산(D4), 데카메틸펜타실록산(D5))가 저감 내지 제거되어 있는 것이 바람직하다.
(B) 성분은 상기 조성물의 가교제이며, 1분자 중에 적어도 2개의 규소 원자 결합 수소 원자를 갖는 오가노폴리실록산이다. 이 (B) 성분의 분자 구조로서는, 직쇄상, 일부 분지를 갖는 직쇄상, 분지쇄상, 환상, 망상이 예시된다. 또한, (B) 성분 중의 규소 원자에 결합한 수소 원자의 결합 위치로서는, 분자쇄 말단 및/또는 분자쇄 측쇄가 예시된다. 또한, (B) 성분 중의 수소 원자 이외의 규소 원자에 결합한 기로서는, 치환 또는 비치환된 1가 탄화수소기가 예시되며, 특히 메틸기, 페닐기인 것이 바람직하다. 또한, 이 (B) 성분의 점도는 한정되지 않으나, 25℃에서의 점도가 1~1,000 mPa·s의 범위 내이며, 바람직하게는 1~500 mPa·s의 범위 내이다. 또한, 접점 장해 방지 등의 견지에서, 저분자량의 실록산 올리고머(옥타메틸테트라실록산(D4), 데카메틸펜타실록산(D5))가 저감 내지 제거되어 있을 수도 있다.
아울러, 본 발명 조성물을 경화하여 얻어지는 경화물의 유연성의 견지에서, (B) 성분의 구조 및 분자 중의 규소 원자 결합 수소 원자의 개수(평균값)를 설계할 수 있다. 예를 들어, 얻어지는 오가노폴리실록산 경화물의 유연성이나 부재로부터의 박리성이 우수하고, 수선·재이용 등의 리페어성을 개선하는 견지에서, 적어도 2개를 분자쇄 측쇄에 갖는 직쇄상의 오가노하이드로겐폴리실록산을 사슬 길이 연장제로서 사용할 수도 있으며, 경도가 높은 경화물을 얻는 목적으로, 측쇄에 다수의 규소 원자 결합 수소 원자 오가노하이드로겐폴리실록산을 가교제로서 사용할 수도 있으며, 이들을 병용할 수도 있다.
(B) 성분의 배합량은 상기 (A) 성분을 가교시키기에 충분한 양이며, 이는, 상기 (A) 성분 중의 규소 원자 결합 알케닐기 1몰에 대해, 본 성분 중의 규소 원자 결합 수소 원자가 0.5~10몰의 범위 내가 되는 양인 것이 바람직하고, 특히 이것이 1~3몰의 범위 내가 되는 양인 것이 바람직하다. 이는 상기 조성물에 있어서, (A) 성분 중의 규소 원자 결합 알케닐기 1몰에 대해, 본 성분 중의 규소 원자 결합 수소 원자가 상기 범위 미만의 몰수이면, 상기 조성물이 가교하지 않게 되는 경향이 있으며, 한편 이 범위를 초과하는 몰수이면, 상기 조성물을 가교하여 얻어지는 가교물의 내열성이 저하되는 경향이 있기 때문이다.
(C) 성분은 상기 조성물의 가교물에 양호한 접착성을 부여하기 위한 성분이고, 적어도 1종의 접착 촉진제로서, (i) 1분자 중에 규소 원자 결합 알케닐기 또는 규소 원자 결합 수소 원자와 규소 원자 결합 알콕시기를 적어도 1개씩 갖는 실록산, (ii) 1분자 중에 규소 원자 결합 알케닐기와 규소 원자 결합 알콕시기와 규소 원자 결합 에폭시 함유 1가 유기기를 적어도 1개씩 갖는 오가노실록산, (iii) 1분자 중에 규소 원자 결합 알콕시기를 적어도 1개 갖는 실란 또는 실록산과, 1분자 중에 규소 원자 결합 하이드록시기와 규소 원자 결합 알케닐기를 적어도 1개씩 갖는 오가노실록산의 혼합물 또는 반응 혼합물, 및 (iv) 1분자 중에 규소 원자 결합 알콕시기와 규소 원자 결합 에폭시기 함유 1가 유기기를 적어도 1개씩 갖는 오가노실란 또는 오가노실록산과, 1분자 중에 규소 원자 결합 하이드록시기와 규소 원자 결합 알케닐기를 적어도 1개씩 갖는 오가노실록산의 혼합물 또는 반응 혼합물로 이루어진 군으로부터 선택되는 적어도 1종의 접착 촉진제가 적합하다.
이 (C) 성분 중, 1분자 중에 규소 원자 결합 알케닐기 또는 규소 원자 결합 수소 원자, 및 규소 원자 결합 알콕시기를 각각 적어도 1개씩 갖는 실록산의 분자 구조로서는, 직쇄상, 일부 분지를 갖는 직쇄상, 분지쇄상, 환상, 망상이 예시되며, 특히 직쇄상, 분지쇄상, 망상인 것이 바람직하다. 이 실록산 중의 규소 원자 결합 알케닐기로서는, 비닐기, 알릴기, 부테닐기, 펜테닐기, 헥세닐기가 예시되며, 특히 비닐기인 것이 바람직하다. 또한, 이 실록산 중의 규소 원자 결합 알콕시기로서는, 메톡시기, 에톡시기, 프로폭시기, 부톡시기, 메톡시에톡시기가 예시되며, 특히 메톡시기인 것이 바람직하다. 또한, 이 실록산 중의 알케닐기, 수소 원자, 및 알콕시기 이외의 규소 원자에 결합한 기로서는, 메틸기, 에틸기, 프로필기, 부틸기, 펜틸기, 헥실기, 헵틸기 등의 알킬기; 페닐기, 톨릴기, 크실릴기, 나프틸기 등의 아릴기; 벤질기, 페네틸기 등의 아르알킬기; 클로로메틸기, 3-클로로프로필기, 3, 3, 3-트리플루오로프로필기 등의 할로겐화 알킬기 등의 치환 또는 비치환의 1가 탄화수소기; 3-글리시독시프로필기, 4-글리시독시부틸기 등의 글리시독시알킬기; 2-(3, 4-에폭시사이클로헥실)에틸기, 3-(3, 4-에폭시사이클로헥실)프로필기 등의 (3, 4-에폭시사이클로헥실)알킬기; 4-옥시라닐부틸기, 8-옥시라닐옥틸기 등의 옥시라닐알킬기 등의 에폭시 함유 1가 유기기가 예시되며, 각종 기재에 대해서도 양호한 접착성을 부여할 수 있기 때문에, 1분자 중에 이 에폭시 함유 1가 유기기를 적어도 1개 갖는 것이 바람직하다. 이러한 실록산의 점도는 한정되지 않으나, 25℃에서 1~500 mPa·s의 범위 내인 것이 바람직하다.
또한, 이 (C) 성분 중, 규소 원자 결합 알콕시기를 적어도 1개 갖는 실란 또는 실록산과, 1분자 중에 규소 원자 결합 하이드록시기와 규소 원자 결합 알케닐기를 각각 적어도 1개씩 갖는 오가노실록산의 혼합물에 있어서, 전자의 실란 중의 규소 원자에 결합한 알콕시기로서는, 메톡시기, 에톡시기, 프로폭시기, 부톡시기, 메톡시에톡시기가 예시되며, 특히 메톡시기인 것이 바람직하다. 또한, 이 실란의 규소 원자에는 상기 알콕시기 이외에, 알킬기; 알케닐기; 아릴기; 아르알킬기; 할로겐화 알킬기 등의 치환 또는 비치환의 1가 탄화수소기; 3-글리시독시프로필기, 4-글리시독시부틸기 등의 글리시독시알킬기; 2-(3,4-에폭시사이클로헥실)에틸기, 3-(3, 4-에폭시사이클로헥실)프로필기 등의 (3,4-에폭시사이클로헥실)알킬기; 4-옥시라닐부틸기, 8-옥시라닐옥틸기 등의 옥시라닐알킬기 등의 에폭시 함유 1가 유기기를 가지고 있을 수도 있으며, 각종 기재에 대해서도 양호한 접착성을 부여할 수 있기 때문에, 이 에폭시 함유 1가 유기기를 1분자 중에 적어도 1개 갖는 것이 바람직하다.
또한, 전자의 실록산의 분자 구조로서는, 직쇄상, 일부 분지를 갖는 직쇄상, 분지쇄상, 환상, 망상이 예시되며, 특히 직쇄상, 분지쇄상, 망상인 것이 바람직하다. 이 실록산 중의 규소 원자에 결합한 알콕시기로서는 메톡시기인 것이 바람직하다. 또한, 이 실록산의 규소 원자에는 상기 알콕시기 이외에, 알킬기; 알케닐기; 아릴기; 아르알킬기; 할로겐화 알킬기 등의 치환 또는 비치환의 1가 탄화수소기; 3-글리시독시프로필기, 4-글리시독시부틸기 등의 글리시독시알킬기; 2-(3,4-에폭시사이클로헥실)에틸기, 3-(3,4-에폭시사이클로헥실)프로필기 등의 (3,4-에폭시사이클로헥실)알킬기; 4-옥시라닐부틸기, 8-옥시라닐옥틸기 등의 옥시라닐알킬기 등의 에폭시 함유 1가 유기기를 가지고 있을 수도 있으며, 각종 기재에 대해서도 양호한 접착성을 부여할 수 있기 때문에, 이 에폭시 함유 1가 유기기를 1분자 중에 적어도 1개 갖는 것이 바람직하다. 이러한 실록산의 점도는 한정되지 않으나, 25℃에서 1~500 mPa·s의 범위 내인 것이 바람직하다.
또한, 후자의 오가노실록산의 분자 구조로서는, 직쇄상, 일부 분지를 갖는 직쇄상, 분지쇄상, 환상, 망상이 예시되며, 특히 직쇄상, 분지쇄상, 망상인 것이 바람직하다. 이 오가노실록산 중의 규소 원자에 결합한 알케닐기로서는, 비닐기, 알릴기, 부테닐기, 펜테닐기, 헥세닐기가 예시되며, 특히 비닐기인 것이 바람직하다. 또한, 이 오가노실록산 중의 하이드록시기 및 알케닐기 이외의 규소 원자에 결합한 기로서는, 알킬기; 아릴기; 아르알킬기; 할로겐화 알킬기 등의 치환 또는 비치환의 1가 탄화수소기가 예시된다. 이러한 오가노실록산의 점도는 한정되지 않으나, 25℃에서 1~500 mPa·s의 범위 내인 것이 바람직하다.
이 규소 원자 결합 알콕시기를 적어도 1개 갖는 실란 또는 실록산과, 1분자 중에 규소 원자 결합 하이드록시기와 규소 원자 결합 알케닐기를 각각 적어도 1개씩 갖는 오가노실록산의 비율은 한정되지 않으나, 특히 양호한 접착성을 부여할 수 있기 때문에, 전자의 실란 또는 실록산과 후자의 오가노실록산의 중량 비율이 1/99~99/1의 범위 내인 것이 바람직하다.
본 발명의 접착 부여제로서는, 아미노기 함유 유기기를 갖는 알콕시실란과 에폭시기 함유 유기기를 갖는 알콕시실란의 반응 혼합물을 사용할 수 있으며, 그 반응 비율은 몰비로 (1:1.5)~(1:5)의 범위 내에 있는 것이 바람직하고, (1:2)~(1:4)의 범위 내에 있는 것이 특히 바람직하다. 이 성분은 상기와 같은 아미노기 함유 유기기를 갖는 알콕시실란과 에폭시기 함유 유기기를 갖는 알콕시실란을 혼합하고, 실온하 또는 가열하에서 반응시킴으로써 용이하게 합성할 수 있다.
특히, 본 발명에서는, 일본 공개특허공보 제(평)10-195085호에 기재된 방법에 의해, 아미노기 함유 유기기를 갖는 알콕시실란과 에폭시기 함유 유기기를 갖는 알콕시실란을 반응시킬 때, 특히 알코올 교환 반응에 의해 환화시켜 이루어지는, 일반식:
[화 1]
{식 중, R1은 알킬기 또는 알콕시기이고, R2는 동일하거나 또는 상이한 일반식:
[화 2]
(식 중, R4는 알킬렌기 또는 알킬렌 옥시 알킬렌기이고, R5는 1가 탄화수소기이고, R6은 알킬기이고, R7은 알킬렌기이고, R8은 알킬기, 알케닐기, 또는 아실기이고, a는 0, 1, 또는 2이다.)
으로 표시되는 기로 이루어진 군으로부터 선택되는 기이고, R3은 동일하거나 또는 상이한 수소 원자 또는 알킬기이다.}
으로 표시되는 카르바실라트란(carbasilatrane) 유도체를 함유하는 것이 특히 바람직하다. 이러한 카르바실라트란 유도체로서 이하의 구조로 표시되는 1 분자 중에 알케닐기 및 규소 원자 결합 알콕시기를 갖는 실라트란 유도체가 예시된다.
[화 3]
당해 성분은 1분자 중에 적어도 2개의 알콕시실릴기를 가지며, 또한 그들의 실릴기 사이에 규소-산소 결합 이외의 결합이 포함되어 있는 유기 화합물이며, 단독으로도 초기 접착성을 개선하는 외에, 특히 다른 접착 부여제와 병용함으로써 본 접착 촉진제를 포함하여 이루어진 경화물에 가혹한 조건하에서의 접착 내구성을 향상시키는 기능을 한다.
(C) 성분의 배합량은 상기 조성물의 가교물에 양호한 접착성을 부여하기에 충분한 양이며, 예를 들어 (A) 성분 100중량부에 대해 0.01~20중량부의 범위 내가 되는 양인 것이 바람직하고, 특히 이것이 0.1~10중량부의 범위 내가 되는 양인 것이 바람직하다. 이는, (C) 성분의 배합량이 이 범위 미만의 양이면, 경화물의 접착성이 저하되는 경향이 있으며, 한편 이 범위를 초과해도 접착성에 영향은 없고, 오히려 실리콘계 접착성 시트의 안정성이 저하되는 경향이 있기 때문이다.
(D) 성분은 상기 조성물의 하이드로실릴화 반응에 의한 경화를 촉진하기 위한 촉매이며, 백금계 촉매, 로듐계 촉매, 팔라듐계 촉매가 예시되고, 본 조성물의 경화를 현저하게 촉진할 수 있기 때문에 백금계 촉매가 바람직하다. 특히, 백금-알케닐실록산 착체의 안정성이 양호하기 때문에, 1,3-디비닐-1,1,3,3-테트라메틸디실록산인 것이 바람직하다. 더욱이, 취급 작업성 및 조성물의 가사 시간(pot life) 개선의 견지에서, 열가소성 수지로 분산 또는 캡슐화한 미립자상의 백금 함유 하이드로실릴화 반응 촉매를 이용할 수도 있다. 아울러, 하이드로실릴화 반응을 촉진하는 촉매로서는, 철, 루테늄, 철/코발트 등의 비백금계 금속 촉매를 이용할 수도 있다.
(D) 성분의 배합량은 상기 조성물의 경화를 촉진하기에 충분한 양이며, 이는, 백금계 촉매를 사용하는 경우에는, 상기 조성물에서 백금 금속 원자가 질량 단위로 0.01~500 ppm의 범위 내가 되는 양, 0.01~100 ppm의 범위 내가 되는 양, 또는 0.01~50 ppm의 범위 내가 되는 양인 것이 바람직하다. (D) 성분의 배합량이 이 범위 미만의 양이면, 얻어지는 조성물의 경화 속도가 현저하게 늦어지는 경향이 있으며, 한편 이 범위를 초과하는 양이어도, 그다지 경화 속도에는 영향이 없고, 오히려 착색 등의 문제를 발생시키기 때문이다.
상기 조성물은 (A) 성분~(D) 성분을 균일하게 혼합함으로써 얻어진다. 이 조성물을 실온 또는 실온~200℃의 온도 범위, 바람직하게는 실온~150℃의 온도 범위로 가열함으로써 하이드로실릴화 반응시켜, 가교성 실리콘 조성물의 가교물인 본 발명의 실리콘계 접착성 시트를 형성할 수 있다. 상기 조성물을 가열할 때에는, 상기 조성물이 기재와 완전히 접착하여 박리가 불가능하게 되지 않도록 주의가 필요하다.
상기 조성물의 하이드로실릴화 반응 속도를 조정하여, 반경화상물 또는 완전 경화상물의 안정성을 향상시키기 위해, 상기 조성물에 하이드로실릴화 반응 억제제를 배합하는 것이 바람직하다. 이 하이드로실릴화 반응 억제제로서는, 3-메틸-1-부틴-3-올, 3,5-디메틸-1-헥신-3-올, 3-페닐-1-부틴-3-올 등의 아세틸렌계 화합물; 3-메틸-3-펜텐-1-인, 3,5-디메틸-3-헥센-1-인 등의 엔인 화합물; 1,3,5,7-테트라메틸-1,3,5,7-테트라비닐사이클로테트라실록산, 1,3,5,7-테트라메틸-1,3,5,7-테트라헥세닐사이클로테트라실록산 등의 사이클로알케닐실록산; 벤조트리아졸 등의 트리아졸 화합물 등을 특별히 제한없이 사용할 수 있다. 그의 배합량으로서는, 상기 조성물의 경화 조건에 따라 다르지만, (A) 성분 100중량부에 대해 0.00001~5중량부의 범위 내인 것이 실용상 바람직하다.
또한, 상기와 같은 가교성 실리콘 조성물에는, 그 외 임의의 성분으로서 침강 실리카, 흄드 실리카, 소성 실리카, 산화티탄, 알루미나, 유리, 석영, 알루미노 규산염, 산화철, 산화아연, 탄산칼슘, 카본 블랙, 탄화규소, 질화규소, 질화붕소 등의 무기질 충전제, 이들 충전제를 오가노할로실란, 오가노알콕시실란, 오가노실라잔 등의 유기 규소 화합물에 의해 처리한 무기질 충전제; 실리콘 수지, 에폭시 수지, 불소 수지 등의 유기 수지 미분말; 은, 구리 등의 도전성 금속 분말 등의 충전제, 염료, 안료, 난연재, 용제 등을 배합할 수 있다. 또한, 본 발명의 목적을 해치지 않는 한, 경화성 에폭시 수지, 경화성 에폭시 변성 실리콘 수지, 경화성 실리콘 변성 에폭시 수지, 경화성 폴리이미드 수지, 경화성 폴리이미드 변성 실리콘 수지, 경화성 실리콘 변성 폴리이미드 수지 등을 배합할 수 있다.
[실리콘계 접착성 시트의 제조 방법]
상기 실리콘계 접착성 시트는, 예를 들어 가교성 실리콘 조성물의 가교물에 대해 박리성을 갖는 기재의 사이에서 당해 조성물을 가교시켜 이루어지며, 당해 기재의 적어도 한쪽이 당해 조성물에 접하는 면에 산소 원자 및/또는 황 원자를 갖는 것인 것을 특징으로 하는 방법에 의해 제조할 수 있다. 이 산소 원자 및/또는 황 원자는 상기와 동일하다.
이 제조 방법에 있어서, 실리콘계 접착성 시트를 제조하는 방법으로서는, 가교성 실리콘 조성물을 상기 기재 사이에 끼워 넣은 상태에서 가교시키는 방법, 실리콘 고무 시트, 유기 수지 시트 등의 지지체의 양면에 당해 조성물을 균일하게 도포한 후, 이들 기재 사이에 끼워 넣은 상태에서 가교시키는 방법, 실리콘 고무 입자, 유기 수지 입자, 무기질계 입자 등의 충전제를 배합한 당해 조성물을 상기 기재 사이에 끼워 넣은 상태에서 가교시키는 방법이 예시된다. 이들 기재 사이에 끼워 실리콘계 접착성 시트를 조제하기 위해서는, 이를 쌍롤(twin roll)이나 프레스기 등에 의해 성형한 후, 또는 성형하면서, 가교성 실리콘 조성물을 가교시키는 것이 바람직하다.
[용도]
본 발명에 관한 일체형 다이싱 다이 본딩용 시트는 상기 구성을 구비하여 이루어지며, 반도체 칩 또는 반도체용 웨이퍼의 다이싱 및 개편화한 반도체 칩을 그 장착부에 접착하는 목적으로 사용되는 것인 것이 바람직하고, 특히 MEMS 디바이스의 제조에 이용하는 일체형 다이싱 다이 본딩용 시트인 것이 바람직하다. 여기서, MEMS 디바이스란, 일반적으로 Micro Electro Mechanical Systems로 불리는 반도체 미세 가공 기술을 이용하여 형성된 반도체 장치의 총칭이며, MEMS 칩을 구비한 가속도 센서나 각속도 센서 등의 관성 센서일 수 있다. 또한, 반도체 장치는 공지의 것이 특별히 제한없이 이용되며, 다이오드, 트랜지스터, 사이리스터, 모놀리식 IC, 하이브리드 IC, LSI, VLSI가 예시되고, 이들 반도체 장치(MEMS 디바이스를 포함한다)의 반도체 칩을, 본 발명에 관한 일체형 다이싱 다이 본딩용 시트에 의해 반도체 웨이퍼의 다이싱에 의한 개편화를 거쳐, 당해 칩 장착부에 가고정하고, 다시 가열 등에 의해 영구 접착하는 용도로 적합하게 이용할 수 있다.
[반도체 장치의 제조 방법]
본 발명의 일체형 다이싱 다이 본딩용 시트는 반도체 장치(적합하게는 MEMS 디바이스)의 제조에 적합하며, 공정을 갖는 반도체 장치의 제조 방법에 이용된다.
공정 1: 본 발명에 관한 일체형 다이싱 다이 본딩용 시트에서, 베이스 필름과 밀착하고 있지 않은 측의 실리콘계 접착 시트면을 노출시켜, 반도체용 웨이퍼의 배면에 적층하는 공정,
공정 2: 상기 공정 1에서 얻은 적층체를 다이싱에 의해 개편화하는 공정,
공정 3: 상기 공정 2에서 얻은 반도체용 웨이퍼의 개편으로부터, 베이스 필름을 계면 박리하여, 베이스 필름측의 실리콘계 접착 시트면을 노출하는 공정,
공정 4: 공정 3에서 노출시킨 실리콘계 접착 시트면을 통해, 개편화한 반도체용 웨이퍼를 반도체 기재 상에 배치하는 공정
공정 5: 공정 4에서 얻은 반도체용 웨이퍼의 개편이 실리콘계 접착 시트면에 의해 반도체 기재 상에 배치된 구조체를 50~200℃의 범위에서 가열함으로써, 반도체용 웨이퍼의 개편을 실리콘계 접착 시트에 의해 반도체 기재 상에 접착하는 공정
상기 공정 1은 상기 실리콘계 접착 시트를 반도체용 웨이퍼의 배면에 적층하는 공정이며, 압착 또는 미점착 표면에의 배치 등의 수단에 의해, 베이스 필름과 밀착한 실리콘계 접착 시트를 적어도 편면에 구비한 반도체용 웨이퍼를 제작하는 공정이다. 아울러, 이 때, 소망에 따라 사전에 웨이퍼에 전극이나 보호막을 형성해 둘 수도 있다. 또한, 실리콘계 접착 시트의 부착 후에 여분의 시트를 절단해 낼 수도 있다. 또한, 웨이퍼의 배면과 실리콘계 접착 시트의 접착력을 향상시키기 위한 가열을 수행할 수도 있다.
상기 공정 2는 이른바 다이싱 공정이며, 베이스 필름과 밀착한 실리콘계 접착 시트를 적어도 편면에 구비한 반도체용 웨이퍼를 반도체 칩으로 개편(다이)으로 하는 공정이다. MEMS 디바이스의 제작에서는, 종횡의 길이가 10 mm 이하, 적합하게는 5 mm 이하의 반도체 칩을 제작할 수도 있고 또한 바람직하다. 본 공정에서는, 상기와 같이 응력 완화성이 우수한 실리콘계 접착 시트를 통해 다이싱 테이프인 베이스 필름을 포함하는 반도체 웨이퍼의 다이싱으로 개편화되기 때문에, 다이싱 가공 시의 칩의 비산이나 치핑, 크랙 등의 문제가 발생하기 어렵다는 이점을 갖는다. 한편, 다이싱 가공 후, 개편화된 반도체 칩 위에 부착된 실리콘계 접착 시트의 반도체 기재에의 장착면측은 베이스 필름에 의해 피복된 상태에 있다.
상기 공정 3은 본 발명의 일체형 다이싱 다이 본딩용 시트의 이점 중 하나인, 베이스 필름(=다이싱 테이프)을 제거하여, 반도체 기재에의 장착면이 되는 실리콘계 접착 시트면을 노출하는 공정이다. 상기와 같이, 본 발명에 관한 일체형 다이싱 다이 본딩용 시트에서는, 50℃ 이상으로 가열하지 않는 한, 베이스 필름을 실리콘계 접착 시트면으로부터 용이하게 계면 박리할 수 있으며, 반도체 기재에의 장착 성능을 해치지 않고, 반도체 칩 위에 적층된 실리콘계 접착 시트에 대해 베이스 필름측의 실리콘계 접착 시트면을 노출하여, 반도체 기재에의 장착면을 형성할 수 있다.
상기 공정 4는 이른바 마운트 공정이며, 다이 패드 등의 회로 기판 위에, 다이싱에 의해 개편화된 반도체 칩(다이)이 상기 실리콘계 접착 시트를 통해 배치되어, 일시적으로 유지(가고정)된 반도체 전구체를 제작하는 공정이다. 아울러, 당해 공정 후, 스퍼터링에 의한 반도체 칩의 처리, 전극과의 배선 처리 등을 수행할 수 있다.
당해 공정에 의해 얻어지는 반도체 전구체는 다이 패드 등의 회로 기판 위에, 다이싱에 의해 개편화된 반도체 칩(다이)이 상기 실리콘계 접착 시트를 통해 배치되어, 일시적으로 유지(가고정)된 구조를 갖는 반도체 장치의 전구체일 수 있으며, 특히, MEMS 디바이스의 전구체일 수 있다.
상기 공정 5는 피착체와 상기 실리콘계 접착 시트를 영구 접착하는 공정이며, 50~200℃의 범위에서 가열하는 포스트큐어 조작에 의해 반도체용 웨이퍼의 개편이 실리콘계 접착 시트에 의해 반도체 기재 상에 접착된다. 이 때, 가열 조건 등은 상기와 같다. 아울러, 공정 5는 다수의 반도체용 웨이퍼의 개편이 실리콘계 접착 시트면에 의해 반도체 기재 상에 배치된 구조체를 동시에 처리할 수 있기 때문에, 공업적 생산 효율이 현저하게 우수하며, MEMS 디바이스와 같은 미세하면서도 고정밀도의 반도체 장치이더라도, 용이하게 대량 생산하는 것이 가능하다. 아울러, 공정 5에서 가열 처리에 더하여, 자외선 등의 고에너지선 조사 등을 병용할 수도 있다.
본 발명의 반도체 장치의 제조 방법은 상기 공정 1~공정 5를 구비하는 것이지만, 소망에 따라, 웨이퍼의 보호막 형성 공정이나 반도체 기재에의 배선 처리 공정, 칩과 전극의 접속 공정, 연마 처리 공정이나 일부 또는 전부의 봉지 공정 등을 소망의 타이밍에 포함시킬 수 있는 것은 물론이다.
본 발명의 일체형 다이싱 다이 본딩용 시트를 구성하는 실리콘계 접착 시트는 영구 접착층으로서 이용한 경우에, 일정한 엘라스토머성(유연성)을 구비하며, 또한 공정 5에서의 영구 접착 공정의 전후에 접착 시트의 두께가 크게 변화하지 않는다는 이점을 구비한다. 이 때문에, 반도체 기재 상에 마운트한 반도체 칩(다이)에 대한 충격 및 응력 완화성이 우수하며, MEMS 디바이스와 같이 미세하면서도 고정밀도의 반도체 장치의 생산 효율을 개선할 수 있는 동시에, 그 신뢰성 및 수율을 개선할 수 있는 이점이 있다.
상기 반도체용 웨이퍼 또는 반도체용 칩인 반도체용 부재는 본 발명의 일체형 다이싱 다이 본딩용 시트를 사용하여, 다이싱 등의 공지의 수단을 이용하여 개편화함으로써, 본 발명의 실리콘계 접착 시트를 구비한 반도체용 칩(다이)으로서 다이 패드 등의 반도체 기재 위의 장착부에 배치(마운트)할 수 있다. 또한, 그 때, 당해 장착부의 실리콘계 접착 시트의 표면이 상기 미세 점착성을 구비함으로써, 매우 단시간의 압착 또는 물리적인 설치만으로 용이하게 당해 반도체용 칩(다이)을 반도체 기재 상에 가고정할 수 있으며, 게다가, 진동 등에 대해 위치 어긋남이나 박락이 발생하기 어렵다는 이점을 구비한다.
반도체 기재는 그의 재질 등에 대해 특별히 제한되는 것은 아니지만, 대략 평탄한 판상일 수 있으며, 그의 재질은 특별히 한정되지 않으나, 반도체 칩, 알루미늄, 철, 아연, 구리, 마그네슘 합금 등의 금속, 세라믹, 유리, 에폭시 수지, 폴리이미드 수지, 페놀 수지, 베이클라이트 수지, 멜라민 수지, 유리 섬유 강화 에폭시 수지, 아크릴 수지, ABS, SPS 등의 플라스틱, 및 유리를 들 수 있다. 아울러, 기재의 두께는 특별히 제한되지 않으나, 0.1~10 mm일 수 있다. 아울러, 이들은 단독으로는 점착성을 갖지 않고, 비점착성의 기재이다.
공정 1~공정 5에 의해, 기재 상에 반도체 칩 또는 반도체용 웨이퍼가 고정된 구조를 갖는 반도체 장치(적합하게는, MEMS 디바이스)를 얻을 수 있다. 당해 반도체 장치(특히 MEMS 디바이스 등)는 또한, 회로 배선, 칩과 회로 배선의 접속을 목적으로 한 본딩 와이어 또는 범프, 회로 배선이나 칩의 일부 또는 전부를 봉지하는 수지층 등을 구비할 수도 있으며, 반도체 장치의 종류 또는 용도에 따라 적절히 설계 가능하다. 또한, 당해 반도체 장치는 수평으로 배치된 구조일 수도, 수직으로 배치된 구조일 수도, 삼차원적으로 적층된 구조일 수도 있다. 아울러, 본 발명에 관한 일체형 다이싱 다이 본딩용 시트를 구성하는 실리콘계 접착 시트는 그 표면이 미세 점착성이기 때문에, 수평 방향 이외의 배치이더라도 가고정이나 재배치가 가능하며, 설계상의 장착 부위에 가고정한 후에는, 그 외 배선 등에 수반하는 충격이나 진동에 대해서도 위치 어긋남이 발생하기 어렵고, 그대로 반도체 장치 전구체를 가열함으로써 칩 등을 용이하게 영구 접착할 수 있기 때문에, 다양한 반도체 장치의 설계 및 제조 프로세스에 유연하게 대응할 수 있는 이익이 있다.
실시예
본 발명에 관한 일체형 다이싱 다이 본딩용 시트, 이에 사용하는 실리콘계 접착성 시트, 그의 제조 방법, 및 반도체 장치를 실시예 및 비교예에 의해 상세하게 설명하지만, 본 발명이 이들로 한정되는 것은 아니다.
[실시예 1~5, 비교예 1~3]
이하, 본 발명에 관하여 실시예를 들어 설명하지만, 본 발명이 이들에 의해 한정되는 것은 아니다. 이하에 나타내는 실시예 1~5 및 비교예 1~3에서는 하기 화합물 내지 조성물을 원료로 사용했다. 아울러, 각 점도는 25℃에서 측정한 값이다.
[경화성 오가노폴리실록산 조성물의 성분]
(A1) 점도 2,000 mPa·s의 분자쇄 양말단 디메틸비닐실록시기 봉쇄 디메틸폴리실록산(비닐기의 함유량=0.23중량%)
(A2) 점도 40,000 mPa·s의 분자쇄 양말단 디메틸비닐실록시기 봉쇄 디메틸폴리실록산(비닐기의 함유량=0.08중량%)
(A3) 점도 2,000 mPa·s의 분자쇄 양말단 디메틸비닐실록시기 봉쇄 디메틸폴리실록산(비닐기의 함유량=0.23중량%) 70중량%, SiO4/2 단위와 (CH3)3SiO1/2 단위와 (CH3)2(CH2=CH)SiO1/2 단위로 이루어지는 오가노폴리실록산 레진(비닐기의 함유량=2.5중량%) 30중량%로 이루어지는 실리콘 레진 폴리실록산 혼합물
(A4) 점도 80 mPa·s의 분자쇄 양말단 디메틸비닐실록시기 봉쇄 디메틸폴리실록산(비닐기의 함유량=1.50중량%) 30중량부, SiO4/2 단위와 (CH3)3SiO1/2 단위와 (CH3)2(CH2=CH)SiO1/2 단위로 이루어지는 오가노폴리실록산 레진(비닐기의 함유량=3.0중량%) 70중량%로 이루어지는 실리콘 레진 폴리실록산 혼합물
(B1) 점도 60 mPa·s의 분자쇄 양말단 트리메틸실록시기 봉쇄 디메틸실록산·메틸하이드로겐실록산 공중합체(규소 원자 결합 수소 원자의 함유량=0.7중량%)
(B2) 점도 5 mPa·s의 분자쇄 양말단 트리메틸실록시기 봉쇄 디메틸실록산·메틸하이드로겐실록산 공중합체(규소 원자 결합 수소 원자의 함유량=0.74중량%)
(B3) 점도 23 mPa·s의 분자쇄 양말단 트리메틸실록시기 봉쇄 메틸하이드로겐폴리실록산(규소 원자 결합 수소 원자의 함유량=1.55중량%)
(B4) SiO4/2 단위와 H(CH3)2SiO1/2 단위로 이루어지는 점도 25 mPa·s의 오가노폴리실록산 레진(규소 원자 결합 수소 원자의 함유량=0.97중량%)
(C1) 점도 30 mPa·s의 분자쇄 양말단 수산기 봉쇄 디메틸실록산-메틸비닐실록산 코폴리머와 3-글리시독시프로필트리메톡시실란의 질량비 1:1의 축합 반응물인 접착 부여제
(C2) 이하의 구조식으로 표시되는 카르바실라트란 유도체
[화 4]
(D) 백금 농도가 0.6중량%인 백금과 1, 3-디비닐-1, 1, 3, 3-테트라메틸디실록산의 착체
반응 제어제로서 하기 (E) 성분:
(E1) 페닐부틴올
(E2) 에티닐사이클로헥산올
(E3) 1,3,5,7-테트라메틸-1,3,5,7-테트라비닐사이클로테트라실록산
(F) 200 m2/g인 흄드 실리카를 헥사메틸디실라잔 처리한 처리 흄드 실리카
실리콘계 접착성 시트에 관한 조성물 및 시트를 이하의 방법으로 조제했다. 또한 얻어진 시트의 경도, 접착성, 표면 상태 등은 다음과 같이 하여 측정 또는 평가했다.
[경화성 오가노폴리실록산 조성물 및 실리콘계 접착 시트의 제조]
상기 각 성분을 아래 표 1에 기재된 중량비(중량부)로 성분 (D) 이외의 각 성분을 균일하게 혼합하고, 최종적으로 성분 (D)를 표 1에 기재된 중량비(중량부)로 혼합했다. 당해 조성물을 진공 탈포 후, 두께 50 μm의 폴리에테르설폰 수지 필름의 사이에 끼워 넣고, 클리어런스를 조정한 스테인리스제의 쌍롤에 의해 당해 조성물을 소정의 두께가 되도록 조정하고, 100℃의 열풍 순환식 오븐 중에서 30분간 가열함으로써, 당해 조성물을 가교시켜 이루어진 실시예 1~5 및 비교예 1, 2의 실리콘계 접착성 시트를 얻었다. 또한 비교예 2에서는 실시예 1과 동일한 조성의 것을 폴리에테르설폰 필름 대신 불소계 박리 필름을 사용했다. 비교예 3에서는, 실시예 2와 동일한 조성의 것을 반경화품(B스테이지품)으로 하기 위한 85℃, 3분의 경화 조건으로 했다.
[실리콘계 접착 시트의 경도]
실시예 및 비교예에 관한 실리콘계 접착 시트의 경도 측정에 대해서는 조성물을 혼합, 진공 탈포한 후에 2 mm 두께의 시트를 금형으로 성형하고, 3매 중첩시켜 두께 6 mm로 하여 JIS-A 경도계로 측정했다. 비교예 1에 대해서는 Shore-D 경도계를 이용했다. 결과를 표 1에 나타냈다. 비교예 3은 반경화로 겔상이었기 때문에 측정이 불가능했다.
[실리콘계 접착 시트의 표면 택(tack)성]
실리콘계 접착 시트(20 mm×20 mm)를 실리콘용 양면 테이프(닛토덴코 가부시키가이샤(Nitto Denko Corporation) 제품 5302A)를 이용하여 유리(25 mm×75 mm) 위에 점착하여 시험체를 제작했다. 텍스처 애널라이저(에이코세이키 가부시키가이샤(EKO Instruments) 제품, 모델 번호 TAXTplus)의 직경 8 mm의 스테인리스제 프로브를 시트 표면에 대해 0.01 mm/초의 속도로 하강시키고, 50 gf의 하중이 걸리고 나서 0.5초 유지하고, 그 후 0.5 mm/초의 속도로 프로브를 상승시켰다. 상승 시에 프로브에 대해 걸리는 응력을 측정했다. 측정 시에 극대값이 얻어진 것을 극대값 있음, 극대값이 얻어지지 않은 것을 극대값 없음으로 하고, 측정 중에 얻어진 값의 최대값을 택성(gf)으로 했다. 아울러, 극대값 있음인 실리콘성 접착 시트에 대해서는, 모두 당해 접착 시트가 프로브로부터 계면 박리하여, 접착층의 응집 파괴에 수반하는 풀 잔여물 등은 발생하지 않았다.
[실리콘계 접착 시트의 다이싱 테이프 적층 후의 접착 발현성]
실시예 및 비교예에 관한 실리콘계 접착 시트의 다이싱 테이프 적층 후의 접착 발현성에 대해, 이하의 방법에 의해 평가하고, 결과를 표 1에 나타냈다.
실리콘계 접착 시트의 라이너인 편측의 폴리에테르설폰 필름을 박리하고(비교예 2에서는 불소계 박리 필름), 시판의 다이싱 테이프, 에드윌(Adwill) D-650과 붙였다. 그의 적층체를 25℃ 55% RH 상태에서 7일간 방치했다. 그 후 다이싱 테이프와 반대측의 폴리에테르설폰 필름을 박리하고, 실리콘계 점착제를 이용한 양면 테이프로 두께 188 um의 PET 필름에 부착하고, 다이싱 테이프를 박리하여 실리콘계 접착 시트의 다이싱 테이프 접촉면을 노출했다. 이 시트에 사방 5 mm의 실리콘 칩을 올리고, 다이 어태치 프레스를 이용하여 150℃ 10초간 20 kgf의 하중으로 가열했다.
<접착 발현성의 평가 결과>
실온 냉각 후에 핀셋으로 실리콘 칩을 벗기고, 핀셋의 끝으로 문질러도 용이하게 벗겨지지 않은 실시예 1~5를 OK로 했다. 비교예 1은 필름이 너무 단단해 잘 추종하지 못해 접착하지 않았다(NG 1). 비교예 2는 불소계 박리 필름을 라이너로 했기 때문에, 경화 후의 표면에 접착성을 발현하지 않았다(NG 2). 또한 비교예 3은 다이싱 테이프와 접착하여 박리를 할 수 없어 「측정 불가능」이었다.
[가열 전 두께 및 가열 후의 두께 변화]
가열 전의 두께는 2매의 라이너 사이에서 100℃ 30분, (비교예 3은 85℃ 3분) 가열 후의 3층의 두께를 측정하고, 양측 라이너의 두께를 감산함으로써 측정했다. 상기 접착 발현성의 시험에서 실리콘 칩을 올리고, 다이 어태치 프레스를 이용하여 150℃ 10초간 20 kgf의 하중으로 가열한 후의 두께를 측정했다.
<두께 변화의 평가 결과>
다이싱 테이프와 접착하여 박리할 수 없었던 비교예 3(측정 불가능) 이외의 실시예 1~5, 비교예 1~2에서는 라이너 사이에서의 100℃ 30분의 가열로 충분히 가교 반응이 완결되어 있었기 때문에, 가열 하중 전후의 두께 변화는 10% 이내였기 때문에 「OK」로 평가했다.
실시예 1 실시예 2 실시예 3 실시예 4 실시예 5 비교예 1 비교예 2 비교예 3
A1 4.4 91 91 91 91
A2 77.1 86.2 77.1
A3 19.2 19.2
A4 80.5
F 9.5 13 16.2 16.2 16.2 9.5 16.2
C1 1.3 1.6 0.5 0.5 0.5 1 1.3 0.5
C2 0.8 0.2 0.5
B1 3.8 2.1 2.1 2.1 2.1
B2 2.7 2.7
B3 4.4
B4 9.3
E1 0 0.01 0.01 0.01 0.01
E2 0.1
E3 4.5
D 0.2 0.2 0.2 0.2 0.2 0.2 0.2 0.2
합계(중량부) 109.8 109.8 109.81 110.01 110.31 99.8 109.8 109.81
H/Vi 1.6 3.1 1.6 1.5 1.4 1.2 1.6 1.6
경화 조건 100C/30min. 100C/30min. 100C/30min. 100C/30min. 100C/30min. 130C/60min. 100C/30min. 85C/3min.
JIS-A 경도 A35 A32 A40 A40 A40 D55 A35 측정 불가능
택성 시험 극대값의 유무 있음 있음 없음
택성(gf) 211 199 0.2
접착 발현성 OK OK OK OK OK NG 1 NG 2 측정 불가능
가열 전 두께(μm) 175 80 25 75 75 20 50 75
두께 변화 (OK/NG) OK OK OK OK OK OK OK 측정 불가능
[다이싱성의 확인]
실시예 3에 관한 실리콘 접착 시트를 이용하여 일체형 다이싱 다이 본딩용 시트를 제작하고, 하기 조건으로 다이싱의 시험을 수행했다. 아울러, 다른 실시예에 관한 실리콘 접착 시트를 이용해도 동일하게 다이싱할 수 있다.
기판: 550 μm 두께의 실리콘 더미 웨이퍼
절삭 후 다이 사이즈: 1 mm×1 mm
다이싱 테이프 Adwill D-650 (88 μmT)
다이싱 블레이드 지립(砥粒): #3,000
블레이드 두께: 70 μm
블레이드 회전수: 30,000 rpm
절삭 속도: 10 mm/초
<다이싱성의 평가 결과>
결과: 칩의 비산: 0%, 치핑: OK, 크랙 발생: 0%로 문제 없이 다이싱할 수 있었다. 얻어진 다이싱 후의 웨이퍼를 상면 및 측면에서 촬영한 사진을 도 1 및 도 2에 나타낸다(도 1: 상면에서의 관찰 사진. 도 2: 측면에서의 관찰 사진).
[총괄]
실시예 1~5, 비교예 1~3의 시험 결과로부터 명백한 바와 같이, 특정 라이너 사이에서 경화하여, JISA 경도가 32~40인 실리콘계 접착 시트는 시판의 다이싱 테이프와 붙인 후에 충분한 보존 안정성이 있으며, 게다가 다이싱 테이프의 아크릴계 점착제층으로부터 용이하게 계면 박리한 후에 가열 가중에 의해 접착성을 발현하는 것이 가능하게 된다. 또한 충분히 가교 반응이 완결되어 있음으로써 가열 가중에 의해 두께가 크게 변하지 않으며, 당해 실리콘계 접착 시트는 그 접착층의 두께가 안정하며, 또한 다이싱성도 우수하고, 다이싱 시의 칩의 비산, 치핑 및 크랙 등을 모두 억제할 수 있다는 특성을 가지고 있었다. 이로부터, 본 발명에 관한 일체형 다이싱 다이 본딩용 시트는 반도체 웨이퍼의 다이싱 및 다이 본딩 공정에서 지극히 유용할 것으로 기대된다.

Claims (11)

  1. 반도체 웨이퍼의 다이싱 전에 당해 반도체 웨이퍼에 접착되는 일체형 다이싱 다이 본딩용 시트로서,
    베이스 필름과,
    반도체 웨이퍼에 접착되는 접착면을 갖는 실리콘계 접착 시트를 구비하고,
    상기 반도체 웨이퍼의 다이싱 후이며, 50℃ 이상으로 가열하기 전 단계에서는, 실리콘계 접착 시트로부터 베이스 필름을 계면 박리하는 것이 가능하며, 또한
    상기 실리콘계 접착 시트의 접착면을 50~200℃의 범위에서 가열한 후에는, 당해 접착면의 다른 비점착성 기재로부터의 박리 모드가 응집 파괴로 변화하여, 영구 접착성을 나타내는 것을 특징으로 하는, 일체형 다이싱 다이 본딩용 시트.
  2. 제1항에 있어서, 상기 반도체 웨이퍼의 다이싱 후, 베이스 필름을 계면 박리함으로써 노출되는 실리콘계 접착 시트의 접착면을 다른 비점착성 기재 상에 배치하고, 50~200℃의 범위에서 가열함으로써 상기 반도체 웨이퍼와 다른 비점착성 기재를 실리콘계 접착 시트를 통해 영구 접착하는 것이 가능한, 일체형 다이싱 다이 본딩용 시트.
  3. 제1항 또는 제2항에 있어서, 실리콘계 접착 시트가
    (A) 1분자 중에 적어도 2개의 규소 원자 결합 알케닐기를 갖는 오가노폴리실록산,
    (B) 1분자 중에 적어도 2개의 규소 원자 결합 수소 원자를 갖는 오가노폴리실록산,
    (C) 적어도 1종의 접착 촉진제, 및
    (D) 하이드로실릴화 반응용 촉매
    를 포함하는 가교성 실리콘 조성물의 가교물이며,
    (A) 성분 중의 규소 원자 결합 알케닐기 1몰에 대해, 본 성분 중의 규소 원자 결합 수소 원자가 1.0~3.0몰의 범위 내가 되는 양이며, (C) 성분의 함유량이 (A) 성분 100질량부에 대해 0.1~5.0질량부의 범위이며, 또한
    50℃ 이상으로 가열하기 전 단계에서는, 그의 접착 시트 표면이 미세 점착성이고, 베이스 필름으로부터 계면 박리 가능한 점착 특성을 구비하는, 일체형 다이싱 다이 본딩용 시트.
  4. 제3항에 있어서, (C) 성분이
    (C1) 1분자 중에 규소 원자 결합 알케닐기 또는 규소 원자 결합 수소 원자와 규소 원자 결합 알콕시기를 적어도 1개씩 갖는 실록산,
    (C2) 1분자 중에 규소 원자 결합 알케닐기와 규소 원자 결합 알콕시기와 규소 원자 결합 에폭시 함유 1가 유기기를 적어도 1개씩 갖는 오가노실록산,
    (C3) 1분자 중에 규소 원자 결합 알콕시기를 적어도 1개 갖는 실란 또는 실록산과, 1분자 중에 규소 원자 결합 하이드록시기와 규소 원자 결합 알케닐기를 적어도 1개씩 갖는 오가노실록산의 혼합물 또는 반응 혼합물, 및
    (C4) 1분자 중에 규소 원자 결합 알콕시기와 규소 원자 결합 에폭시기 함유 1가 유기기를 적어도 1개씩 갖는 오가노실란 또는 오가노실록산과, 1분자 중에 규소 원자 결합 하이드록시기와 규소 원자 결합 알케닐기를 적어도 1개씩 갖는 오가노실록산의 혼합물 또는 반응 혼합물
    로 이루어진 군으로부터 선택되는 적어도 1종의 접착 촉진제인, 일체형 다이싱 다이 본딩용 시트.
  5. 제3항 또는 제4항에 있어서, 실리콘계 접착성 시트가 가교성 실리콘 조성물의 가교물이며, 당해 가교물에 대해 박리성을 갖는 기재의 사이에서 상기 조성물을 가교시켜 이루어지고, 적어도 한쪽의 기재가 상기 조성물과의 접촉면에 산소 원자 또는 황 원자를 갖는 것을 특징으로 하는, 일체형 다이싱 다이 본딩용 시트.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 베이스 필름이 상기 필름의 길이 및 폭 방향으로 신축성을 갖는 연질 수지제 필름인, 일체형 다이싱 다이 본딩용 시트.
  7. 제1항 내지 제6항 중 어느 한 항에 기재한 일체형 다이싱 다이 본딩용 시트이며, 그 실리콘계 접착 시트에 대해 텍스처 애널라이저를 이용하여 상기 시트의 어느 표면에 대해, 직경 8 mm의 스테인리스제 프로브를 시트 표면에 대해 0.01 mm/초의 속도로 하강시키고, 50 gf의 하중이 걸리고 나서 0.5초 유지하고, 그 후 0.5 mm/초의 속도로 프로브를 상승시켰을 때, 당해 접착 시트가 프로브로부터 계면 박리하며, 또한 그 접착력의 극대값을 나타내고, 또한, 상기 접착력의 극대값을 나타내는 표면을 100~200℃의 범위에서 3시간 가열한 경우, 상기 접착면의 다른 비점착성 기재로부터의 박리 모드가 응집 파괴로 변화하여, 영구 접착성을 나타내는 것을 특징으로 하는, 일체형 다이싱 다이 본딩용 시트.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 다이싱에 의해 개편화한 반도체 칩 또는 반도체용 웨이퍼를 그 장착부에 접착하는 목적으로 사용되는, 일체형 다이싱 다이 본딩용 시트.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, MEMS(micro electro mechanical systems) 디바이스의 제조에 사용되는, 일체형 다이싱 다이 본딩용 시트.
  10. 이하의 공정을 갖는, 반도체 장치의 제조 방법.
    공정 1: 제1항 내지 제9항의 일체형 다이싱 다이 본딩용 시트에서, 베이스 필름과 밀착하고 있지 않은 측의 실리콘계 접착 시트면을 노출시켜, 반도체용 웨이퍼의 배면에 적층하는 공정,
    공정 2: 상기 공정 1에서 얻은 적층체를 다이싱에 의해 개편화하는 공정,
    공정 3: 상기 공정 2에서 얻은 반도체용 웨이퍼의 개편으로부터, 베이스 필름을 계면 박리하여, 베이스 필름측의 실리콘계 접착 시트면을 노출하는 공정,
    공정 4: 공정 3에서 노출시킨 실리콘계 접착 시트면을 통해, 개편화한 반도체용 웨이퍼를 반도체 기재 상에 배치하는 공정
    공정 5: 공정 4에서 얻은 반도체용 웨이퍼의 개편이 실리콘계 접착 시트면에 의해 반도체 기재 상에 배치된 구조체를 50~200℃의 범위에서 가열함으로써, 반도체용 웨이퍼의 개편을 실리콘계 접착 시트에 의해 반도체 기재 상에 접착하는 공정
  11. 제10항에 있어서, 반도체 장치가 MEMS(micro electro mechanical systems) 디바이스인, 반도체 장치의 제조 방법.
KR1020237024860A 2020-12-25 2021-12-14 일체형 다이싱 다이 본딩용 시트 및 반도체 장치의 제조 방법 KR20230125247A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020216518 2020-12-25
JPJP-P-2020-216518 2020-12-25
PCT/JP2021/046121 WO2022138341A1 (ja) 2020-12-25 2021-12-14 一体型ダイシングダイボンディング用シートおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20230125247A true KR20230125247A (ko) 2023-08-29

Family

ID=82159699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237024860A KR20230125247A (ko) 2020-12-25 2021-12-14 일체형 다이싱 다이 본딩용 시트 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US20240087941A1 (ko)
JP (1) JPWO2022138341A1 (ko)
KR (1) KR20230125247A (ko)
CN (1) CN116601252A (ko)
TW (1) TW202233779A (ko)
WO (1) WO2022138341A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115229887B (zh) * 2022-07-25 2024-07-16 东华大学 一种管道类支架的热固化切割处理装置及其使用方法
TW202428772A (zh) * 2022-12-23 2024-07-16 日商陶氏東麗股份有限公司 熱熔性硬化性聚矽氧組成物、使用該組成物之積層體、及半導體裝置之製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183855A (ja) 2003-12-24 2005-07-07 Dow Corning Toray Silicone Co Ltd ダイシングダイボンディング用シート及びその製造方法
JP2007138149A (ja) 2005-10-20 2007-06-07 Shin Etsu Chem Co Ltd 接着剤組成物及び該接着剤からなる接着層を備えたシート
JP2010050346A (ja) 2008-08-22 2010-03-04 Shin-Etsu Chemical Co Ltd ダイボンド剤組成物
JP2012169573A (ja) 2011-02-17 2012-09-06 Furukawa Electric Co Ltd:The ダイシングダイボンドシートおよびled用サファイヤ基板の加工方法
JP2012182402A (ja) 2011-03-03 2012-09-20 Furukawa Electric Co Ltd:The ダイシングダイボンドシートおよびled用サファイヤ基板の加工方法
JP2013062446A (ja) 2011-09-14 2013-04-04 Lintec Corp ダイシング・ダイボンディングシート
WO2019124417A1 (ja) 2017-12-20 2019-06-27 ダウ・東レ株式会社 シリコーン系接着シート、それを含む積層体、半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3420510B2 (ja) * 1998-09-04 2003-06-23 東レ・ダウコーニング・シリコーン株式会社 シリコーン系接着性シート、その製造方法、および半導体装置
JP4628270B2 (ja) * 2006-01-20 2011-02-09 信越化学工業株式会社 熱硬化性組成物
JP4789663B2 (ja) * 2006-03-17 2011-10-12 信越化学工業株式会社 熱硬化性組成物及び該組成物から得られる層を備えたフィルム
JP2007258317A (ja) * 2006-03-22 2007-10-04 Shin Etsu Chem Co Ltd 半導体装置の製造方法
JP2010070599A (ja) * 2008-09-17 2010-04-02 Dow Corning Toray Co Ltd 液状ダイボンディング剤
JP2011086844A (ja) * 2009-10-19 2011-04-28 Shin-Etsu Chemical Co Ltd 発光ダイオード用ダイボンド材
WO2018159725A1 (ja) * 2017-03-02 2018-09-07 東レ・ダウコーニング株式会社 硬化性シリコーン組成物、その硬化物、および光学ディスプレイ
TWI762649B (zh) * 2017-06-26 2022-05-01 日商杜邦東麗特殊材料股份有限公司 黏晶用固化性矽組合物
JP6764390B2 (ja) * 2017-11-02 2020-09-30 信越化学工業株式会社 ダイボンディング用シリコーン組成物、その硬化物、及び発光ダイオード素子
JP6966411B2 (ja) * 2018-11-02 2021-11-17 信越化学工業株式会社 付加硬化型シリコーン樹脂組成物、その硬化物、及び光半導体装置
JP2020132739A (ja) * 2019-02-18 2020-08-31 信越化学工業株式会社 ダイボンディング用シリコーン樹脂組成物、硬化物及び発光ダイオード素子
CN113490722A (zh) * 2019-03-29 2021-10-08 陶氏东丽株式会社 固化性有机硅组合物、其固化物及其制造方法
JP7041094B6 (ja) * 2019-05-21 2023-12-18 信越化学工業株式会社 ダイボンディング用シリコーン組成物、その硬化物、及び光半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183855A (ja) 2003-12-24 2005-07-07 Dow Corning Toray Silicone Co Ltd ダイシングダイボンディング用シート及びその製造方法
JP2007138149A (ja) 2005-10-20 2007-06-07 Shin Etsu Chem Co Ltd 接着剤組成物及び該接着剤からなる接着層を備えたシート
JP2010050346A (ja) 2008-08-22 2010-03-04 Shin-Etsu Chemical Co Ltd ダイボンド剤組成物
JP2012169573A (ja) 2011-02-17 2012-09-06 Furukawa Electric Co Ltd:The ダイシングダイボンドシートおよびled用サファイヤ基板の加工方法
JP2012182402A (ja) 2011-03-03 2012-09-20 Furukawa Electric Co Ltd:The ダイシングダイボンドシートおよびled用サファイヤ基板の加工方法
JP2013062446A (ja) 2011-09-14 2013-04-04 Lintec Corp ダイシング・ダイボンディングシート
WO2019124417A1 (ja) 2017-12-20 2019-06-27 ダウ・東レ株式会社 シリコーン系接着シート、それを含む積層体、半導体装置の製造方法

Also Published As

Publication number Publication date
CN116601252A (zh) 2023-08-15
TW202233779A (zh) 2022-09-01
US20240087941A1 (en) 2024-03-14
JPWO2022138341A1 (ko) 2022-06-30
WO2022138341A1 (ja) 2022-06-30

Similar Documents

Publication Publication Date Title
KR101275046B1 (ko) 핫 멜트형 실리콘 접착제
JP7091522B2 (ja) 保持装置
KR102581574B1 (ko) 실리콘계 접착시트, 이를 포함하는 적층체, 반도체 장치의 제조방법
EP1986832B1 (en) Method of manufacturing a semiconductor device and a semiconductor device produced thereby
US7534659B2 (en) Silicone-based adhesive sheet, method of bonding a semiconductor chip to a chip attachment component, and a semiconductor device
EP1709673B1 (en) Semiconductor device and method of manufacturing thereof
KR20230125247A (ko) 일체형 다이싱 다이 본딩용 시트 및 반도체 장치의 제조 방법
EP1432774B1 (en) Adhesive sheet of cross-linked silicone, method of manufacturing thereof and device comprising the sheet
EP3950846A1 (en) Curable silicone composition, cured product of same, and method for producing same
EP1101810A2 (en) Silicone-based bonding sheet and semiconductor device
US20220195270A1 (en) Curable silicone composition, cured product of same, and method for producing same
CN118525360A (zh) 耐热性粘合膜
JP2003176462A (ja) 架橋シリコーン系接着性シートおよびその製造方法
WO2024135806A1 (ja) ホットメルト性硬化性シリコーン組成物、当該組成物を用いる積層体、および半導体装置の製造方法