KR20060094662A - 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법 - Google Patents

인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20060094662A
KR20060094662A KR1020050016030A KR20050016030A KR20060094662A KR 20060094662 A KR20060094662 A KR 20060094662A KR 1020050016030 A KR1020050016030 A KR 1020050016030A KR 20050016030 A KR20050016030 A KR 20050016030A KR 20060094662 A KR20060094662 A KR 20060094662A
Authority
KR
South Korea
Prior art keywords
grid array
ball grid
flip chip
chip ball
array substrate
Prior art date
Application number
KR1020050016030A
Other languages
English (en)
Other versions
KR100688864B1 (ko
Inventor
김홍원
김승철
남창현
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050016030A priority Critical patent/KR100688864B1/ko
Priority to TW095101000A priority patent/TWI291221B/zh
Priority to CNA2006100029984A priority patent/CN1825581A/zh
Priority to US11/349,654 priority patent/US20060191709A1/en
Priority to JP2006049973A priority patent/JP2006237619A/ja
Publication of KR20060094662A publication Critical patent/KR20060094662A/ko
Application granted granted Critical
Publication of KR100688864B1 publication Critical patent/KR100688864B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Abstract

본 발명은 얇은 언클래드 타입(unclad type)의 코어를 사용하고 세미어디티브법(semi-additive process)을 이용하여 회로패턴를 형성함으로써, 고밀도의 회로패턴과 초박판의 코어를 제공하는 플립칩 볼 그리드 어레이(flip chip ball grid array) 기판 및 그 제조방법에 관한 것이다.
BGA, FC-BGA, 플립칩 볼 그리드 어레이 기판, 언클래드 타입의 코어, 세미어디티브법

Description

플립칩 볼 그리드 어레이 기판 및 그 제조방법{Flip chip ball grid array board and method for manufacturing the same}
도 1a 내지 도 1h는 종래의 플립칩 볼 그리드 어레이 기판의 제조방법의 흐름을 나타내는 단면도이다.
도 2는 종래의 플립칩 볼 그리드 어레이 기판의 문제점을 나타내는 단면도이다.
도 3a 내지 도 3h는 본 발명의 제 1 실시예에 따른 볼 그리드 어레이 기판의 제조방법의 흐름을 나타내는 단면도이다.
도 4a 내지 도 4h는 본 발명의 제 2 실시예에 따른 볼 그리드 어레이 기판의 제조방법의 흐름을 나타내는 단면도이다.
본 발명은 플립칩 볼 그리드 어레이(flip chip ball grid array) 기판 및 그 제조방법에 관한 것으로, 보다 상세하게는 얇은 언클래드 타입(unclad type)의 코어를 사용하고 세미어디티브법(semi-additive process)을 이용하여 회로패턴를 형성함으로써, 고밀도의 회로패턴과 초박판의 코어를 제공하는 플립칩 볼 그리드 어 레이 기판 및 그 제조방법에 관한 것이다.
최근 반도체 소자의 성능이 비약적으로 향상됨에 따라 패키징 기판(packaging substrate)도 그에 상응하는 성능이 요구되고 있다. 기본적으로, 패키징 기판은 고밀도화, 고속화 및 소형화 등에 대한 요구가 거세지고 있으며, 더 나아가 시스템의 집적화(system in packaging)까지 가능한 패키징 기판도 요구되고 있다.
이러한 패키징 기판으로 사용되는 플립칩 볼 그리드 어레이 기판은 반도체 소자의 사양에 따라 회로패턴의 미세화, 고도의 전기특성, 고신뢰성, 고속신호전달구조 및 초박판화 등의 많은 과제가 있다.
예를 들어, 2007년의 플립칩 볼 그리드 어레이 기판의 기술동향으로, 회로패턴의 선폭 및 회로패턴간의 간격인 L/S(Line/Space)가 10㎛/10㎛이고, 플립칩 볼 그리드 어레이 기판의 두께가 0.2mm로 제시되고 있다.
도 1a 내지 도 1h는 종래의 플립칩 볼 그리드 어레이 기판의 제조방법의 흐름을 나타내는 단면도이고, 도 2는 종래의 플립칩 볼 그리드 어레이 기판의 문제점을 나타내는 단면도이다.
도 1a에서와 같이, 보강기재와 수지로 이루어진 절연층(11)에 동박층(12, 12')이 입혀진 동박적층판(10)을 준비한다.
도 1b에서와 같이, 동박적층판(10)의 상하 동박층(12, 12')의 회로 연결을 위하여 비아홀(via hole; a)을 가공한다.
도 1c에서와 같이, 형성된 비아홀(a)의 전기적 연결을 위하여 동박적층판 (10)의 상하 동박층(12, 12') 및 비아홀(a)의 내벽에 무전해 동도금층(13, 13')을 형성한다.
도 1d에서와 같이, 동박적층판(10)의 상하 동박층(12, 12') 및 비아홀(a)의 내벽의 무전해 동도금층(13, 13')상에 전해 동도금층(14, 14')을 형성한다.
도 1e에서와 같이, 내벽이 동도금된 비아홀(a)에 기공(void)이 발생하지 않도록 비아홀(a)에 전도성 페이스트(15)를 충진한다.
도 1f에서와 같이, 상하 전해 동도금층(14, 14')에 드라이 필름(dry film; 20, 20')을 도포한 후, 노광 및 현상하여 에칭 레지스트 패턴(etching resist pattern)을 형성한다.
도 1g에서와 같이, 드라이 필름(20, 20')을 에칭 레지스트로 사용하고, 동박적층판(10)을 에칭액에 침수시킴으로써, 드라이 필름(20, 20')의 소정의 패턴에 대응하는 부분을 제외한 나머지 부분의 상하 동박층(12, 12'), 무전해 동도금층(13, 13') 및 전해 동도금층(14, 14')을 제거한다.
도 1h에서와 같이, 동박적층판(10)의 상하 양면에 도포된 드라이 필름(20, 20')을 박리하여 제거함으로써, 종래의 플립칩 볼 그리드 어레이 기판의 코어(core)가 제조된다.
상술한 플립칩 볼 그리드 어레이 기판의 제조방법과 관련하여, 본 출원인이 1995년 11월 14일 출원한 대한민국특허등록번호 제 190622 호에 개시되어 있다.
그러나, 종래의 플립칩 볼 그리드 어레이 기판은 두꺼운 동박적층판(10)을 코어로 사용하기 때문에, 전체 플립칩 볼 그리드 어레이 기판의 두께가 두꺼워서 0.2mm 이하의 초박판으로 제조하는 것이 어려운 문제점이 있었다.
또한, 종래의 플립칩 볼 그리드 어레이 기판은 도 1g에 도시된 에칭공정에서 동박층(12, 12'), 무전해 동도금층(13, 13') 및 전해 동도금층(14, 14')의 총 두께에 따라 회로패턴의 측면이 에칭되기 때문에, 실제로 도 2에 도시된 바와 같은 회로패턴 형상을 갖게 된다.
이 때문에, 종래의 플립칩 볼 그리드 어레이 기판은 코어의 회로패턴의 선폭(L) 및 회로패턴간의 간격(S)인 L/S를 실질적으로 50㎛/50㎛이하로 형성하기 어려운 문제점도 있었다.
따라서, 종래의 플립칩 볼 그리드 어레이 기판은 코어의 상하 회로패턴을 미세화하기 어려워서, 고밀도화, 고속화 및 소형화 등에 대응하기 불가능하고, 또한 시스템의 집적화에도 적합하지 않은 문제점이 있었다.
상기 문제점을 해결하기 위한 본 발명의 기술적 과제는 고밀도의 회로패턴 및 초박판의 코어를 구비한 플립칩 볼 그리드 어레이 기판 및 그 제조방법을 제공하는 것이다.
상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 플립칩 볼 그리드 어레이 기판은 표면에 조도가 형성되어 있으며, 보강기재와 수지를 포함하는 원판; 상기 원판의 표면에 소정의 패턴으로 형성된 무전해 도금층; 및 상기 무전해 도금층상에 형성된 전해 도금층을 포함하는 코어를 포함하는 것을 특징으로 한다.
바람직한 실시예에서, 본 발명에 따른 플립칩 볼 그리드 어레이 기판의 상기 원판은 보강기재와 수지를 포함하는 언클래드 타입의 절연재인 것이 바람직하다.
다른 바람직한 실시예에서, 본 발명에 따른 플립칩 볼 그리드 어레이 기판의 상기 원판은 보강기재와 수지를 포함하는 언클래드 타입의 절연재, 및 상기 언클래드 타입의 절연재의 양면에 코팅된 조도 형성이 가능한 수지를 포함하는 것이 바람직하다.
상기 기술적 과제를 해결하기 위하여, 본 발명에 따른 플립칩 볼 그리드 어레이 기판의 제조방법은 (A) 보강기재와 수지를 포함하는 원판을 제공하는 단계; (B) 상기 원판의 표면에 조도를 형성하는 단계; (C) 상기 조도가 형성된 원판의 표면에 무전해 도금층을 형성하는 단계; (D) 상기 무전해 도금층상에 소정의 도금 레지스트 패턴을 형성하는 단계; (E) 상기 도금 레지스트 패턴이 형성되지 않은 상기 무전해 도금층상에 전해 도금층을 형성하는 단계; (F) 상기 도금 레지스트 패턴을 제거하는 단계; 및 (G) 상기 전해 도금층이 형성되지 않은 부분의 상기 무전해 도금층을 제거함으로써, 코어를 제조하는 단계를 포함하는 것을 특징으로 한다.
바람직한 실시예에서, 본 발명에 따른 플립칩 볼 그리드 어레이 기판의 제조방법의 상기 (A) 단계는 보강기재와 수지를 포함하는 언클래드 타입의 절연재를 원판으로 제공하고, 상기 (B) 단계는 상기 언클래드 타입의 절연재의 표면에 조도를 형성하는 것이 바람직하다.
다른 바람직한 실시예에서, 본 발명에 따른 플립칩 볼 그리드 어레이 기판의 제조방법의 상기 (A) 단계는 보강기재와 수지를 포함하는 언클래드 타입의 절연재, 및 상기 언클래드 타입의 절연재의 양면에 코팅된 조도 형성이 가능한 수지를 포함하는 원판을 제공하고, 상기 (B) 단계는 상기 조도 형성이 가능한 수지의 표면에 조도를 형성하는 것이 바람직하다.
이하, 도면을 참조하여 본 발명에 따른 플립칩 볼 그리드 어레이 기판 및 그 제조방법을 상세히 설명하기로 한다.
도 3a 내지 도 3h는 본 발명의 제 1 실시예에 따른 볼 그리드 어레이 기판의 제조방법의 흐름을 나타내는 단면도이다.
도 3a에서와 같이, 초박판의 언클래드 타입(unclad type)의 절연재(111)를 준비한다.
여기서 언클래드 타입의 절연재(111)는 수지에 보강기재를 침투시킨 자재를 사용하는 것이 바람직하며, 수지는 에폭시 수지, 폴리이미드(polyimide) 및 BT 수지(Bismaleimide Triazine resin) 등을 사용할 수 있고, 보강기재는 유리섬유, 아라미드(aramid) 및 종이 등을 사용할 수 있다.
만약, 언클래드 타입의 절연재(111)로 보강기재가 침투되지 않은 수지를 사용하는 경우, 코어(core)에서 요구되는 강도, 경도 및 열팽창률 등의 물리적인 특성을 충족하지 못하는 문제점이 발생한다.
도 3b에서와 같이, 언클래드 타입의 절연재(111)의 상하 회로연결을 위한 비아홀(via hole; A)을 형성한다.
여기서 비아홀(A)을 형성하는 과정은 CNC 드릴(Computer Numerical Control drill) 또는 레이저 드릴을 사용하여 사전에 설정된 위치에 따라 비아홀(A)을 형성 하는 방식을 사용하는 것이 바람직하다.
도 3c에서와 같이, 이후 동도금 공정에서 동과의 밀착력을 향상시키기 위하여, 언클래드 타입의 절연재(111)의 표면 및 비아홀(A)의 내벽에 조도(roughness)를 형성하는 표면처리를 수행한다.
여기서 표면처리 방식은 화학적인 방식(예를 들면, 디스미어(desmear) 공정), 플라즈마 방식 및 CMP(Chemical Mechanical Polishing) 방식 등을 사용할 수 있다.
도 3d에서와 같이, 언클래드 타입의 절연재(111)의 상하를 전기적으로 연결하고 언클래드 타입의 절연재(111) 표면에 회로패턴을 형성하기 위하여, 언클래드 타입의 절연재(111) 표면 및 비아홀(A)의 내벽에 시드층(seed layer)으로 무전해 동도금층(112, 112')을 형성한다.
여기서 무전해 동도금층(112, 112')을 형성하는 방식은 촉매 석출 방식 및 스퍼터링(sputtering) 방식 등을 이용할 수 있다.
촉매 석출 방식은 탈지(cleanet) 과정, 소프트 부식(soft etching) 과정, 예비 촉매처리(pre-catalyst) 과정, 촉매처리 과정, 활성화(accelerator) 과정, 무전해 동도금 과정 및 산화방지 처리 과정 등을 수행하여 언클래드 타입의 절연재(111) 표면 및 비아홀(A)의 내벽에 무전해 동도금층(112, 112')을 형성하는 방식이다.
또한, 스퍼터링 방식은 플라즈마 등에 의하여 발생되는 기체의 이온 입자(예 를 들면, Ar+)를 구리 타겟(copper target)에 충돌시킴으로써, 언클래드 타입의 절연재(111) 표면 및 비아홀(A)의 내벽에 무전해 동도금층(112, 112')을 형성하는 방식이다.
도 3e에서와 같이, 상하 무전해 동도금층(112, 112')에 회로패턴에 대응하는 도금 레지스트 패턴(plating resist pattern; 120, 120')을 형성한다.
여기서 도금 레지스트 패턴(120, 120')은 드라이 필름(dry film) 또는 액체 상태의 감광재 등을 이용할 수 있다.
이 경우, 드라이 필름 또는 액체 상태의 감광재를 무전해 동도금층(112, 112')에 도포한다. 다음으로, 소정의 패턴이 형성된 포토 마스크(photo mask)를 이용하여 드라이 필름 또는 액체 상태의 감광재를 노광 및 현상함으로써, 드라이 필름 또는 액체 상태의 감광재에 도금 레지스트 패턴(120, 120')을 형성한다.
이 중에서, 액체 상태의 감광재를 이용하는 방식은 드라이 필름보다 얇게 도포할 수 있으므로, 보다 미세한 회로패턴을 형성할 수 있는 장점이 있다. 또한, 상하 무전해 동도금층(112, 112')의 표면에 요철이 있는 경우, 이를 채워 균일한 표면을 형성할 수 있는 장점도 있다.
도 3f에서와 같이, 도금 레지스트 패턴(120, 120')이 형성되지 않은 상하 무전해 동도금층(112, 112') 및 비아홀(A)의 내부에 전해 동도금층(113, 113')을 형성한다.
여기서 전해 동도금층(113, 113')을 형성하는 방법은 기판을 동도금 작업통 에 침식시킨 후, 직류 정류기를 이용하여 전해 동도금을 수행한다. 이러한 전해 동도금은 도금될 면적을 계산하여 직류 정류기에 적당한 전류를 동을 석출하는 방식을 사용하는 것이 바람직하다.
전해 동도금 공정은 동도금층의 물리적 특성이 무전해 동도금층(112, 112')보다 우수하고, 두꺼운 동도금층을 형성하기 용이한 장점이 있다.
이러한 전해 동도금층(113, 113')을 형성하기 위한 동도금 인입선은 별도로 형성된 동도금 인입선을 사용할 수 있으나, 본 발명에 따른 바람직한 실시예에서, 전해 동도금층(113, 113')을 형성하기 위한 동도금 인입선은 무전해 동도금층(112, 112')을 사용하는 것이 바람직하다.
도 3g에서와 같이, 도금 레지스트 패턴(120, 120')을 박리하여 제거한다.
도 3h에서와 같이, 기판에 에칭액을 분무시키는 플레쉬 에칭(flash etching)을 수행함으로써, 전해동도금층이 형성되지 않은 부분의 무전해 동도금층(112, 112')을 제거한다.
이후, 절연층을 적층하고, 비아홀(A) 형성하며, 무전해 동도금층(112, 112') 및 전해 동도금층(113, 113')을 형성하는 과정을 필요로 하는 층수만큼 반복 수행한다. 그 다음으로, 솔더 레지스트(solder resist) 형성 공정, 니켈/금도금 공정 및 외곽 형성 공정을 수행하면, 본 발명의 제 1 실시예에 따른 플립칩 볼 그리드 어레이 기판이 제조된다.
상술한 바와 같이, 본 발명의 제 1 실시예에 따른 플립칩 볼 그리드 어레이 기판은 도 3e에 도시된 과정에서 빛의 직진성을 이용하여 도금 레지스트 패턴(120, 120')을 형성하므로, 도금 레지스트 패턴(120, 120')의 측면이 무전해 동도금층(112, 112')과 거의 수직을 이루기 때문에, 도 3g에 도시된 과정에서 전해 동도금층(113, 113')의 측면이 무전해 동도금층(112, 112')과 거의 수직을 이루게 된다.
또한, 본 발명의 제 1 실시예에 따른 플립칩 볼 그리드 어레이 기판은 도 3h에 도시된 과정에서 매우 얇은 무전해 동도금층(112, 112')을 에칭하므로, 코어의 상하 회로패턴의 측면부식이 거의 발생하지 않는다.
따라서, 본 발명의 제 1 실시예에 따른 플립칩 볼 그리드 어레이 기판은 코어의 회로패턴의 선폭(L) 및 회로패턴간의 간격(S)인 L/S를 10㎛/10㎛이하로 형성할 수 있다.
한편, 본 발명의 제 1 실시예에 따른 플립칩 볼 그리드 어레이 기판은 도 3a에 도시된 과정에서 초박판의 언클래드 타입(unclad type)의 절연재(111)를 사용하여 코어를 형성하므로, 0.2mm 이하의 두께로 제조될 수 있다.
도 4a 내지 도 4h는 본 발명의 제 2 실시예에 따른 볼 그리드 어레이 기판의 제조방법의 흐름을 나타내는 단면도로서, 표면에 조도 형성이 불가능한 언클래드 타입의 절연재를 사용하여 코어를 형성하는 플립칩 볼 그리드 어레이 기판의 제조방법에 관한 것이다.
도 4a에서와 같이, 초박판의 언클래드 타입의 절연재(211)의 양면에 조도 형성이 가능한 수지(212, 212')가 코팅된 원판(210)을 준비한다.
여기서 언클래드 타입의 절연재(211)는 수지에 보강기재를 침투시킨 자재를 사용하는 것이 바람직하며, 수지는 에폭시 수지, 폴리이미드 및 BT 수지 등을 사용 할 수 있고, 보강기재는 유리섬유, 아라미드 및 종이 등을 사용할 수 있다.
또한, 조도 형성이 가능한 수지(212, 212')는 ABF(Ajinomoto Build-up Film) 및 폴리이미드 등을 사용할 수 있다.
도 4b에서와 같이, 원판(210)의 상하 회로연결을 위한 비아홀(via hole; B)을 형성한다.
여기서 비아홀(B)을 형성하는 과정은 CNC 드릴 또는 레이저 드릴을 사용하여 사전에 설정된 위치에 따라 비아홀(B)을 형성하는 방식을 사용하는 것이 바람직하다.
도 4c에서와 같이, 이후 동도금 공정에서 동과의 밀착력을 향상시키기 위하여, 조도 형성이 가능한 수지(212, 212')의 표면 및 비아홀(B)의 내벽에 조도를 형성하는 표면처리를 수행한다.
여기서 표면처리 방식은 화학적인 방식(예를 들면, 디스미어 공정), 플라즈마 방식 및 CMP 방식 등을 사용할 수 있다.
도 4d에서와 같이, 원판(210)의 상하를 전기적으로 연결하고 원판(210)의 표면에 회로패턴을 형성하기 위하여, 조도 형성이 가능한 수지(212, 212')의 표면 및 비아홀(B)의 내벽에 시드층으로 무전해 동도금층(213, 213')을 형성한다.
여기서 무전해 동도금층(213, 213')을 형성하는 방식은 촉매 석출 방식 및 스퍼터링 방식 등을 이용할 수 있다.
도 4e에서와 같이, 조도 형성이 가능한 수지(212, 212')의 표면에 회로패턴에 대응하는 도금 레지스트 패턴(220, 220')을 형성한다.
여기서 도금 레지스트 패턴(220, 220')은 드라이 필름 또는 액체 상태의 감광재 등을 이용할 수 있다.
도 4f에서와 같이, 도금 레지스트 패턴(220, 220')이 형성되지 않은 상하 조도 형성이 가능한 수지(212, 212')의 표면 및 비아홀(B)의 내부에 전해 동도금층(214, 214')을 형성한다.
여기서 전해 동도금층(214, 214')을 형성하는 방법은 기판을 동도금 작업통에 침식시킨 후, 직류 정류기를 이용하여 전해 동도금을 수행한다. 이러한 전해 동도금은 도금될 면적을 계산하여 직류 정류기에 적당한 전류를 동을 석출하는 방식을 사용하는 것이 바람직하다.
도 4g에서와 같이, 도금 레지스트 패턴(220, 220')을 박리하여 제거한다.
도 4h에서와 같이, 기판에 에칭액을 분무시키는 플레쉬 에칭을 수행함으로써, 전해동도금층이 형성되지 않은 부분의 무전해 동도금층(213, 213')을 제거한다.
이후, 절연층을 적층하고, 비아홀(B) 형성하며, 무전해 동도금층(213, 213') 및 전해 동도금층(214, 214')을 형성하는 과정을 필요로 하는 층수만큼 반복 수행한다. 그 다음으로, 솔더 레지스트 형성 공정, 니켈/금도금 공정 및 외곽 형성 공정을 수행하면, 본 발명의 제 2 실시예에 따른 플립칩 볼 그리드 어레이 기판이 제조된다.
상술한 바와 같이, 본 발명의 제 2 실시예에 따른 플립칩 볼 그리드 어레이 기판은 ABF(Ajinomoto Build-up Film) 및 폴리이미드 등의 조도 형성이 가능한 수 지(212, 212')를 이용하므로, 조도 형성이 불가능한 얇은 언클래드 타입의 절연재(211)에도 코어의 회로패턴의 선폭(L) 및 회로패턴간의 간격(S)인 L/S를 10㎛/10㎛이하로 형성할 수 있다.
바람직한 다른 실시예에서, 본 발명에 따른 플립칩 볼 그리드 어레이 기판의 동도금층은 순수한 동도금층에 한정되는 것이 아니고, 동을 주성분으로 하는 도금층을 의미한다. 이는 주사전자현미경에 통상적으로 구비된 EDAX(Energy Dispersive Analysis of X-rays)와 같은 분석장비를 통하여 그 화학적 조성을 분석함으로써 확인할 수 있다.
다른 바람직한 실시예에서, 본 발명에 따른 플립칩 볼 그리드 어레이 기판의 도금층은 동(Cu)에 한정되는 것이 아니고, 사용 목적 또는 용도에 따라 금(Au), 니켈(Ni), 주석(Sn) 등의 전도성 물질을 주성분으로 하는 도금층을 형성할 수 있다.
이상에서 본 발명에 대하여 설명하였으나, 이는 일실시예에 불과하며, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 얼마든지 다양한 변화 및 변형이 가능함은 본 기술분야에서 통상적으로 숙련된 당업자에게 분명할 것이다. 하지만, 이러한 변화 및 변형이 본 발명의 범위 내에 속한다는 것은 이하 특허청구범위를 통하여 확인될 것이다.
상술한 바와 같이, 본 발명에 따른 플립칩 볼 그리드 어레이 기판 및 그 제조방법은 얇은 언클래드 타입의 코어를 사용하고 세미어디티브법을 이용하여 회로패턴를 형성하므로, 고밀도의 회로패턴과 초박판의 코어를 제공하는 효과가 있다.
또한, 본 발명에 따른 플립칩 볼 그리드 어레이 기판 및 그 제조방법은 조도 형성이 가능한 수지를 언클래드 타입의 절연재에 코팅하여 제조할 수도 있으므로, 조도 형성이 불가능한 얇은 언클래드 타입의 절연재를 사용하여도 고밀도의 회로패턴을 갖는 코어를 제공하는 효과도 있다.
따라서, 본 발명에 따른 플립칩 볼 그리드 어레이 기판은 고밀도화, 고속화 및 소형화 등에 대응할 수 있고, 시스템의 집적화에 적용할 수 있는 효과가 있다.

Claims (6)

  1. 표면에 조도가 형성되어 있으며, 보강기재와 수지를 포함하는 원판;
    상기 원판의 표면에 소정의 패턴으로 형성된 무전해 도금층; 및
    상기 무전해 도금층상에 형성된 전해 도금층을 포함하는 코어를 포함하는 것을 특징으로 하는 플립칩 볼 그리드 어레이 기판.
  2. 제 1 항에 있어서,
    상기 원판은 보강기재와 수지를 포함하는 언클래드 타입의 절연재인 것을 특징으로 하는 플립칩 볼 그리드 어레이 기판.
  3. 제 1 항에 있어서,
    상기 원판은 보강기재와 수지를 포함하는 언클래드 타입의 절연재, 및 상기 언클래드 타입의 절연재의 양면에 코팅된 조도 형성이 가능한 수지를 포함하는 것을 특징으로 하는 플립칩 볼 그리드 어레이 기판.
  4. (A) 보강기재와 수지를 포함하는 원판을 제공하는 단계;
    (B) 상기 원판의 표면에 조도를 형성하는 단계;
    (C) 상기 조도가 형성된 원판의 표면에 무전해 도금층을 형성하는 단계;
    (D) 상기 무전해 도금층상에 소정의 도금 레지스트 패턴을 형성하는 단계;
    (E) 상기 도금 레지스트 패턴이 형성되지 않은 상기 무전해 도금층상에 전해 도금층을 형성하는 단계;
    (F) 상기 도금 레지스트 패턴을 제거하는 단계; 및
    (G) 상기 전해 도금층이 형성되지 않은 부분의 상기 무전해 도금층을 제거함으로써, 코어를 제조하는 단계를 포함하는 것을 특징으로 하는 플립칩 볼 그리드 어레이 기판의 제조방법.
  5. 제 4 항에 있어서,
    상기 (A) 단계는 보강기재와 수지를 포함하는 언클래드 타입의 절연재를 원판으로 제공하고,
    상기 (B) 단계는 상기 언클래드 타입의 절연재의 표면에 조도를 형성하는 것을 특징으로 하는 플립칩 볼 그리드 어레이 기판의 제조방법.
  6. 제 4 항에 있어서,
    상기 (A) 단계는 보강기재와 수지를 포함하는 언클래드 타입의 절연재, 및 상기 언클래드 타입의 절연재의 양면에 코팅된 조도 형성이 가능한 수지를 포함하는 원판을 제공하고,
    상기 (B) 단계는 상기 조도 형성이 가능한 수지의 표면에 조도를 형성하는 것을 특징으로 하는 플립칩 볼 그리드 어레이 기판의 제조방법.
KR1020050016030A 2005-02-25 2005-02-25 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법 KR100688864B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050016030A KR100688864B1 (ko) 2005-02-25 2005-02-25 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
TW095101000A TWI291221B (en) 2005-02-25 2006-01-11 Printed circuit board, flip chip ball grid array board and method of fabricating the same
CNA2006100029984A CN1825581A (zh) 2005-02-25 2006-01-26 印刷电路板,倒装芯片球栅阵列板及其制造方法
US11/349,654 US20060191709A1 (en) 2005-02-25 2006-02-07 Printed circuit board, flip chip ball grid array board and method of fabricating the same
JP2006049973A JP2006237619A (ja) 2005-02-25 2006-02-27 印刷回路基板、フリップチップボールグリッドアレイ基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050016030A KR100688864B1 (ko) 2005-02-25 2005-02-25 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20060094662A true KR20060094662A (ko) 2006-08-30
KR100688864B1 KR100688864B1 (ko) 2007-03-02

Family

ID=36931016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050016030A KR100688864B1 (ko) 2005-02-25 2005-02-25 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법

Country Status (5)

Country Link
US (1) US20060191709A1 (ko)
JP (1) JP2006237619A (ko)
KR (1) KR100688864B1 (ko)
CN (1) CN1825581A (ko)
TW (1) TWI291221B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022902B1 (ko) * 2008-12-02 2011-03-16 삼성전기주식회사 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
KR20170093452A (ko) 2016-02-05 2017-08-16 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 패키지 기판

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101295872B (zh) 2007-04-28 2010-04-14 昂宝电子（上海）有限公司 为功率转换器提供过电流和过功率保护的系统和方法
US8132321B2 (en) * 2008-08-13 2012-03-13 Unimicron Technology Corp. Method for making embedded circuit structure
TWI389279B (zh) * 2009-01-23 2013-03-11 Unimicron Technology Corp 電路板結構及其製法
KR101045561B1 (ko) * 2009-08-03 2011-06-30 주식회사 일렉켐 볼 그리드 어레이 반도체 패키지용 기판 및 이의 제조방법
CN102545567B (zh) 2010-12-08 2014-07-30 昂宝电子（上海）有限公司 为电源变换器提供过电流保护的系统和方法
US9553501B2 (en) 2010-12-08 2017-01-24 On-Bright Electronics (Shanghai) Co., Ltd. System and method providing over current protection based on duty cycle information for power converter
US8484400B2 (en) * 2011-02-01 2013-07-09 Taejin Info Tech Co., Ltd. Raid-based storage control board
US8438324B2 (en) * 2011-02-01 2013-05-07 Taejin Info Tech Co., Ltd. RAID-based storage control board having fibre channel interface controller
KR101324347B1 (ko) * 2011-12-30 2013-10-31 영풍전자 주식회사 인쇄회로기판 제조방법
JP6003194B2 (ja) * 2012-04-27 2016-10-05 セイコーエプソン株式会社 ベース基板、電子デバイスおよびベース基板の製造方法
KR101814113B1 (ko) * 2012-11-02 2018-01-02 삼성전기주식회사 인쇄회로기판의 제조방법
JP6599853B2 (ja) * 2013-06-21 2019-10-30 サンミナ コーポレーション 除去可能なカバー層を用いてめっき貫通孔を有する積層構造を形成する方法
TW201505493A (zh) * 2013-07-17 2015-02-01 Ichia Tech Inc 前驅基板、軟性印刷電路板的製造方法及前驅基板
CN103401424B (zh) 2013-07-19 2014-12-17 昂宝电子（上海）有限公司 用于调整电源变换系统的输出电流的系统和方法
CN103956905B (zh) 2014-04-18 2018-09-18 昂宝电子（上海）有限公司 用于调节电源变换系统的输出电流的系统和方法
US9584005B2 (en) 2014-04-18 2017-02-28 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for regulating output currents of power conversion systems
JP6381997B2 (ja) * 2014-06-30 2018-08-29 京セラ株式会社 印刷配線板の製造方法
CN104660022B (zh) 2015-02-02 2017-06-13 昂宝电子（上海）有限公司 为电源变换器提供过流保护的系统和方法
US10270334B2 (en) 2015-05-15 2019-04-23 On-Bright Electronics (Shanghai) Co., Ltd. Systems and methods for output current regulation in power conversion systems
CN106981985B (zh) 2015-05-15 2019-08-06 昂宝电子（上海）有限公司 用于电源转换系统中的输出电流调节的系统和方法
EP3501242A4 (en) * 2016-08-18 2020-04-15 Catlam LLC PLASMA ETCHED CATALYTIC LAMINATE WITH INTERCONNECTION HOLES

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5322976A (en) * 1987-02-24 1994-06-21 Polyonics Corporation Process for forming polyimide-metal laminates
US5309632A (en) * 1988-03-28 1994-05-10 Hitachi Chemical Co., Ltd. Process for producing printed wiring board
JP3217477B2 (ja) * 1992-08-18 2001-10-09 イビデン株式会社 プリント配線板の製造方法
JPH10212364A (ja) * 1996-11-26 1998-08-11 Ajinomoto Co Inc 積層板用プリプレグ及びこれを用いたプリント配線板の製造方法
JPH1168308A (ja) 1997-08-22 1999-03-09 Ngk Spark Plug Co Ltd 配線基板の製造方法
CN100475005C (zh) * 1998-02-26 2009-04-01 揖斐电株式会社 具有充填导电孔构造的多层印刷布线板
JP3713158B2 (ja) 1999-01-27 2005-11-02 日本特殊陶業株式会社 多層配線基板の製造方法
JP3699294B2 (ja) * 1999-05-14 2005-09-28 日本特殊陶業株式会社 プリント配線板の製造方法
JP3527694B2 (ja) * 2000-08-11 2004-05-17 新光電気工業株式会社 配線基板の製造方法
JP2003051660A (ja) * 2001-05-28 2003-02-21 Kyocera Corp 配線基板およびその製造方法ならびに電子装置
JP2003243807A (ja) * 2002-02-14 2003-08-29 Nec Kansai Ltd 配線基板及びその製造方法
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
KR100834591B1 (ko) * 2003-05-19 2008-06-02 다이니폰 인사츠 가부시키가이샤 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판
TWI335347B (en) * 2003-05-27 2011-01-01 Ajinomoto Kk Resin composition for interlayer insulation of multilayer printed wiring board, adhesive film and prepreg

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022902B1 (ko) * 2008-12-02 2011-03-16 삼성전기주식회사 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
KR20170093452A (ko) 2016-02-05 2017-08-16 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 패키지 기판

Also Published As

Publication number Publication date
KR100688864B1 (ko) 2007-03-02
TW200633176A (en) 2006-09-16
CN1825581A (zh) 2006-08-30
TWI291221B (en) 2007-12-11
JP2006237619A (ja) 2006-09-07
US20060191709A1 (en) 2006-08-31

Similar Documents

Publication Publication Date Title
KR100688864B1 (ko) 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
US7802361B2 (en) Method for manufacturing the BGA package board
US7462555B2 (en) Ball grid array substrate having window and method of fabricating same
JP4609074B2 (ja) 配線板及び配線板の製造方法
KR100659510B1 (ko) 캐비티가 형성된 기판 제조 방법
US7169313B2 (en) Plating method for circuitized substrates
JP2003031925A (ja) 同一平面回路フィーチャを有する構造およびその製法
JP2007324559A (ja) ファインピッチを有するマルチレイヤー回路板及びその製作方法
JP2005064498A (ja) 電気接続パッド金属保護層を備える半導体パッケージ基板構造及びその製法
KR20070082537A (ko) 회로 기판 구조체 및 그 제조 방법
JP2003209366A (ja) フレキシブル多層配線基板およびその製造方法
KR100601485B1 (ko) Ｂｇａ 패키지 기판 및 그 제조방법
JP2009283739A (ja) 配線基板および配線基板の製造方法
US9497853B2 (en) Printed circuit board and method for manufacturing the same
KR101167464B1 (ko) 인쇄회로기판의 제조방법
KR100601465B1 (ko) 인쇄회로기판 및 그 제조방법
CN210928127U (zh) 部件承载件
JP4445778B2 (ja) 配線基板の製造方法
KR101194552B1 (ko) 인쇄회로기판 및 그 제조방법
JP2005136282A (ja) 多層配線基板及びその製造方法
KR20140039921A (ko) 인쇄회로기판의 제조 방법
US20230135774A1 (en) Interconnect substrate, method of manufacturing the same, and semiconductor apparatus
KR101081153B1 (ko) 임베디드 미세회로 기판 제조 방법
EP3890456A1 (en) Component carrier hole cleaning by dry etching with protected insulation layer
US20040079643A1 (en) Method for manufacturing wiring substrates

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 14