KR101045561B1 - 볼 그리드 어레이 반도체 패키지용 기판 및 이의 제조방법 - Google Patents

볼 그리드 어레이 반도체 패키지용 기판 및 이의 제조방법 Download PDF

Info

Publication number
KR101045561B1
KR101045561B1 KR1020090071379A KR20090071379A KR101045561B1 KR 101045561 B1 KR101045561 B1 KR 101045561B1 KR 1020090071379 A KR1020090071379 A KR 1020090071379A KR 20090071379 A KR20090071379 A KR 20090071379A KR 101045561 B1 KR101045561 B1 KR 101045561B1
Authority
KR
South Korea
Prior art keywords
substrate
electroless plating
grid array
ball grid
plating layer
Prior art date
Application number
KR1020090071379A
Other languages
English (en)
Other versions
KR20110013759A (ko
Inventor
김운수
Original Assignee
주식회사 일렉켐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 일렉켐 filed Critical 주식회사 일렉켐
Priority to KR1020090071379A priority Critical patent/KR101045561B1/ko
Priority to PCT/KR2010/004909 priority patent/WO2011016641A2/ko
Publication of KR20110013759A publication Critical patent/KR20110013759A/ko
Application granted granted Critical
Publication of KR101045561B1 publication Critical patent/KR101045561B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 볼 그리드 어레이 반도체 패키지용 기판 및 이의 제조방법에 관한 것이다.
본 발명의 볼 그리드 어레이 반도체 패키지용 기판은, 비스마레이미드 트리아진으로 형성된 기재 기판; 상기 기재 기판 상부에 형성된 제 1 무전해 도금층; 및 상기 제 1 무전해 도금층 상에 형성된 제 1 전해 도금층; 을 포함한다.
본 발명은 접착층 사용이 필요 없고, 전도성 금속 도금층의 형성 두께 조절이 가능하며, 밀착강도가 우수한 볼 그리드 어레이 반도체 패키지용 기판을 제조할 수 있다. 또한, 본 발명의 볼 그리드 어레이 반도체 패키지용 기판은 접착층을 사용하지 않기 때문에, 내열성, 내약품성, 마이그레이션 특성이 우수하다.

Description

볼 그리드 어레이 반도체 패키지용 기판 및 이의 제조방법{PLATES FOR BALL GRID ARRAY SEMICONDUCTOR PACKAGE, AND ITS MANUFACTURING PROCESS}
본 발명은 볼 그리드 어레이 반도체 패키지용 기판 및 이의 제조방법에 관한 것이다. 본 발명은 비스마레이미드 트리아진 필름에 전도성 금속을 결합시키기 위하여 접착제를 사용하지 않고, 전도성 금속을 도금하여 제조되는 볼 그리드 어레이 반도체 패키지용 기판에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨대, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장 후의 기계적, 전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
상기 패키지의 소형화를 이룬 한 예로서, 볼 그리드 어레이(Ball Grid Array) 반도체 패키지를 들 수 있다. 상기 볼 그리드 어레이 반도체 패키지는 전체적인 반도체 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하며, 특히, 외부와의 전기적 접속 수단, 즉, 인쇄회로기판(Printed Circuit Board)에의 실 장 수단으로서, 솔더 볼이 구비됨에 따라 실장 면적이 감소되고 있는 추세에 매우 유리하게 적용할 수 있다는 이점이 있다.
종래에 사용되는 볼 그리드 어레이 반도체 패키지용 기판은 기재 기판에 구리 박막층을 접착제를 통하여 적층한 구조이다.
그러나 상기와 같은 구리 박막 접착형 기재 기판은 양산되고 있는 구리박막을 그대로 사용하기 때문에, 기재 기판의 상부에 적층되는 구리박막의 두께를 적용되는 구리 박막의 두께 이하로 얇게 자유롭게 제어할 수 없다. 그에 따라, 기재 기판상의 회로 또는 단자 형성을 위한 에칭 공정에서 미세 패터닝이 어렵다는 문제점이 있다.
상술한 종래 기술의 문제점을 해결하기 위한 본 발명의 목적은 볼 그리드 어레이 반도체 패키지용 기판에 구비되는 금속 박막의 두께를 자유롭게 제어할 수 있으면서도, 기재 기판과 금속 박막의 밀착을 강하게 할 수 있는 볼 그리드 어레이 반도체 패키지용 기판 및 이를 제조하는 방법을 제공하는 것이다.
위와 같은 과제를 달성하기 위한 본 발명의 한 특징에 따른 볼 그리드 어레이 반도체 패키지용 기판은, 비스마레이미드 트리아진으로 형성된 기재 기판; 상기 기재 기판 상부에 형성된 제 1 무전해 도금층; 및 상기 제 1 무전해 도금층 상에 형성된 제 1 전해 도금층; 을 포함한다.
상기 기재 기판의 표면이 에칭 개열되어 이미드기 또는 카르복실기가 형성되고, 상기 이미드기 또는 카르복실기에 커플링제가 결합될 수 있다.
상기 제 1 무전해 도금층은 금, 니켈 및 구리로 이루어지는 군으로부터 1종 이상 선택되는 금속이다.
상기 제 1 전해 도금층은 금, 니켈 및 구리로 이루어지는 군으로부터 1종 이상 선택되는 금속이다.
상기 제 1 무전해 도금층은 0.2 ㎛ 이하인 것이 바람직하다.
상기 제 1 전해 도금층은 10 내지 20 ㎛인 것이 바람직하다.
또한, 본 발명의 볼 그리드 어레이 반도체 패키지용 기판의 제조방법은, 1) 비스마레이미드 트리아진으로 형성된 기재 기판의 표면을 에칭 용액으로 에칭 개열하여, 상기 표면에 이미드기 또는 카르복실기를 생성하는 단계; 2) 상기 기재 기판 표면에 커플링제를 도입하여 상기 이미드기 또는 카르복실기에 커플링하는 단계; 3) 상기 기재 기판의 상기 표면에 제 1 무전해 도금층을 형성하는 단계; 및 4) 상기 제 1 무전해 도금층에 제 1 전해 도금층을 형성하는 단계; 을 포함한다.
상기 볼 그리드 어레이 반도체 패키지용 기판의 제조방법은 추가적으로, 5) 상기 기판의 목적하는 부위에 3~7 ㎛ 크기의 관통홀을 1종 이상 형성시키는 단계; 6) 상기 관통홀 및 상기 기판 표면에 무전해 도금 방법으로 제 2 무전해 도금층을 형성하는 단계; 7) 상기 제 2 무전해 도금층의 표면에 전해 도금 방법으로 제 2 전해 도금층을 형성하는 단계; 8) 상기 관통홀의 직경을 초과하는 직경을 가지는 마스크를 상기 관통홀 상부에 구비시키는 단계; 및 9) 상기 마스크를 제외한 부분을 식각 제거시켜 상기 기재 기판만 잔존시키는 단계; 을 더 수행한다.
또한, 상기 볼 그리드 어레이 반도체 패키지용 기판의 제조방법은 추가적으로, 5) 상기 기판의 목적하는 부위에 3~7 ㎛ 크기의 관통홀을 1종 이상 형성시키는 단계; 6) 상기 관통홀 및 상기 기판의 표면에 무전해 도금 방법으로 제 2 무전해 도금층을 형성하는 단계; 7) 상기 관통홀의 직경을 초과하도록 노출시키는 마스크를 기판의 상부에 구비시키는 단계; 8) 상기 제 2 무전해 도금층에 전해 도금 방법으로 제 2 전해 도금층을 형성하는 단계; 및 9) 상기 마스크를 제거하고, 상기 마스크 하부를 식각 제거시켜 상기 기재기판만 잔존시키는 단계; 을 더 수행한다.
상기 에칭 용액은 수산화물인 수산화칼륨, 수산화나트륨, 수산화칼슘 및 수 산화마그네늄으로 이루어지는 군으로부터 선택되는 1종 이상, 알코올인 에틸렌글리콜, 프로필렌글리콜, 부탄디올, 네오펜틸글리콜 및 디에틸렌글리콜으로 이루어지는 군으로부터 선택되는 1종 이상, 질소화합물인 디메틸아세트아미드 또는 디메틸포름아미드에서 선택되는 1종 이상을 혼합한 용액인 것을 사용할 수 있다.
상기 에칭 용액은 수산화물 14 중량부에 알코올이 1~3 중량부 혼합될 수 있으며, 알코올 2 중량부에 질소화합물은 1~3 중량부 혼합하여 제조되는 것이 바람직하다.
상기 단계 1)에서, 상기 에칭은 기재 기판을 에칭용액에 45 내지 50 ℃에서 5~7분간 침지할 수 있다.
상기 단계 2)와 단계 3) 사이에 상기 기재 기판에 팔라듐 또는 주석을 결합시키는 단계를 더 수행할 수 있다.
상기 제 1 무전해 도금층 및 제 2 무전해 도금층은 금, 니켈 또는 구리로 형성될 수 있다.
상기 제 1 전해 도금층 및 제 2 전해 도금층은 금, 니켈 또는 구리로 형성될 수 있다.
상기 제 1 무전해 도금층의 두께는 0.2 ㎛ 이하인 것이 바람직하다.
상기 제 1 전해 도금층의 형성 두께가 약 10 내지 20 ㎛인 것이 바람직하다.
또한, 본 발명의 볼 그리드 어레이 반도체 패키지용 기판은, 비스마레이미드 트리아진으로 형성되며 복수개의 관통홀이 구비되어 있는 기재 기판; 상기 기재 기판 상부에 형성된 제 1 무전해 도금층; 상기 제 1 무전해 도금층 상부에 형성된 제 1 전해 도금층; 상기 관통홀 내부 및 주변에 형성되는 제 2 무전해 도금층; 상기 제 2 무전해 도금층 상에 형성된 제 2 전해 도금층; 을 포함한다.
본 발명에 따른 전도성 금속이 도금된 비스마레이미드 트리아진 필름의 제조방법은 종래의 방법과 달리 접착제를 이용하여 금속 박막을 기재 기판에 부착하지 않고, 도금 방법으로 기재 기판 상의 금속 박막을 형성하므로 형성되는 금속 박막의 두께를 자유롭게 조절할 수 있다. 또한, 도금 방법으로 기재 기판상에 직접 금속 박막을 형성하므로 형성된 금속 박막은 기재 기판에 대한 밀착력이 우수하게 된다.
또한, 본 발명의 전도성 금속이 도금된 비스마레이미드 트리아진 필름은 접착층을 사용하지 않기 때문에, 내열성, 내약품성, 마이그레이션이 우수하고, 전체 두께가 얇게 달성될 수 있다.
본 발명의 전도성 금속 도금방법은 진공조건과 같은 고비용이 소요되는 특수환경이 아니라, 대기압 분위기에서 단지 고분자필름을 화학약품용액 중에 침적시켜 그 표면을 화학적으로 개질시키고, 개질된 고분자필름 표면에 직접 전도성 금속층을 형성시킨 후, 전해 도금 방법으로 이용하여 금속 박막을 적층시켜 무접착제 타입의 금속 적층필름을 제조하는 방법이다. 본 발명의 제조방법은 제조과정 중, 별도로 특수한 분위기의 작업환경이 필요 없기 때문에 뛰어난 가격경쟁력을 확보할 수 있다.
또한 기존 제조방법과 달리 상품화된 금속 박막을 접착하는 것이 아니라 전 기도금법에 의해서 금속 박막을 적층시키는 것이기 때문에 초극박 금속두께 구현이 가능한 파인 패터닝(fine patterning) 전용소재 제조기술로 대단히 적합한 미래기술이다.
한편, 볼 그리드 어레이 반도체 패키지용 기재 기판으로 비스마레이미드 트리아진 소재가 사용되는 경우, 아직 무접착제 구조의 금속 적층기술이 확립되어 있지 않은 상태이다. 그렇기 때문에, 본 발명의 필름 및 이의 제조방법은 고기능성을 구현할 수 있으면서 가격경쟁력이 있는 회로기판의 핵심소재를 생산할 수 있는 기술로서, 향후 급속하게 성장하리라고 예상되는 회로부품 소재분야에서 우리나라가 국제적인 경쟁력을 갖춘 고부가가치의 부품소재생산기술을 보유하는 효과를 기대할 수 있다.
본 출원인은 볼 그리드 어레이 반도체 패키지용 기재 기판에 금속 박막층을 구비시키는 방법을 연구하던 중, 기재 기판으로 비스마레이미드 트리아진 기판을 이용하고, 비스마레이미드 트리아진 기재 기판을 화학약품을 이용하여 표면을 에칭하고, 에칭된 표면에 커플링제 및 금속 촉매를 도입시켜 기재 기판상에 금속 박막을 도금방법으로 직접 형성할 수 있음을 확인하고, 본 발명을 완성하였다.
이하, 본 발명에 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 볼 그리드 어레이 반도체 패키지용 기판 을 제조하는 공정을 나타낸 것이다.
적절한 크기의 비스마레이미드 트리아진 기판(10)에 접착제를 사용하지 않고, 금속 도금층을 형성하기 위해서는 기판 표면에 표면적을 넓게하기 위하여, 기판 표면을 에칭용액을 이용하여 에칭면(11)을 형성시킨다. 상기 에칭면(11)에 금속이 더욱 용이하게 결합할 수 있도록, 커플링제를 이용하여 커플링(12)을 구비시키고, 이를 무전해 도금 용액에 침지하여, 제 1 무전해 도금층(13)을 형성시킨다. 상기 제 1 무전해 도금층이 형성된 비스마레이미드 트리아진 기판을 전해 도금 용액에 침지하고, 전류를 인가하여, 제 1 전해 도금층(14)을 형성시킨다. 상기와 같은 과정을 거쳐 제조된 금속층이 구비된 볼 그리드 어레이 반도체 패키지용 기판은 내열성, 내약품성, 마이그레이션 등이 우수하여, 종래에 접착제를 사용하여 금속층이 구비시키는 볼 그리드 어레이 반도체 패키지 기판의 약한 내열성, 내약품성, 마이그레이션 등을 개선시킬 수 있다.
도 2 및 3은 본 발명의 일 실시예에 따른 볼 그리드 어레이 반도체 패키지용 기판에 단자부를 형성하는 두 가지 방법을 각각 나타낸 것이다.
도 2를 참조하여 설명하면, 상기 제 1 무전해 도금층 및 제 1 전해 도금층이 형성된 볼 그리드 어레이 반도체 패키지용 기판에 단자부를 형성하기 위해서, 상기 기판에 적절한 크기의 관통홀(16)을 형성시키고, 무전해 도금용액을 사용하여 제 2 무전해 도금층(17)을 형성시키고, 전해 도금용액을 사용하여 제 2 전해 도금층(17) 상부에 제 2 전해 도금층(18)을 형성시킨다. 이후, 마스크(19)를 관통홀(16)을 초과하여 구비시키고, 마스크(19)가 구비된 부분을 제외한 부분을 식각하고, 마스크 를 제거하여 본 발명에 따른 볼 그리드 어레이 반도체 패키지용 기판에 단자부를 형성시킨다.
도 3을 참조하여 설명하면, 상기 볼 그리드 어레이 반도체 패키지용 기판에 단자부를 형성시키는 다른 방법은 제 2 무전해 도금층(17)이 형성된 기판에 관통홀(16)의 직경을 초과하도록 노출시키는 마스크(19)를 형성시키고, 마스크(19)가 형성되지 않은 부분에 전해 도금 용액을 사용하여 제 2 전해 도금층(18)을 형성시킨다. 이후, 마스크(19), 및 마스크가 형성된 부분을 식각하여 본 발명에 따른 볼 그리드 어레이 반도체 패키지용 기판에 단자부를 형성시킨다.
이하에서는 본 발명의 볼 그리드 어레이 반도체 패키지용 기판의 제조방법을 설명하기로 한다.
본 발명의 제조방법에서는 설명의 편의를 위해서, 구리 박막이 도금된 비스마레이미드 트리아진 필름에 대해서 설명한다.
본 발명의 볼 그리드 어레이 반도체 패키지용 기판 제조방법은 에칭 공정, 중화 공정, 커플링 공정, 촉매 부가 공정, 반응 촉진 공정, 무전해 도금 공정, 전해 도금 공정 중 일부 이상의 공정을 포함할 수 있다.
이하, 각 공정들을 통해 본 발명의 볼 그리드 어레이 반도체 패키지용 기판 제조 방법을 구체적으로 설명한다. 또한, 하기의 각 공정에서는 플라즈마 또는 초음파를 가하여, 연속적인 공정을 유발할 수 있다.
1. 에칭 공정
비스마레이미드 트리아진 필름을 에칭 용액을 이용하여 필름 표면을 개질 처리한다.
본 공정에서 사용될 수 있는 에칭 용액은 수산화물인 수산화칼륨, 수산화나트륨, 수산화칼슘 또는 수산화마그네늄 등과, 알코올인 에틸렌글리콜, 프로필렌글리콜, 부탄디올, 네오펜틸글리콜 또는 디에틸렌글리콜 등과, 질소화합물인 디메틸아세트아미드 또는 디메틸포름아미드 등을 혼합한 용액인 것이 바람직하다. 에칭 공정은 약 20 내지 40 ℃에서 약 3 ~ 5 분간 비스마레이미드 트리아진 필름을 에칭 용액에 침지하여 수행된다. 이때, 상기 에칭용액은 혼합되는 비율에 따라, 그 에칭효과와 이후 커플링제와의 결합에 큰 영향을 미치게 되고, 이로 인해서 금속의 무전해 도금 효율에 큰 영향을 끼칠 수 있다. 특히 상기 에칭용액에서 알코올 또는 질소화합물은 비스마레이미드 트리아진 필름 표면에 존재하는 이미드 링을 개환시켜 이미드기가 생성되는데 중요한 역할을 한다.
상기 에칭 용액은 수산화물 14 중량부에 알코올이 1~3 중량부 혼합될 수 있으며, 알코올 2 중량부에 질소화합물은 1~3 중량부 혼합하여 제조되는 것이 바람직하다. 이때, 상기 질소화합물은 1 중량부 미만일 경우, 트리아진 필름 표면에 존재하는 이미드 링을 개환시키기 힘들어지고, 3 중량부를 초과할 경우, 비스마레이미드 트리아진 필름의 표면의 팽창 또는 부분적인 녹임이 너무 과하게 발생하여, 추후 형성된 금속 도금층의 밀착강도가 떨어지는 문제점이 발생할 수 있다.
본 에칭 공정으로 개질된 비스마레이미드 트리아진 필름 표면은 차후 도금 공정시 도금 층과 비스마레이미드 트리아진 필름과의 밀착을 극대화하여 밀착강도 를 증진시킬 수 있다. 이러한 에칭 공정으로 인해 비스마레이미드 트리아진의 이미드 링이 개열되면서 이미드기 또는 카르복실기로 전환되어 반응성이 증가된다.
이러한 에칭 공정의 공정 온도가 20 ℃ 이하의 경우는 에칭 용액의 활성이 낮아져서, 목적하는 에칭 효과를 달성할 수 없고, 장기간의 반응으로 인해 비스마레이미드 트리아진 필름 상에 부분적인 손상이 발생할 수 있으며, 에칭 공정의 공정 온도가 40 ℃ 이상인 경우, 급격한 에칭의 진행으로 인해 비스마레이미드 트리아진 필름 표면상 전체적인 균일성 및 연속성의 조절이 어려워진다.
2. 중화 공정
에칭 공정에서 수득된 표면이 개질된 비스마레이미드 트리아진 필름을 산성 중화 용액을 이용하여 비스마레이미드 트리아진 필름 표면을 중화 처리한다.
본 공정은 상기 에칭 공정에서 얻어진 비스마레이미드 트리아진 필름 표면에 잔존하리라 예상되는 K+ 이온과 같은 금속염을 제거한다. 이러한 금속염이 잔존하는 경우, 후공정인 커플링 공정에서, 금속염들이 비스마레이미드 트리아진 필름에 극성을 부여하기 위한 커플링 이온과 경쟁하게 되어, 커플링 이온과 이미드기의 반응을 방해하게 된다.
중화 공정의 온도가 10 ℃ 이하인 경우는 반응액의 활성이 낮아서 목적하는 중화 효과를 달성할 수 없고, 또한 부분적인 비스마레이미드 트리아진 필름의 손상이 현저히 나타난다. 또한, 중화 공정의 온도가 30 ℃ 이상인 경우, 급격한 반응에 의해 전체적인 균일성 및 연속성의 조절이 어려워진다.
3. 커플링 공정
중화 공정에서 개질된 비스마레이미드 트리아진 필름을 커플링제 용액을 이용하여 커플링 반응시킨다.
커플링 반응은 에칭 공정에 의해 비스마레이미드 트리아진 필름 표면의 화학결합이 개열된 곳에 커플링 이온을 결합시켜 비스마레이미드 트리아진 필름 상에 극성을 부여함으로써, 이후 무전해 및 전해 도금 공정의 진행을 원활하게 하고, 목적 제품의 밀착강도를 향상시킨다.
본 공정에서 사용될 수 있는 커플링제 용액은 실란계 커플링제 또는 아민계 커플링제일 수 있다. 실란계 커플링제로서, Shinetsu, Japan Energy 또는 다우코닝의 커플링제 등 여러 가지 시판 제품을 이용할 수 있다. 아민계 커플링제로는 수산화나트륨 및 모노메탈아민을 혼합시켜 제조되는 알칼리계 커플링제, 또는 에틸렌디아민 및 염산을 혼합시켜 제조되는 산계 커플링제를 사용할 수 있다.
본 커플링 공정은 사용되는 커플링제의 특성에 따라 그 반응 조건이 달라지나, 실란계 커플링제의 경우는 약 25 내지 30 ℃ 에서 약 5 내지 7분간 침지시켜 반응을 수행한다.
4. 산세 공정
상기 커플링 공정에서 수득된 커플링된 비스마레이미드 트리아진 필름을 산성 용액을 이용하여 상온에서 침지시켜 비스마레이미드 트리아진 필름 표면의 개열 부위에 결합되지 않은 커플링 이온들을 제거한다. 본 산세 공정이 길거나, 사용되는 산성 용액이 지나치게 강한 산성 용액인 경우, 결합된 커플링 이온을 제거할 수 있으므로, 반응 조건을 적절하게 조절한다.
5. 촉매 부가 공정
상기 커플링된 비스마레이미드 트리아진 필름을 촉매 용액에 침지시켜 비스마레이미드 트리아진 필름 표면에 금속촉매로서 팔라듐을 흡착시킨다.
촉매 용액은 염화팔라듐 및 염화제일주석을 염산에 1:3~1:5 질량비로 희석하여 제조한다. 본 공정의 반응 시간이 지나치게 짧으면 비스마레이미드 트리아진 필름 표면에 촉매인 팔라듐 및 주석의 흡착률이 낮아 목적하는 촉매 효과를 달성할 수 없고, 반응 시간이 지나치게 길면 본 공정액 중 염산에 의해서 비스마레이미드 트리아진 필름 표면이 부식하는 역효과가 발생할 수 있으므로, 반응 조건을 적절하게 조절한다.
6. 무전해 도금 공정
상기 촉매가 부가된 비스마레이미드 트리아진 필름을 무전해 도금 용액에 침지시켜 비스마레이미드 트리아진 필름을 무전해 도금한다. 상기 무전해 도금이란, 전류 인가 없이 원하는 금속을 기재 위에 도금하는 것을 말한다.
무전해 도금 용액으로서, EDTA 수용액, 가성소다 수용액, 포르말린 수용액 및 황산동 수용액을 혼합하여 제조된 황산동 하부 도금 용액, 또는 차아인산나트륨, 구연산나트륨, 암모니아 및 6수 황산니켈 수용액을 혼합하여 제조된 황산니켈 무전해 도금 용액을 사용할 수 있다. 여기서, 무전해 도금 용액은 또한 금속 물성을 극대화시키기 위하여 광택제 성분 및 안정제 성분 등을 소량 포함할 수 있다. 이러한 광택제 및 안정제는 무전해 도금 용액의 재활용 및 장기간의 보존을 가능하 게 한다. 황산동 무전해 도금 용액을 사용하는 경우, 무전해 도금 공정은 촉매가 부가된 비스마레이미드 트리아진 필름을 전류를 인가함 없이 약 65 내지 75 ℃ 의 온도에서 약 5 내지 10분간 침지시켜 수행된다. 이때, 무전해 도금 공정에서 얻어지는 무전해 도금층의 두께는 도금 시간에 따라서 적절히 조절할 수 있다. 만약 무전해 도금 공정의 반응 온도가 65 ℃ 미만인 경우, 도금 용액의 활성이 낮아서 미도금의 발생 및 부분적인 도금이 진행되어 무전해 도금층을 형성 할 수 없고, 무전해 도금 공정의 온도가 75 ℃를 초과할 경우에는 급격한 도금의 진행으로 인해 무전해 도금막 상에 전체적인 균일성 및 밀착성이 부족하게 된다.
황산니켈 무전해 도금 용액을 사용하는 경우, 무전해 도금 공정은 촉매가 부가된 비스마레이미드 트리아진 필름을 약 35 내지 40 ℃의 온도에서 약 2 분간 침지시켜 수행된다. 본 공정은 이후 전해 도금 공정을 위한 공정으로, 약 0.2 ㎛ 이하의 도금 두께로 수행될 수 있으나, 미도금 부분이 없어질 정도의 시간 동안 수행하는 것이 바람직하다.
7. 전해 도금 공정
무전해 도금된 비스마레이미드 트리아진 필름을 도금 용액에 침지시키고, 전류를 가하여 도금 공정을 수행한다.
구체적으로, 무전해 도금된 비스마레이미드 트리아진 필름을 도금 용액에 침지시키고, 20 내지 30℃ 에서 약 30분간 5A/dm^2 이하의 전류를 가해 도금을 수행하여 볼 그리드 어레이 반도체 패키지용 기판을 제조한다. 도금 반응 과정에서, 도금 용액을 원활히 교반시켜, 도금 용액 농도의 불균일을 최소화한다. 이러한 도금 조건은 수득하고자 하는 구리 도금 막의 두께에 따라 적절히 조절될 수 있다.
본 실시예에서 사용될 수 있는 도금 용액으로서, 시판되는 도금 용액(Enthone OMI, 희성금속, 일광상사 등)을 사용할 수 있다. 그러나 시판의 도금 용액의 사용조건 보다 온건한 조건에서 장시간에 걸쳐서 천천히 막을 도금 공정을 수행한다. 장기간의 도금 수행 시간은 도금막 내부의 응력 발생을 최소한으로 억제하여 경도를 낮추고, 강도 및 연성이 우수한 도금막을 얻을 수 있게 한다.
시판되는 도금 용액 이외에 황산구리 수용액, 황산 및 염산 혼합용액을 정제수로 희석하여 조제된 도금 용액을 사용할 수 있다. 이러한 도금 용액은 광택제 및 첨가제를 소량 포함할 수 있다.
8. 구리 도금막이 형성된 볼 그리드 어레이 반도체 패키지용 기판의 물성 검사
본 발명의 실시예에 따라 수득된 볼 그리드 어레이 반도체 패키지용 기판의 연속성을 육안으로 관찰하여 상기 기판의 도금 정도를 평가한다. ◎는 샘플 표면 전체가 균일하고, 미려하게 도금된 경우이며, ○는 샘플 표면이 균일하게 도금된 경우, △는 부분적으로 미도금된 부분이 존재하는 경우, × 는 미도금된 부분이 많은 경우를 가리킨다.
JIS-6471 규격에 따라 밀착 강도를 평가한다.
이하, 본 발명을 실시예를 통하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않 는다.
본 발명의 실시예에 사용되는 비스마레이미드 트리아진 필름은 폭 100 ㎜, 길이 200 ㎜ 및 두께 100 ㎛의 비스마레이미드 트리아진 필름(미쯔비시 화학)을 준비하고, 전처리로서 150 ℃ 에서 약 5분간 건조하여 비스마레이미드 트리아진 필름에 포함된 수분을 제거하였다. 하기 실시예는 상기 비스마레이미드 트리아진 필름에 적합한 공정으로서 상기 공정은 비스마레이미드 트리아진 필름 및 조건에 따라 당업자에 의한 적절한 변이가 가능하다.
실시예 1: 볼 그리드 어레이 반도체 패키지용 기판의 제조 1
비스마레이미드 트리아진 필름을 35 ℃의 1 ℓ 에칭 용액(에틸렌글리콜 20 g 및 디메틸아세트아미드 10 g을 증류수 1 ℓ에 혼합하고, 여기에 280 g의 수산화칼륨을 투입하여 혼합용액 제조)에 4 분간 침지하여 에칭하였다. 상기 에칭된 비스마레이미드 트리아진 필름을 염산 100 ㎖/l 용액에 약 6 분간 침지하여 표면을 중화 처리하였다. 이후, 아미노프로필 트리에톡시 실란을 함유하는 실란계 커플링제를 1.2 %/ℓ로 희석하여, 약 26 ℃의 온도에서 5 분간 침지하였다. 이를 염산 수용액으로 세척하고, 염화 팔라듐(0.5 g/ℓ) 및 염화 제일 주석(2 g/ℓ)로 이루어진 용액을 염산에 1:1의 부피비로 희석하여 만든 촉매 용액에 커플링 처리된 비스마레이미드 트리아진 필름을 실온에서 약 5 분간 침지하였다.
다음으로, EDTA 수용액(4.2 g/ℓ), 가성 소다 수용액(13.7 g/ℓ), 포르말린 수용액(9.5 g/ℓ)로 구성된 수용액에 황산동 수용액(15.8 g/ℓ)을 혼합하여 제조된 황산동 하부 도금 용액에 촉매 처리된 비스마레이미드 트리아진 필름을 전류의 인가 없이 약 70 ℃의 온도에서 약 10 분간 침지하여 무전해 도금을 수행하여 제 1 무전해 도금층을 형성시켰다.
다음으로, 제 1 무전해 도금층이 형성된 비스마레이미드 트리아진 필름을 약 110 ℃에서 10 분간 건조하고, 황산구리 수용액, 황산, 염산을 이온교환수로 희석하여 제조된 도금 용액에 상기 제 1 무전해 도금층이 형성된 비스마레이미드 트리아진 필름을 약 30 ℃의 온도에서 30 분간 침지하고, 3 A/dm^2의 전류를 인가하여, 제 1 전해 도금층이 형성된 볼 그리드 어레이 반도체 패키지용 기판을 제조하였다.
실시예 2: 볼 그리드 어레이 반도체 패키지용 기판의 제조 2
상기 실시예 1에서, 에칭 용액으로서 에틸렌글리콜 20 g 및 디메틸아세트아미드 20 g을 증류수 1 ℓ에 혼합하고, 여기에 280 g의 수산화칼륨을 투입하여 제조된 에칭 용액을 사용하는 것을 제외하고, 상기 실시예 1 과 동일하게 수행하여, 볼 그리드 어레이 반도체 패키지용 기판을 제조하였다.
실시예 3: 볼 그리드 어레이 반도체 패키지용 기판 단자부의 제조 3
상기 실시예 1에 의해 제조된 기판에 4 ㎛ 크기의 관통홀을 생성시키고, 이 기판의 표면을 에칭하여 표면을 거칠게 하고, 무전해 도금액에 침지하여 제 2 무전해 도금층을 형성하였다. 제 2 무전해 도금층이 형성된 기판을 전해 도금액에 침지하고 전류를 가하여 제 2 전해 도금층을 형성하였다. 여기에 관통홀을 초과하는 직 경을 가지는 마스크를 상기 관통홀 상부에 형성시키고, 마스크가 구비된 부분을 제외한 부분을 식각 제거시켜 상기 기재 기판만 잔존시켜, 볼 그리드 어레이 반도체 패키지용 기판에 단자부를 형성시켰다.
실시예 4: 볼 그리드 어레이 반도체 패키지용 기판 단자부의 제조 4
상기 실시예 1에 의해 제조된 기판에 4 ㎛ 크기의 관통홀을 생성시키고, 이 기판의 표면을 에칭하여 표면을 거칠게 하고, 무전해 도금액에 침지하여 제 2 무전해 도금층을 형성하였다. 상기 관통홀이 구비되어 있으며, 제 2 무전해 도금층이 형성된 기판에 관통홀의 직경을 초과하도록 노출시키는 마스크를 기판의 상부에 구비시켰다. 상기 기판을 전해 도금액에 침지하여 제 2 전해 도금층을 형성시킨 후, 마스크와 마스크 하부를 식각하여 상기 기재 기판만 잔존시켜 볼 그리드 어레이 반도체 패키지용 기판에 단자부를 형성시켰다.
비교예 1: 볼 그리드 어레이 반도체 패키지용 기판의 제조 1
상기 실시예 1에서, 에칭 용액으로서 에틸렌글리콜 20 g을 증류수 1 ℓ에 혼합하고, 여기에 280 g의 수산화칼륨을 투입하여 제조된 에칭 용액만을 사용하는 것을 제외하고, 상기 실시예 1 과 동일하게 수행하여, 볼 그리드 어레이 반도체 패키지용 기판을 제조하였다.
비교예 2: 볼 그리드 어레이 반도체 패키지용 기판의 제조 2
상기 실시예 1에서, 에칭 용액으로서 에틸렌글리콜 20 g 및 디메틸아세트아미드 100 g을 증류수 1 ℓ에 혼합하고, 여기에 280 g의 수산화칼륨을 투입하여 제조된 에칭 용액만을 사용하는 것을 제외하고, 상기 실시예 1 과 동일하게 수행하여, 볼 그리드 어레이 반도체 패키지용 기판을 제조하였다.
비교예 3: 볼 그리드 어레이 반도체 패키지용 기판의 제조 3
상기 실시예 1에서, 에칭 용액으로서 280 g의 수산화칼륨을 증류수 1ℓ에 녹인 용액을 사용하는 것을 제외하고, 상기 실시예 1과 동일한 공정을 수행하여 볼 그리드 어레이 반도체 패키지용 기판을 제조하였다.
비교예 4: 볼 그리드 어레이 반도체 패키지용 기판의 제조 4
상기 실시예 1에서, 에칭 용액으로서 증류수에 에틸렌 글리콜 20 g이 혼합된 1 ℓ 용액을 사용하는 것을 제외하고, 상기 실시예 1과 동일한 공정을 수행하여 볼 그리드 어레이 반도체 패키지용 기판을 제조하였다.
비교예 5: 볼 그리드 어레이 반도체 패키지용 기판의 제조 5
상기 실시예 1에서, 에칭 용액으로서 증류수에 200 g의 수산화나트륨이 혼합된 1ℓ에 녹인 용액을 사용하는 것을 제외하고, 상기 실시예 1과 동일한 공정을 수행하여 볼 그리드 어레이 반도체 패키지용 기판을 제조하였다.
상기 실시예 1 및 2와 비교예 1~5에 따라 제조된 볼 그리드 어레이 반도체 패키지용 기판에 대한 물성을 테스트하여 하기 표 1에 나타내었다.

도금정도
구리박막/필름두께(㎛)
평균 밀착강도(㎏/㎝)

실시예 1
◎
12/100
0.85

실시예 2
◎
12/100
0.80

비교예 1
◎
12/100
0.65

비교예 2
◎
12/100
0.55

비교예 3
○
12/100
0.50

비교예 4
○
12/100
0.60

비교예 5
△
12/100
0.30
상기 표 1에서 볼 수 있는 바와 같이, 비교예 1 및 2는 도금정도는 좋았으나, 평균 밀착강도는 각각 0.65 및 0.55로 낮게 나타났다. 그러나, 실시예 1 및 2의 기판은 비교예 1 및 2에 비하여 도금특성과 밀착강도가 모두 우수하게 나타났다.
이유는 상기 에틸렌글리콜 및 디메틸아세트아미드가 비스마레이미드 트리아진 필름의 표면 팽창 또는 부분적인 녹임과 같은 반응을 유도하여, 비스마레이미드 트리아진 필름의 표면개질을 촉진시켰기 때문이다. 그러나, 디메틸아세트아미드가 과다하게 첨가될 경우, 표면 팽창 또는 부분적인 녹임이 너무 과하게 발생하여, 이후 과정에서 무전해 및 전해 도금하여 형성된 구리박막의 평균 밀착강도는 떨어지는 특성을 나타내었다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
도 1은 본 발명의 일 실시예에 따른 볼 그리드 어레이 반도체 패키지용 기판을 제조하는 공정을 나타낸 것이다.
도 2 및 3은 본 발명의 일 실시예에 따른 볼 그리드 어레이 반도체 패키지용 기판에 단자부를 형성하는 두 가지 방법을 각각 나타낸 것이다.
도 4는 본 발명에 사용되는 비스마레이미드 트리아진 필름의 표면을 관찰한 전자현미경 사진이다.

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 볼 그리드 어레이 반도체 패키지용 기판의 제조방법에 있어서,
    1) 비스마레이미드 트리아진으로 형성된 기재 기판의 표면을 에칭 용액으로 에칭 개열하여, 상기 표면에 이미드기 또는 카르복실기를 생성하는 단계;
    2) 상기 기재 기판 표면에 커플링제를 도입하여 상기 이미드기 또는 카르복실기에 커플링하는 단계;
    3) 상기 기재 기판의 상기 표면에 제 1 무전해 도금층을 형성하는 단계; 및
    4) 상기 제 1 무전해 도금층에 제 1 전해 도금층을 형성하는 단계;
    을 포함하며,
    상기 에칭 용액은 수산화물인 수산화칼륨, 수산화나트륨, 수산화칼슘 및 수산화마그네늄으로 이루어지는 군으로부터 선택되는 1종 이상, 알코올인 에틸렌글리콜, 프로필렌글리콜, 부탄디올, 네오펜틸글리콜 및 디에틸렌글리콜으로 이루어지는 군으로부터 선택되는 1종 이상, 질소화합물인 디메틸아세트아미드 또는 디메틸포름아미드에서 선택되는 1종 이상을 혼합한 용액인 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지용 기판의 제조방법.
  9. 제8항에 있어서,
    상기 에칭 용액은 수산화물 14 중량부에 알코올이 1~3 중량부 혼합되고, 알코올 2 중량부에 질소화합물은 1~3 중량부 혼합하여 제조되는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지용 기판의 제조방법.
  10. 볼 그리드 어레이 반도체 패키지용 기판의 제조방법에 있어서,
    1) 비스마레이미드 트리아진으로 형성된 기재 기판의 표면을 에칭 용액으로 에칭 개열하여, 상기 표면에 이미드기 또는 카르복실기를 생성하는 단계;
    2) 상기 기재 기판 표면에 커플링제를 도입하여 상기 이미드기 또는 카르복실기에 커플링하는 단계;
    3) 상기 기재 기판의 상기 표면에 제 1 무전해 도금층을 형성하는 단계; 및
    4) 상기 제 1 무전해 도금층에 제 1 전해 도금층을 형성하는 단계;
    을 포함하며,
    상기 단계 1)에서,
    상기 에칭은 기재 기판을 에칭용액에 45 내지 50 ℃에서 5~7분간 침지하는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지용 기판의 제조방법.
  11. 볼 그리드 어레이 반도체 패키지용 기판의 제조방법에 있어서,
    1) 비스마레이미드 트리아진으로 형성된 기재 기판의 표면을 에칭 용액으로 에칭 개열하여, 상기 표면에 이미드기 또는 카르복실기를 생성하는 단계;
    2) 상기 기재 기판 표면에 커플링제를 도입하여 상기 이미드기 또는 카르복실기에 커플링하는 단계;
    3) 상기 기재 기판의 상기 표면에 제 1 무전해 도금층을 형성하는 단계; 및
    4) 상기 제 1 무전해 도금층에 제 1 전해 도금층을 형성하는 단계;
    을 포함하며,
    상기 단계 2)와 단계 3) 사이에 상기 기재 기판에 팔라듐 또는 주석을 결합시키는 단계를 더 수행하는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지용 기판의 제조방법.
  12. 볼 그리드 어레이 반도체 패키지용 기판의 제조방법에 있어서,
    1) 비스마레이미드 트리아진으로 형성된 기재 기판의 표면을 에칭 용액으로 에칭 개열하여, 상기 표면에 이미드기 또는 카르복실기를 생성하는 단계;
    2) 상기 기재 기판 표면에 커플링제를 도입하여 상기 이미드기 또는 카르복실기에 커플링하는 단계;
    3) 상기 기재 기판의 상기 표면에 제 1 무전해 도금층을 형성하는 단계; 및
    4) 상기 제 1 무전해 도금층에 제 1 전해 도금층을 형성하는 단계;
    을 포함하며,
    상기 제 1 무전해 도금층은 금, 니켈 또는 구리로 형성되는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지용 기판의 제조방법.
  13. 볼 그리드 어레이 반도체 패키지용 기판의 제조방법에 있어서,
    1) 비스마레이미드 트리아진으로 형성된 기재 기판의 표면을 에칭 용액으로 에칭 개열하여, 상기 표면에 이미드기 또는 카르복실기를 생성하는 단계;
    2) 상기 기재 기판 표면에 커플링제를 도입하여 상기 이미드기 또는 카르복실기에 커플링하는 단계;
    3) 상기 기재 기판의 상기 표면에 제 1 무전해 도금층을 형성하는 단계; 및
    4) 상기 제 1 무전해 도금층에 제 1 전해 도금층을 형성하는 단계;
    을 포함하며,
    상기 제 1 전해 도금층은 금, 니켈 또는 구리로 형성되는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지용 기판의 제조방법.
  14. 볼 그리드 어레이 반도체 패키지용 기판의 제조방법에 있어서,
    1) 비스마레이미드 트리아진으로 형성된 기재 기판의 표면을 에칭 용액으로 에칭 개열하여, 상기 표면에 이미드기 또는 카르복실기를 생성하는 단계;
    2) 상기 기재 기판 표면에 커플링제를 도입하여 상기 이미드기 또는 카르복실기에 커플링하는 단계;
    3) 상기 기재 기판의 상기 표면에 제 1 무전해 도금층을 형성하는 단계; 및
    4) 상기 제 1 무전해 도금층에 제 1 전해 도금층을 형성하는 단계;
    을 포함하며,
    상기 제 1 무전해 도금층의 두께는 0.2 ㎛ 이하인 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지용 기판의 제조방법.
  15. 볼 그리드 어레이 반도체 패키지용 기판의 제조방법에 있어서,
    1) 비스마레이미드 트리아진으로 형성된 기재 기판의 표면을 에칭 용액으로 에칭 개열하여, 상기 표면에 이미드기 또는 카르복실기를 생성하는 단계;
    2) 상기 기재 기판 표면에 커플링제를 도입하여 상기 이미드기 또는 카르복실기에 커플링하는 단계;
    3) 상기 기재 기판의 상기 표면에 제 1 무전해 도금층을 형성하는 단계; 및
    4) 상기 제 1 무전해 도금층에 제 1 전해 도금층을 형성하는 단계;
    을 포함하며,
    상기 제 1 전해 도금층의 형성 두께가 약 10 내지 20 ㎛인 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지용 기판의 제조방법.
  16. 볼 그리드 어레이 반도체 패키지용 기판에 있어서,
    비스마레이미드 트리아진으로 형성되며 복수개의 관통홀이 구비되어 있는 기재 기판;
    상기 기재 기판 상부에 형성된 제 1 무전해 도금층;
    상기 제 1 무전해 도금층 상부에 형성된 제 1 전해 도금층;
    상기 관통홀 내부 및 주변에 형성되는 제 2 무전해 도금층;
    상기 제 2 무전해 도금층 상에 형성된 제 2 전해 도금층;
    을 포함하는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지용 기판.
  17. 볼 그리드 어레이 반도체 패키지용 기판의 제조방법에 있어서,
    1) 비스마레이미드 트리아진으로 형성된 기재 기판의 표면을 에칭 용액으로 에칭 개열하여, 상기 표면에 이미드기 또는 카르복실기를 생성하는 단계;
    2) 상기 기재 기판 표면에 커플링제를 도입하여 상기 이미드기 또는 카르복실기에 커플링하는 단계;
    3) 상기 기재 기판의 상기 표면에 제 1 무전해 도금층을 형성하는 단계; 및
    4) 상기 제 1 무전해 도금층에 제 1 전해 도금층을 형성하는 단계;
    을 포함하며,
    5) 상기 기판의 목적하는 부위에 3~7 ㎛ 크기의 관통홀을 1종 이상 형성시키는 단계;
    6) 상기 관통홀 및 상기 기판 표면에 무전해 도금 방법으로 제 2 무전해 도금층을 형성하는 단계;
    7) 상기 제 2 무전해 도금층의 표면에 전해 도금 방법으로 제 2 전해 도금층을 형성하는 단계;
    8) 상기 관통홀의 직경을 초과하는 직경을 가지는 마스크를 상기 관통홀 상부에 구비시키는 단계; 및
    9) 상기 마스크를 제외한 부분을 식각 제거시켜 상기 기재 기판만 잔존시키는 단계;
    을 더 수행하는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지용 기판의 제조방법.
  18. 볼 그리드 어레이 반도체 패키지용 기판의 제조방법에 있어서,
    1) 비스마레이미드 트리아진으로 형성된 기재 기판의 표면을 에칭 용액으로 에칭 개열하여, 상기 표면에 이미드기 또는 카르복실기를 생성하는 단계;
    2) 상기 기재 기판 표면에 커플링제를 도입하여 상기 이미드기 또는 카르복실기에 커플링하는 단계;
    3) 상기 기재 기판의 상기 표면에 제 1 무전해 도금층을 형성하는 단계; 및
    4) 상기 제 1 무전해 도금층에 제 1 전해 도금층을 형성하는 단계;
    을 포함하며,
    5) 상기 기판의 목적하는 부위에 3~7 ㎛ 크기의 관통홀을 1종 이상 형성시키는 단계;
    6) 상기 관통홀 및 상기 기판의 표면에 무전해 도금 방법으로 제 2 무전해 도금층을 형성하는 단계;
    7) 상기 관통홀의 직경을 초과하도록 노출시키는 마스크를 기판의 상부에 구비시키는 단계;
    8) 상기 제 2 무전해 도금층에 전해 도금 방법으로 제 2 전해 도금층을 형성하는 단계; 및
    9) 상기 마스크를 제거하고, 상기 마스크 하부를 식각 제거시켜 상기 기재기판만 잔존시키는 단계;
    을 더 수행하는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지용 기판의 제조방법.
  19. 제17항 또는 제18항에 있어서,
    상기 제 2 무전해 도금층은 금, 니켈 또는 구리로 형성되는 것을 특징으로 하는 볼 그리드 어레이 반도체 패키지용 기판의 제조방법.
  20. 제17항 또는 제18항에 있어서,
    상기 제 2 전해 도금층은 금, 니켈 또는 구리로 형성되는 것을 특징으로 하 는 볼 그리드 어레이 반도체 패키지용 기판의 제조방법.
KR1020090071379A 2009-08-03 2009-08-03 볼 그리드 어레이 반도체 패키지용 기판 및 이의 제조방법 KR101045561B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090071379A KR101045561B1 (ko) 2009-08-03 2009-08-03 볼 그리드 어레이 반도체 패키지용 기판 및 이의 제조방법
PCT/KR2010/004909 WO2011016641A2 (ko) 2009-08-03 2010-07-27 볼 그리드 어레이 반도체 패키지용 기판 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090071379A KR101045561B1 (ko) 2009-08-03 2009-08-03 볼 그리드 어레이 반도체 패키지용 기판 및 이의 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110032483A Division KR101045565B1 (ko) 2011-04-08 2011-04-08 볼 그리드 어레이 반도체 패키지용 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20110013759A KR20110013759A (ko) 2011-02-10
KR101045561B1 true KR101045561B1 (ko) 2011-06-30

Family

ID=43544763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090071379A KR101045561B1 (ko) 2009-08-03 2009-08-03 볼 그리드 어레이 반도체 패키지용 기판 및 이의 제조방법

Country Status (2)

Country Link
KR (1) KR101045561B1 (ko)
WO (1) WO2011016641A2 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187865A (ja) * 1997-09-09 1999-03-30 Ngk Spark Plug Co Ltd プリント配線板およびその製造方法
KR20060077798A (ko) * 2004-12-31 2006-07-05 디엠아이텍 주식회사 전도성 금속 도금 폴리이미드 기판 및 그 제조 방법
KR20090071008A (ko) * 2007-12-27 2009-07-01 삼성전기주식회사 인쇄회로기판용 절연체, 이를 구비한 인쇄회로기판 및 그제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040061410A (ko) * 2002-12-30 2004-07-07 삼성전기주식회사 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법
KR100688864B1 (ko) * 2005-02-25 2007-03-02 삼성전기주식회사 인쇄회로기판, 플립칩 볼 그리드 어레이 기판 및 그 제조방법
KR100798870B1 (ko) * 2006-06-15 2008-01-29 엘지전자 주식회사 커플링 에이전트를 포함하는 전도성 금속 도금 폴리이미드기판 및 그 제조 방법
KR100747627B1 (ko) * 2006-06-22 2007-08-08 디엠아이텍 주식회사 2 층 구조를 가지는 전도성 금속 도금 폴리이미드 기판의제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187865A (ja) * 1997-09-09 1999-03-30 Ngk Spark Plug Co Ltd プリント配線板およびその製造方法
KR20060077798A (ko) * 2004-12-31 2006-07-05 디엠아이텍 주식회사 전도성 금속 도금 폴리이미드 기판 및 그 제조 방법
KR20090071008A (ko) * 2007-12-27 2009-07-01 삼성전기주식회사 인쇄회로기판용 절연체, 이를 구비한 인쇄회로기판 및 그제조방법

Also Published As

Publication number Publication date
WO2011016641A2 (ko) 2011-02-10
WO2011016641A3 (ko) 2011-04-21
KR20110013759A (ko) 2011-02-10

Similar Documents

Publication Publication Date Title
KR100845534B1 (ko) 전도성 금속 도금 폴리이미드 기판 및 그 제조 방법
JP5402939B2 (ja) 銅の表面処理方法及び銅
WO2011149019A1 (ja) 金メッキ金属微細パターン付き基材の製造方法、金メッキ金属微細パターン付き基材、プリント配線板、インターポーザ及び半導体装置
TW201126619A (en) Substrate for mounting semiconductor chip and method for producing same
CN109252148B (zh) 在感光性树脂的表面形成金属层的方法
CN102316668A (zh) 带金属微细图案的基材、印刷布线板和它们的制造方法、以及半导体装置
KR20160140455A (ko) 구리 표면처리용 치환니켈 도금욕, 당해 도금욕을 이용한 구리 부품의 제조방법 및 당해 구리 부품
Ogutu et al. Hybrid method for metallization of glass interposers
JP4647954B2 (ja) フレキシブルプリント配線板用積層体の製造方法
JP5978587B2 (ja) 半導体パッケージ及びその製造方法
KR100798870B1 (ko) 커플링 에이전트를 포함하는 전도성 금속 도금 폴리이미드기판 및 그 제조 방법
KR100747627B1 (ko) 2 층 구조를 가지는 전도성 금속 도금 폴리이미드 기판의제조 방법
KR101045561B1 (ko) 볼 그리드 어레이 반도체 패키지용 기판 및 이의 제조방법
JP2006104504A (ja) ポリイミド樹脂材の無電解めっき前処理方法および表面金属化方法、並びにフレキシブルプリント配線板およびその製造方法
KR101045565B1 (ko) 볼 그리드 어레이 반도체 패키지용 기판 및 이의 제조방법
JP6264900B2 (ja) レジストパターンの製造方法、配線パターンの製造方法及び配線基板
JP2016119396A (ja) レジストパターンの製造方法、配線パターンの製造方法及び配線基板
KR101049236B1 (ko) 팔라듐을 이용한 무전해 도금방법
JP5691527B2 (ja) 配線基板の表面処理方法及びこの表面処理方法により処理された配線基板
JPH11140659A (ja) 半導体搭載用基板とその製造方法
JPH10242205A (ja) ワイヤボンディング端子とその形成方法
JP2001203464A (ja) ビルドアップ多層プリント配線板及びその製造方法
JP2008075146A (ja) Ｎｉ薄膜の製造方法
JP3801334B2 (ja) 半導体素子搭載用基板とその製造方法
JP2023528821A (ja) 電解ニッケルめっき用表面改質剤及びそれを含むニッケル電気めっき溶液

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee