KR20060053583A - 조절가능한 기준전압 발생회로 - Google Patents

조절가능한 기준전압 발생회로 Download PDF

Info

Publication number
KR20060053583A
KR20060053583A KR1020040093995A KR20040093995A KR20060053583A KR 20060053583 A KR20060053583 A KR 20060053583A KR 1020040093995 A KR1020040093995 A KR 1020040093995A KR 20040093995 A KR20040093995 A KR 20040093995A KR 20060053583 A KR20060053583 A KR 20060053583A
Authority
KR
South Korea
Prior art keywords
voltage
resistor
reference voltage
feedback
control signal
Prior art date
Application number
KR1020040093995A
Other languages
English (en)
Other versions
KR100684063B1 (ko
Inventor
임종형
박광일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040093995A priority Critical patent/KR100684063B1/ko
Priority to TW094140218A priority patent/TW200634476A/zh
Priority to US11/281,347 priority patent/US20060103451A1/en
Priority to DE102005056510A priority patent/DE102005056510A1/de
Publication of KR20060053583A publication Critical patent/KR20060053583A/ko
Application granted granted Critical
Publication of KR100684063B1 publication Critical patent/KR100684063B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

피드백 전압 선택부와 출력전압 선택부를 구비한 기준전압 발생회로가 개시된다. 기준전압 발생회로는 연산증폭기, 전류 구동부, 스케일러부, 피드백 전압 선택부, 및 출력전압 선택부를 구비한다. 연산증폭기는 제 1 기준전압을 수신하는 제 1 입력단자와 피드백 전압을 수신하는 제 2 입력단자를 구비하고, 상기 제 1 기준전압과 피드백 전압의 차이를 증폭하고 제 1 전압신호를 출력한다. 스케일러부는 복수의 피드백 라인들과 복수의 출력라인들을 구비하고 복수의 전압신호를 발생시킨다. 피드백 전압 선택부는 피드백 라인들 중에서 하나를 선택하여 연산증폭기의 제 2 입력단자에 연결한다. 출력전압 선택부는 출력라인들 상의 전압신호들 중에서 하나를 선택하여 제 2 기준전압으로서 출력한다. 따라서, 기준전압 발생회로는 회로설계가 간단하고 반도체 집적회로의 구현시 면적을 적게 차지한다.

Description

조절가능한 기준전압 발생회로{TUNABLE REFERENCE VOLTAGE GENERATOR}
도 1은 종래 기술에 따른 기준전압 발생회로의 일례를 나타내는 회로도이다.
도 2는 본 발명의 하나의 실시예에 따른 기준전압 발생회로의 일례를 나타내는 회로도이다.
도 3은 도 2에 있는 스케일러부의 일례를 나타내는 회로도이다.
도 4는 본 발명의 다른 하나의 실시예에 따른 기준전압 발생회로의 일례를 나타내는 회로도이다.
*도면의 주요부분에 대한 부호의 설명*
210, 410 : 기준전압 발생부
220, 420 : 연산증폭기
230, 430 : 전류 구동부
240, 440 : 스케일러부
250, 450 : 출려전압 선택부
260, 460 : 피드백 전압 선택부
270, 470 : 제어신호 발생부
본 발명은 기준전압 발생회로에 관한 것으로, 특히 피드백 전압 선택부를 구비한 기준전압 발생회로에 관한 것이다.
최근, 점점 더 많은 기능을 갖는 회로들이 반도체 장치 내에 내장됨에 따라 이러한 회로들을 구동하기 위한 다양한 기준전압이 필요하게 되었다. 출력전압을 조절할 수 있는 기준전압 발생회로는 미국등록특허 번호 5,281,906 등에 개시되어 있다.
도 1은 종래 기술에 따른 기준전압 발생회로의 일례를 나타내는 회로도로서, 16 개의 서로 다른 레벨을 갖는 기준전압을 발생시키는 기준전압 발생회로를 나타낸다. 도 1을 참조하면, 종래의 기준전압 발생회로는 기준전압 발생부(110), 증폭부(120), 전류 구동부(130), 스케일러부(140), 및 출력전압 선택부(150)를 구비한다. 스케일러부(140)는 기준 저항(RB)과 16 개의 저항(R0 - R15)으로 구성되고, 노드(A)의 전압인 기준전압(VREF)을 사용하여 16 개의 서로 다른 레벨을 갖는 전압을 발생시킨다. 출력전압 선택부(150)는 스케일러부(140)의 출력전압들 중에서 하나를 선택하여 내부 기준전압(VREFI)으로서 출력한다.
도 1의 기준전압 발생회로는 16 개의 서로 다른 레벨을 갖는 기준전압을 발생시키기 위해서 17 개의 저항이 필요하고 16 X 1의 멀티플렉서가 필요하다. 만일, 256 개의 서로 다른 레벨을 갖는 기준전압을 발생시키기 위해서는 257 개의 저항이 필요하고, 8 비트의 멀티플렉서가 필요하다.
그런데, 이와 같이 많은 저항과 큰 멀티플렉서를 반도체 집적회로로 구현하 려면 반도체 칩 내에서 차지하는 면적이 너무 크게 된다.
따라서, 반도체 집적회로의 구현시 면적을 적게 차지하는 기준전압 발생회로가 요구된다.
본 발명은 상술한 종래의 문제점을 해결하고자 고안된 발명으로서, 본 발명의 목적은 적은 수의 회로부품을 사용하고서 다양한 전압레벨을 갖는 출력 기준전압을 발생시킬 수 있는 기준전압 발생회로를 제공하는 것이다.
본 발명의 다른 목적은 반도체 집적회로의 구현시 면적을 적게 차지하는 기준전압 발생회로를 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 기준전압 발생회로는 연산증폭기, 전류 구동부, 스케일러부, 피드백 전압 선택부, 및 출력전압 선택부를 구비한다.
연산증폭기는 제 1 기준전압을 수신하는 제 1 입력단자와 피드백 전압을 수신하는 제 2 입력단자를 구비하고, 상기 제 1 기준전압과 상기 피드백 전압의 차이를 증폭하고 제 1 전압신호를 출력한다. 전류 구동부는 상기 제 1 전압신호에 응답하여 제 1 전류신호를 발생시킨다. 스케일러부는 복수의 피드백 라인들과 복수의 출력라인들을 구비하고, 상기 제 1 전류신호에 응답하여 복수의 전압신호를 발생시킨다. 피드백 전압 선택부는 제 1 제어신호에 응답하여 상기 피드백 라인들 중에서 하나를 선택하여 상기 연산증폭기의 제 2 입력단자에 연결한다. 출력전압 선택부는 제 2 제어신호에 응답하여 상기 출력라인들 상의 전압신호들 중에서 하나를 선택하여 제 2 기준전압으로서 출력한다.
상기 제 2 기준전압은 16 개의 구분된 전압레벨 중에서 선택된 하나의 전압일 수 있고, 상기 제 1 제어신호와 상기 제 2 제어신호는 각각 2 비트를 갖는 신호일 수 있다. 여기서, 상기 제 1 제어신호는 4 비트 데이터의 상위 2 비트로 구성되고, 상기 제 2 제어신호는 상기 4 비트 데이터의 하위 2 비트로 구성된 신호일 수 있다.
상기 제 2 기준전압은 256 개의 구분된 전압레벨 중에서 선택된 하나의 전압일 수 있고, 상기 제 1 제어신호와 상기 제 2 제어신호는 각각 4 비트를 갖는 신호일 수 있다. 여기서, 상기 제 1 제어신호는 8 비트 데이터의 상위 4 비트로 구성되고, 상기 제 2 제어신호는 상기 8 비트 데이터의 하위 4 비트로 구성된 신호일 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 2는 본 발명의 하나의 실시예에 따른 기준전압 발생회로의 일례를 나타내는 회로도로서, 16 개의 구분된 기준전압을 발생시킬 수 있는 기준전압 발생회로를 나타낸다. 도 2를 참조하면, 기준전압 발생회로는 기준전압 발생부(210), 연산증폭기(220), 전류 구동부(230), 스케일러부(240), 피드백 전압 선택부(260), 출력전압 선택부(250), 및 제어신호 발생부(270)를 구비한다.
기준전압 발생부(210)는 이 기술분야의 통상의 지식을 가진 자에게 잘 알려져 있는 밴드갭 기준전압 발생회로를 사용하여 구현할 수 있으며, 제 1 기준전압 (VREF)을 발생시킨다.
연산증폭기(220)는 제 1 기준전압(VREF)을 수신하는 제 1 입력단자와 피드백 전압(VFEED)을 수신하는 제 2 입력단자를 가지고, 제 1 기준전압(VREF)과 피드백 전압(VFEED)의 차이를 증폭하고 제 1 전압신호(VAO)를 발생시킨다.
전류 구동부(230)는 제 1 전압신호(VAO)에 응답하여 제 1 전류신호(ID)를 발생시켜 스케일러부(240)에 전류를 공급한다. 전류 구동부(230)는 PMOS 트랜지스터(MP1)로 구성될 수 있다.
스케일러부(240)는 피드백 라인들(LF1 ~ LF4)과 복수의 출력라인들(LO1 ~ LO4)을 구비하고, 제 1 전류신호(ID)에 응답하여 복수의 전압신호를 발생시킨다.
피드백 전압 선택부(260)는 제 1 제어신호(CS1)에 응답하여 피드백 라인들(LF1 ~ LF4) 중에서 하나를 선택하여 연산증폭기(220)의 반전 입력단자에 연결한다. 피드백 전압 선택부(260)는 4 X 1 멀티플렉서를 사용하여 구현할 수 있다.
출력전압 선택부(250)는 제 2 제어신호(CS2)에 응답하여 출력라인들(LO1 ~ LO4) 상의 전압신호들 중에서 하나를 선택하여 제 2 기준전압(VREFI)으로서 출력한다.
제어신호 발생부(270)는 제 1 제어신호(CS1)와 제 2 제어신호(CS2)를 발생시킨다.
도 3은 도 2에 있는 스케일러부의 일례를 나타내는 회로도이다. 도 3을 참조하면, 스케일러부는 PMOS 트랜지스터(MP1)의 드레인과 접지(VSS) 사이에 직렬 연결된 복수의 저항(R0 ~ R5, RB)을 구비한다. 저항(R0)의 일단에 피드백 라인(LF1)이 연결되어 있고, 저항(R0)의 타단에 피드백 라인(LF2)이 연결되어 있다. 또한, 저항(R5)의 일단에 피드백 라인(LF3)이 연결되어 있고, 저항(R5)의 타단에 피드백 라인(LF4)이 연결되어 있다. 저항(R2)의 일단에 출력라인(LO1)이 연결되어 있고, 저항(R2)의 타단에 출력라인(LO2)이 연결되어 있다. 또한, 저항(R4)의 일단에 출력라인(LO3)이 연결되어 있고, 저항(R4)의 타단에 출력라인(LO4)이 연결되어 있다. 저항(RB) 및 저항들(R1 ~ R4)은 동일한 저항 값(R)을 갖고, 저항(R0) 및 저항(R5)은 저항(RB)의 4 배의 저항 값(4R)을 갖는다.
이하, 도 2와 도 3을 참조하여, 본 발명의 하나의 실시예에 따른 기준전압 발생회로의 동작을 설명한다.
도 2의 기준전압 발생회로는 밴드갭 기준전압 발생회로 등의 기준전압 발생부(210)에 의해 발생된 제 1 기준전압(VREF)을 복수의 구분된 전압레벨 중에서 하나를 선택해서 제 2 기준전압(VREFI)으로서 출력한다. 제 2 기준전압(VREFI)은 다양한 값의 기준전압을 필요로 하는 반도체 집적회로 내부의 여러 회로블록에 공급된다. 도 2는 16 개의 구분된 기준전압을 발생시킬 수 있는 기준전압 발생회로를 나타낸다. 도 1을 참조하여 상술한 바와 같이, 16 개의 구분된 기준전압을 발생시키기 위해서, 종래에는 17 개의 저항이 필요하고, 16 X 1의 멀티플렉서가 필요했다. 도 2에 도시된 본 발명의 예에서는 피드백 전압 선택부(260)를 구비함으로써, 전압을 스케일링 하는 데 필요한 저항의 수를 줄이고, 종래의 회로보다 작은 크기의 멀티플렉서를 사용하여 기준전압 발생회로를 구현하였다. 스케일러부(240)는 저항들(R0 ~ R5, RB), 피드백 라인들(LF1 ~ LF4), 및 출력라인들(LO1 ~ LO4)을 구비 한다. 피드백 라인들(LF1 ~ LF4)은 피드백 전압 선택부(260)에 연결되어 있고, 출력라인들(LO1 ~ LO4)은 출력전압 선택부(250)에 연결되어 있다. 피드백 전압 선택부(260)는 2 비트의 제 1 제어신호(CS1)에 응답하여 4 개의 피드백 라인들(LF1 ~ LF4) 중에서 하나를 선택하여 연상증폭기(220)의 반전 입력단자에 연결한다. 출력전압 선택부(250)는 2 비트의 제 2 제어신호(CS2)에 응답하여 4 개의 출력라인들(LO1 ~ LO4) 중에서 하나를 선택하여 기준전압 발생회로의 출력라인에 연결한다. 따라서, 4 개의 출력라인들(LO1 ~ LO4) 상의 전압레벨 중 하나가 선택되어 제 2 기준전압(VREFI)으로서 출력된다. 제 1 제어신호(CS1)는 4 비트 데이터의 상위 2 비트이고, 제 2 제어신호(CS2)는 상기 4 비트 데이터의 하위 2 비트일 수 있다.
예를 들어, 제 1 제어신호(CS1)의 코드가 "00"이고, 제 2 제어신호의 코드가 "00"일 경우, 피드백 라인(LF3)이 연상증폭기(220)의 반전 입력단자에 연결되고, 피드백 라인(LF3) 상의 전압은 피드백 전압(VFEED)이 된다. 연산증폭기의 특성에 의해, 반전 입력단자의 전압(VFEED)은 비반전 입력단자의 전압(VREF)과 같은 전압이 된다. 따라서, 피드백 라인(LF3) 상의 전압은 연상증폭기(220)의 비반전 입력단자의 전압, 즉 제 1 기준전압(VREF)이 된다. 제 2 제어신호의 코드가 "00"이므로, 제 1 기준전압(VREF)이 제 2 기준전압(VREFI)으로서 출력된다. 저항(RB)에 걸리는 전압이 DV일 때, 제 1 제어신호(CS1)의 코드가 "00"이고, 제 2 제어신호의 코드가 "01"일 경우, 제 2 기준전압(VREFI)은 제 1 기준전압(VREF)에 저항(R4)에 걸리는 전압을 더한 값이 된다. 즉, 제 2 기준전압(VREFI)은 VREF + DV가 선택되어 출력된다.
제 1 제어신호(CS1)의 코드가 "11"이고, 제 2 제어신호의 코드가 "01"일 경우, 피드백 라인(LF2)이 연상증폭기(220)의 반전 입력단자에 연결되고, 피드백 라인(LF2) 상의 전압은 제 1 기준전압(VREF)이 된다. 제 2 제어신호의 코드가 "01"이므로, 제 2 기준전압(VREFI)은 저항(R3)과 저항(R4)의 연결점의 전압, 즉 VREF - 3×DV가 선택되어 출력된다.
이와 같이, 피드백 라인들과 출력라인들을 조합하면 16 개의 구분된 전압을 발생시킬 수 있다. 종래의 기준전압 발생회로는 4 비트의 선택코드를 사용하여 16 개의 구분된 전압을 발생시키려면, 17 개의 저항과 16 X 1의 멀티플렉서가 필요했다. 그러나, 본 발명에서는 4 비트의 선택코드 중 2 비트는 피드백 전압 선택부(260)에, 그리고 나머지 2 비트는 출력전압 선택부(250)에 제공하여, 16 개의 구분된 전압을 발생시킨다. 피드백 전압 선택부(260)는 2 비트인 제 1 제어신호(CS1)에 응답하여 4 개의 피드백 라인들(LF1 ~ LF4) 중 하나를 선택하여 연상증폭기(220)의 반전 입력단자에 연결시키고, 출력전압 선택부(250)는 2 비트인 제 2 제어신호(CS2)에 응답하여 4 개의 출력라인들(LO1 ~ LO4) 중 하나를 선택하여 제 2 기준전압(VREFI)으로서 출력한다. 따라서, 도 2에 도시된 본 발명의 하나의 실시예에 따른 기준전압 발생회로는 7 개의 저항과 2 개의 4 X 1 멀티플렉서를 사용하여 16 개의 구분된 전압을 발생시킬 수 있다. 이와 같이, 도 2의 기준전압 발생회로는 스케일러부의 출력단자들 상의 전압을 선택할 뿐만 아니라, 스케일러부의 피드백 단자들도 선택적으로 연산증폭기의 하나의 입력단자에 연결함으로써, 적은 수의 저항을 가지고도, 다양한 전압레벨을 나타낼 수 있다.
도 4는 본 발명의 다른 하나의 실시예에 따른 기준전압 발생회로의 일례를 나타내는 회로도로서, 256 개의 구분된 기준전압을 발생시킬 수 있는 기준전압 발생회로를 나타낸다. 도 4를 참조하면, 기준전압 발생회로는 기준전압 발생부(410), 연산증폭기(420), 전류 구동부(430), 스케일러부(440), 피드백 전압 선택부(460), 출력전압 선택부(450), 및 제어신호 발생부(470)를 구비한다.
기준전압 발생부(410), 연산증폭기(420), 및 전류 구동부(430)는 각각 도 2의 회로 내에 있는 기준전압 발생부(210), 연산증폭기(220), 및 전류 구동부(230)와 동일하다. 스케일러부(440)는 피드백 라인들(LF1 ~ LF16)과 복수의 출력라인들(LO1 ~ LO16)을 구비하고, 제 1 전류신호(ID)에 응답하여 복수의 전압신호를 발생시킨다. 피드백 전압 선택부(460)는 제 1 제어신호(CS1)에 응답하여 피드백 라인들(LF1 ~ LF16) 중에서 하나를 선택하여 연산증폭기(420)의 반전입력 단자에 연결한다. 피드백 전압 선택부(460)는 16 X 1 멀티플렉서를 사용하여 구현할 수 있다. 출력전압 선택부(450)는 제 2 제어신호(CS2)에 응답하여 출력라인들(LO1 ~ LO16) 상의 전압신호들 중에서 하나를 선택하여 제 2 기준전압(VREFI)으로서 출력한다. 제어신호 발생부(470)는 제 1 제어신호(CS1)와 제 2 제어신호(CS2)를 발생시킨다.
이하, 도 4의 기준전압 발생회로의 동작을 설명한다.
도 4의 기준전압 발생회로는 밴드갭 기준전압 발생회로 등의 기준전압 발생부(410)에 의해 발생된 제 1 기준전압(VREF)을 복수의 구분된 전압레벨 중에서 하나를 선택해서 제 2 기준전압(VREFI)으로서 출력한다. 제 2 기준전압(VREFI)은 다양한 값의 기준전압을 필요로 하는 반도체 집적회로 내부의 여러 회로블록에 공급 된다. 도 4는 256 개의 구분된 기준전압을 발생시킬 수 있는 기준전압 발생회로를 나타낸다. 도 1에 도시된 바와 같은 종래의 기술을 사용하여 256 개의 구분된 기준전압을 발생시키려면, 257 개의 저항이 필요하고, 256 X 1의 멀티플렉서가 필요했다. 도 4에 도시된 본 발명의 예에서는 피드백 전압 선택부(460)를 구비함으로써, 전압을 스케일링하는 데 필요한 저항의 수를 줄이고, 종래의 회로보다 작은 크기의 멀티플렉서를 사용하여 기준전압 발생회로를 구현하였다. 스케일러부(440)는 도 2의 예에서와 마찬가지로 직렬 연결된 저항들로 구성된다. 또한, 스케일러부(440)는 피드백 라인들(LF1 ~ LF16), 및 출력라인들(LO1 ~ LO16)을 구비한다. 피드백 라인들(LF1 ~ LF16)은 피드백 전압 선택부(460)에 연결되어 있고, 출력라인들(LO1 ~ LO16)은 출력전압 선택부(450)에 연결되어 있다. 피드백 전압 선택부(460)는 4 비트의 제 1 제어신호(CS1)에 응답하여 16 개의 피드백 라인들(LF1 ~ LF16) 중에서 하나를 선택하여 연상증폭기(420)의 반전 입력단자에 연결한다. 출력전압 선택부(450)는 4 비트의 제 2 제어신호(CS2)에 응답하여 16 개의 출력라인들(LO1 ~ LO16) 중에서 하나를 선택하여 기준전압 발생회로의 출력라인에 연결한다. 따라서, 16 개의 출력라인들(LO1 ~ LO16) 상의 전압레벨 중 하나가 선택되어 제 2 기준전압(VREFI)으로서 출력된다. 제 1 제어신호(CS1)는 8 비트 데이터의 상위 4 비트이고, 제 2 제어신호(CS2)는 상기 8 비트 데이터의 하위 4 비트일 수 있다.
도 4의 기준전압 발생회로에서, 피드백 라인들(LF1 ~ LF16)과 출력라인들(LO1 ~ LO16)을 조합하면 256 개의 구분된 전압을 발생시킬 수 있다. 종래의 기준전압 발생회로는 8 비트의 선택코드를 사용하여 256 개의 구분된 전압을 발생시키 려면, 257 개의 저항과 256 X 1의 멀티플렉서가 필요했다. 그러나, 본 발명에서는 8 비트의 선택코드 중 4 비트는 피드백 전압 선택부(460)에, 그리고 나머지 4 비트는 출력전압 선택부(450)에 제공하여, 256 개의 구분된 전압을 발생시킨다. 피드백 전압 선택부(460)는 4 비트인 제 1 제어신호(CS1)에 응답하여 16 개의 피드백 라인들(LF1 ~ LF16) 중 하나를 선택하여 연상증폭기(420)의 반전 입력단자에 연결시키고, 출력전압 선택부(450)는 4 비트인 제 2 제어신호(CS2)에 응답하여 16 개의 출력라인들(LO1 ~ LO16) 중 하나를 선택하여 제 2 기준전압(VREFI)으로서 출력한다. 따라서, 도 4에 도시된 본 발명의 하나의 실시예에 따른 기준전압 발생회로는 127 개의 저항과 2 개의 16 X 1 멀티플렉서를 사용하여 256 개의 구분된 전압을 발생시킬 수 있다. 제 1 제어신호와 제 2 제어신호를 합한 제어신호의 코드 가 N 비트의 데이터라면, 2(N-1)-1 개의 저항과 간단한 멀티플렉서가 필요하다. 필요한 출력 기준전압의 레벨의 수가 많아질수록 본 발명의 기준전압 발생회로는 종래 기술의 기준전압 발생회로에 비해 필요한 저항의 수가 현저히 줄어들고, 반도체 회로의 구현시 칩 내에서 차지하는 면적도 종래 기술의 기준전압 발생회로에 비해 적게 된다. 본 발명에 따른 기준전압 발생회로는 피드백 전압 선택부와 출력 선택부를 구비하고, 피드백 라인들을 선택적으로 연산증폭기의 하나의 입력단자에 연결함하고, 출력단자들 상의 전압을 선택적으로 출력함으로써, 다양한 레벨을 갖는 기준전압을 발생시킬 수 있다. 즉, 스케일러부에서 입력 기준전압이 인가되는 위치를 바꾸어줌으로써 구분된 출력 기준전압의 레벨의 수가 피드백 전압 선택부를 구비하지 않은 종래 의 기준전압 발생회로에 비해 많아진다.
실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상술한 바와 같이, 본 발명에 따른 기준전압 발생회로는 피드백 전압 선택부를 구비하고, 피드백 라인들을 선택적으로 연산증폭기의 하나의 입력단자에 연결함으로써 적은 수의 저항들을 사용하여 다양한 레벨을 갖는 기준전압을 발생시킬 수 있다. 따라서, 본 발명에 따른 기준전압 발생회로는 회로설계가 간단하고 반도체 집적회로의 구현시 면적을 적게 차지하는 기준전압 발생회로를 제공하는 것이다.

Claims (21)

  1. 제 1 기준전압을 수신하는 제 1 입력단자와 피드백 전압을 수신하는 제 2 입력단자를 구비하고, 상기 제 1 기준전압과 상기 피드백 전압의 차이를 증폭하고 제 1 전압신호를 출력하는 연산증폭기;
    상기 제 1 전압신호에 응답하여 제 1 전류신호를 발생시키는 전류 구동부;
    복수의 피드백 라인들과 복수의 출력라인들을 구비하고, 상기 제 1 전류신호에 응답하여 복수의 전압신호를 발생시키는 스케일러부;
    제 1 제어신호에 응답하여 상기 피드백 라인들 중에서 하나를 선택하여 상기 연산증폭기의 제 2 입력단자에 연결하는 피드백 전압 선택부; 및
    제 2 제어신호에 응답하여 상기 출력라인들 상의 전압신호들 중에서 하나를 선택하여 제 2 기준전압으로서 출력하는 출력전압 선택부를 구비하는 것을 특징으로 하는 기준전압 발생회로.
  2. 제 1 항에 있어서, 상기 제 2 기준전압은
    16 개의 구분된 전압레벨 중에서 선택된 하나의 전압인 것을 특징으로 하는 기준전압 발생회로.
  3. 제 2 항에 있어서,
    상기 제 1 제어신호와 상기 제 2 제어신호는 각각 2 비트를 갖는 신호인 것 을 특징으로 하는 기준전압 발생회로.
  4. 제 3 항에 있어서,
    상기 제 1 제어신호는 4 비트 데이터의 상위 2 비트로 구성되고, 상기 제 2 제어신호는 상기 4 비트 데이터의 하위 2 비트로 구성된 신호인 것을 특징으로 하는 기준전압 발생회로.
  5. 제 3 항에 있어서, 상기 스케일러부는
    상기 전류 구동부와 저 전압원 사이에 직렬 연결된 저항들로 구성된 것을 특징으로 하는 기준전압 발생회로.
  6. 제 5 항에 있어서, 상기 스케일러부는
    일단이 상기 전류 구동부에 연결된 제 1 저항;
    일단이 상기 제 1 저항의 타단에 연결된 제 2 저항;
    일단이 상기 제 2 저항의 타단에 연결된 제 3 저항;
    일단이 상기 제 3 저항의 타단에 연결된 제 4 저항;
    일단이 상기 제 4 저항의 타단에 연결된 제 5 저항;
    일단이 상기 제 5 저항의 타단에 연결된 제 6 저항; 및
    상기 제 6 저항의 타단과 저 전압원 사이에 연결된 제 7 저항을 구비하는 것을 특징으로 하는 기준전압 발생회로.
  7. 제 6 항에 있어서, 상기 스케일러부는
    4 개의 피드백 라인들과 4 개의 출력라인들을 구비하는 것을 특징으로 하는 기준전압 발생회로.
  8. 제 7 항에 있어서, 상기 스케일러부는
    상기 제 1 저항의 일단에 연결된 제 1 피드백 라인;
    상기 제 1 저항의 타단에 연결된 제 2 피드백 라인;
    상기 제 6 저항의 일단에 연결된 제 3 피드백 라인; 및
    상기 제 6 저항의 타단에 연결된 제 4 피드백 라인을 구비하는 것을 특징으로 하는 기준전압 발생회로.
  9. 제 8 항에 있어서, 상기 스케일러부는
    상기 제 3 저항의 일단에 연결된 제 1 출력라인;
    상기 제 4 저항의 일단에 연결된 제 2 출력라인;
    상기 제 5 저항의 일단에 연결된 제 3 출력라인; 및
    상기 제 6 저항의 일단에 연결된 제 4 출력라인을 구비하는 것을 특징으로 하는 기준전압 발생회로.
  10. 제 9 항에 있어서,
    상기 제 7 저항 및 상기 제 2 내지 제 5 저항은 동일한 저항 값을 갖는 것을 특징으로 하는 기준전압 발생회로.
  11. 제 10 항에 있어서,
    상기 제 1 저항 및 상기 제 6 저항은 각각 상기 제 7 저항의 저항 값의 4 배인 저항 값을 갖는 것을 특징으로 하는 기준전압 발생회로.
  12. 제 3 항에 있어서,
    상기 피드백 전압 선택부 및 상기 출력전압 선택부는 각각 4 X 1 멀티플렉서로 구성된 것을 특징으로 하는 기준전압 발생회로.
  13. 제 1 항에 있어서, 상기 제 2 기준전압은
    256 개의 구분된 전압레벨 중에서 선택된 하나의 전압인 것을 특징으로 하는 기준전압 발생회로.
  14. 제 13 항에 있어서,
    상기 제 1 제어신호와 상기 제 2 제어신호는 각각 4 비트를 갖는 신호인 것을 특징으로 하는 기준전압 발생회로.
  15. 제 14 항에 있어서,
    상기 제 1 제어신호는 8 비트 데이터의 상위 4 비트로 구성되고, 상기 제 2 제어신호는 상기 8 비트 데이터의 하위 4 비트로 구성된 신호인 것을 특징으로 하는 기준전압 발생회로.
  16. 제 14 항에 있어서, 상기 스케일러부는
    상기 전류 구동부와 저 전압원 사이에 직렬 연결된 저항들로 구성된 것을 특징으로 하는 기준전압 발생회로.
  17. 제 16 항에 있어서, 상기 스케일러부는
    16 개의 피드백 라인들과 16 개의 출력라인들을 구비하는 것을 특징으로 하는 기준전압 발생회로.
  18. 제 14 항에 있어서,
    상기 피드백 전압 선택부 및 상기 출력전압 선택부는 각각 16 X 1 멀티플렉서로 구성된 것을 특징으로 하는 기준전압 발생회로.
  19. 제 1 항에 있어서, 상기 전류 구동부는
    상기 제 1 전압신호에 응답하여 상기 스케일러부에 전류를 공급하는 MOS 트랜지스터로 구성된 것을 특징으로 하는 기준전압 발생회로.
  20. 제 1 항에 있어서, 상기 기준전압 발생회로는
    상기 제 1 기준전압을 발생시키는 기준전압 발생부를 더 구비하는 것을 특징으로 하는 기준전압 발생회로.
  21. 제 1 항에 있어서, 상기 기준전압 발생회로는
    상기 제 1 제어신호와 상기 제 2 제어신호를 발생시키는 제어신호 발생부를 더 구비하는 것을 특징으로 하는 기준전압 발생회로.
KR1020040093995A 2004-11-17 2004-11-17 조절가능한 기준전압 발생회로 KR100684063B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040093995A KR100684063B1 (ko) 2004-11-17 2004-11-17 조절가능한 기준전압 발생회로
TW094140218A TW200634476A (en) 2004-11-17 2005-11-16 Tunable reference voltage generator
US11/281,347 US20060103451A1 (en) 2004-11-17 2005-11-16 Tunable reference voltage generator
DE102005056510A DE102005056510A1 (de) 2004-11-17 2005-11-17 Referenzspannungsgenerator und Verfahren zum Erzeugen einer Referenzspannung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040093995A KR100684063B1 (ko) 2004-11-17 2004-11-17 조절가능한 기준전압 발생회로

Publications (2)

Publication Number Publication Date
KR20060053583A true KR20060053583A (ko) 2006-05-22
KR100684063B1 KR100684063B1 (ko) 2007-02-16

Family

ID=36371606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040093995A KR100684063B1 (ko) 2004-11-17 2004-11-17 조절가능한 기준전압 발생회로

Country Status (4)

Country Link
US (1) US20060103451A1 (ko)
KR (1) KR100684063B1 (ko)
DE (1) DE102005056510A1 (ko)
TW (1) TW200634476A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852808B1 (ko) * 2006-04-24 2008-08-18 가부시끼가이샤 도시바 전압 발생 회로 및 이것을 구비하는 반도체 기억 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3922261B2 (ja) * 2004-03-08 2007-05-30 セイコーエプソン株式会社 データドライバ及び表示装置
KR101472586B1 (ko) * 2007-11-13 2014-12-15 엘지전자 주식회사 영상표시기기의 전압 보정회로 및 그 방법
US8786359B2 (en) * 2007-12-12 2014-07-22 Sandisk Technologies Inc. Current mirror device and method
US7821330B2 (en) * 2008-03-11 2010-10-26 International Business Machines Corporation Method and apparatus for extending the lifetime of a semiconductor chip
JP2011053957A (ja) * 2009-09-02 2011-03-17 Toshiba Corp 参照電流生成回路
US8924765B2 (en) * 2011-07-03 2014-12-30 Ambiq Micro, Inc. Method and apparatus for low jitter distributed clock calibration
US8493137B2 (en) * 2011-09-16 2013-07-23 Elpida Memory, Inc. PSRR in a voltage reference circuit
US8988141B2 (en) * 2013-01-17 2015-03-24 Microsemi Corp.—Analog Mixed Signal Group. Ltd. On-chip port current control arrangement
US10541679B1 (en) * 2018-10-25 2020-01-21 Avago Technologies International Sales Pte. Limited Pulse amplifier
CN111739576B (zh) * 2020-06-30 2022-06-03 西安易朴通讯技术有限公司 电源偏压调整装置、供电装置及电子设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2577897B2 (ja) * 1986-10-31 1997-02-05 日本テキサス・インスツルメンツ 株式会社 定電圧電源回路
US5281906A (en) * 1991-10-29 1994-01-25 Lattice Semiconductor Corporation Tunable voltage reference circuit to provide an output voltage with a predetermined temperature coefficient independent of variation in supply voltage
JP3365804B2 (ja) * 1993-01-12 2003-01-14 株式会社日立製作所 通信回線駆動回路、及びインタフェース用ｌｓｉ、並びに通信端末装置
JP3586073B2 (ja) * 1997-07-29 2004-11-10 株式会社東芝 基準電圧発生回路
JP3497708B2 (ja) * 1997-10-09 2004-02-16 株式会社東芝 半導体集積回路
JP3779056B2 (ja) * 1998-01-30 2006-05-24 富士通株式会社 電圧発生回路、及び、ｄ／ａ変換回路
US6324103B2 (en) * 1998-11-11 2001-11-27 Hitachi, Ltd. Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device
US6229364B1 (en) * 1999-03-23 2001-05-08 Infineon Technologies North America Corp. Frequency range trimming for a delay line
US6281734B1 (en) * 1999-12-31 2001-08-28 Stmicroelectronics, Inc. Reference voltage adjustment
US20020114465A1 (en) * 2000-01-05 2002-08-22 Shen-Orr D. Chaim Digital content delivery system and method
JP3738280B2 (ja) * 2000-01-31 2006-01-25 富士通株式会社 内部電源電圧生成回路
JP4767386B2 (ja) * 2000-02-28 2011-09-07 富士通セミコンダクター株式会社 内部電圧発生回路
JP4043703B2 (ja) * 2000-09-04 2008-02-06 株式会社ルネサステクノロジ 半導体装置、マイクロコンピュータ、及びフラッシュメモリ
KR20020046490A (ko) * 2000-12-14 2002-06-21 박종섭 안정화된 기준전압 발생회로
JP5034139B2 (ja) * 2001-02-07 2012-09-26 富士通セミコンダクター株式会社 電圧発生回路および半導体記憶装置
US6542026B2 (en) * 2001-08-15 2003-04-01 Sun Microsystems, Inc. Apparatus for on-chip reference voltage generator for receivers in high speed single-ended data link
KR100553681B1 (ko) * 2003-03-06 2006-02-24 삼성전자주식회사 전압 레귤레이터 회로 및 그것을 이용한 불 휘발성 반도체메모리 장치
KR100545711B1 (ko) * 2003-07-29 2006-01-24 주식회사 하이닉스반도체 퓨즈트리밍을 이용하여 다양한 레벨의 기준전압을 출력할수 있는 기준전압 발생회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852808B1 (ko) * 2006-04-24 2008-08-18 가부시끼가이샤 도시바 전압 발생 회로 및 이것을 구비하는 반도체 기억 장치

Also Published As

Publication number Publication date
DE102005056510A1 (de) 2006-06-01
KR100684063B1 (ko) 2007-02-16
TW200634476A (en) 2006-10-01
US20060103451A1 (en) 2006-05-18

Similar Documents

Publication Publication Date Title
US20060103451A1 (en) Tunable reference voltage generator
KR100725976B1 (ko) 감마 조정회로 및 감마 조정방법
US6498469B2 (en) Internal supply voltage generating circuit and method of generating internal supply voltage using an internal reference voltage generating circuit and voltage-drop regulator
KR100186679B1 (ko) 디지탈-아날로그 변환회로
US7639166B2 (en) D/A converter circuit
US6958719B2 (en) Digital-to-analog converter circuits including independently sized reference current source transistors and methods of operating same
US8063808B2 (en) Multi-input operational amplifier circuit, digital/analog converter using same, and driver for display device using same
KR100817058B1 (ko) 룩업 테이블을 이용한 바디 바이어싱 제어회로 및 이의바디 바이어싱 제어방법
US6522280B2 (en) Adjustable digital-to-analog converter
KR100735493B1 (ko) 디지털/아날로그 변환기
US5790331A (en) Current control circuit and method for programmable read write preamplifier
KR100316428B1 (ko) 전압선택회로및d/a변환기
US7088152B2 (en) Data driving circuit and semiconductor memory device having the same
JP2598138B2 (ja) Ｄ／ａ変換器
US20050093581A1 (en) Apparatus for generating internal voltage capable of compensating temperature variation
JP4625739B2 (ja) 抵抗分圧型ディジタル／アナログ変換回路
US20050116852A1 (en) Digital-to-analog converting circuit
JP2005252663A (ja) 電流セルマトリクス型ディジタル・アナログ変換器
US6433523B2 (en) Semiconductor integrated circuit and method for generating internal supply voltage
KR100618821B1 (ko) 칩 면적이 작고 전류소모도 작은 평면 패널 소오스드라이버의 멀티 레벨 쉬프터 회로
JP2008066848A (ja) Ｄ／ａ変換器
JP2000151408A (ja) 電流セル及びこれを用いたディジタル／アナログ変換器
US20040047428A1 (en) Transmitter for outputting differential signals of different voltage levels
JP4990750B2 (ja) モジュール回路
JP2680940B2 (ja) Ｄ／ａ変換器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee