KR20060051454A - 전자 부품의 실장 구조, 전자 부품의 실장 방법, 전기 광학장치 및 전자기기 - Google Patents

전자 부품의 실장 구조, 전자 부품의 실장 방법, 전기 광학장치 및 전자기기 Download PDF

Info

Publication number
KR20060051454A
KR20060051454A KR1020050087556A KR20050087556A KR20060051454A KR 20060051454 A KR20060051454 A KR 20060051454A KR 1020050087556 A KR1020050087556 A KR 1020050087556A KR 20050087556 A KR20050087556 A KR 20050087556A KR 20060051454 A KR20060051454 A KR 20060051454A
Authority
KR
South Korea
Prior art keywords
resin
electronic component
tgr
tgb
bump electrode
Prior art date
Application number
KR1020050087556A
Other languages
English (en)
Other versions
KR100661694B1 (ko
Inventor
아츠시 사이토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060051454A publication Critical patent/KR20060051454A/ko
Application granted granted Critical
Publication of KR100661694B1 publication Critical patent/KR100661694B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 전기적 접속의 신뢰성을 향상시키는 것이 가능한 전자 부품의 실장 구조를 제공하기 위한 것으로, 수지 돌기(121Ba)의 적어도 정부(頂部)를 덮도록 도전막(121Bb)이 형성된 범프 전극(121B)을 갖는 전자 부품(121)과, 접속 단자(111bx)를 갖는 상대측 기판(111)을 구비하고, 전자 부품(121)과 상대측 기판(111)의 극간에 밀봉 수지(122)가 충전되어 있고, 또한, 범프 전극(121B)이 접속 단자(111bx)에 접촉되어 이루어지는 전자 부품의 실장 구조로서, 전자 부품(121)의 사용 환경 온도 T0, 수지 돌기의 유리 전이 온도 Tgb 및 밀봉 수지(122)의 유리 전이 온도 Tgr이 T0<Tgr<Tgb의 관계를 만족하는 구성으로 하였다.

Description

전자 부품의 실장 구조, 전자 부품의 실장 방법, 전기 광학 장치 및 전자기기{ELECTRONIC COMPONENT-MOUNTED STRUCTURE, METHOD FOR MOUNTING ELECTRONIC COMPONENT, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}
도 1은 실시예에 따른 전기 광학 장치의 분해 사시도,
도 2는 도 1의 전자 부품의 실장 부분에 있어서의 측면 단면도,
도 3은 전자 부품의 실장 전(前) 구조를 나타내는 단면도,
도 4는 전자 부품의 실장 구조를 나타내는 단면도,
도 5는 수지 돌기의 자유 높이 및 밀봉 수지의 높이와 온도의 관계를 나타내는 그래프,
도 6은 수지 돌기의 자유 높이 및 밀봉 수지의 높이와 온도의 관계를 나타내는 그래프,
도 7은 범프 전극에 초기 압축을 부여한 실장 구조의 측면 단면도,
도 8은 실시예의 전자 부품의 변형예 1의 측면 단면도,
도 9는 실시예 및 변형예 2의 전자 부품의 평면도,
도 10은 실시예의 전자기기에 있어서의 표시 제어계의 전체 구성을 나타내는 개략 구성도,
도 11은 휴대 전화의 사시도,
도 12는 종래의 전자 부품의 실장 구조의 측면 단면도이다.
도면의 주요 부분에 대한 부호의 설명
111 : 상대측 기판 111bx : 접속 단자
121 : 전자 부품 121B : 범프 전극
121Ba : 수지 돌기 121Bb : 도전막
122 : 밀봉 수지
본 발명은 전자 부품의 실장 구조, 전자 부품의 실장 방법, 예컨대 액정 장치나, 유기 EL(Electro-Luminescence) 장치, 무기 EL 장치로 대표되는 발광 장치 등의 전기 광학 장치 및 전자기기에 관한 것이다.
각종 전자기기에 탑재되는 회로 기판이나 액정 표시 장치 등에 있어서, 반도체 IC 등의 전자 부품을 실장하는 기술이 이용되고 있다. 예컨대, 액정 표시 장치에는, 액정 패널을 구동하기 위한 액정 구동용 IC 칩이 실장된다. 이 액정 구동용 IC 칩은 액정 패널을 구성하는 유리 기판에 직접 실장되는 경우도 있고, 또한, 액정 패널에 실장되는 플렉서블 기판(FPC) 상에 실장되는 경우도 있다. 전자에 의한 실장 구조는 COG(Chip On Glass) 구조라 하고, 후자는 COF(Chip On FPC) 구조라 한 다.
COG 구조의 액정 표시 장치를 제조하는 경우에 있어서의 IC 칩의 실장은, 도 12에 나타내는 바와 같이, 도전성 입자(22a)를 열경화성 수지(22b) 중에 분산시킨 이방성 도전막(ACF: Anisotropic Conductive Film)(22)을 이용하여 실행한다. 즉, 우선 유리 기판(11) 상의 접속 단자(11bx, 11dx)의 배열 부분 상에, 이방성 도전막(22)을 거쳐 액정 구동용 IC 칩(21)을 배치한다. 다음에, 액정 구동용 IC 칩(21)을 유리 기판(11)에 대하여 가압함으로써, 도전성 입자(22a)를 통해 금속 범프 전극(21B)과 접속 단자(11bx, 11dx)가 도전 접촉된 상태로 된다. 또한, 액정 구동용 IC 칩(21)을 가열하여, 열경화성 수지(22b)를 경화시킴으로써, 금속 범프 전극(21B)과 접속 단자(11bx, 11dx)의 도전 접촉 상태가 유지되도록 한다.
여기서, 액정 구동용 IC 칩(21)의 금속 범프 전극(21B)과, 유리 기판(11) 상의 접속 단자(11bx, 11dx) 사이의 전기적 접속의 신뢰성을 높이기 위해서는, 양자 사이에 개재하는 도전성 입자(22a)가 가압되어 탄성 변형된 상태로 할 필요가 있다. 이 경우에는, 온도 변화에 의해 열경화성 수지(22b)의 높이가 변화되어도, 도전성 입자(22a)를 통한 도전 접촉 상태를 유지할 수 있기 때문이다. 그런데, 입경이 작은 도전성 입자(22a)는 강성이 높고, 전기적 접속의 신뢰성을 향상시키기에 충분한 도전성 입자(22a)의 탄성 변형량을 확보하는 것은 곤란하다. 그 때문에, 도전 접속 상태의 신뢰성을 높이는 방법으로서, 도전 고무로 이루어지는 도전성 입자를 이용하는 것이 알려져 있다(예컨대, 특허 문헌 1 참조).
(특허 문헌 1) 일본 공개 특허 공보 평5-182516호
그러나, 최근의 액정 표시 장치의 고선명화나 색채화 등에 따라, 금속 범프 전극(21B)이나 접속 단자(11bx, 11dx)는 피치가 좁아지고 있다. 이에 따라, 인접 전극간 혹은 인접 단자간의 단락을 방지하기 위해, 상기 도전성 입자(22a)의 입경을 보다 작게 해야 한다. 이 때문에, 이방성 도전막(22)의 비용이 고가로 되어, 제조 비용을 증가시키고, 또한 도전성 입자(22a)의 탄성 변형량을 충분히 확보하는 것이 점점 더 어렵게 되어, 온도 변화에 대한 전기적 접속의 신뢰성의 확보가 곤란하게 되고 있다. 또, 도전 고무로 이루어지는 도전성 입자를 이용하는 방법에서는, 입경을 미세화하는 것이 더욱 곤란하다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것으로서, 전기적 접속의 신뢰성을 향상시키는 것이 가능한 전자 부품의 실장 구조 및 실장 방법의 제공을 목적으로 한다. 또한, 전기적 접속의 신뢰성에 우수한 전기 광학 장치 및 전자기기의 제공을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 전자 부품의 실장 구조는 제 1 수지로 이루어지는 돌기체의 적어도 정부를 덮도록 도전막이 형성된 범프 전극을 갖는 전자 부품과, 접속 단자를 갖는 상대측 기판을 구비하고, 상기 전자 부품과 상기 상대측 기판의 극간에 제 2 수지가 충전되어 있고, 또한, 상기 범프 전극이 상기 접속 단자에 접촉되어 이루어지는 전자 부품의 실장 구조로서, 상기 상대측 기판에 실장된 상기 전자 부품의 사용 환경 온도를 T0으로 한 경우에, 상기 제 1 수지의 유리 전이 온도 Tgb 및 상기 제 2 수지의 유리 전이 온도 Tgr이 T0<Tgr<Tgb의 관계를 만족하는 것을 특징으로 한다.
특히, 상기 제 1 수지의 Tgb 이하에서의 열 팽창 계수 αb1 및 상기 제 2 수지의 Tgr 이하에서의 열 팽창 계수 αr1이 αb1<αr1의 관계를 만족하는 것이 바람직하다.
이들 구성에 의하면, 범프 전극과 접속 단자의 도통 접촉 상태를 확보할 수 있으므로, 전기적 접속의 신뢰성을 향상시킬 수 있다.
또한, 상기 제 2 수지의 경화 온도를 Tc로 하여, T0<Tgr<Tc<Tgb의 관계에 있는 경우에, 상기 제 1 수지의 Tgb 이하에서의 열 팽창 계수 αb1, 및 제 2 수지의 Tgr 이상에서의 열 팽창 계수 αr2 및 Tgr 이하에서의 열 팽창 계수 αr1이 αb1(Tc-T0)<αr2(Tc-Tgr)+αr1(Tgr-T0)의 관계를 만족하는 것이 바람직하다.
또한, 상기 제 2 수지의 경화 온도를 Tc로 하여, T0<Tgr<Tgb<Tc의 관계에 있는 경우에, 상기 제 1 수지의 Tgb 이상에서의 열 팽창 계수 αb2 및 Tgb 이하에서의 열 팽창 계수 αb1, 및 상기 제 2 수지의 Tgr 이상에서의 열 팽창 계수 αr2 및 Tgr 이하에서의 열 팽창 계수 αr1이 αb2(Tc-Tgb)+αb1(Tgb-T0)<αr2(Tc-Tgr)+αr1(Tgr-T0)의 관계를 만족하는 것이 바람직하다.
이들 구성에 의하면, 제 2 수지의 경화 온도 Tc로부터 전자 부품의 사용 환경 온도 T0까지의 냉각 과정에서, 제 1 수지 및 제 2 수지의 높이가 감소(수축)한 경우에도, 사용 환경 온도 T0에서 범프 전극이 접속 단자에 가압된 상태로 할 수 있다. 따라서, 전기적 접속의 신뢰성을 향상시킬 수 있다.
한편, 본 발명의 전자 부품의 실장 방법은 제 1 수지로 이루어지는 돌기체의 적어도 정부를 덮도록 도전막이 형성된 범프 전극을 갖는 전자 부품과, 접속 단자를 갖는 상대측 기판을 구비하고, 상기 전자 부품과 상기 상대측 기판의 극간에 제 2 수지가 충전되어 있고, 또한, 상기 범프 전극이 상기 접속 단자에 접촉되어 이루어지는 전자 부품의 실장 방법으로서, 상기 상대측 기판에 실장된 상기 전자 부품의 사용 환경 온도를 T0으로 한 경우에, 상기 제 1 수지의 유리 전이 온도 Tgb 및 상기 제 2 수지의 유리 전이 온도 Tgr이 T0<Tgr<Tgb의 관계를 만족하는 상기 제 1 수지 및 상기 제 2 수지를 이용하여, 상기 전자 부품을 실장하는 것을 특징으로 한다.
이 구성에 의하면, 범프 전극과 접속 단자의 도통 접촉 상태를 확보할 수 있으므로, 전기적 접속의 신뢰성을 향상시킬 수 있다.
또한, 경화 전의 상기 제 2 수지를 통해, 상기 범프 전극을 상기 접속 단자에 가압하고, 상기 범프 전극을 탄성 변형시킨 상태에서, 상기 제 2 수지를 경화시키는 것이 바람직하다.
이 구성에 의하면, 범프 전극이 접속 단자에 가압된 상태로 할 수 있으므로, 전기적 접속의 신뢰성을 향상시킬 수 있다.
한편, 본 발명의 전기 광학 장치는 상술한 전자 부품의 실장 구조를 구비하는 것을 특징으로 한다.
이 구성에 의하면, 전기적 접속의 신뢰성을 향상시킬 수 있는 전자 부품의 실장 구조를 구비하고 있으므로, 전기적 접속의 신뢰성에 우수한 전기 광학 장치를 제공할 수 있다.
한편, 본 발명의 전자기기는 상술한 전기 광학 장치를 구비하는 것을 특징으로 한다.
이 구성에 의하면, 전기적 접속의 신뢰성에 우수한 전자기기를 제공할 수 있다.
이하, 본 발명의 실시예에 관하여, 도면을 참조하여 설명한다. 또, 이하의 설명에 이용하는 각 도면에서는, 각 부재를 인식 가능한 크기로 하기 위해, 각 부재의 축척을 적절히 변경하고 있다.
(전기 광학 장치)
도 1은 실시예에 따른 전기 광학 장치의 분해 사시도이다.
도 1의 액정 장치(100)는 액정 패널(110)과, 전자 부품(액정 구동용 IC 칩)(121)을 갖는다. 또한, 필요에 따라, 도시하지 않은 편광판, 반사 시트, 백 라이트 등의 부대 부재가 적절하게 마련된다.
액정 패널(110)은 유리나 플라스틱 등으로 구성되는 기판(111, 112)을 구비하고 있다. 기판(111)과 기판(112)은 서로 대향 배치되고, 도시하지 않는 밀봉재 등에 의해 상호 접합되어 있다. 기판(111)과 기판(112) 사이에는, 도시하지 않은 전기 광학 물질인 액정이 밀봉되어 있다. 기판(111)의 내면 상에는 ITO(Indium Tin Oxide) 등의 투명 도전체로 구성된 전극(111a)이 형성되고, 기판(112)의 내면 상에는 상기 전극(111a)에 대향 배치되는 전극(112a)이 형성되어 있다.
전극(111a)은 같은 재질로 일체적으로 형성된 배선(111b)에 접속되고, 기판(111)에 마련된 기판 돌출부(111T)의 내면상으로 인출되고 있다. 또 기판 돌출부(111T)는 기판(111)의 단부에서 기판(112)의 외형보다 외측으로 돌출된 부분이다. 그리고, 배선(111b)의 선단은 단자(111bx)로 되어있다.
또한, 전극(112a)도 마찬가지로, 같은 재질로 일체적으로 형성된 배선(112b)에 접속되고, 도시하지 않는 상하 도통부를 통해 기판(111) 상의 배선(111c)에 도전 접속되어 있다. 이 배선(111c)도, 상기와 같은 ITO로 구성되어 있다. 그리고, 배선(111c)은 기판 돌출부(111T) 상으로 인출되고, 그 선단은 단자(111c)x로 되어있다.
한편, 기판 돌출부(111T)의 단부 가장자리 근방에는 입력 배선(111d)이 형성되고, 그 내측 단부는 단자(111dx)로 되어있다. 이 단자(111dx)는 상술한 단자(111bx, 111cx)와 대향 배치되어 있다. 또, 입력 배선(111d)의 외측 단부는 입력 단자(111dy)로 되어있다.
기판 돌출부(111T) 상에는, 미경화 상태 또는 반경화 상태의 열경화성 수지로 구성되는 밀봉 수지(122)를 통해, 전자 부품(121)이 실장되어 있다. 이 전자 부품(121)의 하면에는, 도시하지 않는 다수의 범프 전극이 형성되어 있고, 이들 범프 전극은 기판 돌출부(111T) 상의 단자(111bx, 111cx, 111dx)에 각각 도전 접속되어 있다.
또한, 기판 돌출부(111T) 상의 상기 입력 단자(111dy)의 배열 영역에는, 이방성 도전막(124)을 통해, 플렉서블 배선 기판(123)이 실장되어 있다. 입력 단자(111dy)는 그 플렉서블 배선 기판(123)에 마련된 도시하지 않는 배선에 도전 접속되어 있다. 그리고, 이 플렉서블 배선 기판(123)을 통해, 외부로부터 제어 신호, 영상 신호, 전원 전위 등이 입력 단자(111dy)에 공급된다. 입력 단자(111dy)에 공급된 제어 신호, 영상 신호, 전원 전위 등은 전자 부품(121)에 입력되고, 여기서 액정 구동용 구동 신호가 생성되어 액정 패널(110)에 공급되게 되어 있다.
이상과 같이 구성된 본 실시예의 액정 장치(100)에서는, 전자 부품(121)에 의해, 전극(111a)과 전극(112a)의 교차 부분에 형성된 복수의 화소에, 적절한 전압을 인가할 수 있다. 이에 따라, 액정 분자의 배향 제어가 가능하게 되고, 화소마다 독립적으로 입사광을 변조할 수 있다. 따라서, 복수의 화소가 정렬 배치된 액정 패널(110)의 표시 영역에, 소망 화상을 표시할 수 있다.
(전자 부품의 실장 구조)
도 2는 도 1의 전자 부품의 실장 부분에 있어서의 측면 단면도이다. 도 2에 나타내는 바와 같이, 전자 부품(121)의 표면(도 2의 하면)에는, IC 측 단자로서 복수의 범프 전극(121B)이 마련된다. 그 선단은 상기 기판(111)의 단자(111bx, 111cx, 111dx)(111cx는 도 2에는 나타내지 않음. 도 1 참조. 이하 마찬가지)에 도전 접촉한 상태로 되어있다. 또한, 범프 전극(121B)과 단자(111bx, 111cx, 111dx) 사이의 도전 접촉 부분의 주위에는, 열경화성 수지 등으로 구성되는 경화된 밀봉 수지(122)가 충전되어 있다.
도 3은 전자 부품의 실장 전의 구조를 나타내는 측면 단면도이며, 도 4는 전자 부품의 실장 구조를 나타내는 측면 단면도이다. 도 3에 나타내는 전자 부품(121)은, 예컨대, 실리콘 기판 상에 적절한 전기 회로를 형성하여 이루어지는 집적 회로 칩이다. 전자 부품(121)의 표면(도 3의 하면) 상에는, 알루미늄 등으로 구성된 단자 전극(121a)이 인출되고, 그 주위에는 SiO2 등의 절연 재료로 구성되는 패시베이션막 등의 보호막(121b)이 형성되어 있다. 즉, 보호막(121b)은 단자 전극(121a)을 노출시킨 상태에서 전자 부품(121)의 표면을 피복하고 있다.
상기한 단자 전극(121a)에 인접하는 보호막(121b) 상에는, 탄성을 갖는 수지 돌기(제 1 수지로 이루어지는 돌기체)(121Ba)가 전자 부품(121)의 표면으로부터 돌출하도록 형성되어 있다. 이 수지 돌기(121Ba)는, 예컨대, 보호막(121b)의 표면에 아크릴 수지나 페놀 수지 등의 탄성 수지막을 코팅하고, 또한 포토리소그래피 등의 패터닝 처리를 하는 것에 의해 형성되어 있다. 그 때, 하프톤 마스크(halftone mask)를 이용하여 포토리소그래피를 하는 것에 의해, 수지 돌기(121Ba)를 반구 형상으로 형성할 수 있다.
그 수지 돌기(121Ba)의 표면에는, 단자 전극(121a)에 도전 접속된 도전막(121Bb)이 연장하여 마련되어 있다. 이 도전막(121Bb)은 Au, Cu, Ni 등의 도전성 금속을 증착이나 스퍼터링 등에 의해 성막하고, 적절한 패터닝 처리를 실시해서 형성되어 있다. 또한, Cu, Ni, Al 등으로 구성된 하지의 도전막의 표면을 Au 도금 등으로 더 피복하여, 도통 성능을 높여도 좋다.
이 도전막(121Bb)은 적어도 수지 돌기(121Ba)의 정부를 덮도록 형성되고, 이들 수지 돌기(121Ba) 및 도전막(121Bb)에 의해, 상술한 범프 전극(수지 코어 범프)(121B)이 구성되어 있다. 이 범프 전극(121B)은 전자 부품(121)의 표면에서 반구 형상으로 돌출 형성되어 있다.
도 8은 본 실시예의 전자 부품의 변형예 1의 측면 단면도이다. 상술한 범프 전극은 반구 형상 이외의 원추 사다리꼴 형상이나 각뿔 사다리꼴 형상, 원주 형상, 각기둥 형상 등으로 형성하는 것도 가능하다. 도 8의 변형예 1에서는, 수지 돌기(221Ba)가 사다리꼴 형상으로 형성되고, 그 표면에 도전막(221Bb)이 피복되고, 범프 전극(221B)이 사다리꼴 형상으로 형성되어 있다.
도 9(a)는 본 실시예의 전자 부품의 평면도이며, 도 9(b)는 그 변형예 2의 평면도이다. 또, 도 3에 나타내는 전자 부품의 측면 단면도는 도 9(a)의 A-A선 또는 도 9(b)의 B-B선에 따른 것이다. 도 3 및 도 9(a)에 나타내는 바와 같이, 본 실시예의 수지 돌기(121Ba)는 반구 형상으로 형성되어 있다. 이에 대하여, 도 3 및 도 9(b)에 나타내는 바와 같이, 수지 돌기(321Ba)를 반원주 형상으로 형성하고, 단자 전극(121a)의 배열 방향을 따라 배치하여도 좋다. 이 경우, 복수의 단자 전극(121a)에 각각 도전 접속된 복수의 도전막(321Bb)이 동일한 수지 돌기(321Ba)의 표면에 연장하여 마련되고, 복수의 범프 전극(321B)이 구성되어 있다. 이에 따라, 복수의 범프 전극(321B)의 피치를 좁게 배치할 수 있다.
도 3으로 되돌아가, 전자 부품(121)의 범프 전극(121B)은 밀봉 수지(제 2 수 지)(122)를 통해, 상대측 기판(111) 상의 접속 단자(111bx)에 실장된다. 밀봉 수지(122)는 열경화성 수지이며, 실장 전에는 미경화 상태 또는 반경화 상태로 되어있다. 밀봉 수지(122)가 미경화 상태이면, 실장 전에 전자 부품(121)의 표면(도시 하면) 또는 상대측 기판(111)의 표면에 도포하면 좋고, 또한 밀봉 수지(122)가 반경화 상태이면, 필름 형상 또는 시트 형상으로 하여, 전자 부품(121)과 상대측 기판(111) 사이에 마련하면 좋다. 밀봉 수지(122)로는 에폭시 수지가 일반적으로 이용되지만, 다른 수지라도 같은 목적을 이룰 수 있는 것이면 좋다.
전자 부품(121)의 실장은 도시하지 않는 가열 가압 헤드 등을 이용하여, 전자 부품(121)을 상대측 기판(111) 상에 가열 가압함으로써 실행한다. 이 때, 밀봉 수지(122)는 가열 초기에 연화되므로, 연화된 수지를 양쪽으로 밀어 헤치도록 하여, 범프 전극(121B)의 정부를 접속 단자(111bx)에 도전 접촉시킨다. 그리고, 도 4에 나타내는 상태에서 계속해서 더욱 가열하면, 소정 온도로 밀봉 수지(122)가 가교되어 경화하고, 전자 부품(121)과 상대측 기판(111)의 상대 위치가 고정된다. 이에 따라, 범프 전극(121B)과 접속 단자(111bx)의 도전 접촉 상태가 유지되게 된다.
(수지 돌기 및 밀봉 수지의 높이)
도 5 및 도 6은 수지 돌기의 자유 높이 및 밀봉 수지의 높이와 온도의 관계를 나타내는 그래프이다. 여기에 말하는 수지 돌기의 자유 높이란, 실장 전의 상태에 있어서의 수지 돌기의 높이이며, 도 3에 나타내는 범프 전극(121B)의 높이 H 에 대략 일치하는 것이다. 또한 밀봉 수지의 높이란, 도 4에 나타내는 바와 같이, 전자 부품(121)에 있어서의 보호막의 표면과 상대측 기판(111)에 있어서의 접속 단자(111bx)의 표면 사이에 충전된 밀봉 수지(122)의 높이 D이며, 실장 후의 상태에 있어서의 수지 돌기의 높이와 대략 일치하는 것이다. 또, 도 5 및 도 6에서, Tc는 밀봉 수지의 경화 온도이며, T0은 전자 부품의 사용 환경 온도이다. 전자 부품의 사용 환경 온도란, 예컨대, 제품 사양서, 설명서 등에 기재되는 전자 부품의 동작 보상 범위 내의 온도로 된다.
본 실시예에서는, 상기한 바와 같이, 전자 부품의 범프 전극의 정부를 상대측 기판의 접속 단자에 도전 접촉시켜, 밀봉 수지를 경화 온도 Tc로 가열하여 경화시킨다. 그 때문에, 도 5 및 도 6에 나타내는 바와 같이, 밀봉 수지의 경화 온도 Tc에서는, 수지 돌기의 자유 높이와 밀봉 수지의 높이가 대략 일치하고 있다. 한편, 실장 후의 전자 부품은 밀봉 수지의 경화 온도 Tc보다 낮은 환경 온도 T0에서 사용된다. 또, 밀봉 수지로서 에폭시 수지를 채용한 경우의 경화 온도 Tc는 대략 240℃이며, 사용 환경 온도 T0은 약 25℃이다. 그 냉각 과정에서, 수지 돌기 및 밀봉 수지가 모두 수축하므로, 범프 전극과 접속 단자의 도전 접촉 상태를 확보할 수 있을지가 문제로 된다.
그런데, 일반적인 수지 재료는 냉각에 의해 유리 전이한다. 유리 전이란, 고온에서는 액체인 유리 등의 물질이, 온도의 강하에 의해 소정 온도 범위에서 급격히 그 점도가 증가하여, 거의 유동성을 잃어 비정질 고체로 되는 변화를 말한다. 이와 같이, 유리 전이를 하는 온도가 유리 전이 온도이다. 본 실시예에 있어서, 수지 돌기를 구성하는 아크릴 수지나 페놀 수지의 유리 전이 온도 Tgb는 약 200∼250℃이며, 밀봉 수지를 구성하는 에폭시 수지의 유리 전이 온도 Tgr은 약 150∼180℃이다. 즉, 수지 돌기의 유리 전이 온도 Tgb 및 밀봉 수지의 유리 전이 온도 Tgr은 모두 사용 환경 온도 T0보다 높게 되어 있다(T0<Tgr<Tgb). 또한, 수지 돌기의 유리 전이 온도 Tgb는 밀봉 수지의 경화 온도 Tc보다 높은 경우도 있고(Tc<Tgb), 낮은 경우도 있다(Tgb<Tc).
이러한 유리 전이의 전후로, 물질의 열 팽창 계수는 급격히 변화된다. 본 실시예에 있어서, 수지 돌기를 구성하는 아크릴 수지나 페놀 수지의 Tgb 이상의 열 팽창 계수 αb2는 약 100∼300ppm/℃이며, Tgb 이하의 열 팽창 계수 αb1은 약 20∼80ppm/℃이다. 또, 밀봉 수지를 구성하는 에폭시 수지의 Tgr 이상의 열 팽창 계수 αr2, 및 Tgr 이하의 열 팽창 계수 αr1에 대해서도, 각각 상기와 같은 정도의 값이다. 즉, 일반적인 수지 재료에 있어서의 유리 전이 전후의 열 팽창 계수에는 1자리수의 차이가 존재한다.
이와 같이, 유리 전이 전후의 열 팽창 계수가 크게 다르기 때문에, 유리 전이 전후의 수지 돌기 및 밀봉 수지의 수축률도 크게 다르다. 그 때문에, 수지 돌기 및 밀봉 수지의 유리 전이 온도와, 밀봉 수지의 경화 온도 및 사용 환경 온도와의 상하 관계에 의해, 범프 전극과 접속 단자의 도전 접촉 상태도 크게 변화된다. 그래서, 수지 돌기의 유리 전이 온도 Tgb 및 밀봉 수지의 유리 전이 온도 Tgr과, 밀봉 수지의 경화 온도 Tc 및 사용 환경 온도 T0의 상하 관계로 경우에 따라 나누어, 범프 전극과 접속 단자의 도전 접촉 상태에 대해 이하에 검토한다.
T0<Tgr<Tc<Tgb
도 5는 상기 수학식 1의 경우에 있어서의, 수지 돌기의 자유 높이 및 밀봉 수지의 높이와 온도의 관계를 나타내는 그래프이다. 이 경우, 실장 시의 밀봉 수지의 경화 온도 Tc로부터 실장 후의 사용 환경 온도 T0에의 냉각 과정에서의 밀봉 수지의 높이 변화(수축량)는 아래와 같이 된다.
R2+R1=αr2(Tc-Tgr)+αr1(Tgr-T0)
또한, 같은 냉각 과정에서의 수지 돌기의 자유 높이의 변화(수축량)는 아래와 같이 된다.
B1=αb1(Tc-T0)
그리고, 사용 환경 온도 T0에 있어서의 수지 돌기의 자유 높이와 밀봉 수지의 높이의 차 P가 사용 환경 온도 T0에 있어서의 수지 돌기의 압축(탄성) 변형량으로 된다. 이 압축 변형량이 정이면, 범프 전극이 접속 단자에 가압된 상태로 되어, 양호한 도전 접촉 상태가 확보되어 있는 것으로 된다. 따라서, 사용 환경에서 양호한 도전 접촉 상태를 확보하기 위해서는, 0<P=(R2+R1)-B1이 필요하게 된다. 이것에 수학식 1 및 수학식 2를 대입하면, 다음 식을 얻는다.
αb1(Tc-T0)<αr2(Tc-Tgr)+αr1(Tgr-T0)
즉, 수학식 1의 경우에는 수학식 4를 만족하도록 수지 돌기 및 밀봉 수지의 재료를 선정하면 좋다.
T0<Tgr<Tgb<Tc
도 6은 수학식 5의 경우에 있어서의, 수지 돌기의 자유 높이 및 밀봉 수지의 높이와 온도의 관계를 나타내는 그래프이다. 이 경우, 실장 시의 밀봉 수지의 경화 온도 Tc로부터 실장 후의 사용 환경 온도 T0에의 냉각 과정에서의 밀봉 수지의 높이 변화(수축량)는 아래와 같이 된다.
R2+R1=αr2(Tc-Tgr)+αr1(Tgr-T0)
또한, 같은 냉각 과정에서의 수지 돌기의 자유 높이의 변화(수축량)는 아래와 같이 된다.
B2+B1=αb2(Tc-Tgb)+αb1(Tgb-T0)
이 경우, 사용 환경에서 양호한 도전 접촉 상태를 확보하기 위해서는, 사용 환경 온도 T0에 있어서의 수지 돌기의 자유 높이와 밀봉 수지의 높이의 차를 P로 하여, 0<P=(R2+R1)-(B2+B1)이 필요하게 된다. 이것에 수학식 1 및 수학식 2를 대입하면, 다음 식을 얻는다.
αb2(Tc-Tgb)+αb1(Tgb-T0)<αr2(Tc-Tgr)+αr1(Tgr-T0)
즉, 수학식 5의 경우에는 수학식 8을 만족하도록 수지 돌기 및 밀봉 수지의 재료를 선정하면 좋다.
T0<Tc<Tgr<Tgb
또, 수학식 9의 경우에는, 밀봉 수지의 경화 온도 Tc로부터 전자 부품의 사용 환경 온도 T0까지의 냉각 과정에서, 수지 돌기의 자유 높이와 밀봉 수지의 높이가 대략 일치한 채로 수축한다. 따라서, 사용 환경 온도 T0에 있어서도 도전 접촉 상태를 확보할 수 있다. 또, 수지 돌기의 Tgb 이하의 열 팽창 계수 αb1보다 밀봉 수지의 Tgr 이하의 열 팽창 계수 αr1쪽이 큰 경우(αb1<αr1)에는, 같은 냉각 과정에서 수지 돌기의 수축률보다 밀봉 수지의 수축률 쪽이 커진다. 따라서, 사용 환경 온도 T0에서 범프 전극이 접속 단자에 가압된 상태로 되어, 전기적 접속의 신뢰성을 향상시킬 수 있다.
상술한 바와 같이, 수학식 1, 수학식 5 및 수학식 9 중 어느 쪽의 경우에 있어서도, 사용 환경에서의 도전 접촉 상태를 확보할 수 있다. 따라서, 밀봉 수지의 경화 온도 Tc와 수지 돌기의 유리 전이 온도 Tgb 및 밀봉 수지의 유리 전이 온도 Tgr의 상하 관계를 막론하고, T0<Tgr<Tgb를 만족하면, 대개의 경우에 있어서, 사용환경에서의 도전 접촉 상태를 확보할 수 있는 것이다.
또, 본 실시예에서는, 범프 전극을 접속 단자에 도전 접촉시킨 상태로 밀봉 수지를 경화시키고 있었다. 이 경우, 수지 돌기가 압축 변형되지 않는 상태로 실장되어 있었다.
도 7은 범프 전극에 초기 압축을 부여한 실장 구조의 측면 단면도이다. 도 7에 나타내는 바와 같이, 수지 돌기(121Ba)를 압축 변형시킨 상태로 밀봉 수지(122)를 경화시켜, 전자 부품(121)과 상대측 기판(111)의 상대 위치를 고정하여도 좋다. 이 경우, 도 5 및 도 6에 있어서의 수지 돌기의 자유 높이의 그래프가 위쪽으로 시프트하는 것으로 되어, 사용 환경 온도 T0에 있어서의 수지 돌기의 자유 높이와 밀봉 수지의 높이의 차 P가 커진다. 따라서, 사용 환경에서 범프 전극이 접속 단자에 강하게 가압된 상태로 되어, 전기적 접속의 신뢰성을 향상시킬 수 있다.
또, 도 4에 나타내는 바와 같이, 범프 전극(121B)에 초기 압축을 부여하지 않는 경우에는, 범프 전극(121B)과 접속 단자(111bx)의 접촉 부분(121Bp)은 점 접촉으로 된다. 이에 대하여, 도 7에 나타내는 바와 같이, 범프 전극(121B)에 초기 압축을 부여하는 경우에는, 범프 전극(121B)과 접속 단자(111bx)의 접촉 부분(121Bp)은 면 접촉으로 된다. 그리고, 상대측 기판(111)이 유리 기판 등의 투명 기판인 경우에는, 그 외측으로부터 접촉 부분(121Bp)을 관찰함으로써, 범프 전극(121B)에 초기 압축이 인가된 것을 확인할 수 있다. 이에 따라, 전기적 접속의 신뢰성을 향상시킬 수 있다. 또, 접촉 부분(121Bp)의 직경 W를 측정·관리함으로써, 도전 접촉 상태의 신뢰성을 더 향상시키는 것도 가능하다.
(전자기기)
마지막으로, 도 10 및 도 11을 참조하여, 본 실시예에 따른 전자기기에 대하여 설명한다. 본 실시예에서는, 상술한 전기 광학 장치(액정 장치(100))를 표시 수단으로서 구비한 전자기기에 대하여 설명한다. 도 10은 본 실시예의 전자기기에 있어서의 액정 장치(100)에 대한 제어계(표시 제어계)의 전체 구성을 나타내는 개략 구성도이다. 여기에 나타내는 전자기기는 표시 정보 출력원(291)과, 표시 정보 처리 회로(292)와, 전원 회로(293)와, 타이밍 생성기(294)와, 광원 제어 회로(295)를 포함하는 표시 제어 회로(290)를 갖는다. 또한, 상기와 마찬가지의 액정 장치(100)에는, 상술한 구성을 갖는 액정 패널(110)을 구동하는 구동 회로(110D)가 마련된다. 이 구동 회로(110D)는, 상기한 바와 같이, 액정 패널(110)에 직접 실장되어 있는 반도체 IC 칩으로 구성된다. 단, 구동 회로(110D)는, 상기한 바와 같은 구성 외에, 패널 표면 상에 형성된 회로 패턴, 또는 액정 패널에 도전 접속된 회로 기판에 실장된 반도체 IC 칩 또는 회로 패턴 등에 의해서도 구성할 수 있다.
표시 정보 출력원(291)은 ROM(Read Only Memory)이나 RAM(Random Access Memory) 등으로 이루어지는 메모리와, 자기 기록 디스크나 광 기록 디스크 등으로 이루어지는 스토리지 유닛과, 디지털 화상 신호를 동조 출력하는 동조 회로를 구비하고, 타이밍 생성기(294)에 의해 생성된 각종 클럭 신호에 근거하여, 소정 포맷의 화상 신호 등의 형태로 표시 정보를 표시 정보 처리 회로(292)에 공급하도록 구성되어 있다.
표시 정보 처리 회로(292)는 직렬-병렬 변환 회로, 증폭·반전 회로, 로테이션 회로, 감마 보정 회로, 클램프 회로 등의 주지의 각종 회로를 구비하고, 입력한 표시 정보의 처리를 실행하여, 그 화상 정보를 클럭 신호 CLK와 함께 구동 회로(110D)로 공급한다. 구동 회로(110D)는 주사선 구동 회로, 신호선 구동 회로 및 검사 회로를 포함한다. 또한, 전원 회로(293)는 상술한 각 구성 요소에 각각 소정 전압을 공급한다.
광원 제어 회로(295)는 외부로부터 도입되는 제어 신호에 근거하여, 전원 회로(293)로부터 공급되는 전력을 조명 장치(180)의 광원부(181)(구체적으로는 발광다이오드 등)에 공급한다. 이 광원 제어 회로(295)는 상기 제어 신호에 따라 광원부(181)의 각 광원의 점등/비점등을 제어한다. 또한, 각 광원의 휘도를 제어하는 것도 가능하다. 광원부(181)로부터 방출된 광은 도광판(182)을 통해 액정 패널(110)로 조사된다.
도 11은 본 실시예에 따른 전자기기의 일례인 휴대 전화의 사시도이다. 이 휴대 전화(2000)는 조작부(2001)와 표시부(2002)를 갖고, 표시부(2002)의 내부에 회로 기판(2100)이 배치되어 있다. 회로 기판(2100) 상에는 상기한 액정 장치(100)가 실장되어 있다. 그리고, 표시부(2002)의 표면에서 상기 액정 패널(110)을 시인할 수 있도록 구성되어 있다.
또, 본 발명의 전기 광학 장치는 상술한 패시브 매트릭스형 액정 표시 장치뿐만 아니라, 액티브 매트릭스형 액정 표시 장치(예컨대, TFT(박막 트랜지스터)나 TFD(박막 다이오드)를 스위칭 소자로서 구비한 액정 표시 장치)에도 마찬가지로 적용하는 것이 가능하다. 또한, 본 발명의 전기 광학 장치에는, 전계에 의해 물질의 굴절율이 변화되어 광의 투과율을 변화시키는 전기 광학 효과를 갖는 장치 외에, 전기 에너지를 광학 에너지로 변환하는 장치 등도 포함되어 있다. 즉, 본 발명은 액정 표시 장치뿐만 아니라, 유기 EL(Electro-Luminescence) 장치나 무기 EL 장치, 플라즈마 디스플레이 장치, 전기 영동 디스플레이 장치, 전자 방출 소자를 이용한 표시 장치(Field Emission Display 및 Surface-Conduction Electron-Emitter Display 등) 등의 발광 장치 등에 대하여도, 널리 적용하는 것이 가능하다.
본 발명에 의하면, 전기적 접속의 신뢰성을 향상시키는 것이 가능한 전자 부품의 실장 구조 및 그것의 실장 방법을 제공할 수 있고, 또한 전기적 접속의 신뢰성에 우수한 전기 광학 장치 및 전자기기를 제공할 수 있다.

Claims (8)

  1. 제 1 수지로 이루어지는 돌기체의 적어도 정부(頂部)를 덮도록 도전막이 형성된 범프 전극을 갖는 전자 부품과, 접속 단자를 갖는 상대측 기판을 구비하고, 상기 전자 부품과 상기 상대측 기판 사이에 제 2 수지가 충전되어 있고, 또한, 상기 범프 전극이 상기 접속 단자에 접촉되어 이루어지는 전자 부품의 실장 구조로서,
    상기 상대측 기판에 실장된 상기 전자 부품의 사용 환경 온도를 T0으로 한 경우에, 상기 제 1 수지의 유리 전이 온도 Tgb 및 상기 제 2 수지의 유리 전이 온도 Tgr이
    T0<Tgr<Tgb
    의 관계를 만족하는 것을 특징으로 하는 전자 부품의 실장 구조.
  2. 제 1 항에 있어서,
    상기 제 1 수지의 Tgb 이하에서의 열 팽창 계수 αb1 및 상기 제 2 수지의 Tgr 이하에서의 열 팽창 계수 αr1은
    αb1<αr1
    의 관계를 만족하는 것을 특징으로 하는 전자 부품의 실장 구조.
  3. 제 1 항에 있어서,
    상기 제 2 수지의 경화 온도를 Tc로 하여,
    T0<Tgr<Tc<Tgb
    의 관계에 있는 경우에,
    상기 제 1 수지의 Tgb 이하에서의 열 팽창 계수 αb1, 제 2 수지의 Tgr 이상에서의 열 팽창 계수 αr2, 및 Tgr 이하에서의 열 팽창 계수 αr1은
    αb1(Tc-T0)<αr2(Tc-Tgr)+αr1(Tgr-T0)
    의 관계를 만족하는 것을 특징으로 하는 전자 부품의 실장 구조.
  4. 제 1 항에 있어서,
    상기 제 2 수지의 경화 온도를 Tc로 하여,
    T0<Tgr<Tgb<Tc
    의 관계에 있는 경우에,
    상기 제 1 수지의, Tgb 이상에서의 열 팽창 계수 αb2 및 Tgb 이하에서의 열 팽창 계수 αb1과, 상기 제 2 수지의, Tgr 이상에서의 열 팽창 계수 αr2 및 Tgr 이하에서의 열 팽창 계수 αr1은
    αb2(Tc-Tgb)+αb1(Tgb-T0)<αr2(Tc-Tgr)+αr1(Tgr-T0)
    의 관계를 만족하는 것을 특징으로 하는 전자 부품의 실장 구조.
  5. 제 1 수지로 이루어지는 돌기체의 적어도 정부를 덮도록 도전막이 형성된 범프 전극을 갖는 전자 부품과, 접속 단자를 갖는 상대측 기판을 구비하고, 상기 전자 부품과 상기 상대측 기판 사이에 제 2 수지가 충전되어 있고, 또한, 상기 범프 전극이 상기 접속 단자에 접촉되어 이루어지는 전자 부품의 실장 방법으로서,
    상기 상대측 기판에 실장된 상기 전자 부품의 사용 환경 온도를 T0으로 한 경우에, 상기 제 1 수지의 유리 전이 온도 Tgb 및 상기 제 2 수지의 유리 전이 온도 Tgr이
    T0<Tgr<Tgb
    의 관계를 만족하는 상기 제 1 수지 및 상기 제 2 수지를 이용하여, 상기 전자 부품을 실장하는 것을 특징으로 하는 전자 부품의 실장 방법.
  6. 제 5 항에 있어서,
    경화 전의 상기 제 2 수지를 사이에 두고, 상기 범프 전극을 상기 접속 단자에 가압하고, 상기 범프 전극을 탄성 변형시킨 상태에서, 상기 제 2 수지를 경화시키는 것을 특징으로 하는 전자 부품의 실장 방법.
  7. 청구항 1 내지 청구항 4 중 어느 한 항에 기재된 전자 부품의 실장 구조를 구비하는 것을 특징으로 하는 전기 광학 장치.
  8. 청구항 7에 기재된 전기 광학 장치를 구비한 것을 특징으로 하는 전자기기.
KR1020050087556A 2004-09-22 2005-09-21 전자 부품의 실장 구조, 전자 부품의 실장 방법, 전기 광학장치 및 전자기기 KR100661694B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00274625 2004-09-22
JP2004274625A JP4281656B2 (ja) 2004-09-22 2004-09-22 電子部品の実装構造、電子部品の実装方法、電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
KR20060051454A true KR20060051454A (ko) 2006-05-19
KR100661694B1 KR100661694B1 (ko) 2006-12-26

Family

ID=36073082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050087556A KR100661694B1 (ko) 2004-09-22 2005-09-21 전자 부품의 실장 구조, 전자 부품의 실장 방법, 전기 광학장치 및 전자기기

Country Status (4)

Country Link
US (1) US7161245B2 (ko)
JP (1) JP4281656B2 (ko)
KR (1) KR100661694B1 (ko)
CN (1) CN100531525C (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196728A (ja) * 2005-01-14 2006-07-27 Seiko Epson Corp 電子部品、電気光学装置、及び電子機器
JP4142041B2 (ja) * 2005-03-23 2008-08-27 セイコーエプソン株式会社 半導体装置の製造方法
KR101143671B1 (ko) * 2006-01-19 2012-05-09 도시바 마테리알 가부시키가이샤 발광 모듈과 그것을 이용한 백 라이트 및 액정 표시 장치
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
JP4353289B2 (ja) 2007-08-20 2009-10-28 セイコーエプソン株式会社 電子デバイス及び電子機器
JP4548459B2 (ja) * 2007-08-21 2010-09-22 セイコーエプソン株式会社 電子部品の実装構造体
US8501612B2 (en) * 2007-09-20 2013-08-06 Semiconductor Components Industries, Llc Flip chip structure and method of manufacture
WO2009041086A1 (ja) * 2007-09-26 2009-04-02 Nok Corporation シール構造体
TWI364146B (en) * 2008-03-27 2012-05-11 Taiwan Tft Lcd Ass Contact structure and connecting structure
JP5157602B2 (ja) * 2008-04-03 2013-03-06 セイコーエプソン株式会社 電気光学装置及び電子機器
CN101582399B (zh) * 2008-05-13 2011-02-09 台湾薄膜电晶体液晶显示器产业协会 接点结构与接合结构
JP4737466B2 (ja) * 2009-02-09 2011-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法
JP5434242B2 (ja) * 2009-05-11 2014-03-05 株式会社リコー 可撓性電子回路基板およびその製造方法、並びに画像表示装置
US20110018357A1 (en) * 2009-07-24 2011-01-27 Eric Jay Self powered mili, micro, and nano electronic chips
JP2011061035A (ja) * 2009-09-10 2011-03-24 Renesas Electronics Corp 半導体装置の製造方法及びマスク
US20120085575A1 (en) * 2010-10-08 2012-04-12 Nobuhiro Yamamoto Electronic Apparatus Manufacturing Method, Electronic Component, and Electronic Apparatus
TWI590433B (zh) * 2015-10-12 2017-07-01 財團法人工業技術研究院 發光元件以及顯示器的製作方法
CN111201536A (zh) * 2017-10-11 2020-05-26 深圳传音通讯有限公司 指纹模组防晃动结构及移动终端
CN110474218B (zh) * 2018-05-10 2021-10-12 同方威视技术股份有限公司 带防护的柔性扁平电缆与连接部件的连接方法
JP2022181934A (ja) * 2021-05-27 2022-12-08 住友電気工業株式会社 受光装置の製造方法及び受光装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182516A (ja) 1991-12-30 1993-07-23 Casio Comput Co Ltd 異方導電性接着剤および導電接続構造
JPH11135551A (ja) 1997-10-31 1999-05-21 Sony Corp 半導体装置及び半導体素子の実装方法
JP3771751B2 (ja) 1999-05-14 2006-04-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 導電性ペーストを用いた接続方法
JP2001015551A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置およびその製造方法
JP3371894B2 (ja) 1999-09-17 2003-01-27 ソニーケミカル株式会社 接続材料
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
JP3720697B2 (ja) 2000-10-31 2005-11-30 京セラ株式会社 バンプ付電子部品の実装構造
TWI238444B (en) * 2002-12-10 2005-08-21 Seiko Epson Corp Method for manufacturing optoelectronic device, optoelectronic device and electronic machine

Also Published As

Publication number Publication date
US7161245B2 (en) 2007-01-09
CN1753603A (zh) 2006-03-29
JP2006091234A (ja) 2006-04-06
US20060060983A1 (en) 2006-03-23
JP4281656B2 (ja) 2009-06-17
CN100531525C (zh) 2009-08-19
KR100661694B1 (ko) 2006-12-26

Similar Documents

Publication Publication Date Title
KR100661694B1 (ko) 전자 부품의 실장 구조, 전자 부품의 실장 방법, 전기 광학장치 및 전자기기
KR100639452B1 (ko) 전자 부품의 실장 구조, 전기 광학 장치, 전자 기기 및 전자 부품의 실장 방법
US6222597B1 (en) Liquid crystal device and electronic apparatus therewith
US6937314B2 (en) Liquid crystal display having terminals arranged for securing connection to driving circuit
EP3136164B1 (en) Liquid crystal display device
CN114839803A (zh) 显示设备及其制造方法
KR20080031091A (ko) 표시장치 및 이의 제조 방법
KR101016284B1 (ko) Ｃｏｇ 방식 액정표시소자 및 그 제조방법
US7422974B2 (en) Method of manufacturing electronic component mounting body, electronic component mounting body, and electro-optical device
US7429704B2 (en) Electronic component, electro-optical device, and electronic apparatus
US20050041189A1 (en) Liquid crystal display device preventing electronic corosion and method of fabricating the same
KR20180070919A (ko) 표시장치의 cof
KR20040088347A (ko) 전기 광학 장치, 이 전기 광학 장치를 구비한 전자 기기,및 이 전기 광학 장치의 제조 방법
KR101526571B1 (ko) 액정표시장치
KR20080052903A (ko) 표시 장치
KR20070096572A (ko) 표시 장치
JP2019008106A (ja) アレイ基板およびアレイ基板を備える表示パネル
KR20070063242A (ko) 표시 장치
CN111463220B (zh) 阵列基板及显示装置
KR101024648B1 (ko) 액정표시장치
JP2008185801A (ja) 電気光学装置の製造方法及び電気光学装置並びに電子機器
KR20070032531A (ko) 표시 장치
KR20070098184A (ko) 액정 표시 장치 및 그 제조방법
JP2021167891A (ja) 表示装置
KR20040078463A (ko) 데이터 패드 배선 구조 및 이에 따른 박막 트랜지스터 기판

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 14