JP2006091234A - 電子部品の実装構造、電子部品の実装方法、電気光学装置および電子機器 - Google Patents

電子部品の実装構造、電子部品の実装方法、電気光学装置および電子機器 Download PDF

Info

Publication number
JP2006091234A
JP2006091234A JP2004274625A JP2004274625A JP2006091234A JP 2006091234 A JP2006091234 A JP 2006091234A JP 2004274625 A JP2004274625 A JP 2004274625A JP 2004274625 A JP2004274625 A JP 2004274625A JP 2006091234 A JP2006091234 A JP 2006091234A
Authority
JP
Japan
Prior art keywords
resin
electronic component
tgr
tgb
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004274625A
Other languages
English (en)
Other versions
JP4281656B2 (ja
Inventor
Atsushi Saito
淳 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004274625A priority Critical patent/JP4281656B2/ja
Priority to US11/216,807 priority patent/US7161245B2/en
Priority to KR1020050087556A priority patent/KR100661694B1/ko
Priority to CNB2005101051073A priority patent/CN100531525C/zh
Publication of JP2006091234A publication Critical patent/JP2006091234A/ja
Application granted granted Critical
Publication of JP4281656B2 publication Critical patent/JP4281656B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 電気的接続の信頼性を向上させることが可能な電子部品の実装構造を提供する。
【解決手段】 樹脂突起１２１Ｂａの少なくとも頂部を覆うように導電膜１２１Ｂｂが形成されたバンプ電極１２１Ｂを有する電子部品１２１と、接続端子１１１ｂｘを有する相手側基板１１１とを備え、電子部品１２１と相手側基板１１１との隙間に封止樹脂１２２が充填されており、かつ、バンプ電極１２１Ｂが接続端子１１１ｂｘに当接されてなる電子部品の実装構造であって、電子部品１２１の使用環境温度Ｔ０、樹脂突起のガラス転移温度Ｔｇｂおよび封止樹脂１２２のガラス転移温度Ｔｇｒが、Ｔ０＜Ｔｇｒ＜Ｔｇｂの関係を満たす構成とした。
【選択図】 図４

Description

本発明は、電子部品の実装構造、電子部品の実装方法、例えば液晶装置や、有機ＥＬ（Electro-Luminescence）装置、無機ＥＬ装置に代表される発光装置等の電気光学装置、および電子機器に関するものである。
各種の電子機器に搭載される回路基板や液晶表示装置などにおいて、半導体ＩＣなどの電子部品を実装する技術が用いられている。例えば、液晶表示装置には、液晶パネルを駆動するための液晶駆動用ＩＣチップが実装される。この液晶駆動用ＩＣチップは、液晶パネルを構成するガラス基板に直接実装される場合もあり、また、液晶パネルに実装されるフレキシブル基板（ＦＰＣ）上に実装される場合もある。前者による実装構造はＣＯＧ（Chip On Glass）構造と呼ばれ、後者はＣＯＦ(Chip On FPC)構造と呼ばれる。
ＣＯＧ構造の液晶表示装置を製造する場合におけるＩＣチップの実装は、図１２に示すように、導電性粒子２２ａを熱硬化性樹脂２２ｂ中に分散させた異方性導電膜（ＡＣＦ；Anisotropic Conductive Film）２２を用いて行う。すなわち、まずガラス基板１１上の接続端子１１ｂｘ，１１ｄｘの配列部分上に、異方性導電膜２２を介して液晶駆動用ＩＣチップ２１を配置する。次に、液晶駆動用ＩＣチップ２１をガラス基板１１に対して加圧することにより、導電性粒子２２ａを介して金属バンプ電極２１Ｂと接続端子１１ｂｘ，１１ｄｘとが導電接触した状態とする。さらに、液晶駆動用ＩＣチップ２１を加熱して、熱硬化性樹脂２２ｂを硬化させることにより、金属バンプ電極２１Ｂと接続端子１１ｂｘ，１１ｄｘとの導電接触状態が保持されるようにする。
ここで、液晶駆動用ＩＣチップ２１の金属バンプ電極２１Ｂと、ガラス基板１１上の接続端子１１ｂｘ，１１ｄｘとの間の電気的接続の信頼性を高めるためには、両者間に介在する導電性粒子２２ａが押圧されて弾性変形した状態とする必要がある。この場合には、温度変化により熱硬化性樹脂２２ｂの高さが変化しても、導電性粒子２２ａを介した導電接触状態を維持することができるからである。ところが、粒径の小さい導電性粒子２２ａは剛性が高く、電気的接続の信頼性を向上させるに充分な導電性粒子２２ａの弾性変形量を確保することは困難である。そのため、導電接続状態の信頼性を高める方法として、導電ゴムからなる導電性粒子を用いることが知られている（例えば、特許文献１参照）。
特開平５−１８２５１６号公報
しかしながら、近年の液晶表示装置の高精細化やカラー化などに伴って、金属バンプ電極２１Ｂや接続端子１１ｂｘ，１１ｄｘは狭ピッチ化しつつある。これに伴って、隣接電極間或いは隣接端子間の短絡を防止するために、上記導電性粒子２２ａの粒径をより小さくする必要がある。このため、異方性導電膜２２のコストが高くなり、製造コストを押し上げると共に、導電性粒子２２ａの弾性変形量を充分に確保することがますます難しくなって、温度変化に対する電気的接続の信頼性の確保が困難になりつつある。なお、導電ゴムからなる導電性粒子を用いる方法では、粒径を微細化することがさらに困難である。
本発明は、上記課題を解決するためになされたものであって、電気的接続の信頼性を向上させることが可能な電子部品の実装構造および実装方法の提供を目的とする。また、電気的接続の信頼性に優れた電気光学装置および電子機器の提供を目的とする。
上記目的を達成するため、本発明の電子部品の実装構造は、第１樹脂からなる突起体の少なくとも頂部を覆うように導電膜が形成されたバンプ電極を有する電子部品と、接続端子を有する相手側基板とを備え、前記電子部品と前記相手側基板との隙間に第２樹脂が充填されており、かつ、前記バンプ電極が前記接続端子に当接されてなる電子部品の実装構造であって、前記相手側基板に実装された前記電子部品の使用環境温度をＴ０とした場合に、前記第１樹脂のガラス転移温度Ｔｇｂおよび前記第２樹脂のガラス転移温度Ｔｇｒが、Ｔ０＜Ｔｇｒ＜Ｔｇｂの関係を満たすことを特徴とする。
特に、前記第１樹脂のＴｇｂ以下での熱膨張係数αｂ１および前記第２樹脂のＴｇｒ以下での熱膨張係数αｒ１が、αｂ１＜αｒ１の関係を満たすことが望ましい。
これらの構成によれば、バンプ電極と接続端子との導通接触状態を確保することができるので、電気的接続の信頼性を向上させることができる。
また、前記第２樹脂の硬化温度をＴｃとして、Ｔ０＜Ｔｇｒ＜Ｔｃ＜Ｔｇｂの関係にある場合に、前記第１樹脂のＴｇｂ以下での熱膨張係数αｂ１、並びに第２樹脂のＴｇｒ以上での熱膨張係数αｒ２およびＴｇｒ以下での熱膨張係数αｒ１が、αｂ１（Ｔｃ−Ｔ０）＜αｒ２（Ｔｃ−Ｔｇｒ）＋αｒ１（Ｔｇｒ−Ｔ０）の関係を満たすことが望ましい。
また、前記第２樹脂の硬化温度をＴｃとして、Ｔ０＜Ｔｇｒ＜Ｔｇｂ＜Ｔｃの関係にある場合に、前記第１樹脂のＴｇｂ以上での熱膨張係数αｂ２およびＴｇｂ以下での熱膨張係数αｂ１、並びに前記第２樹脂のＴｇｒ以上での熱膨張係数αｒ２およびＴｇｒ以下での熱膨張係数αｒ１が、αｂ２（Ｔｃ−Ｔｇｂ）＋αｂ１（Ｔｇｂ−Ｔ０）＜αｒ２（Ｔｃ−Ｔｇｒ）＋αｒ１（Ｔｇｒ−Ｔ０）の関係を満たすことが望ましい。
これらの構成によれば、第２樹脂の硬化温度Ｔｃから電子部品の使用環境温度Ｔ０までの冷却過程において、第１樹脂および第２樹脂の高さが減少（収縮）した場合でも、使用環境温度Ｔ０においてバンプ電極が接続端子に押圧された状態とすることができる。したがって、電気的接続の信頼性を向上させることができる。
一方、本発明の電子部品の実装方法は、第１樹脂からなる突起体の少なくとも頂部を覆うように導電膜が形成されたバンプ電極を有する電子部品と、接続端子を有する相手側基板とを備え、前記電子部品と前記相手側基板との隙間に第２樹脂が充填されており、かつ、前記バンプ電極が前記接続端子に当接されてなる電子部品の実装方法であって、前記相手側基板に実装された前記電子部品の使用環境温度をＴ０とした場合に、前記第１樹脂のガラス転移温度Ｔｇｂおよび前記第２樹脂のガラス転移温度Ｔｇｒが、Ｔ０＜Ｔｇｒ＜Ｔｇｂの関係を満たす前記第１樹脂および前記第２樹脂を用いて、前記電子部品を実装することを特徴とする。
この構成によれば、バンプ電極と接続端子との導通接触状態を確保することができるので、電気的接続の信頼性を向上させることができる。
また、硬化前の前記第２樹脂を介して、前記バンプ電極を前記接続端子に加圧し、前記バンプ電極を弾性変形させた状態で、前記第２樹脂を硬化させることが望ましい。
この構成よれば、バンプ電極が接続端子に押圧された状態とすることができるので、電気的接続の信頼性を向上させることができる。
一方、本発明の電気光学装置は、上述した電子部品の実装構造を備えたことを特徴とする。
この構成によれば、電気的接続の信頼性を向上することが可能な電子部品の実装構造を備えているので、電気的接続の信頼性に優れた電気光学装置を提供することができる。
一方、本発明の電子機器は、上述した電気光学装置を備えたことを特徴とする。
この構成によれば、電気的接続の信頼性に優れた電子機器を提供することができる。
以下、本発明の実施形態につき、図面を参照して説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
［電気光学装置］
図１は、実施形態に係る電気光学装置の分解斜視図である。
図１の液晶装置１００は、液晶パネル１１０と、電子部品（液晶駆動用ＩＣチップ）１２１とを有する。また、必要に応じて、図示しない偏光板、反射シート、バックライト等の付帯部材が適宜に設けられる。
液晶パネル１１０は、ガラスやプラスチックなどで構成される基板１１１及び１１２を備えている。基板１１１と基板１１２は相互に対向配置され、図示しないシール材などによって相互に貼り合わされている。基板１１１と基板１１２の間には、図示しない電気光学物質である液晶が封入されている。基板１１１の内面上にはＩＴＯ（Indium Tin Oxide）などの透明導電体で構成された電極１１１ａが形成され、基板１１２の内面上には上記電極１１１ａに対向配置される電極１１２ａが形成されている。
電極１１１ａは、同じ材質で一体に形成された配線１１１ｂに接続されて、基板１１１に設けられた基板張出部１１１Ｔの内面上に引き出されている。なお基板張出部１１１Ｔは、基板１１１の端部において基板１１２の外形よりも外側に張り出した部分である。そして、配線１１１ｂの先端は、端子１１１ｂｘとなっている。
また、電極１１２ａも同様に、同じ材質で一体に形成された配線１１２ｂに接続され、図示しない上下導通部を介して基板１１１上の配線１１１ｃに導電接続されている。この配線１１１ｃも、上記と同じＩＴＯで構成されている。そして、配線１１１ｃは基板張出部１１１Ｔ上に引き出され、その先端は端子１１１ｃｘとなっている。
一方、基板張出部１１１Ｔの端縁近傍には入力配線１１１ｄが形成され、その内端部は端子１１１ｄｘとなっている。この端子１１１ｄｘは、上述した端子１１１ｂｘ及び１１１ｃｘと対向配置されている。なお、入力配線１１１ｄの外端部は入力端子１１１ｄｙとなっている。
基板張出部１１１Ｔ上には、未硬化状態若しくは半硬化状態の熱硬化性樹脂で構成される封止樹脂１２２を介して、電子部品１２１が実装されている。この電子部品１２１の下面には、図示しない多数のバンプ電極が形成されており、これらのバンプ電極は基板張出部１１１Ｔ上の端子１１１ｂｘ，１１１ｃｘ，１１１ｄｘにそれぞれ導電接続されている。
また、基板張出部１１１Ｔ上の上記入力端子１１１ｄｙの配列領域には、異方性導電膜１２４を介して、フレキシブル配線基板１２３が実装されている。入力端子１１１ｄｙは、そのフレキシブル配線基板１２３に設けられた図示しない配線に導電接続されている。そして、このフレキシブル配線基板１２３を介して、外部から制御信号、映像信号、電源電位などが入力端子１１１ｄｙに供給される。入力端子１１１ｄｙに供給された制御信号、映像信号、電源電位などは電子部品１２１に入力され、ここで液晶駆動用の駆動信号が生成されて液晶パネル１１０に供給されるようになっている。
以上のように構成された本実施形態の液晶装置１００では、電子部品１２１によって、電極１１１ａと電極１１２ａとの交差部分に形成された複数の画素に、適宜の電圧を印加することができる。これにより、液晶分子の配向制御が可能になり、画素毎に独立して入射光を変調することができる。したがって、複数の画素が整列配置された液晶パネル１１０の表示領域に、所望の画像を表示することができる。
［電子部品の実装構造］
図２は、図１の電子部品の実装部分における側面断面図である。図２に示すように、電子部品１２１の表面（図２の下面）には、ＩＣ側端子として複数のバンプ電極１２１Ｂが設けられている。その先端は、上記基板１１１の端子１１１ｂｘ、１１１ｃｘ，１１１ｄｘ（１１１ｃｘは図２には示していない。図１参照。以下同様。）に導電接触した状態となっている。また、バンプ電極１２１Ｂと端子１１１ｂｘ、１１１ｃｘ，１１１ｄｘとの間の導電接触部分の周囲には、熱硬化性樹脂などで構成される硬化された封止樹脂１２２が充填されている。
図３は電子部品の実装前の構造を示す側面断面図であり、図４は電子部品の実装構造を示す側面断面図である。図３に示す電子部品１２１は、例えばシリコン基板上に適宜の電気回路を形成してなる集積回路チップである。電子部品１２１の表面（図３の下面）上には、アルミニウムなどで構成された端子電極１２１ａが引き出され、その周りにはＳｉＯ２などの絶縁材料で構成されるパッシペーション膜などの保護膜１２１ｂが形成されている。すなわち、保護膜１２１ｂは、端子電極１２１ａを露出させた状態で電子部品１２１の表面を被覆している。
上記の端子電極１２１ａに隣接する保護膜１２１ｂ上には、弾性を有する樹脂突起（第１樹脂からなる突起体）１２１Ｂａが、電子部品１２１の表面から突出するように形成されている。この樹脂突起１２１Ｂａは、例えば保護膜１２１ｂの表面にアクリル樹脂やフェノール樹脂等の弾性樹脂膜をコーティングし、さらにフォトリソグラフィなどのパターニング処理を行うことによって形成されている。その際、ハーフトーンマスクを用いてフォトリソグラフィを行うことにより、樹脂突起１２１Ｂａを半球状に形成することができる。
その樹脂突起１２１Ｂａの表面には、端子電極１２１ａに導電接続された導電膜１２１Ｂｂが延設されている。この導電膜１２１Ｂｂは、Ａｕ、Ｃｕ、Ｎｉ等の導電性金属を蒸着やスパッタリングなどによって成膜し、適宜のパターニング処理を施して形成されている。また、Ｃｕ，Ｎｉ，Ａｌなどで構成された下地の導電膜の表面をさらにＡｕメッキ等で被覆し、導通性能を高めてもよい。
この導電膜１２１Ｂｂは、少なくとも樹脂突起１２１Ｂａの頂部を覆うように形成され、これらの樹脂突起１２１Ｂａおよび導電膜１２１Ｂｂにより、前述したバンプ電極（樹脂コアバンプ）１２１Ｂが構成されている。このバンプ電極１２１Ｂは、電子部品１２１の表面において半球状に突出形成されている。
図８は、本実施形態の電子部品の第１変形例の側面断面図である。上述したバンプ電極は、半球状以外の円錐台形状や角錐台形状、円柱状、角柱状などに形成することも可能である。図８の第１変形例では、樹脂突起２２１Ｂａが台形状に形成され、その表面に導電膜２２１Ｂｂが被覆されて、バンプ電極２２１Ｂが台形状に形成されている。
図９（ａ）は本実施形態の電子部品の平面図であり、図９（ｂ）はその第２変形例の平面図である。なお、図３に示す電子部品の側面断面図は、図９（ａ）のＡ−Ａ線または図９（ｂ）のＢ−Ｂ線に沿ったものである。図３および図９（ａ）に示すように、本実施形態の樹脂突起１２１Ｂａは半球状に形成されている。これに対して、図３および図９（ｂ）に示すように、樹脂突起３２１Ｂａを半円柱状に形成し、端子電極１２１ａの配列方向に沿って配置してもよい。この場合、複数の端子電極１２１ａにそれぞれ導電接続された複数の導電膜３２１Ｂｂが、同一の樹脂突起３２１Ｂａの表面に延設されて、複数のバンプ電極３２１Ｂが構成されている。これにより、複数のバンプ電極３２１Ｂを狭ピッチで配置することができる。
図３に戻り、電子部品１２１のバンプ電極１２１Ｂは、封止樹脂（第２樹脂）１２２を介して、相手側基板１１１上の接続端子１１１ｂｘに実装される。封止樹脂１２２は熱硬化性樹脂であり、実装前においては未硬化状態若しくは半硬化状態となっている。封止樹脂１２２が未硬化状態であれば、実装前に電子部品１２１の表面（図示下面）又は相手側基板１１１の表面に塗布すればよく、また、封止樹脂１２２が半硬化状態であれば、フィルム状若しくはシート状として、電子部品１２１と相手側基板１１１との間に介挿すればよい。封止樹脂１２２としてはエポキシ樹脂が一般的に用いられるが、他の樹脂でも同じ目的を達することができるものであれば良い。
電子部品１２１の実装は、図示しない加熱加圧ヘッドなどを用いて、電子部品１２１を相手側基板１１１上に加熱しながら加圧することによって行う。このとき、封止樹脂１２２は加熱初期により軟化するので、軟化した樹脂を押し分けるようにして、バンプ電極１２１Ｂの頂部を接続端子１１１ｂｘに導電接触させる。そして、図４に示す状態でさらに加熱を続けると、所定温度で封止樹脂１２２が架橋されて硬化し、電子部品１２１と相手側基板１１１との相対位置が固定される。これにより、バンプ電極１２１Ｂと接続端子１１１ｂｘとの導電接触状態が保持されるようになる。
（樹脂突起および封止樹脂の高さ）
図５および図６は、樹脂突起の自由高さおよび封止樹脂の高さと温度との関係を表すグラフである。ここに言う樹脂突起の自由高さとは、実装前の状態における樹脂突起の高さであり、図３に示すバンプ電極１２１Ｂの高さＨに略一致するものである。また封止樹脂の高さとは、図４に示すように、電子部品１２１における保護膜の表面と相手側基板１１１における接続端子１１１ｂｘの表面との間に充填された封止樹脂１２２の高さＤであり、実装後の状態における樹脂突起の高さと略一致するものである。なお、図５および図６において、Ｔｃは封止樹脂の硬化温度であり、Ｔ０は電子部品の使用環境温度である。電子部品の使用環境温度とは、例えば製品仕様書、説明書等に記載される電子部品の動作補償範囲内の温度とされる。
本実施形態では、上記のように電子部品のバンプ電極の頂部を相手側基板の接続端子に導電接触させ、封止樹脂を硬化温度Ｔｃに加熱して硬化させる。そのため、図５および図６に示すように、封止樹脂の硬化温度Ｔｃでは、樹脂突起の自由高さと封止樹脂の高さとが略一致している。一方、実装後の電子部品は、封止樹脂の硬化温度Ｔｃより低い環境温度Ｔ０において使用される。なお、封止樹脂としてエポキシ樹脂を採用した場合の硬化温度Ｔｃは約２４０℃であり、使用環境温度Ｔ０は約２５℃である。その冷却過程で、樹脂突起および封止樹脂がともに収縮するので、バンプ電極と接続端子との導電接触状態を確保できるかが問題となる。
ところで、一般的な樹脂材料は冷却によりガラス転移する。ガラス転移とは、高温度では液体であるガラスなどの物質が、温度の降下によりある温度範囲で急激にその粘度を増し、ほとんど流動性を失って非晶質固体となる変化をいう。このようにガラス転移する温度がガラス転移温度である。本実施形態において、樹脂突起を構成するアクリル樹脂やフェノール樹脂のガラス転移温度Ｔｇｂは約２００〜２５０℃であり、封止樹脂を構成するエポキシ樹脂のガラス転移温度Ｔｇｒは約１５０〜１８０℃である。すなわち、樹脂突起のガラス転移温度Ｔｇｂおよび封止樹脂のガラス転移温度Ｔｇｒは、いずれも使用環境温度Ｔ０より高くなっている（Ｔ０＜Ｔｇｒ＜Ｔｇｂ）。また、樹脂突起のガラス転移温度Ｔｇｂは、封止樹脂の硬化温度Ｔｃより高い場合もあり（Ｔｃ＜Ｔｇｂ）、低い場合もある（Ｔｇｂ＜Ｔｃ）。
このようなガラス転移の前後で、物質の熱膨張係数は急激に変化する。本実施形態において、樹脂突起を構成するアクリル樹脂やフェノール樹脂のＴｇｂ以上の熱膨張係数αｂ２は約１００〜３００ｐｐｍ／℃であり、Ｔｇｂ以下の熱膨張係数αｂ１は約２０〜８０ｐｐｍ／℃である。なお、封止樹脂を構成するエポキシ樹脂のＴｇｒ以上の熱膨張係数αｒ２、およびＴｇｒ以下の熱膨張係数αｒ１についても、それぞれ上記と同程度の値である。すなわち、一般的な樹脂材料におけるガラス転移前後の熱膨張係数には、１桁の違いが存在する。
このように、ガラス転移前後の熱膨張係数が大きく異なるので、ガラス転移前後の樹脂突起および封止樹脂の収縮率も大きく異なる。そのため、樹脂突起および封止樹脂のガラス転移温度と、封止樹脂の硬化温度および使用環境温度との上下関係により、バンプ電極と接続端子との導電接触状態も大きく変化する。そこで、樹脂突起のガラス転移温度Ｔｇｂおよび封止樹脂のガラス転移温度Ｔｇｒと、封止樹脂の硬化温度Ｔｃおよび使用環境温度Ｔ０との上下関係で場合分けをして、バンプ電極と接続端子との導電接触状態について以下に検討する。
図５は、Ｔ０＜Ｔｇｒ＜Ｔｃ＜Ｔｇｂ（式１）の場合における、樹脂突起の自由高さおよび封止樹脂の高さと温度との関係を表すグラフである。この場合、実装時の封止樹脂の硬化温度Ｔｃから実装後の使用環境温度Ｔ０への冷却過程における封止樹脂の高さ変化（収縮量）は、以下のようになる。
Ｒ２＋Ｒ１＝αｒ２（Ｔｃ−Ｔｇｒ）＋αｒ１（Ｔｇｒ−Ｔ０） ‥（式２）
また、同じ冷却過程における樹脂突起の自由高さの変化（収縮量）は、以下のようになる。
Ｂ１＝αｂ１（Ｔｃ−Ｔ０） ‥（式３）
そして、使用環境温度Ｔ０における樹脂突起の自由高さと封止樹脂の高さとの差Ｐが、使用環境温度Ｔ０における樹脂突起の圧縮（弾性）変形量になる。この圧縮変形量が正であれば、バンプ電極が接続端子に押圧された状態になり、良好な導電接触状態が確保されていることになる。したがって、使用環境において良好な導電接触状態を確保するには、０＜Ｐ＝（Ｒ２＋Ｒ１）−Ｂ１が必要になる。これに式１および式２を代入すれば、次式を得る。
αｂ１（Ｔｃ−Ｔ０）＜αｒ２（Ｔｃ−Ｔｇｒ）＋αｒ１（Ｔｇｒ−Ｔ０） ‥（式４）
すなわち、式１の場合には式４を満たすように樹脂突起および封止樹脂の材料を選定すればよい。
図６は、Ｔ０＜Ｔｇｒ＜Ｔｇｂ＜Ｔｃ（式５）の場合における、樹脂突起の自由高さおよび封止樹脂の高さと温度との関係を表すグラフである。この場合、実装時の封止樹脂の硬化温度Ｔｃから実装後の使用環境温度Ｔ０への冷却過程における封止樹脂の高さ変化（収縮量）は、以下のようになる。
Ｒ２＋Ｒ１＝αｒ２（Ｔｃ−Ｔｇｒ）＋αｒ１（Ｔｇｒ−Ｔ０） ‥（式６）
また、同じ冷却過程における樹脂突起の自由高さの変化（収縮量）は、以下のようになる。
Ｂ２＋Ｂ１＝αｂ２（Ｔｃ−Ｔｇｂ）＋αｂ１（Ｔｇｂ−Ｔ０） ‥（式７）
この場合、使用環境において良好な導電接触状態を確保するには、使用環境温度Ｔ０における樹脂突起の自由高さと封止樹脂の高さとの差をＰとして、０＜Ｐ＝（Ｒ２＋Ｒ１）−（Ｂ２＋Ｂ１）が必要になる。これに式１および式２を代入すれば、次式を得る。
αｂ２（Ｔｃ−Ｔｇｂ）＋αｂ１（Ｔｇｂ−Ｔ０）
＜αｒ２（Ｔｃ−Ｔｇｒ）＋αｒ１（Ｔｇｒ−Ｔ０） ‥（式８）
すなわち、式５の場合には式８を満たすように樹脂突起および封止樹脂の材料を選定すればよい。
なお、Ｔ０＜Ｔｃ＜Ｔｇｒ＜Ｔｇｂ（式９）の場合には、封止樹脂の硬化温度Ｔｃから電子部品の使用環境温度Ｔ０までの冷却過程において、樹脂突起の自由高さと封止樹脂の高さとが略一致したまま収縮する。したがって、使用環境温度Ｔ０においても導電接触状態を確保することができる。なお、樹脂突起のＴｇｂ以下の熱膨張係数αｂ１より封止樹脂のＴｇｒ以下の熱膨張係数αｒ１の方が大きい場合（αｂ１＜αｒ１）には、同じ冷却過程において樹脂突起の収縮率より封止樹脂の収縮率の方が大きくなる。したがって、使用環境温度Ｔ０においてバンプ電極が接続端子に押圧された状態となり、電気的接続の信頼性を向上させることができる。
上述したように、式１、式５および式９のいずれの場合においても、使用環境における導電接触状態を確保することができる。したがって、封止樹脂の硬化温度Ｔｃと樹脂突起のガラス転移温度Ｔｇｂおよび封止樹脂のガラス転移温度Ｔｇｒとの上下関係を問わず、Ｔ０＜Ｔｇｒ＜Ｔｇｂを満足すれば、ほとんどの場合において、使用環境における導電接触状態を確保することができるのである。
なお、本実施形態では、バンプ電極を接続端子に導電接触させた状態で封止樹脂を硬化させていた。この場合、樹脂突起が圧縮変形していない状態で実装されていた。
図７は、バンプ電極に初期圧縮を与えた実装構造の側面断面図である。図７に示すように、樹脂突起１２１Ｂａを圧縮変形させた状態で封止樹脂１２２を硬化させ、電子部品１２１と相手側基板１１１との相対位置を固定してもよい。この場合、図５および図６における樹脂突起の自由高さのグラフが上方にシフトすることになり、使用環境温度Ｔ０における樹脂突起の自由高さと封止樹脂の高さとの差Ｐが大きくなる。したがって、使用環境においてバンプ電極が接続端子に強く押圧された状態となり、電気的接続の信頼性を向上させることができる。
なお、図４に示すようにバンプ電極１２１Ｂに初期圧縮を与えない場合には、バンプ電極１２１Ｂと接続端子１１１ｂｘとの接触部分１２１Ｂｐは点接触になる。これに対して、図７に示すようにバンプ電極１２１Ｂに初期圧縮を与える場合には、バンプ電極１２１Ｂと接続端子１１１ｂｘとの接触部分１２１Ｂｐは面接触になる。そして、相手側基板１１１がガラス基板等の透明基板である場合には、その外側から接触部分１２１Ｂｐを観察することにより、バンプ電極１２１Ｂに初期圧縮が与えられたことを確認することができる。これにより、電気的接続の信頼性を向上させることができる。なお、接触部分１２１Ｂｐの直径Ｗを測定・管理することにより、導電接触状態の信頼性をさらに向上させることも可能である。
［電子機器］
最後に、図１０及び図１１を参照して、本実施形態に係る電子機器について説明する。本実施形態では、上述した電気光学装置（液晶装置１００）を表示手段として備えた電子機器について説明する。図１０は、本実施形態の電子機器における液晶装置１００に対する制御系（表示制御系）の全体構成を示す概略構成図である。ここに示す電子機器は、表示情報出力源２９１と、表示情報処理回路２９２と、電源回路２９３と、タイミングジェネレータ２９４と、光源制御回路２９５とを含む表示制御回路２９０を有する。また、上記と同様の液晶装置１００には、上述の構成を有する液晶パネル１１０を駆動する駆動回路１１０Ｄが設けられている。この駆動回路１１０Ｄは、上記のように液晶パネル１１０に直接実装されている半導体ＩＣチップで構成される。ただし、駆動回路１１０Ｄは、上記のような構成の他に、パネル表面上に形成された回路パターン、或いは、液晶パネルに導電接続された回路基板に実装された半導体ＩＣチップ若しくは回路パターンなどによっても構成することができる。
表示情報出力源２９１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ２９４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路２９２に供給するように構成されている。
表示情報処理回路２９２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路１１０Ｄへ供給する。駆動回路１１０Ｄは、走査線駆動回路、信号線駆動回路及び検査回路を含む。また、電源回路２９３は、上述の各構成要素にそれぞれ所定の電圧を供給する。
光源制御回路２９５は、外部から導入される制御信号に基づいて、電源回路２９３から供給される電力を照明装置１８０の光源部１８１（具体的には発光ダイオードなど）に供給する。この光源制御回路２９５は、上記制御信号に応じて光源部１８１の各光源の点灯／非点灯を制御する。また、各光源の輝度を制御することも可能である。光源部１８１から放出された光は導光板１８２を介して液晶パネル１１０へ照射される。
図１１は、本実施形態に係る電子機器の一例である携帯電話の斜視図である。この携帯電話２０００は、操作部２００１と、表示部２００２とを有し、表示部２００２の内部に回路基板２１００が配置されている。回路基板２１００上には上記の液晶装置１００が実装されている。そして、表示部２００２の表面において上記液晶パネル１１０を視認できるように構成されている。
なお、本発明の電気光学装置は、上述したパッシブマトリクス型の液晶表示装置だけではなく、アクティブマトリクス型の液晶表示装置（例えばＴＦＴ（薄膜トランジスタ）やＴＦＤ（薄膜ダイオード）をスイッチング素子として備えた液晶表示装置）にも同様に適用することが可能である。また、本発明の電気光学装置には、電界により物質の屈折率が変化して光の透過率を変化させる電気光学効果を有する装置の他、電気エネルギーを光学エネルギーに変換する装置等も含まれている。すなわち、本発明は、液晶表示装置だけでなく、有機ＥＬ（Electro-Luminescence）装置や無機ＥＬ装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた表示装置（Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等）などの発光装置等に対しても、広く適用することが可能である。
実施形態に係る電気光学装置の分解斜視図である。 図１の電子部品の実装部分における側面断面図である。 電子部品の実装前の構造を示す断面図である。 電子部品の実装構造を示す断面図である。 樹脂突起の自由高さおよび封止樹脂の高さと温度との関係を表すグラフである。 樹脂突起の自由高さおよび封止樹脂の高さと温度との関係を表すグラフである。 バンプ電極に初期圧縮を与えた実装構造の側面断面図である。 実施形態の電子部品の第１変形例の側面断面図である。 実施形態および第２変形例の電子部品の平面図である。 実施形態の電子機器における表示制御系の全体構成を示す概略構成図である。 携帯電話の斜視図である。 従来の電子部品の実装構造の側面断面図である。
符号の説明
１１１‥相手側基板 １１１ｂｘ‥接続端子 １２１‥電子部品 １２１Ｂ‥バンプ電極 １２１Ｂａ‥樹脂突起 １２１Ｂｂ‥導電膜 １２２‥封止樹脂

Claims (8)

  1. 第１樹脂からなる突起体の少なくとも頂部を覆うように導電膜が形成されたバンプ電極を有する電子部品と、接続端子を有する相手側基板とを備え、
    前記電子部品と前記相手側基板との隙間に第２樹脂が充填されており、かつ、前記バンプ電極が前記接続端子に当接されてなる電子部品の実装構造であって、
    前記相手側基板に実装された前記電子部品の使用環境温度をＴ０とした場合に、前記第１樹脂のガラス転移温度Ｔｇｂおよび前記第２樹脂のガラス転移温度Ｔｇｒが、
    Ｔ０＜Ｔｇｒ＜Ｔｇｂ
    の関係を満たすことを特徴とする電子部品の実装構造。
  2. 前記第１樹脂のＴｇｂ以下での熱膨張係数αｂ１および前記第２樹脂のＴｇｒ以下での熱膨張係数αｒ１が、
    αｂ１＜αｒ１
    の関係を満たすことを特徴とする請求項１に記載の電子部品の実装構造。
  3. 前記第２樹脂の硬化温度をＴｃとして、
    Ｔ０＜Ｔｇｒ＜Ｔｃ＜Ｔｇｂ
    の関係にある場合に、
    前記第１樹脂のＴｇｂ以下での熱膨張係数αｂ１、並びに第２樹脂のＴｇｒ以上での熱膨張係数αｒ２およびＴｇｒ以下での熱膨張係数αｒ１が、
    αｂ１（Ｔｃ−Ｔ０）＜αｒ２（Ｔｃ−Ｔｇｒ）＋αｒ１（Ｔｇｒ−Ｔ０）
    の関係を満たすことを特徴とする請求項１に記載の電子部品の実装構造。
  4. 前記第２樹脂の硬化温度をＴｃとして、
    Ｔ０＜Ｔｇｒ＜Ｔｇｂ＜Ｔｃ
    の関係にある場合に、
    前記第１樹脂のＴｇｂ以上での熱膨張係数αｂ２およびＴｇｂ以下での熱膨張係数αｂ１、並びに前記第２樹脂のＴｇｒ以上での熱膨張係数αｒ２およびＴｇｒ以下での熱膨張係数αｒ１が、
    αｂ２（Ｔｃ−Ｔｇｂ）＋αｂ１（Ｔｇｂ−Ｔ０）
    ＜αｒ２（Ｔｃ−Ｔｇｒ）＋αｒ１（Ｔｇｒ−Ｔ０）
    の関係を満たすことを特徴とする請求項１に記載の電子部品の実装構造。
  5. 第１樹脂からなる突起体の少なくとも頂部を覆うように導電膜が形成されたバンプ電極を有する電子部品と、接続端子を有する相手側基板とを備え、
    前記電子部品と前記相手側基板との隙間に第２樹脂が充填されており、かつ、前記バンプ電極が前記接続端子に当接されてなる電子部品の実装方法であって、
    前記相手側基板に実装された前記電子部品の使用環境温度をＴ０とした場合に、前記第１樹脂のガラス転移温度Ｔｇｂおよび前記第２樹脂のガラス転移温度Ｔｇｒが、
    Ｔ０＜Ｔｇｒ＜Ｔｇｂ
    の関係を満たす前記第１樹脂および前記第２樹脂を用いて、前記電子部品を実装することを特徴とする電子部品の実装方法。
  6. 硬化前の前記第２樹脂を介して、前記バンプ電極を前記接続端子に加圧し、前記バンプ電極を弾性変形させた状態で、前記第２樹脂を硬化させることを特徴とする請求項５に記載の電子部品の実装方法。
  7. 請求項１ないし請求項４のいずれかに記載の電子部品の実装構造を備えたことを特徴とする電気光学装置。
  8. 請求項７に記載の電気光学装置を備えたことを特徴とする電子機器。
JP2004274625A 2004-09-22 2004-09-22 電子部品の実装構造、電子部品の実装方法、電気光学装置および電子機器 Expired - Lifetime JP4281656B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004274625A JP4281656B2 (ja) 2004-09-22 2004-09-22 電子部品の実装構造、電子部品の実装方法、電気光学装置および電子機器
US11/216,807 US7161245B2 (en) 2004-09-22 2005-08-31 Electronic component-mounted structure, method for mounting electronic component, electro-optical device, and electronic apparatus
KR1020050087556A KR100661694B1 (ko) 2004-09-22 2005-09-21 전자 부품의 실장 구조, 전자 부품의 실장 방법, 전기 광학장치 및 전자기기
CNB2005101051073A CN100531525C (zh) 2004-09-22 2005-09-22 电子部件的装配结构、电子部件的装配方法、电光装置和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004274625A JP4281656B2 (ja) 2004-09-22 2004-09-22 電子部品の実装構造、電子部品の実装方法、電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
JP2006091234A true JP2006091234A (ja) 2006-04-06
JP4281656B2 JP4281656B2 (ja) 2009-06-17

Family

ID=36073082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004274625A Expired - Lifetime JP4281656B2 (ja) 2004-09-22 2004-09-22 電子部品の実装構造、電子部品の実装方法、電気光学装置および電子機器

Country Status (4)

Country Link
US (1) US7161245B2 (ja)
JP (1) JP4281656B2 (ja)
KR (1) KR100661694B1 (ja)
CN (1) CN100531525C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263134A (ja) * 2009-05-11 2010-11-18 Ricoh Co Ltd 可撓性電子回路基板およびその製造方法、並びに画像表示装置
CN111201536A (zh) * 2017-10-11 2020-05-26 深圳传音通讯有限公司 指纹模组防晃动结构及移动终端

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006196728A (ja) * 2005-01-14 2006-07-27 Seiko Epson Corp 電子部品、電気光学装置、及び電子機器
JP4142041B2 (ja) * 2005-03-23 2008-08-27 セイコーエプソン株式会社 半導体装置の製造方法
JP5226323B2 (ja) * 2006-01-19 2013-07-03 株式会社東芝 発光モジュールとそれを用いたバックライトおよび液晶表示装置
JP4572376B2 (ja) * 2007-07-30 2010-11-04 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
JP4353289B2 (ja) * 2007-08-20 2009-10-28 セイコーエプソン株式会社 電子デバイス及び電子機器
JP4548459B2 (ja) * 2007-08-21 2010-09-22 セイコーエプソン株式会社 電子部品の実装構造体
US8501612B2 (en) * 2007-09-20 2013-08-06 Semiconductor Components Industries, Llc Flip chip structure and method of manufacture
WO2009041086A1 (ja) * 2007-09-26 2009-04-02 Nok Corporation シール構造体
TWI364146B (en) * 2008-03-27 2012-05-11 Taiwan Tft Lcd Ass Contact structure and connecting structure
JP5157602B2 (ja) * 2008-04-03 2013-03-06 セイコーエプソン株式会社 電気光学装置及び電子機器
CN101582399B (zh) * 2008-05-13 2011-02-09 台湾薄膜电晶体液晶显示器产业协会 接点结构与接合结构
JP4737466B2 (ja) * 2009-02-09 2011-08-03 セイコーエプソン株式会社 半導体装置及びその製造方法
US20110018357A1 (en) * 2009-07-24 2011-01-27 Eric Jay Self powered mili, micro, and nano electronic chips
JP2011061035A (ja) * 2009-09-10 2011-03-24 Renesas Electronics Corp 半導体装置の製造方法及びマスク
US20120085575A1 (en) * 2010-10-08 2012-04-12 Nobuhiro Yamamoto Electronic Apparatus Manufacturing Method, Electronic Component, and Electronic Apparatus
TWI590433B (zh) * 2015-10-12 2017-07-01 財團法人工業技術研究院 發光元件以及顯示器的製作方法
CN110474218B (zh) * 2018-05-10 2021-10-12 同方威视技术股份有限公司 带防护的柔性扁平电缆与连接部件的连接方法
JP2022181934A (ja) * 2021-05-27 2022-12-08 住友電気工業株式会社 受光装置の製造方法及び受光装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05182516A (ja) 1991-12-30 1993-07-23 Casio Comput Co Ltd 異方導電性接着剤および導電接続構造
JPH11135551A (ja) 1997-10-31 1999-05-21 Sony Corp 半導体装置及び半導体素子の実装方法
JP3771751B2 (ja) 1999-05-14 2006-04-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 導電性ペーストを用いた接続方法
JP2001015551A (ja) * 1999-06-29 2001-01-19 Toshiba Corp 半導体装置およびその製造方法
JP3371894B2 (ja) 1999-09-17 2003-01-27 ソニーケミカル株式会社 接続材料
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
JP3720697B2 (ja) 2000-10-31 2005-11-30 京セラ株式会社 バンプ付電子部品の実装構造
TWI238444B (en) * 2002-12-10 2005-08-21 Seiko Epson Corp Method for manufacturing optoelectronic device, optoelectronic device and electronic machine

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010263134A (ja) * 2009-05-11 2010-11-18 Ricoh Co Ltd 可撓性電子回路基板およびその製造方法、並びに画像表示装置
CN111201536A (zh) * 2017-10-11 2020-05-26 深圳传音通讯有限公司 指纹模组防晃动结构及移动终端

Also Published As

Publication number Publication date
JP4281656B2 (ja) 2009-06-17
CN1753603A (zh) 2006-03-29
KR100661694B1 (ko) 2006-12-26
US7161245B2 (en) 2007-01-09
US20060060983A1 (en) 2006-03-23
KR20060051454A (ko) 2006-05-19
CN100531525C (zh) 2009-08-19

Similar Documents

Publication Publication Date Title
KR100661694B1 (ko) 전자 부품의 실장 구조, 전자 부품의 실장 방법, 전기 광학장치 및 전자기기
US7122896B2 (en) Mounting structure of electronic component, electro-optic device, electronic equipment, and method for mounting electronic component
US10916735B2 (en) Display device and method of manufacturing the same
US7903067B2 (en) Driver chip and display apparatus having the same
US6542374B1 (en) Circuit board, method for manufacturing the circuit board, and display device and electronic equipment employing the circuit board
US10725342B2 (en) Liquid crystal display device
US7429704B2 (en) Electronic component, electro-optical device, and electronic apparatus
JP3998014B2 (ja) 半導体装置、実装構造体、電気光学装置、電気光学装置の製造方法及び電子機器
KR20180070919A (ko) 표시장치의 cof
KR101292569B1 (ko) 액정표시소자
JP2004318074A (ja) 電気光学装置及びこの電気光学装置を備えた電子機器、並びにこの電気光学装置の製造方法
JP2008277647A (ja) 実装構造体及び電子機器
US9477123B2 (en) Liquid crystal display device and production method thereof
JP2008277646A (ja) 電気光学装置用基板、実装構造体及び電子機器
KR20080052903A (ko) 표시 장치
JP2006278388A (ja) 実装構造体、電気光学装置及び電子機器
JP2008185801A (ja) 電気光学装置の製造方法及び電気光学装置並びに電子機器
KR20070096572A (ko) 표시 장치
JP2006227048A (ja) 異方性導電膜、半導体実装基板、電気光学装置及び電子機器
KR100603848B1 (ko) 캐리어 테이프를 가진 액정표시장치
JP2021167891A (ja) 表示装置
KR20070032531A (ko) 표시 장치
JP2007329486A (ja) 半導体装置、実装構造体、電気光学装置及び電子機器並びに半導体装置の実装方法
KR20080052902A (ko) 표시 장치
KR20070098184A (ko) 액정 표시 장치 및 그 제조방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090309

R150 Certificate of patent or registration of utility model

Ref document number: 4281656

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250