JP2010263134A - 可撓性電子回路基板およびその製造方法、並びに画像表示装置 - Google Patents
可撓性電子回路基板およびその製造方法、並びに画像表示装置 Download PDFInfo
- Publication number
- JP2010263134A JP2010263134A JP2009114165A JP2009114165A JP2010263134A JP 2010263134 A JP2010263134 A JP 2010263134A JP 2009114165 A JP2009114165 A JP 2009114165A JP 2009114165 A JP2009114165 A JP 2009114165A JP 2010263134 A JP2010263134 A JP 2010263134A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- circuit board
- electronic circuit
- insulating protective
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
【解決手段】可撓性を有する基板7と、該基板7上に有機半導体層6を備える電子回路が積層された可撓性電子回路基板であって、フレキシブルプリント基板20が備える端子電極18と接続される接続端子部を有し、該接続端子部は、電極配線(4,5)を備えると共に、該電極配線(4,5)に接するように絶縁保護膜16が形成されてなり、該絶縁保護膜16は少なくとも樹脂バインダーと無機物フィラーとを含み、前記絶縁保護膜16に含まれる樹脂バインダーの体積比率は40%以上67%以下であることを特徴とする。
【選択図】図2c
Description
また本発明は、プラスチック基板上に形成する電子回路基板に応用可能である。
(1):可撓性を有する基板と、該基板上に有機半導体層を備える電子回路が積層された可撓性電子回路基板であって、フレキシブルプリント基板が備える端子電極と接続される接続端子部を有し、該接続端子部は、電極配線を備えると共に、該電極配線に接するように絶縁保護膜が形成されてなり、該絶縁保護膜は少なくとも樹脂バインダーと無機物フィラーとを含み、前記絶縁保護膜に含まれる樹脂バインダーの体積比率は45%以上67%以下であることを特徴とする可撓性電子回路基板である。
(2):前記無機物フィラーは、少なくとも無機物フィラーAと無機物フィラーBとを含み、前記無機物フィラーAは、平均粒子径PAが前記無機物フィラーの中で最大であり、且つ、平均粒子径PAが0.3〜1μmであり、前記無機物フィラーBは、平均粒子径PBが前記無機物フィラーの中で最小であり、前記PAと前記PBとの比PA/PBは、3〜25であることを特徴とする上記(1)に記載の可撓性電子回路基板である。
(3):前記樹脂バインダーは、フェノール樹脂であることを特徴とする上記(1)または(2)に記載の可撓性電子回路基板である。
(4):前記無機物フィラーは、シリカであることを特徴とする上記(1)乃至(3)のいずれか1項に記載の可撓性電子回路基板である。
(5):上記(1)乃至(4)のいずれか1項に記載の可撓性電子回路基板に、前記フレキシブルプリント基板及び電源回路が接続されてなると共に、表示パネルが貼り合わされてなることを特徴とする画像表示装置である。
(6):上記(1)乃至(4)のいずれか1項に記載の可撓性電子回路基板の製造方法であって、前記絶縁保護膜は、スクリーン印刷法で形成することを特徴とする可撓性電子回路基板の製造方法である。
次に、本発明に係る可撓性電子回路基についてさらに詳細に説明する。
尚、以下に述べる実施の形態は、本発明の好適な実施の形態であるから技術的に好ましい種々の限定が付されているが、本発明の範囲は以下の説明において本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。
以下に、本発明に係る可撓性電子回路基板の一実施の形態における構成について図面を参照して説明する。
しかしながら、有機半導体材料の耐熱性が脆弱である現状では、プロセス温度はせいぜい200度以下に限定される。プロセス温度が200度以下であれば、プラスチック基板の使用が可能となり可撓性を有する電子回路基板が作製できるようになる。このような、プロセス温度の制限のある電子回路基板では、その端子部で充分な実装耐性を確保できるような絶縁保護膜を形成する必要があり、材料選定をする必要がある。
(有機TFT素子10について)
図1aに本実施の形態におけるボトムゲート型の有機TFT素子の構成を示す断面概略図を、図1bに本実施の形態におけるボトムゲート型の有機TFT素子の構成を示す平面概略図を示す。作製方法は公知の方法を用いることができ、例えば特許文献3,4に開示されている方法を用いれば良い。また、図2aは、有機TFT素子を駆動部とした電気泳動型表示パネルの断面図の一例であり、図2bは有機TFT素子を駆動部とした電気泳動型表示パネルの平面図の一例である。まずは図1a及び図1bに従って、有機TFT素子の構成について以下に説明する。
可撓性基板7は、有機TFT素子10、表示素子、FPC基板20およびドライバICや外部電源回路等を支持できる材質・厚みとすることが必要である。印刷技術の利点を最大限に生かせるのは高スループットかつ低温プロセスが安価に行なえることであり、基板材質は、軽量・ロバスト性を考慮すると樹脂材料を用いることが好ましい。樹脂材料の例としては、PEN(ポリエチレンナフタレート),PET(ポリエチレンテレフタレート),PC(ポリカーボネート),ポリエーテルサルフォン(PES),PI(ポリイミド),などを用いることができるが、印刷積層するインクに対する耐溶解性や熱プロセスによる変形・変質等を考慮して選択する必要がある。
前記可撓性基板上にトランジスタ電流を制御する目的でゲート電極1、該ゲート電極1を延伸したゲート選択線4、該ゲート選択線4の端部にゲート接続端子部が設けられ(図2b)、ゲート電極1およびゲート選択線4を被覆するようにゲート絶縁膜が設けられる。このとき、ゲート絶縁膜は、ゲート接続端子部上へは形成されない。
ゲート電極1の材料としては、導電性材料であれば特に限定されず、白金、金、銀、ニッケル、クロム、銅、鉄、錫、アンチモン、鉛、タンタル、インジウム、アルミニウム、亜鉛、マグネシウム、およびこれらの合金やインジウム・錫酸化物等の導電性金属酸化物等が挙げられる。
作製工法としては、ナノメタルインクを用いてインクジェット方法(例えば、特許文献4に記載の方法を参照。)やその他印刷工法等、公知の方法にて形成することが好ましい。
ゲート絶縁膜の材料としては、ポリビニルフェノール、ポリビニルアルコール、ポリビニルブチラール、ポリイミドなどが挙げられる。これら材料を用いて、スピンコート法やスリットコート法などを用いて作製することができる。
ゲート絶縁膜の形成時に、接続端子部に相当するゲート選択線上およびその近傍にはゲート絶縁膜が形成されないように、これら領域を除いてゲート絶縁膜が形成される。
ゲート絶縁膜上には、ソース電極2、ドレイン電極3が設けられる。これらの材料としては、ゲート電極材料で挙げた導電性物質の中でも半導体層との接触面においてオーミックに接続されるものが好ましい。ここでは、ドレイン電極3を出力電極とし、ソース電極2を延伸したソース信号線5の端部にソース端子部が形成されるものとする。
作製工法としては、ナノメタルインクを用いてインクジェット方法やその他印刷工法にて形成することが好ましい。インクジェット塗工による電極形成において、下地の表面エネルギーを変化させ、インクになじみやすい表面、なじみにくい表面を光処理することで簡便に形成し、塗布インクの自己排除機構により、5ミクロン間隔のパターン化が可能である。
ソース電極2及びドレイン電極3間、及びこれらの上にトランジスタのチャネル制御のための有機半導体層が設けられる。有機半導体層の材料としては、公知の有機半導体材料を用いることができ、特に塗布可能な有機低分子や有機高分子、有機オリゴマー等の有機半導体材料を用いることが製造容易、低製造コストの点で好ましい。有機低分子および有機オリゴマー材料としては、例えば、アントラセン、テトラセン、ペンタセンやそれらの置換誘導体を含むアセン分子材料、金属フタロシアニン、チオフェンオリゴマーやその誘導体、フラーレンC60やカーボンナノチューブとその誘導体などが挙げられる。
(層間絶縁膜8、画素電極9)
有機TFT回路基板10を表示パネルの駆動回路とするためには、ドレイン電極3上に画素電極9を形成する必要がある。図1bに示したように、個々のドレイン電極3上にスルーホールを有する層間絶縁膜8を形成し、次いで個別画素電極9を形成して、スルーホールを介してドレイン電極3と導通させる必要がある。画素電極9を個別の素子へ形成する際には、ソース電極2と画素電極9間の静電容量によっては高周波動作時にリーク電流が生じることになるため、層間絶縁膜8の静電容量は小さいことが好ましく、低誘電率材料からなり厚膜形成されることが好ましい。
スクリーン印刷法は、真空成膜法や他の印刷法と比較すると1μm以上の厚膜形成が容易であり、フォトリソグラフィー法と比較して、簡便なプロセスで必要とする領域のみにパターニング可能であるため材料使用効率が高く、スループットも早いため生産性が高い。また、電極や絶縁膜がパターニングされた有機TFT素子の表面は凹凸があるため、スクリーン印刷法の利便性が最大限に発揮される。
本発明に用いられる絶縁保護膜16の構成について以下に述べる。
本発明に用いられる絶縁保護膜16は、樹脂バインダーと無機物フィラーとの混合物(複合誘電体)とすることで、プラスチック基板7を用いた電子回路においても、接続端子部の耐久性を確保することができる。その後、ゲート/ソース端子部およびこれらの接続端子部が備える電極配線に接するように設けられた絶縁保護膜16上へ実装電極配線17を形成することによって、確実にFPC基板20を実装可能な接続端子部が得られ、ドライバICや電源回路へ接続することによって電気信号を入力可能になる。
絶縁保護膜16の耐久性は、樹脂:フィラー体積配合比を最適化することで改善することができる。FPC基板の実装時には、数秒間であるが少なくとも90度を越える熱,数MPaの圧力が接続端子部にかかる。このため絶縁保護膜16の軟化温度は90度以上であることが好ましい。
無機物フィラーの形状としては、球状、薄片状、層状、中空状などを目的に応じて使用することが可能であるが、球状微粒子を用いることが、充填を密に制御することが可能な面から特に好ましい。球形状の粒子は最も比表面積が少ないため、その充填時にフィラー凝集や樹脂流動性低下などを生じにくいからである。このような球状の無機物フィラーは粒径分布を有しており、材料の平均粒子径(d50)は、粒度分布のうち、累積の体積頻度が50%となる径を示すものとする。
ここで、最大の平均粒子径を有する無機物フィラーの平均粒子径が1μmより大きいものを用いて、接続端子部に絶縁保護膜を作製すると、フィラーが膜表面に突出して表面凹凸が大きくなるため実装圧力に対して変形しやすい形状となり、耐久性の良好な接続端子部を得ることが難しい。また、最大の平均粒子径を有する無機物フィラーの平均粒子径が1μm以下のものを用いた場合には、膜表面の凹凸が小さくなるため実装圧力が均等にかかり、耐久性の良好な接続端子部が得られる。
平均粒子径の異なる2種類の球状粒子を混合することにより、空間率は両者の空間率50%よりも減少することが分かる。また、小粒子の混合比率が37重量%の時、空間率は44%で最小となる。
上記シミュレーション結果から、粒径1μmの粒子に粒径0.1μmを混合した場合と粒径0.04μmの粒子を混合した場合を比較すると、粒径差が大きい粒径0.04μmを混合した場合の方が空間率の低下が大きいことが分かる。また、平均粒子径の比率が大きい方が、空間率が最小となる小粒子の混合比率は小さくなることが計算で確かめられる。
オフコンタクト方式のスクリーン印刷法では、まずステンレスメッシュからなるスクリーン版103を用意し、ステージ100上に載置された被印刷基板102とスクリーン版103との間にクリアランス(空隙)を設けて置く(図4a)。スクリーン版103は、スクリーン乳剤103Bとその間の間隙である開口部103Aとを備え、スクリーン版枠105に保持されてなるものである。次に、図4bに示すように、スクリーン版103にペースト104を乗せてスキージ101で刷ると、スキージ101直下近傍において印刷ペースト104は被印刷基板102と密着し、スキージ101摺動で外力を受けたペースト104は流動するためスキージ101前方でスクリーン版103へ充填される(図4bの矢印方向に充填ベクトルが働く)。
ポリエーテルサルフォン基板7に市販のナノ銀インクを用い、インクジェット(IJ)装置を用い、所望するパターンにIJ印刷後、150℃で熱処理し、第1の電極を形成した。
層間絶縁膜8としてブチラール樹脂とシリカフィラーを含む絶縁材料のペーストでスクリーン印刷法を用いて形成し、対流式のオーブンで120℃、30分乾燥し、層間絶縁膜とした。ここで、ドレイン電極上には層間絶縁膜の開口部(スルーホール)が存在する形状で形成した。膜厚は10μmとした。
(2)接続端子部への絶縁保護膜16形成
有機TFT回路基板10のゲート,ソース端子部へ絶縁保護膜16を形成する。
本実施例では、ゲート端子部14のみを例にとって図に示す。図2bは、ゲート選択線4を延伸した端部におけるゲート端子部14の平面図および断面図であり、図2cはゲート端子部14上に絶縁保護膜16が形成され、図2dは、実装電極17が形成されたことを示す。
また本実施例では、上記回路基板のゲート選択線4が等間隔に配列されたブロック単位が、回路基板の額縁に配置されたレイアウトとする。以下、ゲート端子部14上へ形成する絶縁保護膜16について実施の形態を詳細に述べる。尚、ソース信号線5を延伸した端部におけるソース端子部15の場合も同様である。
ゲート端子電極上へスクリーン印刷形成する絶縁性ペーストは、フェノール樹脂をエチレングリコール(東京応化:GR)へ40重量%で溶解したビヒクルに対して、平均粒子径が0.3μmのシリカ微粒子(電気化学工業製:SFP20M)20重量%と平均粒子径0.04μmのシリカ超微粒子(電気化学工業製:uFP30)10重量%を分散したものを用いた。このとき、70重量%のビヒクルに対して、30重量%のフィラーを分散した。この絶縁ペーストを用いると、絶縁保護膜16の樹脂体積比率は65体積%となる。
実装電極17は図2dのように、上記絶縁保護膜16およびゲート接続部の電極表面上へ形成する。
導電性厚膜ペーストには上述したスクリーン印刷用Agペーストを用い、粘度は約200[Pa・s]に調整した。
以上のようにして得られたゲート接続端子部に対して、ドライバICを有するFPC基板20を用いて実装を行なった。FPC基板20の接続端子(端子電極)18はCuであり、FPC基板20の端子側には導電性粒子が分散したACF19が積層されたものを使用した(図2e)。
まず、FPC基板20の端子とゲート実装電極17とのアライメントを行ない、ACF19を介して接触させる。この状態でゲート端子部を加熱し、70度で余熱を行なった。その後、温度を140度まで上昇させ、1.5MPaの圧力を加えてFPC基板の接続端子とゲート端子間に導電性粒子が接触するように熱圧着を行なった。加熱温度を140度とすることによってACFに含有された熱硬化性樹脂が硬化し、同時に押圧されることでFPC基板の接続端子とゲート端子部の実装電極間に導電性粒子が接触する(図2f)。その結果、FPC基板20の接続端子18とゲート実装電極17との電気的な導通が確保できる。
絶縁性ペーストのビヒクル重量%とフィラー重量%を変えたものを準備した。具体的には、実施例1と同様のビヒクルを、絶縁性ペーストに対して65重量%から45重量%の範囲で5種類配合した。大小フィラーの配合比率については、実施例1の重量比率で統一した。このようにして、絶縁保護膜中の樹脂体積比率が67体積%〜40体積%の範囲になるようにした。
絶縁性ペーストのビヒクル重量%とフィラー重量%を変えたものを準備した。具体的には、実施例1と同様のビヒクルを、絶縁性ペーストに対して35重量%と65重量%の範囲で2種類配合した。フィラーについては、実施例1の配合比率で統一した。このようにして、絶縁保護膜中の樹脂体積比率が35体積%と70体積%とになるようにした。
実施例1の絶縁性ペーストのうち、シリカフィラー微粒子の平均粒子径を変更した。
フェノール樹脂をエチレングリコール(東京応化:GR)へ40重量%で溶解したビヒクルに対して、平均粒子径が0.08μmのシリカ微粒子30重量%と平均粒子径0.04μmのシリカ超微粒子(電気化学工業製:uFP30)5重量%を分散したものを用いた。このとき、65重量%のビヒクルに対して、35重量%のフィラーを分散した。
電気泳動表示パネルは、アクティブ駆動型回路基板に対向するように設けられた対向基板12と、これら両基板間に設けられた電気泳動素子層13とから構成されている(図2a,図2b)。また、さらに上部基板11を有する。
ゲート端子部に絶縁保護膜(No.9−12)が形成されたアクティブ駆動型回路基板を用いて、電気泳導型表示パネルを作製した。駆動部であるマトリクス領域の外周にUV硬化型の封止剤をディスペンサで塗布して、電気泳動表示パネルを貼り合わせ後、表示パネルの対向電極を駆動装置に接続し、回路基板のゲート選択線とソース信号線に電気信号を入力して動作テストを行った。
実施例1の絶縁性ペーストのうち、シリカフィラー超微粒子の粒子径を変更した。
フェノール樹脂をエチレングリコール(東京応化:GR)へ40重量%で溶解したビヒクルに対して、平均粒子径が0.3μmのシリカ微粒子33重量%と平均粒子径0.007μmのシリカ超微粒子2重量%を分散したものを用いた。このとき、65重量%のビヒクルに対して、35重量%のフィラーを分散した。
尚、以上の実施例1〜4および比較例1で得られた絶縁保護膜No.1〜17のうち、No.6〜8は比較例に相当し、No.9,12〜14および17は参考例に相当する。
2 ソース電極
3 ドレイン電極
4 ゲート選択線
5 ソース信号線
6 有機半導体層(活性層)
7 (可撓性)基板
8 層間絶縁膜
9 画素電極
10 有機TFT基板
11 上部基板
12 対向電極
13 電気泳動表示素子
14 ゲート接続端子ブロック(ゲート端子部)
15 ソース接続端子ブロック(ソース端子部)
16 絶縁保護膜
17 実装電極
18 端子電極(接続端子)
19 ACF
20 FPC基板
100 ステージ
101 印刷スキージ
102 被印刷基板
103 スクリーンメッシュ(スクリーン版)
104 印刷ペースト
105 スクリーン版枠
106 転写されたパターン
Claims (6)
- 可撓性を有する基板と、該基板上に有機半導体層を備える電子回路が積層された可撓性電子回路基板であって、
フレキシブルプリント基板が備える端子電極と接続される接続端子部を有し、
該接続端子部は、電極配線を備えると共に、該電極配線に接するように絶縁保護膜が形成されてなり、
該絶縁保護膜は少なくとも樹脂バインダーと無機物フィラーとを含み、
前記絶縁保護膜に含まれる樹脂バインダーの体積比率は45%以上67%以下であることを特徴とする可撓性電子回路基板。 - 前記無機物フィラーは、少なくとも無機物フィラーAと無機物フィラーBとを含み、
前記無機物フィラーAは、平均粒子径PAが前記無機物フィラーの中で最大であり、且つ、平均粒子径PAが0.3〜1μmであり、
前記無機物フィラーBは、平均粒子径PBが前記無機物フィラーの中で最小であり、
前記PAと前記PBとの比PA/PBは、3〜25であることを特徴とする請求項1に記載の可撓性電子回路基板。 - 前記樹脂バインダーは、フェノール樹脂であることを特徴とする請求項1または2に記載の可撓性電子回路基板。
- 前記無機物フィラーは、シリカであることを特徴とする請求項1乃至3のいずれか1項に記載の可撓性電子回路基板。
- 請求項1乃至4のいずれか1項に記載の可撓性電子回路基板に、前記フレキシブルプリント基板及び電源回路が接続されてなると共に、表示パネルが貼り合わされてなることを特徴とする画像表示装置。
- 請求項1乃至4のいずれか1項に記載の可撓性電子回路基板の製造方法であって、
前記絶縁保護膜は、スクリーン印刷法で形成することを特徴とする可撓性電子回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009114165A JP5434242B2 (ja) | 2009-05-11 | 2009-05-11 | 可撓性電子回路基板およびその製造方法、並びに画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009114165A JP5434242B2 (ja) | 2009-05-11 | 2009-05-11 | 可撓性電子回路基板およびその製造方法、並びに画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010263134A true JP2010263134A (ja) | 2010-11-18 |
JP5434242B2 JP5434242B2 (ja) | 2014-03-05 |
Family
ID=43360974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009114165A Expired - Fee Related JP5434242B2 (ja) | 2009-05-11 | 2009-05-11 | 可撓性電子回路基板およびその製造方法、並びに画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5434242B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018531411A (ja) * | 2015-12-11 | 2018-10-25 | シェンジェン ロイオル テクノロジーズ カンパニー リミテッドShenzhen Royole Technologies Co., Ltd. | フレキシブルディスプレイモジュールのボンディング方法 |
CN108995366A (zh) * | 2018-08-31 | 2018-12-14 | 昆山仁铨镭射科技有限公司 | 用于生产具有图案的触控薄膜的系统及相应的生产方法 |
CN114824853A (zh) * | 2022-06-27 | 2022-07-29 | 深圳众城卓越科技有限公司 | 用于pcb功率板导大电流接线的新型压接组件及其压接方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004363065A (ja) * | 2003-06-09 | 2004-12-24 | Toray Ind Inc | 誘電体組成物 |
JP2005217359A (ja) * | 2004-02-02 | 2005-08-11 | Seiko Epson Corp | 回路基板の製造方法、回路基板、薄膜トランジスタ、電気光学装置、電子機器 |
JP2006091234A (ja) * | 2004-09-22 | 2006-04-06 | Seiko Epson Corp | 電子部品の実装構造、電子部品の実装方法、電気光学装置および電子機器 |
JP2006278993A (ja) * | 2005-03-30 | 2006-10-12 | Sumitomo Bakelite Co Ltd | 配線板 |
JP2008133456A (ja) * | 2006-10-24 | 2008-06-12 | Hitachi Chem Co Ltd | 半導体用接着剤組成物、半導体用接着シート及び半導体装置 |
-
2009
- 2009-05-11 JP JP2009114165A patent/JP5434242B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004363065A (ja) * | 2003-06-09 | 2004-12-24 | Toray Ind Inc | 誘電体組成物 |
JP2005217359A (ja) * | 2004-02-02 | 2005-08-11 | Seiko Epson Corp | 回路基板の製造方法、回路基板、薄膜トランジスタ、電気光学装置、電子機器 |
JP2006091234A (ja) * | 2004-09-22 | 2006-04-06 | Seiko Epson Corp | 電子部品の実装構造、電子部品の実装方法、電気光学装置および電子機器 |
JP2006278993A (ja) * | 2005-03-30 | 2006-10-12 | Sumitomo Bakelite Co Ltd | 配線板 |
JP2008133456A (ja) * | 2006-10-24 | 2008-06-12 | Hitachi Chem Co Ltd | 半導体用接着剤組成物、半導体用接着シート及び半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018531411A (ja) * | 2015-12-11 | 2018-10-25 | シェンジェン ロイオル テクノロジーズ カンパニー リミテッドShenzhen Royole Technologies Co., Ltd. | フレキシブルディスプレイモジュールのボンディング方法 |
CN108995366A (zh) * | 2018-08-31 | 2018-12-14 | 昆山仁铨镭射科技有限公司 | 用于生产具有图案的触控薄膜的系统及相应的生产方法 |
CN114824853A (zh) * | 2022-06-27 | 2022-07-29 | 深圳众城卓越科技有限公司 | 用于pcb功率板导大电流接线的新型压接组件及其压接方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5434242B2 (ja) | 2014-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Li et al. | Printable transparent conductive films for flexible electronics | |
TWI334322B (en) | Multilayer wiring structure and method of manufacturing the same,flat panel display and method of manufacturing the same , printed board , ceranic substrate , element substrate , and flat panel display device | |
US20150056382A1 (en) | Transparent conductive ink and transparent conductive pattern forming method | |
JP5515828B2 (ja) | 低抵抗透明導電性フィルムとその製造方法及び太陽電池並びに電子機器 | |
CN102668730B (zh) | 透明柔性印刷布线板及其制造方法 | |
KR101317216B1 (ko) | 패턴 형성방법 및 이를 적용한 투명전극, 터치스크린, 태양전지, 마이크로 히터, 투명 박막 트랜지스터, 플렉서블 디스플레이 패널, 플렉서블 태양전지, 전자책, 박막 트랜지스터, 전자파 차폐시트, 플렉서블 인쇄회로기판 | |
US20160143153A1 (en) | Bonding electronic components to patterned nanowire transparent conductors | |
CN104735917B (zh) | 一种柱状嵌入式柔性电路的制备方法及应用 | |
JP2006335995A (ja) | インクジェット用導電性インク、導電性パターンおよび導電体 | |
US9374894B2 (en) | Imprinted micro-wire rib structure | |
JP5434242B2 (ja) | 可撓性電子回路基板およびその製造方法、並びに画像表示装置 | |
JP5386852B2 (ja) | 積層構造体、半導体装置、積層構造体の製造方法及び半導体装置の製造方法 | |
KR101756368B1 (ko) | 유연한 전도성 복합체 필름의 패턴 형성 방법 | |
JP2019036628A (ja) | キャパシタ及びその製造方法 | |
JP5073194B2 (ja) | フラットパネルディスプレイおよびその作製方法 | |
US9870072B2 (en) | Touch device structure having through holes | |
US20050079707A1 (en) | Interconnection substrate and fabrication method thereof | |
CN102820072B (zh) | 导电性糊剂 | |
US8847081B2 (en) | Planar thermal dissipation patch | |
KR101627799B1 (ko) | 메쉬 구조 기반의 투명 전극 및 인쇄 공정을 이용한 상기 투명 전극의 제조 방법 | |
CN102762026B (zh) | 透明导电线路的构造及制造方法 | |
JP5504633B2 (ja) | 多層配線構造体、その製造方法、および表示装置 | |
JP2011108840A (ja) | 回路基板、画像表示装置、回路基板の製造方法及び画像表示装置の製造方法 | |
JP5101097B2 (ja) | 多層配線の作製方法及び多層配線並びに薄膜トランジスタ、アクティブマトリックス駆動回路及びフラットパネルディスプレイ | |
CN105006270A (zh) | 一种导电复合材料及其制备方法、导电线路的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131125 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5434242 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |