KR20060050215A - 데이터 처리 방법, 데이터 처리 장치, 물리량 분포 검지용반도체 장치 및 전자 장치 - Google Patents

데이터 처리 방법, 데이터 처리 장치, 물리량 분포 검지용반도체 장치 및 전자 장치 Download PDF

Info

Publication number
KR20060050215A
KR20060050215A KR1020050064206A KR20050064206A KR20060050215A KR 20060050215 A KR20060050215 A KR 20060050215A KR 1020050064206 A KR1020050064206 A KR 1020050064206A KR 20050064206 A KR20050064206 A KR 20050064206A KR 20060050215 A KR20060050215 A KR 20060050215A
Authority
KR
South Korea
Prior art keywords
signal
unit
count
processing
pixel
Prior art date
Application number
KR1020050064206A
Other languages
English (en)
Other versions
KR101195325B1 (ko
Inventor
요시까즈 니따
노리유끼 후꾸시마
요시노리 무라마쯔
유끼히로 야스이
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20060050215A publication Critical patent/KR20060050215A/ko
Application granted granted Critical
Publication of KR101195325B1 publication Critical patent/KR101195325B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/20—Image preprocessing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/708—Pixels for edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Image Signal Generators (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

AD 변환 장치를 동일 칩 상에 탑재한 고체 촬상 장치에 있어서, 회로 규모나 전송 신호선의 수를 컴팩트하게 하면서, 곱합 연산 처리도 효율적으로 할 수 있도록 하기 위해, n행의 판독 기간의 화소 신호와, 이 화소 신호를 디지털화하는 참조 신호를 비교함과 함께, 이 비교 처리와 병행하여 다운/업 중 어느 하나의 모드로 카운트 처리를 행하여, 비교 처리가 완료된 시점의 카운트값을 유지한다. 다음으로, 이 n행의 카운트 처리 결과를 초기값으로 하여, n+1행의 판독 기간의 화소 신호와, 이 화소 신호를 디지털화하는 참조 신호를 비교함과 함께, 다운/업 중 어느 하나의 모드로 카운트 처리를 행하여, 비교 처리가 완료된 시점의 카운트값을 유지한다. n+1행의 카운트 처리 후의 카운트값은, n+1행의 카운트 처리의 모드를 n행에 있어서의 카운트 모드와 반대로 하면 감산 결과로 되고, 동일하게 하면 가산결과로 된다.
고체 촬상 장치, 카운트, 곱합 연산, 참조 신호, 비교 처리

Description

데이터 처리 방법, 데이터 처리 장치, 물리량 분포 검지용 반도체 장치 및 전자 장치{DATA PROCESSING METHOD, DATA PROCESSING APPARATUS, SEMICONDUCTOR DEVICE FOR DETECTING PHYSICAL QUANTITY DISTRIBUTION, AND ELECTRONIC APPARATUS}
도 1은 본 발명에 따른 반도체 장치의 제1 실시예인 CMOS 고체 촬상 장치의 개략 구성도.
도 2는 도 1에 도시한 제1 실시예의 고체 촬상 장치의 컬럼 AD 회로에 있어서의 기본 동작을 설명하기 위한 타이밍차트.
도 3은 도 1에 도시한 제1 실시예의 고체 촬상 장치의 컬럼 AD 회로에 있어서의 공간 차분 처리시의 동작을 설명하기 위한 타이밍차트.
도 4는 본 발명의 제2 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도.
도 5는 제2 실시예의 고체 촬상 장치의 컬럼 AD 회로에 있어서의 기본 동작을 설명하기 위한 타이밍차트.
도 6은 도 4에 도시한 제2 실시예의 고체 촬상 장치의 컬럼 AD 회로에 있어서의 공간 차분 처리시의 동작을 설명하기 위한 타이밍차트.
도 7은 공간 차분 처리에 있어서의 프레임 레이트와의 관계를 설명하는 타이밍차트.
도 8a, 8b 및 8c는 제1 혹은 제2 실시예의 구성에 있어서의 공간 차분 처리의 이용 형태의 제1 예(에지 검출)를 설명하는 도면.
도 9는 제1 혹은 제2 실시예의 구성에 있어서의 공간 차분 처리의 이용 형태의 제1 예(에지 검출)를 설명하는 도면.
도 10은 제1 혹은 제2 실시예의 구성에 있어서의 공간 차분 처리의 이용 형태의 제2 예(패턴 매칭)를 설명하는 도면.
도 11은 본 발명의 제3 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도.
도 12는 제3 실시예의 고체 촬상 장치의 컬럼 AD 회로에 있어서의 공간 차분 처리시의 동작을 설명하기 위한 타이밍차트.
도 13a 및 13b는 제3 실시예의 구성에서의 공간 차분 처리의 이용 형태를 설명하는 도면.
도 14는 본 발명의 제4 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도.
도 15는 제4 실시예의 고체 촬상 장치에 있어서 사용되는 참조 신호 생성부의 DA 변환 회로의 기능을 설명하는 도면.
도 16은 제4 실시예의 고체 촬상 장치의 컬럼 AD 회로에 있어서의 공간 차분 처리시의 동작을 설명하기 위한 타이밍차트.
도 17a 내지 17f는 제4 실시예의 구성에서의 공간 차분 처리의 이용 형태를 설명하는 도면.
도 18은 본 발명의 제5 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도.
도 19a 내지 19f는 제5 실시예의 구성에서의 공간 차분 처리의 이용 형태를 설명하는 도면.
도 20은 본 발명의 제6 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도.
도 21은 제6 실시예의 고체 촬상 장치에서 이용되는 열선택 처리부의 일구성예를 도시하는 도면.
도 22a 내지 22e는 제6 실시예의 구성에서의 공간 차분 처리의 이용 형태를 설명하는 도면.
도 23은 본 발명의 제7 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도.
도 24는 본 발명의 제8 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도.
도 25는 제8 실시예의 고체 촬상 장치의 컬럼 AD 회로에 있어서의 공간 차분 처리 동작을 설명하기 위한 타이밍차트.
도 26은 본 발명의 제9 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도.
도 27a 내지 27c는 제9 실시예에서 이용하는 단위 화소의 구조 모식도.
도 28은 제9 실시예의 단위 화소를 구동하는 동작을 설명하는 타이밍차트.
도 29는 제9 실시예의 고체 촬상 장치의 컬럼 AD 회로에 있어서의 시간 차분 처리 동작을 설명하기 위한 타이밍차트.
도 30은 제9 실시예의 시간 차분 처리에 있어서의 프레임 레이트와의 관계를 설명하는 타이밍차트.
도 31은 본 발명의 제10 실시예에 따른 전자 장치의 개략 구성도.
도 32a, 32b 및 32c는 카운터부의 변형예를 나타내는 회로 블록도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 고체 촬상 장치
3 : 단위 화소
7 : 구동 제어부
10 : 화소부
12 : 수평 주사 회로
14 : 수직 주사 회로
15 : 행 제어선
18 : 수평 신호선
19 : 수직 신호선
20 : 통신·타이밍 제어부
24 : 카운터부
25 : 컬럼 AD 회로
26 : 컬럼 처리부
27 : 참조 신호 생성부
27a : DA 변환 회로
28 : 출력 회로
252 : 전압 비교부
254 : 카운터부
256 : 데이터 기억부
258 : 스위치
282 : 디지털 연산부
90 : 열선택 처리부
800 : 전자 장치
802 : 제어 장치
805 : AD 변환 장치
820 : 타이밍 제어부
827 : 참조 신호 생성부
828 : 데이터 기억부
830 : 판정·진단부
852 : 전압 비교부
854 : 카운터부
본 발명은 2004년 7월 16일에 일본 특허청에 제출된 일본특허출원 JP 2004-209886호와 관련된 특허 대상을 포함하며, 그 전체 내용은 본 명세서에 참조로 통합된다.
본 발명은, 데이터 처리 방법 및 데이터 처리 장치와, 복수의 단위 구성 요소가 배열되어 이루어지는 물리량 분포 검지의 반도체 장치 및 전자 장치에 관한 것이다. 보다 상세하게는, 예를 들면 광이나 방사선 등의 외부로부터 입력되는 전 자파에 대하여 감응성을 하는 복수의 단위 구성 요소가 배열되어 이루어지고, 단위 구성 요소에 의해서 전기 신호로 변환된 물리량 분포를, 어드레스 제어에 의해 임의 선택하여 전기 신호로서 판독 가능한, 예를 들면 고체 촬상 장치 등의, 물리량 분포 검지의 반도체 장치나 그 밖의 전자 장치에 이용하기에 적합한, 디지털 신호 처리 기술에 관한 것이다. 특히, 복수 종류의 처리 대상 신호를 취급할 때의 연산완료 디지털 데이터의 취득 기술에 관한 것이다.
광이나 방사선 등의 외부로부터 입력되는 전자파에 대하여 감응성을 하는 단위 구성 요소(예를 들면 화소)를 라인 형상 혹은 매트릭스 형상으로 복수개 배열하여 이루어지는 물리량 분포 검지 반도체 장치가 여러 가지 분야에서 사용되고 있다.
예를 들면, 영상 기기의 분야에서는, 물리량 중의 광(전자파의 일례)을 검지하는 CCD(Charge Coupled Device)형 혹은 MOS(Metal Oxide Semiconductor)나 CMOS(Complementary Metal-oxide Semiconductor)형의 고체 촬상 장치가 사용되고 있다. 이들은, 단위 구성 요소(고체 촬상 장치에 있어서는 화소)에 의해서 전기 신호로 변환된 물리량 분포를 전기 신호로서 판독한다.
또한, 고체 촬상 장치 중에는, 전하 생성부에서 생성된 신호 전하에 따른 화소 신호를 생성하는 화소 신호 생성부에 증폭용의 구동 트랜지스터를 갖는 증폭형 고체 촬상 소자(APS; Active Pixel Sensor/게인 셀이라고도 불린다) 구성의 화소를 구비한 증폭형 고체 촬상 장치가 있다. 예를 들면, CMOS형 고체 촬상 장치의 대부분은 그러한 구성을 하고 있다.
이러한 증폭형 고체 촬상 장치에 있어서 화소 신호를 외부로 판독하기 위해서는, 복수의 단위 화소가 배열되어 있는 화소부에 대하여 어드레스 제어를 하고, 개개의 단위 화소로부터의 신호를 임의로 선택하여 판독하도록 하고 있다. 즉, 증폭형 고체 촬상 장치는, 어드레스 제어형의 고체 촬상 장치의 일례이다.
예를 들면, 단위 화소가 매트릭스 형상으로 배치된 X-Y 어드레스형 고체 촬상 소자의 일종인 증폭형 고체 촬상 소자는, 화소 그 자체에 증폭 기능을 갖게 하기 위해서, MOS 구조 등의 능동 소자(MOS 트랜지스터)를 이용하여 화소를 구성하고 있다. 즉, 광전 변환 소자인 포토다이오드에 축적된 신호 전하(광전자)를 상기 능동 소자로 증폭하여, 화상 정보로서 판독한다.
이러한 종류의 X-Y 어드레스형 고체 촬상 소자에서는, 예를 들면, 화소 트랜지스터가 2차원 행렬 형상으로 다수 배열되어 화소부가 구성되고, 라인(행)마다 혹은 화소마다 입사광에 대응하는 신호 전하의 축적이 개시되고, 그 축적된 신호 전하에 기초한 전류 또는 전압의 신호가 어드레스 지정에 의해서 각 화소로부터 순서대로 판독된다. 여기서, MOS(CMOS를 포함한다)형에 있어서는, 어드레스 제어의 일례로서, 1행분을 동시에 액세스하여 행 단위로 화소 신호를 화소부로부터 판독하는 방식이 많이 이용되고 있다.
화소부로부터 판독된 아날로그의 화소 신호는, 필요에 따라, 아날로그- 디지털 변환 장치(AD 변환 장치; Analog Digital Converter)에 의해 디지털 데이터로 변환한다. 이 때문에, 여러 가지의 AD 변환의 구조가 제안되어 있다. 이들의 공지된 구조들 중에는, 1행분을 동시에 액세스하여 행 단위로 화소 신호를 화소부로 부터 판독하는 방식에 적합하도록, 수직열마다 AD 변환부나 그 밖의 신호 처리를 행하는 신호 처리부를 배치한 소위 열 병렬 방식을 채용하고 있는 것도 있다.
한편, 화소로부터 출력된 화소 신호에 대해서는, 고화질의 이미지 생성이나 특수한 어플리케이션 이용 등을 위해, 여러 가지의 연산 처리가 이루어진다. 이 때의 구조로서는, 처리 프로세스의 측면에서는, 크게 구별하면, 아날로그 영역에서 처리하고 나서 디지털 데이터로 변환하는 제1 방법과, 아날로그의 화소 신호를 디지털 데이터로 변환하고 나서 연산(디지털 연산)하는 제2 방법이 있다.
예를 들면, 처리 프로세스의 측면에 있어서의 제1 방법으로서 에지를 검출하는 후속하는 구조가 개시된다. 에지 검출 처리시에, 광을 검출하는 복수의 픽셀로부터의 전류를 동시에 출력 버스 상으로 출력함으로써, 출력 버스 상에서 전류에 의한 가감산을 행하고, 이 후, 시간 축 방향으로 크기를 갖는 펄스 폭 신호로 변환하고, 이 펄스 폭 신호의 펄스 폭의 클럭 수를 열 병렬로 설치된 카운터 회로에서 카운트하여 AD 변환을 행함으로써 가감산 결과를 디지털 데이터로 하는 구조가 있다. 또한, 서로 다른 시점의 화소 신호의 차를 아날로그 영역에서 취득하고 나서 디지털 데이터(예를 들면 2치)로 변환함으로써 동체(a moving part) 검출을 행하는 구조가 있다.
또한, 종래 기술에 공지된 바와 같이, 화소 내의 용량을 화소내 메모리로서 이용하여, 포토다이오드로 검지한 신호 전하를 일단 화소내 메모리에 유지하고 나서 판독함으로써 전자 셔터 기능을 실현하는 구조가 있다.
또한, 후속하는 구조가 종래 기술에 공지되어 있다. 화소 내의 용량을 화소 내 메모리로서 이용하여, 직전의 프레임 신호를 유지해 두고, 현재의 프레임 신호와 화소 내에서 가산함으로써, 다이내믹 레인지 확대나 에지 처리 혹은 동체 검출을 행하는 구조가 있다.
또한, 처리 프로세스의 측면에 있어서의 제2 방법으로서는, 예를 들면, 종래 기술에서 공지된 바와 같이, 촬상 시점이 서로 다른 복수의 아날로그 영상 신호를 디지털로 변환하여 동체 검출을 행하는 구조가 있다.
또한, 연산 처리를 어디에서 행하는가의 회로 배치의 측면에서는, 종래 기술에서 공지된 바와 같이, 디바이스의 외부(칩밖)에서 연산 처리를 행하는 방법(오프 칩법이라고 한다)과, 종래 기술에 공지되어 있는 바와 같이, 이미지 센서 상에 가감산 기능 등 여러가지 처리 기능을 마련하는 방법(온 칩법이라고 한다)이 있다. 특히, 화소부로부터 화소 신호를 페치할 때에, 수직열마다 신호 처리부를 배치한 소위 열 병렬 방식의 구조의 것은, 온 칩법에 적합하다고 생각되고 있다.
그러나, 이들 종래의 구조는, AD 변환과 연산 처리의 조합의 측면에서는, 처리 공정과 회로 배치의 양측면 모두 일장일단이 있고, 반드시 충분한 것은 아니다. 예를 들면, 아날로그 영역에서 가감산을 하고 나서 디지털화하는 구조에서는, 반드시 효율적인 것은 아니라는 문제가 있다.
또한, 종래의 AD 변환 기능 중에는, 감산 처리를 행하여 노이즈 성분을 제거하는 상관 2중 샘플링 기능을 갖는 것도 있지만, 어디까지나 1개의 화소 신호에 있어서의 신호 성분과 리세트 성분 사이에서의 차분 처리를 행하는 것에 불과하다. 즉, 화소 등 동일 단위 요소로부터 출력되는 1개의 처리 대상 신호에 있어서의 물 리적 성질이 서로 다른 리세트 성분 등과 신호 성분과의 차를 취하는 것으로, 복수의 화소 신호 사이에서의 연산과 같이, 물리적 성질이 동일한 복수의 신호를 처리 대상으로 하는 것은 아니다. 따라서, 고화질의 이미지 생성이나 특수한 어플리케이션 이용 등을 위해 행해지는 복수 화소 사이에서 연산 처리를 행하는 범주의 것은 아니고, 고화질의 이미지 생성이나 특수한 어플리케이션 이용 등을 위해서는, AD 변환 후에, 원하는 디지털 연산 처리를 행할 필요가 있다.
본 발명은, 상기 사정을 감안하여 이루어진 것으로, AD 변환과 연산 처리를 효율적으로 행할 수 있는 구조를 제공하는 것을 목적으로 한다.
본 발명은 상기 복수의 신호 중의 제1 신호에 대한 디지털 데이터를 카운트 처리의 초기값으로 이용하여, 상기 복수의 신호 중의 제2 신호에 따른 전기 신호와, 상기 제2 신호에 대한 디지털 데이터를 취득하기 위한 참조 신호를 비교하고, 상기 비교 처리가 수행되는 동안, 다운 카운트 모드 및 업 카운트 모드 중의 어느 한쪽의 모드로 카운트 처리를 수행하여, 상기 비교 처리가 완료된 시점의 카운트값을 저장하는 데이터 처리 방법을 제공한다.
또한, 본 발명은 복수의 신호 중 어느 하나에 대응하는 전기 신호와, 상기 신호의 전기 신호를 디지털 데이터로 변환하기 위한 참조 신호를 비교하는 비교기와, 상기 비교기에 의한 비교 처리가 수행되는 동안, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 처리를 수행하고, 상기 비교기에 의한 상기 비교 처리가 완료된 시점의 카운트값을 저장하는 카운터를 포함하는 데이터 처리 장치를 제공하다.
또한, 본 발명은 인가된 전자파에 대응하는 전하를 생성하는 전하 생성기 및 상기 전하 생성기에 의해 생성된 전하에 따른 아날로그의 단위 신호를 생성하는 단위 신호 생성기를 각각의 단위 구성 요소 내에 포함하고, 상기 단위 구성 요소가 소정의 순으로 배치된 물리량 분포 검지를 위한 반도체 장치로서, 상기 단위 신호에 따른 전기 신호와, 상기 단위 신호의 상기 전기 신호를 상기 디지털 데이터로 변환하기 위한 참조 신호를 비교하는 비교기와, 상기 비교기에 의한 비교 처리가 수행되는 동안, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 처리를 행하고, 상기 비교기에 의한 상기 비교 처리가 완료된 시점의 카운트값을 저장하는 카운터를 포함하는 반도체 장치를 제공한다.
또한, 본 발명은 처리되는 아날로그의 신호를 디지털 데이터로 변환하기 위한 참조 신호를 생성하는 참조 신호 생성기와, 상기 아날로그의 신호와, 상기 참조 신호 생성기가 생성한 참조 신호를 비교하는 비교기와, 상기 비교기에 의한 비교 처리가 수행되는 동안, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 처리를 수행하고, 상기 비교기에 의한 상기 비교 처리가 완료된 시점의 카운트값을 저장하는 카운터와, 상기 카운터에 의한 상기 카운트 처리의 모드를 제어하는 제어기를 포함하는 전자 장치를 제공한다.
이하, 도면을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다. 또한, 이하에 있어서는, X-Y 어드레스형의 고체 촬상 장치의 일례인, CMOS 촬상 소자를 디바이스로서 사용한 경우를 예로 설명한다. 또한, CMOS 촬상 소자는, 모든 화소가 NMOS 혹은 PMOS로 이루어지는 것인 것으로 설명한다.
단, 이것은 일례이며, 대상으로 되는 디바이스는 MOS형의 촬상 디바이스에 한정하지 않는다. 광이나 방사선 등의 외부로부터 입력되는 전자파에 대하여 감응성을 하는 단위 구성 요소를 라인 형상 혹은 매트릭스 형상으로 복수개 배열하여 이루어지는 물리량 분포 검지용의 반도체 장치 모두에, 후술하는 모든 실시예를 마찬가지로 적용할 수 있다.
<제1 실시예; 고체 촬상 장치의 구성>
도 1은, 본 발명에 따른 반도체 장치의 제1 실시예인 CMOS 고체 촬상 장치(CMOS 이미지 센서)의 개략 구성도이다. 또한, 이 CMOS 고체 촬상 장치는, 본 발명에 따른 전자 장치의 일 양태이기도 하다.
고체 촬상 장치(1)는, 입사광량에 따른 전기 신호를 출력하는 포토다이오드 등의 광전 변환 소자(전하 생성부의 일례)를 포함하는 복수개의 화소가 행 및 열로 배열된(즉 2차원 매트릭스 형상의) 화소부를 갖고, 각 화소로부터의 신호 출력이 전압 신호로서, CDS(Correlated Double Sampling ; 상관 2중 샘플링) 처리 기능부나 디지털 변환부(ADC; Analog Digital Converter) 등의 데이터 처리부가 열 병렬로 설치되어 있는 것이다.
“열 병렬로 데이터 처리부가 설치되어 있다”는 것은, 수직 열의 수직 신호선(19)에 대하여 실질적으로 병렬로 복수의 CDS 처리 기능부나 디지털 변환부가 설치되어 있는 것을 의미한다. 복수의 각 기능부는, 디바이스를 평면에서 보았을 때 에, 모두 화소부(10)에 대하여 열 방향의 한쪽의 에지측(도 1의 하측에 배치되어 있는 출력측)에만 배치되어 있는 형태의 것이라도 좋고, 화소부(10)에 대하여 열 방향의 한쪽의 에지측(도 1의 하측에 배치되어 있는 출력측)과 그 반대측인 다른쪽의 에지측(도 1의 상측)에 나누어 배치되어 있는 형태의 것이라도 좋다. 후자의 경우, 행 방향의 판독 주사(수평 주사)를 행하는 수평 주사부도, 각 에지측에 나누어 배치하여, 각각이 독립적으로 동작 가능하게 구성하는 것이 좋다.
예를 들면, 열 병렬로 CDS 처리 기능부나 디지털 변환부가 설치되어 있는 전형예로서는, 촬상부의 출력측에 설치한 컬럼 영역이라고 불리는 부분에, CDS 처리 기능부나 디지털 변환부를 수직 열마다 설치하여, 순차적으로 출력측으로 판독하는 컬럼형의 것이다. 또한, 컬럼형에 한정하지 않고, 인접하는 복수(예를 들면 2개분)의 수직 신호선(19)(수직 열)에 대하여 1개의 CDS 처리 기능부나 디지털 변환부를 할당하는 형태나, N개 걸러(N은 정의 정수; 사이에 N-1개를 배치한다)의 N개분의 수직 신호선(19)(수직 열)에 대하여 1개의 CDS 처리 기능부나 디지털 변환부를 할당하는 형태 등을 채용할 수도 있다.
컬럼형을 제외한 것은, 어떠한 형태든, 복수의 수직 신호선(19)(수직 열)이 1개의 CDS 처리 기능부나 디지털 변환부를 공통으로 사용하는 구성으로 되기때문에, 화소부(10)측으로부터 공급되는 복수열분의 화소 신호를 1개의 CDS 처리 기능부나 디지털 변환부에 공급하는 전환 회로(스위치)를 설치한다. 또한, 후단의 처리에 의해서는, 출력 신호를 유지하는 메모리를 설치하는 등의 대처가 필요하게 된다.
어쨌든, 복수의 수직 신호선(19)(수직 열)에 대하여 1개의 CDS 처리 기능부나 디지털 변환부를 할당하는 형태 등을 채용함으로써, 각 화소 신호의 신호 처리를 화소 열 단위로 판독한 후에 행함으로써, 마찬가지의 신호 처리를 각 단위 화소 내에서 행하는 것에 비하여, 각 단위 화소 내의 구성을 간소화하여, 이미지 센서의 다화소화, 소형화, 저비용 등에 대응할 수 있다.
또한, 열 병렬로 배치된 복수의 신호 처리부에서 1행분의 화소 신호를 동시 병행 처리할 수 있으므로, 출력 회로측이나 디바이스의 외부에서 1개의 CDS 처리 기능부나 디지털 변환부로 처리를 행하는 경우에 비해서, 신호 처리부를 저속으로 동작시킬 수 있어, 소비 전력이나 대역 성능이나 노이즈 등의 면에서 유리하다. 반대로 말하면, 소비 전력이나 대역 성능 등을 동일하게 하는 경우, 센서 전체의 고속 동작이 가능하게 된다.
또한, 컬럼형의 구성의 경우, 저속으로 동작시킬 수 있어 소비 전력이나 대역 성능이나 노이즈 등의 면에서 유리함과 함께 전환 회로(스위치)가 불필요하다는 이점도 있다. 이하의 실시예에서는, 특별히 언급하지 않는 한, 이 컬럼형으로 설명한다.
도 1에 도시하는 바와 같이, 제1 실시예의 고체 촬상 장치(1)는, 정방형상의 복수의 단위 화소(3)가 행 및 열로(즉 정방 격자 형상으로) 배열된 화소부(촬상부)(10)와, 화소부(10)의 외측에 설치된 구동 제어부(7)와, 컬럼 처리부(26)와, 컬럼 처리부(26)에 AD 변환용의 참조 전압을 공급하는 참조 신호 생성부(27)와, 출력 회로(28)를 구비하고 있다.
또한, 컬럼 처리부(26)의 전단 또는 후단에는, 필요에 따라 신호 증폭 기능을 갖는 AGC(Auto Gain Control) 회로 등을 컬럼 처리부(26)와 동일한 반도체 영역에 설치하는 것도 가능하다. 컬럼 처리부(26)의 전단에서 AGC를 행하는 경우에는 아날로그 증폭, 컬럼 처리부(26)의 후단에서 AGC를 행하는 경우에는 디지털 증폭으로 된다. n비트의 디지털 데이터를 단순하게 증폭해 버리면, 계조가 손상되어 버릴 가능성이 있기 때문에, 어느 쪽인가 하면 아날로그로 증폭한 후에 디지털 변환하는 것이 바람직하다고 생각된다.
구동 제어부(7)는, 화소부(10)의 신호를 순차적으로 판독하기 위한 제어 회로 기능을 구비하고 있다. 예를 들면, 구동 제어부(7)로서는, 열 어드레스나 열 주사를 제어하는 수평 주사 회로(열 주사 회로)(1)2와, 행 어드레스나 행 주사를 제어하는 수직 주사 회로(행 주사 회로)(14)와, 내부 클럭을 생성하는 등의 기능을 갖는 통신·타이밍 제어부(20)를 구비하고 있다.
또한, 도면 중, 통신·타이밍 제어부(20)의 근방에 점선으로 나타내는 바와 같이, 고속 클럭 생성부의 일례로서, 입력된 클럭 주파수보다 고속의 클럭 주파수의 펄스를 생성하는 클럭 변환부(23)를 설치하도록 해도 좋다. 통신·타이밍 제어부(20)는, 단자(5a)를 통하여 입력되는 입력 클럭(마스터 클럭) CLK0이나 클럭 변환부(23)에서 생성된 고속 클럭에 기초하여 내부 클럭을 생성한다.
클럭 변환부(23)에서 생성된 고속 클럭을 근원으로 하는 신호를 이용함으로써, AD 변환 처리 등을 고속으로 동작시킬 수 있게 된다. 또한, 고속 클럭을 이용하여, 고속의 계산을 필요로 하는 움직임 추출이나 압축 처리를 행할 수 있다. 또 한, 컬럼 처리부(26)로부터 출력되는 패러렐 데이터를 시리얼 데이터화하여 디바이스 외부로 영상 데이터 D1을 출력할 수도 있다. 이렇게 함으로써, AD 변환된 디지털 데이터의 비트분보다 적은 단자에서 고속 동작 출력하는 구성을 채용할 수 있다.
클럭 변환부(23)는, 입력된 클럭 주파수보다 고속의 클럭 주파수의 펄스를 생성하는 체배 회로를 내장하고 있다. 이 클럭 변환부(23)는, 통신·타이밍 제어부(20)로부터 저속 클럭 CLK2를 수취하고, 그것을 바탕으로 하여 2배 이상높은 주파수의 클럭을 생성한다. 클럭 변환부(23)의 체배 회로로서는, k1을 저속 클럭 CLK2의 주파수의 배수로 했을 때 k1 체배 회로를 설치하면 좋고, 주지의 여러 가지 회로를 이용할 수 있다.
도 1에서는,간단히 하기 위해 행 및 열의 일부를 생략하여 도시하고 있지만, 현실에는, 각 행이나 각 열에는, 수십 내지 수천의 단위 화소(3)가 배치된다. 이 단위 화소(3)는, 전형적으로는, 수광 소자(전하 생성부)로서의 포토다이오드와, 증폭용의 반도체 소자(예를 들면 트랜지스터)를 갖는 화소내 앰프로 구성된다.
화소내 앰프로서는, 예를 들면 플로팅 디퓨전 앰프 구성의 것이 이용된다. 일례로서는, 전하 생성부에 대하여, 전하 판독부(전송 게이트부/판독 게이트부)의 일례인 판독 선택용 트랜지스터, 리세트 게이트부의 일례인 리세트 트랜지스터, 수직 선택용 트랜지스터, 및 플로팅 디퓨전의 전위 변화를 검지하는 검지 소자의 일례인 소스 폴로어 구성의 증폭용 트랜지스터를 갖는, CMOS 센서로서 범용적인 4개의 트랜지스터로 이루어지는 구성의 것을 사용할 수 있다.
혹은, 특허 제2708455호 공보에 기재된 바와 같이, 전하 생성부에 의해 생성된 신호 전하에 대응하는 신호 전압을 증폭하기 위한, 드레인선(DRN)에 접속된 증폭용 트랜지스터와, 전하 생성부를 리세트하기 위한 리세트 트랜지스터와, 수직 시프트 레지스터로부터 전송 배선(TRF)을 통하여 주사되는 판독 선택용 트랜지스터(전송 게이트부)를 갖는, 3개의 트랜지스터로 이루어지는 구성의 것을 사용할 수도 있다.
또한, 구동 제어부(7)의 다른 구성 요소로서, 수평 주사 회로(12), 수직 주사 회로(14) 및 통신·타이밍 제어부(20)가 설치되어 있다. 수평 주사 회로(12)는, 컬럼 처리부(26)로부터 카운트값을 판독하는 판독 주사부의 기능을 갖는다. 이들 구동 제어부(7)의 각 요소는, 화소부(10)와 함께, 반도체 집적 회로 제조 기술과 마찬가지의 기술을 이용하여 단결정 실리콘 등의 반도체 영역에 일체적으로 형성되어, 반도체 시스템의 일례인 고체 촬상 소자(촬상 장치)로서 구성된다.
단위 화소(3)는, 행 선택을 위한 행 제어선(15)을 통하여 수직 주사 회로(14)와, 또한 수직 신호선(19)을 통하여 컬럼 AD 회로(25)가 수직 열마다 설치되어 있는 컬럼 처리부(26)와 각각 접속되어 있다. 여기서, 행 제어선(15)은 수직 주사 회로(14)로부터 화소로 들어가는 배선 전반을 나타낸다.
또한, 본 실시예의 컬럼 AD 회로(25)는, 그 자체로, 복수의 처리 대상 신호의 곱합 연산 결과의 디지털 데이터를 취득하는 데이터 처리 장치의 기능을 갖는다.
수평 주사 회로(12)나 수직 주사 회로(14)는, 후술하는 바와 같이 디코더를 포함하여 구성되고, 통신·타이밍 제어부(20)로부터 공급되는 제어 신호 CN1, CN2에 응답하여, 처리 대상의 화소 신호의 판독을 개시하도록 되어 있다. 이 때문에, 행 제어선(15)에는, 단위 화소(3)를 구동하기 위한 여러 가지의 펄스 신호(예를 들면, 리세트 펄스 RST, 전송 펄스 TRF, DRN 제어 펄스 DRN 등)이 포함된다.
수직 주사 회로(14)와 통신·타이밍 제어부(20)에 의해, 처리 대상인 복수의 단위 화소(3)의 각각의 위치를 지정하고, 이 단위 화소(3)로부터 복수의 화소 신호의 각각을 컬럼 처리부(26)에 입력시키는 단위 신호 선택 제어부가 구성된다.
통신·타이밍 제어부(20)는, 도시하지 않지만, 각 부의 동작에 필요한 클럭이나 소정 타이밍의 펄스 신호를 공급하는 타이밍 제너레이터 TG(판독 어드레스 제어 장치의 일례)의 기능 블록과, 단자(5a)를 통하여 마스터 클럭 CLK0을 수취하고, 또한 단자(5b)를 통하여 동작 모드 등을 명령하는 데이터 DATA를 수취하고, 또 고체 촬상 장치(1)의 정보를 포함하는 데이터를 출력하는 통신 인터페이스의 기능 블록을 구비한다.
예를 들면, 수평 어드레스 신호를 수평 디코더(12a)로, 또한 수직 어드레스 신호를 수직 디코더(14a)로 출력하고, 각 디코더(12a, 14a)는, 그것을 받아서 대응하는 행 혹은 열을 선택한다.
이 때, 단위 화소(3)를 2차원 매트릭스 형상으로 배치하고 있으므로, 화소 신호 생성부(5)에 의해 생성되어 수직 신호선(19)을 통하여 열 방향으로 출력되는 아날로그의 화소 신호를 행 단위로(열 병렬로) 액세스하여 페치하는(수직) 스캔 판독을 행하고, 이 후에, 수직 열의 나열 방향인 행 방향으로 액세스하여 화소 신호( 본 예에서는 디지털화된 화소 데이터)를 출력측으로 판독하는(수평) 스캔 판독을 행하도록 함으로써, 화소 신호나 화소 데이터의 판독의 고속화를 도모하는 것이 좋다. 물론, 스캔 판독에 한정하지 않고, 판독하고 싶은 단위 화소(3)를 직접 어드레스 지정함으로써, 필요한 단위 화소(3)의 정보만을 판독하는 랜덤 액세스도 가능하다.
또한, 제1 실시예의 통신·타이밍 제어부(20)에서는, 단자(5a)를 통하여 입력되는 마스터 클럭(master clock) CLK0과 동일한 주파수의 클럭 CLK1이나, 그것을 2분주한 클럭이나 더욱 분주한 저속의 클럭을 디바이스 내의 각 부, 예를 들면 수평 주사 회로(12), 수직 주사 회로(14), 컬럼 처리부(26) 등에 공급한다. 이하, 2분주한 클럭이나 그 이하의 주파수의 클럭 전반을 통합해서, 저속 클럭 CLK2라고 한다.
수직 주사 회로(14)는, 화소부(10)의 행을 선택하고, 그 행에 필요한 펄스를 공급하는 것이다. 예를 들면, 수직 방향의 판독 행을 규정하는(화소부(10)의 행을 선택하는) 수직 디코더(14a)와, 수직 디코더(14a)에서 규정된 판독 어드레스 상(행 방향)의 단위 화소(3)에 대한 행 제어선(15)에 펄스를 공급하여 구동하는 수직 구동 회로(14b)를 갖는다. 또한, 수직 디코더(14a)는, 신호를 판독하는 행 외에, 전자 셔터용의 행 등도 선택한다.
수평 주사 회로(12)는, 저속 클럭 CLK2에 동기하여 컬럼 처리부(26)의 컬럼 AD 회로(25)를 순서대로 선택하고, 그 신호를 수평 신호선(수평 출력선)(18)으로 유도하는 것이다. 예를 들면, 수평 방향의 판독 열을 규정하는(컬럼 처리부(26) 내의 개개의 컬럼 AD 회로(25)를 선택하는) 수평 디코더(12a)와, 수평 디코더(12a)에서 규정된 판독 어드레스에 따라서, 컬럼 처리부(26)의 각 신호를 수평 신호선(18)으로 유도하는 수평 구동 회로(12b)를 갖는다. 또한, 수평 신호선(18)은, 예를 들면 컬럼 AD 회로(25)가 취급하는 비트 수 n(n은 정의 정수)분, 예를 들면 10(=n) 비트이면, 그 비트수분에 대응하여 10개 배치된다.
이러한 구성의 고체 촬상 장치(1)에 있어서, 단위 화소(3)로부터 출력된 화소 신호는, 수직 열마다, 수직 신호선(19)을 통하여 컬럼 처리부(26)의 컬럼 AD 회로(25)에 공급된다.
또한, 컬럼 처리부(26)와 수평 주사 회로(12) 사이의 신호 경로 상에는, 각 수직 신호선(19)에 대하여 드레인 단자가 접속된 도시하지 않은 부하 MOS 트랜지스터를 포함하는 부하 트랜지스터부가 배치되고, 각 부하 MOS 트랜지스터를 구동 제어하는 부하 제어부(부하 MOS 컨트롤러)가 설치되어 있다.
단위 화소(3)를 구성하는 증폭용 트랜지스터는 각 수직 신호선(19)에 접속되어 있고, 또한 수직 신호선(19)은 수직 열마다 부하 MOS 트랜지스터의 드레인에 접속되고, 또한 각 부하 MOS 트랜지스터의 게이트 단자에는, 부하 제어부로부터의 부하 제어 신호 CTld가 공통으로 입력되고 있고, 신호 판독시에는, 각 증폭용 트랜지스터에 접속된 부하 MOS 트랜지스터에 의해서, 미리 결정된 정전류를 계속 흘리게 되어 있다.
컬럼 처리부(26)의 각 컬럼 AD 회로(25)는, 1열분의 화소의 신호를 받아서, 그 신호를 디지털 데이터로 변환한다. 또한, 통신·타이밍 제어부(20)와 수직 주 사 회로(14)와의 협동 동작으로 기능하는 단위 신호 선택 제어부에서 지정된 화소 위치의 복수의 곱합 연산 처리 대상의 화소 신호(동일한 수직 열 방향만의 것이라고는 한정하지 않는다)를 순차적으로 받아서, 그 복수의 화소 신호에 기초하여 곱합 연산함과 함께 디지털 데이터로 변환한다. 예를 들면, 각 컬럼 AD 회로(25)는, 아날로그 신호를, 예를 들면 저속 클럭 CLK2를 이용하여, 예를 들면 10비트의 디지털 데이터로 변환하면서 곱합 연산을 행하는 연산 기능을 갖는 ADC(Analog Digital Converter) 회로를 갖는다.
ADC 회로의 구성에 대해서는, 상세 내용은 후술하지만, 콤퍼레이터(전압 비교기)에 램프 형상의 참조 신호(참조 전압) RAMP을 공급함과 동시에 클럭 신호에서의 카운트(계수)를 개시하여, 수직 신호선(19)을 통하여 입력된 아날로그의 화소 신호를 참조 신호 RAMP와 비교하는 것에 의해서 펄스 신호가 얻어질 때까지 카운트함으로써 AD 변환을 행한다.
또한, 이 때, 회로 구성을 연구함으로써, AD 변환과 함께, 수직 신호선(19)을 통하여 입력된 전압 모드의 화소 신호에 대하여, 화소 리세트 직후의 신호 레벨(노이즈 레벨)과 참인(수광 광량에 따른) 신호 레벨 Vsig과의 차분을 취하는 처리를 행할 수 있다. 이에 의해, 고정 패턴 노이즈(FPN; Fixed Pattern Noise)나 리세트 노이즈라고 불리는 노이즈 신호 성분을 제거할 수 있다.
이 컬럼 AD 회로(25)에서 디지털화된 화소 데이터는, 수평 주사 회로(12)로부터의 수평 선택 신호에 의해 구동되는 도시하지 않은 수평 선택 스위치를 통하여 수평 신호선(18)에 전달되고, 또한 출력 회로(28)에 입력된다. 또한, 10 비트는 일례이며, 10 비트 미만(예를 들면 8 비트)나 10 비트를 초과하는 비트 수(예를 들면 14 비트)등, 그 밖의 비트 수로 해도 좋다.
이러한 구성에 의해서, 전하 생성부로서의 수광 소자가 행렬 형상으로 배치된 화소부(10)로부터는, 행마다 각 수직 열에 대하여 화소 신호가 순차적으로 출력된다. 그리고, 수광 소자(포토다이오드 등의 광전 변환 소자)가 행렬 형상으로 배치된 화소부(10)에 대응하는 1매분의 화상 즉 프레임 화상이, 화소부(10) 전체의 화소 신호의 집합으로 나타내어 지게 된다.
<컬럼 AD 회로와 참조 신호 생성부의 상세>
참조 신호 생성부(27)는, DA 변환 회로(DAC; Digital Analog Converter)(27a)를 가지고 구성되어 있고, 통신·타이밍 제어부(20)로부터의 제어 데이터 CN4로 나타내어지는 초기값으로부터, 카운트 클럭 CK0에 동기하여, 계단 형상의 톱니바퀴 형상파(램프 파형)를 생성하여, 컬럼 처리부(26)의 개개의 컬럼 AD 회로(25)에, 이 생성한 톱니바퀴 형상파를 AD 변환용의 참조 신호(ADC 기준 신호) RAMP로서 공급하게 되어 있다. 또한, 도시를 생략하고 있지만, 노이즈 방지용의 필터를 설치하면 좋다.
또한, 이 계단 형상의 톱니바퀴 형상파는, 클럭 변환부(23)로부터의 고속 클럭, 예를 들면 체배 회로에서 생성되는 체배 클럭을 바탕으로 생성함으로써, 단자(5a)를 통하여 입력되는 마스터 클럭 CLK0에 기초하여 생성하는 것보다 고속으로 변화시킬 수 있다.
통신·타이밍 제어부(20)로부터 참조 신호 생성부(27)의 DA 변환 회로(27a) 에 공급하는 제어 데이터 CN4는, 비교 처리마다의 램프 전압의 기울기(변화의 정도; 시간 변화량)을 지시하는 정보도 포함하고 있다. 구체적으로는, 1카운트당의 전압 변화분을 설정하여, 단위 시간(카운트 클럭 CK0)마다 1씩 카운트값을 변화시키는 것이 좋다.
또한, 동일한 처리 대상의 화소 신호에 대한 기준 신호 레벨과 참인 신호 성분 레벨과의 차를 구하는 신호 취득 차분 처리시에는, 각각의 비교 처리의 램프 전압의 기울기(변화율)의 절대값의 크기를 동일하게 설정하는 것이 좋다.
한편, 신호 취득 차분 처리에서 구해지는 복수의 처리 대상 신호(본 예에서는 화소 신호)에 대하여 공간 차분 처리나 시간 차분 처리를 행하는 경우에는, 처리 대상 신호에 대한 램프 전압의 기울기(변화율)의 절대값의 크기를 동일하게 설정해도 좋고, 그 램프 전압의 기울기(변화율)의 절대값의 크기를 서로 다른 것으로 해도 좋다.
기울기(변화율)의 절대값의 크기를 서로 다른 것으로 설정함으로써, 각 단위 화소(3)로부터의 화소 신호(상세하게는 참인 신호 성분)에 계수를 곱한 후에 부호도 포함한 총합을 구하는 기능, 즉 곱합 연산을 실현할 수 있다. 이 때, 3이상의 화소 신호에 대한 공간 차분 처리나 시간 차분 처리를 행하는 경우에는, 기울기(변화율)의 절대값의 크기를 동일하게 하는 화소 수와 다른 것으로 하는 화소 수와의 조합은 임의이다.
컬럼 AD 회로(25)는, 참조 신호 생성부(27)의 DA 변환 회로(27a)에서 생성되는 참조 신호 RAMP와, 행 제어선(15)(H0, H1,…)마다 단위 화소(3)로부터 수직 신 호선(19)(V0, V1,…)을 경유하여 얻어지는 아날로그의 화소 신호를 비교하는 전압 비교부(콤퍼레이터)(252)와, 전압 비교부(252)가 비교 처리를 완료할 때까지의 시간을 카운트하고, 그 결과를 유지하는 카운터부(254)를 구비하여 구성되고 n비트 AD 변환 기능을 갖고 있다.
통신·타이밍 제어부(20)는, 전압 비교부(252)가 화소 신호의 리세트 성분 ΔV와 신호 성분 Vsig중 어느 것에 대하여 비교 처리를 행하고 있는가에 따라서 카운터부(254)에 있어서의 카운트 처리의 모드를 제어하는 제어부의 기능을 갖는다. 이 통신·타이밍 제어부(20)로부터 각 컬럼 AD 회로(25)의 카운터부(254)에는, 카운터부(254)가 다운 카운트 모드로 동작할지 업 카운트 모드로 동작할지를 지시하기 위한 모드 제어 신호 CN5와, 카운터부(254)가 유지하고 있는 카운트값을 초기값으로 리세트하는 리세트 제어 신호 CN6가 입력되고 있다.
전압 비교부(252)의 한쪽의 입력 단자 RAMP는, 다른 전압 비교부(252)의 입력 단자 RAMP와 공통으로, 참조 신호 생성부(27)에서 생성되는 계단 형상의 참조 신호 RAMP가 입력되고, 다른쪽의 입력 단자에는, 각각 대응하는 수직 열의 수직 신호선(19)이 접속되어, 화소부(10)로부터의 화소 신호 전압이 개개에 입력된다. 전압 비교부(252)의 출력 신호는 카운터부(254)에 공급된다.
카운터부(254)의 클럭 단자 CK에는, 다른 카운터부(254)의 클럭 단자 CK와 공통으로, 통신·타이밍 제어부(20)로부터 카운트 클럭 CK0이 입력되고 있다.
이 카운터부(254)는, 그 구성에 대해서는 도시를 생략하지만, 래치로 구성된 데이터 기억부(255)의 배선 형태를 동기 카운터 형식으로 변경함으로써 실현할 수 있고, 1개의 카운트 클럭 CK0의 입력으로, 내부 카운트를 행하게 되어 있다. 카운트 클럭 CK0도, 계단 형상의 전압 파형과 마찬가지로, 클럭 변환부(23)로부터의 고속 클럭(예를 들면 체배 클럭)을 바탕으로 생성함으로써, 단자(5a)를 통하여 입력되는 마스터 클럭 CLK0보다 고속으로 할 수 있다.
n개의 래치의 조합으로 n비트의 카운터부(254)를 실현할 수 있고, 비특허 문헌 1 등과 같이 2계통의 n개의 래치로 구성된 데이터 기억부(255)의 회로 규모에 대해 절반으로 된다. 또한, 카운터부(24)가 불필요하게 되므로, 전체로서는, 비특허 문헌 1에 나타내어지는 구성보다 대폭으로 컴팩트하게 된다.
여기서, 제1 실시예의 카운터부(254)는, 상세 내용은 후술하지만, 카운트 모드에 상관없이 공통의 업다운 카운터(U/D CNT)를 이용하여, 동일한 처리 대상의 화소 신호 혹은 물리적인 성질이 동일한 복수의 화소 신호에 대하여 다운 카운트 동작과 업 카운트 동작을 전환하여 카운트 처리를 행하는 것이 가능하게 구성되어 있는 점에 특징을 갖는다.
또한, 카운터부(254)는, 카운트의 오버 플로우를 검지하는 구성이나 정부의 부호(+/-)를 처리하는 구성으로 한다. 예를 들면, 오버 플로우용 잉여 비트를 부가하거나, 자릿수 올림(캐리), 또는 자릿수 빌림(보로우)의 비트를 이용하거나 하는 등, 공지의 기술을 이용함으로써, 오버 플로우나 부호에 대한 대처는 용이하게 실현 가능하다.
여기서, 단위 화소(3)로부터 출력되는 화소 신호는, 통상적으로, 참인 유효한 신호 성분뿐만 아니라, 리세트 성분을 포함하고 있다. 시계열적으로는 우선 리 세트 성분(기준 성분)이 나타난 후에, 리세트 성분에 중첩된 참인 유효한 신호 성분이 나타난다. 리세트 성분 레벨과 리세트 성분에 중첩된 참인 유효한 신호 성분과의 차가 참인 유효한 신호 성분으로 된다.
이 때문에, 화소 신호에 대한 참인 유효한 신호 성분 Vsig의 디지털 데이터를 얻는 때는, 동일한 화소 신호 Vx에 대하여, 기준 성분(리세트 성분 ΔV)과 참인 신호 성분에 대하여 카운트 처리하여 AD 변환을 행할 때에, 기준 성분과 참인 신호 성분 중의 한쪽(통상은 리세트 성분)에 대하여 취득한 디지털 데이터를 다른쪽(통상은 신호 성분)의 카운트 처리의 초기값으로 한다. 이렇게 함으로써, 다른쪽(통상은 신호 성분)의 카운트 처리에 의해 AD 변환을 한 후에는, 자동적으로 쌍방의 차분 결과의 디지털 데이터를 취득하는, 즉, 기준 성분과 신호 성분을 포함하여 표시되는 아날로그의 처리 대상 신호의 기준 성분과 신호 성분과의 차 신호 성분을 디지털 데이터로 변환할 수 있다.
게다가, 물리적인 성질이 동일한 상이한 복수의(예를 들면 화소 위치가 서로 다르거나 혹은 동일 화소 위치의 촬상 시각이 서로 다른) 처리 대상의 화소 신호에 대하여, 카운트 모드의 조합을 동일하게 하여 카운트 동작을 반복해서 행함으로써, 복수의 화소 신호 사이에서의 가산 연산을 실현하는 것이나, 카운트 모드의 조합을 전환하여(구체적으로는 조합을 반대로 한다) 카운트 동작을 반복해서 행함으로써, 복수의 화소 신호 사이에서의 차분(감산) 연산을 실현하는 것이 가능하게 구성되어 있는 점에 특징을 갖는다. 이들의 연산 처리 모드의 전환은, 수평 주사 회로(12)나 수직 주사 회로(14)의 주사 패턴을 통신·타이밍 제어부(20)에 의한 제어 하에 서 조정함으로써 실현할 수 있다.
예를 들면, 카운터부(254)는, 복수의 단위 화소(3)의 화소 신호에 대하여 각각 카운트 처리하여 AD 변환을 행할 때에, 각 화소 신호 중의 한쪽에 대하여 취득한 디지털 데이터를 다른쪽의 화소 신호(이후의 카운트 처리의 대상 신호)의 카운트 처리의 초기값으로 함으로써, 복수의 단위 화소(3) 중의 다른쪽에 대하여 카운트 처리에 의해 AD 변환을 한 후에는, 자동적으로 쌍방의 곱합 연산 결과의 디지털 데이터를 취득한다.
여기서, 각각에 대한 카운트 모드를 동일하게 하면, 이후의 카운트 처리 시에 얻어지는 카운트값은, 복수의 단위 화소(3)의 화소 신호(상세하게는 참인 신호 성분)에 대한 가산 결과의 디지털 데이터를 취득할 수 있다. 이에 대하여, 각각에 대한 카운트 모드를 다른 모드(역의 모드)로 하면, 이후의 카운트 처리시에 얻어지는 카운트값은, 복수의 단위 화소(3)의 화소 신호에 대한 감산 결과의 디지털 데이터를 취득할 수 있다. 3화소 이상을 처리 대상으로 하는 경우, 이들을 조합하는 것도 가능하고, 각 단위 화소(3)로부터의 화소 신호(상세하게는 참인 신호 성분)에 대하여, 부호도 포함한 총합을 구하는 기능, 즉 곱합 연산을 실현할 수 있다.
또한, 제1 실시예의 카운터부(254)는, 카운트 출력값이 카운트 클럭 CK0에 동기하여 출력되는 동기 카운터를 사용한다. 또한, 동기 카운터의 경우, 모든 플립플롭(카운터 기본 요소)의 동작이 카운트 클럭 CK0으로 제한된다. 따라서, 더욱 고주파수 동작이 요구되는 경우에는, 카운터부(254)로서는, 그 동작 제한 주파수가 최초의 플립플롭(카운터 기본 요소)의 제한 주파수에서만 정해지기 때문에 고속 동 작에 적합한 비동기 카운터의 사용이 더욱 바람직하다.
카운터부(254)에는, 수평 주사 회로(12)로부터 제어선(12c)을 통하여 제어 펄스가 입력된다. 카운터부(254)는, 카운트 결과를 유지하는 래치 기능을 갖고 있고, 제어선(12c)을 통한 제어 펄스에 의한 지시가 있을 때까지는, 카운터 출력값을 유지한다.
이러한 구성의 컬럼 AD 회로(25)는, 앞에서도 설명한 바와 같이, 수직 신호선(19)(V0, V1,…)마다 배치되어, 열 병렬 구성의 ADC 블록인 컬럼 처리부(26)가 구성된다.
개개의 컬럼 AD 회로(25)의 출력측은 수평 신호선(18)에 접속되어 있다. 앞에서도 설명한 바와 같이, 수평 신호선(18)은, 컬럼 AD 회로(25)의 비트 폭인 n비트 폭분의 신호선을 갖고, 도시하지 않은 각각의 출력선에 대응한 n개의 센스 회로를 경유하여 출력 회로(28)에 접속된다.
이러한 구성에 있어서, 컬럼 AD 회로(25)는, 화소 신호 판독 기간에 있어서 카운트 동작을 행하여, 소정의 타이밍에서 카운트 결과를 출력한다. 즉, 우선, 전압 비교부(252)에서는, 참조 신호 생성부(27)로부터의 램프 파형 전압과, 수직 신호선(19)을 통하여 입력되는 화소 신호 전압을 비교하여, 쌍방의 전압이 동일하게 되면, 전압 비교부(252)의 콤퍼레이터 출력이 반전(본 예에서는 H레벨로부터 L레벨로 천이)한다.
카운터부(254)는, 참조 신호 생성부(27)로부터 발생되는 램프 파형 전압에 동기하여 다운 카운트 모드 혹은 업 카운트 모드로 카운트 동작을 개시하고 있고, 콤퍼레이터 출력이 반전된 정보가 카운터부(254)에 통지되면, 카운트 동작을 정지하고, 그 시점의 카운트값을 화소 데이터로서 래치(유지·기억)함으로써 AD 변환을 완료한다.
이 후, 카운터부(254)는, 소정의 타이밍에서 수평 주사 회로(12)로부터 제어선(12c)을 통하여 입력되는 수평 선택 신호 CH(i)에 의한 시프트 동작에 기초하여, 기억·유지한 화소 데이터를, 순차적으로, 컬럼 처리부(26)밖이나 화소부(10)를 갖는 칩밖으로 출력 단자(5c)로부터 출력한다.
또한, 본 실시예의 설명으로서는 직접 관련이 없기 때문에 특별히 도시하지 않지만, 그 밖의 각종 신호 처리 회로 등도, 고체 촬상 장치(1)의 구성 요소에 포함되는 경우가 있다.
<제1 실시예; 신호 취득 차분 처리의 동작>
도 2는, 도 1에 도시한 제1 실시예의 고체 촬상 장치(1)의 컬럼 AD 회로(25)에 있어서의 기본 동작인 신호 취득 차분 처리를 설명하기 위한 타이밍차트이다.
화소부(10)의 각 단위 화소(3)에서 감지된 아날로그의 화소 신호를 디지털 신호로 변환하는 구조로서는, 예를 들면, 소정의 기울기로 하강하는 램프파 형상의 참조 신호 RAMP와 단위 화소(3)로부터의 화소 신호에 있어서의 기준 성분이나 신호 성분의 각 전압이 일치하는 점을 찾고, 이 비교 처리에서 이용하는 참조 신호 RAMP의 생성 시점부터, 화소 신호에 있어서의 기준 성분이나 신호 성분에 따른 전기 신호와 참조 신호가 일치한 시점까지를 카운트 클럭으로 카운트(계수)함으로써, 기준 성분이나 신호 성분의 각 크기에 대응한 카운트값을 얻는 방법을 채용한다.
여기서, 수직 신호선(19)으로부터 출력되는 화소 신호는, 시간 계열로서, 기준 성분으로서의 화소 신호의 잡음을 포함하는 리세트 성분 ΔV 후에 신호 성분 Vsig이 나타나는 것이다. 1회째의 처리를 기준 성분(리세트 성분 ΔV)에 대하여 행하는 경우, 2회째의 처리는 기준 성분(리세트 성분 ΔV)에 신호 성분 Vsig를 더한 신호에 대한 처리로 된다. 이하 구체적으로 설명한다.
1회째의 판독을 위해, 우선 통신·타이밍 제어부(20)는, 모드 제어 신호 CN5를 로우 레벨로 하여 카운터부(254)를 다운 카운트 모드로 설정함과 함께, 리세트 제어 신호 CN6을 소정 기간 액티브(본 예에서는 하이 레벨)로 하여 카운터부(254)의 카운트값을 초기값 “0”으로 리세트시킨다(t9). 그리고, 임의의 행 Hx의 단위 화소(3)로부터 수직 신호선(19)(V0, V1,…)으로의 1회째의 판독이 안정된 후, 통신·타이밍 제어부(20)는, 참조 신호 생성부(27)를 향하여, 참조 신호 RAMP 생성용의 제어 데이터 CN4를 공급한다.
이것을 받아서, 참조 신호 생성부(27)는, 전압 비교부(252)의 한쪽의 입력 단자 RAMP로의 비교 전압으로서, 전체적으로 톱니바퀴형상(RAMP 형상)으로 시간 변화시킨 계단 형상의 파형(RAMP 파형)을 입력한다. 전압 비교부(252)는, 이 RAMP 파형의 비교 전압과 화소부(10)로부터 공급되는 임의의 수직 신호선(19)(Vx)의 화소 신호 전압을 비교한다.
전압 비교부(252)의 입력 단자 RAMP로의 참조 신호 RAMP의 입력과 동시에, 전압 비교부(252)에 있어서의 비교 시간을, 행마다 배치된 카운터부(254)에서 계측하기 위해, 참조 신호 생성부(27)로부터 발생되는 램프 파형 전압에 동기하여 (t10), 카운터부(254)의 클럭 단자에 통신·타이밍 제어부(20)로부터 카운트 등에 의한을 입력하고, 1회째의 카운트 동작으로서, 초기값 “0”부터 다운 카운트를 개시한다. 즉, 마이너스의 방향으로 카운트 처리를 개시한다.
전압 비교부(252)는, 참조 신호 생성부(27)로부터의 램프 형상의 참조 신호 RAMP와 수직 신호선(19)을 통하여 입력되는 화소 신호 전압 Vx를 비교하고, 쌍방의 전압이 동일하게 되었을 때에, 콤퍼레이터 출력을 H레벨로부터 L레벨로 반전시킨다(t12). 즉, 리세트 성분 Vrst 에 따른 전압 신호와 참조 신호 RAMP를 비교하여, 리세트 성분 Vrst의 크기에 대응한 시간 경과 후에 액티브 로우(L)의 펄스 신호를 생성하여, 카운터부(254)에 공급한다.
이 결과를 받아서, 카운터부(254)는, 콤퍼레이터 출력의 반전과 거의 동시에 카운트 동작을 정지하고, 그 시점의 카운트값을 화소 데이터로서 래치(유지·기억)함으로써 AD 변환을 완료한다(t12). 즉, 전압 비교부(252)에 공급하는 램프 형상의 참조 신호 RAMP의 생성과 동시에 다운 카운트를 개시하고, 비교 처리에 의해서 액티브 로우(L)의 펄스 신호가 얻어질 때까지 클럭 CK0으로 카운트(계수)함으로써, 리세트 성분 Vrst의 크기에 대응한 카운트값을 얻는다.
통신·타이밍 제어부(20)는, 소정의 다운 카운트 기간을 경과하면(t14), 전압 비교부(252)로의 제어 데이터의 공급과, 카운터부(254)로의 카운트 클럭 CK0의 공급을 정지한다. 이에 의해, 전압 비교부(252)는, 램프 형상의 참조 신호 RAMP의 생성을 정지한다.
이 1회째의 판독시에는, 화소 신호 전압 Vx에 있어서의 리세트 레벨 Vrst를 전압 비교부(252)에서 검지하여 카운트 동작을 행하고 있기 때문에, 단위 화소(3)의 리세트 성분 ΔV를 판독하고 있는 것으로 된다.
이 리세트 성분 ΔV내에는, 단위 화소(3)마다 변동되는 잡음이 오프셋으로서 포함되어 있다. 그러나, 이 리세트 성분 ΔV의 변동은 일반적으로 작고, 또한 리세트 레벨 Vrst는 대체로 전체 화소 공통이기 때문에, 임의의 수직 신호선(19)의 화소 신호 전압 Vx에 있어서의 리세트 성분 ΔV의 출력값은 대략 기지이다.
따라서, 1회째의 리세트 성분 ΔV의 판독시에는, RAMP 전압을 조정함으로써, 다운 카운트 기간(t10∼t14; 비교 기간)을 짧게 하는 것이 가능하다. 본 실시예에서는, 리세트 성분 ΔV에 대한 비교 처리의 최장 기간을, 7비트분의 카운트 기간(128 클럭)으로 하여, 리세트 성분 ΔV의 비교를 행하고 있다.
계속되는 2회째의 판독시에는, 리세트 성분 ΔV 외에, 단위 화소(3)마다의 입사광량에 따른 전기 신호 성분 Vsig를 판독하여, 1회째의 판독과 마찬가지의 동작을 행한다. 즉, 우선 통신·타이밍 제어부(20)는, 모드 제어 신호 CN5를 하이 레벨로 하여 카운터부(254)를 업 카운트 모드로 설정한다(t18). 그리고, 임의의 행 Hx의 단위 화소(3)로부터 수직 신호선(19)(V0, V1,…)으로의 2회째의 판독이 안정된 후, 통신·타이밍 제어부(20)는, 참조 신호 생성부(27)를 향하여, 참조 신호 RAMP 생성용의 제어 데이터 CN4를 공급한다.
이것을 받아서, 참조 신호 생성부(27)는, 전압 비교부(252)의 한쪽의 입력 단자 RAMP로의 비교 전압으로서, 전체적으로 톱니바퀴형상(RAMP 형상)으로 시간 변화시킨 계단 형상의 파형(RAMP 파형)을 입력한다(t20). 전압 비교부(252)는, 이 RAMP 파형의 비교 전압과 화소부(10)로부터 공급되는 임의의 수직 신호선(19)(Vx)의 화소 신호 전압을 비교한다.
전압 비교부(252)의 입력 단자 RAMP로의 참조 신호 RAMP의 입력과 동시에, 전압 비교부(252)에 있어서의 비교 시간을, 행마다 배치된 카운터부(254)에서 계측하기 위해, 참조 신호 생성부(27)로부터 발생되는 램프 파형 전압에 동기하여(t20), 카운터부(254)의 클럭 단자에 통신·타이밍 제어부(20)로부터 카운트 클럭 CK0을 입력하고, 2회째의 카운트 동작으로서, 1회째의 판독시에 취득된 단위 화소(3)의 리세트 성분 ΔV에 대응하는 카운트값으로부터, 1회째와는 반대로 업 카운트를 개시한다. 즉, 플러스의 방향으로 카운트 처리를 개시한다.
전압 비교부(252)는, 참조 신호 생성부(27)로부터의 램프 형상의 참조 신호 RAMP와 수직 신호선(19)을 통하여 입력되는 화소 신호 전압 Vx를 비교하여, 쌍방의 전압이 동일하게 되었을 때에, 콤퍼레이터 출력을 H레벨로부터 L레벨로 반전시킨다(t22). 즉, 신호 성분 Vsig에 따른 전압 신호와 참조 신호 RAMP를 비교하여, 신호 성분 Vsig의 크기에 대응한 시간 경과 후에 액티브 로우(L)의 펄스 신호를 생성하여, 카운터부(254)에 공급한다.
이 결과를 받아서, 카운터부(254)는, 콤퍼레이터 출력의 반전과 거의 동시에 카운트 동작을 정지하고, 그 시점의 카운트값을 화소 데이터로서 래치(유지·기억)함으로써 AD 변환을 완료한다(t22). 즉, 전압 비교부(252)에 공급하는 램프 형상의 참조 신호 RAMP의 생성과 동시에 다운 카운트를 개시하고, 비교 처리에 의해서 액티브 로우(L)의 펄스 신호가 얻어질 때까지 클럭 CK0으로 카운트(계수)함으로써, 신호 성분 Vsig의 크기에 대응한 카운트값을 얻는다.
통신·타이밍 제어부(20)는, 소정의 다운 카운트 기간을 경과하면(t24), 전압 비교부(252)로의 제어 데이터의 공급과, 카운터부(254)로의 카운트 클럭 CK0의 공급을 정지한다. 이에 의해, 전압 비교부(252)는, 램프 형상의 참조 신호 RAMP의 생성을 정지한다.
이 2회째의 판독시에는, 화소 신호 전압 Vx에 있어서의 신호 성분 Vsig를 전압 비교부(252)에서 검지하여 카운트 동작을 행하고 있기 때문에, 단위 화소(3)의 신호 성분 Vsig를 판독하고 있는 것으로 된다.
여기서, 본 실시예에 있어서는, 카운터부(254)에 있어서의 카운트 동작을, 1회째의 판독시에는 다운 카운트, 2회째의 판독시에는 업 카운트로 하고 있기 때문에, 카운터부(254) 내에서 자동적으로, 수학식 1로 나타내는 감산이 행해지고, 이 감산 결과에 따른 카운트값이 n비트의 디지털값으로서 카운터부(254)에 유지된다.
(2회째의 비교 기간에 있어서의 카운트값)-(1회째의 비교 기간에 있어서의 카운트값) …(1)
여기서, 수학식 1은, 수학식 2와 같이 변형할 수 있고, 결과적으로는, 카운터부(254)에 유지되는 카운트값은 신호 성분 Vsig에 따른 n비트의 디지털값으로 된다.
(2회째의 비교기간)-(1회째의 비교기간)
=(신호 성분 Vsig1 + 리세트 성분 ΔV1 + 컬럼 AD 회로(25)의 오프셋 성분)-(리세트 성분 ΔV1 + 컬럼 AD 회로(25)의 오프셋 성분)
=(신호 성분 Vsig1) …(2)
즉, 상술한 바와 같이 하여, 1회째의 판독시에 있어서의 다운 카운트와 2회째의 판독시에 있어서의 업 카운트와 같은, 2회의 판독과 카운트 처리에 의한 카운터부(254) 내에서의 감산 처리에 의해서, 단위 화소(3)마다의 변동을 포함한 리세트 성분 ΔV와 컬럼 AD 회로(25)마다의 오프셋 성분을 제거할 수 있어, 단위 화소(3)마다의 입사광량에 따른 전기 신호 성분 Vsig만을 간이한 구성으로 취출할 수 있다. 이 때, 리세트 잡음도 제거할 수 있다는 이점이 있다.
따라서, 본 실시예의 컬럼 AD 회로(25)는, 아날로그의 화소 신호를 디지털의 화소 데이터로 변환하는 디지털 변환부로서 뿐만 아니라, CDS(Correlated Double Sampling ; 상관 2중 샘플링) 처리 기능부로서도 동작하게 된다.
또한, 수학식 2에서 얻어지는 카운트값이 나타내는 화소 데이터는 플러스의 신호 전압을 나타내기 때문에, 보수 연산 등이 불필요하게 되어, 기존의 시스템과의 친화성이 높다.
여기서, 2회째의 판독시에는, 입사광량에 따른 전기 신호 성분 Vsig를 판독하기 때문에, 광량의 대소를 넓은 범위에서 판정하기 위해서, 업 카운트 기간(t20∼t24; 비교 기간)을 넓게 취하여, 전압 비교부(252)에 공급하는 램프 전압을 크게 변화시킬 필요가 있다.
그래서 본 실시예에서는, 신호 성분 Vsig에 대한 비교 처리의 최장 기간을, 10 비트분의 카운트 기간(1024 클럭)으로 하여, 신호 성분 Vsig의 비교를 행하고 있다. 즉, 리세트 성분 ΔV(기준 성분)에 대한 비교 처리의 최장 기간을, 신호 성분 Vsig에 대한 비교 처리의 최장 기간 보다도 짧게 한다. 리세트 성분 ΔV(기준 성분)과 신호 성분 Vsig의 쌍방의 비교 처리의 최장 기간 즉 AD 변환 기간의 최대값을 동일하게 하는 것이 아니고, 리세트 성분 ΔV(기준 성분)에 대한 비교 처리의 최장 기간을 신호 성분 Vsig에 대한 비교 처리의 최장 기간 보다 짧게 함으로써, 2회에 걸친 토탈 AD 변환 기간이 짧아지도록 연구한다.
이 때, 2회에 걸친 총 처리 시간은, 1행 기간(1수평 처리 기간) 내에 들어가도록 한다. 이 조정은, 신호의 최대 폭(다이내믹 레인지)에 할당하는 비트 수와 1비트에 할당하는 카운트 클럭 CK0의 주기 설정으로 행할 수 있다. 참조 신호 생성부(27)로부터 발생되는 참조 신호 RAMP는, 신호의 최대 폭(다이내믹 레인지)를 커버하도록 한다.
참조 신호 RAMP의 기울기나 카운트 클럭 CK0의 주기를 일정하게 한 경우, 비트 수를 조정함으로써, AD 변환 기간을 조정할 수 있다. 예를 들면, 비트 수를 “m”줄이면, AD 변환 기간을 1/(2^m;“^”은 누승을 나타낸다)로 할 수 있다. 또한, 카운트 클럭 CK0의 주기를 일정하게 하고, 참조 신호 RAMP의 기울기를 1/k배 하면, 신호에 대한 계수(게인)를 k배로 할 수 있다.
또한, 기준 성분과 신호 성분의 각 AD 변환 기간을 서로 다른 것으로 하는 경우, 1회째와 2회째의 비교 비트 수가 서로 다르지만, 통신·타이밍 제어부(20)로부터 제어 데이터를 참조 신호 생성부(27)에 공급하고, 이 제어 데이터에 기초하여 참조 신호 생성부(27)에서 램프 전압을 생성하도록 함으로써, 램프 전압의 기울기 즉 참조 신호 RAMP의 변화율을 1회째와 2회째에서 동일하게 한다. 디지털 제어로 램프 전압을 생성하기 때문에, 램프 전압의 기울기를 1회째와 2회째에서 동일하게 하는 것이 용이하다. 이에 의해, AD 변환의 정밀도를 동일하게 할 수 있기 때문에, 업 다운 카운터에 의한 수학식 1로 나타낸 감산 결과가 정확하게 얻어진다.
2회째의 카운트 처리가 완료된 후의 소정의 타이밍에서(t28), 통신·타이밍 제어부(20)는 수평 주사 회로(12)에 대하여 화소 데이터의 판독을 지시한다. 이것을 받아서, 수평 주사 회로(12)는, 제어선(12c)을 통하여 카운터부(254)에 공급하는 수평 선택 신호 CH(i)를 순차적으로 시프트시킨다.
이렇게 함으로써, 카운터부(254)에 기억·유지한 수학식 2로 나타내어지는 카운트값, 즉 n비트의 디지털 데이터로 표시된 화소 데이터가, n개의 수평 신호선(18)을 통하여, 순차적으로, 컬럼 처리부(26)밖이나 화소부(10)를 갖는 칩밖으로 출력 단자(5c)로부터 출력되고, 그 후, 순차적으로 행마다 마찬가지의 동작이 반복됨으로써, 2차원 화상을 나타내는 영상 데이터 D1이 얻어진다.
이와 같이, 기준 성분(리세트 성분)과 참인 신호 성분에 대하여 카운트 처리하여 AD 변환을 행할 때에, 동일한 처리 대상의 화소 신호에 대하여 다운 카운트 동작과 업 카운트 동작을 전환하여(구체적으로는 반대의 모드로) 카운트 처리를 행함과 함께, 기준 성분(리세트 성분)과 참인 신호 성분 중 어느 한쪽(전술한 예에서는 기준 성분)에 대하여 취득한 디지털 데이터(카운트값)를 다른쪽(전술한 예에서는 신호 성분)의 카운트 처리의 초기값으로 함으로써, 다른쪽(전술한 예에서는 신 호 성분)의 카운트 처리에 의해 AD 변환을 완료한 시점에, 자동적으로 쌍방의 차분 결과의 디지털 데이터를 취득하는, 즉, 기준 성분과 신호 성분을 포함하여 표시되는 아날로그의 화소 신호의 기준 성분과 신호 성분과의 차 신호 성분을 디지털 데이터로 변환할 수 있다.
<제1 실시예; 공간 차분 처리의 동작>
도 3은, 도 1에 도시한 제1 실시예의 고체 촬상 장치(1)의 컬럼 AD 회로(25)에 있어서의 공간 차분 처리시의 동작을 설명하기 위한 타이밍차트이다. 공간 차분 처리는, 실질적으로 동일 시각에 취득된 1필드 내의 화상에 있어서, 상이한 화소 위치의 복수의 화소 신호 사이에서 감산 처리를 행하는 처리이다.
또한, “실질적으로 동일 시각에 취득되었다”고 기술한 것은, 수평 행(주사선)마다 주사하는 시간만큼 축적 기간이 어긋난다고 하는, CMOS 센서 특유의 사정에 의한 것이다. 모든 수평 행이 동일한 축적 기간으로 되도록, 예를 들면 메카니컬 셔터를 병용하거나, 혹은 CMOS 센서에 글로벌 노광의 기능을 추가하거나 함으로써, 완전하게 동일 시각에 취득된 것으로 할 수 있다.
공간 차분 처리의 전형예로서는, 인접하는 복수 행(3행 이상이라도 좋다)의 화소 신호를 처리 대상으로 하는 수직 열 방향의 차분 처리나, 동일 행에 있어서의 인접하는 복수(3이상이라도 좋다)의 화소 위치의 화소 신호를 처리 대상으로 하는 수평 행 방향의 차분 처리가 있다. 이하에서 설명하는 제1 실시예의 공간 차분 처리 동작은, 수직 열 방향의 차분 처리이다.
또한, “1필드 주기”는, 촬상면 상을 2차원 주사하여 화상을 판독하는 기간 (구체적으로는 1수직 주사 주기)이고, “1프레임 주기”는, 촬상면 상의 전체 화소에서 화상을 형성하는 데 요하는 기간이다. 모든 행을 순서대로 수직 방향으로 주사하는 순차 주사(프로그레시브 주사)를 행하는 경우에는, “1필드 주기”가 “1프레임 주기”로 된다. 이에 대하여, 한쪽의 수직 주사시에는 행을 씨닝하여 순서대로 수직 방향으로 주사함과 함께, 다른쪽의 수직 주사시에는 한쪽의 수직 주사시에 씨닝한 행을 보완하도록 수직 방향으로 주사하는 비월 주사(인터레이스 주사)를 행하는 경우에는, “k필드”가 “1프레임”으로 된다. “k”는 씨닝의 정도에 의한 것으로, 통상은, k=2로 한다. 또한, 순차 주사인지 비월 주사인지에 상관없이, 촬상면 상을 2차원 주사하여 화상을 판독하는 1수직 주사 주기를, 광의의 “1프레임”이라고 하는 경우도 있다. 본원 명세서에 있어서도, 이하의 설명에 있어서의 프레임은 광의의 프레임의 의미로 사용한다.
카운터부(254)는, n비트의 디지털값을 판독한 후에도, 그 디지털값을 카운터부(254) 내부에 유지할 수 있다. 공간 차분 처리시에는, 카운터부(254)의 데이터 유지 특성을 이용하여, 복수의 화소 신호에 대한 디지털 감산 처리를 행한다. 이하 구체적으로 설명한다.
도 3에 도시하는 바와 같이, 1번째의 화소 신호 V1에 대하여, 1회째의 판독시에 다운 카운트 처리를 하고, 2회째의 판독시에 업 카운트 처리를 행함으로써 카운터부(254) 내에서의 감산 처리에 의해서, 단위 화소(3)의 입사광량에 따른 전기 신호 성분 Vsig1만을 취출할 수 있다(t10∼t24). 이 때의 카운터부(254)에 유지되는 수학식 2로 표시되는 카운트값은, 플러스의 신호 전압 Vsig1을 나타내는 n비트 의 디지털값이다.
2번째의 처리 대상의 화소 신호에 대해서는, 1회째의 판독시에 업 카운트 처리를 하고 2회째의 판독시에 다운 카운트 처리를 행하는, 즉 1번째의 처리 대상의 화소 신호에 대한 AD 변환 처리시의 카운트 모드의 조합과는 반대의 조합으로 AD 변환 처리를 행한다(t30∼t44). 이에 의해, 카운터부(254) 내에서 자동적으로, 수학식 1로 나타내는 감산이 행해지고, 이 감산 결과에 따른 카운트값이 카운터부(254)에 유지된다.
여기서, 2번째의 처리 대상의 화소 신호 V2에 대한 AD 변환 처리시에는, 1번째의 처리 대상의 화소 신호에 대한 AD 변환 처리시의 카운트 모드의 조합과는 반대의 조합으로 AD 변환 처리를 행하기 때문에, 카운터부(254)에 유지되는 카운트값은, 수학식 3에 도시하는 바와 같이 신호 성분 Vsig2에 따른 것으로 됨과 함께, 마이너스의 신호 전압(-Vsig2)을 나타내는 n비트의 디지털값이다.
(2회째의 비교기간)-(1회째의 비교기간)
=-(신호 성분 Vsig2 + 리세트 성분 ΔV2 + 컬럼 AD 회로(25)의 오프셋 성분)+(리세트 성분 ΔV2 + 컬럼 AD 회로(25)의 오프셋 성분)
=-(신호 성분 Vsig2) …(3)
따라서, 1번째의 처리 대상의 화소 신호 V1에 대한 2회째의 카운트 처리가 완료된 후에, 2번째의 처리 대상의 화소 신호 V2에 대하여, 1회째의 업 카운트 처리를 개시할 때에, 카운터부(254)에 유지되어 있는 카운트값을 리세트하지 않고 계 속해서 카운트 처리를 행하면, 수학식 3에 대하여 수학식 2의 카운트값이 가산된다. 따라서, 2번째의 처리 대상의 화소 신호 V2에 대한 2회째의 카운트 처리가 완료된 후에 카운터부(254)에 유지되는 카운트값은, 수학식 4로 나타내는 바와 같이 2개의 화소 신호 V1, V2 사이에서의 차분(감산) 연산의 결과(Vsig1-Vsig2)를 나타내는 n비트의 디지털값으로 된다.
최초의 화소 신호에 대한 카운트값
+(2회째의 비교기간)-(1회째의 비교기간)
=-(신호 성분 Vsig + 리세트 성분 ΔV + 컬럼 AD 회로(25)의 오프셋 성분)+(리세트 성분 ΔV + 컬럼 AD 회로(25)의 오프셋 성분)
=-(신호 성분 Vsig1)-(신호 성분 Vsig2) …(4)
또한, 도시를 생략하지만, 도 3에 도시한 예와는 반대로, 1번째의 화소 신호 V1에 대하여, 1회째의 판독시에 업 카운트 처리를 하고 2회째의 판독시에 다운 카운트 처리를 행하는 한편, 2번째의 처리 대상의 화소 신호 V2에 대하여, 1회째의 카운트 처리를 개시할 때에, 카운터부(254)에 유지되어 있는 카운트값을 리세트하지 않고, 1회째의 판독시에 다운 카운트 처리를 하고 2회째의 판독시에 업 카운트 처리를 행하도록 하면, 2번째의 처리 대상의 화소 신호 V2에 대한 2회째의 카운트 처리가 완료된 후에 카운터부(254)에 유지되는 카운트값은, 2개의 화소 신호 V1, V2 사이에서의 차분(감산) 연산의 결과(Vsig2-Vsig1)로 된다.
이와 같이, Hy행의 AD 변환 처리가 완료된 후에 카운터부(254)를 리세트하지 않고, 리세트 성분 ΔV와 신호 성분 Vsig에 대하여, Hy행의 AD 변환 처리시의 카운트 모드의 조합과 반대의 조합으로 Hy+1행의 AD 변환 처리를 행하도록 함으로써, 컬럼 AD 회로(25)의 카운터부(254)에는, 동일 수직 열에 있어서의 Hy행과 Hy+1행의 감산 결과가 유지되게 되어, 2행에 대한 차분 처리를 실현할 수 있다.
2번째의 화소 신호 V1에 대하여, 2회째의 카운트 처리가 완료된 후의 소정의 타이밍에서(t48), 통신·타이밍 제어부(20)는 수평 주사 회로(12)에 대하여 화소 데이터의 판독을 지시한다. 이것을 받아서, 수평 주사 회로(12)는, 제어선(12c)을 통하여 카운터부(254)에 공급하는 수평 선택 신호 CH(i)를 순차적으로 시프트시킨다.
이렇게 함으로써, 카운터부(254)에 기억·유지한 수학식 4로 나타내어지는 카운트값, 즉 2개의 화소 신호 V1, V2 사이에서의 차분(감산) 연산의 결과(Vsig2-Vsig1)를 나타내는 n비트의 디지털 데이터가, n개의 수평 신호선(18)을 통하여, 순차적으로 컬럼 처리부(26)밖이나 화소부(10)를 갖는 칩밖으로 출력 단자(5c)로부터 출력되고, 그 후, 순차적으로 2행마다 마찬가지의 동작이 반복됨으로써, 인접하는 2행의 2개의 화소 신호 사이에서의 차분(감산) 연산의 결과를 나타내는 2차원의 차분 화상을 표시하는 연산 데이터 D2가 얻어진다. 이 차분 연산 결과의 화상은, 수직 방향(센서면 세로 방향)으로는 해상도를 1/2로 한 화상으로 되고, 화상 데이터량이 1/2로 압축되게 된다.
본 실시예에서는, 인접하는 2행의 차분 처리에 대하여 설명했지만, 3행 이상에 걸쳐, 감산 처리를 포함하는 곱합 연산을 실행할 수도 있다. 이 때, 처리 대상 의 화소 수(본 예에서는 행 수)를 m으로 하면, 화상 데이터량을 1/m로 압축할 수 있다.
이와 같이, 제1 실시예의 고체 촬상 장치(1)에 따르면, 동일한 단위 화소(3)의 화소 신호에 있어서의 기준 성분(리세트 성분)과 신호 성분에 대하여, 카운트 모드의 조합을 반대로 하여 카운트 동작을 반복해서 행함으로써, 화소 신호의 기준 성분과 신호 성분과의 차 신호 성분을 디지털 데이터로 변환할 수 있음과 함께, 상이한 복수(전례에서는 인접하는 2행분)의 단위 화소(3)의 화소 신호에 대하여, 카운트 모드의 조합을 반대로 하여 카운트 동작을 반복해서 행함으로써, 복수의 화소 신호 사이에서의 차분(감산) 연산을 실현할 수도 있다.
예를 들면, 카운터부(254)는, 복수의 단위 화소(3)의 화소 신호에 대하여 각각 카운트 처리하여 AD 변환을 행할 때에, 각 화소 신호 중의 한쪽에 대하여 취득한 디지털 데이터를 다른쪽의 화소 신호(이후의 카운트 처리의 대상 신호)의 카운트 처리의 초기값으로 함으로써, 복수의 단위 화소(3) 중의 다른쪽에 대하여 카운트 처리에 의해 AD 변환을 한 후에는, 자동적으로 쌍방의 곱합 연산 결과의 디지털 데이터를 취득한다.
여기서, 도 3에 도시하는 바와 같이, 각각에 대한 카운트 모드를 다른 모드(반대의 모드)로 하면, 이후의 카운트 처리시에 얻어지는 카운트값은, 복수의 단위 화소(3)의 화소 신호에 대한 감산 결과의 디지털 데이터를 취득할 수 있다. 이에 대하여 도시를 생략하지만, 각각의 신호 성분에 대한 카운트 모드를 동일하게 하면, 이후의 카운트 처리시에 얻어지는 카운트값은, 복수의 단위 화소(3)의 화소 신 호(상세하게는 참인 신호 성분)에 대한 가산 결과의 디지털 데이터를 취득할 수 있다. 이들을 조합함으로써, 각 단위 화소(3)로부터의 화소 신호(상세하게는 참인 신호 성분)에 대하여, 부호도 포함한 총합을 구하는 기능, 즉 곱합 연산을 실현할 수 있다.
<제2 실시예; 고체 촬상 장치의 구성; 파이프라인 처리>
도 4는, 본 발명의 제2 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도이다. 제2 실시예의 고체 촬상 장치(1)는, 제1 실시예의 고체 촬상 장치(1)에 대하여, 컬럼 AD 회로(25)의 구성을 변형하고 있다.
즉, 제2 실시예에 있어서의 컬럼 AD 회로(25)는, 카운터부(254)의 후단에, 이 카운터부(254)가 유지한 카운트 결과를 유지하는 n비트의 메모리 장치로서의 데이터 기억부(256)와, 카운터부(254)와 데이터 기억부(256) 사이에 배치된 스위치(258)를 구비하고 있다.
스위치(258)에는, 다른 수직 열의 스위치(258)와 공통으로, 통신·타이밍 제어부(20)로부터, 소정의 타이밍에서, 제어 펄스로서의 메모리 전송 지시 펄스 CN8이 공급된다. 스위치(258)는, 메모리 전송 지시 펄스 CN8이 공급되면, 대응하는 카운터부(254)의 카운트값을 데이터 기억부(256)로 전송한다. 데이터 기억부(256)는, 전송된 카운트값을 유지·기억한다.
또한, 카운터부(254)의 카운트값을 소정의 타이밍에서 데이터 기억부(256)에 유지시키는 구조는, 양자 사이에 스위치(258)를 배치하는 구성에 한정하지 않고, 예를 들면, 카운터부(254)와 데이터 기억부(256)를 직접 접속하면서, 카운터부 (254)의 출력 인에이블을 메모리 전송 지시 펄스 CN8로 제어함으로써 실현할 수도 있고, 데이터 기억부(256)의 데이터 페치 타이밍을 정하는 래치 클럭으로서 메모리 전송 지시 펄스 CN8을 이용하는 것이라도 실현할 수 있다.
데이터 기억부(256)에는, 수평 주사 회로(12)로부터 제어선(12c)을 통하여 제어 펄스가 입력된다. 데이터 기억부(256)는, 제어선(12c)을 통한 제어 펄스에 의한 지시가 있을 때까지는, 카운터부(254)로부터 페치한 카운트값을 유지한다.
수평 주사 회로(12)는, 컬럼 처리부(26)의 각 전압 비교부(252)와 카운터부(254)가, 각각이 담당하는 처리를 행하는 것과 병행하여, 각 데이터 기억부(256)가 유지하고 있던 카운트값을 판독하는 판독 주사부의 기능을 갖는다.
이러한 제2 실시예의 구성에 따르면, 카운터부(254)가 유지한 카운트 결과를 데이터 기억부(256)로 전송할 수 있기 때문에, 카운터부(254)의 카운트 동작 즉 AD 변환 처리와, 카운트 결과의 수평 신호선(18)으로의 판독 동작을 독립해서 제어 가능하고, AD 변환 처리와 외부(우선은 수평 신호선(18))로의 신호의 판독 동작을 독립·병행하여 행하는 파이프라인 동작을 실현할 수 있다.
<제2 실시예; 파이프라인 처리의 기본 동작>
도 5는, 도 4에 도시한 제2 실시예의 고체 촬상 장치(1)의 컬럼 AD 회로(25)에 있어서의 기본 동작을 설명하기 위한 타이밍차트이다. 컬럼 AD 회로(25)에 있어서의 AD 변환 처리는, 제1 실시예와 마찬가지이다. 여기서는 그 상세한 설명을 생략한다.
제2 실시예에 있어서는, 제1 실시예의 구성에, 데이터 기억부(256)를 추가한 것이고, AD 변환 처리를 비롯하는 기본적인 동작은 제1 실시예와 마찬가지이지만, 카운터부(254)의 동작전(t6)에, 통신·타이밍 제어부(20)로부터의 메모리 전송 지시 펄스 CN8에 기초하여, 이전행 Hx-1의 처리시에 있어서의 카운트 결과를 데이터 기억부(256)로 전송한다.
제1 실시예에서는, 처리 대상의 화소 신호에 있어서의 2회째의 판독 처리, 즉 AD 변환 처리가 완료된 후가 아니면 화소 데이터를 컬럼 처리부(26)의 외부로 출력할 수 없기 때문에, 판독 처리에는 제한이 있는 데 반해, 제2 실시예의 구성에서는, 처리 대상의 화소 신호에 있어서의 1회째의 판독 처리(AD 변환 처리)에 앞서서 이전회의 감산 처리 결과를 나타내는 카운트값을 데이터 기억부(256)로 전송하고 있기 때문에, 판독 처리에는 제한이 없다.
<제2 실시예; 고체 촬상 장치의 공간 차분 처리 동작>
도 6은, 도 4에 도시한 제2 실시예의 고체 촬상 장치(1)의 컬럼 AD 회로(25)에 있어서의 공간 차분 처리시의 동작을 설명하기 위한 타이밍차트이다.
도 5에 도시한 바와 같이, 제2 실시예에 있어서는, 처리 대상의 화소 신호에 있어서의 1회째의 판독 처리(AD 변환 처리)에 앞서서 이전회의 감산 처리 결과를 나타내는 카운트값을 데이터 기억부(256)로 전송하고 있기 때문에, 판독 처리에는 제한이 없다.
이렇게 함으로써, 도 6에 도시하는 바와 같이, 데이터 기억부(256)로부터 수평 신호선(18) 및 출력 회로(28)를 거친 외부로의 차분 데이터의 신호 출력 동작과, 현 행 Hx 및 다음 행 Hx+1의 판독 및 카운터부(254)의 카운트 동작을 이용한 차분 처리를 병행하여 행할 수 있어, 보다 효율이 좋은 신호 출력이 가능하게 된다.
도 7은, 공간 차분 처리에 있어서의 프레임 레이트와의 관계를 설명하는 타이밍차트이다. 도 3을 이용하여 설명한 바와 같이, 카운터부(254)의 업다운 카운트 기능을 사용하여 2행마다의 감산 처리를 실현하는 것에 의해 차분 화상을 취득함과 함께 데이터량을 압축할 수 있지만, 제2 실시예의 구성에서는 데이터 기억부(256)를 설치한 것으로, AD 변환과 데이터 판독을 동시 병행적으로 처리할 수 있다.
여기서 제2 실시예에 있어서는, 차분 처리의 대상으로 하는 모든 화소(본 예에서는 행)에 대한 총 AD 변환 기간이, 1행 내에 들어가도록 한다. 이렇게 함으로써, 총 AD 변환 시간을 1/2^m으로 저감함과 함께, 프레임 레이트를 2^m배 향상시킬 수 있다.
여기서, 처리 대상의 화소 수 2^m(“^”는 누승을 나타낸다)으로서, 총 AD 변환 시간을 1/2^m으로 하거나, 프레임 레이트를 2^m배로 하거나 하는데 있어서는, 참조 신호 RAMP의 기울기를 2^m배로 함과 함께, 카운트 클럭 CK0을 2^m배로 하는 방법이나, 참조 신호 RAMP의 기울기나 카운트 클럭 CK0을 변경하지 않고 비트 수를 저감시키는 방법 등이 있다.
후자의 경우, 신호의 최대 폭(다이내믹 레인지)에 할당하는 비트 분해능을 통상 시간과 동일하게 유지한 채로 신호의 최대 폭(다이내믹 레인지)을 커버하도록 하면, 각 단위 화소(3)에 대한 AD 변환 기간 즉 풀 스케일분(예를 들면 n비트 카운 트에 대하여 n비트분)의 AD 변환 기간을 1행분에 할당할 수 없기 때문에, 각 단위 화소(3)에 대한 최장 AD 변환 기간을 각각 1/2^m배로 짧게 할 필요가 있다. 참조 신호 RAMP의 기울기를 통상 처리 시간과 동일하게 하는 경우, 대체로, 비트 수를 “m”만큼 적게 할 필요가 있는 것을 의미한다.
즉, 참조 신호 RAMP의 기울기나 카운트 클럭 CK0을 변경하지 않고, 비트 분해능을 유지한 채로, 복수 화소의 연산을 1행 기간 내에 수용하기 위해서는, 처리 대상으로 하는 화소 수(본 예에서는 행 수)에 따라서, 카운트 처리의 비트 수를 상술한 바와 같이 조정할 필요가 있다.
즉, AD 변환 정밀도를 유지한 채로 AD 변환 기간을 짧게 할 수 없는 경우, 2^m개의 화소를 차분 처리의 처리 대상으로 하는 경우, 도 7의 타이밍차트에 있어서의 카운터부(254)의 각 2회째(즉 신호 성분 Vsig의 비교 기간)의 카운트 처리의 디지털 카운트를, “n-m” 비트까지로 하면 좋다.
예를 들면, 2행에 대하여 차분 처리를 행하는 경우에 있어서, 10비트로 카운트 처리를 행하는 경우, 본래는 1024 클럭 기간 비교를 행하지만, 9비트로 카운트 처리를 행하는, 즉 512 클럭 기간으로 삭감한다. 이 때, 참조 신호 생성부(27)의 DA 변환 회로(27a)에서 생성되는 참조 신호 RAMP의 시간 변화의 비율은 동일하게 한다. 이것은, AD 변환 정밀도, 즉 비트 분해능이 변화하지 않는 것을 의미한다.
본 예에서는, 도 7의 타이밍차트에 도시한 바와 같이, AD 변환 기간을 1/2로 단축함으로써, 카운트 클럭 CK0을 변경하지 않고, 또한 데이터 출력 레이트를 변경하지 않고 프레임 레이트를 2배로 할 수 있다.
또한, 프레임 레이트가 2배로 되면, 단위 화소당의 축적 시간은 1/2로 되고, 신호 진폭도 1/2로 되어 S/N이 저하할 가능성이 있다. 마찬가지로, 2^m(“^”는 누승을 나타낸다)행을 처리 대상의 단위로 해서 감산을 실행하여 AD 변환 기간을 1/m로 삭감한 경우, 프레임 레이트가 m배로 된다. 이 때, n비트의 AD 변환 정밀도를 n-m 비트로 저감함으로써, S/N의 열화의 가능성은 있지만 프레임 레이트를 향상시킬 수 있다.
<공간 차분 처리의 이용 형태; 1차원 에지 검출>
도 8a 내지 도 9는, 제1 혹은 제2 실시예의 구성에 있어서의 공간 차분 처리의 이용 형태의 제1 예를 설명하는 도면이다. 도 6이나 도 7을 이용하여 설명한 바와 같이, 카운터부(254)의 업다운 카운트 기능을 사용하여 2행마다의 감산 처리를 실현함으로써 차분 화상을 취득할 수 있지만, 그 하나의 이용 형태로서는, 컬럼 처리부(26)의 외부에 특수한 회로를 이용하지 않고, 에지 추출 처리의 기능을 실현할 수 있게 된다.
예를 들면, 도 8a 내지 도 8c는, 에지 검출 기능을 설명하는 도면이다. 카운터부(254)에서 열 방향으로 차분 처리를 행하면, 2행마다 즉 수직 주사 방향으로 서로 이웃하는 화소 사이에서 감산이 이루어져 에지 검출을 할 수 있게 된다. 이와 같이, 수직 주사 방향으로 서로 이웃하는 화소의 신호를 감산하는 동작을 하면, 도 8a에 도시하는 바와 같이, 피사체 중에 주사 방향에 있는 백과 흑의 경계에서 신호 강도가 가장 강해진다. 즉, 포토다이오드 등의 전하 생성부의 신호 레벨이 일정하게 되어 있는 부분에서는 차분 화상에는 출력이 나타나지 않지만, 신호 레벨 이 변화하는 경계 부분에 도달하면 차분 출력이 얻어지므로, 이에 의해 에지 검출을 행할 수 있다. 이 수직 방향의 에지 검출 처리를 복수의 수직 열에 대하여 처리함으로써, 수평 행렬 방향의 직선 검출 처리를 실현할 수 있다.
단, 도 7을 이용하여 설명한 차분 처리에서는, 2행마다의 감산 처리를 행하기 때문에, 백과 흑의 경계가 정확히 2행의 반복과 동기한 위치에 있으면, 도 8b에 도시하는 바와 같이, 백과 흑의 경계 부분에서는 신호 강도가 강해지는 사상이 발생하지 않는다.
이 문제를 해소하기 위해서는, 2행마다의 감산 처리를, 1행씩 어긋나게 하면서 행하는 축차 처리로 하는 것이 좋다. 이를 위해서는, 수직 주사 회로(14)는, 수평 행을 수직 방향으로 2행씩 순서대로 주사하는 것이 아니고, 수직 디코더(14a)에 의한 어드레스 디코드 처리에 의해, 임의의 행선 Hy를 선택할 수 있도록 함으로써, 대응하는 임의의 2행을 선택하도록 한다.
이 경우, 도 9에 도시하는 타이밍차트와 같이, 프레임 레이트를 통상의 상태로 함과 함께, AD 변환 기간을 1/2로 단축한다. 이 경우에도, 카운트 클럭 CK0을 변경하지 않고, 또한 데이터 출력 레이트를 변경하지 않고, 프레임 레이트를 통상대로 할 수 있다.
또한, 랜덤 잡음 등의 성분에 의한 오판정을 방지하기 위해, 에지 판정시에는 임계값 처리를 행하는 것이 좋다. 즉, 컬럼 처리부(26)의 후단에 접속된 출력 회로(23) 혹은 출력 회로(28)의 후단에 접속되는 도시하지 않은 디지털 신호 처리부에서, 수학식 4에서 구한 2화소간의 차분 결과를 나타내는 디지털값이 일정 이상 인 경우에, 에지가 검출된 것이라고 판정하는 것이 좋다.
또한, 전하의 요동 등에 기인하여 발생하는 샷 잡음(shot noise)은, 신호의 크기의 평방근에 비례하는, 즉 피사계가 밝고 휘도 레벨이 큰 경우에는 샷 잡음의 레벨이 커지는 특질을 가지고 있기 때문에, 판정의 임계값을 일정하게 하면, 피사계가 극단적으로 밝은 경우나 극단적으로 어두운 경우에는, 에지를 정밀도 좋게 검출할 수 없다고 하는 문제를 발생시킬 수 있다. 이것을 피하기 위해, 피사체의 콘트라스트가 높은 경우나 피사계가 어두운 경우에는 판정의 임계값을 높이는 한편, 피사체의 콘트라스트가 낮은 경우나 피사계가 밝은 경우에는 판정의 임계값을 낮추는 등, 상황에 따라서 에지 판정의 임계값을 조정하는 것이 좋다. 이렇게 함으로써, 정밀도 좋게 에지를 검출 할 수 있게 된다.
<공간 차분 처리의 이용 형태; 패턴 매칭>
도 10a 내지 도 10b는, 제1 혹은 제2 실시예의 구성에 있어서의 공간 차분 처리의 이용 형태의 제2 예를 설명하는 도면이다. 제2 예에서는, 패턴 매칭을 설명한다. 패턴 매칭도 에지 검출과 마찬가지의 개념으로 처리할 수 있고,예를 들면 추출하려고 하고 있는 패턴과 동일한 감산 패턴의 조합으로 주사함으로써, 도 10a에 도시하는 검지 결과의 출력 이미지와 같이, 감산 패턴의 조합과 동일한 모양의 부분으로부터 가장 강한 신호가 얻어진다. 이것은, 1차원의 공간 필터를 통과하는 것과 동일한 조작에 해당하고, 상기에서 나타낸 제1 및 제2 실시예의 구성에 따르면, 외부에 특수한 회로를 이용하지 않고, 패턴 매칭 기능을 실현할 수 있다.
단, 도 7을 이용하여 설명한 차분 처리에서는, 2행마다의 감산 처리를 행하 기 때문에, 검지 대상의 패턴 배치에 대하여 1화소분 어긋나게 서치하면, 도 10b에 도시하는 바와 같이, 검지 대상의 패턴과 합치하지 않는 경우에도 에지 부분이 검지되는 경우가 있다. 이 문제를 해소하기 위해서는, 1행분 어긋나게 한 감산 패턴의 조합으로도 주사함과 함께, 양쪽의 검지 결과를 1행분 어긋나게 하여 논리곱(AND)을 취하거나, 혹은, 검지 결과의 이미지 데이터를 가산하면 좋다. 논리곱을 취하면, 검지 대상의 패턴과 합치하지 않는 부분을 완전하게 제거할 수 있다. 또한 데이터 가산을 하면, 검지 대상의 패턴과 합치하는 부분의 농도가 강조됨과 함께, 합치하지 않는 부분의 농도가 저감되므로, 추출해야 할 부분이 더욱 강조된다.
이상 설명한 바와 같이, 제1 및 제2 실시예의 고체 촬상 장치에 따르면, 업다운 카운터를 이용하면서, 그 처리 모드를 전환하여 2회에 걸쳐 카운트 처리를 행하도록 했다. 또한, 행렬 형상으로 단위 화소(3)가 배열된 구성에 있어서, 컬럼 AD 회로(25)를 수직 열마다 설치한 열 병렬 컬럼 AD 회로로 구성했다.
이 때문에, 기준 성분(리세트 성분)과 신호 성분의 감산 처리가 2회째의 카운트 결과로서 수직 열마다 직접 취득할 수 있고, 기준 성분과 신호 성분의 각각의 카운트 결과를 유지하는 메모리 장치를 카운터부가 구비하는 래치 기능으로 실현할 수 있어, AD 변환된 데이터를 유지하는 전용의 메모리 장치를 카운터와는 별도로 준비할 필요가 없다. 또한, 기준 성분과 신호 성분과의 차를 취하기 위한 특별한 감산기가 불필요하게 된다.
게다가, 이 감산 처리에서 얻어지는 참인 신호 성분을 복수 사용하여 곱합 연산 처리를 행할 때에도, 카운트 결과를 유지하는 메모리 장치를 카운터부가 구비 하는 래치 기능으로 실현할 수 있고, AD 변환된 데이터를 유지하는 전용의 메모리 장치를 카운터와는 별도로 준비할 필요가 없다.
이와 같이, AD 변환 결과를 유지할 만큼의 특별한 메모리나, 기준 성분과 신호 성분과의 차를 취하기 위한 특별한 감산기나, 곱합 연산 처리를 행하기 위한 특별한 감산기나 가산기 등의 주변 회로가 불필요하게 된다. 따라서, 회로 규모나 회로 면적을 적게 할 수 있어, 장치 전체적으로 코스트의 저감을 도모할 수 있고, 또한, 잡음의 증가나 전류, 소비 전력의 증대를 해소할 수 있다.
또한, 비교부와 카운터부에서 컬럼 AD 회로(AD 변환부)를 구성했으므로, 비트 수에 상관없이 카운터부를 동작시키는 카운트 클럭 1개와 카운트 모드를 제어하는 제어선으로 카운트 처리를 제어할 수 있고, 카운터부의 카운트값을 메모리 장치까지 유도하는 신호선이 불필요하게 되어, 잡음의 증가나 소비 전력의 증대를 해소할 수 있다.
즉, AD 변환 장치를 동일 칩 상에 탑재한 고체 촬상 장치(1)에 있어서, 전압 비교부(252)와 카운터부(254)를 쌍으로 하여 AD 변환부로서의 컬럼 AD 회로(25)를 구성함과 함께, 카운터부(254)의 동작으로서 다운 카운트와 업 카운트를 조합하여 사용하면서, 처리 대상 신호의 기본 성분(본 실시예에서는 리세트 성분)과 신호 성분과의 차를 디지털 데이터로 함으로써, 회로 규모나 회로 면적이나 소비 전력, 혹은 다른 기능부와의 사이의 인터페이스용 배선의 수나, 이 배선에 의한 노이즈나 소비 전류 등의 문제를 해소할 수 있다.
또한, 처리 모드로서, 차분 연산 처리 모드로 하면, 칩 외부의 메모리를 사 용하지 않고, 또한 열 병렬로 배치된 컬럼 AD 회로(25)의 모드 전환 가능한 업다운 카운트 기능을 이용함으로써, 추가 회로를 사용하지 않고, 행 단위로, 고정밀도의 차분 처리를 실현할 수 있다. 이것에 의해서, 에지 검출 처리나 직선 검출 처리 혹은 패턴 매칭 처리 등의 공간 차분 처리를 실현할 수 있다.
<제3 실시예; 고체 촬상 장치의 구성; 2차원 처리 대응; 그 1>
도 11은, 본 발명의 제3 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도이다. 제3 실시예의 고체 촬상 장치(1)는, 제2 실시예의 고체 촬상 장치(1)에 대하여, 행 방향에 대한 공간 차분 처리를 실현 가능하게 구성하는 기능 요소를 추가한 점에 특징을 갖는다. 여기서는, 도 3에 도시한 열 방향으로 2행 단위로 차분 연산을 행하는 것에 대응하여, 행 방향으로 2열 단위로 차분 연산을 행하는 “2행×2열” 대응의 사례로 설명한다.
구체적으로는, 행 방향에 대한 차분 처리를 행하는 주요한 기능 요소로서, 우선, 고체 촬상 장치(1)는, 출력 회로(28)에 n비트의 감산 처리를 행하는 디지털 연산부(Δ)(282)를 구비하고 있다. 컬럼 처리부(26)와 출력 회로(28)의 디지털 연산부(282) 사이는, n비트분의 수평 신호선(18)이 2계통(각각을 (18a), (18b)라고 한다) 준비되어 있다.
디지털 연산부(282)는, 열 방향 혹은 행 방향에 대한 컬럼 AD 회로(25)에 있어서의 곱합 연산 결과의 디지털 데이터를 복수 수취하고, 이 복수의 디지털 데이터에 기초하여, 컬럼 AD 회로(25)에 있어서의 열 방향 혹은 행 방향과 반대의 관계로 되는 방향에 대한 곱합 연산을 행한다. “반대의 관계로 되는 방향”이라 함 은, 컬럼 AD 회로(25)가 열 방향으로 처리하고 있으면 행 방향, 컬럼 AD 회로(25)가 행 방향으로 처리하고 있으면 열 방향이다. 본 실시예에서는, 컬럼 AD 회로(25)에서 열 방향의 곱합 연산을 행하고, 디지털 연산부(282)에서 행 방향의 곱합 연산을 행한다. 곱합 연산은 모두 차분 연산으로 한다.
본 실시예에 있어서는, 컬럼 처리부(26)와 디지털 연산부(282)에 의해, 복수의 처리 대상 신호의 곱합 연산 결과의 디지털 데이터를 취득하는 데이터 처리 장치가 구성된다. 전체적으로, 2차원의 곱합 연산 처리를 행한 디지털 데이터를 디지털 연산부(282)로부터 취득할 수 있게 구성된다.
홀수 열(2j-1)선 V1, V3, …(j=1 이상의 정의 정수, 이하 본 실시예에 있어서 동일)에 접속된 컬럼 AD 회로(25)는, n비트 폭의 수평 신호선(18a)을 경유하여 디지털 연산부(282)의 제1입력 단자에 접속되고, 짝수(2j) 열선 V2, V4, …에 접속된 컬럼 AD 회로(25)는, n비트 폭의 수평 신호선(18b)을 경유하여 디지털 연산부(282)의 제2 입력 단자에 접속되어 있다.
디지털 연산부(282)는, 수평 신호선(18a)을 통하여 입력되는 홀수 열의 2행분의 차분 처리로 얻어진 차분 데이터 D3a와, 수평 신호선(18b)을 통하여 입력되는 짝수 열의 2행분의 차분 처리로 얻어진 차분 데이터 D3b에 기초하여, 행 방향에 대하여, 2열분을 단위로 하는 차분 연산을 행하여, 최종적인 차분 데이터(디지털 차분 처리 신호) D3을 출력한다.
이 때의 차분 처리로서는, 도 3에 도시한 열 방향에 있어서의 2행 단위에서의 차분 연산과 마찬가지로, 동일한 계수로 하면서, 홀수 열의 차분 데이터 D3a로 부터 짝수 열의 차분 데이터 D3b를 뺌으로써, 차분 데이터 D3=D3a-D3b를 구하는 처리로 한다.
<제3 실시예; 고체 촬상 장치의 공간 차분 처리 동작; 2차원 처리 대응; 그 1>
도 12는, 도 11에 나타낸 제3 실시예의 고체 촬상 장치(1)의 컬럼 AD 회로(25)에 있어서의 공간 차분 처리시의 동작을 설명하기 위한 타이밍차트이다. 또한, 도 13a 및 도 13b는, 제3 실시예의 구성에 있어서의 공간 차분 처리의 이용 형태를 설명하는 도면이다.
매트릭스 형상으로 배치된 화소부(10)의 각 단위 화소(3)로부터 열 병렬의 컬럼 AD 회로(25)에 화소 신호를 판독하여 열 방향의 2행분에 대하여 차분 처리하는 동작, 즉 행선 Hx, Hx+1의 디지털 카운트값을 컬럼 AD 회로(25)를 이용하여 차분 처리하는 동작은, 상술한 제2 실시예와 마찬가지이다.
컬럼 AD 회로(25)의 카운터부(254)는, 취득한 차분 결과를 나타내는 디지털 카운트값을 데이터 기억부(256)로 전송하고, 데이터 기억부(256)는, 수평 신호선(18a, 18b)을 통하여 홀수 열선 및 짝수 열선의 행선 Hx, Hx+1의 차분 신호를 디지털 연산부(282)에 입력시킨다.
이때, 수평 주사 회로(12)로부터의 수평 주사 신호 CH(i)는, CH(1)과 CH(2), CH(3)와 CH(4), …와 같이, 2열마다 컬럼 AD 회로(25)의 데이터 기억부(256)에 유지된 디지털값을 수평 신호선(18a, 18b)에 동시에 출력한다.
도 12에 도시하는 타이밍차트의 출력 신호 A에는 홀수 열의 차분 데이터 D3a 가, 또한 출력 신호 B에는 짝수 열의 차분 데이터 D3b가 출력되고 있다. 예를 들면, 출력 신호 A의 선두 신호로부터, 1열째의 화소11과 화소21의 차분 결가 출력되고, 출력 신호 B의 선두 신호로부터, 2열째의 화소12와 화소22의 차분 결과가 출력된다.
따라서, 디지털 연산부(282)로부터 출력되는 차분 데이터 D3의 선두 출력은, 도 11에 도시하는 단위 화소(3)의, 1행 1열(화소11)과 2행 1열(화소21)과의 차분 “Vsig11-Vsig21 ”로부터, 1행 2열(화소12)과 2행 2열(화소22)과의 차분 “Vsig12-Vsig22 ”를 뺀 차분 데이터 D3=D3a-D3b의 결과가 출력된다.
또한, 이 제3 실시예에서는, 제2 실시예와 마찬가지로 데이터 기억부(256)를 설치하고 있고, 컬럼 AD 회로(25)의 카운터부(254)가 유지한 카운트 결과를 데이터 기억부(256)로 전송할 수 있기 때문에, 카운터부(254)의 카운트 동작과, 카운트 결과의 수평 신호선(18a, 18b)으로의 판독 동작을 독립해서 제어 가능하다.
여기서, 차분 처리의 대상으로 하는 화소 수에 기초하여, 카운트 처리의 비트 수를 조정함으로써, 다이내믹 레인지나 비트 분해능을 유지한 채로, AD 변환 시간을 저감하는 것도 가능하게 된다. 또한, 화소 신호의 리세트 레벨(기준 성분)을 취득하기 위한 통상 처리시의 비트 정밀도를 n비트로 하고, 처리 대상의 화소 수를 m(본 예에서는 4=2×2)으로 했을 때, 차분 처리시에는, AD 변환의 비트 수를 “m-1=3”만큼 저감하면, 참조 신호 RAMP의 기울기나 카운트 클럭 CK0을 변경하지 않고, AD 변환 시간을 1/m로 저감할 수 있다. 예를 들면, 도 12에 도시한 바와 같이 AD 변환의 비트 정밀도를 저감하고, 각각의 AD 변환 기간을 1/4로 단축함으로써, 프레임 레이트를 4배로 할 수 있다.
이상 설명한 바와 같이, 제3 실시예의 구성에 따르면, 디지털 연산부(282)에 의해 행 방향 차분 처리를 실현할 수 있다. 예를 들면, 카운터부(254)에서는 열 방향에 대한 차분 처리를 행하지 않고 카운트값을 데이터 기억부(256)를 경유하여 디지털 연산부(282)로 보내도록 하면, 디지털 연산부(282)에 의해 2열분에 대한 카운트값을 대상으로 해서 감산 처리하는 것이 가능하게 되고,결과적으로 2열의 화소의 차분 처리를 행하는 행 방향 차분 처리를 실현할 수 있다.
이 행 방향의 차분 처리를 단독으로 기능시킴으로써, 수평 방향으로 에지 검출을 할 수 있고, 이 수평 방향의 에지 검출 처리를 복수의 수평 행에 대하여 처리함으로써, 수직 열 방향의 직선 검출 처리를 실현할 수 있다. 행 방향에 대한 2열분의 차분 처리를 컬럼 처리부(26)의 외부에 설치한 디지털 연산부(282)에서 행하는 구성이기는 하지만, 열 방향에 대한 차분 처리에 관해서는 상기 제1이나 제2 실시예와 마찬가지의 효과를 향수할 수 있다.
단위 화소(3)로부터 수직 신호선(19)에는 전압 모드로 화소 신호를 출력하도록 하고 있다. 따라서, 단위 화소(3)에 전하 생성부에서 취득한 전하를 유지하는 플로팅 디퓨전 등의 메모리 기능 요소를 설치함으로써, 화소 신호를 수직 신호선(19)에 판독한 후에도, 단위 화소(3)의 신호 전하를 리세트할 때까지는, 전하 생성부에서 취득한 전하에 따른 전기 신호(전압 신호)를 출력시킬 수 있다. 이 성질을 이용하면, 단위 화소(3)로부터 동일한 화소 신호를 복수회 판독할 수 있다. 이에 의해, 제1이나 제2 실시예에서 나타낸 열 방향뿐만 아니라, 이 제3 실시예와 같이, 행 방향에 대해서도 차분 연산 처리를 행할 수 있도록 함으로써, 예를 들면, 고정밀도의 도형의 인식 기능을 실현할 수 있게 된다.
<공간 차분 처리의 이용 형태; 2열의 2차원>
예를 들면, 도 13a에 도시하는 바와 같이, 우선 열 방향으로 2행씩 차분 처리를 하여 열 방향에 1차원 형상으로 투영된 각 열의 에지 프로파일(열 방향 에지 검출 화상)을 취득하고, 이 후, 행 방향으로 2열씩 차분 처리를 하고 행 방향에 1차원 형상으로 투영된 각 행의 에지 프로파일(행 방향 에지 검출 화상)을 취득하고, 이들에서 얻어지는 2차원 형상의 에지 프로파일에 기초하여, 에지의 형태나 에지의 수를 해석하여 처리 대상 화상의 도형의 특징을 구하고, 이것을 기준의 템플릿과 비교하여 가장 유사한 것을 선택함으로써, 도형의 인식 기능을 실현할 수 있다.
또한, 도 3에 도시한 열 방향으로 2행 단위로 차분 연산을 행하는 열 방향 차분 처리와, 디지털 연산부(282)에 의한, 2열 단위로 차분 연산을 행하는 행 방향 차분 처리를 조합함으로써, 2행 2열의 차분 처리를 실현할 수 있게 된다. 이 2행 2열의 차분 처리의 이용 형태로서는, 2차원 방향의 에지 검출 처리로서, 예를 들면 도 13b에 도시하는 바와 같이, 정점 좌표의 추출 처리나, 45도경사 방향의 에지 검출 처리를 할 수 있으므로, 경사 방향의 직선 검출 처리를 실현할 수 있다.
이상 설명한 바와 같이, 열 병렬로 배치된 컬럼 AD 회로(25)의 모드 전환 가능한 업다운 카운트 기능을 이용하여 수직 열 방향으로 차분 처리를 행하는 구성뿐만 아니라, 컬럼 처리부(26)의 후단에 설치한 디지털 연산부(282)에 의해 수평 행 방향으로도 차분 처리를 행하는 기능 요소를 추가함으로써, 에지 검출 처리나 직선 검출 처리 혹은 패턴 매칭 처리 등을 2차원으로 전개할 수 있게 된다.
이 때, 열 병렬로 배치된 컬럼 AD 회로(25)의 모드 전환 가능한 업다운 카운트 기능을 이용한 복수 행의 화소 신호에 대한 수직 열 방향의 차분 처리 기능을 정지시켜 두고, 리세트 성분과 신호 성분을 포함하는 화소 신호로부터 참인 신호 성분을 추출하는 차분 처리 기능만을 작용시킴으로써, 수평 행 방향에 대해서만 복수의 화소 신호 사이에서 차분 처리를 행할 수 있어, 에지 검출 처리나 직선 검출 처리 혹은 패턴 매칭 처리 등을 수평 행 방향으로만 전개할 수도 있게 된다.
<제4 실시예; 고체 촬상 장치의 구성; 3행 이상의 화소 신호 대응>
도 14는, 본 발명의 제4 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도이다. 제4 실시예의 고체 촬상 장치(1)는, 제2 실시예의 고체 촬상 장치(1)에 대하여, 3행 이상의 화소 신호를 대상으로 하여 차분 처리함과 함께, 부호도 포함한 곱합 연산 기능을 실현하도록 구성한 점에 특징을 갖는다. 여기서는, 열 방향에 3행 단위로 차분 연산을 행하는 사례로 설명한다.
우선, 기본적인 고체 촬상 장치(1)의 구성은, 대체로 제2 실시예의 고체 촬상 장치(1)와 마찬가지로 하면서, 통신·타이밍 제어부(20)로부터 참조 신호 생성부(27)에 공급하는 참조 신호 RAMP(ADC 기준 신호) 생성용의 카운트 클럭을, 카운터부(254)가 사용하는 카운트 클럭 CK0과는 독립적으로, DAC용의 카운트 클럭 CKdac으로서 공급하도록 하고 있다. 그 밖의 구성은, 제2 실시예와 마찬가지이다.
카운트 클럭 CKdac의 주기(주파수)를 행마다 조정함으로써, 행마다 다른 참 조 신호 RAMP를 전압 비교부(252)에 공급할 수 있게 된다. 그리고, 이것에 의해, 처리 대상 화소 신호에 대한 참조 신호 RAMP의 기울기(변화율)를 동일하게 설정할 뿐만 아니라, 그 참조 신호 RAMP의 기울기(변화율)를 서로 다른 것으로 해서 차분 처리를 할 수 있게 된다. 즉, 각 단위 화소(3)로부터의 화소 신호(상세하게는 참인 신호 성분)에 계수를 곱한 후에 감산 처리를 행하는, 즉, 부호도 포함한 총합을 구하는 곱합 연산 기능을 실현할 수 있게 된다.
<제4 실시예; 참조 신호 생성부의 기능설명>
도 15는, 제4 실시예의 고체 촬상 장치(1)에 있어서 사용되는 참조 신호 생성부(27)의 DA 변환 회로(DAC)(27a)의 기능을 설명하는 도면이다.
DA 변환 회로(27a)에는, 통신·타이밍 제어부(20)로부터 DAC용의 카운트 클럭 CKdac의 공급을 받아서, 카운트 클럭 CKdac에 동기하여, 계단 형상의 톱니바퀴 형상파(램프 파형)를 생성하고, 컬럼 AD 회로(25)의 전압 비교부(252)에, 이 생성한 톱니바퀴 형상파를 AD 변환용의 참조 전압(ADC 기준 신호)으로서 공급한다.
여기서, DA 변환 회로(27a)는, 우선, 제어 데이터 CN4에 포함되어 있는 비교 처리마다의 램프 전압의 기울기(변화율)를 지시하는 정보에 기초하여, 1클럭당의 전압 변화분 ΔRAMP를 설정하고, 단위 시간(카운트 클럭 CKdac)마다 1씩 카운트값을 변화시키도록 한다. 실제로는, 카운트 클럭 CKdac의 최대 카운트 수(예를 들면 10비트로 2.0 등)에 대한 최대 전압 폭을 설정하는 것만으로 좋다.
이렇게 함으로써, DA 변환 회로(27a)는, 제어 데이터 CN4에 포함되어 있는 초기값을 나타내는 전압(예를 들면 3.0V)으로부터, 1개의 카운트 클럭 CKdac마다 ΔRAMP씩 전압을 저하시킨다.
또한, 단위 화소(3)로부터의 화소 신호(상세하게는 참인 신호 성분)에 대한 계수를 설정할 때에는, 통신·타이밍 제어부(20)는, 계수1을 설정하는 카운트 클럭 CKdac1의 기준 주기에 대하여 1/m 분주한 카운트 클럭 CKdacm을 DA 변환 회로(27a)에 공급한다. DA 변환 회로(27a)는, 제어 데이터 CN4에 포함되어 있는 초기값을 나타내는 전압(예를 들면 3.0V)으로부터, 1개의 카운트 클럭 CKdacm마다 ΔRAMP씩 전압을 저하시킨다.
이렇게 함으로써, 전압 비교부(252)에 공급되는 참조 신호 RAMP의 기울기가, 카운트 클럭 CKdac1(=CK0)에서 참조 신호 RAMP를 생성하는 경우에 대하여, 1/m배로 되고, 카운터부(254)에서는, 동일한 화소 전압에 대하여, 카운트값이 m배로 되는, 즉 계수로서 m을 설정할 수 있다.
도 15로부터 알 수 있는 바와 같이, 참조 신호 RAMP의 기울기가 클수록 단위 화소(3)에 축적된 정보량에 걸리는 계수는 작고, 기울기가 작을수록 계수가 큰 것으로 된다. 예를 들면, 카운트 클럭 CKdac1의 기준 주기에 대하여 1/2분주한 카운트 클럭 CKdac2를 부여함으로써, 계수를 “2”로 설정할 수 있고, 1/4 분주한 카운트 클럭 CKdac4을 부여함으로써, 계수를 “4”로 설정할 수 있다. 또한, n/m 분주한 카운트 클럭 CKdacnm을 부여함으로써, 계수를 m/n으로 설정할 수도 있다.
이와 같이, 카운트 클럭 CKdacm마다 ΔRAMP씩 전압을 변화(본 예에서는 저하)시키도록 하면서, 참조 신호 생성부(27)에 부여하는 카운트 클럭 CKdacnm의 주기를 조정함으로써, 간단하고 또한 정밀도 좋게 계수를 설정할 수 있다. 또한, 화 소 신호의 신호 성분 Vsig에 대한 카운트 처리의 모드를 조정함으로써 계수의 부호(+/-)를 지정할 수 있다.
또한, 여기서 나타낸 계수의 설정 방법은 일례로서, 이러한 방법에 한정되지 않는다. 예를 들면, 참조 신호 생성부(27)에 부여하는 카운트 클럭 CKdac의 주기를 일정하게 하면서, 카운터 출력값을 x, 제어 데이터 CN4에 포함되어 있는 램프 전압의 기울기(변화율)를 β로 하면 y=α(초기값)-β*x에 의해서 산출되는 전위를 출력하는 등, 제어 데이터 CN4에 포함되어 있는 램프 전압의 기울기(변화율)를 지시하는 정보에 의해, 1개의 카운트 클럭 CKdac마다의 전압 변화분 ΔRAMP를 조정하는 등, 임의의 회로를 이용할 수 있다.
<제4 실시예; 공간 차분 처리의 동작>
도 16은, 도 14에 도시한 제4 실시예의 고체 촬상 장치(1)의 컬럼 AD 회로(25)에 있어서의 공간 차분 처리시의 동작을 설명하기 위한 타이밍차트이다. 제4 실시예의 구성에 따르면, 복수의 화소 신호에 대한 곱합 연산을 행함에 있어서, 상이한 계수를 부여하여 감산 처리 혹은 가산 처리를 행할 수 있다.
본 예에서는, 컬럼 AD 회로(25)의 카운터부(254)에 있어서의 차분 처리용의 카운트 처리로서는, “3j-2”행선 H1, H4,…(j=1 이상의 정의 정수, 이하 본 실시예에 있어서 동일)에 대한 계수 α1은 “1”, “3j-1”행선 H2, H5,… 에 대한 계수 α2는 “-2”, “3j”행선 H3, H6,… 에 대한 계수 α3은 “1”을 설정하는 것으로 한다. 따라서, 통신·타이밍 제어부(20)는, 카운터부(254)에 대하여, 화소 신호의 신호 성분 Vsig에 대하여, 각각 “3j-2”행선에 대해서는 업 카운트 처리, “3j-1”행선에 대해서는 다운 카운트 처리, “3j”행선에 대해서는 업 카운트 처리를 행하도록, 카운트 모드를 제어한다.
이에 의해, 3j번째의 처리 대상의 화소 신호 V3j 에 대한 2회째의 카운트 처리가 완료된 후에 카운터부(254)에 유지되는 카운트값은, 수학식 5로 나타내는 바와 같이 3개의 화소 신호 V3j-2, V3j-1, V3j 사이에서의 차분 연산(가감산; 부호를 포함하는 곱합 연산)의 결과(Vsig1-2·Vsig2+ Vsig3)를 나타내는 n비트의 디지털값으로 된다.
α1(신호성분 Vsig1)-α2(신호성분 Vsig2)+α3(신호성분 Vsig3)
=(신호성분 Vsig1)-2(신호성분 Vsig2)+(신호성분 Vsig3) …(5)
또한, 제4 실시예에서는, 열 방향으로 3행 단위로 차분 연산을 포함하는 곱합 연산을 행하는 사례로 설명했지만, 4행 이상으로도 용이하게 전개할 수 있다. 이 때, 기울기(변화율)를 동일하게 하는 화소 수와 기울기(변화율)를 다른 것으로 하는 화소 수와의 조합도 자유이다.
이에 의해, 처리 단위 행 수에 있어서의 최종행의 처리 대상의 화소 신호에 대하여, 2회째의 카운트 처리가 완료된 후에 카운터부(254)에 유지되는 카운트값은, 수학식 6에 도시하는 바와 같이 k개의 화소 신호 V1, V2,…, Vk 사이에서의 곱합 연산(가감산; 부호를 포함하는 곱합 연산)의 결과를 나타내는 n비트의 디지털값으로 된다. 여기서, 계수 βk는 부호도 포함하는 것으로 한다.
β1·Vsig1+β2·Vsig2+…+βkVsigk …(6)
<공간 차분 처리의 이용 형태; 3행 이상>
도 17a 내지 도 17f은, 제4 실시예의 구성에 있어서의 공간 차분 처리의 이용 형태를 설명하는 도면이다.
도 16을 이용하여 설명한 바와 같이, 카운터부(254)의 업다운 카운트 기능을 사용하여 3행 이상에 걸쳐 가감산(부호를 포함하는 곱합 연산) 처리를 실현함으로써 여러 가지 형태의 연산 화상을 취득할 수 있지만, 그 하나의 이용 형태로서는, 컬럼 처리부(26)의 외부에 특수한 회로를 이용하지 않고, 1차원의 공간 필터 처리의 기능을 실현할 수 있게 된다.
예를 들면, 도 17a 내지 도 17f은, 3행에 걸쳐 곱합 연산 처리를 행하는 경우에 얻어지는 공간 필터의 예를 나타내고 있다. 참조 신호 생성부(27)로부터 발생되는 참조 신호 RAMP의 기울기를 행마다 조정함으로써, 필터 계수를 임의로 설정할 수 있으므로, 예를 들면, 도 17의 (a)에 도시하는 바와 같이, “1, -2, 1”로 하거나, 도 17의 (b)에 도시하는 바와 같이 “1, -3, 1”로 하거나 함으로써, 중앙 화소 강조의 공간 필터를 실현할 수 있다.
또한, 화소 신호의 신호 성분 Vsig에 대한 카운트 처리의 모드를 조정함으로써 계수의 부호(+/-)를 지정할 수 있으므로, 예를 들면 도 17c에 도시하는 바와 같이 “-1, 2, -1”로 하거나, 도 17d에 도시하는 바와 같이 “-1, 3, -1”로 하거나 함으로써, 도 17a 및 도 17b와는 역특성의 중앙 화소 강조의 공간 필터를 실현할 수 있다.
또한, 특정 화소에 대한 카운트 처리를 정지하여 계수를 “0”으로 설정할 수도 있으므로, 예를 들면 도 17e에 도시하는 바와 같이, “-1, 0, 1”로 하거나, 도 17f에 도시하는 바와 같이 “1, 0, -1”로 하거나 함으로써, 수직 열 방향의 미분 필터를 실현할 수도 있다.
또한, 이들의 것으로부터, 화상 압축 처리에서 빈번하게 사용되는 이산적 코사인 변환을 실현할 수도 있다. 이산적 코사인 변환에서는, 예를 들면 8×8 화소에 대하여, 코사인 계수를 곱하여 합을 구할 필요가 있음과 함께, 코사인 계수에는 플러스/마이너스가 있으므로, 이러한 양극성의 연산이 필요한 경우에, 제4 실시예의 구성을 적용함으로써, 요구되는 기능을 간단히 실현할 수 있다.
<제5 실시예; 고체 촬상 장치의 구성; 3열 이상의 2차원 처리 대응>
도 18은, 본 발명의 제5 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도이다. 제5 실시예의 고체 촬상 장치(1)는, 제4 실시예의 고체 촬상 장치(1)에 대하여, 행 방향에 대한 차분 처리를 행하는 구성 요소를 추가하고 있는 점에 특징을 갖는다. 제5 실시예의 고체 촬상 장치(1)는, 제2 실시예의 고체 촬상 장치(1)에 대하여, 행 방향에 대한 공간 차분 처리를 실현할 수 있게 구성하는 기능 요소를 추가한 점에 특징을 갖고, 도 11에 도시한 “2행×2열” 대응의 제3 실시예의 고체 촬상 장치(1)를 3열 이상에 대응하도록 변형한 것이다.
이하에서는, 도 16에 도시한 열 방향으로 3행 단위로 곱합 연산을 행하는 것에 대응하여, 행 방향으로 3열 단위로 곱합 연산을 행하는 “3행×3열” 대응의 사례로 설명한다. 또한, 설명을 생략하지만, 열 방향으로 2행 단위로 차분 연산을 행하는 것에 적용하여 행 방향으로 3열 단위로 곱합 연산을 행하도록 하면, “2행×3열” 대응의 구성으로 된다. 또한, 열 방향으로 j행 단위로 곱합 연산을 행하는 것에 적용하여 행 방향으로 4열 이상(k열)의 단위로 곱합 연산을 행하도록 하면, “j행×k열” 대응의 구성으로 된다.
행 방향에 대한 곱합 연산을 행하는 주요한 기능 요소로서, 우선 고체 촬상 장치(1)는, 출력 회로(28)에 n비트의 감산 처리를 수반하는 곱합 연산을 행하는 디지털 연산부(282)를 구비하고 있다. 컬럼 처리부(26)와 출력 회로(28)의 디지털 연산부(282) 사이는, n비트분의 수평 신호선(18)이 3계통(각각을 (18a), (18b), (18c)라고 한다) 준비되어 있다.
“3j-2”열선 V1, V4,…(n=1 이상의 정의 정수, 이하 본 실시예에 있어서 동일)에 접속된 컬럼 AD 회로(25)는, n비트 폭의 수평 신호선(18a)을 경유하여 디지털 연산부(282)의 제1 입력 단자에 접속되고, “3j-1”열선 V2, V5,…에 접속된 컬럼 AD 회로(25)는, n비트 폭의 수평 신호선(18b)을 경유하여 디지털 연산부(282)의 제2 입력 단자에 접속되고, “3j”열선 V3, V6,…에 접속된 컬럼 AD 회로(25)는, n비트 폭의 수평 신호선(18c)을 경유하여 디지털 연산부(282)의 제3 입력 단자에 접속되어 있다.
디지털 연산부(282)는, 수평 신호선(18a)을 통하여 입력되는 “3j-2”열의 차분 데이터 D4a와, 수평 신호선(18b)을 통하여 입력되는 “3j-1”열의 차분 데이터 D4b와, 수평 신호선(18c)을 통하여 입력되는 “3j”열의 차분 데이터 D4c에 기초하여, 행 방향에 대하여, 3열분을 단위로 하는 차분 연산을 수반하는 곱합 연산 을 행하여, 최종적인 디지털 연산 데이터 D4를 출력한다.
본 실시예에서는, 카운터부(254)의 유지한 카운트 결과를, 메모리 장치(22)로 전송할 수 있기 때문에, 카운터부(254)의 카운트 동작과, 카운트 결과의 수평 신호선(18) 및 (32)에의 판독 동작을 독립해서 제어 가능하고, 디지털 연산부(282)에 의해, 3열분에 대한 카운트값을 대상으로 해서 감산 처리하는 것이 가능해지고, 결과적으로 3열의 화소의 차분 처리를 행하는 행 방향 차분 처리를 실현할 수 있다.
또한, 도 16에 도시한 열 방향으로 3행 단위로 차분 연산을 행하는 열 방향 차분 처리와 조합함으로써, 3행 3열의 차분 처리를 실현하는 것이 가능하게 된다. 행 방향에 대한 3열분의 차분 처리를 컬럼 처리부(26)의 외부에 설치한 디지털 연산부(282)에서 행하는 구성이기는 하지만, 열 방향에 대한 차분 처리에 관해서는 상기 제1이나 제2 실시예와 마찬가지의 효과를 향수할 수 있다.
이 도 18에 도시하는 제5 실시예의 고체 촬상 장치(1)의 컬럼 AD 회로(25)에 있어서의 공간 차분 처리시의 동작을 설명하기 위한 타이밍차트는 도시를 생략하지만, 기본적으로는, 도 16에 도시한 열 방향으로 3행분의 차분 처리를 행하는 제4 실시예를, 도 12에 도시한 바와 같이, 행 방향으로 차분 처리를 행하는 제3 실시예를 적용하여 생각하면 좋다.
따라서, 수평 주사 회로(12)로부터의 수평 주사 신호 CH(i)는, CH(1)과 CH(2)와 CH(3), CH(4)와 CH(5)와 CH(6), …과 같이, 3열마다 컬럼 AD 회로(25)의 데이터 기억부(256)에 유지된 디지털값을 수평 신호선(18a, 18b, 18c)으로 동시에 출력한다.
따라서, 디지털 연산부(282)로부터 출력되는 차분 데이터 D4의 선두 출력은, 도 18에 도시하는 단위 화소(3)의, 1행 1열(화소11)과 2행 1열(화소21)과 3행 1열(화소31)의 차분 γ1·(Vsig11 -Vsig21 + Vsig31)으로부터, 1행 2열(화소12)과 2행 2열(화소22)과 3행 2열(화소32)의 차분 γ2·(Vsig12 -Vsig22 + Vsig32)을 빼고, 이것에 1행 3열(화소13)과 2행 3열(화소23)과 3행 3열(화소33)의 차분 γ3·(Vsig13 -Vsig23 + Vsig33)을 더한 차분 데이터 D4=γ1·D4a-γ2·D4b-γ3·D4c의 결과가 출력된다. 또한, 계수 γk는 부호를 포함하지 않는 것으로 한다.
본 예에서도, 제2 실시예와 마찬가지로 데이터 기억부(256)를 설치하고 있고, 컬럼 AD 회로(25)의 카운터부(254)가 유지한 카운트 결과를 데이터 기억부(256)로 전송할 수 있기 때문에, 카운터부(254)의 카운트 동작과, 카운트 결과의 수평 신호선(18a, 18b, 18c)으로의 판독 동작을 독립해서 제어 가능하다. 또한, AD 변환의 비트 정밀도를 저감하여, AD 변환 기간을 1/9(1/3·1/3)로 단축함으로써, 프레임 레이트를 9배로 할 수 있다.
본 실시예에 있어서도, 제4 실시예와 마찬가지로 계수 γk를, 각각 1, -2, 1로 하면, 디지털 연산부(282)에 있어서의 차분 처리시에는, “3k-2”열선 V1, V4,…(k= 1이상의 정의 정수, 이하 본 실시예에 있어서 동일)에 대한 계수γ1은 “1”, “3 k-1”열선 V2, V5,… 에 대한 계수 γ2는 “-2”, “3k”열선 V3, V6,… 에 대한 계수 γ3은 “1”을 설정하는 것으로 한다. 이에 의해, 디지털 연산부(282)로부터는, 차분 데이터 D4= D3a-2·D3b+D3b의 결과가 출력된다.
이상 설명한 바와 같이, 제5 실시예의 구성에 따르면, 제3 실시예의 구성과 마찬가지로, 디지털 연산부(282)에 의해, 3열분 이상에 걸쳐 행 방향 차분 처리를 실현할 수 있다. 이 행 방향의 차분 처리를 단독으로 기능시킴으로써, 수평 방향에 대한 공간 필터 처리를 실현할 수 있다.
또한, 도 16에 도시한 열 방향으로 3행 단위로 차분 연산을 행하는 열 방향 차분 처리와, 디지털 연산부(282)에 의한, 3열 이상을 처리 대상 단위로 한 차분 연산을 행하는 행 방향 차분 처리를 조합함으로써, 열 방향 및/또는 행 방향으로 계수가 대칭인 2차원의 공간 필터 처리를 실현할 수 있다.
<공간 차분 처리의 이용 형태; 3열 이상의 2차원>
도 19는, 제5 실시예의 구성에 있어서의 공간 차분 처리의 이용 형태를 설명하는 도면으로, 본 예에서 형성되는 2차원 형상의 공간 필터의 일례를 도시하는 도면이다.
예를 들면, 행 방향의 차분 처리를 단독으로 기능시킴으로써, 수평 방향에 대한 공간 필터 처리를 실현할 수 있고, 그 결과로서, 도 19의 (a)에 도시하는 바와 같이, 수직의 선분을 검출하는 2차원 형상의 공간 필터를 형성할 수 있다. 또한, 특정한 행에 대한 계수를 “0”으로 설정할 수도 있으므로, 예를 들면 도 19의 (b)에 도시하는 바와 같이, 수평 행 방향의 미분 필터를 실현할 수도 있다.
또한, 예를 들면, 도 19에 도시한 열 방향으로 3행 단위로 차분 연산을 행하는 열 방향 차분 처리와, 디지털 연산부(282)에 의한, 3열 단위로 차분 연산을 행하는 행 방향 차분 처리를 조합함으로써, 3행 3열의 차분 처리를 실현하는 것이 가 능하게 된다. 이 3행 3열의 차분 처리의 이용 형태로서는, 차분 처리시의 계수를 열 방향 및 행 방향의 어느 것에 대해서도 “1, -2, 1”로 함으로써, 도 19의 (c)에 도시하는 바와 같이, 3행 3열로 되는 공간 필터는, 8근방 화소에 대하여 중심 화소를 강조하는 2차원의 공간 필터, 소위 Roberts 연산자라고 불리는 언샤프 마스킹 필터를 실현할 수 있다. 2번째의 계수를 “2”에서 예를 들면 “3”으로 변경하면, 도 19의 (d)에 도시하는 바와 같이, 더욱 강조도가 높은 언샤프 마스킹 필터 처리를 실현할 수 있다.
이와 같이, 제5 실시예의 구성에 따르면, 행렬 형상으로 배치된 단위 화소(3)를 대상으로 한 다입력의 곱합 연산을 간단히 실현할 수 있고, 공간 필터가 걸리도록 단위 화소(3)로부터의 화소 신호를 배치할 수 있어, 공간 필터를 CMOS 이미지 센서에 간단히 실장할 수 있고, 화상의 에지를 강조하는 2차원의 언샤프 마스킹 필터를 간단히 실현할 수 있게 된다. 또한, 이들의 것으로부터, 화상 압축 처리에서 빈번하게 사용되는 이산적 코사인 변환을 2차원 형상으로 실현할 수도 있다.
<가산 연산에의 적용>
또한, 상기 설명으로부터 이해할 수 있는 바와 같이, 각 화소 신호에 대한 카운트 모드를 공통으로 함으로써, 카운트 처리시의 계수를 모두 플러스 혹은 마이너스로 할 수도 있다. 이것은, 가산 연산 처리만을 행하는 것을 의미하고, 또한, 예를 들면 참조 신호 생성부(27)가 발생하는 참조 신호 RAMP의 기울기를 변경하는 등하여 계수도 설정할 수 있으므로, 감산 처리를 포함하는 곱합 연산 처리에서는 실현할 수 없는 필터 처리를 실현할 수 있게 된다. 예를 들면, 처리 대상 화소 신 호의 모든 계수를 동일하게 하면, 도 19의 (e)에 도시하는 바와 같은 평활화 필터 처리를 실현할 수 있다. 또한, 주변 화소의 계수보다 중앙 화소의 계수를 크게 하면, 도 19의 (f)에 도시하는 바와 같이 중앙 화소를 강조하는 웨이팅 가산 처리를 실현할 수 있다.
<제6 실시예; 고체 촬상 장치의 구성; 임의 열의 2차원 처리 대응의 제1 예>
도 20은, 본 발명의 제6 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도이다. 제6 실시예의 고체 촬상 장치(1)는, 제5 실시예의 고체 촬상 장치(1)와 마찬가지로, 행 방향에 대한 차분 처리를 행하는 구성 요소를 추가하고 있는 점에 특징을 갖는다. 즉, 단위 화소(3)로부터 수직 신호선(19)을 통하여 컬럼 처리부(26)로 보내지는 아날로그의 화소 신호를 전환 스위치에 의해 열 병렬로 배치된 복수의 컬럼 AD 회로(25) 중 어느 하나에 재연결함으로써, 행 방향의 차분 처리에도 대응하도록 한다.
제5 실시예의 구성에서는, 행 방향에 대한 차분 처리의 기능을 디지털 연산부(282)에 의해 실현하고 있었지만, 제6 실시예의 구성에서는, 화소부(10)와 컬럼 처리부(26) 사이에, 단위 화소(3)에서 검출되는 화소 신호를, 수직 신호선(19)을 전환하여 열 병렬로 배치된 컬럼 AD 회로(25) 중 어느 하나에 입력하는 열선택 처리부(290)를 구비하고 있는 점에 특징을 갖는다.
열선택 처리부(290)에는, 열선택 처리부(290)의 선택 동작을 제어하는 2계통의 전환 제어 신호 CN10, CN12가 입력되고 있다. 수직 주사 회로(14) 및 통신·타이밍 제어부(20) 외에, 이 열선택 처리부(290)를 포함하여, 단위 신호 선택 제어부 가 구성된다. 또한, 본 실시예에 있어서는, 컬럼 처리부(26)와 열선택 처리부(290)에 의해, 복수의 처리 대상 신호의 곱합 연산 결과의 디지털 데이터를 취득하는 데이터 처리 장치가 구성된다.
도 21은, 제6 실시예의 고체 촬상 장치(1)에서 이용되는 열선택 처리부(290)의 일 구성예를 도시하는 도면이다. 열선택 처리부(290)는, 수직 신호선(19)을 전환하여 열 병렬로 배치된 컬럼 AD 회로(25) 중 어느 하나에, 그 수직 신호선(19)의 화소 신호를 입력하는 1입력-다출력형의 전환 스위치(292a)를 갖는 전환 스위치군(292)과, 다입력-1출력형의 전환 스위치(294a)를 갖는 전환 스위치군(294)으로 이루어지는 전환 스위치의 집합물로 한다. 본 예에서는, 3열 대응의 처리로 하기 위해, 전환 스위치(292a)는 1입력-3출력형으로 하고, 전환 스위치(294a)는 3입력-1출력형으로 하고 있다.
즉, 1입력-3출력형의 각 전환 스위치(292a)의 1입력측이 우선 각 수직 신호선(19)에 접속되어 있다. 또한, 3입력-1출력형의 각 전환 스위치(294a)의 출력측이 대응하는 컬럼 AD 회로(25)(상세하게는 전압 비교부(252))에 접속되어 있다.
전환 스위치(292a)는, 전환 제어 신호 CN10에 의한 제어 하에서, 어느 1개의 수직 신호선(19)을 선택하여 출력측의 단자를 통하여 전환 스위치(294)의 대응하는 입력 단자에 전달한다. 전환 스위치(294a)는, 전환 제어 신호 CN12에 의한 제어 하에서, 3개의 입력 단자의 각각에 입력된 화소 신호 중에서 어느 1개를 선택하여 출력 단자를 통하여 대응하는 컬럼 AD 회로(25)의 전압 비교부(252)로 전달한다.
또한, 이 도면에서는, 각 열의 컬럼 AD 회로(25)가 연속해서 인접하는 3개의 수직 신호선(19)으로부터의 화소 신호를 전환 제어 신호 CN10, CN12의 제어 하에서 접수 가능하게 구성하고 있지만, 예를 들면, 3개 걸러(사이에 2개를 배치한다)의 3열분의 수직 신호선(19)에 대하여 1개의 컬럼 AD 회로(25)를 할당하는 형태로 하는 등, 수직 신호선(19)과 대응시키는 것에 관해서는 여러 가지의 변형이 가능하다.
또한, 본 예에서는, 1개의 수직 신호선(19)에 대하여 1개의 컬럼 AD 회로(25)를 할당하는 통상의 구성과, 3열 대응의 구성을 전환 가능하게 구성하고 있지만, 3열 대응의 구성만으로 좋은 경우에는, 전환 스위치군(292)측을 제거함과 함께, 컬럼 AD 회로(25)도, 3열분에 1개를 배치하도록 할 수 있다.
<공간 차분 처리의 이용 형태; 임의 열의 2차원 처리 대응의 제1 예>
도 22는, 제6 실시예의 구성에 있어서의 공간 차분 처리의 이용 형태의 일례를 설명하는 도면이다. 도 21에 도시한 구성의 열선택 처리부(290)를 구비한 제6 실시예의 고체 촬상 장치(1)에 있어서는, 처리 대상의 수직 신호선(19)을 전환하면서, 즉 행 방향으로 주사하면서(복수 열에 걸쳐), 열 방향의 복수 행에 대하여 카운트 처리를 행할 수 있다.
이 경우에 있어서의, 행 방향과 열 방향의 처리 순서로서는, 도 22의 (a)에 도시하는 바와 같이, 우선 임의의 수직 신호선(19)을 선택한 상태에서 열 방향으로 j행분의 카운트 처리를 행하고, 이 처리에 의해서 얻어진 카운트 데이터 D10을 다음의 카운트 처리의 초기값으로 설정하고(본 예에서는 카운터부(254)의 카운트값의 리세트를 행하지 않고), 수직 신호선(19)을 전환하여 계속해서 동일한 처리 대상 행에 대하여, 열 방향으로 j행분의 카운트 처리를 행하는 처리를, 처리 대상의 k열 분에 걸쳐 반복하는 제1 주사 방법을 채용할 수 있다.
또한, 도 22의 (b)에 도시하는 바와 같이, 임의의 수평 행 Hx를 선택한 상태에서 임의의 수직 신호선(19)에 대하여 카운트 처리를 행하고, 이 처리에 의해서 얻어진 카운트값을 다음의 카운트 처리의 초기값으로 설정하고(본 예에서는 카운터부(254)의 카운트값의 리세트를 행하지 않고), 수직 신호선(19)을 전환하여 계속해서 동일한 수평 행 Hx에 대한 카운트 처리를 행하여, 모든 처리 대상 열(k열분)에 대한 카운트 처리가 완료된 후에, 처리 대상의 수평 행을 전환하여, 상기한 바와 마찬가지로 수직 신호선(19)을 전환하면서 모든 처리 대상 열(k열분)에 대한 카운트 처리를 행하는 처리를, 처리 대상의 j행분에 걸쳐 반복하는 제2 주사 방법을 채용할 수도 있다. 또한, 도 22의 (c)에 도시하는 바와 같이, 경사 방향으로 주사하는 소위 지그재그 스캔이라고 불리는 제3 주사 방법을 채용할 수도 있다.
카운트 처리의 대상으로 하는 행이나 열에 따라서, 참조 신호 RAMP의 기울기를 조정하고, 또한 화소 신호에 있어서의 신호 성분 Vsig(리세트 성분)에 대한 카운트 모드를 업(다운) 카운트 모드나 다운(업) 카운트 모드로 설정함으로써, j행 k열의 각 단위 화소(3)를 처리 단위로 해서, 계수 ηjk(부호를 포함한다)를 전환하면서 곱합 연산을 행할 수 있다.
제1∼제3 주사 방법 중의 어느 것이든, j행 k열의 각 화소에 대하여 독립적으로 참조 신호 RAMP를 부여하면서 카운트 처리를 행할 수 있기 때문에, 각 카운트 처리시의 계수 ηjk(부호를 포함한다)를 임의로 설정할 수 있다. 따라서, 상기 제3이나 제5 실시예에 있어서는, 2차원 형상의 배치되는 계수로서는, 열 방향 및/또 는 행 방향으로 계수가 대칭으로 배치되는 것에 밖에 대응할 수 없었던 것에 반해, 계수 설정에 자유도가 생성된다. 이에 의해, 예를 들면, 도 22의 (d)에 도시하는 바와 같은 수직 방향 검출 필터나, 도 22의 (e)에 도시하는 바와 같은 우측 경사 방향 검출 필터 등을 구성할 수 있다.
여기서, 제1이나 제2 주사 방법에서는, 필터 계수의 배열에 따라서는, 동일한 부호의 계수가 다수 나열되는 방향으로 연산되는 경우가 있고, 연산 과정에서 연산 결과가 다이내믹 레인지를 초과하지 않도록 하기 위해서는, 카운터부(254)의 비트 수에 많은 여유를 갖게 할 필요가 있다. 이에 대하여, 제3 주사 방법은, 부호도 고려한 계수의 합이 제로로 수속하도록 주사할 수 있어, 카운터부(254)의 비트 수에 여유가 없는 경우에도, 연산 과정에서 연산 결과가 다이내믹 레인지를 초과해 버리는 현상을 억제할 수 있다는 점에서 유효하다.
<제7 실시예; 고체 촬상 장치의 구성; 임의 열의 2차원 처리 대응의 제2 예>
도 23은, 본 발명의 제7 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도이다. 제7 형태의 고체 촬상 장치(1)는, 제5 실시예나 제6 실시예의 고체 촬상 장치(1)와 마찬가지로, 행 방향에 대한 차분 처리를 행하는 구성 요소를 추가하고 있는 점에 특징을 갖는다. 특히, 제7 실시예의 구성에서는, 카운터부(254)를, 공지의 기술을 이용하여 임의의 초기값을 로드할 수 있는 구성의 것으로 하고 있는 점에 특징을 갖는다.
각 카운터부(254)에는, 초기값 설정용의 로드 제어 신호 CNld가 로드 단자 LD에 입력되고 있다. 또한, 전단의 카운터부(254)의 출력 데이터가 후단의 카운터 부(254)의 대응하는 데이터 설정 단자 Din에 입력된다. 이에 의해, 열 병렬로 배치된 컬럼 AD 회로(25)(상세하게는 카운터부(254))가 행 방향으로 세로 접속되어 동작 가능하게 구성된다.
이하, 3행 3열의 곱합 연산 처리를 행하는 사례로 설명한다. 단, 3행 3열에 한정하지 않고, 행 및 열의 어느 쪽도, 조합의 수를 임의로 설정할 수 있다. 또한, 본 실시예의 구성에서는, 도 22의 (a)에 도시한 제1 주사 방법을 채용하고, 수직 열마다 카운트 처리를 행하므로, 카운트 처리를 실행하고 있지 않은 수직 열의 카운터부(254)의 동작을 정지시킴으로써 소비 전력의 저감을 도모하는 제어선을 설치하면 더욱 좋다.
이러한 제7 실시예의 구성에 있어서는, 이전 열의 카운트 처리가 완료된 후, 다음 열의 카운트 모드를 설정한 후의 카운트 처리의 개시 전에, 이전 열의 카운터부(254)에 있어서의 카운트 처리에서 취득한 카운트값을 다음 열의 카운터부(254)의 초기값으로서 설정함으로써, 행 방향의 곱합 연산 처리에 대응할 수 있다.
예를 들면, 우선, 1열째의 카운터부(254)에 있어서, 1열째에 대하여, 열 방향으로 3행에 걸쳐 차분 처리를 행한다. 이 때 참조 신호 생성부(27)가 발생하는 참조 신호 RAMP는 1열째에 대한 것을 행마다 설정하면 좋다. 1열째의 카운트 처리가 완료된 후, 처리 대상 열을 2열째로 옮겨, 카운트 모드 전환용의 모드 제어 신호 CN5에 의해 카운트 모드를 설정한 후의 카운트 처리의 개시 전에, 초기값 설정용의 로드 제어 신호 CNld를 로드 단자 LD에 공급함으로써, 1열째의 카운터부(254)에 있어서의 카운트 처리에서 취득한 카운트값을 2열째의 카운터부(254)의 초기값 으로서 설정한다. 이 후, 2열째에 대한 참조 신호 RAMP를 참조 신호 생성부(27)에서 행마다 설정하면서 열 방향으로 3행에 걸쳐 차분 처리를 행한다.
2열째의 카운트 처리가 완료된 후, 처리 대상 열을 3열째로 옮겨, 카운트 모드 전환용의 모드 제어 신호 CN5에 의해 카운트 모드를 설정한 후의 카운트 처리의 개시 전에, 초기값 설정용의 로드 제어 신호 CNld를 로드 단자 LD에 공급함으로써, 2열째의 카운터부(254)에 있어서의 카운트 처리에서 취득한 카운트값을 3열째의 카운터부(254)의 초기값으로서 설정한다. 이 후, 3열째에 대한 참조 신호 RAMP를 참조 신호 생성부(27)에서 행마다 설정하면서 열 방향으로 3행에 걸쳐 차분 처리를 행한다. 이렇게 함으로써, 3행 3열에 걸쳐 곱합 연산 처리를 실행할 수 있다.
3열째에 대한 카운트 처리가 완료된 후의 소정의 타이밍에서, 통신·타이밍 제어부(20)는, 다음의 3행분의 카운트 처리를 개시하기에 앞서서, 메모리 전송 지시 펄스 CN8를 스위치(258)에 부여하여, 카운트 결과를 데이터 기억부(256)로 전송한다. 이 때, 3행 3열에 걸쳐 곱합 연산 처리를 실행한 카운트값은, 3열째마다의 카운터부(254)에 유지되어 있기 때문에, 3열째마다의 데이터 기억부(256)에 정확한 연산 결과가 유지되게 된다.
이 후 소정의 타이밍에서, 통신·타이밍 제어부(20)는, 수평 주사 회로(12)에 대하여 화소 데이터의 판독을 지시한다. 이것을 받아서, 수평 주사 회로(12)는, 제어선(12c)을 통하여 카운터부(254)에 공급하는 수평 선택 신호 CH(i)를 순차적으로 시프트시킨다. 이 때, 상술한 바와 같이, 3열째마다의 데이터 기억부(256)에 정확한 연산 결과가 유지되어 있기 때문에, 3열째마다의 데이터 기억부(256)로 부터 데이터를 수평 신호선(18)에 판독한다.
제7 실시예의 구성에 있어서도, 제6 실시예와 마찬가지로, j행 k열의 각 화소에 대하여 독립적으로 참조 신호 RAMP를 부여하면서 카운트 처리를 행할 수 있기 때문에, 각 카운트 처리시의 계수 ηjk(부호를 포함한다)를 임의로 설정할 수 있어 계수 설정에 자유도가 생성된다. 이에 의해, 제6 실시예와 마찬가지로, 도 22의 (d)에 도시하는 바와 같은 수직 방향 검출 필터나, 도 22의 (e)에 도시하는 바와 같은 우측 경사 방향 검출 필터 등을 구성할 수 있다.
또한, 도 23에서는, 이전단의 카운터부(254)의 출력 데이터가 후단의 카운터부(254)의 대응하는 데이터 설정 단자 Din에 입력되도록 구성하고 있었지만, j행 k열의 범위 내에서, 임의의 카운터부(254)의 출력 데이터를 다른 모든 카운터부(254)의 대응하는 데이터 설정 단자 Din에 입력하도록 구성하면, 도 22의 (b)에 도시한 제2 주사 방법이나, 도 22의 (c)에 도시한 지그재그 스캔(제3 주사 방법)을 채용할 수도 있다.
또한, 복수의 컬럼 AD 회로(25)에 의해 초기값 설정 기능을 사용하여 행 방향의 곱합 연산만을 행하도록 하면서, 제3 실시예와 같은 디지털 연산부(282)를 설치하는 것도 가능하다. 이 경우, 디지털 연산부(282)는, 행 방향에 대한 컬럼 AD 회로(25)에 있어서의 곱합 연산 결과의 디지털 데이터를 복수 수취하고, 이 복수의 디지털 데이터에 기초하여, 열 방향에 대한 곱합 연산을 행함으로써, 전체적으로, 2차원의 곱합 연산 처리를 행하도록 구성할 수도 있다.
<제8 실시예; 고체 촬상 장치의 구성; 컬러 촬상 대응>
도 24는, 본 발명의 제8 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도이다. 제8 실시예의 고체 촬상 장치(1)는, 제2 실시예의 고체 촬상 장치(1)에 대하여, 화소부(10)를 컬러 촬상 대응으로 하고 있는 점에 특징을 갖는다. 동일색끼리의 차분 연산을 행하기 위해서 유효한 구성이다.
화소부(10)에 있어서의 각 전하 생성부(포토다이오드 등)의 전자파(본 예에서는 광)가 입사되는 수광면에는, 컬러 화상을 촬상하기 위한 복수색의 색 필터의 조합으로 이루어지는 색 분해 필터 중 어느 하나의 색 필터가 설치되어 있다. 도시한 예는, 소위 베이어(Bayer) 배열의 기본형의 컬러 필터를 이용하고 있고, 정방 격자 형상으로 배치된 단위 화소(3)가 적(R), 녹(G), 청(B)의 3색 컬러 필터(원색 필터)에 대응하도록 배치되어 화소부(10)를 구성하고 있다.
예를 들면, 홀수 행 짝수 열에는 제1 컬러(적색; R)를 감지하기 위한 제1 컬러 화소를 배치하고, 홀수 행 홀수 열 및 짝수 행 짝수 열에는 제2 컬러(녹색; G)를 감지하기 위한 제2 컬러 화소를 배치하고, 짝수 행 홀수 열에는 제3 컬러(청색; B)를 감지하기 위한 제3 컬러 화소를 배치하고 있고, 행마다 다른 R/G, 또는 G/B의 2색의 컬러 화소가 체크 무늬 형상으로 배치되어 있다.
고체 촬상 장치(1)로서는, 사용할 화소부(10)(디바이스)를 정하면, 색 분해 필터에 있어서의 색 필터의 색의 종류나 배열은 정해지고, 2차원 격자 위치에 있어서의 임의 위치의 색 필터가 무슨색인지를 일의적으로 특정할 수 있다.
따라서, 이 제8 실시예에 있어서는, 수직 주사 회로(14)는, 화소부(10)로부터의 화소 신호의 판독 지시를 통신·타이밍 제어부(20)로부터 받으면, 수평 행을 수직방향으로 순서대로 주사하는 것이 아니고, 수직 디코더(14a)에 있어서, 색 분해 필터의 각 색 필터의 배치 위치에 기초한 어드레스 디코드 처리에 의해, 임의의 행선 Hy를 선택함으로써, 컬러 필터의 배열에 맞추어, 동일한 색 배열의 행을 조합하도록 행을 선택한다.
즉, 곱합 연산(본 예에서는 차분 연산)이 대상으로 되는 복수의 화소 신호가 동일색의 색 필터의 것으로 되도록, 처리 대상인 복수의 단위 화소(3)의 각각의 위치를 지정한다. 이에 의해, 예를 들면 홀수 행과 짝수 행에서 색 배열이 서로 다른 경우에는, 차분 처리의 대상 행을 홀수 행과 짝수 행으로 나누어 독립적으로 차분 처리를 행할 수 있다.
<제8 실시예; 공간 차분 처리의 동작>
도 25는, 도 24에 도시한 제8 실시예의 고체 촬상 장치(1)의 컬럼 AD 회로(25)에 있어서의 공간 차분 처리 동작을 설명하기 위한 타이밍차트이다. 이 도 25는, 도 7에 대응하는 것이다.
도 24에 도시하는 베이어 배열 컬러 필터를 갖는 화소부(10)에 있어서, 동일 행의 화소에는 녹색 G와 적색 R 또는 청색 B와 녹색 G의 컬러 필터가 배치되어 있다. 이 때문에, 제1이나 제2 실시예 등과 같이 행선 Hx를 순차적으로 선택해 가면, 서로 다른 컬러 필터 요소를 갖는 화소끼리의 연산으로 되어, 혼색을 일으킨다.
이에 대하여, 제8 실시예의 구성에서는, 수직 주사 회로(14)에 의해, 행선 Hy의 판독을 도 24에 도시하는 바와 같이 홀수의 행선 H1, 행선 H3, 행선 H5,…과, 짝수의 행선 H2, 행선 H4, 행선 H6,…과 같이, 동일한 컬러 필터 요소를 갖는 행의 조합으로 순서대로 행을 선택함으로써, 동일색끼리에서의 곱합 연산 처리(본 예에서는 차분 처리)를 행할 수 있어, 혼색을 일으키는 일이 없다.
도 24에 도시한 화소 배열로 말하면, 2행 단위로 차분 처리를 행하면, 행선 H1 상에 있는 화소 G11과 행선 H3 상에 있는 화소 G31, 행선 H1 상에 있는 화소 R12와 행선 H3 상에 있는 화소 R32,…, 와 같이, 모두 홀수인 행선 H1 상의 화소와 행선 H3 상의 화소 사이에서, 즉 홀수 행끼리의 차분 처리를 실현할 수 있다. 마찬가지로, 행선 H2 상에 있는 화소 B21과 행선 H4 상에 있는 화소 B41,…, 행선 H2 상에 있는 화소 G22와 행선 H4 상에 있는 화소 G42,…, 와 같이, 모두 짝수인 행선 H2 상의 화소와 행선 H4 상의 화소 사이에서, 즉 짝수 행끼리의 차분 처리를 실현할 수 있다.
또한, 도 24에서는, 정방 격자 형상으로 배치된 단위 화소(3)에 대하여, 적(R), 녹(G), 청(B)의 3색 컬러 필터를 베이어(Bayer) 배열의 기본형에 따라서 배열했지만, 필터색이나 그 배열 순서는 도 24에 도시한 예에 한정되지 않는다. 예를 들면, 베이어 배열의 개량형으로 할 수도 있고, 보색 필터 혹은 그 밖의 필터색을 이용할 수 있다.
예를 들면, 짝수 행 짝수 열에 배치한 제2 컬러(녹색; G)을 감지하기 위한 제2 컬러 화소 대신에, 제4 컬러(에메랄드; E)를 감지하기 위한 제4 컬러 화소를 배치해도 좋다. 이 경우에도, 차분 처리시의 행 선택 제어의 타이밍은, 도 25에 도시한 타이밍을 그대로 사용할 수 있다.
색 신호 처리에 대한 상세한 설명은 생략하지만, 4색 컬러 필터에 대응하여, 4색으로 촬영된 각 색의 영상 신호로부터, 인간의 눈에 가까운 RGB의 3색을 만들어내기 위한 매트릭스 연산을 행하는 화상 처리 프로세서를 출력 회로(28)의 후단에 설치한다. 적(R), 녹(G), 청(B)의 필터 외에 에메랄드(E)의 필터를 탑재하면, 3색 컬러 필터보다 색 재현의 차를 저감시킬 수 있어, 예를 들면 청녹색이나 적색의 재현성을 향상시킬 수 있다.
또한, 도 25에 도시한 예에서는, 동일색 배열의 2행에 걸친 차분 처리에 대하여 나타내었지만, 동일색 배열의 3행 이상에 걸친 곱합 연산 처리(감산 및/또는 가산)로도 전개할 수 있다. 이 경우에도, 동일색 배열의 행 사이에서 곱합 연산 처리를 행함으로써, 동일한 컬러 필터 요소를 갖는 화소끼리의 연산으로 할 수 있어, 혼색을 일으키는 일이 없다.
<제9 실시예; 고체 촬상 장치의 구성; 시간 차분 처리>
도 26은, 본 발명의 제9 실시예에 따른 CMOS 고체 촬상 장치의 개략 구성도이다. 또한, 도 27은, 제9 실시예에서 이용하는 단위 화소(3)의 구조 모식도이다. 제9 실시예의 고체 촬상 장치(1)는, 곱합 연산 처리 기능으로서, 공간 차분 처리 대신에, 시간 차분 처리를 행함으로써 동체 검출을 가능하게 구성한 점에 특징을 갖는다. 시간 차분 처리를 행하는 경우, 연산의 대상 화소는 동일 배열 위치의 것으로 한다.
제9 실시예의 화소부(10)에 있어서의 단위 화소(3)는, 입사광에 따른 전하를 생성하여 축적하는 포토다이오드 등의 전하 생성부(PD; 광 검출부/광전 변환 소자 )(32)와, 제어 영역(게이트)에 공급된 전하에 따라서 그 소스-드레인 사이에 입사광에 따른 아날로그 신호를 출력하는 증폭용 트랜지스터(M)(42)와, 전하 생성부(32)에서 생성·축적된 전하를 증폭용 트랜지스터(42)의 제어 영역에 직접 또한 선택적으로 전송하기 위한 p채널형의 판독 선택용 트랜지스터(34)와, 증폭용 트랜지스터(42)의 제어 영역의 전하를 리세트하기 위한 p채널형의 리세트 트랜지스터(36)와, 증폭용 트랜지스터(42)와 수직 신호선(19) 사이에 설치되어 증폭용 트랜지스터(42)의 소스와 수직 신호선(19)을 분리/접속하는 n채널형의 수직 선택용 트랜지스터(40)를 포함하여 구성되어 있다.
도 27a에 도시하는 바와 같이, 전하 생성부(32)에서 검출된 입사광에 따른 전기 신호(신호 전하)가 증폭용 트랜지스터(42)의 게이트(제어 영역)에 공급되어, 그 소스 폴로어 동작에 의해서 전류 증폭되고, 그 후, 이 전기 신호가, 각각 대응하는 수직 신호선(19)에 판독되어, 수직 신호선(19)에 신호 전압이 나타나는 구조로 되어 있다.
여기서, 증폭용 트랜지스터(42)로서는, n채널형의 접합형 전계 효과 트랜지스터(JFET)를 사용하고 있다. 이 접합형 FET의 P형 영역은, 전하 생성부(32)에서 검출된 신호 전하인 홀을 축적하는 화소내 메모리(전하 유지부)로서도 기능하므로, 전하 생성부(32)와 증폭용 트랜지스터(42)의 양쪽에 축적된 신호를 사용함으로써, 단위 화소(3)로부터 이전의 프레임의 신호와 현재의 프레임의 신호를 짧은 간격으로 순차적으로 출력하여, 비교할 수 있게 되어 있다.
각 증폭용 트랜지스터(42)의 소스는, 화소 분리용의 수직 선택용 트랜지스터 (40)를 통하여, 매트릭스 형상으로 배치된 열마다 대응하는 수직 신호선(19)에 공통으로 접속되어 있다. 또한, 각 증폭용 트랜지스터(42)의 드레인 및 전하 생성부(32)의 캐소드측에는 전원 전압 Vdd(정전압)가 인가되어 있다.
또한, 전하 생성부(32)의 애노드측과 증폭용 트랜지스터(42)의 게이트(제어 영역)에는, 전송용의 판독 선택용 트랜지스터(34)의 소스, 드레인이 접속되어 있다. 또한, 전송용의 판독 선택용 트랜지스터(34)의 전송용 게이트(TG)는, 매트릭스 형상으로 배치된 단위 화소(3)의 행마다, 행 제어선(15)(상세하게는 전송게이트 배선)에 공통 접속되고, 행 제어선(15)에 접속된 수직 주사 회로(14)로부터 송출되는 구동 펄스 φTG가 인가되면, 구동 펄스 φTG의 레벨에 따라서 전송용의 판독 선택용 트랜지스터(34)가 행마다 순차적으로 동작하도록 되어 있다.
또한, 리세트용의 리세트 트랜지스터(36)의 드레인(리세트 드레인)에는, 전원 전압 Vrd가 단위 화소(3)마다 공통으로 접속되어 전압이 인가되고 있다. 또한, 리세트용의 리세트 트랜지스터(36)의 게이트(RSG)는, 수직 주사 회로(14)에 접속된 행 제어선(15)(상세하게는 리세트 배선)에 공통으로 접속되고, 그 소스는, 전송용의 판독 선택용 트랜지스터(34)의 소스와 공유로 되어 있다.
그리고, 이 리세트용의 리세트 트랜지스터(36)의 게이트에 수직 주사 회로(14)로부터 구동 펄스 φRG가 인가되면, 리세트용의 리세트 트랜지스터(36)는, 이 구동 펄스 φRG의 레벨에 따라서 동작하도록 되어 있다. 또한, 화소 분리용의 수직 선택용 트랜지스터(40)의 게이트는, 매트릭스 형상으로 배치된 단위 화소(3)의 행마다, 제어선(15)(상세하게는 행 선택선/수직 선택선)에 공통 접속되고, 수직 주 사 회로(14)로부터의 구동 펄스 φSEL의 레벨에 따라서, 화소 분리용의 수직 선택용 트랜지스터(40)가 행마다 순차적으로 동작하도록 되어 있다.
또한, 도시를 생략하지만, 컬럼 처리부(26)와 수평 주사 회로(12) 사이의 수직 신호선(19)의 신호 경로 상에는, 각 수직 신호선(19)에 대하여 드레인 단자가 접속된 도시하지 않은 부하 MOS 트랜지스터를 포함하는 부하 트랜지스터부가 배치되고, 각 부하 MOS 트랜지스터를 구동 제어하는 부하 제어부(부하 MOS 컨트롤러)가 설치되어 있다.
단위 화소(3)를 구성하는 증폭용 트랜지스터는 각 수직 신호선(19)에 접속되어 있고, 또한 수직 신호선(19)은 수직 열마다 부하 MOS 트랜지스터의 드레인에 접속되고, 또한 각 부하 MOS 트랜지스터의 게이트 단자에는, 부하 제어부로부터의 부하 제어 신호 CTld가 공통으로 입력되고 있고, 신호 판독시에는, 각 증폭용 트랜지스터에 접속된 부하 MOS 트랜지스터에 의해서, 미리 정해진 정전류를 계속 흘리게 되어 있다.
또한, 본 실시예에서는, 증폭 앰프로서 뿐만 아니라 화소내 메모리로서도 기능하는 접합형 전계 효과 트랜지스터(JFET)를 단위 화소(3)로서 사용하고, 이 접합형 전계 효과 트랜지스터가 갖는 메모리 기능을 이용하여, 복수 프레임의 동일 화소 위치의 화소 신호를 취득하지만, 복수 프레임의 동일 화소 위치의 화소 신호를 취득하기 위한 화소 구조는, 접합형 전계 효과 트랜지스터를 이용하는 것에 한정되지 않는다.
화소내 메모리를 이용하는 화소 구조로서는, 접합형 전계 효과 트랜지스터 외에, 예를 들면, 도 27b에 도시하는 바와 같이, 전하 생성부(32)로서의 포토다이오드에 포토게이트(Photogate)라고 불리는 MOS 다이오드를 사용한 것을 이용할 수 있다. 이 화소 구조에서는, 포토게이트에서 광전 변환한 신호 전하를, 판독 게이트 Tx를 사이에 끼워 형성되어 있는 화소내 메모리로서 기능하는 플로팅 디퓨전(FD)(38)으로 전송하고, 플로팅 디퓨전(38)의 전압 변화를 증폭용 트랜지스터(42)에서 증폭하여 출력한다. 이 때, 미리 플로팅 디퓨전(38)을 리세트하여 리세트 신호를 출력한 후, 축적이 완료된 포토게이트로부터 판독 게이트 Tx를 통해서 신호 전하를 판독하여 화소 신호를 출력한다. 플로팅 디퓨전(38)의 KTc 노이즈를 화소 신호와 리세트 신호의 CDS 동작에 의해 제거할 수 있다는 이점이 있다.
또한, 화소내 메모리로서 기능하는 플로팅 디퓨전(FD)(38)을 이용하는 것 이외의 화소 구조로서는, 도 27c에 도시하는 바와 같이, 매립 포토다이오드를 사용한 것을 이용할 수 있다. 이 화소 구조에 있어서의 판독 동작은, 포토게이트를 이용한 구조에 있어서의 판독 게이트 Tx를 판독 선택용 트랜지스터(34)로 치환하여 생각하면 좋다. 매립 포토다이오드는, pn 접합부에 생기는 공핍층이 화소 표면에 도달하지 않기 때문에 저암(低暗) 전류를 실현할 수 있고, 또한 포토게이트와 같은 전극 재료에 의한 광의 흡수가 없다는 이점이 있다. 리세트 시의 KTc 노이즈가 발생하지 않는 것은 포토게이트를 사용한 구조와 마찬가지이다.
또한, 접합형 전계 효과 트랜지스터 대신에, 포토게이트나 매립 포토다이오드와 화소내 메모리로서의 플로팅 디퓨전을 조합한 경우의 판독 타이밍에 대해는 도시를 생략하지만, 대체로, 이하에 설명하는 도 28에 도시하는 접합형 전계 효과 트랜지스터와 마찬가지로, 우선 플로팅 디퓨전에 유지해 둔 이전 프레임의 신호 성분을 판독한 후에 플로팅 디퓨전을 리세트하고, 이 후, 현 프레임에 있어서의 노광에 의해 전하 생성부(32)에서 생성된 신호 전하를 플로팅 디퓨전으로 전송하여, 현 프레임의 신호 성분을 판독하도록 한다.
도 28은, 제9 실시예의 단위 화소(3)를 구동하는 동작을 설명하는 타이밍차트이다. 도 28에는, 일정한 타이밍마다 입사광을 검지하는 1개의 단위 화소(3)가, 연속된 2프레임, 즉 n-1 프레임(직전의 프레임), n프레임(현재의 프레임)에서 입사광을 검출하고, 그 판독 동작을 행하는 경우를 나타내고 있다.
또한, 매트릭스 형상으로 배치된 각 단위 화소(3) 중 동일 행의 단위 화소(3)의 판독 동작은 동일하고, 도 28의 n-1프레임 또는 n프레임의 기간 t60∼t69가 1행째의 단위 화소(3)의 판독 동작을, 기간 t70∼t79가 2행째의 단위 화소(3)의 판독 동작을 각각 나타내고 있다. 이하, n프레임(현재의 프레임)에 있어서의 1행째의 단위 화소(3)의 판독 동작을 중심으로, 도 28의 타이밍차트의 n프레임의 기간 t60에 이르렀을 때부터 설명한다. 또한, n-1프레임에 있어서의 판독 동작은, 이하에 설명하는 n프레임에 있어서의 판독 동작과 동일하다
n프레임에서의 t60에서부터 t61에 이르기 전(n-1프레임의 t75의 종료시간 이후와 동등), 각 행의 구동 펄스 φTG는 모두 하이 레벨로 유지되고, 각 행의 구동 펄스 φSEL은 모두 하이 레벨로 유지되고, 각 행의 구동 펄스 φRG는 모두 하이 레벨로 유지되어 있다.
이와 같이 t61에 이르기 전에는, 각 행의 구동 펄스 φTG가 하이 레벨이기 때문에 전송용의 판독 선택용 트랜지스터(34)는 오프로 되고, 각 행의 구동 펄스 φRG가 하이 레벨이기 때문에 리세트용의 리세트 트랜지스터(36)는 오프로 되어 있다.
따라서, 증폭용 트랜지스터(42)의 게이트(제어 영역)는 플로팅 상태로 되지만, 기생 용량의 효과에 의해, 이미 직전의 n-1프레임에서 각 전송용의 판독 선택용 트랜지스터(34)가 온일 때에 판독 선택용 트랜지스터(34)를 통하여 각 증폭용 트랜지스터(42)의 게이트(제어 영역)로 전송되어 있는 각 전하 생성부(32)에서 생성된 입사광에 따른 전하(제1 신호 전하)는, 판독 선택용 트랜지스터(34)가 오프로 된 후에도 각 증폭용 트랜지스터(42)의 게이트(제어 영역)에 유지된 상태로 되어 있다. 증폭용 트랜지스터(42)는, 그 게이트(제어 영역)에 축적된 전하가 리세트될 때까지의 동안, 소스 폴로어 동작에 의해 그 게이트 전압에 따른 전기 신호를 출력한다.
또한, 전송용의 판독 선택용 트랜지스터(34)가 오프로 된 후에는, 각 전하 생성부(32)에서는, 새롭게 입사광에 따른 전하(제2 신호 전하)가 생성·축적된다. 이 때의 제1 신호 전하가, 전하 생성부(32)에서 생성·축적된 n-1프레임(직전의 프레임)에 있어서의 입사광에 따른 전하이고, 제2 신호 전하가 전하 생성부(32)에서 생성·축적된 n프레임(현재의 프레임)에 있어서의 입사광에 따른 전하로 된다.
또한, t61에 이르기 전에는, 각 구동 펄스 φSEL이 모두 하이 레벨이기 때문에 화소 분리용의 수직 선택용 트랜지스터(40)는 오프로 되어 있고, 각 단위 화소(3)는 수직 신호선(19)으로부터 분리된 상태로 되어 있다.
다음으로, t60이 경과하여 t61에 이르면, 1행째의 구동 펄스 φSEL1이 로우 레벨로 반전되고, 1행째의 각 단위 화소(3)의 화소 분리용의 수직 선택용 트랜지스터(40)가 온으로 되고, 증폭용 트랜지스터(42)는, 소스가 수직 신호선(19)에 접속되어, 온(선택)으로 된다. 이 때, 1행째의 각 단위 화소(3)의 증폭용 트랜지스터(42)의 게이트(제어 영역)에는, 이미 직전의 프레임에 있어서(n-1의 프레임의 기간 t63에 있어서) 입사광에 따른 제1 신호 전하가 전송되고, 판독 선택용 트랜지스터(34)가 오프로 된 후에도 제1 신호 전하가 유지되어 있으므로, 이 유지된 제1 신호 전하에 따른 전기 신호가 수직 신호선(19)으로 출력된다.
또한, t61에서는, 리세트 트랜지스터가 오프로 되어 있으므로, 이 t61에 있어서 선택된 1행째의 각 증폭용 트랜지스터(42)가 소스 폴로어 동작을 했을 때, 그 소스의 전위는, 소스-드레인 사이에 흐르는 전류(드레인 전류)가, 도시하지 않은 부하 MOS 트랜지스터에 의한 정전류원에 흐르는 전류값 IB로 될 때까지 상승한다.
이 때, 이 1행째의 각 증폭용 트랜지스터(42)는, 그 게이트(제어 영역)에, 직전의 프레임(n-1프레임의 기간 t63)에 있어서 제1 신호 전하가 전송되고, 전송 종료 후(전송용의 판독 선택용 트랜지스터(34)가 오프)에도 그 게이트 전압을 유지하고 있기 때문에, 소스 폴로어 동작에 의해서 제1 신호 전하에 따른 제1 출력 신호 Vssn-1을 출력한다. 제1 출력 신호 Vssn-1의 값은, 수학식 7로 나타내어지는 값으로 된다. 이와 같이 해서 검지된 n-1프레임의 출력 신호 Vssn-1이, 대응하는 수직 열의 컬럼 AD 회로(25)에 통지된다.
Vssn-1 = VRD + VS1 - VT = Vsig1 … (7)
여기서, VRD는 n-1프레임에서 리세트용의 리세트 트랜지스터(36)가 온일 때에 공급된 전원 전압, VS1은 n-1프레임에 있어서의 제1 신호 전하에 따른 증폭용 트랜지스터(42)의 게이트 전위의 상승분, VT은 증폭용 트랜지스터(42)의 드레인 전류가 도시하지 않은 부하 MOS 트랜지스터에 의해 규정되는 부하 전류 IB일 때의 게이트-소스간의 전압이다.
또한, VS1의 값은, “입사광에 따른 제1 신호 전하/게이트 용량”으로 구해진다. 또한, 실제로는, 구동 펄스 φRG를 로우 레벨로 하는 리세트 동작에 의해서, 참인 신호 성분뿐만 아니라 리세트 성분이나 그 밖의 변동 성분을 포함해서 화소 신호가 나타나는 것은, 제1 혹은 제2 실시예에서 설명한 것과 마찬가지이다. VRD-VT는, 이 리세트 성분이나 그 밖의 변동 성분을 포함하는 것으로,예를 들면 상기 제1 실시예의 리세트 성분 등의 변동 성분(통합해서 ΔV1로 한다)에 대응한다.
또한, 이 때 2행째의 각 증폭용 트랜지스터(42)에 관해서는, 구동 펄스 φSEL2가 여전히 로우 레벨이기 때문에, 2행째의 각 화소 분리용의 수직 선택용 트랜지스터(40)가 오프로 되어 있고, 2행째의 각 증폭용 트랜지스터(42)의 소스는 수직 신호선(19)에 접속되지 않는 상태로 되어 있다(비선택). 이 후 t62에 이르면, 구동 펄스 φRG1이 로우 레벨로 반전된다.
이 t62에 있어서, 구동 펄스 φRG1이 로우 레벨로 됨으로써, 1행째의 각 리세트용의 리세트 트랜지스터(36)가 온으로 되고, 전원 전압 VRD(판독 레벨)이 1행째의 각 증폭용 트랜지스터(42)의 게이트(제어 영역)에 전달된다. 이 리세트용의 리세트 트랜지스터(36)의 온에 의해, 증폭용 트랜지스터(42)의 게이트(제어 영역)로부터 제1 신호 전하가 배출됨과 함께, 증폭용 트랜지스터(42)의 게이트(제어 영역)가 전원 전압 VRD(판독 레벨)으로 바이어스된다.
또한, t63에 이르면, 구동 펄스 φRG1이 하이 레벨로 반전됨으로써, 1행째의 각 리세트용의 리세트 트랜지스터(36)가 다시 오프로 되고, 1행째의 증폭용 트랜지스터(42)의 게이트(제어 영역)는 플로팅 상태로 되지만, 그 기생 용량의 효과에 의해서, 게이트는, 전원 전압 VRD(판독 레벨)로 바이어스된 채로의 상태가 유지된다.
또한, t64에 이르면, 구동 펄스 φTG1이 로우 레벨로 반전되어, 1행째의 각 단위 화소(3)의 전송용의 판독 선택용 트랜지스터(34)가 온으로 되고, 1행째의 각 단위 화소(3)의 포토다이오드에 있어서 생성·축적된 입사광에 따른 전하(제2 신호 전하)가, 1행째의 각 단위 화소(3)의 증폭용 트랜지스터(42)의 게이트(제어 영역)로 전송된다. 제2 신호 전하가, n프레임에 있어서의 입사광에 따른 전기 신호 전하로 된다.
이와 같이, 증폭용 트랜지스터(42)의 게이트(제어 영역)에, n프레임(현재의 프레임)에 있어서의 입사광에 따른 전하(제2 신호 전하)가 전송되면, 각 증폭용 트랜지스터(42)의 게이트 전위는, 전송된 전하의 분만큼 상승하기 때문에, 1행째의 증폭용 트랜지스터(42)가 소스 폴로어 동작을 하고, 증폭용 트랜지스터(42)의 소스의 전위는 게이트 전위의 상승분만큼 상승한다.
이 경우, 소스 폴로어 동작을 하는 1행째의 각 증폭용 트랜지스터(42)로부터는 제2 신호 전하에 따른 제2 출력 신호(제2 전기 신호)가, 이 때 온으로 되어 있 는 화소 분리용의 수직 선택용 트랜지스터(40)를 통하여 수직 신호선(19)으로 출력된다.
또한, t65에 이르면, 1행째의 구동 펄스 φTG1이 하이 레벨로 반전됨으로써, 1행째의 각 전송용의 판독 선택용 트랜지스터(34)가 오프로 되고, 1행째의 단위 화소(3)의 전하 생성부(32)에 있어서 생성·축적된 입사광에 따른 전하(제2 신호 전하)의 증폭용 트랜지스터(42)의 게이트(제어 영역)로의 전송이 종료하고, 증폭용 트랜지스터(42)의 게이트(제어 영역)는 다시 플로팅 상태로 되지만, 그 기생 용량의 효과에 의해서, 전송된 전하(제2 신호 전하)의 분만 게이트의 전위가 상승한 채로 그 상태가 유지된다.
이 n프레임에서, 현재의 프레임에 대한 제2 신호 전하로서 게이트(제어 영역)로 전송된 전하는, 다음의 n+1프레임(도시 생략)에서 이 게이트가 리세트될 때까지(리세트용의 리세트 트랜지스터(36)가 온으로 될 때까지) 유지된다. 이 결과, 이 때 게이트에 축적되어 있는 전하가, n+1프레임에서는 제1 신호 전하(직전의 프레임에 대한 전하)로서 이용된다.
이와 같이, 전송용의 판독 선택용 트랜지스터(34)가 온으로 되어 제2 신호 전하가 증폭용 트랜지스터(42)의 게이트(제어 영역)로 일단 전송되고, 그 후, 전송용의 판독 선택용 트랜지스터(34)가 오프로 되더라도, 제2 신호 전하가 게이트(제어 영역)에 유지되므로, 증폭용 트랜지스터(42)로부터는, 그 후 게이트가 리세트될 때까지의 소스 폴로어 동작에 의해(t65 이후), 게이트에 축적된 전하(제2 신호 전하)에 따른 전기 신호(제2 출력 신호 Vssn)가 출력되게 된다.
t64∼t65에 있어서, 소스 폴로어 동작에 의해서 소스-드레인 사이에 흐르는 전류가 도시하지 않은 부하 MOS 트랜지스터에 의해 규정되는 부하 전류 IB로 되었을 때, 증폭용 트랜지스터(42)의 소스의 전위(제2 출력 신호 Vssn)의 값은, 수학식 8로 나타내어지는 값으로 된다. 이와 같이 해서 검지된 n프레임의 출력 신호 Vssn이, 대응하는 수직 열의 컬럼 AD 회로(25)에 통지된다.
Vssn = VRD + VS2 - VT = Vsig2 … (8)
여기서, VRD는 n프레임에서 리세트용의 리세트 트랜지스터(36)가 온일 때에 공급된 전원 전압, VS2는 n프레임에 있어서의 제2 신호 전하에 따른 증폭용 트랜지스터(42)의 게이트 전위의 상승분, VT는 증폭용 트랜지스터(42)의 드레인 전류가 도시하지 않은 부하 MOS 트랜지스터에 의해 규정되는 부하 전류 IB일 때의 게이트-소스 사이의 전압이다.
또한, VS2의 값은, VS1과 마찬가지로, “입사광에 따른 제1 신호 전하/게이트 용량”으로 구해진다. 또한, 실제로는, 구동 펄스 φRG를 로우 레벨로 하는 리세트 동작에 의해서, 참인 신호 성분뿐만 아니라 리세트 성분이나 그 밖의 변동 성분을 포함하여 화소 신호가 나타나는 것은, 제1 혹은 제2 실시예에서 설명한 것과 마찬가지이다. VRD-VT는, 이 리세트 성분이나 그 밖의 변동 성분을 포함하는 것으로, 예를 들면 상기 제1 실시예의 리세트 성분 등의 변동 성분(통합해서 ΔV2라고 한다)에 대응한다.
다음으로, t69에 이르면, 구동 펄스 φSEL1이 하이 레벨로 반전됨으로써, 화 소 분리용의 수직 선택용 트랜지스터(40)가 오프로 되어, 1행째의 단위 화소(3)와 수직 신호선(19)이 분리된다.
계속되는 t70∼t79에 있어서는, 2행째의 단위 화소(3)에 대하여, 상술한 t60∼t69에 있어서의 1행째의 단위 화소(3)의 판독 동작과 마찬가지의 동작이 반복해서 행해지고, n프레임에 있어서의 시간 차분 처리를 행한다.
이상 설명한 바와 같이, 연속한 2프레임(n-1프레임과 n프레임) 사이에 있어서 각각 얻어진, 입사광에 따라서 출력되는 각 단위 화소(3)로부터의 아날로그의 휘도를 나타내는 n-1프레임과 n프레임의 각 출력 신호 Vssn-1, Vssn이, 각각 컬럼 AD 회로(25)에 입력된다.
접합형 전계 효과 트랜지스터의 제어 영역에, 포토다이오드 등의 광전 변환 소자에서 생성·축적된 전하를 직접적으로 공급하는 것만으로, 게이트에 공급된 전하에 따른 전기 신호를, 직전의 프레임에 대한 전기 신호와 현재의 프레임에 대한 전기 신호의 2개의 신호로서 출력할 수 있다. 게이트에 전하를 직접 전송하여 전압 신호로 하고 나서 수직 신호선(19)을 통하여 화소 신호를 판독하도록 하고 있으므로, 전하인 채로(전류 모드로) 화소 신호를 출력하는 경우에 비해서 전하 배분에 의한 신호의 열화를 억제할 수 있다.
컬럼 AD 회로(25)에 있어서는, 연속한 2프레임(n-1프레임과 n프레임) 사이에서 얻어진 복수 프레임에 대한 아날로그의 제1 출력 신호 Vssn-1과 제2 출력 신호 Vssn의 차분을 검출하는, 즉 시간 차분 처리를 행함으로써, 동체 검출을 행한다. 그리고, 상기 동작을 반복해서 행함으로써, 또한 연속한 2 또는 그 이상의 프레임 사이에서 그 동체 검출을 행할 수 있게 된다.
<제9 실시예; 시간 차분 처리의 동작>
도 29는, 도 26에 도시한 제9 실시예의 고체 촬상 장치(1)의 컬럼 AD 회로(25)에 있어서의 시간 차분 처리 동작을 설명하기 위한 타이밍차트이다. 또한, 도 30은, 제9 실시예의 시간 차분 처리에 있어서의 프레임 레이트와의 관계를 설명하는 타이밍차트이다.
도 29는, 도 6에 도시한 제2 실시예의 공간 차분 처리에 있어서의 n-1행(직전의 행)을 n-1프레임(직전의 프레임)으로, n행(현재의 행)을 n프레임(현재의 프레임)으로 각각 치환해서 생각하면 좋다.
컬럼 AD 회로(25)는, 증폭용 트랜지스터(42)에 축적된 직전 프레임 n-1의 화소 신호 Vssn-1과 전하 생성부(32)에 축적된 현재 프레임 n의 동일 행의 화소 신호 Vssn을 짧은 간격으로 순차적으로 페치하여, 이들의 차를 취한다.
즉, 직전 프레임의 화소 신호 Vssn-1에 대한 2회째의 카운트 처리가 완료된 후에, 현행 프레임의 화소 신호 Vssn에 대하여, 1회째의 업 카운트 처리를 개시할 때에, 카운터부(254)에 유지되어 있는 카운트값을 리세트하지 않고 계속해서 카운트 처리를 행하도록 함으로써, 현행 프레임의 화소 신호 Vssn에 대한 2회째의 카운트 처리가 완료된 후에 카운터부(254)에 유지되는 카운트값인 시간 차분 데이터 D5는, 수학식 9로 나타내는 바와 같이 프레임이 서로 다른 2개의 화소 신호 Vssn-1, Vssn 사이에서의 차분 연산의 결과(Vssn-1 - Vssn)를 나타내는 디지털값으로 된다. 프레임이 서로 다른 즉 촬상 시각이 서로 다른 2개의 화소 신호 Vssn-1, Vssn 사이 에서의 차분 연산을 행하고 있기 때문에, 그 차분 처리는, 공간 차분 처리가 아니고 시간 차분 처리로 된다.
= Vsig1 - Vsig2
=(n-1프레임의 신호 Vssn-n) - (n프레임의 신호 Vssn)
=(VRD + Vs1 - Vt) - (VRD + VS2 - VT)
= VS1- VS2 …(9)
수학식 9에서 구한 시간 차분 데이터 D5가 제로가 아니면, 프레임 사이에서 화상에 움직임이 존재한 것으로 되기 때문에, 피사체 중 동체의 부분을 검출할 수 있다.
또한, 도 28에 도시한 단위 화소(3)의 구동 타이밍으로부터 알 수 있는 바와 같이, n-1프레임(직전의 프레임)의 화소 신호는, 참인 신호 성분 Vsig1 후에 구동 펄스 φRG에 기초한 리세트 성분이나 그 밖의 변동 성분(ΔV1)이 나타나는 데 반해, n프레임(현재의 프레임)의 화소 신호는, 구동 펄스 φRG에 기초한 리세트 성분이나 그 밖의 변동 성분(ΔV1) 후에 참인 신호 성분 Vsig2가 나타난다.
따라서, 통신·타이밍 제어부(20)는, 시간 차분 처리를 위한 카운트 처리시에는, 이들 각 성분이 나타나는 방법을 고려하여, 카운터부(254)에 있어서의 카운트 모드를 제어한다. 예를 들면, 도 29에 도시하는 바와 같이, n-1프레임에 관해서는, 우선 업 카운트 모드로 하여 신호 성분 Vsig1과 ΔV1과의 합성 성분에 대하여 카운트 처리를 행하고, 이 후, 업 카운트 모드로 하여ΔV1에 대하여 카운트 처 리를 행함으로써, n-1프레임의 신호 성분 Vsig1의 카운트값(화소 데이터)을 구한다.
이어지는 n프레임에 관해서는, 우선 업 카운트 모드로 하여 ΔV1에 대하여 카운트 처리를 행하고, 이 후, 다운 카운트 모드로 하여 신호 성분 Vsig1과 ΔV1과의 합성 성분에 대하여 카운트 처리를 행한다. 이에 의해, 카운트 결과로서는, “Vsig1-Vsig2”, 즉 2프레임에 있어서의 참인 신호 성분의 차분을 구할 수 있다.
또한,ΔV1과 ΔV2는, 모두 동일 시점의 구동 펄스 φRG에 기초한 것으로, 대체로 동일하다고 생각할 수도 있다. 따라서, ΔV1과 ΔV2에 대한 카운트 처리를 생략해도, 카운트 결과로서는, “Vsig1-Vsig2”, 즉 2프레임에 있어서의 참인 신호 성분의 차분을 구할 수 있다. 이 경우, 카운트 처리를 생략한 분만큼 소비 전력을 저감할 수 있다.
또한, 상술한 바와 같은 시간 차분 처리로 취득한 카운트값에 기초하여 동체 검출을 행하는 경우, 랜덤 잡음 등의 성분에 의한 오판정을 방지하기 위해, 임계값 처리를 행하여 판정하는 것이 좋다. 즉, 수학식 9에서 구한 디지털값이 일정 이상인 경우에, 동체가 검지된 것이라고 판정한다.
또한, 전하의 요동 등에 기인하여 발생하는 샷 잡음(shot noise)은, 신호의 크기의 평방근에 비례하는, 즉 피사계가 밝고 휘도 레벨이 큰 경우에는 샷 잡음의 레벨이 커지는 특질을 가지고 있으므로, 판정의 임계값을 일정하게 하면, 피사체가 밝은 경우에는, 정지하고 있는 것이 잘못해서 동체로서 검출되어 버리거나, 혹은 반대로, 저 콘트라스트의 피사체에 대하여 충분한 움직임 검출을 할 수 없게 되고, 피사계가 어두운 경우에는, 랜덤 잡음의 영향을 받기 쉬워, 정지하고 있는 것이 잘못해서 동체로서 검출되어 버리는, 등 피사계가 극단적으로 밝은 경우나 극단적으로 어두운 경우에는, 동체 신호를 정밀도 좋게 생성할 수 없다고 하는 문제를 발생시킬 수 있다.
이것을 피하기 위해, 피사체의 콘트라스트가 높은 경우나 피사계가 어두운 경우에는 판정의 임계값을 높이는 한편, 피사체의 콘트라스트가 낮은 경우나 피사계가 밝은 경우에는 판정의 임계값을 낮추는 등, 상황에 따라서 판정의 임계값을 조정하는 것이 좋다. 이렇게 함으로써, 정밀도 좋게 피사체의 움직임을 검출할 수 있게 된다.
이와 같이, 본 실시예에서는,동체를 나타내는 시간 차분 데이터 D5를 n비트의 디지털 데이터로 출력하도록 하고 있으므로, 피사체의 콘트라스트나 조명 등의 환경 조건에 따라서, 직전 프레임에 대한 전기 신호와 현재 프레임에 대한 전기 신호와의 차분에 기초하여, 영상 콘트라스트나 조명 등의 조건에 맞추어 동체인지의 여부의 판정을 고정밀도로 행할 수 있다.
또한, 상세한 설명은 생략하지만, 통상 동작시에는, 도 29에 도시하는 n프레임(현재의 프레임)의 판독 기간의 동작만을 행함으로써 영상 신호만을 취출할 수 있다. 또한, 도 29의 n프레임(현재의 프레임)의 판독 기간의 화소 신호의 극성은 마이너스이지만, 리세트 레벨 ΔV2에 대해서는 다운 카운트 모드, 신호 레벨 Vssn(참인 신호 성분 Vsig2)에 대해서는 업 카운트 모드로 함으로써, 정극성의 화소 신호를 취득할 수 있다.
시간 차분 연산의 방법은, 제1이나 제2 등의 각 실시예와 마찬가지로, 전압 비교부(252)와 카운터부(254)를 이용하여, 각 프레임의 화소 신호에 따른 전압 신호와 소정의 기울기로 변화하는 참조 신호를 비교하여, 참조 신호의 생성시점으로부터, 각 프레임의 화소 신호에 따른 전압 신호와 참조 신호가 일치한 시점까지를 카운트 클럭으로 카운트(계수)함으로써, 각 프레임의 화소 신호에 따른 전압 신호의 각 크기의 차분에 대응한 카운트값을 얻도록 하고 있으므로, AD 변환 후에 추가의 차분 회로를 설치할 필요가 없어, AD 변환과 동시에 동체를 나타내는 차분 신호를 간단히 얻을 수 있다.
게다가, 제1이나 제2 실시예에서 설명한 것과 마찬가지로, 회로 규모나 회로 면적이나 소비 전력, 혹은 다른 기능부와의 사이의 인터페이스용 배선의 수나, 이 배선에 의한 노이즈나 소비 전류 등의 문제를 해소하는 등의 효과를 향수할 수 있다.
또한, 상기 실시예에서는, 컬럼 AD 회로(25)가 행 방향으로 복수 배열되고, 행 단위로 화소부(10)로부터 보내지는 1행분의 화소 신호를 각 컬럼 AD 회로(25)에서 동시 병행 처리하는 구성의 것에, 비교 처리와 카운트 처리를 조합하여 AD 변환 처리를 행함으로써 시간 차분 처리를 행하는 구조에 대하여 설명했지만, 비교 처리와 카운트 처리를 조합하여 AD 변환 처리를 행함으로써 시간 차분 처리를 행한다고 하는 기본적인 구조에 관해서는, 화소 신호를 하나 하나 취출하여 처리하는 구성의 디바이스에도 적용할 수 있다.
또한, 접합형 전계 효과 트랜지스터나 플로팅 디퓨전 등의 화소내 메모리를 갖는 구조의 단위 화소(3)를 갖는 디바이스에의 적용에 대하여 설명했지만, 적용 가능한 디바이스는, 화소내 메모리를 갖는 것에 한정되지 않는다. 예를 들면, 화소내 메모리를 구비하고 있지 않으면, 이전 프레임의 화소 신호를 페치하여 참조 신호와 비교함과 함께, 이 비교 처리와 병행하여 카운트 처리를 행하여, 비교 처리가 완료된 시점의 카운트값을 취득하고, 이 취득한 카운트값을 일단 디바이스밖의 프레임 메모리에 저장함으로써 이전 프레임에 대한 AD 변환 처리를 완료시킨다.
즉, 차분 처리의 한쪽(이전 프레임)의 화소 신호에 대해서는, 미리 디지털 데이터화해 둔다. 또한, 이전 프레임의 화소 신호를 미리 디지털 데이터로 해 두면 좋고, 컬럼 AD 회로(25)를 이용하여 디지털화하는 것이 아니더라도 좋고, 다른 AD 변환 장치를 사용하여 이전 프레임의 화소 데이터를 취득하여 프레임 메모리에 보존해 두어도 좋다.
이 후, 현 프레임에 대한 AD 변환 처리시에는, 처리 대상 화소에 대하여, 프레임 메모리에 저장하고 있는 동일 화소 위치의 이전 프레임의 카운트값(화소 데이터)을 카운트 처리의 초기값으로 하여, 화소 신호와 참조 신호를 비교함과 함께, 이 비교 처리와 병행하여 카운트 처리를 행하여, 비교 처리가 완료된 시점의 카운트값을 취득함으로써, 시간 차분 처리를 행하도록 해도 좋다. 이전 프레임의 카운트값(화소 데이터)을 플러스의 데이터로서 프레임에 보존하고 있으면, 현 프레임의 카운트 처리는 다운 카운트 모드로 하면 좋다.
<제10 실시예; 전자 장치에의 적용>
도 31은, 본 발명의 제10 실시예에 따른 전자 장치의 개략 구성도이다. 상 기 제1∼제9 실시예에서는, 처리 대상 신호에 따른 전기 신호와 AD 변환용의 참조 신호를 비교하는 비교부와, 비교부에 있어서의 비교 처리와 병행하여, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 처리를 행하고, 비교부에 있어서의 비교 처리가 완료된 시점의 카운트값을 유지하는 카운터부를 구비해서 이루어지는 AD 변환 회로(AD 변환 장치; 전례에서는 컬럼 AD 회로)를 데이터 처리 장치로서 고체 촬상 장치에 적용한 사례를 설명했지만, 상기 제1∼제9 실시예에서 설명한 AD 변환 회로나 데이터 처리 장치의 구조는, 고체 촬상 장치에 한정하지 않고, 물리적인 성질이 동일한 복수의 신호 사이에서의 곱합 연산 결과의 디지털 데이터를 취득하는 데이터 처리의 구조를 필요로 하는 모든 전자 장치에 적용할 수 있다.
이 제10 실시예에서는, 고체 촬상 장치 이외의 전자 장치에 본 발명에 따른 데이터 처리 방법이나 데이터 처리 장치를 적용하는 사례를 나타낸 것이다. 또 본 실시예에서도, 처리 대상 신호로서는, 상기 제1∼제9 실시예와 마찬가지로, 고체 촬상 장치(1)의 화소부(10)로부터 출력되는 화소 신호인 것으로 하지만, 화소 신호에 상관없이, 곱합 연산에 견딜 수 있도록 물리적인 성질이 동일한 신호인 한, 임의의 신호라도 좋다.
도시한 전자 장치(800)는, 고체 촬상 장치(1)의 결함 화소를 진단하거나, 혹은 동체 검출 처리를 하거나 하는 등, 곱합 연산 결과에 기초한 여러 가지 처리 기능을 갖는다. 구체적으로는, 전자 장치(800)는, 도면 중의 중앙 부분에 도시하는 분할선의 좌측에 배치된, 상기 전자 장치(800)의 전체의 동작을 제어하는 퍼스널 컴퓨터 등을 이용한 제어 장치(802)와, 분할선의 우측에 배치된, AD 변환 장치(805)를 구비한다. 또한, 분할선으로 제어 장치(802)와 AD 변환 장치(805)를 나누는 것이 아니고, 그 양자를 포함하여, 복수의 신호 사이에서의 곱합 연산 결과의 디지털 데이터를 얻는 데이터 처리 장치의 기능을 갖는 1개의 AD 변환 장치(805)로서 구성해도 좋다.
AD 변환 장치(805)는, 고체 촬상 장치(1)로부터 페치한 아날로그의 화소 신호를 디지털 데이터로 변환하는 전압 비교부(852) 및 카운터부(854)를 갖는 데이터 처리 장치로서의 기능을 갖는 AD 변환 장치(805)를 구비하고 있다. 전압 비교부(852)는 전압 비교부(252)에, 카운터부(854)는 카운터부(254)에 각각 대응하는 것이고, 이들의 기본적인 동작은, 상기 제1∼제9 실시예의 전압 비교부(252), 카운터부(254)와 마찬가지이다.
제어 장치(802)는, AD 변환 장치(805)를 제어하는 기능 요소로서, AD 변환 장치(805)의 전압 비교부(852)에 AD 변환용의 참조 전압을 공급하는 참조 신호 생성부(827)와, 참조 신호 생성부(827)나 카운터부(854)를 제어하는 출력 회로(28)를 구비하고 있다. 타이밍 제어부(820)는 통신·타이밍 제어부(20)에, 참조 신호 생성부(827)는 참조 신호 생성부(27)에 각각 대응하는 것이고, 이들의 기본적인 동작은, 상기 제1∼제9 실시예의 통신·타이밍 제어부(20)나 참조 신호 생성부(27)와 마찬가지이다.
또한, 제어 장치(802)는, 본 실시예 특유의 구성으로서, 곱합 연산 처리 대상의 한쪽의 데이터를 유지하는 데이터 기억부(828)와, 카운터부(854)에서 얻어진 곱합 연산 결과를 나타내는 데이터 D8에 기초하여, 고체 촬상 장치(1)를 진단하거나, 그 밖의 판정 처리를 하거나 하는 등의 기능을 갖는 판정·진단부(830)를 구비하고 있다.
이러한 구성에 있어서, 고체 촬상 장치(1)의 결함 화소를 진단하는 기능을 실현하기 위해서는, 우선 비교 대상으로 되는 정상적인(화소 결함이 없는) 고체 촬상 장치(1)의 화소 데이터(정상 데이터라고 한다)를 취득하고, 이 후, 진단 대상의 고체 촬상 장치(1)로부터 화소 신호를 판독하여, 정상 데이터와의 사이에서 차분 처리를 행하고, 그 결과에 기초하여 결함의 유무를 진단한다. 화소 결함으로서는, 예를 들면 암시(暗時) 결함과 명시(明時) 결함을 진단하는 것이 좋고, 암시 결함의 진단을 위해서는, 고체 촬상 장치(1)를 비노광 상태로 하여 정상 데이터의 취득이나 진단을 행하고, 또한, 명시 결함의 진단를 위해서는, 예를 들면 전체 백(白) 촬영상태로 하여 고체 촬상 장치(1)의 정상 데이터의 취득이나 진단을 행한다.
정상 데이터를 취득하기 위해, AD 변환 장치(805)는, 비교 대상으로 되는 정상적인 고체 촬상 장치(1)로부터 아날로그의 촬상 신호를 취득하고, 상기 제1 실시예의 기본 동작에서 설명한 것과 마찬가지로 하여, 우선 전압 비교부(852)에 있어서, 참조 신호 생성부(827)로부터 공급되는 소정의 기울기로 변화하는 참조 신호 RAMP와 촬상 신호의 각 화소 신호를 비교하여, 화소 신호와 참조 신호 RAMP가 일치하는 점을 찾는다.
또한, 암시의 정상 데이터를 취득할 때에는, 통신·타이밍 제어부(20)는, 참조 신호 생성부(827)에 대하여, 참조 신호 RAMP의 기울기를 통상보다 작게 하도록 지시하는 것이 좋다. 이것은, 암시의 저레벨의 화소 신호를, 높은 게인으로 디지털 데이터로 변환하는 것을 의미한다.
카운터부(854)는, 참조 신호 생성부(827)에 의한 참조 신호 RAMP의 생성과 동시에 타이밍 제어부(820)에서 지시된 카운트 모드로 카운트 클럭 CK0에 기초하여 카운트 처리를 개시한다. 여기서는, 타이밍 제어부(820)는, 카운터부(854)의 카운트 모드를, 리세트 성분 ΔV에 대해서는 다운 카운트 모드로 설정하고, 신호 성분 Vsig에 대해서는 업 카운트 모드로 설정하는 것으로 한다. 이것은, 신호 성분 Vsig에 대응하는 화소 데이터로서 플러스의 데이터를 취득하는 것을 의미한다.
카운터부(854)는, 전압 비교부(852)의 비교 처리에서 이용하는 참조 신호 RAMP의 생성 시점으로부터 화소 신호와 참조 신호 RAMP가 일치하는 시점까지의 카운트 클럭 CK0을 계수하고, 계수 결과를 자체의 등록 데이터 D9a로 해서 화소 위치를 대응시켜 데이터 기억부(828)에 등록한다. AD 변환 장치(805)는, 이러한 처리를, 촬상 신호의 전체 화소에 대하여 반복한다.
또한, 정상 데이터의 취득은, 반드시 AD 변환 장치(805)를 이용하여 취득하는 것이 아니라도 좋고, 예를 들면, 외부의 기기에 의해 정상 데이터를 취득하고, 이 외부의 기기로부터 입력되는 등록 데이터 D9b를 화소 위치와 대응시켜 데이터 기억부(828)에 등록하도록 해도 좋다. 혹은, 정상시의 데이터는, 화소 위치에 상관없이 일정하다(불균일은 없다)고 할 수 있고, 이 경우에는, 정상 데이터의 취득은 불필요하다.
암시 결함이나 명시 결함의 진단시에는, 고체 촬상 장치(1)를, 각 진단에 따 른 소정의 노광상태로 한다. 타이밍 제어부(820)는, 카운터부(854)의 카운트 모드를, 리세트 성분 ΔV에 대해서는 업 카운트 모드로 설정하고, 신호 성분 Vsig에 대해서는 다운 카운트 모드로 설정한다. 이것은, 신호 성분 Vsig에 대응하는 화소 데이터로서 마이너스의 데이터를 취득하는 것을 의미한다.
또한, 타이밍 제어부(820)는, 참조 신호 생성부(827)에 대하여, 참조 신호 RAMP의 기울기를, 정상 데이터의 취득시간과 동일하게 되도록 지시한다. 이것은, 화소 신호를, 정상 데이터의 취득시간과 동일한 게인으로 디지털 데이터로 변환하는 것을 의미한다.
또한, 타이밍 제어부(820)는, 카운터부(854)에 대하여 초기값 제어 신호 CN7를 발생하고, 처리 대상의 화소 위치와 동일한 화소 위치의 정상시의 화소 데이터를 데이터 기억부(828)로부터 판독하여 카운트 처리의 초기값으로 하도록 지시한다.
AD 변환 장치(805)는, 진단 대상의 고체 촬상 장치(1)로부터 아날로그의 촬상 신호를 취득하고, 우선 전압 비교부(852)에 있어서, 참조 신호 생성부(827)로부터 공급되는 소정의 기울기로 변화하는 참조 신호 RAMP와 촬상 신호의 각 화소 신호를 비교하여, 화소 신호와 참조 신호 RAMP가 일치하는 점을 찾는다.
카운터부(854)는, 참조 신호 생성부(827)에 의한 참조 신호 RAMP의 생성과 동시에 타이밍 제어부(820)에서 지시된 카운트 모드로 카운트 클럭 CK0에 기초하여 카운트 처리를 개시한다. 그리고, 전압 비교부(852)의 비교 처리에서 이용하는 참조 신호 RAMP의 생성시점으로부터 화소 신호와 참조 신호 RAMP가 일치하는 시점까 지의 카운트 클럭 CK0을 계수한다.
판정·진단부(830)는, 카운터부(854)에서 얻어지는 카운트값이 나타내는, 정상시와 실작동시의 차를 나타내는 곱합 연산 데이터 D8를 결함 판정 데이터로서 이용하여, 화소 결함의 유무를 판정한다.
여기서, 카운트 결과로서는, 정상시의 화소 데이터로부터 실작동시의 화소 데이터를 뺀 값이 얻어진다. 화소 결함이 없으면, 얻어지는 카운트값은, 오차 성분이나 노이즈 성분만으로 되어, 충분히 작다고 생각해도 좋다. 이에 대하여, 화소 결함이 있는 경우에는, 정상시와 실작동시의 화소 데이터에 큰 차이가 나타난다.
따라서, 판정·진단부(830)는, 화소 결함의 판정시에는, 오차 성분이나 노이즈 성분 등에 의한 오판정을 방지하기 위해, 카운터부(854)에서 얻어지는 곱합 연산 데이터 D8이 일정 이상인 경우에, 화소 결함이 있는 것으로 판정하는 것이 좋다.
이와 같이, 전자 장치(800)를 화소 결함 진단에 이용하는 경우, 전압 비교부(852)와 카운터부(854)의 조합으로 이루어지는 AD 변환 장치(805)를 이용하여, 정상 디바이스와 진단 대상 디바이스 사이에서 화소 데이터의 차분 처리를 행하도록 했다. 이에 의해, 제1∼제9 실시예에서 설명한 것과 마찬가지로, 정상 상태에 대한 실작동 상태의 차를 나타내는 디지털 데이터를, 실작동 상태의 화소 신호에 대하여 AD 변환을 할 때에, 직접 카운터부(854)의 출력으로서 얻을 수 있다.
정상 데이터 유지용의 프레임 메모리로서 기능하는 데이터 기억부(828)를 이 용함으로써, 실작동 상태의 화소 신호용의 프레임 메모리나 정상 디바이스와 진단 대상 디바이스 사이에서 화소 데이터의 차분 처리를 행하는 추가 회로를 사용하지 않고, 화소 결함 진단을 실현할 수 있고, 실작동 상태의 화소 신호에 대한 AD 변환과 화소 결함 진단을 위한 연산 처리(본 예에서는 차분 처리)를 효율적으로 행할 수 있다. 화소 위치에 상관없이 정상 데이터가 일정한 것으로 하는 경우에는, 정상 데이터 유지용의 프레임 메모리로서 기능하는 데이터 기억부(828)도 불필요하게 된다.
또한, 도 26에 도시한 구성에 있어서, 동체 검출 기능을 실현하기 위해서는, 우선 비교 대상으로 되는 이전 프레임의 화소 신호를 고체 촬상 장치(1)로부터 판독하여 화소 데이터를 취득하고, 이 후, 현 프레임의 화소 신호를 고체 촬상 장치(1)로부터 판독하여, 이전 프레임의 화소 데이터 사이에서 차분 처리를 행하고, 그 결과에 기초하여 동체를 검출한다.
이전 프레임의 화소 데이터를 취득하는 경우, AD 변환 장치(805)는, 고체 촬상 장치(1)로부터 아날로그의 촬상 신호를 취득하고, 상기 제1 실시예의 기본 동작에서 설명한 것과 마찬가지로 해서, 우선 전압 비교부(852)에 있어서, 참조 신호 생성부(827)로부터 공급되는 소정의 기울기로 변화하는 참조 신호 RAMP와 촬상 신호의 각 화소 신호를 비교하여, 화소 신호와 참조 신호 RAMP가 일치하는 점을 찾는다.
카운터부(854)는, 참조 신호 생성부(827)에 의한 참조 신호 RAMP의 생성과 동시에 타이밍 제어부(820)에서 지시된 카운트 모드로 카운트 클럭 CK0에 기초하여 카운트 처리를 개시한다. 여기서는, 타이밍 제어부(820)는, 카운터부(854)의 카운트 모드를, 리세트 성분 ΔV에 대해서는 다운 카운트 모드로 설정하고, 신호 성분 Vsig에 대해서는 업 카운트 모드로 설정하는 것으로 한다. 이것은, 신호 성분 Vsig에 대응하는 화소 데이터로서 플러스의 데이터를 취득하는 것을 의미한다.
카운터부(854)는, 전압 비교부(852)의 비교 처리에서 이용하는 참조 신호 RAMP의 생성 시점으로부터 화소 신호와 참조 신호 RAMP가 일치하는 시점까지의 카운트 클럭 CK0을 계수하고, 계수 결과를 자체의 등록 데이터 D9a로 해서 화소 위치를 대응시켜 데이터 기억부(828)에 등록한다. AD 변환 장치(805)는, 이러한 처리를, 촬상 신호의 전체 화소에 대하여 반복한다. 이에 의해, 고체 촬상 장치(1)의 화소부(10)를 구성하는 단위 화소(3)가, 화소내 메모리를 갖지 않는 구조의 것이라도, 이전 프레임의 화소 데이터를 취득하여 유지해 둘 수 있다.
현 프레임의 데이터 취득시에는, 타이밍 제어부(820)는, 카운터부(854)의 카운트 모드를, 리세트 성분 ΔV에 대해서는 업 카운트 모드로 설정하고, 신호 성분 Vsig에 대해서는 다운 카운트 모드로 설정한다. 이것은, 신호 성분 Vsig에 대응하는 화소 데이터로서 마이너스의 데이터를 취득하는 것을 의미한다.
또한, 타이밍 제어부(820)는, 참조 신호 생성부(827)에 대하여, 참조 신호 RAMP의 기울기를, 이전 프레임의 화소 데이터의 취득시와 동일하게 되도록 지시한다. 이것은, 현 프레임의 화소 신호를, 이전 프레임의 취득시와 동일한 게인으로 디지털 데이터로 변환하는 것을 의미한다.
또한, 타이밍 제어부(820)는, 카운터부(854)에 대하여 초기값 제어 신호 CN7 를 발생하고, 처리 대상의 화소 위치와 동일한 화소 위치의 이전 프레임의 화소 데이터를 데이터 기억부(828)로부터 판독하여 카운트 처리의 초기값으로 하도록 지시한다.
AD 변환 장치(805)는, 고체 촬상 장치(1)로부터 현 프레임의 아날로그의 촬상 신호를 취득하고, 우선 전압 비교부(852)에 있어서, 참조 신호 생성부(827)로부터 공급되는 소정의 기울기로 변화하는 참조 신호 RAMP와 촬상 신호의 각 화소 신호를 비교하여, 화소 신호와 참조 신호 RAMP가 일치하는 점을 찾는다.
카운터부(854)는, 참조 신호 생성부(827)에 의한 참조 신호 RAMP의 생성과 동시에 타이밍 제어부(820)에서 지시된 카운트 모드로 카운트 클럭 CK0에 기초하여 카운트 처리를 개시한다. 그리고, 전압 비교부(852)의 비교 처리에서 이용하는 참조 신호 RAMP의 생성 시점으로부터 화소 신호와 참조 신호 RAMP가 일치하는 시점까지의 카운트 클럭 CK0을 계수한다. AD 변환 장치(805)는, 이러한 처리를 촬상 신호의 전체 화소에 대하여 반복한다.
판정·진단부(830)는, 카운터부(854)에서 얻어지는 카운트값이 나타내는, 촬상 시각이 소정 시간(1프레임분) 떨어진 2프레임간의 화소 신호의 차를 나타내는 곱합 연산 데이터 D8를 동체 검출 판정 데이터로서 이용하여, 동체 부분의 유무를 판정한다.
여기서, 카운트 결과로서는, 동일 화소 위치에 있어서의, 이전 프레임의 화소 데이터로부터 현 프레임의 화소 데이터를 뺀 값이 얻어진다. 피사체에 움직임이 없으면, 얻어지는 카운트값은, 오차 성분이나 노이즈 성분만으로 되어, 충분히 작다고 생각해도 좋다. 이에 대하여, 피사체에 움직임이 있는 경우에는, 2프레임간의 화소 데이터에 큰 차가 나타난다.
따라서, 판정·진단부(830)는, 동체 부분의 유무의 판정시에는, 오차 성분이나 노이즈 성분 등에 의한 오판정을 방지하기 위해, 카운터부(854)에서 얻어지는 곱합 연산 데이터 D8이 일정 이상인 경우에, 판정 대상 화소는 동체 부분을 구성하는 화소라고 판정한다.
이와 같이, 전자 장치(800)를 동체 검출에 이용하는 경우에도, 전압 비교부(852)와 카운터부(854)의 조합으로 이루어지는 AD 변환 장치(805)를 이용하여, 2프레임 사이에서 화소 데이터의 차분 처리를 행하도록 했다. 이에 의해, 화소 결함 진단과 마찬가지로, 이전 프레임에 대한 현 프레임의 차를 나타내는 디지털 데이터를, 현 프레임의 화소 신호에 대하여 AD 변환을 할 때에, 직접 카운터부(854)의 출력으로서 얻을 수 있다.
화소내 메모리를 갖지 않는 디바이스라도, 이전 프레임용의 프레임 메모리로서 기능하는 데이터 기억부(828)를 이용함으로써, 현 프레임용의 프레임 메모리나 2프레임 사이에서 화소 데이터의 차분 처리를 행하는 추가 회로를 사용하지 않고, 동체 검출 기능을 실현할 수 있고, 현 프레임의 화소 신호에 대한 AD 변환과 동체 검출을 위한 연산 처리(본 예에서는 차분 처리)를 효율적으로 행할 수 있다.
이상, 본 발명을 실시예를 이용하여 설명했지만, 본 발명의 기술적 범위는 상기 실시예에 기재된 범위에는 한정되지 않는다. 발명의 요지를 일탈하지 않는 범위에서 상기 실시예에 다양한 변경 또는 개량을 가할 수 있고, 그러한 변경 또는 개량을 가한 형태도 본 발명의 기술적 범위에 포함된다.
또한, 상기한 실시예는, 클레임(청구항)에 따른 발명을 한정하는 것은 아니고, 또한 실시예 중에서 설명되어 있는 특징의 조합의 전부가 발명의 해결 수단에 필수라고는 한정하지 않는다. 상술한 실시예에는 여러 가지의 단계의 발명이 포함되어 있고, 개시되는 복수의 구성 요건에 있어서의 적절한 조합에 의해 여러 가지의 발명을 추출할 수 있다. 실시예에 도시되는 전체 구성 요건으로부터 몇가지의 구성 요건이 삭제되더라도, 효과가 얻어지는 한에 있어서, 이 몇가지의 구성 요건이 삭제된 구성이 발명으로서 추출될 수 있다.
예를 들면, 상기 실시예에서는, 화소부(10)의 판독측에 위치하는 컬럼 영역에 AD 변환 기능부를 설치했지만, 그 밖의 개소에 설치할 수도 있다. 예를 들면, 수평 신호선(18)까지 아날로그로 화소 신호를 출력하고, 그 후에 AD 변환을 행하여 출력 회로(28)에 전달하는 구성으로 해도 좋다.
이 경우에도, AD 변환용의 참조 신호와 곱합 연산 대상의 복수의 화소 신호를 비교하고, 이 비교 처리와 병행하여, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 처리를 행하여, 비교 처리가 완료된 시점의 카운트값을 유지할 때, 곱합 연산 대상의 복수의 화소 신호 중의 한쪽에 대한 디지털 데이터를 카운트 처리의 초기값으로 해 둠으로서, 다른쪽의 화소 신호에 대하여 AD 변환 처리를 한 시점에서, 합 연산 결과를 나타내는 디지털 데이터를, 카운트 처리한 결과로서 얻을 수 있다.
이 결과, 곱합 연산 대상인 복수의 화소 신호의 각각의 카운트 결과를 유지 하는 메모리 장치를 카운터부가 구비하는 래치 기능으로 실현할 수 있어, AD 변환된 데이터를 유지하는 전용의 메모리 장치를 카운터와는 별도로 준비할 필요가 없다. 모든 수직 열에 대하여 1개의 AD 변환 기능부를 설치하면 좋고, 고속인 변환 처리가 필요하게는 되지만 회로 규모는 상기 실시예보다 적어진다.
또한, 상기 실시예에서는, 모드 전환 후의 카운트 처리시에, 전환 전의 최종 카운트값부터 카운트 처리를 개시하도록 했었지만, 카운트 출력값이 카운트 클럭 CK0에 동기하여 출력되는 동기식의 업다운 카운터를 이용하는 경우에는, 모드 전환시에 특단의 대처를 요하지 않고, 이것을 실현할 수 있다.
그러나, 동작 제한 주파수가 최초의 플립플롭(카운터 기본 요소)의 제한 주파수만으로 결정되어 고속 동작에 적합하다는 이점이 있는 비동기식의 업다운 카운터를 이용하는 경우에는, 카운트 모드를 전환했을 때, 카운트값이 파괴되어 버려, 전환 전후에 값을 유지한 채로 연속된 정상적인 카운트 동작을 행할 수 없다는 문제를 갖는다. 따라서, 모드 전환 전의 카운트값으로부터 모드 전환 후의 카운트 처리를 개시 가능하게 하는 조정 처리부를 설치하는 것이 바람직하다. 또한, 여기서는 조정 처리부의 상세에 대해서는 설명을 생략한다. 또한, 복수의 신호 사이에서 가산 처리를 행하는 경우, 전단과 후단의 각 카운트 모드를 동일하게 하면 좋고, 이러한 대처는 불필요하다.
또한, 상기 실시예에서는, 화소 신호가, 시간 계열로서, 동일 화소에 대하여, 리세트 성분 ΔV(기준 성분) 후에 신호 성분 Vsig가 나타나고, 후단의 처리부가 정극성(신호 레벨이 클수록 플러스의 값이 크다)의 신호에 대하여 처리하는 것 에 대응하여, 참인 신호 성분을 구할 때에, 1회째의 처리로서, 리세트 성분 ΔV(기준 성분)에 대하여 비교 처리와 다운 카운트 처리를 행하고, 2회째의 처리로서, 신호 성분 Vsig에 대하여 비교 처리와 업 카운트 처리를 행하도록 했었지만, 기준 성분과 신호 성분이 나타나는 시간 계열에 상관없이, 대상 신호 성분과 카운트 모드와의 조합이나 처리 순서는 임의이다. 처리 수순에 따라서는, 2회째의 처리에서 얻어지는 디지털 데이터가 마이너스의 값으로 되는 경우도 있지만, 그 경우에는, 부호 반전이나 보정 연산을 하는 등의 대처를 하면 좋다.
물론, 화소부(10)의 디바이스 아키텍처로서, 신호 성분 Vsig 후에 리세트 성분 ΔV(기준 성분)을 판독하지 않으면 안되어, 후단의 처리부가 정극성의 신호에 대하여 처리하는 것인 경우에는, 1회째의 처리로서, 신호 성분 Vsig에 대하여 비교 처리와 다운 카운트 처리를 행하고, 2회째의 처리로서, 리세트 성분 ΔV(기준 성분)에 대하여 비교 처리와 업 카운트 처리를 행하는 것이 효율적이다.
또한, 상기 실시예에서는, 화소 신호가, 시간 계열로서, 동일 화소에 대하여, 리세트 성분 ΔV(기준 성분) 후에 신호 성분 Vsig이 나타나는 것으로 하여, 복수의 화소 신호 사이에서의 곱합 연산을 함에 있어서, 화소 신호마다, 참인 신호 성분을 구하는 차분 처리를 행하도록 했었지만, 리세트 성분 ΔV(기준 성분)을 무시할 수 있는 등, 신호 성분 Vsig만을 대상으로 해도 좋은 경우에는, 참인 신호 성분을 구하는 차분 처리를 생략할 수 있다.
본 발명에 따른 데이터 처리 방법 및 데이터 처리 장치와 반도체 장치 및 전자 장치에 따르면, AD 변환용의 참조 신호와 처리 대상 신호를 비교하고, 이 비교 처리와 병행하여, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 처리를 행하여, 비교 처리가 완료된 시점의 카운트값을 유지하도록 했다.
이 때, 복수의 처리 대상 신호 중의 한쪽에 대한 디지털 데이터를 다른쪽의 카운트 처리의 초기값으로서 설정하도록 하고 있다. 이 때문에, 복수의 처리 대상 신호에 기초한 곱합 연산 결과를 나타내는 디지털 데이터를, 카운트 처리한 결과로서 얻을 수 있다.
비교 처리와 카운트 처리에 의해 AD 변환 처리가 이루어지기 때문에, 결과적으로는, AD 변환 처리와 곱합 연산 처리를 동시에 실행하는 구조를 구축할 수 있다. 즉, AD 변환용의 참조 신호를 조작하여 처리 대상 신호를 AD 변환하면서, 동시에 복수의 처리 대상 신호를 사용한 곱합 연산을 행하여, AD 변환의 결과인 카운트값 그 자체를 곱합 연산 결과로서 얻을 수 있다. 따라서, AD 변환과 연산 처리를 효율적으로 행할 수 있게 된다.
예를 들면, n행의 화소 신호에 대하여 카운트 처리를 한 후, n+1행의 화소 신호에 대하여 카운트 처리를 행하는 경우, n+1행의 카운트 처리 후의 카운트값은, n+1행의 카운트 처리의 모드를 n행에 있어서의 카운트 모드와 반대로 하면 감산 결과로 되고, 동일하게 하면 가산결과로 된다.
또한, 비교부와 카운트 처리부로 이루어지는 AD 변환부와는 별도로, AD 변환된 데이터를 유지하는 전용의 메모리 장치나 곱합 연산을 행하는 기능부를 추가 회로로서 설치할 필요가 없어, 회로 규모나 회로 면적의 증대의 문제를 해소할 수 있다.
또한, 상기 실시예에서는, 업다운 카운터를 동작 모드에 상관없이 공통으로 사용하면서, 그 처리 모드를 전환하여 카운트 처리를 행하도록 했었지만, 다운 카운트 모드와 업 카운트 모드를 조합하여 카운트 처리를 행하는 것이면 좋고, 모드 전환 가능한 업다운 카운터를 이용한 구성에 한정되지 않는다.
예를 들면, 다운 카운트 처리를 행하는 다운 카운터 회로와, 업 카운트 처리를 행하는 업 카운터 회로와의 조합으로 카운터부를 구성할 수도 있다. 이 경우, 카운터 회로는, 공지의 기술을 이용하여 임의의 초기값을 로드할 수 있는 구성의 것으로 하는 것이 좋다. 예를 들면, 다운 카운트 후에 업 카운트를 행하는 경우이면, 도 32a에 도시하는 바와 같이, 1회째의 카운트 처리에서는 다운 카운터 회로를 작동시키고, 2회째의 카운트 처리에서는 업 카운터 회로를 작동시킨다. 이 때, 카운트 모드 전환용의 전환 제어 신호 CN5에 의해 카운트 모드를 전환한 후의 업 카운트 처리의 개시 전에, 초기값 설정용의 로드 제어 신호 CNld를 업 카운터 회로의 로드 단자 LDu에 공급함으로써, 다운 카운트 처리에서 취득한 다운 카운트값을 초기값으로 해서 업 카운터 회로에 설정한다.
또한, 업 카운트 후에 다운 카운트를 행하는 경우이면, 도 32b에 도시하는 바와 같이, 1회째의 카운트 처리에서는 업 카운터 회로를 작동시키고, 2회째의 카운트 처리에서는 다운 카운터 회로를 작동시킨다. 이 때, 카운트 모드 전환용의 전환 제어 신호 CN5에 의해 카운트 모드를 전환한 후의 다운 카운트 처리의 개시 전에, 초기값 설정용의 로드 제어 신호 CNld를 다운 카운터 회로의 로드 단자 LDd에 공급함으로써, 업 카운트 처리에서 취득한 업 카운트값을 초기값으로 해서 다운 카운터 회로에 설정한다.
또한, 복수의 신호 사이에서 가산 처리를 행하는 경우, 전단과 후단의 각 카운트 모드를 동일하게 유지한 채로, 후단측의 카운트 회로에 있어서의 카운트 처리의 개시 전에, 복수의 신호 사이에서 감산 처리를 행하는 경우와 마찬가지로 하여 초기값 설정을 행하면 좋다.
이렇게 함으로써, 도 32a 및 도 32b의 어느 구성도, 후단의 카운터 회로의 출력으로서는, 복수의 신호(기준 성분과 신호 성분도 포함한다) 사이에서 감산 처리를 직접 할 수 있어, 복수의 신호와의 차를 취하기 위한 특별한 가산 회로가 불필요하게 된다. 또한, 비특허 문헌1에서는 필요로 했던 감산기로의 데이터 전송이 불필요하게 되어, 그로 인한 잡음의 증가나 전류 혹은 소비 전력의 증대를 해소할 수 있다.
또한, 다운 카운터 회로와 업 카운터 회로와의 조합으로 카운터부를 구성하는 경우, 2회째의 카운트 처리시에, 1회째의 카운트 처리에서 취득한 카운트값을 초기값으로서 설정하지 않고, 제로부터 카운트하는 구성을 배제하는 것은 아니다.
이 경우, 예를 들면 차분 처리에 대응하는 경우이면, 도 32c에 도시하는 바와 같이, 업 카운터 회로의 출력 Qup(플러스 방향의 값)과 다운 카운터 회로의 출력 Qdown(마이너스 방향의 값)의 합을 취하는 가산 회로가 필요하게 되지만, 이 경우에도, 비교부와 카운터부로 구성되는 AD 변환부마다 가산 회로를 설치하기 때문에, 배선 길이를 짧게 할 수 있어, 데이터 전송을 위한 잡음의 증가나 전류 혹은 소비 전력의 증대를 해소할 수 있다.
도 32a, 32b 및 32c에 도시한 어떠한 구성도, 다운 카운터 회로와 업 카운터 회로의 동작의 지시는, 상기 실시예와 마찬가지로 통신·타이밍 제어부(20)가 행할 수 있다. 또한, 다운 카운터 회로와 업 카운터 회로는, 모두 카운트 클럭 CK0으로 동작시키면 좋다.
또한, 상기 실시예에서는, NMOS 혹은 PMOS로 구성되어 있는 단위 화소가 행렬 형상으로 배치되어 구성된 센서를 일례로 설명했지만, 이것에 한정하지 않고, 일렬로 배치된 라인 센서에도 적용할 수 있어 상기 실시예에서 설명한 것과 마찬가지의 작용·효과를 향수할 수 있다.
또한, 상기 실시예에서는, 어드레스 제어에 의해 개개의 단위 화소로부터의 신호를 임의 선택하여 판독 가능한 고체 촬상 장치의 일례로서, 광을 수광함으로써 신호 전하를 생성하는 화소부를 구비한 CMOS 센서를 예로 나타냈지만, 신호 전하의 생성은, 광에 한정하지 않고, 예를 들면 적외선, 자외선, 혹은 X 선 등의 전자파 일반에 적용 가능하고, 이 전자파를 받아서 그 양에 따른 아날로그 신호를 출력하는 소자가 다수 배열된 단위 구성 요소를 구비한 반도체 장치에, 상기 실시예에서 나타낸 사항을 적용 가능하다.
또한, 상기 실시예에서는, 정방 형상의 단위 화소(3)가 정방 격자 형상으로 배열된 것을 대상으로 설명했지만, 단위 화소(3)의 배열은, 정방 격자 형상에 한정하지 않고, 예를 들면, 도 1에 도시한 화소부(10)를 경사 45도로 기울인 배열 상태의 사행격자 형상의 것이라도 좋다.
또한, 단위 화소(3)의 평면에서 본 형상이 정방인 것으로 했지만, 정방에 한 정하지 않고, 예를 들면, 6각형(벌집형상)이라도 좋다. 이 경우, 단위 화소의 배열은, 예를 들면 이하와 같이 한다. 1개의 단위 화소 열 및 1개의 단위 화소 행은, 각각 복수개의 단위 화소를 포함하도록 한다.
짝수 열을 구성하고 있는 복수개의 단위 화소의 각각은, 홀수 열을 구성하고 있는 복수개의 단위 화소에 대하여, 각 단위 화소 열 내에서의 단위 화소끼리의 피치의 약 1/2, 열 방향으로 어긋나게 한다. 마찬가지로, 짝수 행을 구성하는 복수개의 단위 화소의 각각은, 홀수 행을 구성하는 복수개의 단위 화소에 대하여, 각 단위 화소 행 내에서의 단위 화소끼리의 피치의 약 1/2, 행 방향으로 어긋나게 한다. 단위 화소 열의 각각은, 홀수 행 또는 짝수 행의 단위 화소만을 포함하도록 한다.
이들 단위 화소의 전하 생성부에 축적된 신호 전하에 기초한 화소 신호를 컬럼 처리부(26)측에 판독하기 위해서 행 제어선을 설치하지만, 그 배치는, 벌집형상의 단위 화소(3)의 주위에 사행으로 배치된다. 반대로 말하면, 행 제어선을 벌집형 형상으로 배치함으로써 생기는 6각형의 간극 각각에, 단위 화소의 각각이 평면 상에 위치하도록 한다. 이렇게 함으로써, 전체로서는, 약 1/2 피치의 화소 어긋남을 교대로 하면서, 수직 방향으로 화소 신호를 판독하게 된다.
이 단위 화소나 행 제어선을 벌집형 배열로 하면, 개개의 단위 화소(3)에 있어서의 전하 생성부의 수광면의 면적 저하를 억제하면서, 화소 밀도를 향상시킬 수 있다.
단위 화소(3)의 형상이나 배열에 상관없이, 어느 경우든, 화소부(10)를 컬러 촬상 대응으로 하는 경우, 곱합 연산 처리시에는, 동색 성분끼리에서의 연산이 이루어지도록 화소(3)를 선택하면 좋다. 즉, 색 분해 필터의 각 색 필터의 배치 위치에 기초하여, 곱합 연산의 대상으로 되는 복수의 단위 신호가 동일색의 색 필터의 것으로 되도록, 복수의 단위 구성 요소의 각각의 위치를 지정하도록 하면 된다.
또한, 상기 실시예에서 데이터 처리 장치의 일례로서 설명한 AD 변환 회로는, 고체 촬상 장치나 그 밖의 전자 장치에 내장되어 제공되는 것에 한정하지 않고, 예를 들면 IC(Integrated Circuit; 집적 회로)나 복수 화소 사이에서의 곱합 연산 기능(데이터 처리 기능)을 갖는 AD 변환 모듈 혹은 데이터 처리 모듈 등과 같이 하여, 단독의 장치로서 제공되어도 좋다.
이 경우, 비교부와 카운터부를 구비한 AD 변환 장치(혹은 데이터 처리 장치)로 제공해도 좋지만, AD 변환용의 참조 신호를 생성하여 비교부에 공급하는 참조 신호 생성부나, 카운터부에 있어서의 카운트 처리의 모드를 제어하는 제어부도 동일한 반도체 기판 상에 배치한 IC(집적 회로)나 개별 칩 등의 조합으로 이루어지는 모듈에 내장해서 제공해도 좋다.
이들을 내장해서 제공함으로써, 비교부와 카운터부의 동작을 제어하기 위해 필요한 기능부를 통합해서 취급할 수 있어, 부재의 취급이나 관리가 간이하게 된다. 또한, AD 변환 처리에 필요한 요소가 IC나 모듈로서 통합되어(일체로 되어) 있으므로, 고체 촬상 장치나 그 밖의 전자 장치의 완성품의 제조도 용이하게 된다.
본 발명에 의하면, 데이터 처리 장치, 물리량 분포 검지용 반도체 장치 및 전자 장치에서 AD 변환과 연산 처리를 효율적으로 수행할 있다.

Claims (40)

  1. 복수의 신호 중의 제1 신호에 대한 디지털 데이터를 카운트 처리의 초기값으로 이용하여, 상기 복수의 신호 중의 제2 신호에 따른 전기 신호와, 상기 제2 신호에 대한 디지털 데이터를 취득하기 위한 참조 신호를 비교하고, 상기 비교 처리가 수행되는 동안, 다운 카운트 모드 및 업 카운트 모드 중의 어느 한쪽의 모드로 카운트 처리를 수행하여, 상기 비교 처리가 완료된 시점의 카운트값을 저장하는 데이터 처리 방법.
  2. 제1항에 있어서,
    상기 제1 신호에 대응하는 전기 신호와, 상기 제1 신호에 대한 디지털 데이터를 취득하기 위한 참조 신호를 비교하고, 상기 비교 처리가 수행되는 동안 상기 다운 카운트 모드 및 상기 업 카운트 모드 중의 어느 한쪽의 모드로 카운트 처리를 수행하여, 상기 비교 처리가 완료된 시점의 카운트값을 저장함으로써, 상기 제1 신호에 대한 디지털 데이터를 취득하는 데이터 처리 방법.
  3. 제2항에 있어서,
    처리되는 상기 신호에 대한 차분 연산 처리 결과를 나타내는 디지털 데이터를 취득할 때에는, 상기 제1 신호에 대한 카운트 모드와, 상기 제2 신호에 대한 카운트 모드를 반대의 모드로 설정하는 데이터 처리 방법.
  4. 제1항에 있어서,
    상기 업/다운 카운터의 처리 모드를 전환함으로써, 상기 카운트 처리의 상기 다운 카운트 모드와 상기 업 카운트 모드에 사이의 전환을 위해 업/다운 카운터가 사용되는 데이터 처리 방법.
  5. 제1항에 있어서,
    곱합(product-sum) 연산에 의해 처리되는 신호의 수에 기초하여, 상기 카운트 처리의 비트 수를 조정하는 데이터 처리 방법.
  6. 제5항에 있어서,
    상기 곱합 연산에 의해 처리되는 신호의 수를 2^m(“^”은 누승(exponent))으로 했을 때, 상기 카운트 처리에 대한 비트 수를, 처리되는 하나의 신호에 대해 수행되는 통상의 카운트 처리의 비트 수에서 m만큼 삭감하는 데이터 처리 방법.
  7. 제2항에 있어서,
    상기 참조 신호의 시간 변화량에 기초하여, 상기 처리되는 신호에 대한 계수를 설정하는 데이터 처리 방법.
  8. 제1항에 있어서,
    전회의 상기 카운트 처리에서 취득한 상기 곱합 연산 결과를 나타내는 카운트값을 소정의 데이터 기억부에 저장해 두고,
    금회의 상기 카운트 처리를 행할 때에, 상기 데이터 기억부로부터의 상기 카운트값을 판독하는 데이터 처리 방법.
  9. 제1항에 있어서,
    각각이 인가된 전자파에 대응하는 전하를 생성하는 전하 생성기 및 상기 전하 생성기에 의해 생성된 전하에 따른 단위 신호를 생성하는 단위 신호 생성기를 포함하는 단위 구성 요소가 소정의 순으로 배치된, 물리량 분포 검지를 위한 반도체 장치에서, 상기 처리될 신호는 상기 단위 신호 생성기에 의해 생성되어 출력된 아날로그의 단위 신호인 데이터 처리 방법.
  10. 제9항에 있어서,
    상기 단위 구성 요소가 행렬 형상으로 배치되어 있고,
    상기 단위 신호 생성기에 의해 생성되어 열 방향으로 출력되는 동일 열의 복수의 행 내의 신호를 상기 복수의 처리 대상 신호로서 상기 카운트 처리를 수행하는 데이터 처리 방법.
  11. 제9항에 있어서,
    상기 단위 구성 요소가 행렬 형상으로 배치되어 있고,
    상기 단위 신호 생성기에 의해 생성되어 열 방향으로 출력되는 동일 행의 복수의 열의 신호를 상기 복수의 처리 대상 신호로서 상기 카운트 처리를 수행하는 데이터 처리 방법.
  12. 제9항에 있어서,
    상기 단위 구성 요소가 행렬 형상으로 배치되어 있고,
    상기 단위 신호 생성기에 의해 생성되어 열 방향으로 출력되는 동일 열의 복수의 행과, 상기 단위 신호 생성기에 의해 생성되어 열 방향으로 출력되는 동일 행의 복수의 열의 신호를 상기 복수의 처리 대상 신호로서 상기 카운트 처리를 수행하는 데이터 처리 방법.
  13. 제9항에 있어서,
    동일 장소에 위치하고 상기 단위 구성 요소에 있어서 다른 시각에 취득된 상기 복수의 신호에 대하여 상기 카운트 처리를 행하는 데이터 처리 방법.
  14. 복수의 신호 중 어느 하나에 대응하는 전기 신호와, 상기 신호의 전기 신호를 디지털 데이터로 변환하기 위한 참조 신호를 비교하는 비교기와,
    상기 비교기에 의한 비교 처리가 수행되는 동안, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 처리를 수행하고, 상기 비교기에 의한 상기 비교 처리가 완료된 시점의 카운트값을 저장하는 카운터를 포함하는 데이터 처 리 장치.
  15. 제14항에 있어서,
    상기 비교기는, 상기 복수의 신호 중의 제1 신호에 대응하는 전기 신호와, 상기 제1 신호에 대한 디지털 데이터를 취득하기 위한 참조 신호를 비교하고,
    상기 카운터는, 상기 비교기에 의한 비교 처리가 수행되는 동안, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 처리를 행하고, 상기 비교기에 의한 상기 비교 처리가 완료된 시점의 카운트값을 저장함으로써, 상기 제1 신호에 대한 디지털 데이터를 취득하는 데이터 처리 장치.
  16. 제14항에 있어서,
    상기 카운터는, 상기 업 카운트 모드와 상기 다운 카운트 모드를 전환 가능한 공통의 카운터 회로로 구성되어 있는 데이터 처리 장치.
  17. 제14항에 있어서,
    상기 신호를 상기 디지털 데이터로 변환하기 위한 참조 신호를 생성하고, 상기 참조 신호를 상기 비교기에 공급하는 참조 신호 생성기를 더 포함하는 데이터 처리 장치.
  18. 제17항에 있어서,
    상기 참조 신호 생성기는, 상기 참조 신호의 시간 변화량을 조정 가능하게 구성되어 있는 데이터 처리 장치.
  19. 제14항에 있어서,
    상기 카운트 처리의 모드를 제어하는 제어기를 더 포함하는 데이터 처리 장치.
  20. 제19항에 있어서,
    상기 제어기는, 상기 복수의 신호 중 제1 신호에 대한 카운트 모드와, 상기 복수의 처리 대상 신호 중 제2 신호에 대한 카운트 모드를 반대의 모드로 설정하는 데이터 처리 장치.
  21. 제19항에 있어서,
    상기 제어기는, 상기 곱합 연산에 의해 처리되는 신호의 수에 기초하여, 상기 카운터의 카운트 처리에 대한 비트 수를 조정하는 데이터 처리 장치.
  22. 제21항에 있어서,
    상기 제어기는, 상기 곱합 연산에 의해 처리되는 신호의 수를 2^m(“^”은 누승)으로 했을 때, 상기 카운트 처리의 비트 수를, 처리되는 하나의 신호에 대해 수행되는 통상의 상기 카운트 처리의 비트 수에서 m만큼 삭감하도록 제어하는 데이 터 처리 장치.
  23. 제14항에 있어서,
    전회의 상기 카운트 처리에서 취득한 상기 곱합 연산 결과를 나타내는 카운트값을 저장하는 데이터 기억부와,
    상기 비교기와 상기 카운터에 할당된, 대응하는 금회의 상기 카운트 처리와 동시에, 상기 데이터 기억부로부터 상기 카운트값을 판독하는 판독 주사기를 더 포함하는 데이터 처리 장치.
  24. 인가된 전자파에 대응하는 전하를 생성하는 전하 생성기 및 상기 전하 생성기에 의해 생성된 전하에 따른 아날로그의 단위 신호를 생성하는 단위 신호 생성기를 각각의 단위 구성 요소 내에 포함하고, 상기 단위 구성 요소가 소정의 순으로 배치된 물리량 분포 검지를 위한 반도체 장치로서,
    상기 단위 신호에 따른 전기 신호와, 상기 단위 신호의 상기 전기 신호를 상기 디지털 데이터로 변환하기 위한 참조 신호를 비교하는 비교기와,
    상기 비교기에 의한 비교 처리가 수행되는 동안, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 처리를 행하고, 상기 비교기에 의한 상기 비교 처리가 완료된 시점의 카운트값을 저장하는 카운터를 포함하는 반도체 장치.
  25. 제24항에 있어서,
    상기 디지털 데이터로 변환하기 위한 참조 신호를 생성하여 상기 비교기에 공급하는 참조 신호 생성기를 더 포함하는 반도체 장치.
  26. 제24항에 있어서,
    상기 카운터의 상기 카운트 처리의 모드를 제어하는 제어기를 더 포함하는 반도체 장치.
  27. 제24항에 있어서,
    상기 비교기와 상기 카운터로 이루어지는 세트는, 각 열마다 상기 단위 구성 요소에 대해 위치하는 반도체 장치.
  28. 제24항에 있어서,
    상기 비교기와 상기 카운터에 의해 처리되는 복수의 상기 단위 구성 요소의 각각의 위치를 지정하여, 상기 단위 신호 생성기로부터 상기 복수의 단위 신호의 각각을 상기 비교기에 입력시키는 단위 신호 선택 제어기를 더 포함하는 반도체 장치.
  29. 제28항에 있어서,
    상기 단위 구성 요소가 행렬 형상으로 배치되어 있고,
    상기 단위 신호 선택 제어기는, 동일 열의 상기 단위 구성 요소의 상기 단위 신호 생성기로부터 출력되는 상기 단위 신호를, 열 단위마다 전환하여 상기 비교기에 입력시키는 열선택 제어기를 포함하는 반도체 장치.
  30. 제28항에 있어서,
    상기 단위 구성 요소가 행렬 형상으로 배치되어 있고,
    상기 비교기와 상기 카운터는, 상기 단위 신호 선택 제어기의 제어 하에서, 상기 단위 신호 생성기에 의해 생성되어 열 방향으로 출력되는 동일 열의 복수의 행의 단위 신호를 상기 복수의 단위 신호로서 이용함으로써, 상기 비교기 및 상기 카운터에 할당된, 대응하는 처리를 수행하는 반도체 장치.
  31. 제28항에 있어서,
    상기 단위 구성 요소가 행렬 형상으로 배치되어 있고,
    상기 비교기와 상기 카운터는, 상기 단위 신호 선택 제어기의 제어 하에서, 상기 단위 신호 생성기에 의해 생성되어 열 방향으로 출력되는 동일 행의 복수의 열의 단위 신호를 상기 복수의 단위 신호로서 이용함으로써, 상기 카운트 처리를 수행하는 반도체 장치.
  32. 제28항에 있어서,
    상기 단위 구성 요소가 행렬 형상으로 배치되어 있고,
    상기 비교기와 상기 카운터는, 상기 단위 신호 선택 제어기의 제어 하에서, 상기 단위 신호 생성기에 의해 생성되어 열 방향으로 출력되는 동일 열의 복수의 행의 신호와, 상기 단위 신호 생성기에 의해 생성되어 열 방향으로 출력되는 동일 행의 복수의 열의 신호를, 상기 복수의 처리 대상 신호로서 이용함으로써, 상기 카운트 처리를 수행하는 반도체 장치.
  33. 제28항에 있어서,
    상기 단위 구성 요소가 행렬 형상으로 배치되어 있고,
    상기 비교기와 상기 카운터의 세트가, 각 열마다 상기 단위 구성 요소에 대해 위치하고,
    상기 단위 신호 선택 제어기는, 상기 비교기 및 상기 카운터의 제1 세트의 상기 카운터에 저장된 카운트값이 나타내는 곱합 연산 결과를 나타내는 디지털 데이터가 상기 비교기 및 상기 카운터의 제2 세트에 의한 상기 카운트 처리에 대한 초기값이 되도록 제어하는 반도체 장치.
  34. 제28항에 있어서,
    상기 단위 구성 요소가 행렬 형상으로 배치되어 있고,
    상기 비교기 및 상기 카운터의 제1 세트는, 상기 단위 신호 선택 제어기의 제어 하에서, 상기 단위 신호 생성기에 의해 생성되어 열 방향으로 출력되는 동일 열의 복수의 행의 단위 신호를 상기 복수의 단위 신호로서 이용함으로써, 상기 비교기 및 상기 카운터에 할당된, 대응하는 처리를 수행하는 반도체 장치.
  35. 제28항에 있어서,
    컬러 화상을 촬상하기 위한 색 분해 필터를 형성하는 복수색의 색 필터 중 어느 하나의 색 필터가 각각의 상기 전하 생성기의 상기 전자파가 입사되는 면에 설치되어 있고,
    상기 단위 신호 선택 제어기는, 상기 색 분해 필터의 색 필터의 위치에 기초하여, 상기 곱합 연산이 대상으로 되는 상기 단위 화소가 동일한 색 필터를 가지도록, 상기 복수의 단위 화소의 각각의 위치를 지정하는 반도체 장치.
  36. 제24항에 있어서,
    상기 비교기와 상기 카운터는, 동일 위치에 위치하고 다른 시각에 취득된 상기 단위 구성 요소의 상기 복수의 신호에 대하여, 상기 비교기 및 상기 카운터에 할당된, 대응하는 처리를 수행하는 반도체 장치.
  37. 제33항에 있어서,
    상기 단위 구성 요소는, 상대적으로 이전의 시각에 상기 전하 생성기가 생성한 전하를 저장하는 메모리 기능 요소를 구비하고,
    상기 비교기와 상기 카운터는, 상기 메모리 기능 요소에 저장된 전하에 기초하여 상기 전하 신호 생성기에 의해 생성된 복수의 신호 중 적어도 하나에 대해 대응하는 처리를 수행하는 반도체 장치.
  38. 제24항에 있어서,
    상기 단위 구성 요소가 행렬 형상으로 배치되어 있고,
    상기 카운터에 저장된 카운트값이 나타내는 열 방향 혹은 행 방향 중 한 방향에 대한 상기 곱합 연산 결과의 복수의 디지털 데이터를 수신하고, 상기 복수의 디지털 데이터에 기초하여, 상기 열 방향 및 행 방향과 반대의 방향에 대한 곱합 연산을 수행하는 연산기를 더 포함하는 반도체 장치.
  39. 제24항에 있어서,
    상기 단위 신호 생성기는, 상기 전하 생성기에 의해 생성된 전하에 대응하는 아날로그의 전압 신호를 상기 단위 신호로서 생성하고, 상기 아날로그 전압 신호를 상기 비교기에 공급하는 반도체 소자를 포함하는 반도체 장치.
  40. 처리되는 아날로그의 신호를 디지털 데이터로 변환하기 위한 참조 신호를 생성하는 참조 신호 생성기와,
    상기 아날로그의 신호와, 상기 참조 신호 생성기가 생성한 참조 신호를 비교하는 비교기와,
    상기 비교기에 의한 비교 처리가 수행되는 동안, 다운 카운트 모드 및 업 카운트 모드 중 어느 한쪽의 모드로 카운트 처리를 수행하고, 상기 비교기에 의한 상기 비교 처리가 완료된 시점의 카운트값을 저장하는 카운터와,
    상기 카운터에 의한 상기 카운트 처리의 모드를 제어하는 제어기를 포함하는 전자 장치.
KR1020050064206A 2004-07-16 2005-07-15 데이터 처리 방법, 데이터 처리 장치, 물리량 분포 검지용반도체 장치 및 전자 장치 KR101195325B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004209886A JP4380439B2 (ja) 2004-07-16 2004-07-16 データ処理方法およびデータ処理装置並びに物理量分布検知の半導体装置および電子機器
JPJP-P-2004-00209886 2004-07-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110143842A Division KR101195327B1 (ko) 2004-07-16 2011-12-27 데이터 처리 방법, 데이터 처리 장치, 물리량 분포 검지용 반도체 장치 및 전자 장치

Publications (2)

Publication Number Publication Date
KR20060050215A true KR20060050215A (ko) 2006-05-19
KR101195325B1 KR101195325B1 (ko) 2012-10-29

Family

ID=35599488

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020050064206A KR101195325B1 (ko) 2004-07-16 2005-07-15 데이터 처리 방법, 데이터 처리 장치, 물리량 분포 검지용반도체 장치 및 전자 장치
KR1020110143842A KR101195327B1 (ko) 2004-07-16 2011-12-27 데이터 처리 방법, 데이터 처리 장치, 물리량 분포 검지용 반도체 장치 및 전자 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020110143842A KR101195327B1 (ko) 2004-07-16 2011-12-27 데이터 처리 방법, 데이터 처리 장치, 물리량 분포 검지용 반도체 장치 및 전자 장치

Country Status (5)

Country Link
US (1) US7786921B2 (ko)
JP (1) JP4380439B2 (ko)
KR (2) KR101195325B1 (ko)
CN (2) CN1770831A (ko)
TW (1) TWI281821B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220166222A (ko) * 2014-05-16 2022-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 감시 장치, 및 전자 기기

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107269B2 (ja) * 2004-02-23 2008-06-25 ソニー株式会社 固体撮像装置
EP1657910A1 (en) * 2004-11-12 2006-05-17 STMicroelectronics Limited Image sensor
JP4959207B2 (ja) * 2006-03-06 2012-06-20 ソニー株式会社 固体撮像装置
JP2008011284A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd 画像処理回路、撮像回路および電子機器
US8237808B2 (en) 2007-01-17 2012-08-07 Sony Corporation Solid state imaging device and imaging apparatus adjusting the spatial positions of pixels after addition by controlling the ratio of weight values during addition
JP4786631B2 (ja) * 2007-01-17 2011-10-05 ソニー株式会社 固体撮像装置、撮像装置
US8159585B2 (en) * 2007-05-01 2012-04-17 Omnivision Technologies, Inc. Image sensor pixel with gain control
DE102007027463B4 (de) * 2007-06-14 2021-03-25 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor
JP4929075B2 (ja) * 2007-06-28 2012-05-09 パナソニック株式会社 固体撮像装置およびその駆動方法、撮像装置
JP4929090B2 (ja) 2007-07-26 2012-05-09 パナソニック株式会社 固体撮像装置およびその駆動方法
KR101377270B1 (ko) 2007-08-29 2014-03-21 삼성전자주식회사 리플 카운터를 포함하는 이미지 센서와 상기 이미지 센서의 동작 방법
JP2009081705A (ja) * 2007-09-26 2009-04-16 Panasonic Corp 固体撮像装置、受光強度測定装置、および受光強度測定方法
JP4858388B2 (ja) * 2007-09-28 2012-01-18 ソニー株式会社 固体撮像装置、駆動制御方法、および撮像装置
TWI399088B (zh) 2007-10-12 2013-06-11 Sony Corp 資料處理器，固態成像裝置，成像裝置，及電子設備
DE102007058973A1 (de) * 2007-12-07 2009-06-18 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor
JP2009159069A (ja) 2007-12-25 2009-07-16 Panasonic Corp 固体撮像装置およびカメラ
JP5347341B2 (ja) * 2008-06-06 2013-11-20 ソニー株式会社 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法
JP2009296500A (ja) * 2008-06-09 2009-12-17 Olympus Corp 撮像装置
JP5272634B2 (ja) * 2008-06-20 2013-08-28 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
US8253809B2 (en) * 2008-08-27 2012-08-28 Sony Corporation Analog-digital converter, analog-digital conversion method, image pickup device, method of driving the same, and camera
JP4535182B2 (ja) * 2008-08-27 2010-09-01 ソニー株式会社 アナログデジタル変換器及びアナログデジタル変換方法、並びに撮像装置及びその駆動方法
JP5165520B2 (ja) * 2008-10-01 2013-03-21 ソニー株式会社 固体撮像装置、撮像装置、および固体撮像装置のａｄ変換方法
JP2010103913A (ja) * 2008-10-27 2010-05-06 Toshiba Corp Ａ／ｄ変換器、及びそれを備えた固体撮像装置
US8010722B2 (en) * 2008-11-04 2011-08-30 Renesas Electronics America Inc. Analog comparators in a control system
KR101754131B1 (ko) 2010-12-01 2017-07-06 삼성전자주식회사 샘플링 회로와 광감지 장치
JP5822547B2 (ja) * 2011-06-10 2015-11-24 キヤノン株式会社 撮像装置および撮像システム
JP5445555B2 (ja) * 2011-10-17 2014-03-19 ソニー株式会社 固体撮像装置
JP6019692B2 (ja) * 2012-04-16 2016-11-02 ソニー株式会社 撮像素子、撮像素子の制御方法、および、撮像装置
JPWO2013164915A1 (ja) * 2012-05-02 2015-12-24 株式会社ニコン 撮像装置
JP6120495B2 (ja) 2012-06-04 2017-04-26 キヤノン株式会社 撮像装置、撮像装置の駆動方法、撮像システム、撮像システムの駆動方法
JP6119117B2 (ja) * 2012-06-05 2017-04-26 株式会社ニコン 電子機器
JP2014060573A (ja) 2012-09-18 2014-04-03 Sony Corp 固体撮像素子、制御方法、および電子機器
JP6149369B2 (ja) * 2012-09-27 2017-06-21 株式会社ニコン 撮像素子
JP5990080B2 (ja) * 2012-10-05 2016-09-07 キヤノン株式会社 撮像システム、および撮像システムの駆動方法
JP2014099693A (ja) 2012-11-13 2014-05-29 Sony Corp 撮像素子、撮像装置、半導体素子、および読み出し方法
JP6033098B2 (ja) * 2013-01-18 2016-11-30 キヤノン株式会社 画像処理装置及びその制御方法、プログラム
JP5962533B2 (ja) * 2013-02-13 2016-08-03 ソニー株式会社 固体撮像素子、駆動方法、および撮像装置
CN103592598A (zh) * 2013-10-31 2014-02-19 江苏绿扬电子仪器集团有限公司 针对逻辑分析仪定时分析的采样装置
JP6399749B2 (ja) * 2013-12-19 2018-10-03 キヤノン株式会社 撮像装置および撮像システム
JPWO2015107575A1 (ja) * 2014-01-15 2017-03-23 パナソニックＩｐマネジメント株式会社 撮像装置
KR102108322B1 (ko) 2014-02-25 2020-05-28 삼성전자주식회사 이미지 센서에서의 데이터 이송 장치 및 데이터 이송 방법
US20150312093A1 (en) * 2014-04-29 2015-10-29 General Electric Company System and method for input and output between hardware components
JP6507627B2 (ja) * 2014-12-22 2019-05-08 株式会社デンソー 撮像装置
CN104767913B (zh) * 2015-04-16 2018-04-27 北京思朗科技有限责任公司 一种对比度自适应的视频去噪系统
US9843797B2 (en) * 2015-06-11 2017-12-12 Semiconductor Components Industries, Llc Imaging systems having column readout circuitry with test data injection capabilities
US9625312B2 (en) * 2015-07-30 2017-04-18 Intel Corporation Light sensor with correlated double sampling
US10003761B2 (en) 2015-09-10 2018-06-19 Canon Kabushiki Kaisha Imaging device having multiple analog-digital conversion circuits that perform multiple ad conversions for a singular one of a pixel signal
JP6666043B2 (ja) * 2015-09-10 2020-03-13 キヤノン株式会社 撮像装置及び撮像システム
KR102332942B1 (ko) * 2015-11-27 2021-12-01 에스케이하이닉스 주식회사 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서
US9955096B2 (en) * 2016-03-22 2018-04-24 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for high-speed down-sampled CMOS image sensor readout
JP2018121254A (ja) * 2017-01-26 2018-08-02 アイシン精機株式会社 固体撮像素子
JP6921587B2 (ja) * 2017-03-31 2021-08-18 キヤノン株式会社 撮像装置、撮像システム、移動体
US10395376B2 (en) * 2017-07-19 2019-08-27 Qualcomm Incorporated CMOS image sensor on-die motion detection using inter-pixel mesh relationship
JP6870518B2 (ja) * 2017-07-25 2021-05-12 セイコーエプソン株式会社 集積回路装置、物理量測定装置、電子機器及び移動体
JP2019047383A (ja) * 2017-09-04 2019-03-22 ソニーセミコンダクタソリューションズ株式会社 撮像装置、および、固体撮像素子の制御方法
CN107659762B (zh) * 2017-10-23 2019-11-22 德淮半导体有限公司 一种图像传感器及其输出电路
JP7169751B2 (ja) * 2018-03-15 2022-11-11 キヤノン株式会社 撮像素子およびそれを有する電子機器
JP7366522B2 (ja) * 2018-03-22 2023-10-23 カシオ計算機株式会社 液晶制御回路、電子時計、および液晶制御方法
JP6797249B2 (ja) * 2018-08-10 2020-12-09 シャープ株式会社 Ａｄ変換器、および固体撮像素子
JP7245638B2 (ja) * 2018-11-30 2023-03-24 株式会社ジャパンディスプレイ 検出装置
EP3702805A1 (en) * 2019-02-28 2020-09-02 STMicroelectronics (Research & Development) Limited Photodiode array sensor with disabling of defective pixels
KR20210108569A (ko) 2020-02-26 2021-09-03 삼성전자주식회사 이미지 센싱 장치, 이의 동작 방법
US11055548B1 (en) * 2020-06-05 2021-07-06 Pixart Imaging Inc. Motion sensor using temporal difference pixels and lift-up detection thereof
CN113256872B (zh) * 2020-12-31 2024-02-02 深圳怡化电脑股份有限公司 图像传感器参数配置方法、装置、计算机设备及存储介质
CN112911175B (zh) * 2021-02-02 2023-03-14 中国电子科技集团公司第四十四研究所 一种cmos图像传感器微光成像的降噪系统
US11431925B1 (en) * 2021-03-07 2022-08-30 Shenzhen GOODIX Technology Co., Ltd. Pixel ramp generator controller for image sensor
JP2023013368A (ja) * 2021-07-16 2023-01-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
DE112022004951T5 (de) * 2021-10-15 2024-08-14 Sony Semiconductor Solutions Corporation Festkörper-bildgebungselement, bildgebungsvorrichtung und steuerungsverfahren für ein festkörper-bildgebungselement
KR102481596B1 (ko) 2021-11-25 2022-12-27 금오공과대학교 산학협력단 해상 태양광 접지 시스템
CN113936015B (zh) * 2021-12-17 2022-03-25 青岛美迪康数字工程有限公司 一种图像有效区域的提取方法及装置
WO2024042896A1 (ja) * 2022-08-25 2024-02-29 ソニーセミコンダクタソリューションズ株式会社 光検出素子および電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2503502B1 (fr) * 1981-03-31 1985-07-05 Thomson Csf Dispositif d'analyse d'images en couleur utilisant le transfert de charges electriques et camera de television comportant un tel dispositif
JPH09200052A (ja) 1996-01-16 1997-07-31 Meidensha Corp アナログ−ディジタル変換装置
US5877715A (en) * 1997-06-12 1999-03-02 International Business Machines Corporation Correlated double sampling with up/down counter
US5920274A (en) * 1997-08-05 1999-07-06 International Business Machines Corporation Image sensor employing non-uniform A/D conversion
US6204795B1 (en) * 1999-01-08 2001-03-20 Intel Corporation Programmable incremental A/D converter for digital camera and image processing
JP3507800B2 (ja) * 2001-02-02 2004-03-15 有限会社リニアセル・デザイン アナログ−デジタル変換器及びこれを用いたイメージセンサ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220166222A (ko) * 2014-05-16 2022-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 감시 장치, 및 전자 기기

Also Published As

Publication number Publication date
JP2006033452A (ja) 2006-02-02
KR20120006961A (ko) 2012-01-19
CN1770831A (zh) 2006-05-10
US7786921B2 (en) 2010-08-31
JP4380439B2 (ja) 2009-12-09
US20060013485A1 (en) 2006-01-19
CN104202543A (zh) 2014-12-10
KR101195325B1 (ko) 2012-10-29
TW200627939A (en) 2006-08-01
TWI281821B (en) 2007-05-21
KR101195327B1 (ko) 2012-10-29

Similar Documents

Publication Publication Date Title
KR101195327B1 (ko) 데이터 처리 방법, 데이터 처리 장치, 물리량 분포 검지용 반도체 장치 및 전자 장치
JP4193768B2 (ja) データ処理方法並びに物理量分布検知の半導体装置および電子機器
US7256382B2 (en) Solid state imaging device, method of driving solid state imaging device and image pickup apparatus
KR101188598B1 (ko) 화상 처리 방법, 물리량 분포 검출용 반도체 장치 및 전자 기기
US7714904B2 (en) Solid-state imaging device and method for driving the same
JP4449565B2 (ja) 物理量分布検知の半導体装置
US7471230B2 (en) Analog-to-digital converter and semiconductor device
EP2290823B1 (en) Solid-state imaging device
US8089530B2 (en) Solid-state image pickup apparatus, drive method for the solid-state image pickup apparatus, and image pickup apparatus
KR101450904B1 (ko) Ａ/ｄ 변환 회로, ａ/ｄ 변환 회로의 제어 방법, 고체 촬상장치 및 촬상 장치
CN109996016B (zh) 成像器件和电子设备
KR102195409B1 (ko) 램프 신호 보정 장치와 방법 및 이를 포함하는 이미지 센서
US10523882B2 (en) Ad converter, signal processing method, solid-state imaging device, and electronic apparatus
TW202127650A (zh) 光偵測裝置
JP2005347932A (ja) 固体撮像装置および撮像システム
US20090046187A1 (en) Solid-state imaging device
JP2013058960A (ja) 固体撮像装置
WO2013027326A1 (ja) 固体撮像装置
WO2019229835A1 (ja) 固体撮像装置および撮像システム

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee