KR20060048394A - 전기주조 금속화 - Google Patents

전기주조 금속화 Download PDF

Info

Publication number
KR20060048394A
KR20060048394A KR1020050051635A KR20050051635A KR20060048394A KR 20060048394 A KR20060048394 A KR 20060048394A KR 1020050051635 A KR1020050051635 A KR 1020050051635A KR 20050051635 A KR20050051635 A KR 20050051635A KR 20060048394 A KR20060048394 A KR 20060048394A
Authority
KR
South Korea
Prior art keywords
layer
overlying
forming
metal
strike
Prior art date
Application number
KR1020050051635A
Other languages
English (en)
Other versions
KR100704521B1 (ko
Inventor
데이비드 알 에반스
존 더블유 하르첼
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060048394A publication Critical patent/KR20060048394A/ko
Application granted granted Critical
Publication of KR100704521B1 publication Critical patent/KR100704521B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/12—Electroforming by electrophoresis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1603—Process or apparatus coating on selected surface areas
    • C23C18/1605—Process or apparatus coating on selected surface areas by masking
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1646—Characteristics of the product obtained
    • C23C18/165—Multilayered product
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/003—3D structures, e.g. superposed patterned layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601—Process or apparatus
    • C23C18/1633—Process of electroless plating
    • C23C18/1655—Process features
    • C23C18/1657—Electroless forming, i.e. substrate removed or destroyed at the end of the process
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Molecular Biology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

금속 집적 회로 구조를 전기주조하는 방법이 제공된다. 이 방법은, 인터레벨 절연체를 통해 비어 또는 라인과 같은 개구부를 형성하여, 기판 표면을 노출시키는 단계; 인터레벨 절연체 및 기판 표면을 오버라이하는 베이스층을 형성하는 단계; 베이스층을 오버라이하는 스트라이크층을 형성하는 단계; 스트라이크층을 오버라이하는 상부층을 형성하는 단계; 기판 표면을 오버라이하는 상부층을 제거하기 위해 선택적으로 에칭하여 스트라이크층 표면을 노출시키는 단계; 및 스트라이크층 표면을 오버라이하는 금속 구조를 전기주조하는 단계를 포함한다. 전기주조된 금속 구조는 전기도금 또는 무전해 증착 프로세스를 사용하여 증착된다. 통상적으로, 금속은 Cu, Au, Ir, Ru, Rh, Pd, Os, Pt, 또는 Ag이다. 베이스층, 스트라이크층, 및 상부층은 물리적 기상 증착 (PVD), 증발, 반응성 스퍼터링, 또는 금속 유기 화학적 기상 증착 (MOCVD) 을 사용하여 증착될 수 있다.
베이스층, 스트라이크층, 상부층, PVD, MOCVD

Description

전기주조 금속화{ELECTROFORMED METALLIZATION}
도 1은 본 발명의 전기주조된 금속 구조의 부분 단면도.
도 2 내지 7은 본 발명의 전기주조된 금속 구조의 제조 단계를 도시하는 도면.
도 8은 금속 집적 회로 구조를 전기주조하는 본 발명의 방법을 나타내는 흐름도.
도 9는 집적 회로 기판상에 금속을 부가 증착하기 위한 본 발명의 방법을 나타내는 흐름도.
*도면의 주요 부분에 대한 부호의 설명*
100 : 구조 102 : 기판
104 : 기판 표면 106 : 인터레벨 절연체
108 : 개구부 110 : 베이스층
112 : 스트라이크층 114 : 금속 구조
본 발명은 일반적으로 집적 회로 (IC) 및 액정 디스플레이 (LCD) 제조에 관 한 것으로, 특히, 금속 배선 및 관련 구조를 전기주조하는 방법에 관한 것이다.
현재의 집적 회로 및 디스플레이 애플리케이션에서, 물리적 기상 증착 (PVD) 알루미늄/구리/실리콘 합금이 다양한 회로 층상에 상호접속부 및 전기적 도전 배선 (트레이스) 을 형성하기 위해 사용된다. 일반적으로, 이들 배선은 1 내지 1000 미크론 영역의 크기 정도로 형성된다. 이들 배선은 포토레지스트 마스크를 통해 금속의 컨포멀 (conformal) 증착을 에칭함으로써 서브트랙티브하게 (subtractively) 패턴화된다. 또 다른 방법으로는, 패턴화된 트렌치 구조를 형성하고, 금속으로 트렌치를 채우며, 트렌치를 오버라이하여 증착된 초과 금속을 연마하는 구리 다마신 프로세스가 사용된다. 그러나, 이들 서브트랙티브 프로세스는 그렇게 형성된 금속 구조가 형성될 수 있는 형상을 제한한다. 예를 들어, 오목하거나 의도적인 돌출부를 갖는 금속 구조; 즉, 상부 단면 영역이 하부 단면 영역 보다 큰 구조를 형성하는 것은 어렵다.
밀리미터와 유사한 상당히 상이한 스케일상에서, 인쇄 회로 기판 (PCB) 프로세스는 전기적 도전 금속 배선을 갖는 다층 기판을 형성한다. 화학적 호환성, 기판 재료 견고성, 및 오염의 엄격한 배제의 문제가 IC, 디스플레이, 및 어드밴스드 다중-칩 모듈 (MCM) 에 대한 PCB 금속화 기술의 직접적인 스케일링을 방해한다. 더 큰 사이즈의 PCB는 직접 인쇄 및 패턴 전사와 같은 거시적인 프로세스를 사용할 수 있게 한다. 그러나, 이들 거시적인 프로세스는 수반되는 심각한 수치적 허용오차로 인해 IC 및 LCD에 대해 사용될 수 없다.
큰 IC 기판상에 금속을 증착하는 것은 큰 챔버의 사용, 고가이고 복잡한 분 위기 및 온도 제어 장비를 요구한다. 종종, IC 및 LCD 프로세스는 진공 챔버의 사용을 요구한다. 반면에, PCB 프로세스는 바스 (bath) 및 도금 장치와 같은 덜 복잡한 장비를 요구한다.
바람직하게는, 부가적 PCB 증착 프로세스의 연속적인 사용은 엔클로저 (enclosure) 를 포함하는 미세한 금속 구조를 쉽게 형성하게 한다. 이들 엔클로저 구조는 동축 전송 라인 또는 다른 이러한 구조를 형성하는 절연체와 같은 제 2 재료로 채워질 수 있다. 이들 구조는 내부 체적을 폐쇄하기 위해 오목한 구조가 형성되어야 하기 때문에, 종래의 서브트랙티브 기술을 사용하여 쉽게 얻어질 수 없다.
부가적 증착 프로세스를 사용하여 IC 및 LCD 금속 구조가 형성될 수 있는 경우가 바람직하다.
금속 증착에 저가, 저온 버지트 (budget) 용액을 제공하기 위해, 종래의 PCB 전기도금 프로세스가 IC 및 LCD 프로세스에 적합할 수 있는 경우가 바람직하다.
무전해 증착 프로세스가 IC 및 LCD 프로세스에 적합할 수 있는 경우가 바람직하다.
본 발명은 필드 영역이 아닌 IC 기판의 오픈 패턴화된 영역에만 금속을 증착하는 정밀한 부가적 패터닝 방법을 설명한다. 부가적 패터닝은 전기도금 및 무전해 증착 기술을 사용한 금속의 증착으로부터 발생한다.
따라서, 금속 집적 회로 구조를 전기주조하는 방법이 제공된다. 이 방법 은, 인터레벨 절연체를 통해 비어 (via) 또는 라인과 같은 개구부를 형성하여, 기판 표면을 노출시키는 단계; 인터레벨 절연체 및 기판 표면을 오버라이하는 베이스층을 형성하는 단계; 베이스층을 오버라이하는 스트라이크 (strike) 층을 형성하는 단계; 스트라이크층을 오버라이하는 상부층을 형성하는 단계; 기판 표면을 오버라이하는 상부층을 제거하기 위해 선택적으로 에칭하여, 스트라이크층 표면을 노출시키는 단계; 및 스트라이크층 표면을 오버라이하는 금속 구조를 전기주조하는 단계를 포함한다. 전기주조된 금속 구조는 전기도금 또는 무전해 증착 프로세스를 사용하여 증착된다. 통상적으로, 금속은 Cu, Au, Ir, Ru, Rh, Pd, Os, Pt, 또는 Ag이다.
베이스층, 스트라이크층, 및 상부층은 물리적 기상 증착 (PVD), 증발, 반응성 스퍼터링, 또는 금속 유기 화학적 기상 증착 (MOCVD) 을 사용하여 증착될 수 있다. 베이스층은 몇몇의 예에서 W, Ta, Ti, Zr, Mo, 또는 Cr과 같은 재료일 수 있다. 스트라이크층은 예를 들어, Pd, Pt, Ir, Rh, Ru, Os, Ag, Au, Cu, Ni, 또는 Cr일 수 있다. 상부층은 내열성 금속일 수 있다.
이하, 전술한 방법의 추가의 상세한 설명을 제공한다.
도 1은 본 발명의 전기주조된 금속 구조의 부분 단면도이다. 구조 (100) 는 표면 (104) 을 갖는 기판 (102) 을 포함한다. 기판 (102) 은 실리콘, 유리, 세라믹, 또는 플라스틱과 같은 재료일 수 있다. 인터레벨 절연체 (106) 는 개구부 (108) 가 기판 표면 (104) 을 노출시키는 상태로, 기판 (102) 을 오버라이한 다. 개구부 (108) 는 도 2에 더욱 명확하게 도시되어 있다. 인터레벨 절연체 (106) 는 예를 들어, 종래의 산화물 또는 질화물일 수 있다. 베이스층 (110) 이 기판 표면 (104) 을 오버라이한다. 베이스층 (110) 은 W, Ta, Ti, Zr, Mo, Cr과 같은 내열성 금속, 내열성 금속 질화물 및 탄화물, 혼합된 질화물-탄화물, 또는 혼합된 질화물-규화물일 수 있다.
스트라이크층 (112) 이 베이스층 (110) 을 오버라이한다. 스트라이크층 (112) 은 Pd, Pt, Ir, Rh, Ru, Os, Ag, Au, Cu, Ni, Cr, 또는 상기 언급한 재료의 합금과 같은 재료일 수 있다. 전기주조된 금속 구조 (114) 가 스트라이크층 표면 (112) 을 오버라이한다. 금속 구조 (114) 는 Cu, Au, Ir, Ru, Rh, Pd, Os, Pt, 또는 Ag와 같은 금속이다. 금속 구조 (114) 는 라인, 비어, 본딩 패드, 전극, 접촉홀, 또는 인터레벨 상호접속부일 수 있다. 이하, 더욱 상세히 설명하는 바와 같이, 내열성 금속, 내열성 금속 질화물, 또는 혼합된 질화물-규화물과 같은 재료로 이루어진 임시 상부층 (이 도면에서는 도시 생략) 이 제조 프로세스의 단계로서 스트라이크층 (112) 을 오버라이한다.
기능적 설명
도 2 내지 7은 본 발명의 전기주조된 금속 구조의 제조 단계를 도시한다. 프로세스는 금속화 형성을 위해 준비된 오픈 접촉홀, 또는 등가의 구조로 시작한다. 대표적인 단면도를 도 2에 도시하였다. 접촉홀은 어떤 적절한 절연 재료 (ILD) 를 통해 이루어지고, 일반적인 기판은 실리콘, 유리, 세라믹, 플라스틱, 또는 어떤 다른 재료 또는 재료의 조합일 수도 있다. 또한, 전자, 전자기계적, 또는 다른 형태의 장치 및/또는 구조가 기판에 이미 형성될 수도 있다. 이러한 경우에, 금속화를 위해, 이러한 장치 또는 구조 사이에 전기 접속을 제공한다. 예를 들어, ILD를 통한 개구부는 전극을 노출시킬 수도 있고, 본 발명의 금속 구조가 전극을 접촉하기 위해 증착된다.
이 단계는 도 3에 도시한 바와 같이, PVD, 증발, MOCVD, 또는 다른 적절한 증착 기술에 의한 3개의 금속층의 연속 증착이 후속된다. 이들 증착은 동일한 장비에서 또는 적합한 경우에 상이한 장비를 사용하여 이루어질 수도 있다. 베이스층은 금속화와 기판 사이의 강한 접착 뿐만 아니라 상호확산을 위한 배리어를 제공한다. 통상적으로, 베이스층은 W, Ta, Ti과 같은 내열성 금속, 또는 이들의 합금, 및 대응하는 질화물 또는 혼합된 질화물-규화물이다. 스트라이크층은 다음의 전착 (electrodeposition) 을 위한 표면을 제공한다. 통상적으로, 스트라이크층은 Pd, Pt, Ir, Rh, Ru, Os, Ag, Au, Cu, Ni, Cr, 또는 이들의 합금과 같은 희 (noble) 금속 또는 반-희 (semi-noble) 금속이다. 상부층은 통상적으로 전기도금을 위해 양호한 표면을 제공하는 금속이 레지스트 접착을 위해 양호한 표면을 제공하지 않기 때문에, 포토레지스트 접착을 위한 표면을 제공한다. 이러한 층에 대한 후보 재료는, 베이스 및 상부층이 동일한 조성을 가질 필요는 없지만, 베이스층에 대한 것과 동일하다.
다음으로, 완성된 금속 구조의 포토레지스트 (PR) 이미지가 종래의 포토리소그래피를 사용하여 기판상에서 패턴화된다. 이것을 도 4에 도시하였다.
마스크로서 포토레지스트를 사용하여, 도 5에서 알 수 있는 바와 같이, 상부 층이 스트라이크층을 노출시키기 위해 오픈 영역에서 화학적으로 에칭된다. 에천트의 선택이 상부층의 정확한 조성에 의존하지만, 이러한 목적을 위해 사용되는 통상의 에천트는 과산화수소이다. 또 다른 재료로서, 포토레지스트를 실질적으로 공격하거나 제거하지 않는 경우에, 다양한 미네랄 산 또는 다른 화학적 용액이 사용될 수 있다. 또한, 포토레지스트는 고온에서의 베이킹 또는 자외선 경화와 같은 공지된 기술을 사용하여 더욱 내-화학적으로 이루어질 수도 있다.
도 6은 전기주조된 금속의 증착을 도시한다. 구리 또는 예를 들어, Au 또는 Ag와 같은 다른 적절한 도체 금속이 전기도금된다. 레지스트가 절연성이고 전류가 레지스트층을 통해 흐를 수 없기 때문에, 증착은 포토레지스트의 상부상에서 발생하지 않고 오픈 형상 (open feature) 에서만 발생한다. 이러한 금속 증착의 방식이 "전기주조" 이다. 또 다른 방법으로, 무전해 증착이 사용될 수 있다. 무전해 증착이 도전성 표면을 요구하기 때문에 기판 구성은 동일함을 유지한다. 따라서, 금속은 포토레지스트상이 아닌 패턴의 오픈 영역에서만 증착된다.
본 명세서에서 사용되는 바와 같이, "전기주조" 는 전류의 의도적 인가에 의해 화학적 용액으로부터 금속을 증착하는 프로세스이다. 전류가 기판에 인가되고 금속은 전류를 전도하는 기판의 영역에 증착된다. 본 명세서에서 사용되는 바와 같이, 무전해 증착은 기판상에 이미 존재하는 금속 표면에 의해 촉진된 산화-감소 화학 반응을 사용하여 화학적 용액으로부터 금속을 증착하는 프로세스이다. 즉, 금속은 화학 반응에 응답하는 기판의 금속 표면상에 증착된다.
본 명세서에서 사용되는 바와 같이, "전기주조" 는 포토레지스트의 사전-형성된 템플리트 또는 어떤 다른 재료상에 복잡한 형상을 직접 형성하는 전기도금 또는 무전해 증착 프로세스이다. 전기주조는 기판의 전체 표면상에 금속을 등방성으로 증착하는 컨포멀 증착 프로세스가 아니다.
도 7은 포토레지스트의 제거에 후속하는 전기주조된 금속 구조를 도시한다. 포토레지스트는 전기주조된 금속을 손상시키기 않기 위해 조심스럽게 제거된다. 이것은 포토레지스트의 임의의 경화 또는 다른 화학적 변형이 레지스트 제거를 실질적으로 방해하거나 지체시키지 않아야 한다는 것을 의미한다. 즉, 고온에서의 플라즈마 애싱 (ashing) 과 같은 제거 기술은 금속화를 손상시키기 때문에 사용되어서는 안된다.
다시 도 1을 참조하면, 완성된 전기주조된 금속 구조가 도시되어 있다. 구조는 마스크로서 전기주조된 금속 구조를 사용하여 필드 영역에서 베이스층, 스트라이크층 및 상부층을 제거함으로써 완성된다. 습식 화학 에칭 또는 건식 에칭이 이러한 목적을 위해 사용될 수도 있다. 다시, 임의의 적용 가능한 제거 화학 반응은 전기주조된 금속화를 손상시키지 않아야 한다.
또 다른 열 처리가 이 포인트에서 금속을 고정화 또는 재결정화하기 위해 수행될 수도 있다. 그러나, 이러한 단계는 본 발명에 필수적인 것은 아니다. 또한, 이러한 열 처리는 주요 목적으로서, 장치 특성 또는 상호접속부 구조와 직접 관련되지 않은 다른 특성의 개선점을 가질 수도 있다.
완성시에, 도 1에 도시한 구조와 같은 상호접속부의 단일층이 시작 기판, 즉 , 일반적 기판으로서 사용될 수도 있다. 그 후, 유전체 재료가 CVD, 스핀-코팅, 또는 어떤 다른 응용 가능한 프로세스에 의해 도포될 수도 있다. 접촉홀 또는 비어가 종래의 포토리소그래피에 의해 패턴화될 수 있고 소망하는 위치에서 전기주조된 상호접속부를 노출시키기 위해 화학적 에칭함으로써 유전체 층을 통해 컷될 수 있다. 전체적인 전기주조 프로세스가 도 1 내지 7에 설명한 바와 같이 반복될 수 있어서, 2개 레벨의 상호접속부를 제조한다.
다중-레벨 상호접속부를 제조하기 위해 전기주조 프로세스가 임의의 횟수 반복될 수 있다. 통상의 에칭된 알루미늄 IC 상호접속 방식에서와 같이, 인터레벨 유전체 재료의 화학적 기계적 연마가 토포그래피를 감소시키고 포토리소그래픽 해상도를 강화시키기 위해 요구되는 경우에 사용될 수 있다. 그러나, 이러한 단계가 본 발명에 필수적인 것은 아니다.
도 8은 금속 집적 회로 구조를 전기주조하는 본 발명의 방법을 나타내는 흐름도이다. 명확함을 위해 방법을 넘버링한 단계의 시퀀스로서 도시하였지만, 명시적으로 나타내지 않으면, 순서는 넘버링으로부터 추론되지 않는다. 이들 단계들 중 몇몇이 스킵될 수도 있고, 병렬 수행될 수도 있거나 시퀀스의 정확한 순서를 유지하는 요구없이 수행될 수도 있다. 방법은 단계 800에서 시작한다. 단계 802는 제 1 인터레벨 절연체를 통해 개구부를 형성하여 기판 표면을 노출시킨다. 단계 802에서 노출된 기판 표면은 실리콘, 유리, 세라믹, 또는 플라스틱일 수도 있다. 단계 804는 제 1 인터레벨 절연체 및 기판 표면을 오버라이하는 베이스층을 형성한다. 단계 806은 베이스층을 오버라이하는 스트라이크층을 형성 한다. 단계 808은 스트라이크층을 오버라이하는 상부층을 형성한다. 단계 810은 기판 표면을 오버라이하는 상부층을 제거하기 위해 선택적으로 에칭하여, 스트라이크층 표면을 노출시킨다. 단계 812는 스트라이크층 표면을 오버라이하는 제 1 금속 구조를 전기주조한다.
단계 812에서 스트라이크층 표면을 오버라이하는 제 1 금속 구조를 전기주조하는 단계는 전기도금 또는 무전해 증착 프로세스를 사용하여 금속을 증착하는 단계를 포함한다. 단계 812는 Cu, Au, Ir, Ru, Rh, Pd, Os, Pt, 또는 Ag와 같은 금속을 증착한다. 단계 812에서 형성된 구조는 라인 (도전성 트레이스), 비어, 본딩 패드, 전극, 접촉홀, 또는 인터레벨 상호접속부일 수도 있다.
단계 814는 (필드 영역에서) 제 1 금속 구조에 근접한, 제 1 인터레벨 절연체를 오버라이하는 베이스층, 스트라이크층, 및 상부층을 제거한다. 단계 814는 마스크로서 단계 812에서 증착된 금속 구조를 사용할 수도 있다. 단계 816은 제 2 인터레벨 절연체를 컨포멀하게 증착한다. 단계 818은 제 2 인터레벨 절연체를 통해 개구부를 형성하여, 제 1 금속 구조 표면을 노출시킨다. 단계 802 내지 812와 단계 818 내지 828 사이의 유사점 때문에, 단계 816-828은 나타내지 않았다. 단계 820 (단계 804 참조) 은 제 2 인터레벨 절연체 및 제 1 금속 구조 표면을 오버라이하는 베이스층을 형성한다. 단계 822 (806) 는 베이스층을 오버라이하는 스트라이크층을 형성한다. 단계 824 (808) 는 스트라이크층을 오버라이하는 상부층을 형성한다. 단계 826 (810) 은 제 1 금속 구조 표면을 오버라이하는 상부층을 제거하기 위해 선택적으로 에칭하여, 스트라이크층 표면을 노출시킨다. 단계 828 (812) 은 스트라이크층 표면을 오버라이하는 제 2 금속 구조를 전기주조한다.
방법의 어떤 양태에서, 또 다른 단계, 단계 815는 전술한 바와 같이 가열 절차를 사용하여 제 1 금속 구조를 재결정화한다. 유사하게, 제 2 금속 구조는 단계 828에 후속하여 재결정화될 수 있다.
또 다른 양태에서, 베이스 층을 형성하는 단계 (단계 804), 스트라이크층을 형성하는 단계 (단계 806), 및 상부층을 형성하는 (단계 808) 단계는 PVD, 증발, 반응성 스퍼터링, 또는 MOCVD와 같은 프로세스를 사용하여 베이스층, 스트라이크층, 및 상부층 재료를 증착하는 단계를 포함한다. 이 3개의 단계가 동일한 프로세스를 반드시 사용할 필요는 없다. 사실, 상이한 형태의 증착이 증착의 각 단계를 위해 사용될 수도 있다.
단계 804에서 제 1 인터레벨 절연체 및 기판 표면을 오버라이하는 베이스층을 형성하는 단계는 W, Ta, Ti, Zr, Mo, Cr과 같은 내열성 금속, 내열성 금속 질화물 및 탄화물, 혼합된 (내열성 금속) 질화물-탄화물, 또는 혼합된 질화물-규화물로부터 베이스층을 형성하는 단계를 포함한다.
단계 806에서 베이스층을 오버라이하는 스트라이크층을 형성하는 단계는 Pd, Pt, Ir, Rh, Ru, Os, Ag, Au, Cu, Ni, Cr과 같은 재료, 또는 상기 언급한 재료의 합금으로부터 스트라이크층을 형성하는 단계를 포함한다. 단계 808에서 스트라이크층을 오버라이하는 상부층을 형성하는 단계는 내열성 금속, 내열성 금속 질화물, 또는 혼합된 질화물-규화물과 같은 재료로부터 상부층을 형성하는 단계를 포함 한다. 전술한 바와 같이, 베이스 및 상부층은 동일한 재료로 이루어질 수도 있지만, 이것은 요구되지 않는다.
어떤 양태에서, 단계 810에서 기판 표면을 오버라이하는 상부층을 제거하기 위해 선택적으로 에칭하는 단계는 서브단계를 포함한다. 단계 810a는 포토레지스트 (PR) 의 층을 컨포멀하게 증착한다. 단계 810b는 기판 표면을 오버라이하는 상부층을 노출시키기 위해 PR을 패턴화한다. 단계 810c는 노출된 상부층을 에칭한다.
노출된 상부층은 과산화수소, 미네랄 산, 알코올 및 수용성 요오드, 브롬, 염소, 알칼리, 수용성 암모니아, 또는 상기 언급한 에천트의 혼합물과 같은 에천트를 사용하여 에칭된다 (단계 810c). 단계 810a에서의 PR 컨포멀 증착은 베이킹 또는 자외선 경화와 같은 PR 고정화 프로세스를 더 포함할 수도 있다.
도 9는 집적 회로 기판상에 금속 부가 증착을 위한 본 발명의 방법을 나타내는 흐름도이다. 방법은 단계 900에서 시작한다. 단계 902는 인터레벨 절연체를 통해 개구부를 형성하여, 기판 표면을 노출시킨다. 단계 904는 개구부에 금속 구조를 부가적으로 형성한다. 어떤 양태에서, 개구부에 금속 구조를 부가적으로 형성하는 단계는 서브단계를 포함한다. 단계 904a는 인터레벨 절연체 및 기판 표면을 오버라이하는 베이스층을 형성한다. 단계 904b는 베이스층을 오버라이하는 스트라이크층을 형성한다. 단계 904c는 스트라이크층을 오버라이하는 상부층을 형성한다. 단계 904d는 기판 표면을 오버라이하는 상부층을 제거하기 위해 선택적으로 에칭하여, 스트라이크층 표면을 노출시킨다. 단계 904e는 스트라이크층 표면을 오버라이하는 금속 구조를 전기주조한다. 예를 들어, 스트라이크층 표면을 오버라이하는 금속 구조를 전기주조하는 단계는 전기도금 또는 무전해 증착 프로세스를 사용하여 금속을 증착하는 단계를 포함할 수도 있다.
전기주조된 IC 금속 구조 및 관련 증착 프로세스를 제공하였다. 본 발명을 명확하게 하기 위해, 재료 및 특정한 프로세스 단계의 예를 제공하였다. 그러나, 본 발명은 단지 이들 예에 한정되지 않는다. 본 발명의 다른 변형 및 실시형태들이 당업자에게 발생할 것이다.
이상, 본 발명에 따르면, 전기도금 또는 무전해 증착 기술을 사용하여, 필드 영역이 아닌 IC 기판의 오픈 패턴화된 영역에만 금속을 증착할 수 있다.

Claims (25)

  1. 제 1 인터레벨 절연체를 통해 개구부를 형성하여, 기판 표면을 노출시키는 단계;
    상기 제 1 인터레벨 절연체 및 기판 표면을 오버라이하는 (overlying) 베이스층을 형성하는 단계;
    상기 베이스층을 오버라이하는 스트라이크층을 형성하는 단계;
    상기 스트라이크층을 오버라이하는 상부층을 형성하는 단계;
    상기 기판 표면을 오버라이하는 상기 상부층을 제거하기 위해 선택적으로 에칭하여, 스트라이크층 표면을 노출시키는 단계; 및
    상기 스트라이크층 표면을 오버라이하는 제 1 금속 구조를 전기주조하는 단계를 포함하는, 금속 집적 회로 구조를 전기주조하는 방법.
  2. 제 1 항에 있어서,
    마스크로서 상기 제 1 금속 구조를 사용하여, 상기 제 1 인터레벨 절연체를 오버라이하는 상기 베이스층, 스트라이크층, 및 상부층을 제거하는 단계를 더 포함하는, 금속 집적 회로 구조를 전기주조하는 방법.
  3. 제 2 항에 있어서,
    제 2 인터레벨 절연체를 컨포멀하게 (conformally) 증착하는 단계;
    상기 제 2 인터레벨 절연체를 통해 개구부를 형성하여, 제 1 금속 구조 표면을 노출시키는 단계;
    상기 제 2 인터레벨 절연체 및 제 1 금속 구조 표면을 오버라이하는 베이스층을 형성하는 단계;
    상기 베이스층을 오버라이하는 스트라이크층을 형성하는 단계;
    상기 스트라이크층을 오버라이하는 상부층을 형성하는 단계;
    상기 제 1 금속 구조 표면을 오버라이하는 상기 상부층을 제거하기 위해 선택적으로 에칭하여, 스트라이크층 표면을 노출시키는 단계; 및
    상기 스트라이크층 표면을 오버라이하는 제 2 금속 구조를 전기주조하는 단계를 더 포함하는, 금속 집적 회로 구조를 전기주조하는 방법.
  4. 제 1 항에 있어서,
    상기 제 1 금속 구조를 재결정화하는 단계를 더 포함하는, 금속 집적 회로 구조를 전기주조하는 방법.
  5. 제 1 항에 있어서,
    상기 스트라이크층 표면을 오버라이하는 제 1 금속 구조를 전기주조하는 단계는, 전기도금 및 무전해 증착을 포함하는 그룹으로부터 선택된 프로세스를 사용하여 금속을 증착하는 단계를 포함하는, 금속 집적 회로 구조를 전기주조하는 방법.
  6. 제 1 항에 있어서,
    상기 스트라이크층 표면을 오버라이하는 제 1 금속 구조를 전기주조하는 단계는, Cu, Au, Ir, Ru, Rh, Pd, Os, Pt, 및 Ag를 포함하는 그룹으로부터 선택된 금속을 증착하는 단계를 포함하는, 금속 집적 회로 구조를 전기주조하는 방법.
  7. 제 1 항에 있어서,
    상기 스트라이크층 표면을 오버라이하는 제 1 금속 구조를 전기주조하는 단계는, 라인, 비어, 본딩 패드, 전극, 접촉홀, 및 인터레벨 상호접속부를 포함하는 그룹으로부터 선택된 구조를 형성하는 단계를 포함하는, 금속 집적 회로 구조를 전기주조하는 방법.
  8. 제 1 항에 있어서.
    상기 베이스층을 형성하는 단계, 상기 스트라이크층을 형성하는 단계, 및 상기 상부층을 형성하는 단계는, 물리적 기상 증착 (PVD), 증발, 반응성 스퍼터링, 및 금속 유기 화학적 기상 증착 (MOCVD) 을 포함하는 그룹으로부터 선택된 프로세스를 사용하여 베이스층, 스트라이크층, 및 상부층 재료를 증착하는 단계를 포함하는, 금속 집적 회로 구조를 전기주조하는 방법.
  9. 제 1 항에 있어서,
    상기 제 1 인터레벨 절연체 및 기판 표면을 오버라이하는 베이스층을 형성하는 단계는, W, Ta, Ti, Zr, Mo, Cr과 같은 내열성 금속, 내열성 금속 질화물 및 탄화물, 혼합된 질화물-탄화물, 및 혼합된 질화물-규화물을 포함하는 그룹으로부터 선택된 재료로부터 베이스층을 형성하는 단계를 포함하는, 금속 집적 회로 구조를 전기주조하는 방법.
  10. 제 1 항에 있어서,
    상기 베이스층을 오버라이하는 스트라이크층을 형성하는 단계는, Pd, Pt, Ir, Rh, Ru, Os, Ag, Au, Cu, Ni, Cr, 및 상기 언급한 재료의 합금을 포함하는 그룹으로부터 선택된 재료로부터 스트라이크층을 형성하는 단계를 포함하는, 금속 집적 회로 구조를 전기주조하는 방법.
  11. 제 1 항에 있어서,
    상기 스트라이크층을 오버라이하는 상부층을 형성하는 단계는 내열성 금속, 내열성 금속 질화물, 및 혼합된 질화물-규화물을 포함하는 그룹으로부터 선택된 재료로부터 상부층을 형성하는 단계를 포함하는, 금속 집적 회로 구조를 전기주조하는 방법.
  12. 제 1 항에 있어서,
    상기 기판 표면을 오버라이하는 상부층을 제거하기 위해 선택적으로 에칭하 여, 스트라이크층 표면을 노출시키는 단계는,
    포토레지스트 (PR) 층을 컨포멀하게 증착하는 단계;
    상기 기판 표면을 오버라이하는 상기 상부층을 노출시키기 위해 상기 PR층을 패터닝하는 단계; 및
    상기 노출된 상부층을 에칭하는 단계를 포함하는, 금속 집적 회로 구조를 전기주조하는 방법.
  13. 제 12 항에 있어서,
    상기 노출된 상부층을 에칭하는 단계는, 과산화수소, 미네랄 산, 알코올 및 수용성 요오드, 브롬, 염소, 알칼리, 수용성 암모니아, 및 상기 언급한 에천트의 혼합물을 포함하는 그룹으로부터 선택된 에천트를 사용하는 단계를 포함하는, 금속 집적 회로 구조를 전기주조하는 방법.
  14. 제 12 항에 있어서,
    상기 PR 층을 컨포멀하게 증착하는 단계는, 베이킹 및 자외선 경화를 포함하는 그룹으로부터 선택된 프로세스를 사용하여 상기 PR층을 고정시키는 단계를 포함하는, 금속 집적 회로 구조를 전기주조하는 방법.
  15. 제 1 항에 있어서,
    제 1 인터레벨 절연체를 통해 개구부를 형성하여 기판 표면을 노출시키는 단 계는, 실리콘, 유리, 세라믹, 및 플라스틱을 포함하는 그룹으로부터 선택된 기판 표면 재료를 노출시키는 단계를 포함하는, 금속 집적 회로 구조를 전기주조하는 방법.
  16. 집적 회로 기판상에 금속을 부가 증착하는 방법으로서,
    인터레벨 절연체를 통해 개구부를 형성하여, 기판 표면을 노출시키는 단계; 및
    상기 개구부에서 금속 구조를 부가적으로 형성하는 단계를 포함하는, 금속 부가 증착 방법.
  17. 제 16 항에 있어서,
    상기 개구부에서 금속 구조를 부가적으로 형성하는 단계는,
    상기 인터레벨 절연체 및 기판 표면을 오버라이하는 베이스층을 형성하는 단계;
    상기 베이스층을 오버라이하는 스트라이크층을 형성하는 단계;
    상기 스트라이층을 오버라이하는 상부층을 형성하는 단계;
    상기 기판 표면을 오버라이하는 상부층을 제거하기 위해 선택적으로 에칭하여, 스트라이크층 표면을 노출시키는 단계; 및
    상기 스트라이크층 표면을 오버라이하는 금속 구조를 전기주조하는 단계를 포함하는, 금속 부가 증착 방법.
  18. 제 16 항에 있어서,
    상기 개구부에서 금속 구조를 부가적으로 형성하는 단계는, 전기도금 및 무전해 증착을 포함하는 그룹으로부터 선택된 프로세스를 사용하여 금속을 증착하는 단계를 포함하는, 금속 부가 증착 방법.
  19. 표면을 갖는 기판;
    상기 기판을 오버라이하며, 상기 기판 표면을 노출시키는 개구부를 갖는 인터레벨 절연체;
    상기 기판 표면을 오버라이하는 베이스층;
    상기 베이스층을 오버라이하는 스트라이크층; 및
    상기 스트라이크층 표면을 오버라이하는 전기주조된 금속 구조를 포함하는, 전기주조된 금속 구조.
  20. 제 19 항에 있어서,
    상기 금속 구조는 Cu, Au, Ir, Ru, Rh, Pd, Os, Pt, 및 Ag를 포함하는 그룹으로부터 선택된 금속인, 전기주조된 금속 구조.
  21. 제 19 항에 있어서,
    상기 금속 구조는 라인, 비어, 본딩 패드, 전극, 접촉홀, 및 인터레벨 상호 접속부를 포함하는 그룹으로부터 선택된 구조인, 전기주조된 금속 구조.
  22. 제 19 항에 있어서,
    상기 베이스층은 W, Ta, Ti, Zr, Mo, Cr과 같은 내열성 금속, 내열성 금속 질화물 및 탄화물, 혼합된 질화물-탄화물, 및 혼합된 질화물-규화물을 포함하는 그룹으로부터 선택된 재료인, 전기주조된 금속 구조.
  23. 제 19 항에 있어서,
    상기 스트라이크층은 Pd, Pt, Ir, Rh, Ru, Os, Ag, Au, Cu, Ni, Cr, 및 상기 언급한 재료의 합금을 포함하는 그룹으로부터 선택된 재료인, 전기주조된 금속 구조.
  24. 제 19 항에 있어서,
    상기 기판은 실리콘, 유리, 세라믹, 및 플라스틱을 포함하는 그룹으로부터 선택된 재료인, 전기주조된 금속 구조.
  25. 제 19 항에 있어서,
    상기 스트라이크층을 오버라이하는, 내열성 금속, 내열성 금속 질화물, 및 혼합된 질화물-규화물을 포함하는 재료로 이루어진 임시 상부층을 더 포함하는, 전기주조된 금속 구조.
KR1020050051635A 2004-06-17 2005-06-15 전기주조 금속화 KR100704521B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/871,938 2004-06-17
US10/871,938 US7306962B2 (en) 2004-06-17 2004-06-17 Electroformed metallization

Publications (2)

Publication Number Publication Date
KR20060048394A true KR20060048394A (ko) 2006-05-18
KR100704521B1 KR100704521B1 (ko) 2007-04-09

Family

ID=34937498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050051635A KR100704521B1 (ko) 2004-06-17 2005-06-15 전기주조 금속화

Country Status (6)

Country Link
US (2) US7306962B2 (ko)
EP (1) EP1607496A1 (ko)
JP (1) JP2006005351A (ko)
KR (1) KR100704521B1 (ko)
CN (1) CN100551205C (ko)
TW (1) TWI303673B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898610B2 (en) * 2006-06-30 2011-03-01 Lg. Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US8372744B2 (en) 2007-04-20 2013-02-12 International Business Machines Corporation Fabricating a contact rhodium structure by electroplating and electroplating composition
DK3555347T3 (da) 2016-12-16 2023-08-21 Topsoe As Aflejring af en belægning på en sammenkobling til fastoxidcellestabler
CN111029259B (zh) * 2019-11-11 2021-07-23 中国科学院苏州纳米技术与纳米仿生研究所 一种电路基板的制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4125441A (en) * 1978-01-30 1978-11-14 General Dynamics Corporation Isolated bump circuitry on tape utilizing electroforming
JPH01211948A (ja) * 1988-02-18 1989-08-25 Fujitsu Ltd 半導体装置の製造方法
JPH04314323A (ja) * 1991-04-12 1992-11-05 Anelva Corp レジスト処理方法
JPH06236880A (ja) * 1992-12-14 1994-08-23 Oki Electric Ind Co Ltd 金属配線の形成方法
US7126195B1 (en) * 1996-06-03 2006-10-24 Micron Technology, Inc. Method for forming a metallization layer
US5897375A (en) * 1997-10-20 1999-04-27 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture
US5968333A (en) * 1998-04-07 1999-10-19 Advanced Micro Devices, Inc. Method of electroplating a copper or copper alloy interconnect
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US6776893B1 (en) * 2000-11-20 2004-08-17 Enthone Inc. Electroplating chemistry for the CU filling of submicron features of VLSI/ULSI interconnect
TW517334B (en) * 2000-12-08 2003-01-11 Nec Corp Method of forming barrier layers for solder bumps
TW479304B (en) * 2001-02-06 2002-03-11 Acer Display Tech Inc Semiconductor apparatus and its manufacturing method, and liquid crystal display using semiconductor apparatus
US20030060041A1 (en) * 2001-09-21 2003-03-27 Intel Corporation Dual-stack, ball-limiting metallurgy and method of making same
JP3800405B2 (ja) * 2001-12-26 2006-07-26 富士通株式会社 多層回路基板の製造方法
US6624060B2 (en) * 2002-01-12 2003-09-23 Taiwan Semiconductor Manufacturing Co., Ltd Method and apparatus for pretreating a substrate prior to electroplating
US6740577B2 (en) * 2002-05-21 2004-05-25 St Assembly Test Services Pte Ltd Method of forming a small pitch torch bump for mounting high-performance flip-flop devices

Also Published As

Publication number Publication date
CN100551205C (zh) 2009-10-14
CN1764349A (zh) 2006-04-26
US20050282399A1 (en) 2005-12-22
US20080054469A1 (en) 2008-03-06
EP1607496A1 (en) 2005-12-21
TW200604385A (en) 2006-02-01
US7714354B2 (en) 2010-05-11
US7306962B2 (en) 2007-12-11
JP2006005351A (ja) 2006-01-05
KR100704521B1 (ko) 2007-04-09
TWI303673B (en) 2008-12-01

Similar Documents

Publication Publication Date Title
US6344125B1 (en) Pattern-sensitive electrolytic metal plating
WO2005027605A1 (ja) 両面配線ガラス基板の製造方法
JP2009060072A (ja) 薄膜金属導電線、およびその製造方法
CN103050477A (zh) 电子器件及其制造方法
KR100704521B1 (ko) 전기주조 금속화
JP2003338516A (ja) 半導体装置およびその製造方法
TW201025529A (en) Substrate structure and manufacturing method thereof
CN110211943A (zh) 半导体装置及其制造方法
US9231167B2 (en) Insulation structure for high temperature conditions and manufacturing method thereof
JP2006100631A (ja) 配線基板及びその製造方法
RU2230391C2 (ru) Способ изготовления самосовмещенной встроенной медной металлизации интегральных схем
TW494443B (en) Process and manufacturing tool architecture for use in the manufacture of one or more metallization levels on a workpiece
KR20060076448A (ko) 반도체 소자의 금속배선 형성방법
US7358184B2 (en) Method of forming a conductive via plug
JP5101074B2 (ja) 電子相互接続の製作方法
KR100875167B1 (ko) 반도체 소자의 금속배선과 그의 형성방법
KR20050115143A (ko) 반도체 소자의 인덕터 제조방법
KR100559032B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR19990002519A (ko) 금속 배선의 형성 방법
KR100530737B1 (ko) 멀티 칩 모듈 기판 제조공정에서 전기 도금에 의한 금속배선 제조 방법
JP2006049642A (ja) 両面配線テープキャリアの製造方法およびその方法により製造されたテープキャリア
KR100579856B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20000043909A (ko) 반도체 소자의 금속배선 형성 방법
JP2022157074A (ja) 半導体装置、半導体装置の製造方法
KR20000040459A (ko) 반도체 소자의 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee