JP2006005351A - メッキ法による金属パターン形成方法 - Google Patents

メッキ法による金属パターン形成方法 Download PDF

Info

Publication number
JP2006005351A
JP2006005351A JP2005173051A JP2005173051A JP2006005351A JP 2006005351 A JP2006005351 A JP 2006005351A JP 2005173051 A JP2005173051 A JP 2005173051A JP 2005173051 A JP2005173051 A JP 2005173051A JP 2006005351 A JP2006005351 A JP 2006005351A
Authority
JP
Japan
Prior art keywords
layer
forming
overlying
metal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005173051A
Other languages
English (en)
Inventor
David R Evans
アール. エバンス デビット
John W Hartzell
ダブリュー. ハーツェル ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2006005351A publication Critical patent/JP2006005351A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/12Electroforming by electrophoresis
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1603Process or apparatus coating on selected surface areas
    • C23C18/1605Process or apparatus coating on selected surface areas by masking
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/0033D structures, e.g. superposed patterned layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1655Process features
    • C23C18/1657Electroless forming, i.e. substrate removed or destroyed at the end of the process
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • C25D5/50After-treatment of electroplated surfaces by heat-treatment

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Molecular Biology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 金属集積回路構造を好適に電気鋳造する方法を提供する。
【解決手段】 本発明による方法は、中間絶縁体を貫通するビアまたはラインといった開口部(108)を形成して基板(102)の表面(104)を露出し、中間絶縁体(106)と基板の表面との上にあるベース層(110)を形成し、ベース層の上にあるストライク層(112)を形成し、ストライク層の上にある最上層を形成し、選択的にエッチングすることにより基板の表面の上にある最上層を除去してストライク層(112)の表面を露出し、ストライク層の表面の上にある金属構造(114)を電気鋳造する。電気鋳造された金属構造(114)は、電気メッキまたは無電解堆積プロセスを用いて堆積される。典型的には、この金属はCu、Au、Ir、Ru、Rh、Pd、Os、PtまたはAgである。
【選択図】 図1

Description

本発明は、概して、集積回路(IC)と液晶ディスプレイ(LCD)との製造に関し、特に、金属配線と関連する構造とを電気形成する方法に関する。
(関連技術の解説)
現在の集積回路とディスプレイとの用途では、物理気相成長法(PVD)のアルミニウム/銅/シリコン合金を用いて、種々の回路層上に配線と導電性配線(トレース)とを形成する。一般的に、これら配線は1〜1000マイクロメートル範囲の大きさで形成される。これら配線は、フォトレジストマスクを介してコンフォーマルな金属の堆積をエッチングすることによって、減法的にパターン化される。あるいは、銅ダマシンプロセスを用いて、パターン化されたトレンチ構造を形成し、そのトレンチを金属で埋め、そのトレンチの上に堆積された余分な金属を研磨する。しかしながら、これら減法的プロセスによると、その結果形成され得る金属構造の形が制限される。例えば、凹角の(re−entrant)金属構造または意図的なオーバーハングを有する金属構造を形成することが困難であり、つまり、上部の断面積が底部の断面積よりも広い構造を形成することが困難である。
大幅に異なる尺度(およそミリメートルの尺度)によって、プリント基板(PCB)プロセスは、導電性金属配線を有する多層基板を形成する。化学的適合性、基板材料の整合性および混入物の厳密な排除に関する問題により、PCBメタライゼーション技術がIC、ディスプレイおよび高度なマルチチップモジュール(MCM)に直接スケーリングすることを阻止する。PCBの大きさがより大きいと、直接印刷およびパターン移動といった巨視的なプロセスが用いられことを可能にする。しかしながら、これら巨視的なプロセスは、厳しい寸法公差のためにICおよびLCDに用いることはできない。
大型IC基板上への金属の堆積は、大型チャンバの使用、高価な/複雑な環境および温度制御機器を必要とする。ICおよびLCDプロセスは、真空チャンバを使用することを必要とする。PCBプロセスは、一方で、槽およびメッキ装置といったより高度でない機器を必要とする。
好都合なことに、PCBの追加的堆積プロセスを連続的に用いると、囲い(enclosure)を備える微視的な金属構造を容易に形成することが可能になる。これら囲いの構造は、絶縁体といった第2の材料で埋められ得、その後、同軸伝送線または他のそのような構造を形成し得る。これら構造は、従来の減法的な技術を用いては容易に得ることが出来ない。これは、内部容量を閉じ込めるために凹角構造が形成されねばならないからである。
ICおよびLCD金属構造が、追加的堆積プロセスを用いて形成され得るとすると好都合である。
従来のPCB電気メッキプロセスが、ICおよびLCDプロセスに適応され、金属堆積のために低費用、低温の予算解決策を提供し得るとすると好都合である。
無電解メッキ堆積プロセスがICおよびLCDプロセスに適応され得るとすると好都合である。
本発明は、完全に追加的なパターニング方法を説明しており、この方法は、IC基板のパターン化された開口部内にのみ金属を堆積し、フィールド領域内には堆積しない。この追加的パターニングは、電気メッキと無電解メッキ堆積との技術を用いた金属の堆積から生じる。
従って、金属集積回路構造を電気鋳造する方法が提供される。この方法は、中間絶縁体を貫通するビアまたはラインといった開口部を形成し、基板の表面を露出させるステップと、中間絶縁体と基板の表面との上にあるベース層を形成するステップと、ベース層の上にあるストライク層を形成するステップと、ストライク層の上にある最上層を形成するステップと、選択的にエッチングすることにより基板の表面の上にある最上層を除去し、ストライク層の表面を露出させるステップと、ストライク層の表面の上にある金属構造を電気鋳造するステップとを包含する。電気鋳造された金属構造は、電気メッキまたは無電解堆積プロセスを用いて堆積される。典型的に、この金属はCu、Au、Ir、Ru、Rh、Pd、Os、PtまたはAgである。
ベース層、ストライク層および最上層は、物理気相成長法(PVD)、蒸着、反応性スパッタリングまたは有機金属気相成長法(MOCVD)を用いて堆積され得る。ベース層は、いくつか例を挙げると、W、Ta、Ti、Zr、MoまたはCrといった材料であり得る。ストライク層は、例えば、Pd、Pt、Ir、Rh、Ru、Os、Ag、Au、Cu、NiまたはCrであり得る。最上層は、高融点金属であり得る。
前述した方法のさらなる詳細は、以下に提供される。
(項目1)
金属集積回路構造を電気鋳造する方法であって、
第1の中間絶縁体を貫通する開口部を形成し、基板の表面を露出させるステップと、
該第1の中間絶縁体と該基板の表面との上にあるベース層を形成するステップと、
該ベース層の上にあるストライク層を形成するステップと、
該ストライク層の上にある最上層を形成するステップと、
選択的にエッチングすることにより、該基板の表面の上にある該最上層を除去し、ストライク層の表面を露出させるステップと、
該ストライク層の表面の上にある第1の金属構造を電気鋳造するステップと
を包含する、方法。
(項目2)
上記第1の金属構造をマスクとして使用するステップと、
上記第1の中間絶縁体の上にある上記ベース層、上記ストライク層、および上記最上層を除去するステップと
をさらに包含する、項目1に記載の方法。
(項目3)
第2の中間絶縁体をコンフォーマルに堆積するステップと、
該第2の中間絶縁体を貫通する開口部を形成し、第1の金属構造の表面を露出させるステップと、
該第2の中間絶縁体と該第1の金属構造の表面との上にあるベース層を形成するステップと、
該ベース層の上にあるストライク層を形成するステップと、
該ストライク層の上にある最上層を形成するステップと、
選択的にエッチングすることにより、該第1の金属構造の表面の上にある該最上層を除去し、ストライク層の表面を露出させるステップと、
該ストライク層の表面の上にある第2の金属構造を電気鋳造するステップと
をさらに包含する、項目2に記載の方法。
(項目4)
上記第1の金属構造を再結晶化するステップをさらに包含する、項目1に記載の方法。
(項目5)
上記ストライク層の表面の上にある第1の金属構造を電気鋳造するステップは、電気メッキと無電解堆積とを含むグループから選択されたプロセスを用いて金属を堆積することを含む、項目1に記載の方法。
(項目6)
上記ストライク層の表面の上にある第1の金属構造を電気鋳造するステップは、Cu、Au、Ir、Ru、Rh、Pd、Os、PtおよびAgを含むグループから選択された金属を堆積することを含む、項目1に記載の方法。
(項目7)
上記ストライク層の表面の上にある第1の金属構造を電気鋳造するステップは、ライン、ビア、ボンディングパッド、電極、コンタクトホールおよび中間配線を含むグループから選択された構造を形成することを含む、項目1に記載の方法。
(項目8)
上記ベース層を形成するステップ、上記ストライク層を形成するステップ、および上記最上層を形成するステップは、物理気相成長法(PVD)、蒸着、反応性スパッタリング、および有機金属気相成長法(MOCVD)を含むグループから選択されたプロセスを用いてベース層、ストライク層および最上層の材料を堆積することを含む、項目1に記載の方法。
(項目9)
上記第1の中間絶縁体と上記基板の表面との上にあるベース層を形成するステップは、W、Ta、Ti、Zr、Mo、Cr、高融点金属の窒化物および炭化物、混合窒化物−炭化物および混合窒化物−ケイ化物といった高融点金属を含むグループから選択された材料からベース層を形成することを含む、項目1に記載の方法。
(項目10)
上記ベース層の上にあるストライク層を形成するステップは、Pd、Pt、Ir、Rh、Ru、Os、Ag、Au、Cu、Ni、Crおよび前述した材料の合金を含むグループから選択された材料からストライク層を形成することを含む、項目1に記載の方法。
(項目11)
上記ストライク層の上にある最上層を形成するステップは、高融点金属、高融点金属の窒化物および混合窒化物−ケイ素化物を含むグループから選択された材料から最上層を形成することを含む、項目1に記載の方法。
(項目12)
選択的にエッチングすることにより、上記基板の表面の上にある上記最上層を除去し、ストライク層の表面を露出させるステップは、
フォトレジスト(PR)の層をコンフォーマルに堆積するステップと、
該PRをパターン化することにより該基板の表面の上にある該最上層を露出させるステップと、
該露出された最上層をエッチングするステップと
を含む、項目1に記載の方法。
(項目13)
上記露出された最上層をエッチングするステップは、過酸化水素、無機酸、アルコールおよび水溶性のヨウ素、臭素、塩素、アルカリ、水溶性アンモニアおよび前述したエッチャントの混合物を含むグループから選択されたエッチャントを用いることを含む、項目12に記載の方法。
(項目14)
上記フォトレジスト(PR)の層をコンフォーマルに堆積するステップは、ベーキングと紫外線硬化とを含むグループから選択されたプロセスを用いて該PRを安定させることを含む、項目12に記載の方法。
(項目15)
上記第1の中間絶縁体を貫通する上記開口部を形成し、上記基板の表面を露出させるステップは、シリコン、ガラス、セラミックおよびプラスチックを含むグループから選択された基板表面の材料を露出させることを含む、項目1に記載の方法。
(項目16)
集積回路基板上に金属を追加的に堆積する方法であって、
中間絶縁体を貫通する開口部を形成し、基板の表面を露出させるステップと、
該開口部内に金属構造を追加的に形成するステップと
を包含する、方法。
(項目17)
上記開口部内に金属構造を追加的に形成するステップは、
上記中間絶縁体と基板の表面との上にあるベース層を形成するステップと、
該ベース層の上にあるストライク層を形成するステップと、
該ストライク層の上にある最上層を形成するステップと、
選択的にエッチングすることにより、該基板の表面の上にある該最上層を除去し、ストライク層の表面を露出させるステップと、
該ストライク層の表面の上にある金属構造を電気鋳造するステップと
を包含する、項目16に記載の方法。
(項目18)
上記開口部内に金属構造を追加的に形成するステップは、電気メッキと無電解堆積とを含むグループから選択されたプロセスを用いて金属を堆積することを含む、項目16に記載の方法。
(項目19)
電気鋳造された金属構造であって、
表面を有する基板と、
該基板の表面を露出させる開口部を有する該基板の上にある中間絶縁体と、
該基板の表面の上にあるベース層と、
該ベース層の上にあるストライク層と、
該ストライク層の表面の上にある電気鋳造された金属構造と
を備える、構造。
(項目20)
上記金属構造は、Cu、Au、Ir、Ru、Rh、Pd、Os、PtおよびAgを含むグループから選択された金属である、項目19に記載の構造。
(項目21)
上記金属構造は、ライン、ビア、ボンディングパッド、電極、コンタクトホールおよび中間配線を含むグループから選択された構造である、項目19に記載の構造。
(項目22)
上記ベース層は、W、Ta、Ti、Zr、Mo、Cr、高融点金属の窒化物および炭化物、混合窒化物−炭化物および混合窒化物−ケイ化物といった高融点金属を含むグループから選択された材料である、項目19に記載の構造。
(項目23)
上記ストライク層は、Pd、Pt、Ir、Rh、Ru、Os、Ag、Au、Cu、Ni、Crおよび前述した材料の合金を含むグループから選択された材料である、項目19に記載の構造。
(項目24)
上記基板は、シリコン、ガラス、セラミックおよびプラスチックを含むグループから選択された材料である、項目19に記載の構造。
(項目25)
高融点金属、高融点金属の窒化物、混合窒化物−ケイ化物を含む材料で生成され、上記ストライク層の上にある、一時的な最上層をさらに備える、項目19に記載の構造。
(要約)
金属集積回路構造を電気鋳造する方法が提供される。この方法は、中間絶縁体を貫通するビアまたはラインといった開口部を形成し、基板の表面を露出させるステップと、中間絶縁体と基板の表面との上にあるベース層を形成するステップと、ベース層の上にあるストライク層を形成するステップと、ストライク層の上にある最上層を形成するステップと、選択的にエッチングすることにより基板の表面の上にある最上層を除去し、ストライク層の表面を露出させるステップと、ストライク層の表面の上にある金属構造を電気鋳造するステップとを包含する。電気鋳造された金属構造は、電気メッキまたは無電解メッキ堆積プロセスを用いて堆積される。典型的に、この金属はCu、Au、Ir、Ru、Rh、Pd、Os、PtまたはAgである。ベース層、ストライク層および最上層は、物理気相成長法(PVD)、蒸着、反応性スパッタリングまたは有機金属気相成長法(MOCVD)を用いて堆積され得る。
図1は、本発明の電気鋳造された金属構造の部分的な断面図である。構造100は、表面104を有する基板102を備える。基板102は、シリコン、ガラス、セラミックまたはプラスチックといった材料であり得る。中間絶縁体106は、基板102の上にあり、開口部108を備えて基板の表面104を露出させる。開口部108は、図2においてより明確に認識し得る。中間絶縁体106は、例えば、従来の酸化物または窒化物であり得る。ベース層110は、基板の表面104の上にある。ベース層110はW、Ta、Ti、Zr、Mo、Cr、高融点金属の窒化物および炭化物、混合窒化物−炭化物または混合窒化物−ケイ化物といった高融点金属であり得る。
ストライク層112は、ベース層110の上にある。ストライク層112は、Pd、Pt、Ir、Rh、Ru、Os、Ag、Au、Cu、Ni、Crまたはこれらの材料の合金といった材料であり得る。電気鋳造された金属構造114は、ストライク層の表面112の上にある。金属構造114は、Cu、Au、Ir、Ru、Rh、Pd、Os、PtまたはAgといった金属である。金属構造114は、ライン、ビア、ボンディングパッド、電極、コンタクトホールまたは中間配線であり得る。以下により詳細に説明されるように、一時的な最上層(この図面には図示せず)は、高融点金属、高融点金属の窒化物または混合窒化物−ケイ素化物といった材料で生成されており、製造プロセスにおけるステップにあるようにストライク層112の上にある。
(機能の説明)
図2から図7は、本発明の電気鋳造された金属構造の製造におけるステップを説明する。プロセスは、メタライゼーション形成のために準備された開口部コンタクトホールまたは同等の構造ではじまる。代表的な断面が図2に示される。コンタクトホールは、ある適切な絶縁材(ILD)から作られており、ジェネリック基板(generic substrate)は、シリコン、ガラス、セラミック、プラスチックまたは他の材料もしくは材料を組み合わせたものであり得る。さらに、電子の、エレクトロメカニカルの、または他タイプの装置および/または構造が既にこの基板に形成され得る。この場合、メタライゼーションの目的は、そのような装置または構造の間の電気的接続を提供することである。例えば、ILDを貫通する開口部が電極を露出し得、本発明の金属構造が堆積されて電極に接触にする。
このステップは、図3に示されるように、PVD、蒸着、MOCVDまたは他の適切な堆積技術による3つの金属層のシーケンシャルな堆積が後に続く。これら堆積は、同一の機器において、または異なる機器を適切に用いることによって行われ得る。ベース層は、相互拡散に対する防壁ならびにメタライゼーションと基板との間の強力な接着を提供する。典型的に、ベース層はW、Ta、Tiまたはそれらの合金、および相当する窒化物または混合窒化物−ケイ化物といった高融点金属である。ストライク層は、後に続く電着のための表面を提供する。典型的に、ストライク層は、Pd、Pt、Ir、Rh、Ru、Os、Ag、Au、Cu、Ni、Crまたはそれらの合金といった貴金属または準貴金属である。最上層は、フォトレジスト接着のための表面を提供し、これは、電気メッキに良い表面を提供する金属は典型的に、レジスト接着に良い表面を提供しないからである。この層への金属候補は、ベース層のためのものと同一であるが、ベース層と最上層とが同一成分を有する必要はない。
次に、完成した金属構造のフォトレジスト(PR)のイメージは、従来のフォトリソグラフィを用いて基板上にパターン化される。これは図4に示される。
フォトレジストをマスクとして用いて、最上層は、開口領域において化学的にエッチングされて除去され、ストライク層を露出させる(図5参照)。この目的で用いられる典型的なエッチャントは過酸化水素であるが、エッチャントの選択は最上層の正確な成分による。別の材料に対しては、種々の無機酸または他の化学溶液が、実質的にフォトレジストを攻撃または除去しないならば、用いられ得る。さらに、フォトレジストは高温でのベーキングまたは紫外線硬化といった周知の技術を用いてより耐化学性になり得る。
図6は、電気鋳造された金属の堆積を示す。銅または他の適切な導電性金属(例えば、AuまたはAgといったもの)が電気メッキされる。堆積は、開口内にのみ生じ、フォトレジストの上には生じない。これは、レジストが絶縁性であり、電流がレジスト層の中を流れることができないからである。金属堆積のこの方法が、「電鋳法」である。あるいは、無電解堆積も用いられ得る。基板構成は、無電解堆積が伝導性のある表面を必要とするので同一である。故に、金属はパターンの開口領域内にのみ堆積され、フォトレジストの上には堆積されない。
ここで用いられるように、「電気メッキ」は電流を意図的に供給することによって化学溶液から金属を堆積するプロセスである。電流は基板に供給され、金属が電流を伝導する基板領域内に堆積される。ここで用いられるように、無電解堆積は、基板上に先に存在する金属表面によって触媒作用を及ぼされる酸化還元化学反応を用いて、化学溶液から金属を堆積するプロセスである。つまり、金属は、化学反応に応じて、基板の金属の表面上に堆積される。
ここで用いられるような「電鋳法」は、フォトレジストまたは他の材料の予め成形された型上に直接複雑な形を形成する、電気メッキのプロセスまたは無電解堆積のプロセスのどちらか一方である。電鋳法は、基板の表面全体に金属を等方的に堆積するコンフォーマルな堆積プロセスではない。
図7は、フォトレジストの除去の後に続く電気鋳造された金属構造を示す。フォトレジストは電気鋳造された金属を損傷しないように注意しながら除去される。これは、フォトレジストの硬化またはフォトレジストの他の化学的改変が、実質的に、レジスト除去に干渉したり妨害したりすべきではないことを意味する。つまり、高温でのプラズマアッシングといった除去技術は、メタライゼーションを損傷するので用いられるべきではない。
図1に戻って、完成した電気鋳造された金属構造が図示される。この構造は、電気鋳造された金属構造をマスクとして用いて、フィールド領域におけるベース層、ストライク層および最上層の除去によって完成する。ウェット化学的エッチングまたはドライエッチングがこの目的で用いられ得る。ここでも、適用される除去の化学反応は、電気鋳造されたメタライゼーションを損傷してはならない。
さらなる熱処理がこの時点で行われ得、金属を安定させるか、もしくは再結晶させる。しかしながら、このステップは本発明に欠かせないものではない。この熱処理はまた、主な目的として、配線構造と直接は関係のない装置の性質または他の特徴を改善することを有し得る。
完成すると、図1に示される構造のような配線の単層が、開始基板(すなわち、ジェネリック基板)として用いられ得る。それから、誘電体材料がCVD、スピン塗布または他の適用可能なプロセスによって供給され得る。コンタクトホールまたはビアは、従来のフォトリソグラフィによってパターン化され得、化学的エッチングによって誘電層を通過し、所望の位置で電気鋳造された配線を露出させる。全体の電気鋳造プロセスは、図1から図7において説明されているように繰り返され得、よって二層配線を製造する。
電気鋳造プロセスは、任意の回数繰り返されて多層配線を製造し得る。従来のエッチングされたアルミニウムIC配線スキームにおけるように、中間誘電体を化学機械的研磨することが、必要ならば用いられ得、トポグラフィを減らし、フォトリソグラフィの解像度を高め得る。しかしながら、このステップは本発明に欠かせないものではない。
図8は、金属集積回路構造を電気鋳造する本発明の方法を説明するフローチャートである。この方法は、明確にするために、一連の番号付けされたステップとして示されているが、明記されていない限り、順番が番号付けから推測されるべきではない。これらステップの一部は、省略されたり、並行に行われたり、または順番付けの厳格な順序を維持することを必要とせずに行われたりし得ることを理解されたい。この方法はステップ800で始まる。ステップ802は、第1の中間絶縁体を貫通する開口部を形成し、基板の表面を露出させる。ステップ802で露出された基板の表面は、シリコン、ガラス、セラミックまたはプラスチックであり得る。ステップ804は、第1の中間絶縁体と基板の表面との上にあるベース層を形成する。ステップ806は、ベース層の上にあるストライク層を形成する。ステップ808はストライク層の上にある最上層を形成する。ステップ810は、選択的にエッチングして基板の表面の上にある最上層を除去し、ストライク層の表面を露出させる。ステップ812は、ストライク層の表面の上にある第1の金属構造を電気鋳造する。
ステップ812でストライク層の表面の上にある第1の金属構造を電気鋳造するステップは、電気メッキプロセスまたは無電解堆積プロセスのどちらか一方を用いて金属を堆積するステップを包含する。ステップ812は、Cu、Au、Ir、Ru、Rh、Pd、Os、PtまたはAgといった金属を堆積する。ステップ812で形成された構造は、ライン(伝導性のあるトレース)、ビア、ボンディングパッド、電極、コンタクトホールまたは中間配線であり得る。
ステップ814は、第1の中間絶縁体の上にあり、(フィールド領域において)第1の金属構造に隣接するベース層、ストライク層および最上層を除去する。ステップ814は、ステップ812で堆積された金属構造をマスクとして用い得る。ステップ816は、第2の中間絶縁体をコンフォーマルに堆積する。ステップ818は、第2の中間絶縁体を貫通する開口部を形成し、第1の金属構造の表面を露出させる。ステップ802からステップ812と、ステップ818からステップ828とは類似するため、ステップ816〜ステップ828は図示されていない。ステップ820(ステップ804を参照)は、第2の中間絶縁体と第1の金属構造の表面との上にあるベース層を形成する。ステップ822(806)は、ベース層の上にあるストライク層を形成する。ステップ824(808)は、ストライク層の上にある最上層を形成する。ステップ826(810)は、選択的にエッチングして第1の金属構造の表面の上にある最上層を除去し、ストライク層の表面を露出させる。ステップ828(812)は、ストライク層の表面の上にある第2の金属構造を電気鋳造する。
この方法のある局面において、さらなるステップ(ステップ815)は前述したように加熱処置を用いて第1の金属構造を再結晶させる。同様に、第2の金属構造はステップ828の後に再結晶され得る。
別の局面では、ベース層を形成するステップ(ステップ804)、ストライク層を形成するステップ(ステップ806)および最上層を形成するステップ(ステップ808)は、PVD、蒸着、反応性スパッタリングまたはMOCVDといったプロセスを用いてベース層、ストライク層および最上層の材料を堆積するステップを包含する。ただし、この3つのステップは同一のプロセスを必ず用いることを必要としていないことを留意すべきである。事実、異なるタイプの堆積が、各ステップの堆積に用いられ得る。
ステップ804で第1の中間絶縁体と基板の表面との上にあるベース層を形成するステップは、W、Ta、Ti、Zr、Mo、Cr、高融点金属の窒化物および炭化物、混合(高融点金属の)窒化物‐炭化物または混合窒化物−ケイ化物といった高融点金属からベース層を形成することを含む。
ステップ806でベース層の上にあるストライク層を形成するステップは、Pd、Pt、Ir、Rh、Ru、Os、Ag、Au、Cu、Ni、Crまたはこれらの材料の合金といった材料からストライク層を形成することを含む。ステップ808でストライク層の上にある最上層を形成するステップは、高融点金属、高融点金属の窒化物または混合窒化物−ケイ素化物といった材料から最上層を形成することを含む。前記したように、ベース層と最上層とは、同一の材料から生成され得るが、必須ではない。
ある局面では、ステップ810で選択的にエッチングして基板の表面の上にある最上層を除去するステップは、サブステップを含む。ステップ810aは、フォトレジスト(PR)の層をコンフォーマルに堆積する。ステップ810bは、PRをパターン化して基板の表面の上にある最上層を露出させる。ステップ810cは、露出された最上層をエッチングする。
露出された最上層は、過酸化水素、無機酸、アルコールおよび水溶性のヨウ素、臭素、塩素、アルカリ、水溶性アンモニアまたはこれらのエッチャントの混合物といったエッチャントを用いてエッチングされる(ステップ810c)。ステップ810aでPRのコンフォーマルな堆積は、ベーキングまたは紫外線硬化といったPR安定化プロセスをさらに含み得る。
図9は、集積回路基板上に金属を追加的に堆積する本発明の方法を説明するフローチャートである。この方法はステップ900で始まる。ステップ902は、中間絶縁体を貫通する開口部を形成し、基板の表面を露出させる。ステップ904は、開口部内に金属構造を追加的に形成する。ある局面では、開口部内に金属構造を追加的に形成するステップは、サブステップを含む。ステップ904aは、中間絶縁体と基板の表面との上にあるベース層を形成する。ステップ904bは、ベース層の上にあるストライク層を形成する。ステップ904cは、ストライク層の上にある最上層を形成する。ステップ904dは、選択的にエッチングして基板の表面の上にある最上層を除去し、ストライク層の表面を露出させる。ステップ904eは、ストライク層の表面の上にある金属構造を電気鋳造する。例えば、ストライク層の表面の上にある金属構造を電気鋳造するステップは、電気メッキプロセスまたは無電解堆積プロセスのどちらか一方を用いて金属を堆積することを含み得る。
電気鋳造されたIC金属構造と関連する堆積プロセスとが提供された。本発明を明確にするために、材料の例と特定のプロセスステップとが与えられた。しかしながら、本発明は単なるこれら例に限定されない。本発明の他のバリエーションと実施形態とが当業者にとって生じる。
本発明の電気鋳造された金属構造の部分的な断面図である。 本発明の電気鋳造された金属構造の製造におけるステップを示す。 同じく金属構造の製造におけるステップを示す。 同じく金属構造の製造におけるステップを示す。 同じく金属構造の製造におけるステップを示す。 同じく金属構造の製造におけるステップを示す。 同じく金属構造の製造におけるステップを示す。 金属集積回路構造を電気鋳造する本発明の方法を説明するフローチャートである。 集積回路基板上に金属を追加的に堆積する本発明の方法を説明するフローチャートである。
符号の説明
102 ジェネリック基板
104 基板の表面
106 中間絶縁体
108 開口部
110 ベース層
112 ストライク層
114 金属構造

Claims (25)

  1. 金属集積回路構造を電気鋳造する方法であって、
    第1の中間絶縁体を貫通する開口部を形成し、基板の表面を露出させるステップと、
    該第1の中間絶縁体と該基板の表面との上にあるベース層を形成するステップと、
    該ベース層の上にあるストライク層を形成するステップと、
    該ストライク層の上にある最上層を形成するステップと、
    選択的にエッチングすることにより、該基板の表面の上にある該最上層を除去し、ストライク層の表面を露出させるステップと、
    該ストライク層の表面の上にある第1の金属構造を電気鋳造するステップと
    を包含する、方法。
  2. 前記第1の金属構造をマスクとして使用するステップと、
    前記第1の中間絶縁体の上にある前記ベース層、前記ストライク層、および前記最上層を除去するステップと
    をさらに包含する、請求項1に記載の方法。
  3. 第2の中間絶縁体をコンフォーマルに堆積するステップと、
    該第2の中間絶縁体を貫通する開口部を形成し、第1の金属構造の表面を露出させるステップと、
    該第2の中間絶縁体と該第1の金属構造の表面との上にあるベース層を形成するステップと、
    該ベース層の上にあるストライク層を形成するステップと、
    該ストライク層の上にある最上層を形成するステップと、
    選択的にエッチングすることにより、該第1の金属構造の表面の上にある該最上層を除去し、ストライク層の表面を露出させるステップと、
    該ストライク層の表面の上にある第2の金属構造を電気鋳造するステップと
    をさらに包含する、請求項2に記載の方法。
  4. 前記第1の金属構造を再結晶化するステップをさらに包含する、請求項1に記載の方法。
  5. 前記ストライク層の表面の上にある第1の金属構造を電気鋳造するステップは、電気メッキと無電解堆積とを含むグループから選択されたプロセスを用いて金属を堆積することを含む、請求項1に記載の方法。
  6. 前記ストライク層の表面の上にある第1の金属構造を電気鋳造するステップは、Cu、Au、Ir、Ru、Rh、Pd、Os、PtおよびAgを含むグループから選択された金属を堆積することを含む、請求項1に記載の方法。
  7. 前記ストライク層の表面の上にある第1の金属構造を電気鋳造するステップは、ライン、ビア、ボンディングパッド、電極、コンタクトホールおよび中間配線を含むグループから選択された構造を形成することを含む、請求項1に記載の方法。
  8. 前記ベース層を形成するステップ、前記ストライク層を形成するステップ、および前記最上層を形成するステップは、物理気相成長法(PVD)、蒸着、反応性スパッタリング、および有機金属気相成長法(MOCVD)を含むグループから選択されたプロセスを用いてベース層、ストライク層および最上層の材料を堆積することを含む、請求項1に記載の方法。
  9. 前記第1の中間絶縁体と前記基板の表面との上にあるベース層を形成するステップは、W、Ta、Ti、Zr、Mo、Cr、高融点金属の窒化物および炭化物、混合窒化物−炭化物および混合窒化物−ケイ化物といった高融点金属を含むグループから選択された材料からベース層を形成することを含む、請求項1に記載の方法。
  10. 前記ベース層の上にあるストライク層を形成するステップは、Pd、Pt、Ir、Rh、Ru、Os、Ag、Au、Cu、Ni、Crおよび前述した材料の合金を含むグループから選択された材料からストライク層を形成することを含む、請求項1に記載の方法。
  11. 前記ストライク層の上にある最上層を形成するステップは、高融点金属、高融点金属の窒化物および混合窒化物−ケイ素化物を含むグループから選択された材料から最上層を形成することを含む、請求項1に記載の方法。
  12. 選択的にエッチングすることにより、前記基板の表面の上にある前記最上層を除去し、ストライク層の表面を露出させるステップは、
    フォトレジスト(PR)の層をコンフォーマルに堆積するステップと、
    該PRをパターン化することにより該基板の表面の上にある該最上層を露出させるステップと、
    該露出された最上層をエッチングするステップと
    を含む、請求項1に記載の方法。
  13. 前記露出された最上層をエッチングするステップは、過酸化水素、無機酸、アルコールおよび水溶性のヨウ素、臭素、塩素、アルカリ、水溶性アンモニアおよび前述したエッチャントの混合物を含むグループから選択されたエッチャントを用いることを含む、請求項12に記載の方法。
  14. 前記フォトレジスト(PR)の層をコンフォーマルに堆積するステップは、ベーキングと紫外線硬化とを含むグループから選択されたプロセスを用いて該PRを安定させることを含む、請求項12に記載の方法。
  15. 前記第1の中間絶縁体を貫通する前記開口部を形成し、前記基板の表面を露出させるステップは、シリコン、ガラス、セラミックおよびプラスチックを含むグループから選択された基板表面の材料を露出させることを含む、請求項1に記載の方法。
  16. 集積回路基板上に金属を追加的に堆積する方法であって、
    中間絶縁体を貫通する開口部を形成し、基板の表面を露出させるステップと、
    該開口部内に金属構造を追加的に形成するステップと
    を包含する、方法。
  17. 前記開口部内に金属構造を追加的に形成するステップは、
    前記中間絶縁体と基板の表面との上にあるベース層を形成するステップと、
    該ベース層の上にあるストライク層を形成するステップと、
    該ストライク層の上にある最上層を形成するステップと、
    選択的にエッチングすることにより、該基板の表面の上にある該最上層を除去し、ストライク層の表面を露出させるステップと、
    該ストライク層の表面の上にある金属構造を電気鋳造するステップと
    を包含する、請求項16に記載の方法。
  18. 前記開口部内に金属構造を追加的に形成するステップは、電気メッキと無電解堆積とを含むグループから選択されたプロセスを用いて金属を堆積することを含む、請求項16に記載の方法。
  19. 電気鋳造された金属構造であって、
    表面を有する基板と、
    該基板の表面を露出させる開口部を有する該基板の上にある中間絶縁体と、
    該基板の表面の上にあるベース層と、
    該ベース層の上にあるストライク層と、
    該ストライク層の表面の上にある電気鋳造された金属構造と
    を備える、構造。
  20. 前記金属構造は、Cu、Au、Ir、Ru、Rh、Pd、Os、PtおよびAgを含むグループから選択された金属である、請求項19に記載の構造。
  21. 前記金属構造は、ライン、ビア、ボンディングパッド、電極、コンタクトホールおよび中間配線を含むグループから選択された構造である、請求項19に記載の構造。
  22. 前記ベース層は、W、Ta、Ti、Zr、Mo、Cr、高融点金属の窒化物および炭化物、混合窒化物−炭化物および混合窒化物−ケイ化物といった高融点金属を含むグループから選択された材料である、請求項19に記載の構造。
  23. 前記ストライク層は、Pd、Pt、Ir、Rh、Ru、Os、Ag、Au、Cu、Ni、Crおよび前述した材料の合金を含むグループから選択された材料である、請求項19に記載の構造。
  24. 前記基板は、シリコン、ガラス、セラミックおよびプラスチックを含むグループから選択された材料である、請求項19に記載の構造。
  25. 高融点金属、高融点金属の窒化物、混合窒化物−ケイ化物を含む材料で生成され、前記ストライク層の上にある、一時的な最上層をさらに備える、請求項19に記載の構造。
JP2005173051A 2004-06-17 2005-06-13 メッキ法による金属パターン形成方法 Pending JP2006005351A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/871,938 US7306962B2 (en) 2004-06-17 2004-06-17 Electroformed metallization

Publications (1)

Publication Number Publication Date
JP2006005351A true JP2006005351A (ja) 2006-01-05

Family

ID=34937498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005173051A Pending JP2006005351A (ja) 2004-06-17 2005-06-13 メッキ法による金属パターン形成方法

Country Status (6)

Country Link
US (2) US7306962B2 (ja)
EP (1) EP1607496A1 (ja)
JP (1) JP2006005351A (ja)
KR (1) KR100704521B1 (ja)
CN (1) CN100551205C (ja)
TW (1) TWI303673B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941240B2 (en) 2007-04-20 2015-01-27 International Business Machines Corporation Fabricating a contact rhodium structure by electroplating and electroplating composition

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898610B2 (en) * 2006-06-30 2011-03-01 Lg. Display Co., Ltd. Liquid crystal display device and method of fabricating the same
CN110073039B (zh) 2016-12-16 2021-05-28 托普索公司 在用于固体氧化物电池堆的互联上沉积涂层
CN111029259B (zh) * 2019-11-11 2021-07-23 中国科学院苏州纳米技术与纳米仿生研究所 一种电路基板的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01211948A (ja) * 1988-02-18 1989-08-25 Fujitsu Ltd 半導体装置の製造方法
JPH04314323A (ja) * 1991-04-12 1992-11-05 Anelva Corp レジスト処理方法
JPH06236880A (ja) * 1992-12-14 1994-08-23 Oki Electric Ind Co Ltd 金属配線の形成方法
JP2003197741A (ja) * 2001-12-26 2003-07-11 Fujitsu Ltd 多層回路基板の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4125441A (en) * 1978-01-30 1978-11-14 General Dynamics Corporation Isolated bump circuitry on tape utilizing electroforming
US7126195B1 (en) * 1996-06-03 2006-10-24 Micron Technology, Inc. Method for forming a metallization layer
US5897375A (en) * 1997-10-20 1999-04-27 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture
US5968333A (en) * 1998-04-07 1999-10-19 Advanced Micro Devices, Inc. Method of electroplating a copper or copper alloy interconnect
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US6776893B1 (en) * 2000-11-20 2004-08-17 Enthone Inc. Electroplating chemistry for the CU filling of submicron features of VLSI/ULSI interconnect
TW517334B (en) * 2000-12-08 2003-01-11 Nec Corp Method of forming barrier layers for solder bumps
TW479304B (en) * 2001-02-06 2002-03-11 Acer Display Tech Inc Semiconductor apparatus and its manufacturing method, and liquid crystal display using semiconductor apparatus
US20030060041A1 (en) * 2001-09-21 2003-03-27 Intel Corporation Dual-stack, ball-limiting metallurgy and method of making same
US6624060B2 (en) * 2002-01-12 2003-09-23 Taiwan Semiconductor Manufacturing Co., Ltd Method and apparatus for pretreating a substrate prior to electroplating
US6740577B2 (en) * 2002-05-21 2004-05-25 St Assembly Test Services Pte Ltd Method of forming a small pitch torch bump for mounting high-performance flip-flop devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01211948A (ja) * 1988-02-18 1989-08-25 Fujitsu Ltd 半導体装置の製造方法
JPH04314323A (ja) * 1991-04-12 1992-11-05 Anelva Corp レジスト処理方法
JPH06236880A (ja) * 1992-12-14 1994-08-23 Oki Electric Ind Co Ltd 金属配線の形成方法
JP2003197741A (ja) * 2001-12-26 2003-07-11 Fujitsu Ltd 多層回路基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941240B2 (en) 2007-04-20 2015-01-27 International Business Machines Corporation Fabricating a contact rhodium structure by electroplating and electroplating composition

Also Published As

Publication number Publication date
CN1764349A (zh) 2006-04-26
TW200604385A (en) 2006-02-01
CN100551205C (zh) 2009-10-14
KR20060048394A (ko) 2006-05-18
US7306962B2 (en) 2007-12-11
KR100704521B1 (ko) 2007-04-09
TWI303673B (en) 2008-12-01
US7714354B2 (en) 2010-05-11
US20080054469A1 (en) 2008-03-06
US20050282399A1 (en) 2005-12-22
EP1607496A1 (en) 2005-12-21

Similar Documents

Publication Publication Date Title
WO2005027605A1 (ja) 両面配線ガラス基板の製造方法
JP2009060072A (ja) 薄膜金属導電線、およびその製造方法
TWI333128B (en) A method of fabricating an electronic device using a conductive photolithographic film, and an electronic device having a patterned conductive photolithographic film
CN100452351C (zh) 制造半导体器件的方法
KR100704521B1 (ko) 전기주조 금속화
TW201025529A (en) Substrate structure and manufacturing method thereof
JP2006100631A (ja) 配線基板及びその製造方法
JPH03244126A (ja) 半導体装置の製造方法
US7358184B2 (en) Method of forming a conductive via plug
TWI295911B (en) Manufacturing method of circuit board
TW201124016A (en) Method for fabricating wiring structure of wiring board
JP5101074B2 (ja) 電子相互接続の製作方法
KR20050115143A (ko) 반도체 소자의 인덕터 제조방법
KR100559032B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
JPH0823166A (ja) 多層配線基板の製造方法
KR100579856B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2000315727A (ja) 半導体装置の製造方法
KR20040009789A (ko) 반도체 소자 및 그 제조 방법
KR20050014396A (ko) 반도체의 하이브리드 레이어 배선 형성방법
KR20000043909A (ko) 반도체 소자의 금속배선 형성 방법
KR20050063327A (ko) 반도체 장치의 금속배선 형성방법
CN113811091A (zh) 精细陶瓷线路板的通孔金属化方法
KR19990002519A (ko) 금속 배선의 형성 방법
KR20100040168A (ko) 금속 배선 형성 방법
KR20050000968A (ko) 금속배선 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026