KR20100040168A - 금속 배선 형성 방법 - Google Patents
금속 배선 형성 방법 Download PDFInfo
- Publication number
- KR20100040168A KR20100040168A KR1020080099264A KR20080099264A KR20100040168A KR 20100040168 A KR20100040168 A KR 20100040168A KR 1020080099264 A KR1020080099264 A KR 1020080099264A KR 20080099264 A KR20080099264 A KR 20080099264A KR 20100040168 A KR20100040168 A KR 20100040168A
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- electroless plating
- metal wiring
- forming
- photoresist pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 98
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 25
- 239000002184 metal Substances 0.000 title claims abstract description 25
- 239000010949 copper Substances 0.000 claims abstract description 59
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052802 copper Inorganic materials 0.000 claims abstract description 56
- 230000008569 process Effects 0.000 claims abstract description 38
- 238000000151 deposition Methods 0.000 claims abstract description 19
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 238000007772 electroless plating Methods 0.000 claims description 24
- 239000000203 mixture Substances 0.000 claims description 10
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 6
- 238000001994 activation Methods 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 5
- 238000003786 synthesis reaction Methods 0.000 claims description 5
- OXIKLRTYAYRAOE-CMDGGOBGSA-N (e)-3-(1-benzyl-3-pyridin-3-ylpyrazol-4-yl)prop-2-enoic acid Chemical compound N1=C(C=2C=NC=CC=2)C(/C=C/C(=O)O)=CN1CC1=CC=CC=C1 OXIKLRTYAYRAOE-CMDGGOBGSA-N 0.000 claims description 3
- WSFSSNUMVMOOMR-UHFFFAOYSA-N Formaldehyde Chemical compound O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 claims description 3
- 101150003085 Pdcl gene Proteins 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims description 2
- JZCCFEFSEZPSOG-UHFFFAOYSA-L copper(II) sulfate pentahydrate Chemical compound O.O.O.O.O.[Cu+2].[O-]S([O-])(=O)=O JZCCFEFSEZPSOG-UHFFFAOYSA-L 0.000 claims description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Natural products C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims description 2
- 238000002156 mixing Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 25
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 238000005240 physical vapour deposition Methods 0.000 description 12
- 239000000126 substance Substances 0.000 description 12
- 238000007517 polishing process Methods 0.000 description 8
- 239000000243 solution Substances 0.000 description 7
- 239000006227 byproduct Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000012266 salt solution Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 배선 형성 공정을 단순화하고 용이하게 하여 반도체 장치의 제조 수율을 향상할 수 있는 금속 배선 형성 방법을 제공한다. 본 발명의 일 실시예에 따른 금속 배선 형성 방법은 구조물 상에 산화막을 형성하는 단계, 산화막을 패터닝하는 단계, 패터닝된 산화막 사이로 노출된 구조물 상에 구리를 무전해 도금공정을 통해 증착하는 단계 및 패터닝된 산화막에 대해 리프트오프 공정을 수행하는 단계를 포함한다.
반도체, 무전해 도금법, 리프트오프법
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 특히 고집적 반도체 장치 내 금속 배선을 형성하는 방법에 관한 기술이다.
반도체 장치는 실리콘 웨이퍼 내 일정영역에 불순물을 주입하거나 새로운 물질을 증착하는 등의 과정을 통해 정해진 목적에 따라 동작할 수 있도록 한 것으로, 대표적인 예로 반도체 기억 장치를 들 수 있다. 반도체 기억 장치 내부에는 정해진 목적을 수행하기 위해 트랜지스터, 캐패시터, 저항 등의 많은 소자들을 포함하고 있으며, 각각의 소자들은 도전층을 통해 연결되어 데이터 혹은 신호를 주고 받는다.
반도체 장치의 제조 기술이 발전하면서 반도체 장치의 집적도를 향상시켜 하나의 웨이퍼에 보다 많은 칩을 형성하는 노력은 계속되어 왔다. 이에 따라, 집적도를 높이기 위해서 디자인 규칙상의 최소 선폭은 점점 작아지고 있다. 또한, 반도체 장치는 더욱 빠른 속도로 동작할 것을 요구받으면서 동시에 전력 소모를 줄일 것을 요구받는다.
집적도를 향상시키기 위해서는, 반도체 장치 내 여러 구성 요소들의 크기를 줄이는 것뿐만 아니라 연결하는 배선의 길이와 폭도 줄여야 한다. 아울러, 좁은 폭을 가지는 배선을 통해서도 반도체 장치 내에서 전기 신호가 잘 전달될 수 있도록 저항도 작아야 한다. 이로 인해, 최근 반도체 장치 내 배선으로 알루미늄(AL)이 아닌 전도성이 좋은 구리(Cu)를 적용하는 제조 방법에 대한 연구가 진행되었다. 이후, 화학적 기계적 연마공정(Chemical Mechanical Polishing, CMP)을 이용한 국부적(Damascene) 매립 방법을 통해 반도체 장치 내 배선을 구리로 제조하고 있다.
도 1은 종래의 금속 배선 형성 방법을 설명하는 개념도이다.
도시된 바와 같이, 반도체 기판 혹은 구조물 상부에 절연막(110)을 형성한다. 이후, 절연막(110) 상에 감광막을 도포한 후 배선이 형성될 영역을 정의한 마스크(120)를 사용한 노광 공정을 통해 감광막 패턴(130)을 형성한다.
감광막 패턴(130)을 식각 마스크로 하여 절연막(110)을 패터닝한 후 절연막 패턴(110a) 사이에 식각된 공간에 화학기상증착법(Chemical Vapor Deposition, CVD) 혹은 물리증착법(physical vapor deposition, PVD) 중 하나인 스퍼터링(sputtering) 등의 방법을 이용하여 구리층(140)을 증착한다. 이후, 절연막 패턴(110a)이 노출될 때까지 화학적 기계적 연마공정(CMP)을 수행하여 절연막 패턴(110a) 사이에 식각된 공간이 아닌 절연막 패턴(110a) 상에 증착된 구리를 모두 제거하고 평탄화시킨다. 평탄화된 후 절연막 패턴(110a) 사이에 형성된 구리 배선(140a) 상에 격리 절연막(150)을 형성하여 구리 배선(140a)을 격리시켜 절연한다.
전술한 종래의 방법과 같이, 구리 배선(140a)은 화학기상증착법(CVD) 혹은 물리증착법(PVD)을 통해 증착한 뒤 화학적 기계적 연마공정(CMP)으로 평탄화하는 방법을 통해 형성될 수 있다. 하지만, 반도체 장치 내 구리 배선(140a)의 형성을 위해 화학기상증착법(CVD) 혹은 물리증착법(PVD)을 통해 증착한 구리층을 화학적 기계적 연마공정(CMP)으로 식각할 때 여러 문제점을 가질 수 있다. 대표적인 예로, 화학적 기계적 연마공정(CMP)으로 인해 식각되는 구리의 부산물이 반도체 장치의 여기저기에 퍼지게 되고 이러한 도전물질인 금속의 부산물이 남아있는 경우 반도체 장치 내 결함을 유발하기 쉽다.
아울러, 금속인 구리의 부산물이 흩어지는 것을 막기 위해 화학적 기계적 연마공정(CMP)을 사용하지 않을 경우 화학기상증착법(CVD) 혹은 물리증착법(PVD)을 통해 증착한 구리층을 식각하기 매우 어려워져 반도체 장치의 생산 수율을 낮추는 단점이 발생한다.
전술한 종래의 문제점을 해결하기 위하여, 본 발명은 반도체 장치 내 형성되는 배선을 전도성이 좋은 구리로 형성하기 위해 구리를 무전해 도금방법을 사용하여 증착한 뒤 리프트오프법을 통해 패터닝함으로써 배선 형성 공정을 단순화하고 용이하게 하여 반도체 장치의 제조 수율을 향상할 수 있는 금속 배선 형성 방법을 제공한다.
본 발명은 구조물 상에 산화막을 형성하는 단계; 상기 산화막을 패터닝하는 단계; 패터닝된 상기 산화막 사이로 노출된 상기 구조물 상에 구리를 무전해 도금공정을 통해 증착하는 단계; 및 패터닝된 상기 산화막에 대해 리프트오프 공정을 수행하는 단계를 포함하는 금속 배선 형성 방법을 제공한다.
바람직하게는, 상기 리프트오프 공정은 건식 식각 및 플라즈마 식각 중 하나의 방법을 포함하는 것을 특징으로 하는 금속 배선 형성 방법을 제공한다.
바람직하게는, 상기 무전해 도금공정은 전처리 활성화 공정과 합성 공정으로 구성되는 것을 특징으로 한다.
바람직하게는, 상기 전처리 활성화 공정에서는 0.02g의 PdCl2, 0.1ml의 HCL, 50ml의 Glacial acetid acid, 25ml의 DI water 및 4ml의 HF와 동등한 구성비를 가지는 용액을 사용하는 것을 특징으로 한다.
바람직하게는, 상기 합성 공정은 10g/l의 CuSO4.5H2O, 60ml/l의 HCHO(37%) 및 300ml/l의 CH3OH와 동등한 구성비를 가지는 제 1 용액과 40g/l의 NaOH 및 28g/l의 KNa2H4O8.4H2O와 동등한 구성비를 가지는 제 2 용액을 도금 직전에 섞어서 사용하며, 60℃에서 20분간 무전해 도금을 실시하는 것을 특징으로 한다.
바람직하게는, 상기 구리의 증착 두께는 5000 ~ 8000Å인 것을 특징으로 한다.
또한, 본 발명은 구조물 상에 감광막 패턴을 형성하는 단계; 상기 감광막 패턴의 상부와 상기 감광막 패턴의 사이에 구리를 무전해 도금공정을 통해 증착하는 단계; 및 상기 감광막을 현상 공정을 통해 제거하는 단계를 포함하는 금속 배선 형성 방법을 제공한다.
바람직하게는, 상기 현상 공정은 2.38% TMAH의 현상액을 이용하여 수행하는 것을 특징으로 한다.
바람직하게는, 상기 감광막의 두께는 상기 구리의 증착 두께보다 더 두꺼운 것을 특징으로 한다.
바람직하게는, 상기 구리의 증착 두께는 5000 ~ 8000Å인 것을 특징으로 한다.
본 발명은 반도체 장치 내 구리 배선을 형성하는 과정에서 화학적 기계적 연마공정을 수행할 필요가 없어짐에 따라 전도성이 좋은 구리의 부산물이 퍼지는 것을 막을 수 있어 부산물로 인해 발생할 수 있는 결함을 근본적으로 제거할 수 있는 장점이 있다.
또한, 본 발명은 구리를 증착함에 있어 무전해 도금법을 사용함으로써 상온에서 공정을 진핼할 수 있으며 생산 원가 역시 낮출 수 있는 장점이 있다.
나아가, 본 발명은 무전해 도금법과 리프트오프법을 통해 기존의 화학기상증착법(CVD) 혹은 물리증착법(PVD)을 통해 증착한 뒤 화학적 기계적 연마공정(CMP)을 수행하는 경우에 비해 공정을 단순화할 수 있다.
본 발명에서는 고집적 반도체 장치 내 포함된 배선을 전도성이 좋은 구리로 형성함에 있어, 공정을 단순화하고 생산 원가를 절감하면서 반도체 장치의 결함을 줄일 수 있는 금속 배선 형성 방법을 제공한다. 이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 2는 본 발명의 일 실시예에 따른 금속 배선 형성 방법을 설명하는 개념도이다.
도시된 바와 같이, 반도체 기판 혹은 구조물 상부에 감광막을 도포한 후 배선이 형성될 영역을 정의한 마스크(220)를 사용한 노광 공정을 수행하여 감광막 패턴(210)을 형성한다. 이때, 감광막 패턴(210)은 반도체 장치 내 형성될 배선의 두께보다 더 두껍게 형성하는 것이 특징이며, 바람직하게는 1μm 이상의 두께를 가지도록 형성된다.
감광막 패턴(210) 상에 무전해 도금법(electroless plating)을 통해 구리층(240)을 형성한다. 여기서, 무전해 도금법은 외부로부터 전기에너지를 공급 받지 않고 금속염 수용액 중의 금속이온을 환원제의 힘에 의해 자기 촉매적으로 환원시켜 피처리물의 표면 위에 금속을 석출시키는 방법으로 화학도금 또는 자기촉매도금이라고도 한다. 무전해 도금법에 의해 형성된 구리층(240)은 전기도금으로 형성된 경우에 비해서 보다 치밀하고 균일한 두께를 가질 수 있다. 또한, 무전해 도금법은 상온에서 도체뿐만 아니라 플라스틱이나 유기체 등과 같은 패턴이나 구조물에도 구리를 증착할 수 있다.
도 2를 참조하면, 무전해 도금법을 통해 형성된 구리층(240)의 일부는 감광막 패턴(210)의 상부에 다른 일부는 감광막 패턴(210)의 사이에 형성된다. 이때, 감광막 패턴(210)의 상부와 감광막 패턴(210)의 사이에 형성된 구리층(240)이 완벽히 구분되는데, 이는 감광막 패턴(210)의 두께를 조절함으로써 가능하다.
이후, 리프트오프법(Lift Off)을 이용하여 감광막 패턴(210)을 제거한다. 감광막 패턴(210)을 제거하기 위한 리프트오프법으로서는 현상 공정(Development)이 있다. 감광막 패턴(210)은 노광 고정에서 일반적으로 사용하는 현상액(2.38% TMAH)으로 분해되는 특징을 가지므로, 현상 공정을 통해 감광막 패턴(210)과 감광막 패턴(210)의 상부에 형성된 구리층(240)의 일부를 제거할 수 있다. 리프트오프법을 수행한 뒤에는 구리 배선(240a)만 남아있게 된다.
이후, 구리 배선(240a)을 격리 절연하기 위해, 구리 배선(240a)을 완전히 감싸는 절연막(250)을 형성한다.
전술한 바와 같이, 본 발명의 일 실시에에 따라 구리 배선(240a)을 형성하는 경우 무전해 도금법과 리프트오프법을 사용함으로써 종래보다 공정 단계를 크게 줄 일 수 있다. 종래에서는 화학적 기계적 연마공정(CMP)을 수행해야하기 때문에 감광막 패턴이 아닌 산화막 패턴 사이에 구리를 증착해야 하지만, 본 발명에서는 화학적 기계적 연마공정(CMP)을 사용할 필요가 없으므로, 산화막 패턴을 형성하기 위한 공정(즉, 산화막을 증착하고 감광막을 도포한 후 노광 공정을 통해 감광막을 패터닝하고 패터닝된 감광막을 사용한 식각 공정을 수행하여 산화막 패턴을 형성하는 일련의 과정)을 생략하는 것이 가능하다.
도 3은 본 발명의 다른 실시예에 따른 금속 배선 형성 방법을 설명하는 개념도이다.
도시된 바와 같이, 반도체 기판 혹은 구조물 상부에 산화막(310)을 형성한다. 이후, 산화막(310) 상에 감광막을 도포한 후 배선이 형성될 영역을 정의한 마스크(320)를 사용한 노광 공정을 통해 감광막 패턴(330)을 형성한다.
감광막 패턴(330)을 식각 마스크로 하여 산화막(310)을 패터닝한 후 산화막 패턴(310a) 사이에 식각된 공간에 무전해 도금법을 사용하여 구리 배선(340)을 형성한다. 이때, 무전해 도금법에 의해 형성되는 구리층이 산화막 패턴(310a)에 잘 부착되지 않고 떨어지는 특성을 이용하면, 도 3에 도시된 바와 같이 산화막 패턴(310a)의 사이 배선이 형성될 공간에만 구리를 형성하는 것이 가능하다.
이후, 리프트오프법(Lift Off)을 이용하여 산화막 패턴(310)을 제거한다. 산화막 패턴(310)을 제거하기 위한 리프트오프법으로서는 식각 선택비를 이용한 건식 식각 및 플라즈마 식각 방법을 통해 구리 배선(340)은 그 자리에 남고 산화막 패턴(310) 만 제거되도록 한다.
이러한 리프트오프법을 수행한 뒤에는 구리 배선(340)만 남아있게 되고, 구리 배선(340)을 격리 절연하기 위해서 구리 배선(340)을 완전히 감싸는 절연막(350)을 형성한다.
전술한 바와 같이, 본 발명의 다른 실시예에 따라 구리 배선(340)을 형성하는 방법은 무전해 도급법으로 형성되는 구리막이 산화막 패턴(310a)에 잘 붙지 않는 특성을 이용해 산화막 패턴(310a)의 사이에만 구리가 형성되도록 한다. 무전해 도금법은 종래에 사용되어왔던 화학기상증착법(CVD) 혹은 물리증착법(PVD)과는 달리 선택적인 증착이 가능하다. 도 3에 도시된 바와 같이, 실제 배선이 형성되지 않는 지역에 먼저 산화막을 5000~8000Å의 두께로 형성한 후, 무전해 도금법을 통해 구리막을 형성하면 실제로 산화막에 대한 부착특성 취약으로 배선이 형성될 영역에만 구리가 증착된다. 이를 통해, 본 발명에서는 공정 단순화와 용이성을 확보할 수 있다.
본 발명에서 수행되는 무전해 도급법은 전처리를 수행한 후 시행하게 되는데, 여기서 활성화 전처리는 기판상에 존재하는 산화물을 제거하고 팔라듐(Pd) 핵 생성으로 구리(Cu)의 핵 생성을 촉진하기 위한 방법이다. 전처리를 수행하기 위한 활성화 처리 용액의 조성은 0.02g의 PdCl2, 0.1ml의 HCL, 50ml의 Glacial acetid acid, 25ml의 DI water 및 4ml의 HF와 동등한 구성비를 가진다. 이후, 구리(Cu)의 무전해 도금의 합성 공정에서는 10g/l의 CuSO4.5H2O, 60ml/l의 HCHO(37%) 및 300ml/l의 CH3OH와 동등한 구성비를 가지는 제 1 용액과 40g/l의 NaOH 및 28g/l의 KNa2H4O8.4H2O와 동등한 구성비를 가지는 제 2 용액을 도금 직전에 섞어서 사용하며, 60℃에서 20분간 무전해 도금을 실시한다.
전술한 바와 같이, 본 발명에서는 종래와 달리 구리 배선을 형성하는 과정에서 화학적 기계적 연마 공정(CMP)을 사용하지 않음으로써 공정 단계를 줄이고 부산물에 의한 결함을 예방할 수 있다. 아울러, 구리를 증착하는 데 무전해 도금법을 사용함으로써 생산 비용을 줄이고, 상온에서 공정을 진행할 수 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래의 금속 배선 형성 방법을 설명하는 개념도.
도 2는 본 발명의 일 실시예에 따른 금속 배선 형성 방법을 설명하는 개념도.
도 3은 본 발명의 다른 실시예에 따른 금속 배선 형성 방법을 설명하는 개념도.
Claims (10)
- 구조물 상에 산화막을 형성하는 단계;상기 산화막을 패터닝하는 단계;패터닝된 상기 산화막 사이로 노출된 상기 구조물 상에 구리를 무전해 도금공정을 통해 증착하는 단계; 및패터닝된 상기 산화막에 대해 리프트오프 공정을 수행하는 단계를 포함하는 금속 배선 형성 방법.
- 제1항에 있어서,상기 리프트오프 공정은 건식 식각 및 플라즈마 식각 중 하나의 방법을 포함하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제1항에 있어서,상기 무전해 도금공정은 전처리 활성화 공정과 합성 공정으로 구성되는 것을 특징으로 하는 금속 배선 형성 방법.
- 제3항에 있어서,상기 전처리 활성화 공정에서는 0.02g의 PdCl2, 0.1ml의 HCL, 50ml의 Glacial acetid acid, 25ml의 DI water 및 4ml의 HF와 동등한 구성비를 가지는 용액을 사용하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제3항에 있어서,상기 합성 공정은 10g/l의 CuSO4.5H2O, 60ml/l의 HCHO(37%) 및 300ml/l의 CH3OH와 동등한 구성비를 가지는 제 1 용액과 40g/l의 NaOH 및 28g/l의 KNa2H4O8.4H2O와 동등한 구성비를 가지는 제 2 용액을 도금 직전에 섞어서 사용하며, 60℃에서 20분간 무전해 도금을 실시하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제1항에 있어서,상기 구리의 증착 두께는 5000 ~ 8000Å인 것을 특징으로 하는 금속 배선 형성 방법.
- 구조물 상에 감광막 패턴을 형성하는 단계;상기 감광막 패턴의 상부와 상기 감광막 패턴의 사이에 구리를 무전해 도금공정을 통해 증착하는 단계; 및상기 감광막을 현상 공정을 통해 제거하는 단계를 포함하는 금속 배선 형성 방법.
- 제7항에 있어서,상기 현상 공정은 2.38% TMAH의 현상액을 이용하여 수행하는 것을 특징으로 하는 금속 배선 형성 방법.
- 제7항에 있어서,상기 감광막의 두께는 상기 구리의 증착 두께보다 더 두꺼운 것을 특징으로 하는 금속 배선 형성 방법.
- 제9항에 있어서,상기 구리의 증착 두께는 5000 ~ 8000Å인 것을 특징으로 하는 금속 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080099264A KR20100040168A (ko) | 2008-10-09 | 2008-10-09 | 금속 배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080099264A KR20100040168A (ko) | 2008-10-09 | 2008-10-09 | 금속 배선 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100040168A true KR20100040168A (ko) | 2010-04-19 |
Family
ID=42216359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080099264A KR20100040168A (ko) | 2008-10-09 | 2008-10-09 | 금속 배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100040168A (ko) |
-
2008
- 2008-10-09 KR KR1020080099264A patent/KR20100040168A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6287968B1 (en) | Method of defining copper seed layer for selective electroless plating processing | |
| JP2002343900A (ja) | チップキャリヤ基板 | |
| US20170110369A1 (en) | Electronic device and method for producing same | |
| US7879720B2 (en) | Methods of forming electrical interconnects using electroless plating techniques that inhibit void formation | |
| KR20080080612A (ko) | 반도체 장치용 구조체에서 제 2 물질에 내장된 제 1 물질표면 위의 층 형성 방법 | |
| US20050029662A1 (en) | Semiconductor production method | |
| JP5387695B2 (ja) | 配線構造の形成方法 | |
| EP1077485A3 (en) | Method to deposit a platinum seed layer for use in selective copper plating | |
| WO2016096390A1 (en) | Trench pattern wet chemical copper metal filling using a hard mask structure | |
| JP2002246744A (ja) | 導体形成方法およびこれを用いた多層配線基板製造方法 | |
| US20140252616A1 (en) | Electroless fill of trench in semiconductor structure | |
| KR100704521B1 (ko) | 전기주조 금속화 | |
| KR20100040168A (ko) | 금속 배선 형성 방법 | |
| WO2004053191A1 (en) | Copper activator solution and method for semiconductor seed layer enhancement | |
| KR101107229B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP2002275639A5 (ko) | ||
| US7358184B2 (en) | Method of forming a conductive via plug | |
| US20060063379A1 (en) | Forming a combined copper diffusion barrier and seed layer | |
| JP5824808B2 (ja) | 半導体装置及びその製造方法 | |
| JP2011258839A (ja) | 配線構造の形成方法および配線構造 | |
| JP4198438B2 (ja) | 半導体装置の製造方法 | |
| KR100322887B1 (ko) | 반도체장치의 다층 금속배선 형성방법 | |
| KR100744244B1 (ko) | 반도체 소자의 구리배선 제조 방법 | |
| CN1373901A (zh) | 无凹陷铜镶嵌结构的制造工艺 | |
| JP2001274159A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |