KR20060046043A - 회로 장치 및 그 제조 방법과 판상체 - Google Patents

회로 장치 및 그 제조 방법과 판상체 Download PDF

Info

Publication number
KR20060046043A
KR20060046043A KR1020050039160A KR20050039160A KR20060046043A KR 20060046043 A KR20060046043 A KR 20060046043A KR 1020050039160 A KR1020050039160 A KR 1020050039160A KR 20050039160 A KR20050039160 A KR 20050039160A KR 20060046043 A KR20060046043 A KR 20060046043A
Authority
KR
South Korea
Prior art keywords
conductive
separation groove
conductive pattern
separation
conductive foil
Prior art date
Application number
KR1020050039160A
Other languages
English (en)
Other versions
KR100680666B1 (ko
Inventor
고우지 다까하시
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20060046043A publication Critical patent/KR20060046043A/ko
Application granted granted Critical
Publication of KR100680666B1 publication Critical patent/KR100680666B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

사이드 에칭을 작게 하면서 두꺼운 도전 패턴을 형성할 수 있는 회로 장치의 제조 방법을 제공한다. 본 발명의 회로 장치의 제조 방법에서는, 도전박(40)의 표면에 제1 분리 홈(41)을 형성하고, 형성 예정의 도전 패턴을 볼록 형상으로 형성한다. 또한, 제1 분리 홈(41)이 형성된 영역에 대응한 도전박(40)의 이면에 제2 분리 홈(51)을 형성한다. 그리고, 회로 소자(12)의 고착 및 그 전기적 접속이 종료한 후에, 수지 밀봉을 행한다. 그 후에, 도전박(40)의 이면의 에칭을 행함으로써, 각 도전 패턴(11)의 분리를 행한다.
도전 패턴, 분리 홈, 도전박, 회로 소자, 밀봉 수지

Description

회로 장치 및 그 제조 방법과 판상체{CIRCUIT DEVICE AND MANUFACTURING METHOD THEREOF, AND PLATE-LIKE BODY}
도 1은 본 발명의 회로 장치를 도시하는 평면도(A), 단면도(B).
도 2는 본 발명의 회로 장치를 도시하는 평면도.
도 3은 본 발명의 회로 장치의 제조 방법을 도시하는 단면도(A), 단면도(B), 평면도(C).
도 4는 본 발명의 회로 장치의 제조 방법을 도시하는 단면도(A), 평면도(B), 평면도(C).
도 5는 본 발명의 회로 장치를 도시하는 단면도(A), 평면도(B).
도 6은 본 발명의 회로 장치의 제조 방법을 도시하는 단면도.
도 7은 본 발명의 회로 장치의 제조 방법을 도시하는 단면도(A), 단면도(B).
도 8은 본 발명의 회로 장치의 제조 방법을 도시하는 단면도(A), 단면도(B).
도 9는 본 발명의 회로 장치의 제조 방법을 도시하는 평면도.
도 10은 본 발명의 회로 장치의 제조 방법을 도시하는 단면도(A), 단면도(B), 단면도(C).
도 11은 본 발명의 회로 장치의 제조 방법을 도시하는 단면도(A), 단면도(B).
도 12는 종래의 회로 장치를 도시하는 단면도.
도 13은 종래의 회로 장치를 도시하는 단면도(A), 단면도(B).
<도면의 주요부분에 대한 부호의 설명>
11 : 도전 패턴
12 : 회로 소자
13 : 밀봉 수지
14 : 금속 세선
40 : 도전박
41A∼41C : 제1 분리 홈
51A∼51C : 제2 분리 홈
[특허 문헌1] 일본 특허 공개 2002-076246호 공보(제7페이지, 도 1)
본 발명은 회로 장치 및 그 제조 방법, 판상체에 관한 것으로, 특히, 분리 홈에 의해 분리된 도전 패턴을 갖는 회로 장치 및 그 제조 방법, 판상체에 관한 것이다.
종래, 전자 기기에 세트되는 회로 장치는, 휴대 전화, 휴대용 컴퓨터 등에 채용되기 때문에, 소형화, 박형화, 경량화가 요구되고 있다.
예를 들면, 최근에는 CSP(칩 사이즈 패키지)라고 불리는, 칩의 사이즈와 동등한 웨이퍼 스케일 CSP가 있다.
도 12는 지지 기판으로서 글래스 에폭시 기판(5)을 채용한, 칩 사이즈보다도 약간 큰 CSP(66)를 나타내는 것이다. 여기서는 글래스 에폭시 기판(65)에 트랜지스터 칩 T가 실장된 것으로 하여 설명해 간다.
이 글래스 에폭시 기판(65)의 표면에는, 제1 전극(67), 제2 전극(68) 및 다이 패드(69)가 형성되고, 이면에는 제1 이면 전극(70)과 제2 이면 전극(71)이 형성되어 있다. 그리고 관통 홀 TH를 통하여, 상기 제1 전극(67)과 제1 이면 전극(70)이 전기적으로 접속되고, 제2 전극(68)과 제2 이면 전극(71)이 전기적으로 접속되어 있다. 또한 다이 패드(69)에는 상기 베어의 트랜지스터 칩 T가 고착되고, 트랜지스터의 에미터 전극과 제1 전극(67)이 금속 세선(72)을 통하여 접속되고, 트랜지스터의 베이스 전극과 제2 전극(68)이 금속 세선(72)을 통하여 접속되어 있다. 또한 트랜지스터 칩 T를 피복하도록 글래스 에폭시 기판(65)에 수지층(73)이 형성되어 있다.
상기 CSP(66)는 글래스 에폭시 기판(65)을 채용하지만, 웨이퍼 스케일 CSP와 달리, 칩 T로부터 외부 접속용의 이면 전극(70, 71)까지의 연장 구조가 간단하고, 염가로 제조할 수 있는 장점을 갖는다.
그러나, 상기한 CSP(66)는 글래스 에폭시 기판(65)을 인터포저로서 이용하고 있고, 이에 의해 CSP(66)의 소형화 및 박형화에는 한계가 있었다. 이것으로부터 인터포저를 불필요로 한 회로 장치(80)가 개발되었다(예를 들면, 특허 문헌1을 참 조).
도 13의 (A)를 참조하면, 회로 장치(80)는 도전 패턴(81)과, 도전 패턴(81) 상에 고착된 회로 소자(82)와, 회로 소자(82)와 도전 패턴(81)을 전기적으로 접속하는 금속 세선(84)과, 도전 패턴(81)의 이면을 노출시키고 회로 소자(82) 및 도전 패턴(81)을 피복하는 밀봉 수지(83)로 구성되어 있다. 따라서, 회로 장치(80)는 실장 기판을 불필요하게 하여 구성되어 있으며, 상기 CSP(66)와 비교하면, 박형이고 또한 소형으로 형성되어 있었다. 또한, 상기한 회로 장치(80)는, 한 장의 도전박의 표면에 분리 홈(87)을 형성하고, 회로 소자(82)의 고착 및 밀봉 수지(83)의 형성을 행한 후에, 분리 홈(87)에 충전된 밀봉 수지(83)가 노출될 때까지 도전박을 에치백함으로써 형성되어 있었다.
도 13의 (B)는 시험적으로 행한 것으로, 상기 에치백 공정의 일례를 도시하고 있다. 즉, 도전 패턴(81)이 형성될 예정인 영역이 피복되도록 레지스트(90)를 도전박의 이면에 형성한 후에, 에칭을 행함으로써, 각 도전 패턴(81)을 형성한다. 이러한 공정에서 형성되는 도전 패턴(81)의 측면은 만곡 형상으로 되어 있었다.
전술한 회로 장치(80)의 제조 방법에서는, 분리 홈(87)에 의해 각 도전 패턴(81)끼리 전기적으로 분리되어 있다.
도 13의 (B)를 참조하면, 레지스트(90)의 계면은 사이드 에칭이 진행되어, 분리한 후에 남는 전극 이면의 면적이, 매우 작아지는 문제가 있었다. 또한 그 이면에 땜납 레지스트를 커버하고, 땜납 실장 부분을 개구하지만, 평평한 부분에 땜 납 실장을 할 수 없는 문제가 있었다.
또한, 에칭의 진행 변동에 의해, 분리 홈(87)의 개소에 도전박이 잔존할 우려가 있었다. 이러한 경우에는, 도전 패턴(81)끼리 전기적으로 단락하는 문제가 발생한다.
그리고 또한, 상기한 문제를 억지하기 위해서도, 오버 에칭이 행하여져, 개개의 도전 패턴(81)이 과도하게 얇아지는 문제가 있었다.
본 발명은 전술한 문제점을 감안하여 이루어진 것으로, 본 발명의 주된 목적은, 사이드 에칭을 작게 하면서 두꺼운 도전 패턴을 형성할 수 있는 회로 장치의 제조 방법, 회로 장치 및 판상체를 제공하는 데에 있다.
본 발명의 회로 장치의 제조 방법은, 도전박을 준비하는 공정과, 상기 도전박의 표면에 제1 분리 홈을 형성함으로써, 볼록 형상으로 돌출되는 도전 패턴을 형성하는 공정과, 상기 제1 분리 홈에 대응하는 개소의 상기 도전박의 이면에 제2 분리 홈을 형성하는 공정과, 상기 도전 패턴에 전기적으로 회로 소자를 접속하는 공정과, 상기 제1 분리 홈에 충전되어 상기 회로 소자를 피복하도록 밀봉 수지를 형성하는 공정과, 상기 제1 분리 홈에 충전된 상기 밀봉 수지가 노출될 때까지 상기 도전박의 이면을 제거하는 공정을 구비하는 것을 특징으로 한다.
본 발명의 회로 장치의 제조 방법은, 표면에 제1 분리 홈에 의해 볼록 형상으로 돌출되는 도전 패턴이 형성되고, 상기 제1 분리 홈에 대응하는 개소의 이면에 제2 분리 홈이 형성된 도전박을 준비하는 공정과, 상기 도전 패턴에 전기적으로 회 로 소자를 접속하는 공정과, 상기 제1 분리 홈에 충전되어 상기 회로 소자를 피복하도록 밀봉 수지를 형성하는 공정과, 상기 제1 분리 홈에 충전된 상기 밀봉 수지가 노출될 때까지 상기 도전박의 이면을 제거하는 공정을 구비하는 것을 특징으로 한다.
또한 본 발명의 회로 장치의 제조 방법에서는, 상기 제1 분리 홈 및 상기 제2 분리 홈은, 웨트 에칭에 의해 동시에 형성되는 것을 특징으로 한다.
또한 본 발명의 회로 장치의 제조 방법에서는, 상기 도전박을 두께 방향으로 관통하는 관통 홀을 형성하고, 상기 제1 분리 홈, 상기 제2 분리 홈 및 상기 관통 홀은, 웨트 에칭에 의해 동시에 형성되는 것을 특징으로 한다.
또한 본 발명의 회로 장치의 제조 방법에서는, 상기 도전박의 이면의 제거는, 상기 제2 분리 홈이 노출되도록 상기 도전박의 이면을 선택적으로 피복하는 에칭 마스크를 통한 웨트 에칭에 의해 행하는 것을 특징으로 한다.
또한 본 발명의 회로 장치의 제조 방법에서는, 상기 도전박의 이면을 전면적으로 에칭함으로써, 상기 제1 분리 홈에 충전된 상기 절연성 수지를 노출시키는 것을 특징으로 한다.
또한 본 발명의 회로 장치의 제조 방법에서는, 복수 개의 상기 도전 패턴에 의해 1개의 회로 장치를 구성하는 유닛이 구성되고, 상기 유닛은, 상기 도전박의 표면에 복수 개가 형성되고, 상기 유닛끼리의 사이에 형성되는 상기 제1 분리 홈에 대응하는 영역의 상기 도전박의 이면에는, 복수의 상기 제2 분리 홈을 형성하는 것을 특징으로 한다.
또한 본 발명의 회로 장치의 제조 방법에서는, 상기 제1 분리 홈을 포함한 상기 도전박의 표면을 피복 수지로 피복하고, 상기 피복 수지로부터 부분적으로 노출되는 상기 도전 패턴과 상기 회로 소자를 전기적으로 접속하는 것을 특징으로 한다.
본 발명의 회로 장치는, 적어도 아일랜드 및 상기 아일랜드에 근접하여 형성된 패드를 구성하는 복수의 도전 패턴과, 상기 아일랜드에 실장되고, 상기 패드와 전기적으로 접속된 회로 소자와, 상기 도전 패턴의 이면을 노출시키고 상기 회로 소자 및 상기 도전 패턴을 밀봉하는 절연 수지를 구비하는 회로 장치에 있어서, 상기 도전 패턴끼리를 이격시키는 분리 홈으로부터 상기 절연 수지가 외부로 돌출되고, 상기 도전 패턴의 이면과 측면이 연속하는 각부는 매끄럽게 형성되는 것을 특징으로 한다.
또한 본 발명의 회로 장치에서는, 상기 도전 패턴으로 이루어지는 배선부가 형성되고, 상기 배선부는 평면적으로 서로 다른 개소에 전기적 접속 영역을 갖는 것을 특징으로 한다.
또한 본 발명의 회로 장치에서는, 상기 도전 패턴으로 이루어지는 배선부에 의해 전기적으로 접속되는 복수 개의 상기 회로 소자가 내장되는 것을 특징으로 한다.
또한 본 발명의 회로 장치에서는, 상기 도전 패턴이 노출되는 상기 절연성 수지의 이면은 레지스트에 의해 피복되고, 상기 레지스트에 형성된 개구부로부터 상기 도전 패턴의 평탄면이 노출되는 것을 특징으로 한다.
본 발명의 판상체는, 하프 에칭에 의해 형성된 제1 분리 홈에 의해 볼록 형상으로 돌출된 도전 패턴이 일 주면에 형성되고, 상기 제1 분리 홈에 대응하는 영역의 다른 주면에, 제2 분리 홈을 구비하는 것을 특징으로 한다.
또한 본 발명의 판상체에서는, 복수의 상기 도전 패턴에 의해 1개의 회로 장치를 구성하는 유닛이 형성되고, 상기 일 주면에는 상기 유닛이 매트릭스 형상으로 배치되는 것을 특징으로 한다.
또한 본 발명의 판상체에서는, 복수 개의 상기 유닛으로 이루어지는 블록이 상기 일 주면에 형성되고, 상기 블록의 내부에 상기 제1 분리 홈에 의해 볼록 형상으로 형성되는 위치 정렬 마크가 형성되는 것을 특징으로 한다.
또한 본 발명의 판상체에서는, 상기 제2 분리 홈은 상기 제1 분리 홈보다도 얕은 것을 특징으로 한다.
또한 본 발명의 판상체에서는, 상기 제1 분리 홈은 실질적으로 동일한 폭으로 형성되는 것을 특징으로 한다.
또한 본 발명의 판상체에서는, 파워계의 소자가 고착될 예정인 상기 도전 패턴에 인접하는 상기 제1 분리 홈은, 다른 제1 분리 홈보다도 넓게 형성되는 것을 특징으로 한다.
<제1 실시 형태>
본 형태에서는 본 발명의 회로 장치의 일례를 설명한다. 도 1을 참조하여, 본 형태의 회로 장치(10A)의 구성을 설명한다. 도 1의 (A)는 회로 장치(10A)의 평면도이고, 도 1의 (B)는 그 단면도이다.
도 1의 (A)를 참조하면, 본 형태의 회로 장치(10A)는, 도전 패턴(11)과, 이 도전 패턴(11)과 전기적으로 접속된 회로 소자(12)와, 도전 패턴(11)의 이면을 노출시키고 회로 소자(12) 및 도전 패턴(11)을 피복하는 밀봉 수지(13)를 구비한다. 각 구성 요소를 이하에 상술한다.
도전 패턴(11)은 땜납재의 부착성, 본딩성, 도금성이 고려되어 그 재료가 선택된다. 구체적으로는, 도전 패턴(11)의 재료로서는, Cu를 주 재료로 한 도전박, Al을 주 재료로 한 도전박 또는 Fe-Ni 등의 합금으로 이루어지는 도전박 등이 채용된다. 여기서는, 도전 패턴(11)은 이면을 노출시키고 밀봉 수지(13)에 매립된 구조로 되어 있고, 제1 분리 홈(41)에 충전된 밀봉 수지로부터 전기적으로 분리되어 있다. 또한, 밀봉 수지(13)로부터 노출되는 도전 패턴(11)의 이면에는 땜납 등의 땜납재로 이루어지는 외부 전극(15)이 형성되어 있다. 도전 패턴(11)은 에칭에 의해 형성되고, 그 측면은 만곡면으로 형성되어 있다. 또한, 장치의 이면에서 외부 전극(15)이 형성되지 않는 개소는, 레지스트(16)로 피복되어 있다.
도면에서는, 분리 홈에만 레지스트(16)가 매립되고, 도전 패턴 이면의 평탄부가 노출되어 있지만, 도전 패턴이 큰 경우, 평탄부의 일부가 노출되도록 이면을 커버해도 된다. 또한 도 13의 (A)에 도시하는 종래 예와 달리, 이면에는 제2 분리 홈 내에 매립되도록 레지스트(16)가 형성되므로, 회로 장치 이면에 있어서, 레지스트(16)의 밀착성이 향상된다.
회로 소자(12)로서는, 트랜지스터, 다이오드, IC 칩 등의 반도체 소자, 칩 컨덴서, 칩 저항 등의 수동 소자를 채용할 수 있다. 또한 두께가 두꺼워지기는 하 지만, CSP, BGA 등도 실장할 수 있다. 여기서는, 페이스 업으로 실장된 회로 소자(12)는, 금속 세선(14)을 통하여 다른 도전 패턴(11)과 전기적으로 접속되어 있다.
밀봉 수지(13)는 도전 패턴(11)의 이면을 노출시키고 회로 소자(12), 금속 세선(14) 및 도전 패턴(11)을 피복하고 있다. 밀봉 수지(13)로서는 열 경화성 수지 또는 열가소성 수지를 채용할 수 있다. 또한, 각 도전 패턴(11)을 분리하는 제1 분리 홈(41)에는 밀봉 수지(13)가 충전되어 있다. 또한, 본 발명의 회로 장치(10)는 밀봉 수지(13)에 의해 전체가 지지되어 있다.
제1 분리 홈(41)은 각 도전 패턴(11) 사이에 형성되고, 각 도전 패턴(11)끼리 전기적으로 분리하는 기능을 갖는다. 그리고, 분리 홈(41)의 폭은 기본적으로 어느 개소에서도 균일하게 형성되어 있다. 환언하면, 각 도전 패턴(11)은 등간격으로 이격되어 있다. 또한, 이 「등간격」이란, 제조 공정에서 발생하는 변동을 포함하는 등간격이며, 엄밀하게는 어느 정도의 오차가 발생하는 경우가 있다.
본 형태의 회로 장치(10A)에서는, 각 도전 패턴(11)은, 표면에 형성된 제1 분리 홈(41B 및 41C)과, 이면으로부터 형성된 제2 분리 홈(51B 및 51C)에 의해 각각이 전기적으로 분리되어 있다. 이것으로부터, 도전 패턴(11)의 두께를 예를 들면 100㎛ 이상으로 두껍게 형성하는 것이 가능하며, 방열 효과를 향상시킬 수 있다.
종래에서는 제조 공정상의 이유로부터, 도전 패턴을 두껍게 형성하는 것이 곤란하였다. 구체적으로는, 도 13의 (A)를 참조하면, 분리 홈(87)에 충전된 밀봉 수지(83)가 노출될 때까지, 도전박을 에칭함으로써, 각 도전 패턴(81)은 분리되어 있었다. 그러나, 이 분리를 확실하게 행하기 위해서, 오버 에칭이 행하여지고 있었기 때문에, 도전 패턴(81)은 수 십 ㎛ 정도로 얇게 형성되어 있었다.
도 2를 참조하여 다른 형태의 회로 장치(10B)의 구성을 설명한다. 도 2는 회로 장치(10B)의 평면도이다. 이 도면에 도시한 회로 장치(10B)에서는, 도전 패턴(11)에 의해 배선부가 형성되어 있다. 또한, 도전 패턴(11)끼리 이격하는 거리가, 국소적으로 상위한 부분이 있다. 회로 장치(10B)의 다른 기본적 구성은, 도 1에 도시한 회로 장치(10A)와 마찬가지이다.
회로 장치(10B)에서는 2 종류의 회로 소자(12)가 내장되어 있다. 하나는 IC 칩인 회로 소자(12A)이다. 또 하나는 수 암페어 이상의 큰 전류의 스위칭을 행하는 반도체 소자인 회로 소자(12B)이다. 회로 소자(12B)는, 회로 소자(12A)로부터 공급되는 제어 신호에 기초한 스위칭을 행하는 반도체 소자이다. 이들 반도체 소자 외에도, 칩 저항이나 칩 컨덴서 등의 다른 회로 소자가 회로 장치(10B)에 내장되어도 된다.
배선부(11C)는 평면적으로 서로 다른 개소에 전기적 접속 영역이 형성된 도전 패턴(11)이다. 예를 들면, 이 배선부(11C)에서는 한쪽의 단부가 금속 세선(14)을 통하여, IC인 회로 소자(12A)와 도통되어 있다. 또한, 배선부(11C)의 다른 단부는 금속 세선(14)을 통하여, 스위칭 소자인 회로 소자(12B)와 도통하고 있다. 따라서, 배선부(11C)는 회로 장치(10B)에 내장되는 소자끼리 도통시키는 경로의 일부로서 기능하고 있다. 또한, 배선부(11C)는 금속 세선(14)의 하방을 연장하고 있다. 본 형태의 회로 장치(10B)에서는, 복수 개의 배선부(11C)가 형성되고, 배선부 (11C)끼리 인접하는 장소에서는, 배선부(11C)끼리 이격하는 거리가 대략 동일하다.
도 1을 참조하여 설명한 회로 장치(10A)에서는, 내장되는 도전 패턴(11)끼리 이격하는 거리는 대략 동일하였지만, 도 2의 회로 장치(10B)에서는, 그 거리가 상위한 개소가 있다. 구체적으로는, 스위칭 소자인 회로 소자(12B)가 배치되는 랜드 형상의 도전 패턴(11B)과, 다른 도전 패턴(11)이 이격하는 거리가 다른 개소보다도 길게 되어 있다. 여기서, 다른 도전 패턴(11)이란, 배선부(11C)를 구성하는 도전 패턴(11), 제어용의 IC인 회로 소자(12A)가 탑재되는 랜드 형상의 도전 패턴(11)을 포함한다. 예를 들면, 다른 도전 패턴(11)끼리 이격하는 거리(W1)가 150㎛ 정도인 데에 대하여, 도전 패턴(11B)과 다른 도전 패턴(11)이 이격하는 거리(W2)는, 250㎛ 정도이다.
이와 같이 도전 패턴(11B)을 다른 도전 패턴(11)으로부터 여분으로 이격시키는 이유는, 도전 패턴(11B)의 내압성을 확보하기 위해서이다. 도전 패턴(11B)에는, 대전류(예를 들면 250V에서 2A 정도)의 스위칭을 행하는 회로 소자(12B)가, 땜납 등의 도전성의 접착제를 통하여 고착되어 있다. 따라서, 회로 소자(12B)가 동작하고 있을 때는, 도전 패턴(11B)에도 상기한 대전류가 흐른다. 이에 대하여, 다른 도전 패턴(11A)에서는, 제어용의 작은 전기 신호(예를 들면 수 V에서 수 십 mA 정도)가 통과하고 있다. 이것으로부터, 도전 패턴(11B)과 도전 패턴(11A)의 전위차가 크기 때문에, 양자를 이격시켜 내압성을 확보하는 것이 중요하다. 또한, 도전 패턴(11B)을 통과하는 대전류가, 도전 패턴(11A)을 통과하는 제어 신호에 노이즈를 발생시키는 것을 억지할 수 있다.
정리하면, 제1 분리 홈의 깊이를 균일하게 하기 위해서, 에칭에 의해 형성되는 분리 홈(41)의 폭을 실질적으로 균일하게 하면, 그 깊이가 균일해진다. 따라서, 이면으로부터 행해지는 에칭에 의한 각 도전 패턴(11)의 분리가 양호하게 이루어진다. 그러나, 대전류가 통과하는 도전 패턴(11)의 경우에는, 다른 도전 패턴(11)과의 내압성을 확보하기 위해서, 소정의 거리 이상으로 이격시킬 필요가 있다. 따라서, 내압 확보의 의미에서 일부의 분리 홈(41)의 폭을 넓게 설정하는 경우도 있다. 이 폭을 도 2에서 W2로 표현하고 있다.
이상, 도전박을 이용한 패턴도로서 2 종류를 설명했지만, 이 이외의 패턴도 있으므로 이하에 설명한다.
1: 디스크리트형의 회로 소자 등에 전기적으로 접속되고, 회로 소자가 고착되는 랜드의 주위에 배치되는 본딩 패드로 이루어지는 패턴. 이 패턴은 특히, 단자 수가 적은 IC 또는 디스크리트의 트랜지스터가 내장되는 회로 장치에 적용된다.
2: 핀 수가 많은 회로 소자(예를 들면 IC)와 전기적으로 접속되고, 회로 소자가 배치되는 랜드의 주위에서 재배선을 행하기 위해서 주회되는 패턴. 이 패턴은 회로 소자와 전기적으로 접속되는 패드로부터 연속하여 연장된다.
3: SIP(System in Package)이고, 트랜지스터, IC, 수동 소자 또는 이들의 집합체가 내장되어 있으며, 이들이 상기한 배선부(11C)를 통하여 전기적으로 접속시키고 있다. 이 배선부(11C)의 형상으로서는, 도 2에 도시한 바와 같이, 가늘고 길게 연장하는 형상 외에도, L자 형상으로 형성된 도전 패턴(11)을 배선부(11C)로서 채용해도 된다.
<제2 실시 형태>
도 3 내지 도 9를 참조하여 회로 장치(10)의 제조 방법을 설명한다.
본 발명의 제1 공정은, 도 3 및 도 4에 도시한 바와 같이, 도전박(40)을 준비하고, 제1 및 제2 분리 홈을 형성함으로써 볼록 형상으로 돌출되는 도전 패턴(11)을 형성하는 데에 있다.
본 공정에서는 우선 도 3의 (A)와 같이, 시트 형상의 도전박(40)을 준비한다. 이 도전박(40)은 땜납재의 부착성, 본딩성, 도금성이 고려되어 그 재료가 선택된다. 예를 들면, 도전박(40)의 재료로서는, Cu를 주 재료로 한 도전박, Al을 주 재료로 한 도전박 또는 Fe-Ni 등의 합금으로 이루어지는 도전박 등이 채용된다. 도전박의 두께는, 후의 에칭을 고려하면 10㎛∼300㎛ 정도가 바람직하다.
그리고, 도전박(40)의 이면 및 표면의 양 주면에, 제1 레지스트 PR1 및 제2 레지스트 PR2를 형성한다. 또한, 분리 홈이 형성될 예정인 영역의 도전박이 노출되도록, 양 레지스트에 개구부를 형성한다. 제1 레지스트 PR1에는 제1 개구부(31A∼31D)가 형성되어 있고, 제2 레지스트 PR2에는 제2 개구부(35A∼35D)가 형성되어 있다.
제1 개구부(31A)는 도전박(40)의 도전 패턴이 형성되는 측의 주면에 형성되는 개구부이고, 1개의 회로 장치를 구성하는 유닛끼리 분리하기 위해서 형성되는 분리 홈이다. 구체적인 개구부(31)의 폭은 예를 들면 300㎛ 정도이다.
제1 개구부(31B 및 31C)는 1개의 유닛 내의 각 도전 패턴(11)끼리 분리하는 분리 홈(41)을 형성하기 위해서 형성되는 개구부이다. 이들의 개구부의 폭은 예를 들면 150㎛ 정도이다.
제1 개구부(31D)는 도전박(40)을 관통하는 구멍인 가이드 홀 등을 형성하기 위해서 형성되는 개구부이고, 그 크기는 직경이 2 mm 정도의 원형이다.
도전박(40)의 이면에 형성되는 제2 개구부(35)는, 상기한 제1 분리 홈(31)에 대응한 영역의 도전박(40)의 이면을 노출시키도록 제2 레지스트 PR2에 형성한 개구부이다. 제2 개구부(35A∼35C)의 폭은 예를 들면 20㎛ 내지 30㎛ 정도이다. 도면에서 가장 우측에 형성되는 제2 개구부(35D)는, 전술한 가이드 홀을 형성하기 위한 개구부이기 때문에, 그 직경은 2mm 정도의 원형이다. 즉, 제2 개구부(35D)의 평면적인 크기는, 제1 개구부(31D)와 동등하다.
도 3의 (B)를 참조하면, 도전박(40)의 표면 및 이면을 동시에 에칭함으로써, 분리 홈을 형성한다. 이 에칭은 에천트를 도전박(40)에 샤워링함으로써 행할 수 있다. 이하의 설명에서는, 도전박(40)의 표면에 형성되는 분리 홈을 제1 분리 홈이라고 부르고, 도전박(40)의 이면에 형성되는 분리 홈을 제2 분리 홈이라고 부른다. 또한, 이들 분리 홈의 단면 형상은 만곡한 형상이며, 후의 공정에서 밀봉 수지와의 부착 강도가 강고해지는 장점이 있다.
제1 분리 홈(41A)은 1개의 회로 장치를 구성하는 유닛끼리의 경계선에 형성되는 분리 홈이며, 다른 분리 홈과 비교하면 그 폭이 넓게 형성되어 있다. 구체적으로는, 제1 분리 홈(41A)의 크기는 예를 들면, 폭이 300㎛이고 깊이가 60㎛ 정도이다.
제1 분리 홈(41B 및 41C)은 1개의 유닛의 내부에 구성되는 도전 패턴(11)끼 리 전기적으로 분리하기 위해서 형성되는 분리 홈이다. 제1 분리 홈(41B 및 41C)의 크기는, 예를 들면 폭이 150㎛ 정도이고 깊이가 60㎛ 정도이다.
제2 분리 홈(51A1 및 51A2)은 전술한 제1 분리 홈(41A)에 대응하는 영역의 도전박(40)의 이면에 형성된 분리 홈이다. 이들 제2 분리 홈(51A1 및 51A2)의 폭은, 도전박(40)의 표면에 형성된 분리 홈보다도 작게 형성된다. 구체적으로, 제2 분리 홈(51A1 및 51A2)의 폭은, 예를 들면 20㎛ 내지 30㎛ 정도이고, 깊이도 수 ㎛ 정도이다.
제2 분리 홈(51B 및 51C)은 전술한 제1 분리 홈(41B 및 41C)에 대응하는 영역의 도전박(40)의 이면에 형성된 분리 홈이다. 이들 분리 홈(51B 및 51C)의 크기는, 전술한 제2 분리 홈(51A1) 등과 동등하면 된다.
도면에서 우단 부근에 형성한 제1 분리 홈(41D) 및 제2 분리 홈(51D)에 의해, 도전박(40)을 두께 방향으로 관통하는 가이드 홀(44)이 형성되어 있다. 이 가이드 홀(44)은 이후의 각 공정에서 도전박(40)의 위치 결정을 행할 때에 이용된다.
본 공정의 에칭은 가이드 홀(44)이 관통될 정도로 행해진다. 이것으로부터, 제2 분리 홈(51)을 넓게 한 경우를 생각하면, 예를 들면, 제1 분리 홈(41C)과 제2 분리 홈(51C)이 연통될 우려가 있다. 제1 분리 홈(41C)과 제2 분리 홈(51C)이 연통하면, 각 도전 패턴이 분리되어 이산되는 문제, 수지 밀봉의 공정에서 밀봉 수지가 연통하는 부분으로부터 외부에 누설되어 버리는 문제 등이 발생한다. 이러한 점들로부터, 본 형태에서는 제2 분리 홈(51A1∼51C)은 제2 분리 홈(51D)보다도 폭이 좁게 형성되어 있다. 따라서, 제2 분리 홈(51)은 제1 분리 홈(41)보다도 얕은 쪽이 적합하다.
에칭 레지스트(31)의 개구부(31)의 폭과, 거기에 형성되는 분리 홈(41)의 깊이의 관계에 대하여 설명한다. 개구부(31)의 폭이 넓으면, 거기를 흐르는 에천트의 유속이 빨라진다. 따라서, 개구부(31)의 폭이 넓은 개소에 형성되는 분리 홈(41)의 깊이는 깊어진다. 이에 대하여, 개구부(31)가 개구하는 폭이 좁은 경우를 생각하면, 에천트의 유동이 나빠진다. 이것으로부터, 반응한 에천트가 체류함으로써 에칭의 진행이 저해되고 있다. 또한, 어떤 폭(예를 들면 150㎛) 이상의 개구부(31)가 형성된 경우를 생각하면, 형성되는 분리 홈(41)의 깊이가 균일해진다.
도 3의 (C)를 참조하여, 상기 에칭의 공정에서 형성된 도전박(40)의 평면적인 구성을 설명한다. 단책 형상의 도전박(40)에는 다수의 유닛이 형성되는 블록(42)이 4∼5개 이격하여 배열된다. 각 블록(42) 사이에는 슬릿(43)이 형성되고, 몰드 공정 등에서의 가열 처리에서 발생하는 도전박(40)의 응력을 흡수한다. 또한 도전박(40)의 상하 주위단에는 가이드 홀(44)이 일정한 간격으로 형성되어, 각 공정에서의 위치 결정에 이용된다. 본 공정에서는, 도전로(11)를 구성하기 위한 분리 홈 외에도, 전술한 가이드 홀(44) 및 슬릿(43)도 동시에 형성된다.
도 4를 참조하여, 상기 공정에 의해 형성된 도전 패턴(11)의 상세 내용을 설명한다. 도 4의 (A)는 도전박(40)의 단면도이고, 도 4의 (B)는 1개의 블록(42)의 표면을 확대한 평면도이고, 도 4의 (C)는 1개의 블록(42)의 이면을 확대한 평면도이다. 이 도면에 도시하는 도전박(40)은, 그것 자체가 가치를 갖는 판상체이다. 즉, 에칭 설비를 갖는 공장에서 이 상태로 될 때까지 도전박(40)의 가공을 행한다. 그리고, 이 도전박(40)을 다른 공장으로 수송하여 하기에 설명하는 남은 프로세스를 행한다. 이에 의해, 에칭 설비를 갖지 않는 공장에서도, 본 형태의 회로 장치의 제조 방법을 행하는 것이 가능해진다.
도 4의 (A)를 참조하면, 에칭의 공정이 종료한 후, 제1 레지스트 PR1 및 제2 레지스트 PR2는 박리되어, 도전박(40)의 양 주면은 전면적으로 노출되어 있다.
도 4의 (B)를 참조하면, 1개의 블록(42)의 내부에는, 1개의 회로 장치를 구성하는 복수 개의 도전 패턴(11)으로 이루어지는 유닛(45)이 형성되어 있다. 구체적으로는, 4개의 유닛(45)이 매트릭스 형상으로 2행 2열로 정렬되어 있다. 또한, 격자 형상으로 블록(42)의 내부를 연장하는 제1 분리 홈(41A)에 의해 각 유닛(45)은 분리되어 있다. 이 유닛(45)의 개수는 유닛의 크기 등에 따라서 증감시킬 수 있다. 1개의 유닛(45)의 내부에서는, 각 도전 패턴(11)은 제1 분리 홈(41B, 41C)에 의해 볼록형으로 분리되어 있다.
또한, 후의 다이싱의 공정에서 위치 정렬을 행하기 위해서, 각 유닛(45)의 경계에 위치하는 개소에는, 정렬 마크(47)가 형성되어 있다. 이 정렬 마크(47)는 다른 도전 패턴(11)과 마찬가지로, 분리 홈(41)이 형성됨으로써 볼록 형상으로 돌출되어 있다. 그리고, 후의 이면 에칭을 행하는 공정에서, 밀봉을 행하는 수지의 이면으로부터 외부에 노출되어, 위치 정렬을 행하기 위한 시각적 인식 개소로서 이용된다.
도 4의 (C)를 참조하면, 도전박(40)의 이면에는 전술한 제1 분리 홈보다도 폭이 좁은 제2 분리 홈(51) 등이 형성되어 있다. 구체적으로는, 각 유닛(45)의 사 이를 연장하도록, 제2 분리 홈(51A1 및 51A2)이 격자 형상으로 연장하고 있다. 제2 분리 홈(51A1 및 51A2)의 평면적인 위치는, 전술한 제1 분리 홈(41A)의 위치에 대응하고 있다. 또한 유닛(45)의 내부에서는, 전술한 제1 분리 홈(41B, 41C)에 대응한 개소에, 제2 분리 홈(51B, 51C)이 형성되어 있다.
본 발명의 제2 공정은, 도 5의 (A)의 단면도 및 도 5의 (B)의 평면도에 도시한 바와 같이, 각 유닛(45)의 원하는 도전 패턴(11)에 회로 소자(12)를 고착하고, 각 유닛(45)의 회로 소자(12)의 전극과 원하는 도전 패턴(11)을 전기적으로 접속하는 접속 수단을 형성하는 데에 있다.
회로 소자(12)로서는, 트랜지스터, 다이오드, IC 칩 등의 반도체 소자, 칩 컨덴서, 칩 저항 등의 수동 소자이다. 또한 두께가 두꺼워지기는 하지만, CSP, BGA 등도 실장할 수 있다. 또한, 본 공정에서는 회로 소자(12)와 도전 패턴(11)을 전기적으로 접속하는 금속 세선(14)을 형성한다.
본 발명의 제3 공정은, 도 6에 도시한 바와 같이, 각 유닛(45)의 회로 소자(12)를 일괄하여 피복하고, 분리 홈(41)에 충전되도록 밀봉 수지(13)로 몰드하는 데에 있다.
본 공정에서는, 밀봉 수지(13)는 회로 소자(12) 및 복수의 도전 패턴(11)을 피복한다. 또한, 도전 패턴(11) 사이의 분리 홈(41)에는 밀봉 수지(13)가 충전되어 도전 패턴(11) 측면의 만곡 구조와 감합(嵌合)하여 강고하게 결합한다. 그리고 밀봉 수지(13)에 의해 도전 패턴(11)이 지지되어 있다. 또한 본 공정에서는, 트랜스퍼 몰드, 주입 몰드, 또는 디핑에 의해 실현할 수 있다. 수지 재료로서는 에폭 시 수지 등의 열 경화성 수지를 트랜스퍼 몰드로 실현할 수 있고, 폴리이미드 수지, 폴리페닐렌설파이드 등의 열가소성 수지는 주입 몰드로 실현할 수 있다.
본 발명의 제4 공정은, 도 7 및 도 8에 도시한 바와 같이, 각 도전 패턴(11)을 전기적으로 분리하는 데에 있다. 구체적으로는, 제1 분리 홈(41A, 41B, 41C)에 충전된 밀봉 수지(13)가 외부에 노출될 때까지, 도전박(40)을 이면으로부터 제거한다. 본 형태에서는 웨트 에칭에 의해, 도전박(40)의 제거를 행한다. 도전박(40)의 이면을 제거하기 위한 방법으로서는, 2가지의 방법이 생각된다. 제1 방법은 에칭 마스크로서의 레지스트를 이용하여, 선택적으로 도전박(40)의 이면을 피복하고 나서 에칭을 행하는 방법이다. 제2 방법은 에칭 마스크를 이용하지 않고서 도전박(40)을 이면으로부터 에칭하는 방법이다.
도 7을 참조하여, 전술한 제1 방법을 상술한다. 도 7의 (A)는 에칭을 행하기 전의 도전박(40)의 상태를 도시하는 단면도이고, 도 7의 (B)는 본 공정의 에칭을 행한 후의 도전박(40)의 상태를 도시하는 단면도이다.
도 7의 (A)를 참조하면, 도전박(40)의 이면에 선택적으로 레지스트 PR3을 형성한다. 레지스트 PR3에는 개구부가 형성되고, 각 개구부로부터는 제2 분리 홈(51A1∼51C) 및 그 주변부의 도전박(40)의 이면이 노출되어 있다. 즉, 레지스트 PR3에 형성되는 개구부의 폭은, 제2 분리 홈보다도 넓게 형성된다.
또한, 제2 분리 홈(51A1 및 51A2)에 대해서는, 레지스트 PR3에 형성한 하나의 개구부로부터 양방의 분리 홈이 노출되어 있다. 이에 의해, 본 공정의 에칭에 의해, 1개의 일체화된 제2 분리 홈(51A)이 형성된다. 그러나, 개개의 분리 홈을 개별로 레지스트 PR3으로부터 노출시키는 것도 가능하다.
상기와 같이 형성된 레지스트 PR3을 에칭 마스크로 하여, 도전박(40)의 에칭을 행한다. 이 도면에서는 에칭이 진행되는 모습을 점선으로 표시하고 있다. 레지스트 PR3으로부터 노출되는 도전박의 이면에는, 제2 분리 홈(51A1∼51C)이 형성되어 있다. 따라서, 본 공정에서의 에칭은 도전박(40)의 두께 방향으로 우선적으로 진행한다.
구체적으로는, 도전박(40)의 이면으로부터 진행하는 에칭에 의해, 제1 분리 홈(41A∼41C)에 충전된 밀봉 수지(13)가 볼록 형상으로 노출된다. 이 정도까지 에칭을 행함으로써, 각 도전 패턴(11)의 전기적 분리를 확실하게 행할 수 있다.
도 7의 (B)를 참조하면, 제1 분리 홈(41A∼41C)에 충전된 밀봉 수지(13)가 노출될 때까지, 도전박(40)의 이면의 에칭을 행한다. 본 공정에서는 제2 분리 홈(51A1∼51C)을 도전박(40)의 이면에 형성함으로써, 사이드 에칭의 양을 저감시킨 에칭을 행할 수 있다. 이것으로부터, 분리 홈이 형성된 개소에서 각 도전 패턴(11)을 확실하게 전기적으로 분리하는 것이 가능하게 된다. 또한, 사이드 에칭의 양이 작아진다는 점에서, 도전 패턴(11)의 이면의 면적을 크게 할 수 있다. 그리고 또한, 도전 패턴(11)의 이면에 부착하여 형성되는 외부 전극도 또한, 크게 형성할 수 있다. 또한, 본 공정에 의해 각각이 분리된 도전 패턴(11)은, 종래 예보다도 두껍게 형성하는 것이 가능하다. 구체적으로는, 도전 패턴(11)을 10O㎛ 정도 이상으로 두껍게 형성할 수 있다.
다음으로 도 8을 참조하여, 에칭 마스크를 이용하지 않고서 도전박(40)을 이 면으로부터 제거하여 각 도전 패턴(11)을 전기적으로 분리하는 제2 방법을 설명한다. 도 8의 (A)는 에칭을 행하기 전의 도전박(40)의 상태를 나타내는 단면도이고, 도 8의 (B)는 본 공정의 에칭을 행한 후의 도전박(40)의 상태를 나타내는 단면도이다.
도 8의 (A)를 참조하면, 전술한 공정에서 미리 도전박(40)의 이면에는 제2 분리 홈(51A1∼51C)이 형성되어 있다. 따라서, 마스크를 이용하지 않고서 도전박(40)의 이면을 에칭한 경우에도, 이들 제2 분리 홈이 형성된 영역으로부터 우선적으로 에칭이 진행된다. 이 도면에서는 이 에칭이 진행되는 모습을 점선으로 도시하고 있다. 이 점선의 상태로부터, 제1 분리 홈(41A∼41C)의 하방에 대응하는 영역의 에칭의 진행량이, 다른 영역보다도 많음을 알 수 있다. 여기서도, 제1 분리 홈(41A∼41C)에 충전된 밀봉 수지(12)가 볼록 형상으로 노출될 때까지 에칭이 행하여진다.
도 8의 (B)를 참조하면, 제1 분리 홈(41A∼41C)에 충전된 밀봉 수지가 외부에 노출될 때까지, 도전박(40)의 이면의 에칭을 행한다. 전술한 바와 같이, 제2 분리 홈(51)이 형성된 영역으로부터 에칭이 우선적으로 진행되는 점에서, 제1 분리 홈(41)으로부터 노출되는 밀봉 수지보다도, 도전 패턴(11)의 이면 쪽이 외부로 돌출되는 구성으로 된다. 이러한 제2 에칭 방법에서도, 전술한 제1 방법과 마찬가지의 효과를 발휘할 수 있다. 또한, 종래 예와 비교하면, 도전 패턴(11)의 이면에 평탄한 면을 넓게 형성할 수 있다.
전술한 공정이 종료된 후에는, 각 유닛(45)의 이면을 레지스트(16)로 피복한 후에, 레지스트(16)로부터 노출되는 도전 패턴(11)의 이면에 외부 전극(15)을 형성한다. 이에 의해, 도 1에 도시하는 바와 같은 단면 형상을 얻는다.
본 발명의 제5 공정은 도 9에 도시한 바와 같이, 밀봉 수지(13)를 각 유닛(45)마다 다이싱에 의해 분리하는 데에 있다.
본 공정에서는, 다이싱 블레이드(49)로 각 유닛(45) 사이의 다이싱 라인을 따라서 분리 홈(41)의 밀봉 수지(13)를 다이싱하여, 개별의 회로 장치로 분리한다. 본 공정에서는, 다이싱 라인에는 분리 홈(41)에 충전된 밀봉 수지(13)밖에 존재하지 않기 때문에, 다이싱 블레이드(69)의 마모가 적고, 금속 버(burr)도 발생하지 않아 매우 정확한 외형으로 다이싱할 수 있는 특징이 있다. 상술하면, 각 유닛(45) 사이에 형성된 제2 분리 홈(51A)(도 8의 (B) 참조)의 중간부를 따라서 상기 다이싱은 행해진다. 또한, 앞 공정에서 형성된 정렬 마크(47)를 시각적으로 인식한 후에, 본 공정의 분할은 행해진다.
<제3 실시 형태>
본 형태에서는 도 10 및 도 11을 참조하여, 다른 형태의 회로 장치의 제조 방법을 설명한다. 본 형태의 회로 장치의 제조 방법은, 전술한 제2 실시 형태와 기본적으로는 마찬가지이며, 상위점은 도전 패턴(11) 및 제1 분리 홈(41)을 피복하는 피복 수지(61)가 형성되는 점에 있다. 이 상위점을 중심으로 이하에 본 형태의 회로 장치의 제조 방법을 설명한다.
도 10의 (A)를 참조하면, 표면에 제1 분리 홈(41)이 형성되고, 이면에 제2 분리 홈(42)이 형성된 도전박(40)을 준비한다. 여기서는, 표면에 3개의 제1 분리 홈(41A∼41C)이 형성되고, 이들 제1 분리 홈(41)의 위치에 대응한 도전박(40)의 이면에 제2 분리 홈(51)이 형성되어 있다. 이들 분리 홈의 형성 방법은 전술한 제2 실시 형태와 마찬가지이다.
도 10의 (B)를 참조하면, 제1 분리 홈(41)을 포함시킨 도전박(40)의 표면이 피복되도록 피복 수지(61)를 형성한다. 피복 수지(61)의 형성 방법으로서는, 반고(半固) 형상의 수지를 도전박(40)의 표면에 도포하는 방법과, 시트 형상의 수지막을 도전박(40)의 표면에 적층시키는 방법의 2가지의 방법이 생각된다. 또한, 전기적 접속 영역으로 되는 영역의 도전박(40)의 표면이 노출되도록, 개구부(62)를 형성한다.
도 10의 (C)를 참조하면, 이전 공정에서 형성된 피복 수지(61)의 표면에 접착제를 통하여 회로 소자(12)를 고착한다. 여기서는, LSI인 하나의 회로 소자(12)가 고착되어 있지만, 다른 종류의 회로 소자를 복수 개 고착시키는 것도 가능하다. 피복 수지(61)로부터 노출되는 부분의 도전박(40)의 표면은, 금속 세선(14)을 통하여 회로 소자(12)와 전기적으로 접속된다. 또한, 회로 소자(12) 및 금속 세선(14)이 피복되도록 밀봉 수지(13)를 형성한다.
계속해서, 도 11을 참조하면, 도전박(40)을 이면으로부터 제거함으로써, 제1 분리 홈(41)에 충전된 피복 수지(61)를 외부에 노출시키고, 각 도전 패턴(11)을 전기적으로 분리한다.
도 11의 (A)에서는, 도전박(40)의 이면에 선택적으로 레지스트 PR3을 형성하여, 도전박(40)의 에칭을 행하고 있다. 또한, 도 11의 (B)에서는 마스크가 없는 에칭을 행함으로써, 각 도전 패턴(11)의 분리를 행하고 있다. 여기서도, 제1 분리 홈(41A∼41C)에 충전된 밀봉 수지(12)가 볼록 형상으로 노출될 때까지, 도전박(40)의 에칭을 행하고 있다. 다른 공정은 전술한 제2 실시 형태와 마찬가지이다.
본 공정에 따르면, 회로 소자(12)의 하방에 전극이 형성된다. 또한, 도 1이나 도 2에 도시한 회로 장치와 마찬가지로, 금속 세선(14)의 하방을 연장하는 배선부(11C)를 본 형태의 제조 방법에 의해 제조되는 회로 장치에 내장시킬 수도 있다. 또한, 본 형태에서는 분리 홈(41)에 충전된 피복 수지(61)가 이면으로부터 외부에 노출되어 있다.
본 발명의 회로 장치의 제조 방법에 따르면, 도전박의 이면에 제2 분리 홈을 형성함으로써, 각 도전 패턴의 전기적인 분리를 확실하게 행할 수 있다. 또한, 분리 홈에 상당하는 도전박의 두께 방향으로 우선적으로 에칭을 진행시킴으로써, 분리 홈의 양측에 있는 각 도전 패턴을 두껍게 형성하는 것이 가능해지고, 회로 장치 전체의 열적인 특성을 향상시키는 것이 가능하게 된다. 그리고 또한, 제2 분리 홈은, 제1 분리 홈을 형성하는 공정에서 동시에 형성하는 것이 가능하기 때문에, 공정 수의 증가를 억제하여 본 발명을 실현할 수 있다. 또한, 전극의 이면의 면적을 확보할 수 있고, 땜납 실장부도 확보할 수 있다.
또한, 본 발명의 회로 장치에 따르면, 도 8의 (A)와 같이 에치백 처리하면, 볼록부 주위에 위치하는 각부가 둥글게 된다. 이 때문에, 이면에 도포하는 절연 피막은, 그 각부도 포함시켜 실질적으로 그 막 두께를 균일하게 할 수 있다. 또 한, 도전 패턴(11)의 이면의 각부가 라운딩을 띤 형상으로 됨으로써, 도전 패턴(11)을 피복하는 레지스트의 형성을 용이하게 할 수 있는 이점이 있다.

Claims (18)

  1. 도전박을 준비하는 공정과,
    상기 도전박의 표면에 제1 분리 홈을 형성함으로써, 볼록 형상으로 돌출되는 도전 패턴을 형성하는 공정과,
    상기 제1 분리 홈에 대응하는 개소의 상기 도전박의 이면에 제2 분리 홈을 형성하는 공정과,
    상기 도전 패턴에 전기적으로 회로 소자를 접속하는 공정과,
    상기 제1 분리 홈에 충전되어 상기 회로 소자를 피복하도록 밀봉 수지를 형성하는 공정과,
    상기 제1 분리 홈에 충전된 상기 밀봉 수지가 노출될 때까지 상기 도전박의 이면을 제거하는 공정을 포함하는 것을 특징으로 하는 회로 장치의 제조 방법.
  2. 표면에 제1 분리 홈에 의해 볼록 형상으로 돌출되는 도전 패턴이 형성되고, 상기 제1 분리 홈에 대응하는 개소의 이면에 제2 분리 홈이 형성된 도전박을 준비하는 공정과,
    상기 도전 패턴에 전기적으로 회로 소자를 접속하는 공정과,
    상기 제1 분리 홈에 충전되어 상기 회로 소자를 피복하도록 밀봉 수지를 형성하는 공정과,
    상기 제1 분리 홈에 충전된 상기 밀봉 수지가 노출될 때까지 상기 도전박의 이면을 제거하는 공정을 포함하는 것을 특징으로 하는 회로 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 분리 홈 및 상기 제2 분리 홈은, 웨트 에칭에 의해 동시에 형성되는 것을 특징으로 하는 회로 장치의 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 도전박을 두께 방향으로 관통하는 관통 홀을 형성하고,
    상기 제1 분리 홈, 상기 제2 분리 홈 및 상기 관통 홀은, 웨트 에칭에 의해 동시에 형성되는 것을 특징으로 하는 회로 장치의 제조 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 도전박의 이면의 제거는, 상기 제2 분리 홈이 노출되도록 상기 도전박의 이면을 선택적으로 피복하는 에칭 마스크를 통한 웨트 에칭에 의해 행하는 것을 특징으로 하는 회로 장치의 제조 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 도전박의 이면을 전면적으로 에칭함으로써, 상기 제1 분리 홈에 충전된 상기 절연성 수지를 노출시키는 것을 특징으로 하는 회로 장치의 제조 방법.
  7. 제1항 또는 제2항에 있어서,
    복수 개의 상기 도전 패턴에 의해 1개의 회로 장치를 구성하는 유닛이 구성되고,
    상기 유닛은 상기 도전박의 표면에 복수 개가 형성되고,
    상기 유닛끼리의 사이에 형성되는 상기 제1 분리 홈에 대응하는 영역의 상기 도전박의 이면에는, 복수의 상기 제2 분리 홈을 형성하는 것을 특징으로 하는 회로 장치의 제조 방법.
  8. 제1항 또는 제2항에 있어서,
    상기 제1 분리 홈을 포함한 상기 도전박의 표면을 피복 수지로 피복하고,
    상기 피복 수지로부터 부분적으로 노출되는 상기 도전 패턴과 상기 회로 소자를 전기적으로 접속하는 것을 특징으로 하는 회로 장치의 제조 방법.
  9. 적어도 아일랜드 및 상기 아일랜드에 근접하여 형성된 패드를 구성하는 복수의 도전 패턴과, 상기 아일랜드에 실장되고, 상기 패드와 전기적으로 접속된 회로 소자와, 상기 도전 패턴의 이면을 노출시키고 상기 회로 소자 및 상기 도전 패턴을 밀봉하는 절연 수지를 구비하는 회로 장치로서,
    상기 도전 패턴끼리를 이격시키는 분리 홈으로부터 상기 절연 수지가 외부로 돌출되고,
    상기 도전 패턴의 이면과 측면이 연속하는 각부는 매끄럽게 형성되는 것을 특징으로 하는 회로 장치.
  10. 제9항에 있어서,
    상기 도전 패턴으로 이루어지는 배선부가 형성되고,
    상기 배선부는 평면적으로 서로 다른 개소에 전기적 접속 영역을 갖는 것을 특징으로 하는 회로 장치.
  11. 제9항에 있어서,
    상기 도전 패턴으로 이루어지는 배선부에 의해 전기적으로 접속되는 복수 개의 상기 회로 소자가 내장되는 것을 특징으로 하는 회로 장치.
  12. 제9항에 있어서,
    상기 도전 패턴 및 상기 절연성 수지의 이면은 레지스트에 의해 피복되고,
    상기 레지스트에 형성된 개구부로부터 상기 도전 패턴의 평탄면이 노출되는 것을 특징으로 하는 회로 장치.
  13. 하프 에칭에 의해 형성된 제1 분리 홈에 의해 볼록 형상으로 돌출된 도전 패턴이 일 주면에 형성되고,
    상기 제1 분리 홈에 대응하는 영역의 다른 주면에, 제2 분리 홈을 구비하는 것을 특징으로 하는 판상체.
  14. 제13항에 있어서,
    복수의 상기 도전 패턴에 의해 1개의 회로 장치를 구성하는 유닛이 형성되고,
    상기 일 주면에는 상기 유닛이 매트릭스 형상으로 배치되는 것을 특징으로 하는 판상체.
  15. 제14항에 있어서,
    복수 개의 상기 유닛으로 이루어지는 블록이 상기 일 주면에 형성되고,
    상기 블록의 내부에 상기 제1 분리 홈에 의해 볼록 형상으로 형성되는 위치 정렬 마크가 형성되는 것을 특징으로 하는 판상체.
  16. 제13항에 있어서,
    상기 제2 분리 홈은 상기 제1 분리 홈보다도 얕은 것을 특징으로 하는 판상체.
  17. 제13항에 있어서,
    상기 제1 분리 홈은 실질적으로 동일한 폭으로 형성되는 것을 특징으로 하는 판상체.
  18. 제13항에 있어서,
    파워계의 소자가 고착될 예정인 상기 도전 패턴에 인접하는 상기 제1 분리 홈은, 다른 제1 분리 홈보다도 넓게 형성되는 것을 특징으로 하는 판상체.
KR1020050039160A 2004-05-20 2005-05-11 회로 장치 및 그 제조 방법과 판상체 KR100680666B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00150362 2004-05-20
JP2004150362A JP4353853B2 (ja) 2004-05-20 2004-05-20 回路装置の製造方法および板状体

Publications (2)

Publication Number Publication Date
KR20060046043A true KR20060046043A (ko) 2006-05-17
KR100680666B1 KR100680666B1 (ko) 2007-02-09

Family

ID=35375712

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050039160A KR100680666B1 (ko) 2004-05-20 2005-05-11 회로 장치 및 그 제조 방법과 판상체

Country Status (5)

Country Link
US (1) US7476972B2 (ko)
JP (1) JP4353853B2 (ko)
KR (1) KR100680666B1 (ko)
CN (1) CN100463127C (ko)
TW (1) TWI267153B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100977209B1 (ko) * 2008-10-30 2010-08-20 윌테크놀러지(주) 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법
KR20210151194A (ko) * 2019-05-31 2021-12-13 아오이 전자 주식회사 반도체 장치 및 반도체 장치의 제조 방법

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8163604B2 (en) * 2005-10-13 2012-04-24 Stats Chippac Ltd. Integrated circuit package system using etched leadframe
US7537965B2 (en) * 2006-06-21 2009-05-26 Delphi Technologies, Inc. Manufacturing method for a leadless multi-chip electronic module
TWI324815B (en) * 2006-12-28 2010-05-11 Advanced Semiconductor Eng Recyclable stamp device and recyclable stamp process for wafer bond
US7777310B2 (en) * 2007-02-02 2010-08-17 Stats Chippac Ltd. Integrated circuit package system with integral inner lead and paddle
US8018064B2 (en) * 2007-05-31 2011-09-13 Infineon Technologies Ag Arrangement including a semiconductor device and a connecting element
DE102007031490B4 (de) * 2007-07-06 2017-11-16 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls
US8274176B2 (en) 2007-07-13 2012-09-25 Samsung Electronics Co., Ltd. Power supply apparatus
US8350407B2 (en) 2007-07-13 2013-01-08 Samsung Electronics Co., Ltd. High voltage power supply apparatus
US7807498B2 (en) * 2007-07-31 2010-10-05 Seiko Epson Corporation Substrate, substrate fabrication, semiconductor device, and semiconductor device fabrication
JP5109740B2 (ja) * 2008-03-18 2012-12-26 株式会社デンソー 電子装置およびその製造方法
WO2010070964A1 (ja) * 2008-12-16 2010-06-24 株式会社村田製作所 回路モジュール及びその管理方法
JP5529494B2 (ja) * 2009-10-26 2014-06-25 株式会社三井ハイテック リードフレーム
US20110108966A1 (en) * 2009-11-11 2011-05-12 Henry Descalzo Bathan Integrated circuit packaging system with concave trenches and method of manufacture thereof
TWI420630B (zh) * 2010-09-14 2013-12-21 Advanced Semiconductor Eng 半導體封裝結構與半導體封裝製程
US8519519B2 (en) * 2010-11-03 2013-08-27 Freescale Semiconductor Inc. Semiconductor device having die pads isolated from interconnect portion and method of assembling same
US8501517B1 (en) 2012-04-09 2013-08-06 Freescale Semiconductor, Inc. Method of assembling pressure sensor device
KR101374145B1 (ko) * 2012-04-19 2014-03-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US9911685B2 (en) * 2012-11-09 2018-03-06 Amkor Technology, Inc. Land structure for semiconductor package and method therefor
KR20140060390A (ko) 2012-11-09 2014-05-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 랜드 및 그 제조 방법과 이를 이용한 반도체 패키지 및 그 제조 방법
US9824958B2 (en) * 2013-03-05 2017-11-21 Infineon Technologies Austria Ag Chip carrier structure, chip package and method of manufacturing the same
KR101665242B1 (ko) 2015-03-20 2016-10-11 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
CN107924883B (zh) * 2015-08-20 2020-07-14 三菱电机株式会社 电力用半导体装置
US11887916B2 (en) 2020-09-09 2024-01-30 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
JP3778773B2 (ja) 2000-05-09 2006-05-24 三洋電機株式会社 板状体および半導体装置の製造方法
JP2001250884A (ja) * 2000-03-08 2001-09-14 Sanyo Electric Co Ltd 回路装置の製造方法
JP3883784B2 (ja) 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
JP3561683B2 (ja) * 2000-09-04 2004-09-02 三洋電機株式会社 回路装置の製造方法
JP3600131B2 (ja) 2000-09-04 2004-12-08 三洋電機株式会社 回路装置の製造方法
JP3609737B2 (ja) * 2001-03-22 2005-01-12 三洋電機株式会社 回路装置の製造方法
DE10341186A1 (de) * 2003-09-06 2005-03-31 Martin Michalk Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100977209B1 (ko) * 2008-10-30 2010-08-20 윌테크놀러지(주) 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법
KR20210151194A (ko) * 2019-05-31 2021-12-13 아오이 전자 주식회사 반도체 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
CN100463127C (zh) 2009-02-18
JP4353853B2 (ja) 2009-10-28
US7476972B2 (en) 2009-01-13
TW200539367A (en) 2005-12-01
CN1700431A (zh) 2005-11-23
JP2005332999A (ja) 2005-12-02
KR100680666B1 (ko) 2007-02-09
US20050260796A1 (en) 2005-11-24
TWI267153B (en) 2006-11-21

Similar Documents

Publication Publication Date Title
KR100680666B1 (ko) 회로 장치 및 그 제조 방법과 판상체
KR101291289B1 (ko) 반도체 패키지 및 그 제조 방법
KR100661948B1 (ko) 회로 장치 및 그의 제조 방법
CN101593736B (zh) 半导体装置及其制造方法
KR101614960B1 (ko) 반도체 다이 어셈블리 및 반도체 다이 준비 방법
US6476331B1 (en) Printed circuit board for semiconductor package and method for manufacturing the same
KR100407595B1 (ko) 반도체 장치 및 그 제조 방법
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
US8673690B2 (en) Method for manufacturing a semiconductor device and a semiconductor device
JP4093818B2 (ja) 半導体装置の製造方法
KR100613793B1 (ko) 회로 장치 및 그 제조 방법
CN114005799A (zh) 半导体封装及用于制造半导体封装的方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
KR100662686B1 (ko) 회로 장치 및 그 제조 방법
JP2005286057A (ja) 回路装置およびその製造方法
US20050263482A1 (en) Method of manufacturing circuit device
WO2012077060A1 (en) Substrate for integrated circuit package with selective exposure of bonding compound and method of making thereof
US20130130439A1 (en) Formed metallic heat sink substrate, circuit system, and fabrication methods
US8053281B2 (en) Method of forming a wafer level package
JP4592413B2 (ja) 回路装置
JP2006156574A (ja) 回路装置およびその製造方法
KR100662687B1 (ko) 회로 장치 및 그 제조 방법
KR20010103565A (ko) 판형체, 리드 프레임 및 반도체 장치의 제조 방법
KR100874047B1 (ko) 회로 장치 및 그 제조 방법
KR100593763B1 (ko) 회로 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee