KR20060043719A - 광학 반도체 장치 제조 방법, 패키지 몰딩 지그, 패키지몰딩 지그 제조 방법 및 패키지 몰딩 지그용 제조 기구 - Google Patents

광학 반도체 장치 제조 방법, 패키지 몰딩 지그, 패키지몰딩 지그 제조 방법 및 패키지 몰딩 지그용 제조 기구 Download PDF

Info

Publication number
KR20060043719A
KR20060043719A KR1020050022019A KR20050022019A KR20060043719A KR 20060043719 A KR20060043719 A KR 20060043719A KR 1020050022019 A KR1020050022019 A KR 1020050022019A KR 20050022019 A KR20050022019 A KR 20050022019A KR 20060043719 A KR20060043719 A KR 20060043719A
Authority
KR
South Korea
Prior art keywords
molding jig
thermoplastic resin
package molding
package
optical semiconductor
Prior art date
Application number
KR1020050022019A
Other languages
English (en)
Other versions
KR100635401B1 (ko
Inventor
마사끼 아다찌
마사하루 야마나까
후미히데 나가시마
다쯔히꼬 나가후찌
다까오 아베
마사요시 하라다
히로후미 한세이
히로나리 고쯔보
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20060043719A publication Critical patent/KR20060043719A/ko
Application granted granted Critical
Publication of KR100635401B1 publication Critical patent/KR100635401B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00Moulds or cores; Details thereof or accessories therefor
    • B29C33/38Moulds or cores; Details thereof or accessories therefor characterised by the material or the manufacturing process
    • B29C33/3842Manufacturing moulds, e.g. shaping the mould surface by machining
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C33/00Moulds or cores; Details thereof or accessories therefor
    • B29C33/38Moulds or cores; Details thereof or accessories therefor characterised by the material or the manufacturing process
    • B29C33/40Plastics, e.g. foam or rubber
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C39/00Shaping by casting, i.e. introducing the moulding material into a mould or between confining surfaces without significant moulding pressure; Apparatus therefor
    • B29C39/02Shaping by casting, i.e. introducing the moulding material into a mould or between confining surfaces without significant moulding pressure; Apparatus therefor for making articles of definite length, i.e. discrete articles
    • B29C39/10Shaping by casting, i.e. introducing the moulding material into a mould or between confining surfaces without significant moulding pressure; Apparatus therefor for making articles of definite length, i.e. discrete articles incorporating preformed parts or layers, e.g. casting around inserts or for coating articles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Led Device Packages (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)

Abstract

본 발명의 광학 반도체 장치 제조 방법은 리드 프레임의 제1 리드 부분의 말단부 상에 제공되고 리드 프레임의 제2 리드 부분의 말단부와 전기적으로 연결된 광학 반도체를 준비하는 단계와, 광학 반도체 장치의 패키지의 외형에 상응하는 오목 부분을 갖는 패키지 몰딩 지그를 준비하기 위해 열가소성 수지를 디프 드로잉 성형하는 단계와, 패키지 몰딩 지그의 오목 부분 내부에 리드 부분의 말단부를 삽입하여 위치 설정 및 고정하는 단계와, 패키지 몰딩 지그의 오목 부분 내에 패키징 수지를 채우는 단계를 포함한다.
광학 반도체 장치, 리드 프레임, 수지, 패키지 몰딩 지그, 디프 드로잉 성형

Description

광학 반도체 장치 제조 방법, 패키지 몰딩 지그, 패키지 몰딩 지그 제조 방법 및 패키지 몰딩 지그용 제조 기구 {METHOD OF MANUFACTURING OPTICAL SEMICONDUCTOR DEVICE, PACKAGE MOLDING JIG, METHOD OF MANUFACTURING PACKAGE MOLDING JIG AND MANUFACTURING APPARATUS FOR PACKAGE MOLDING JIG}
도1은 관련 기술 분야의 패키지 몰딩 지그의 사시도이다.
도2는 관련 기술 분야의 패키지 몰딩 지그 및 리드 프레임이 제위치에 위치 설정되어 고정되는 방법을 도시한 도면이다.
도3은 본 발명의 제조 방법이 적용된 원형 타입 LED 램프의 제조 단계를 도시한 블록도이다.
도4는 원형 타입 LED 램프의 사시도이다.
도5는 리드 프레임의 필수적인 부분의 평면도이다.
도6은 본 발명에서 사용하기 위한 패키지 몰딩 지그의 사시도이다.
도7은 패키지 몰딩 지그용 제조 기구의 일반적인 도면이다.
도8a 내지 도8d는 디프 드로잉 성형 작업을 도시하기 위한 단면도이다.
도9는 위치 설정 수단 및 고정 수단의 다른 실시예를 도시하기 위한 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
3 : 리드 프레임
4 : 발광 요소
5 : 결합 와이어
7 : 지지 세그먼트
106 : 패키지 몰딩 지그
107 : 박판
108 : 다이 본체
[문헌1] 일본 특허 출원 제P2004-78316호
[문헌2] 일본 공개 특허 공보 제7-183440호
본 출원은 2004년 3월 18일에 출원된 일본 특허 출원 제P2004-78316호에 근거하여 그 우선권을 주장하며, 그 전체 내용이 참조로써 본원에 합체된다.
본 발명은 패키지 몰딩 지그와, 패키지 몰딩 지그를 제조하는 방법과, 광학 반도체 장치를 제조하는 방법 및 광학 반도체 장치의 제작에 사용되는 패키지 몰딩 지그용 제조 기구에 관한 것이다.
관련 기술 분야에서, 에폭시 수지 등의 주 구성 요소로 구성된 열가소성 수지를 사용하여 캐스팅 또는 이송 성형(transfer molding)에 의해 형성된, LED 등의 광학 반도체 장치용 패키지를 제공하려는 시도가 행해져 왔다.
이런 광학 반도체 장치 중에서, 차량의 정보 표시판과 정지 램프 등의 다양한 적용예에서 사용하기 위해, 원형(쉘 형상) 타입 LED 램프는 광학 반도체 요소(발광 요소)가 리드 프레임의 리드 부분의 말단부 상에 연결되어 고정되고, 발광 요소 및 인접 리드 부분의 말단부가 와이어 결합에 의해 전기적으로 연결되고, 반투명한 에폭시 수지가 캐스팅에 의해 채워짐으로써 주어진 형상으로 패키지를 형성하도록 제조되는 것이 일반적으로 실시되어 왔다. 이런 캐스팅은 수지로 이루어진 다이를 사용함으로써 렌즈 부분을 형성하는 방법이고, 폭넓게 다양한 렌즈 형상으로 원형 타입 LED 램프를 제조하기에 적합하다.
이런 에폭시 수지를 캐스팅하기 위해 사용되는 다이, 즉 패키지 몰딩 지그는 일반적으로 열가소성 수지 중에서 폴리메틸펜텐(polymethypentene, 상표명 TPX)을 사용하여 상기 설명된 반도체 장치의 제조 공정으로부터 분리된 공정으로 사출 성형에 의해 제조된다.
또한, 패키지 몰딩 지그를 사용하는 에폭시 수지의 캐스팅은 발광 요소가 와이어 결합에 의해 연결되고, 에폭시 수지가 패키지 몰딩 지그 내에 채워지고, 발광 요소가 장착된 리드 프레임의 말단부가 주어진 깊이로 패키지 몰딩 지그 내에 침지된 후 실행된다. 이어서, 에폭시 수지를 경화시키도록, 패키지 몰딩 지그는 100℃ 내지 140℃의 온도로 고온 경화로 내에 위치되고, 경화를 위해 패키지 몰딩 지그에 열이 가해진다.
에폭시 수지가 경화된 후, 패키지 몰딩 지그는 리드 프레임으로부터 제거되 고 이어서 패키지 몰딩부로부터 제거되어, 주어진 형상을 갖는 원형 타입 LED 램프를 얻는다. 이어서, 리드 프레임은 주어진 형상으로 가공 처리되고 전기적 시험을 받고 시험에서 수용된 제품은 이송을 위해 패키지된다.
또한, 상기 설명된 캐스팅 방법에 의해 이행된 패키지 몰딩에서 사용하기 위한 패키지 몰딩 지그는 캐스팅될 렌즈 형상에 따라 변경되어 20 내지 30회 동안 반복적으로 사용되고, 그 후 버려진다.
이런 관련 기술 분야의 캐스팅 지그는 예를 들면, 일본 공개 특허 공보 제7-183440호에 개시되어 있다.
상기한 바와 같이, 관련 기술 분야의 원형 타입 LED 램프의 제조 공정에서, 캐스팅되는 동안, 사출 성형에 의해 제조된 패키지 몰딩 지그는 원재료로서 열가소성 수지를 사용하여 만들어진다. 패키지 몰딩 지그가 원형 타입의 LED 램프의 렌지 형상을 위한 몰딩 다이로서 역할을 하고 제조될 원형 타입 LED 램프는 매우 다양한 렌즈 형상을 갖기 때문에, 패키지 몰딩 지그는 제조될 원형 타입 LED 램프의 렌즈 형상에 합치되게 준비될 필요가 있다. 따라서, 사출 성형에 의해 이런 패키지 몰딩 지그를 제작하기 위해 렌즈 형상에 따른 다수의 사출 성형 다이가 제작되야만 하고, 결국 제작에서 노동 시간 및 비용을 증가시킨다. 또한, 이런 사출 성형 다이를 저장하기 위한 공간도 요구된다.
또한, 제조된 패키지 몰딩 지그는 제작에서 상승된 비용으로 인해 제조 비용의 증가를 발생시키고, 따라서, 비용 감소의 관점에서 원형 타입 LED 램프를 제조 할 때, 하나의 패키지 몰딩 지그는 20회 내지 30회 동안 사용되야만 한다. 따라서, 제조될 원형 타입 LED 램프의 렌즈 형상에 따라 다수의 패키지 몰딩 지그의 저장을 위한 장소를 확보할 필요가 있다. 이뿐만 아니라, 패키지 몰딩 지그에 원재료로서 통상적으로 사용되는 폴리메틸펜텐은 결정성 수지이므로, 열이력(thermal history)이 인가되는 매 시간 동안 결정화로 인해 수축이 발생되어 치수 정확성에서 편차를 발생시킨다. 따라서, 패키지 몰딩 지그의 치수 정확성은 패키지 몰딩 지그가 원형 타입 LED 램프를 제조하는 데 사용될 때의 초기값과 패키지 몰딩 지그가 원형 타입 LED 램프를 제조하는 데 사용될 때의 20번째의 값에서 차이를 나타낸다. 따라서, 제조된 원형 타입 LED 램프의 렌즈 형상에서 그리고 원형 타입 LED 램프의 발광 요소의 위치에서 편차가 발생되어, 안정된 방식으로 제품의 질을 유지하는 데 어려움을 발생시킬 우려가 있다.
또한, 관련 기술 분야의 원형 타입 LED 램프의 제조 공정 중, 캐스팅이 수행되고 패키지로서 작용하는 에폭시 수지(밀봉 수지)가 경화되도록 경화 공정이 이행되고 패키지 몰딩 지그가 제거된 후, 리드 프레임은 가공 처리 단계 및 검사 단계와 같은 사전 공정을 받아야 한다. 이런 사전 공정 또는 처리 작업에 이은 사전 공정 중에, 제품의 렌즈 부분이 부주의한 손상으로 인해 제품의 결함을 발생시킬 가능성이 존재한다.
본 발명의 한 태양은 리드 프레임의 제1 리드 부분의 말단부 상에 제공되고 리드 프레임의 제2 리드 부분의 말단부와 전기적으로 연결된 광학 반도체를 준비하 는 단계와, 광학 반도체 장치의 패키지의 외형에 상응하는 오목 부분을 갖는 패키지 몰딩 지그를 준비하기 위해 열가소성 수지를 디프 드로잉 성형하는 단계와, 패키지 몰딩 지그의 오목 부분 내부에 리드 부분의 말단부를 삽입하여 위치 설정 및 고정하는 단계와, 패키지 몰딩 지그의 오목 부분 내에 패키징 수지를 채우는 단계를 포함하는 광학 반도체 장치를 제조하는 방법에 관한 것이다.
본 발명의 다른 태양은 광학 반도체 장치의 패키지의 외형에 상응하는 펀치를 사용하여 디프 드로잉 성형함으로 패키지의 외형에 상응하는 오목 부분을 형성하는 열가소성 수지를 포함하는 광학 반도체 장치용 패키지 몰딩 지그에 관한 것이다.
본 발명의 또 다른 태양은 열가소성 수지를 준비하는 단계와, 광학 반도체 장치의 패키지의 외형에 상응하는 펀치를 사용함으로써 패키지의 외형에 상응하는 오목 부분을 형성하는 열가소성 수지를 디프 드로잉 성형하는 단계를 포함하는 광학 반도체 장치의 패키지 몰딩 지그를 제조하는 방법에 관한 것이다.
본 발명의 또 다른 태양은 열가소성 수지를 가열하는 가열기와, 광학 반도체 장치의 패키지의 외형에 상응하는 형상을 갖는 펀치와, 열가소성 수지를 디프 드로잉 성형하는 동안 펀치가 삽입되는 다이를 포함하는 광학 반도체 장치의 패키지 몰딩 지그용 제조 기구에 관한 것이다.
본 발명의 다양한 실시예가 첨부된 도면을 참조하여 설명된다. 동일하거나 유사한 도면 부호가 도면 전체를 통해 동일하거나 유사한 부분 또는 요소에 인가되고, 동일하거나 유사한 부분 또는 요소의 설명은 생략되거나 축약된다.
다음의 설명에서는 본 발명의 전체적인 이해를 제공하도록 구체적인 재료, 공정 및 장치와 같은 것이 상세하게 개시된다. 그러나, 본 기술 분야에서 숙련된 자에게는 본 발명이 이러한 구체적인 상세없이 실시될 수도 있다는 것은 명백할 것이다. 다른 예에서, 잘 알려진 제조 재료, 공정 및 장비는 본 발명을 불필요하게 불명료하게 하지 않도록 상세하게 설명되지 않는다.
도3은 본 발명에 따른 반도체 제조 기구를 제조하는 방법이 원형 타입 LED 램프를 제조하는 데 적용된 경우의 제조 단계의 공정도의 예이다. 처음에, 리드 프레임 상에서 다이 결합이 실행된다. 즉, 전도성 접착제가 리드 프레임의 리드 부분의 말단부 상에 코팅되고, 발광 요소의 칩이 리드 프레임에 위치되어 단단히 고정되고, 칩의 후방 표면 전극과 리드 프레임이 전기적으로 연결된다(도3의 S10과 같음). 다음에, 와이어 결합이 실행된다. 즉, 발광 요소의 칩 표면 상의 전극 및 발광 요소가 장착된 리드 부분에 인접한 다른 리드 부분의 말단부는 금박 와이어로 만들어진 결합 와이어로써 전기적으로 연결된다(S20). 이후, 와이어 결합에 의해 연결된 인접 리드 부분의 말단부는 캐스팅 방법(이후로는 "캐스팅"이라 칭함)을 이용하여 투명한 에폭시 수지로 밀봉된다(S30). 캐스팅 후, 리드 프레임은 약 100℃ 내지 140℃ 온도 분위기에서 약 1시간 동안 가열로 내에 놓여짐으로써, 에폭시 수지를 경화시킨다(S40). 경화 처리 후, 외관 검사(S50) 및 리드 가공 처리(S60)가 행해지고 리드는 납땜으로 덮히고(S70) 전기적 시험이 행해지고(S80) 합격된 제품은 이송을 위해 테이핑되고 포장된다(S90 및 S100).
도4는 이런 단계를 이행함으로써 제조된 일반적인 원형 타입 LED 램프를 도 시한다. 원형 타입 LED 램프(1)는 두 개의 리드(3A)를 포함하고, 그 말단부는 투명한 에폭시 수지로 이루어진 밀봉 수지(2)의 내부에 소정 거리를 갖고 위치되고 패키지 내에서 밀봉된다. 리드(3A)의 일 말단부는 발광 요소(4)가 다이 결합된 말단부 부분을 갖는 접시 형상으로 형성된다. 또한, 와이어 결합이 발광 요소(4)와 리드(3A)의 말단부를 서로 전기적으로 연결시키도록 결합 와이어(5)를 사용하여 실행된다. 이런 원형 타입 LED 램프(1)에서, 투명한 에폭시 수지로 만들어진 밀봉 수지(2)가 발광 요소로부터 방출된 광을 위한 렌즈로서 역할을 하는 외부 형상을 갖기 때문에, 수지로 이루어진 패키지가 높은 정확성으로 제작될 필요성이 있다. 또한, LED 램프(1)는 밀봉 수지(2)의 외형에 임의의 손상을 야기하지 않고 제작될 필요가 있다는 것은 말할 필요도 없다.
도5는 이런 원형 타입 LED 램프를 제조하기 위해 사용되는 리드 프레임의 일 예의 필수적인 부분의 평면도이다. 리드 프레임(3)은 그 말단부가 접시 형상으로 형성되고 발광 요소(4)가 장착된 리드 부분(3a)과, 리드 부분(3a)에 인접하게 위치되고 결합 와이어(5)로써 발광 요소(4)에 전기적으로 연결된 리드 부분(3b)을 포함한다. 한 쌍의 리드 부분(3a, 3b)을 포함하는 복수의 리드 부분은 병렬 배치되고 프레임 부분(3c)과 일체로 형성된 루트 부분을 갖는다. 또한, 다음에 설명될 관련 프레임 지지 세그먼트와 접합하도록 구성된 가이드 부분(3d)은 한 쌍의 리드 부분과 다른 한 쌍의 리드 부분 사이에 형성된다.
이런 구조로 발광 요소(4)는 리드 프레임(3)의 리드 부분(3a)의 말단부에 연결되어 고정되고, 와이어 결합이 발광 요소(4)와 인접한 리드 부분(3b)의 말단부를 전기적으로 연결하도록 실행되고, 이어서 리드 프레임(3) 상에서 캐스팅이 행해진다. 이런 캐스팅에서 사용하기 위한 패키지 몰딩 지그가 설명된다.
도1은 관련 기술 분야의 패키지 몰딩 지그의 사시도이다. 패키지 몰딩 지그(106)는 복수의 개구가 형성된 금속으로 만들어진 박판(107)과, 박판(107)의 개구 내에 형성된 다이 본체(108)를 각각 포함한다. 다이 본체(108)는 열가소성 수지로 만들어지고 사출 성형, 특히 삽입 성형(insert molding)에 의해 제조될 원형 타입 LED 램프의 밀봉 수지의 외형에 상응하는 볼록한 구조로 형성된다. 또한, 복수의 프레임 지지 세그먼트(109)는 박막(107)으로부터 수직으로 연장한다. 각각의 지지 세그먼트(109)는 리드 프레임(3)과 실질적으로 동일한 두께를 갖는 수직 연장하는 리세스(recess)(109a)로써 형성된다. 지지 세그먼트(109)는 그 리세스(109a)에 의해 리드 프레임(3)을 조이고 리세스(109a)의 바닥벽은 안내 부분(3d)과 접합시킴으로써 리드 프레임(3)을 지지한다.
이런 관련 기술 분야의 패키지 몰딩 지그(106)의 사용을 통해 캐스팅을 실행하기 위해서, 패키지 몰딩 지그(106)의 각 다이 본체(108)의 오목 부분은 캐스팅을 위해 투명한 에폭시 수지로써 채워지는 반면, 발광 요소(4) 및 결합 와이어가 장착되는 리드 프레임(3)은 패키지 몰딩 지그(106)의 프레임 지지 세그먼트(109)와 결합된다. 이런 결합 조건은 도2에 필수적인 구성 요소 부분의 단면도로 도시된다. 리드 프레임(3)의 안내 부분(3d)이 프레임 지지 세그먼트(109)의 리세스의 바닥벽과 접합되어 보유되고 리드 부분(3a, 3b)의 말단부가 다이 본체(108)의 볼록 부분의 내부에 삽입되는 조건 하에서 리드 프레임(3)은 제위치에 위치되어 고정된다.
그러나, 이런 관련 기술 분야의 패키지 몰딩 지그를 사용하여 캐스팅이 실행되는 경우에, 패키지 몰딩 지그(106)의 다이 본체(108)는 사출 성형에 의해 형성되기 때문에, 앞서 설명한 바와 같이 다수의 사출 성형 다이가 제조되야만 하고, 그 결과 이런 제조 단계에 대해 노동 시간과 비용이 증가된다. 또한, 이런 사출 성형 다이를 저장하기 위해 공간의 증가가 필요되고, 또한 패키지 몰딩 다이를 저장하는 문제점을 발생시키고, 반복 사용 횟수에 대해서도 제품의 질을 향상시키는 것에 대한 문제점 및 연속적인 단계에서 발생되는 손상에 대한 문제점을 발생시킨다.
따라서, 본 발명에 따른 광학 반도체 장치를 제조하는 방법에서는, 열가소성 수지 시트가 가열되고 그 후 디프 드로잉이 행해짐으로써, 각 패키지의 외형에 상응하는 오목 부분을 갖는 패키지 몰딩 지그를 준비한다. 그 후, 이런 디프 드로잉으로써 제조된 패키지 몰딩 지그는 광학 반도체 장치를 제조하는 데 사용된다.
본 발명에서 사용되는 이런 패키지 몰딩 지그의 한 실시예는 도6에 도시된다. 패키지 몰딩 지그(6)는 열가소성 수지 시트와 같은 원재료로 만들어지고, 원형 타입 LED 램프의 렌즈 윤곽을 형성하기 위해 몰딩 다이로서 작용하는 오목 부분(6a)을 형성하도록 각각의 패키지의 외형에 상응하는 윤곽을 갖는 펀칭을 사용하여 디프 드로잉 성형에 의해 형성된다. 또한, 패키지 몰딩 지그(6)는 그 처리 중 패키지 몰딩 지그의 형상의 변경을 방지하기 위해, 필요에 따라 리브(6b)로 형성된 측면 에지를 갖는다.
또한, 이런 패키지 몰딩 지그(6)를 사용함으로써 캐스팅을 행할 때, 관련 기술 분야의 패키지 몰딩 지그(6) 상에 제공된 프레임 지지 세그먼트(109)와 동일한 형상 및 기능을 갖는 복수의 지지 세그먼트(7)는, 직접 또는 강화판에 의해 패키지 몰딩 지그(6) 상에 수직으로 고정 지지되어, 리드 프레임(3)의 안내 부분(3d)이 각 리세스(7a)의 관련 바닥벽과 접합되게 유지되는 조건 하에서, 각 지지 세그먼트(7)의 중앙 영역 내에 형성된 상향으로 그리고 수직으로 리세스(7a)가 연장되게 하는 리드 프레임(3)을 조이고 지지함으로써 리드 프레임(3)이 고정된 위치에서 지지될 수 있다.
따라서, 상기한 바와 같은 와이어 결합으로써 서로와 연결된 인접 리드 부분(3a, 3b)의 말단부는 패키지 몰딩 지그(6a)의 오목 부분(6a)에 삽입되고 리드 프레임(3)은 제위치에 위치 설정되어 고정되면서, 캐스팅이 실행되는 오목한 부분(6a)에 패키징 에폭시 수지를 채운다. 리드 프레임이 이런 패키지 몰딩 지그(6)의 오목 부분(6a)에 대해 제위치에 위치 설정되어 고정되고, 에폭시 수지가 오목한 부분(6a) 내에 채워지는 순서는 리드 프레임(3)의 리드 부분(3a, 3b)의 말단부가 관련 오목 부분(6a)에 최초로 삽입된 후, 리드 부분(3a, 3b)의 말단부가 이미 삽입된 오목 부분(6a) 내에 에폭시 수지가 채워지는 순서일 수도 있고, 또한 반대로, 에폭시 수지가 최초로 오목 부분(6a) 내에 채워진 후, 리드 부분(3a, 3b)의 말단부가 에폭시 수지로 이미 채워진 오목 부분(6a)에 삽입되는 순서일 수도 있다. 또한, 에폭시 수지는 그 리드 부분(3a, 3b)의 말단부를 삽입하면서 오목 부분(6a) 내에 삽입될 수도 있다.
캐스팅 후, 경화 공정은 관련 기술 분야에서와 동일한 방식으로 행해지고 다양한 작업이 외관 검사, 리드 가공 처리, 전기 시험, 테이핑 및 포장을 위해 행해 진다.
상기한 바와 같이, 본 발명에 따른 광학 반도체 장치를 제조하는 방법으로, 캐스팅을 실행할 때, 디프 드로잉 성형에 의해 열가소성 수지 시트로부터 제작된 패키지 몰딩 지그(6)가 사용된다. 디프 드로잉 성형은 사출 성형에서 요구되는 바와 같은 거대한 다이 조립체와 사출 성형 기계를 필요로 하지 않고, 펀치를 갖는 상대적으로 간단한 장치를 사용하여, 패키지 몰딩 지그가 사출 성형에서와 동등한 형성 효율 및 치수 정확성을 갖는 조건으로 패키지 몰딩 지그가 형성될 수 있게 한다. 또한, 디프 드로잉 성형에서는, 단지 펀치와 다이만을 변경하여, 원형 타입 LED 램프가 원하는 구성으로 다양한 외부 윤곽(렌즈 형상)을 갖게 할 수 있다. 따라서, 사출 성형 다이 조립체를 사용할 필요가 없고 사출 성형 다이 조립체를 저장하고 제작할 필요가 없어, 패키지 몰딩 지그용 제조 장치의 제조 및 유지 비용이 감소된다. 따라서, 제작될 패키지 몰드 지그(6)는 저비용으로 제조될 수 있다. 이러한 이유로, 패키지 몰딩 지그(6)는 비용 감소의 관점에서 항상 반복적으로 사용될 필요가 없을 뿐만 아니라 캐스팅을 위해 한 번만 사용될 수도 있다. 따라서, 그 반복적 사용으로 인한 패키지 몰딩 지그(6)의 치수 정확성의 변동과 그 결과 제조된 제품의 질의 변동을 방지할 수 있게 되어, 안정된 방식으로 높은 질의 반도체 장치를 제조할 가능성을 제공한다.
또한, 패키지 몰딩 지그(6)는 캐스팅 후 밀봉된 수지 표면을 위한 보호 커버로서 작용한다. 즉, 경화 공정 후에라도, 패키지 몰딩 지그는 리드 프레임으로부터 제거되지 않으므로, 리드 프레임의 가공 처리 단계, 검사 및 전기 시험 단계와 같은 사전 공정이 행해지고, 테이핑이 리드 프레임 상에 행해진 후, 패키지 몰딩 지그가 리드 프레임으로부터 제거되게 한다. 이렇게 함으로써, 연속적인 공정에서 사전 공정 또는 처리 작업 동안, 제품의 렌즈 부분이 부주의에 의해 손상되는 것을 방지할 수 있게 된다.
본 발명에 따른 광학 반도체 장치를 제조하는 방법에서 사용되는 패키지 몰딩 지그용 원재료를 구성하는 열가소성 수지 시트는, 폴리메틸펜텐(polymethylpentene), 폴리페닐렌 설파이드(polyphenilene sulfide), 폴리카보네이트(polycarbonate), 폴리에테르 설폰(polyether sulpon), 폴리에테르이미드(polyetherimide), 폴리설폰(polysulpon) 및 시클로올레핀 중합체(cycloolefin polymer)로부터 선택된 적어도 한 종류를 포함하는 수지를 포함한다.
이런 시트를 위한 열가소성 수지는 바람직하게 투명한 수지와 같은 반투명성을 갖는 수지를 포함할 수도 있다. 이는 캐스팅이 실행된 후라도 발광 요소가 이런 투명한 수지로 만들어진 오목 부분(6a)을 통해 보여질 수 있기 때문에, 패키지 몰딩 지그(6)가 리드 프레임(6)에 고정되게 유지되는 조건 하에서 사전 공정의 제품의 외관 검사를 실행하는 것을 가능하게 한다.
또한, 본 발명의 패키지 몰딩 지그(6)에서 사용하기 위한 열가소성 수지 시트는 바람직한 디프 드로잉 성능[증가된 파단 연신률(breaking elongation)을 가짐]과, 오목 부분 내에 채워지는 에폭시 수지의 온도에 대해 견디는 열저항 특성[증가된 비켓 연화점(Vicat softening point)을 가짐] 및 경화 후 에폭시 수지의 제거를 용이하게 제공하는 낮은 표면 장력과 같은 특징을 가질 필요가 있다. 상기 설명된 수지 재료 중, 폴리메틸펜텐은 뛰어난 반투명성과, 170℃보다 큰 값의 비켓 연화점과, 투명한 수지이 경화되기에 요구되는 140℃보다 큰 열저항성을 갖는다. 또한, 이러한 수지는 플루오르 다음으로 24 dyne/cm의 낮은 표면 장력을 가지므로 경화 후 에폭시 수지의 렌즈 부분의 제거를 용이하게 한다. 또한, 열가소성 수지 사이에서, 이 수지는 매우 바람직한 드로잉 성능을 갖고 200%의 높은 파괴 연신률을 갖는다. 결국, 폴리메틸펜텐은 바람직하게 패키지 몰딩 지그에서 사용될 수도 있다.
열가소성 수지 시트는 디프 드로잉 성형 전에 약 0.3mm 내지 0.9mm의 두께와 디프 드로잉 성형으로 인해 오목 부분에서 약 0.05mm 내지 0.6mm의 두께를 가질 수도 있다. 열가소성 수지의 두께가 너무 얇게 만들어지면, 패키지 몰딩 지그(6)의 오목 부분(6a)의 강도가 충분하지 않게 되어, 열가소성 수지 시트의 두께의 하한은 오목 부분(6a)의 강도의 강화를 고려하여 결정된다. 한편, 열가소성 시트의 두께가 증가함에 따라, 오목 부분(6a)의 강도는 바람직한 정도로 증가된다. 그러나, 열가소성 수지 시트가 캐스팅을 위해 요구되는 강도를 갖는 두께를 가지면, 추가의 증가 강도는 특별히 요구되지 않는다. 또한, 열가소성 수지 시트가 너무 두꺼우면, 롤 형상으로 형성된 연신된 열가소성 수지 시트가 코어 세트로부터 무리한 압력을 받아서, 이런 열가소성 수지 시트를 사용하는 원재료의 디프 드로잉을 수행할 때와 제조된 패키지 몰딩 지그(6)를 사용하여 캐스팅을 행할 때, 역효과를 일으키게 된다. 따라서, 열가소성 수지 시트의 두께의 상한은 이런 인자를 고려하여 결정된다.
열가소성 수지 시트는 디프 드로잉 성형을 위해 주어진 두께를 갖는 단일한 시트를 포함할 수도 있다. 다른 실시예에서, 열가소성 수지 시트는 복수의 중첩된 시트, 즉 디프 드로잉 성형을 위한 복수의 시트의 층을 포함할 수도 있다. 예를 들면, 열가소성 수지 시트는 0.5mm의 두께를 갖는 단일한 시트 또는 0.15mm의 두께를 갖는 각각의 4개의 시트의 조합으로 사용될 수 있다. 따라서, 복수의 열가소성 수지 시트는 디프 드로잉 성형에 제공되도록 주어진 두께로 열가소성 수지 시트를 형성하게 중첩되고, 원재료로서 충분한 두께를 갖는 열가소성 수지 시트를 사용하여 패키지 몰딩 지그가 상기 설명된 코어 세트가 갖는 임의의 문제점을 발생시키지 않고 제조될 수 있다.
지금부터, 페키지 몰딩 지그를 제조하는 방법이 설명된다.
상기 설명된 열가소성 수지 시트는 원재료로서 사용되고 열가소성 수지의 연화점 이상의 온도로 가열된다. 열가소성 수지가 폴리메틸펜텐으로 형성된 경우에, 연화점은 200 ℃ 내지 220 ℃의 온도에 놓인다. 가열 후, 제조될 반도체 장치 패키지의 외형에 상응하는 구성을 갖는 펀치를 사용하여 열가소성 수지 시트의 디프 드로잉 성형을 가능하게 한다. 이는 패키지 몰딩 지그로서 작용하는 패키지의 외형에 상응하는 오목 부분을 형성할 수 있게 한다. 디프 드로잉 성형이 오목 부분을 형성하도록 행해진 후, 패키지 몰딩 지그의 측면 에지가 리브로써 각각 형성됨으로써 패키지 몰딩 지그를 얻는다.
도7은 일반적인 이런 패키지 몰딩 지그를 제작하는 데 사용하기 위한 제조 기구의 일 실시예를 도시한다. 도면에서, 도면 부호 '11'은 연신된 열가소성 수지 시트가 권취된 코일러(coiler)를 나타낸다. 코일러는 복수의 열가소성 시트가 중첩된 상태로 공급되게 하는 단일 유닛 또는 복수의 유닛을 포함한다. 열가소성 수지 시트(10)를 그 연화점의 레벨 이상으로 가열시키는 가열기(12)가 코일러(11)의 하류측에 배치된다.
또한, 가열된 열가소성 수지 시트(10) 상에서 디프 드로잉 성형을 행하는 성형 장치(forming device, 13)가 가열기(12)에 인접하여 배치된다. 성형 장치(13)는 제조될 반도체 패키지의 외형에 상응하는 구성을 갖는 펀치(14)와, 디프 드로잉 성형을 수행하도록 펀치(14)와 관련 다이(15)를 포함하고, 열가소성 수지 시트(10)가 개재되도록 펀치(14)와 다이(15)가 상부 및 하부 위치에 각각 배치되는 구조의 형태를 취한다. 또한, 스프링(17)과 관련 시트 보유기(sheet holder)(16)는 펀치(14) 주위에 배치된다. 또한, 단지 하나의 펀치(14)만이 도17에 일반적으로 도시되었지만, 다른 실시예에서는 예를 들면 6 내지 8 스트랜드 구조에서와 같이 나란히 위치된 복수의 펀치를 포함할 수도 있다는 것은 언급할 필요도 없다.
열가소성 수지 시트(10)를 패키지 몰딩 지그의 소정 길이로 절단시키는 절단기(18)와, 열가소성 수지 시트(10)의 측면 에지 상에 리브를 형성하는 크림핑 기계(19)가 성형 장치(13)의 하류측에 배치된다. 절단기(18)가 도시된 실시예에서는 크림핑 기계(19)의 상류에 위치되지만, 절단기(18)는 크림핑 기계(19)의 하류측에 위치될 수도 있다. 이런 제조 기구를 사용함으로써 패키지 몰딩 지그가 연속적인 방식으로 제조될 수 있다.
지금부터, 도8을 참조하여 도7에 도시된 제조 기구의 성형 장치(13) 내에서 실행되는 디프 드로잉 작동을 설명한다. 처음에, 연화점 이상의 온도로 가열기(12)에 의해 가열된 열가소성 수지 시트(10)가 성형 장치(13)의 펀치(14) 및 다이(15)와 관련 영역으로 연속적으로 도입된다(도8a). 디프 드로잉 성형 이전에, 열가소성 수지 시트(10)는 펀치(14) 및 다이(15)와 비접촉을 유지한다. 이는 펀치(14) 및 다이(15)와의 접촉으로 인해 열가소성 수지 시트(10) 내에서 필요 이상의 온도 하강을 방지하고, 필요 이상의 펀치(14)와 다이(15)의 온도 증가를 회피하기 위해서이다. 다음에, 시트 보유기(16)는 하향으로 이동하여 시트 보유기(16)와 펀치(14)가 소정 가압력으로써 열가소성 수지 시트(10)를 조이게 하고, 펀치(14)는 하향으로 이동된다(도8b). 펀치(14)는 주어진 깊이로 하향으로 가압되어 제조될 반도체 패키지의 외형에 상응하는 오목 부분을 형성하고(도8c), 펀치(14)는 상향으로 복귀된다(도8d). 그 이후, 제조된 열가소성 수지 시트(10)는 다이(15)로부터 제거되고 그 후 하류 영역으로 이송된다. 이런 방식으로, 디프 드로잉 성형은 연속적인 방식으로 행해질 수 있다. 병렬 배치된 관계의 복수의 펀치를 위치시키는 것은 복수의 오목 부분의 디프 드로잉 성형을 한 번에 할 수 있기 때문에, 제조 효율이 추가로 개선되게 한다.
앞서, 본 발명의 광학 반도체 장치를 제조하는 방법과 그 패키지 몰딩 지그를 제조하는 방법 및 최근 출원된 실시예의 장치가 도3 내지 도8을 참조하여 설명되지만, 본 발명의 광학 반도체 장치를 제조하는 방법은 도3 내지 도8의 특정한 실시예에 제한되지 않는다는 것은 언급할 필요도 없다. 예를 들면, 리드 프레임(3)과 패키지 몰딩 지그(6) 사이의 위치 설정 및 고정은 도6에 도시된 프레임 지지 세 그먼트(7)를 사용하는 예시적인 경우에 제한되지 않는다. 위치 설정 수단 및 고정 수단의 다른 실시예는 도9에 도시된다. 도9에 도시된 위치 설정 수단 및 고정 수단은 그 두께 방향으로 리드 프레임(3)을 조이는는 방식으로 장착된 안내판(21, 22)과 패키지 몰딩 지그가 위치된 지지판(23)을 포함한다.
안내판(22) 내에 형성된 위치 설정 보어(22a)와 결합 가능한 위치 설정 핀(21a)은 그 상부 영역에서 안내판(21)의 측면 상에 배치된다. 또한, 리드 프레임(3)과 접합하는 돌출부(21b)는 위치 설정 핀(21a) 아래의 영역에서 안내판(21)의 측면 상에 형성된다. 또한, 지지판(23)의 위치 설정 핀(23a)을 결합시키도록 구성된 위치 설정 보어(21c)는 안내판(21)의 바닥 표면 상에 형성된다.
한편, 안내판(21)의 위치 설정 핀(21a)이 결합하도록 적용된 위치 설정 보어(22a)는 그 상부 영역에서 안내판(22)의 측면 상에 배치된다. 또한, 리드 프레임(3)과 접합하는 돌출부(22b)는 위치 설정 보어(22a) 아래의 영역에서 안내판(21)의 측면 상에 형성된다. 또한, 지지판(23)의 위치 설정 핀(23b)을 결합시키도록 적용된 위치 설정 보어(22c)는 안내판(22)의 바닥 표면 상에 형성된다.
또한, 패키지 몰딩 지그(6)가 위치된 보어(23c)는 지지판(23)의 중앙 영역 내에 형성된다. 또한, 안내판(21, 22)의 바닥벽 상에 각각 형성된 관련 위치 설정 보어(21c, 22c)를 결합시키도록 적용된 위치 설정 핀(23a, 23b)은 지지판(23)의 상부 표면 상에 배치된다.
패키지 몰딩 지그(6)는 이런 구조를 갖는 지지판(23)의 보어(23c) 내에 위치되고 지지판(23)의 위치 설정 핀(23a, 23b)은 안내판(21, 22)의 관련 위치 설정 보 어(21c, 22c)와 각각 정합하도록 이동한다. 또한, 안내판(21)의 위치 설정 핀(21a)은 리드 프레임(3) 내에 형성된 보어를 통해 안내판(22)의 위치 설정 보어(22a)와의 정합 결합부(mating engagement) 내로 삽입된다. 그 후, 리드 프레임(3)은 패키지 몰딩 지그(6)에 대해 주어진 위치에 위치 설정되어 고정된다.
(실시예)
도6에 도시된 패키지 몰딩 지그(6)는 도7에 도시된 제조 기구를 사용하여 원재료로서 폴리메틸펜텐(TPX) 시트로 제조된다. 폴리메틸펜텐 시트는 170℃의 비캣 연화점 이상의 200℃의 온도로 가열된다.
그 후 0.05 내지 0.15mm의 두께를 갖는 TPX 시트는 디프 드로잉 성형된다.
최종 패키지 몰딩 지그(6)는 5.0mm의 최대 직경을 갖는 각각의 오목 부분(6a)과 9.0mm의 깊이를 갖는 각각의 렌즈 부분을 갖는다.
투명한 에폭시 수지가 패키지 몰딩 지그(6) 내에 채워져서 리드 프레임(3)이 그 안에 침지되게 한다. 이어서, 패키지 몰딩 지그(6) 및 리드 프레임(6)은 에폭시 수지의 경화를 위해 100 ℃의 온도의 분위기에서 30분 동안 놓여진다. 그 이후, 리드 프레임(3)은 외관 검사, 전기 시험 및 리드 가공 처리와 같은 사전 공정을 받아야 하고, 렌즈 부분은 패키징되기 전 패키지 몰딩 지그로부터 제거됨으로써 원형 타입 LED 램프를 제조한다. 따라서, 캐스팅 후의 공정 상에서 렌즈 부분에 대한 손상과 같은 결함을 갖지 않는 제품을 만드는 것이 가능하다.
본 발명은 본 발명의 사상 또는 그 필수적인 특징을 벗어나지 않고 다른 특정 형태로 실시될 수도 있다. 실시예는 모든 관점에서 제한적이 아니라 도해적으 로 고려되야 하며, 본 발명의 범위는 이전의 설명보다 첨부된 청구항에 의해 표시되고, 따라서 동등한 청구항의 의미와 범위 내에서 이루어지는 모든 변경은 그 안에 포함되는 것을 의미한다.
본 발명에 따르면, 디프 드로잉 성형에 의해, 큰 다이 조립체와 사출 성형에서 요구되는 바와 같은 사출 성형 기계를 필요로 하지 않고, 펀치를 갖는 상대적으로 간단한 장치를 사용하여, 패키지 몰딩 지그가 사출 성형에서와 동등한 형성 효율 및 치수 정확성을 갖는 조건으로 패키지 몰딩 지그가 형성될 수 있게 한다. 또한, 디프 드로잉 성형에서는 단지 펀치와 다이만을 변경하여, 원형 타입 LED 램프가 원하는 구성으로 다양한 외부 윤곽(렌즈 형상)을 갖게 할 수 있다. 따라서, 사출 성형 다이 조립체를 사용할 필요가 없고 사출 성형 다이 조립체를 저장하고 제작할 필요가 없어, 패키지 몰딩 지그용 제조 장치의 제조 및 유지 비용이 감소된다. 따라서, 제작될 패키지 몰드 지그는 저비용으로 제조될 수 있고, 패키지 몰딩 지그는 비용 감소의 관점에서 항상 반복적으로 사용될 필요가 없을 뿐만 아니라 캐스팅을 위해 한 번만 사용될 수도 있다. 따라서, 그 반복적 사용으로 인한 패키지 몰딩 지그의 치수 정확성에서 변동과 그 결과 제조된 제품의 질의 변동을 방지할 수 있게 되어, 안정된 방식으로 높은 질의 반도체 장치를 제조할 가능성을 제공한다.

Claims (20)

  1. 리드 프레임의 제1 리드 부분의 말단부 상에 제공되고 상기 리드 프레임의 제2 리드 부분의 말단부와 전기적으로 연결된 광학 반도체를 준비하는 단계와,
    광학 반도체 장치의 패키지의 외형에 상응하는 오목 부분을 갖는 패키지 몰딩 지그를 준비하기 위해 열가소성 수지를 디프 드로잉 성형하는 단계와,
    패키지 몰딩 지그의 오목 부분 내부에 리드 부분의 말단부를 삽입하여 위치 설정 및 고정하는 단계와,
    상기 패키지 몰딩 지그의 오목 부분 내에 패키징 수지를 채우는 단계를 포함하는 광학 반도체 장치 제조 방법.
  2. 제1항에 있어서, 상기 열가소성 수지는 연화점 이상의 온도로 가열된 후 디프 드로잉 성형 되는 광학 반도체 장치 제조 방법.
  3. 제1항에 있어서, 상기 열가소성 수지는 시트 형상을 취하는 광학 반도체 장치 제조 방법.
  4. 제1항에 있어서, 상기 열가소성 수지는 복수의 수지 시트 층을 포함하는 광학 반도체 장치 제조 방법.
  5. 제1항에 있어서, 상기 열가소성 수지 시트는 폴리메틸펜텐, 폴리페닐렌 설파이드, 폴리카보네이트, 폴리에테르 설폰, 폴리에테르이미드, 폴리설폰 및 시클로올레핀 중합체로부터 선택된 적어도 한 종류의 수지를 포함하는 광학 반도체 장치 제조 방법.
  6. 광학 반도체 장치의 패키지의 외형에 상응하는 펀치를 사용하여 패키지의 외형에 상응하는 오목 부분을 형성하는 디프 드로잉 성형된 열가소성 수지를 포함하는 광학 반도체 장치용 패키지 몰딩 지그.
  7. 제6항에 있어서, 상기 열가소성 수지는 연화점 이상의 온도로 가열된 후 디프 드로잉 성형되는 광학 반도체 장치용 패키지 몰딩 지그.
  8. 제6항에 있어서, 상기 열가소성 수지는 시트 형상을 취하는 광학 반도체 장치용 패키지 몰딩 지그.
  9. 제6항에 있어서, 상기 열가소성 수지는 복수의 수지 시트 층을 포함하는 광학 반도체 장치용 패키지 몰딩 지그.
  10. 제6항에 있어서, 상기 열가소성 수지 시트는 폴리메틸펜텐, 폴리페닐렌 설파이드, 폴리카보네이트, 폴리에테르 설폰, 폴리에테르이미드, 폴리설폰 및 시클로올 레핀 중합체로부터 선택된 적어도 한 종류의 수지를 포함하는 광학 반도체 장치용 패키지 몰딩 지그.
  11. 열가소성 수지를 준비하는 단계와,
    광학 반도체 장치의 패키지의 외형에 상응하는 펀치를 사용하여 열가소성 수지를 디프 드로잉 성형하여 패키지의 외형에 상응하는 오목 부분을 형성하는 단계를 포함하는 광학 반도체 장치의 패키지 몰딩 지그 제조 방법.
  12. 제11항에 있어서, 상기 열가소성 수지는 연화점 이상의 온도로 가열된 후 디프 드로잉 성형되는 광학 반도체 장치의 패키지 몰딩 지그 제조 방법.
  13. 제11항에 있어서, 상기 열가소성 수지는 시트 형상을 취하는 광학 반도체 장치의 패키지 몰딩 지그 제조 방법.
  14. 제11항에 있어서, 상기 열가소성 수지는 복수의 수지 시트 층을 포함하는 광학 반도체 장치의 패키지 몰딩 지그 제조 방법.
  15. 제11항에 있어서, 상기 열가소성 수지 시트는 폴리메틸펜텐, 폴리페닐렌 설파이드, 폴리카보네이트, 폴리에테르 설폰, 폴리에테르이미드, 폴리설폰 및 시클로올레핀 중합체로부터 선택된 적어도 한 종류의 수지를 포함하는 광학 반도체 장치 의 패키지 몰딩 지그 제조 방법.
  16. 열가소성 수지를 가열하는 가열기와,
    광학 반도체 장치의 패키지 외형에 상응하는 형상을 갖는 펀치와,
    열가소성 수지를 디프 드로잉 성형하는 동안 펀치가 삽입되는 다이를 포함하는 광학 반도체 장치의 패키지 몰딩 지그용 제조 기구.
  17. 제16항에 있어서, 상기 열가소성 수지는 연화점 이상의 온도로 가열된 후 디프 드로잉 성형되는 광학 반도체 장치의 패키지 몰딩 지그용 제조 기구.
  18. 제16항에 있어서, 상기 열가소성 수지는 시트 형상을 취하는 광학 반도체 장치의 패키지 몰딩 지그용 제조 기구.
  19. 제16항에 있어서, 상기 열가소성 수지는 복수의 수지 시트 층을 포함하는 광학 반도체 장치의 패키지 몰딩 지그용 제조 기구.
  20. 제16항에 있어서, 상기 열가소성 수지 시트는 폴리메틸펜텐, 폴리페닐렌 설파이드, 폴리카보네이트, 폴리에테르 설폰, 폴리에테르이미드, 폴리설폰 및 시클로올레핀 중합체으로부터 선택된 적어도 한 종류의 수지를 포함하는 광학 반도체 장치의 패키지 몰딩 지그용 제조 기구.
KR1020050022019A 2004-03-18 2005-03-17 광학 반도체 장치 제조 방법 KR100635401B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004078316A JP4686132B2 (ja) 2004-03-18 2004-03-18 保護カバー付き光半導体装置の製造方法
JPJP-P-2004-00078316 2004-03-18

Publications (2)

Publication Number Publication Date
KR20060043719A true KR20060043719A (ko) 2006-05-15
KR100635401B1 KR100635401B1 (ko) 2006-10-19

Family

ID=34986879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050022019A KR100635401B1 (ko) 2004-03-18 2005-03-17 광학 반도체 장치 제조 방법

Country Status (5)

Country Link
US (1) US7393706B2 (ko)
JP (1) JP4686132B2 (ko)
KR (1) KR100635401B1 (ko)
CN (1) CN100380617C (ko)
TW (1) TWI264783B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100948800B1 (ko) * 2009-07-07 2010-03-30 동양산업(주) 지그의 반전을 이용한 led모듈 제작방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100637476B1 (ko) * 2005-11-09 2006-10-23 알티전자 주식회사 측면발광 다이오드 및 그 제조방법
CN100392880C (zh) * 2005-11-28 2008-06-04 陈泽 发光二极管
JP2007329394A (ja) * 2006-06-09 2007-12-20 Hitachi Lighting Ltd 光源モジュール、光源モジュールの製造方法および液晶表示装置
DE102006046301A1 (de) * 2006-09-29 2008-04-03 Osram Opto Semiconductors Gmbh Optisches Element, strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines optischen Elements
TWM340555U (en) * 2007-11-23 2008-09-11 Everlight Electronics Co Ltd Light emmitting diode device
TW200926450A (en) * 2007-12-14 2009-06-16 Silitek Electronic Gz Co Ltd Optical semiconductor packaging structure and its packaging method
FR2949710B1 (fr) * 2009-09-04 2011-11-25 Lorraine Construction Aeronautique Dispositif de moulage destine a recevoir des fibres et une resine par injection.
JP5556369B2 (ja) * 2010-05-25 2014-07-23 日亜化学工業株式会社 発光装置及びそれを用いた表示装置
CN102956758B (zh) * 2011-08-22 2015-03-25 赛恩倍吉科技顾问(深圳)有限公司 Led封装结构的制作方法
CN103762295B (zh) * 2014-01-21 2016-06-01 韩刚 一种信号收发二极管的封装方法
JP6487734B2 (ja) * 2015-03-18 2019-03-20 名古屋油化株式会社 カバー防曇処理用治具
US20190267526A1 (en) 2018-02-26 2019-08-29 Semicon Light Co., Ltd. Semiconductor Light Emitting Devices And Method Of Manufacturing The Same
KR102017730B1 (ko) * 2018-03-02 2019-09-03 주식회사 세미콘라이트 반도체 발광소자용 예비 봉지재 제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL129992C (ko) * 1957-11-08
US3764862A (en) * 1972-10-19 1973-10-09 Fairchild Camera Instr Co Lead frame for light-emitting diodes
JPS6222491A (ja) * 1985-07-23 1987-01-30 Toshiba Corp 半導体発光装置
JPH06283645A (ja) * 1993-03-30 1994-10-07 Sony Corp 半導体装置
JPH07183440A (ja) * 1993-11-09 1995-07-21 Toshiba Corp 半導体素子用リードフレーム及びキャスティングケース
JP3326275B2 (ja) * 1994-05-17 2002-09-17 ローム株式会社 発光ダイオードランプにおけるレンズ部用合成樹脂製成形型の成形方法
JPH098357A (ja) * 1995-06-16 1997-01-10 Rohm Co Ltd 発光装置およびその製造方法
JP4316019B2 (ja) * 1996-10-01 2009-08-19 株式会社東芝 半導体装置及び半導体装置製造方法
JP3598220B2 (ja) * 1997-07-22 2004-12-08 日本写真印刷株式会社 絵付インサートフィルムおよび絵付インサート成形品の製造方法
JP2001172478A (ja) * 1999-12-20 2001-06-26 Nippon Zeon Co Ltd 脂環式オレフィン重合体組成物
JP2002076233A (ja) * 2000-09-04 2002-03-15 Mitsubishi Electric Corp 半導体装置
JP2003266530A (ja) * 2002-03-18 2003-09-24 Sumitomo Bakelite Co Ltd 照明器具用反射板部品
JP3870867B2 (ja) * 2002-07-19 2007-01-24 東洋製罐株式会社 熱可塑性樹脂容器の製造方法
JP2004050642A (ja) * 2002-07-19 2004-02-19 Toyo Seikan Kaisha Ltd 熱可塑性樹脂容器の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100948800B1 (ko) * 2009-07-07 2010-03-30 동양산업(주) 지그의 반전을 이용한 led모듈 제작방법

Also Published As

Publication number Publication date
JP2005268503A (ja) 2005-09-29
US7393706B2 (en) 2008-07-01
US20050208690A1 (en) 2005-09-22
TW200532821A (en) 2005-10-01
KR100635401B1 (ko) 2006-10-19
CN100380617C (zh) 2008-04-09
JP4686132B2 (ja) 2011-05-18
CN1670933A (zh) 2005-09-21
TWI264783B (en) 2006-10-21

Similar Documents

Publication Publication Date Title
KR100635401B1 (ko) 광학 반도체 장치 제조 방법
US8334583B2 (en) Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US6897428B2 (en) Solid-state imaging device and method for manufacturing the same
KR101296349B1 (ko) 광전자부품의 제조방법, 제조장치, 및, 광전자부품
US4305897A (en) Packaging process for semiconductors
US5653020A (en) Method for forming plastic packages, in particular thin packages, for semiconductor electronic devices
CN112038238B (zh) 框架的制造方法、模组的塑封方法及sip模组的制作方法
JP6526463B2 (ja) 半導体装置の製造方法
CN108140583B (zh) 半导体装置的制造方法
CN111565906B (zh) 树脂成形体及其制造方法
JP5684632B2 (ja) Ledパッケージ用基板の製造方法
KR100206077B1 (ko) 공동을 갖는 패키지에 실장되는 반도체칩을 가지는 반도체 장치 및 그의 제조 방법
JP7346521B2 (ja) プラグを製造するための方法および射出成形金型
JP2012174748A (ja) 半導体モジュールの構造およびその製造方法
KR101562773B1 (ko) 사이드뷰 led 패키지 및 그것의 몸체를 성형하기 위한 금형 세트 및 방법
JPH09223706A (ja) 半導体製造方法およびその製造装置
JPH03152965A (ja) リードフレーム及び半導体装置の製造方法
JPH08156009A (ja) 樹脂モールド装置
CN112242474A (zh) 一种带透境的贴片灯及其制作方法
JPH10335556A (ja) リードフレーム及びそれを用いた光モジュールの形成方法
JP2004090371A (ja) モールド金型およびそれを用いた混成集積回路装置の製造方法
JPH0472389B2 (ko)
JPH09191132A (ja) 発光ダイオードの製造方法及びその金型
JPS6266649A (ja) 半導体装置の製造方法
JPS6395633A (ja) 半導体装置の樹脂封止装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee