JPH07183440A - 半導体素子用リードフレーム及びキャスティングケース - Google Patents

半導体素子用リードフレーム及びキャスティングケース

Info

Publication number
JPH07183440A
JPH07183440A JP6135405A JP13540594A JPH07183440A JP H07183440 A JPH07183440 A JP H07183440A JP 6135405 A JP6135405 A JP 6135405A JP 13540594 A JP13540594 A JP 13540594A JP H07183440 A JPH07183440 A JP H07183440A
Authority
JP
Japan
Prior art keywords
leads
conductive
lead
semiconductor element
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6135405A
Other languages
English (en)
Inventor
Atsushi Takeshita
篤史 竹下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JPH07183440A publication Critical patent/JPH07183440A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【目的】 半導体素子用リードフレームが傾いて光半導
体素子の光軸ズレが生じる外に、斜めから光が見ずらか
ったり、受光素子では受光有効角が狭くなるなどの難点
を防止するために、新規な半導体素子用リードフレーム
を提供する。 【構成】 キャスティング工程における半導体素子用リ
ードフレーム１の傾きを防止するために、一対の導電性
リード４′、４″間にこれと平行なダミーリード６を設
置することにより、キャスティング工程に使用する治具
８に垂直方向に突出したタイバーガイド１２と接触させ
る点に特徴があり、治具８の樹脂成形ケース１０間に設
置する突出部１４と、ダミーリード６やタイバ５間に相
対的に凹凸部を設置することにより、半導体素子用リー
ドフレーム１の傾きによる事故が従来１．７％発生した
のが根絶できた。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は可視光及び赤外光を放射
するＬＥＤペレットを使用する発光素子及びＳｉペレッ
トを利用する受光素子用のリードフレーム及びキャステ
ィングケースの改良に係る。
【０００２】
【従来の技術】表示用光源、センサならびに光伝送デバ
イスに適用する発光素子やＳｉペレットを利用する受光
素子をマウントするのに適用する半導体素子用リードフ
レーム２０には、いわゆるＳＩＰ（Ｓｉｎｇｌｉ Ｉｎ
Ｌｉｎｅ）型が利用されており、これを図５乃至図８
を参照して説明する。即ち、搬送用の孔２１を設置する
直線状の枠２２には、これを起点とする一対のリード２
３′、２３″を複数個設け、更にこれに直交する方向に
互いに連続するタイバ２４を設置して機械的に補強して
半導体素子用リードフレーム２０を構成する（図５参
照）。半導体素子用リードフレーム２０に半導体素子２
５をマウントするには、図８に示すように、先端を成形
した一方のリード２３′先端に固着し、その電極２６か
ら他方のリード２３″間に金属細線２７を例えばワイヤ
ボンディングにより架橋して電気的に接続する。
【０００３】このリード２３′の先端部分に固着した半
導体素子２５ならびに金属細線２７は、図６に示す治具
２８を利用して樹脂をキャスティング後、リード２
３′、２３″を指定の長さに切断して可視光及び赤外光
を放射する半導体素子を完成する。
【０００４】図６に示す治具２８には、液状の熱硬化製
樹脂２９（図７参照）を充填する複数の樹脂成形ケース
３０を支持板３１に設け、樹脂成形ケース３０間にには
垂直方向に立ったタイバーガイド３２を設け、これに沿
ってリード２３′２３″を下げて樹脂成形ケース３０内
の液状樹脂２９に複数個の半導体素子２５を浸漬してキ
ャスティングする。
【０００５】このキャスティング工程に利用するため
に、タイバーガイド３２の上端から内部に向て切込み３
３を設置して、リード２３′２３″を樹脂成形ケース３
０に挿入時タイバ２４との接触により位置を固定させ
る。このようなキャスティング工程を行うために、半導
体素子用リードフレーム２０にマウントする半導体素子
２５数に見合った数の樹脂成形ケース３０を設ける。
【０００６】又液状の熱硬化製樹脂２９を充填する複数
の樹脂成形ケース３０内にリード２３′、２３″をタイ
バーガイド３２に沿って挿入した時における正常な状態
ａから傾いた状態ｂの断面を図７に示した。
【０００７】
【発明が解決しようとする課題】このようなキャスティ
ング工程にあっては液状樹脂を熱硬化する際に、半導体
素子用リードフレームが傾くことにより光半導体素子の
特性が悪化した。この傾きにより光軸ズレが生じる外
に、斜めから光がみずらかったり、受光素子では受光有
効角が狭くなるなどの難点がある。
【０００８】本発明はこのような事情により成されたも
ので、新規な半導体素子用リードフレームを提供する。
【０００９】
【課題を解決するための手段】導電性の枠体を起点とし
て垂直方向に形成された複数の導電性リードと，前記導
電性の枠体に沿う方向に配置されかつ前記導電性リード
に固着するタイバと，一対の前記導電性リード間に前記
枠体を起点として前記導電性リードに平行に形成された
ダミーリードとに本発明に係る半導体素子用リードフレ
ームの特徴がある。
【００１０】更に、導電性の枠体を起点として垂直方向
に形成された複数の導電性リードと，前記導電性の枠体
に沿う方向に配置されかつ前記導電性リードに固着する
タイバと，一対の前記導電性リード間に前記枠体を起点
として前記導電性リードに平行に形成されたダミーリー
ドと，このダミーリードに形成する凸部又は孔部とにも
特徴がある。
【００１１】更に又、導電性の枠体を起点として垂直方
向に形成された複数の導電性リードと，前記導電性の枠
体に沿う方向に配置されかつ前記導電性リードに固着す
るタイバと，前記一対の導電性リード間に位置するタイ
バ部分に設置する凸部又は孔部とも特徴がある。
【００１２】これらに加えて、支持板に形成する複数の
有底筒体と，この有底筒体間を結び上方に突出した突出
部と，この突出部に形成する凸部又は孔部とを備える半
導体素子用キャスティングケースにも特徴がある。
【００１３】
【作用】このようなキャスティング工程における半導体
素子用リードフレームの傾きを防止するために一対の導
電性リード間に、これに平行なダミーリードを設置し、
キャスティング工程に使用する治具に垂直方向に突出さ
せたタイバーガイドとダミーリードを接触させる点に特
徴があり、半導体素子用リードフレームの傾きがなくな
った。更にキャスティング工程時の半導体素子用リード
フレームの傾きを抑制する方法としては、一対の導電性
リード間に設置するダミーリード、更にタイバ、更に又
半導体素子用キャスティングケース間に相対的に凸部又
は孔部を設置して半導体素子用リードフレームとの固定
を確実にすることができる。
【００１４】
【実施例】図１〜図４を参照して説明する本発明に係る
半導体素子用リードフレームの実施例による半導体素子
は、可視光及び赤外光を放射し表示用光源、センサ及び
光伝送デバイスに適用される。
【００１５】第１実施例 Ｓｉペレットに造り込まれる
発光素子ならびに受光素子をマウントする半導体素子用
リードフレームは、金属例えば鉄ニッケル合金などで構
成し、プレス又はエッチング工程により製造する。各種
の型が半導体用として利用されているが、本実施例の半
導体素子用リードフレーム１は、搬送用の複数の孔２…
を形成した直線状の枠３を設け、これを起点とする一対
のリード４′と４″を複数個設置する。更に各リード
４′、４″には、直交する方向にタイバ５を設置して機
械的に補強する。
【００１６】更に又、枠体２を起点とする一対のリード
４′、４″間には平行なダミーリード６を形成する点に
も本発明に係る半導体素子用リードフレーム１の特徴が
ある（図２参照）。
【００１７】半導体素子用リードフレーム１に半導体素
子７をマウントするには、従来の技術欄に記載した図７
を借用して説明すると、一対のリード４′、４″の先端
は加工により径大な部分とし、特にリード４′の径大な
部分先端には凹部を設け、ここに半導体素子７を、銀ペ
ーストを利用するいわゆるダイボンディング(Die Bondi
ng) により固着する。半導体素子７の一面に設置する電
極とリード４″間には例えばワイヤーボンディングによ
り金属細線を架橋して電気的に接続する。
【００１８】このようなにマウント工程後、図２に示す
治具８を利用して液状の熱硬化性樹脂９（図４参照）を
キャスティングしてから一方のリード４′及び他方のリ
ード４″を指定の長さに切断して半導体素子用リードフ
レーム１の枠３と分離して可視光ならびに赤外光を放射
する光半導体素子を完成する。
【００１９】図２に明らかにする治具８は液状の熱硬化
性樹脂９を充填する複数の樹脂成形ケース即ち有底筒体
１０を支持板１１に設け、有底筒体１０間には垂直方向
に立ったタイバーガイド１２を設置し更に、この上端か
ら内部に向けて形成する切込み１３を形成する。キャス
ティング工程を行うために複数の一対のリード４′、
４″を有底筒体１０内の溶融状態の熱硬化性樹脂９内に
挿入する際、切込み１３にダミーリード６やタイバ５を
接触させて半導体素子用リードフレーム１の傾きを防止
し、この状態を図４に示した。
【００２０】このようなキャスティング工程を行うに
は、半導体素子数に見合った数の有底筒体１０を形成す
る。
【００２１】このようなキャスティング工程時における
半導体素子用リードフレーム１の傾きを防止するには、
半導体素子用リードフレーム１のタイバ５とダミーリー
ド６と、治具８間に相対的に凹凸部１４を設置する方式
もある。これを図３により説明する。
【００２２】即ち、治具８には有底筒体１０を支持する
支持板１１より突出した突出部１５を設置し、有底筒体
１０内の溶融熱硬化性樹脂９内に、リード４′にマウン
トした半導体素子を挿入する際、突出部１４に対応する
タイバ５又はダミーリード６にも相対的に凹凸部１４を
形成して両者を嵌合させて半導体素子用リードフレーム
１の傾きを防止する。それには突出部１５と、タイバ５
又はダミーリード６のいずれか一方に孔１４又は凸部１
４を設置することにより、両部品を機械的に強固に固定
する。この方式は、前記の接触面積を増大する方式に比
較して、嵌合による機械的強度の増大が得られる。
【００２３】
【発明の効果】キャスティング工程における半導体素子
用リードフレーム１の傾きを防止するために、一対のリ
ード４′、４″間にこれと平行なダミーリード６を設置
することにより、キャスティング工程に使用する治具８
に垂直方向に突出したタイバガイド１２に形成する切込
み１３にダミーリード６やタイバ５を接触させる点に特
徴がある。更に治具８の有底筒体１０に設置する突出部
１５と、ダミーリード６やタイバ５間に相対的に凹凸部
１４を設置することにより、半導体素子用リードフレー
ム１の傾きによる事故が従来１．７％発生したが、本発
明に係る半導体素子用リードフレーム１ならびに半導体
素子用キャスティングケースを適用したところ事故は皆
無になった。
【図面の簡単な説明】
【図１】本発明に係る半導体素子用リードフレームの外
観図である。
【図２】図１の半導体素子用リードフレームにマウント
した半導体素子を治具を利用してキャスティングする図
である。
【図３】凹凸部を設置したキャスティングケースの断面
図である。
【図４】図２のキャスティング工程後の半導体素子用リ
ードフレームの状態を示す図である。
【図５】従来の半導体素子用リードフレームの外観図で
ある。
【図６】図５に示す半導体素子用リードフレームにマウ
ントした半導体素子を治具を利用してキャスティングす
る図である。
【図７】図５に示すキャスティング工程後の半導体素子
用リードフレームの傾きを示す図である。
【図８】半導体素子用リードフレームに半導体素子をマ
ウント後両者間に金属細線を架橋した状態を示す斜視図
である。
【符号の説明】
１、２０：半導体素子用リードフレーム、 ２、２１：搬送用の孔、 ３、２２：枠、 ４′、４″、２１、２１″：リード、 ５、２３：タイバ、 ６：ダミーリード、 ７、２４：半導体素子、 ２６：金属細線、 ８、２７：治具、 ９、２８：熱硬化性樹脂、 １０、２９：有底筒体、 １１、３０：支持板、 １２、３１：タイバガイド、 １３、３２：切込み、 １４：孔、凸部（凹凸部）、 １５：突出部。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 導電性の枠体を起点として垂直方向に形
    成された複数の導電性リードと，前記導電性の枠体に沿
    う方向に配置されかつ前記導電性リードに固着するタイ
    バと，一対の前記導電性リード間に前記枠体を起点とし
    て前記導電性リードに平行に形成されたダミーリードと
    を具備することを特徴とする半導体素子用リードフレー
    ム
  2. 【請求項２】 導電性の枠体を起点として垂直方向に形
    成された複数の導電性リードと，前記導電性の枠体に沿
    う方向に配置されかつ前記導電性リードに固着するタイ
    バと，一対の前記導電性リード間に前記枠体を起点とし
    て前記導電性リードに平行に形成されたダミーリード
    と，このダミーリードに形成する凸部又は孔部とを具備
    することを特徴とする半導体素子用リードフレーム
  3. 【請求項３】 導電性の枠体を起点として垂直方向に形
    成された複数の導電性リードと，前記導電性の枠体に沿
    う方向に配置されかつ前記導電性リードに固着するタイ
    バと，前記一対の導電性リード間に位置するタイバ部分
    に設置する凸部又は孔部とを具備することを特徴とする
    半導体素子用リードフレーム
  4. 【請求項４】 支持板に形成する複数の有底筒体と，こ
    の有底筒体間を結び上方に突出した突出部と，この突出
    部に形成する凸部又は孔部とを具備することを特徴とす
    る半導体素子用キャスティングケース
JP6135405A 1993-11-09 1994-06-17 半導体素子用リードフレーム及びキャスティングケース Pending JPH07183440A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27875693 1993-11-09
JP5-278756 1993-11-09

Publications (1)

Publication Number Publication Date
JPH07183440A true JPH07183440A (ja) 1995-07-21

Family

ID=17601758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6135405A Pending JPH07183440A (ja) 1993-11-09 1994-06-17 半導体素子用リードフレーム及びキャスティングケース

Country Status (1)

Country Link
JP (1) JPH07183440A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6729746B2 (en) 2000-03-14 2004-05-04 Toyoda Gosei Co., Ltd. Light source device
JP2005268503A (ja) * 2004-03-18 2005-09-29 Toshiba Corp 光半導体装置の製造方法並びにそのパッケージ成型用治具の製造方法及び装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6729746B2 (en) 2000-03-14 2004-05-04 Toyoda Gosei Co., Ltd. Light source device
JP2005268503A (ja) * 2004-03-18 2005-09-29 Toshiba Corp 光半導体装置の製造方法並びにそのパッケージ成型用治具の製造方法及び装置
CN100380617C (zh) * 2004-03-18 2008-04-09 株式会社东芝 光学半导体装置与封装制模具的制造方法以及封装制模具
US7393706B2 (en) 2004-03-18 2008-07-01 Kabushiki Kaisha Toshiba Method of manufacturing optical semiconductor device, package molding jig, method of manufacturing package molding jig and manufacturing apparatus for package molding jig
JP4686132B2 (ja) * 2004-03-18 2011-05-18 株式会社東芝 保護カバー付き光半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
US4637130A (en) Method for manufacturing a plastic encapsulated semiconductor device and a lead frame therefor
JP2927660B2 (ja) 樹脂封止型半導体装置の製造方法
US4503452A (en) Plastic encapsulated semiconductor device and method for manufacturing the same
US5198886A (en) Semiconductor device having a clamping support
US6114750A (en) Surface mount TO-220 package and process for the manufacture thereof
US5307362A (en) Mold-type semiconductor laser device
EP0472199A1 (en) Method of manufacturing plastic molded semiconductor device and apparatus for manufacturing the same
EP0651440B1 (en) High reliable power package for an electronic semiconductor circuit
JP3016658B2 (ja) リードフレーム並びに半導体装置およびその製法
KR0185790B1 (ko) 반도체 장치의 제조방법
JPH07183440A (ja) 半導体素子用リードフレーム及びキャスティングケース
US7800207B2 (en) Method for connecting a die attach pad to a lead frame and product thereof
US20200294896A1 (en) Lead Frame Stabilizer for Improved Lead Planarity
JP2881806B2 (ja) 光モジュール及びその製造方法
EP0809861B1 (en) Method of manufacturing a semiconductor device for surface mounting suitable for comparatively high voltages, and such a semiconductor device
JPH038113B2 (ja)
JP6011083B2 (ja) 発光装置用リードフレームおよびその製造方法ならびに発光装置の製造方法
JP2898694B2 (ja) 半導体装置の製造方法
US3427510A (en) Semiconductor with encapsulating housing
KR890002136B1 (ko) 반도체 장치의 제조방법
US7348532B2 (en) Method of manufacturing a solid-state image-sensing device including filling up a gap with insulating resin, and solid-state image-sensing device
JPH0690028A (ja) 表面実装型ｌｅｄの製造方法
US6383841B2 (en) Method for encapsulating with a fixing member to secure an electronic device
JP2917556B2 (ja) 絶縁物封止型電子部品の製造方法