KR890002136B1 - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR890002136B1
KR890002136B1 KR1019840003098A KR840003098A KR890002136B1 KR 890002136 B1 KR890002136 B1 KR 890002136B1 KR 1019840003098 A KR1019840003098 A KR 1019840003098A KR 840003098 A KR840003098 A KR 840003098A KR 890002136 B1 KR890002136 B1 KR 890002136B1
Authority
KR
South Korea
Prior art keywords
lead
heat sink
resin mold
lead frame
semiconductor element
Prior art date
Application number
KR1019840003098A
Other languages
English (en)
Other versions
KR850000784A (ko
Inventor
히로시 야마다
Original Assignee
칸사이닛뽕덴기 가부시기가이샤
아라끼 쯔네오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칸사이닛뽕덴기 가부시기가이샤, 아라끼 쯔네오 filed Critical 칸사이닛뽕덴기 가부시기가이샤
Publication of KR850000784A publication Critical patent/KR850000784A/ko
Application granted granted Critical
Publication of KR890002136B1 publication Critical patent/KR890002136B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

반도체 장치의 제조방법
제 1 도는 종래의 반도체장치의 횡단면도.
제 2 도는 제 1 도의 요부 측단면도.
제 3 도 내지 제 5 도는 본 발명 방법의 설명도로서 제3도는 리이드프레임에의 반도체소자의 마운트상태를 표시한 평면도.
제 4 도는 리드프레임의 수지모울드장치에의 세트상태를 표시한 측단면도.
제 5 도는 금형 압착상태를 표시한 측단면도.
제 6 도는 본 발명에 관한 수지모울드장치의 다른 실시예를 표시한 측단면도.
* 도면의 주요부분에 대한 부호의 설명
2 : 방열판 6 : 리이드
61∼67: 리이드편 7 : 반도체소자
8 : 급속세선 9 : 수지모울드장치
10 : 경사부 11 : 돌기
본 발명은 반도체장치의 제조 방법에 관한 것이며, 특히 반도체소자의 전극으로부터 뻗은 금속세선의 리이드에의 접속에 관련해서 발생하는 리이드와 방열판과의 접촉을 개방수정하는 수지모울드 방법에 관한 것이다.
일반적으로 반도체장치는 예를 들면 제 1도 및 제2도에 표시한 바와 같이, 방열판(A)에 반도체소자(B)를 고정하는 동시에, 반도체소자(B)의 전극과 일단이 반도체소자(B) 근처의 방열판(A)상에 이격위치하게 배치된 복수의 리이드편(C1∼C7)으로 구성되는 리이드(C)를 금속세선(D)으로 접속하고, 동시에 반도체소자(B)를 포함한 주요 부분을 수지재(E)로 모울드피복해서 구성되어 있다.
그러나, 금속세선(D)의 리이드(C)에의 접속은 예를 들면 리이드편(C1)∼(C7)의 일단을 방열판(A)의 상면에 누름판으로 압압한 상태에서 행해지고 있으나, 특히 리이드(C1)(C7)와 같이 타이바아(도시되지 않음)로부터 일단(자유단) 까지의 뻗어 있는 길이가 긴것에 있어서는 누름판을 제거해도 리이드편(C1)(C7)이 충분하게 원위치로 복귀하지 않고, 제2도에 있어서 점선으로 표시한 바와 같이 방열판(A)에 접속한채로 있게 되어, 반도체장치로서의 기능을 발휘하지 못하게 된다고 하는 문제가 있다.
그 때문에, 본 발명의 목적은 간단한 구성으로 리이드와 방열판이 금속세선의 접속작업에 기인해서 접촉해도 거의 확실하게 이간시킬 수 있는 반도체장치의 제조방법을 제공하는데 있다.
그리고, 본 발명의 특징은 리이드프레임의 방열판에 반도체소자를 고정하는 동시에, 반도체소자의 전극과 리이드를 금속 세선으로 접속하는 공정과, 이 리이드프레임을 수지모울드장치에, 반도체소자를 포함한 주요부분이 캐비티부에 위치하도록 세트함과 동시에, 금형 압착공정과, 수지모울드장치의 캐비티부에 수지재를 주입하는 공정을 포함하고 상기 금형을 압착할 때, 리이드프레임의 리이드 및/또는 수지모울드 장치의 분리면에 형성된 경사부 혹은 돌기에 의해서, 리이드의 일단을 방열판을 상면으로부터 강제적으로 이간시키는데 있다.
본 발명에 의하면, 리이드프레임의 리이드 및/또는 수지모울드장치의 분리면에 경사부 혹은 돌기가 형성되어 있으므로, 수지모울드장치의 금형을 압착함에 있어서, 경사부 혹은 돌기에 의해서 리이드가 굴곡되므로서 그일단이 방열판의 상면으로부터 강제적으로 이간시켜진다. 이 때문에, 금속 세선의 접속작업에 의해서 리이드와 방열판이 가령 접속했다하더라도, 수지모울드 공정에 있어서 각각의 접속은 확실하게 개방수정되어, 반도체장치로서의 기능을 충분히 기대할 수 있다.
다음에 본 발명의 일실시예에 대해서 제 3도 내지 제 5도를 참조하여 설명한다.
먼저, 제 3 도에 표시한 바와 같이, 평행으로 뻗은 틀부분(1) (1)사이에 방열판(2)을, 틀부분(1) (1)으로부터 뻗은 행거핀(3) (3)을 이용해서 지지하는 동시에, 틀부분(1) (1)을 교락하는 타이바아(4) (5)로 복수의 리이드편(61)∼(67)으로 구성된 리이드(6)를 지지하여 리이드프레임을 구성한다. 이 리이드프레임의 방열판(2) 상면에 반도체소자(7)를 고정하는 동시에, 그것의 전극과 리이드편((61)∼(67)을 금속세선(8)으로 접속한다. 또한, 이 접속시에, 리이드편(61)∼(67)의 일단은 방열판(2)에 누름판으로 압압된다. 다음에, 제4도에 표시한 바와 같이,리이드프레임을 수지모울드장치(9)의 하부금형(9a)에, 방열판(2)이 캐비티부에 위치하도록 세트한다.
또한, 하부금형(9a)의 캐비티부에 인접한 분리면에는 캐비티부를 향해서 상향구배인 경사부(10)가 형성되어 있다. 다음에, 제5도에 표시한 바와 같이, 하부 금형(9a), 상부금형(9b)에 의해서 리이드프레임을 협지(금형압착)한다. 이로 인해서, 리이드편(61)∼(67)은 경사부(10)에 연해서 변형되어지며, 각각의 일단은 방열판(2)으로부터 강제적으로 이간시켜진다. 이 경사부(10)의 경사각도(θ)는 타이비아(4)로부터 리이드편(61)∼(67)의 일단까지의 길이가 8mm정도인 경우, 1도 정도가 최적이다. 다음에, 수지모울드장치(9)의 캐비티부에 수지재를 주입하므로서 조립을 완료한다.
이 실시예에 의하면, 금속 세선(8)의 접속에 의해서 리이드편(61)∼(67)이 제4도에 있어서 점선으로 표시한 바와 같이 방열판(2)에 접촉해도 수지모울드장치(9)의 금형 압착으로 리이드편(61)∼(67)은 경사부(10)에 의해서 강제적으로 변형시켜지고, 제5도에 점선으로 표시한 바와 같이 방열판(2)으로부터 이간시켜진다. 이 때문에, 리이드편(61)∼(67)과 방열판(2)과의 접촉을 수지모울드시에 개방수정할 수 있어, 반도체장치로서의 기능을 충분히 기대할 수 있다.
또한, 본 발명에 있어서, 수지모울드장치의 분리면에 있어서의 경사부는 제6도에 표시한 바와 같이 돌기(11)로 대용할 수도 있고, 분리면에서 협지되는 리이드부분에 돌기등을 형성하여 리이드단부에 변형이 생기게 할 수도 있다. 또, 리이드형상, 개수는 적의 변경할 수 있다.

Claims (1)

  1. 리이드프레임의 방열판에 반도체소자를 고정하는 동시에, 반도체소자의 전극과 리이드를 금속세선으로 접속하는 공정과, 이 리이드프레임을 수지모울드장치에, 반도체소자를 포함한 주요부분이 캐비티부에 위치하도록 세트함과 동시에, 금형을 압착하는 공정과, 수지모울드장치의 캐비티부에 수지재를 주입하는 공정을 포함하여, 상기 금형 압착시에, 리이드프레임의 리이드 및/또는 수지모울드장치의 분리면에 형성된 경사부 혹은 돌기에 의하여, 리이드의 일단을 방열판의 상면으로부터 강제적으로 이간시키는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019840003098A 1983-06-29 1984-06-04 반도체 장치의 제조방법 KR890002136B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP58-119958 1983-06-29
JP58119958A JPS6010632A (ja) 1983-06-29 1983-06-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR850000784A KR850000784A (ko) 1985-03-09
KR890002136B1 true KR890002136B1 (ko) 1989-06-20

Family

ID=14774412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840003098A KR890002136B1 (ko) 1983-06-29 1984-06-04 반도체 장치의 제조방법

Country Status (2)

Country Link
JP (1) JPS6010632A (ko)
KR (1) KR890002136B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1247649B (it) * 1990-10-31 1994-12-28 Sgs Thomson Microelectronics Procedimento di incapsulamento in resina di un dispositivo a semiconduttore di potenza montato su dissipatore allontanando i reofori dal dissipatore mediante l'azione del controstampo in fase di chiusura dello stampo

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS554913A (en) * 1978-06-26 1980-01-14 Hitachi Ltd Resin molding method

Also Published As

Publication number Publication date
KR850000784A (ko) 1985-03-09
JPS6010632A (ja) 1985-01-19

Similar Documents

Publication Publication Date Title
KR920010198B1 (ko) 개량된 리드프레임 및 개량된 리드프레임을 사용하는 전자부품을 제조하는 방법
US6650020B2 (en) Resin-sealed semiconductor device
KR100568225B1 (ko) 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
KR890002136B1 (ko) 반도체 장치의 제조방법
JPH09129808A (ja) 樹脂封止型半導体装置およびその製造方法
JPH06104364A (ja) リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型
JPH10116943A (ja) ヒートシンク付きステム及びその製造方法
JPH03230556A (ja) 半導体装置用リードフレーム
JPS60136248A (ja) リ−ドフレ−ムの製造方法
JPH0332048A (ja) 半導体装置
JPH02137253A (ja) 半導体装置
EP0463685A1 (en) Method of manufacturing a semiconductor device and device for carrying out said method
JPH0735403Y2 (ja) リードフレーム
JPS62229864A (ja) 半導体装置
JP2944351B2 (ja) 半導体装置
JP2513062B2 (ja) リ―ドフレ―ムおよび半導体装置の製造方法
JP3123976B2 (ja) 半導体装置の樹脂封止金型
KR200160429Y1 (ko) 리드프레임 패드 챔퍼용 금형
KR100250144B1 (ko) 리드프레임의제조방법
JPH0964267A (ja) リードフレーム
JPH05109920A (ja) 電子部品搭載用基板
JPH07142529A (ja) 電子部品用リードフレームの押さえ装置およびこれを用いた押さえ方法
JPS6347272B2 (ko)
JPH03236269A (ja) リードフレーム
JPH08153842A (ja) リードフレームと半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19950615

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee