JPS6010632A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6010632A JPS6010632A JP58119958A JP11995883A JPS6010632A JP S6010632 A JPS6010632 A JP S6010632A JP 58119958 A JP58119958 A JP 58119958A JP 11995883 A JP11995883 A JP 11995883A JP S6010632 A JPS6010632 A JP S6010632A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- mold
- leadframe
- resin molding
- cavity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000011347 resin Substances 0.000 claims abstract description 20
- 229920005989 resin Polymers 0.000 claims abstract description 20
- 238000000465 moulding Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 10
- 230000017525 heat dissipation Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 210000002374 sebum Anatomy 0.000 claims 1
- 229910001111 Fine metal Inorganic materials 0.000 abstract 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１−
〔技術分野〕
本発明は半導体装置の製造方法に関し、特に半導体素子
の電極より延びる金属細線のリードへの接続に関連して
発生するリードと放熱板との接触全開放修正する樹脂モ
ールド方法に関するものである。
の電極より延びる金属細線のリードへの接続に関連して
発生するリードと放熱板との接触全開放修正する樹脂モ
ールド方法に関するものである。
一般に半導体装置は例えば第１図〜第２図に示すように
、放熱板Ａに半導体素子ＢＴｈ固定すると共に、半導体
素子ＢＩ７）電極と一端が半導体素子Ｂの近・傍の放熱
板Ａ上に離隔位置するように配置された複数のリード片
０１Ｎ（％よりなるリードａと全金属細線りにて接続し
、かつ半導体素子Ｂ７含む主要部分を樹脂材Ｅにてモー
ルド被覆して構成されている。
、放熱板Ａに半導体素子ＢＴｈ固定すると共に、半導体
素子ＢＩ７）電極と一端が半導体素子Ｂの近・傍の放熱
板Ａ上に離隔位置するように配置された複数のリード片
０１Ｎ（％よりなるリードａと全金属細線りにて接続し
、かつ半導体素子Ｂ７含む主要部分を樹脂材Ｅにてモー
ルド被覆して構成されている。
ところで、金属細線りのリードＣへの接２続は例えばリ
ード片０＋ ” Ｃｑの一端を放熱板Ａの上面に押え板
にて押しつけた状態で行われているのであるが、特にリ
ードＯｒ、’Ｑｑのようにタイバー（図示せず）から一
端（自由端）までの延在長さが長いも−２＝ のにあっては押え板全除去してもリード片０＋ 、 Ｏ
？が充分に元の位置に復帰せず、第２図において点線で
示すように放熱板Ａに接触したままとなり、半導体装置
としての機能７奏し得なくなるという問題がある。
ード片０＋ ” Ｃｑの一端を放熱板Ａの上面に押え板
にて押しつけた状態で行われているのであるが、特にリ
ードＯｒ、’Ｑｑのようにタイバー（図示せず）から一
端（自由端）までの延在長さが長いも−２＝ のにあっては押え板全除去してもリード片０＋ 、 Ｏ
？が充分に元の位置に復帰せず、第２図において点線で
示すように放熱板Ａに接触したままとなり、半導体装置
としての機能７奏し得なくなるという問題がある。
それ故に、本発明の目的は簡単な構成によってリードと
放熱板とが金属細線の接続作業に起因して接触してもほ
ぼ確実に離隔させることのできる半導体装置の製造方法
全提供することにある。
放熱板とが金属細線の接続作業に起因して接触してもほ
ぼ確実に離隔させることのできる半導体装置の製造方法
全提供することにある。
そして、本発明の特徴はリードフレームの放熱板に半導
体素子全固定すると共に、半導体素子の電極とリードと
全金属細課にて接続する工程と、このリードフレーム全
モールドールド装置に、半導体素子？含む主要部分がキ
ャビティ部に位置するようにセットすると共に、型締め
する工程と、樹脂モールド装置のキャビティ部に樹脂材
全注入する工程と全含み、上記型ギ：（ｆめの際に、リ
ードフレームのリード及び／又は樹脂モールド装置のパ
ーティング面に形成した傾斜部或いは突起によって、リ
ードの一端全放熱板の上面から強制的に離隔させること
にある。
体素子全固定すると共に、半導体素子の電極とリードと
全金属細課にて接続する工程と、このリードフレーム全
モールドールド装置に、半導体素子？含む主要部分がキ
ャビティ部に位置するようにセットすると共に、型締め
する工程と、樹脂モールド装置のキャビティ部に樹脂材
全注入する工程と全含み、上記型ギ：（ｆめの際に、リ
ードフレームのリード及び／又は樹脂モールド装置のパ
ーティング面に形成した傾斜部或いは突起によって、リ
ードの一端全放熱板の上面から強制的に離隔させること
にある。
この発明によれば、リードフレームのリード及ヒ／又は
樹脂モールド装置のパーティング面に傾斜部或いは突起
が形成されているので、樹脂モールド装置の型締めに際
し、傾斜部或いは突起によってリードが屈曲されること
によりその一端が放熱板の上面から強制的に離隔させら
れる。このために、金属細線の接続作業によってリード
と放熱板とが仮に接触したとしても、樹脂モールド工程
においてそれぞれの接触は確実に開放修正され、半導体
装置としての機能全充分に期待することができる。
樹脂モールド装置のパーティング面に傾斜部或いは突起
が形成されているので、樹脂モールド装置の型締めに際
し、傾斜部或いは突起によってリードが屈曲されること
によりその一端が放熱板の上面から強制的に離隔させら
れる。このために、金属細線の接続作業によってリード
と放熱板とが仮に接触したとしても、樹脂モールド工程
においてそれぞれの接触は確実に開放修正され、半導体
装置としての機能全充分に期待することができる。
次に本発明の一実施例について第３図〜第５図全参照し
て説明する。
て説明する。
まず、第３図に示すように、平行に延びる枠部分１．１
間に放熱板２全、枠部分１，１より延び する吊りビン
３，３全利用して支持すると共に、枠部分１，１全橋絡
するタイバー４，５にて複数のリード片６１〜６丁より
なるリード６全支持してリードフレーム？構成する。こ
のリードフレームの放熱板２の上面に半導体素子７全固
定すると共に、それの電極とリード片６１〜６１と全金
属細線８にて接続する。尚、この接続時に、リード片６
．〜６．の一端は放熱板２に押え板にて押しつけられる
。次に、第４図に示すように、リードフレーム全ｍ 脂
モールド装置９の下部金型９ａに、放熱板２がキャビテ
ィ部に位置するようにセットする。尚、下部金型９ａの
キャビティ部に隣接するパーティング面にはキャビティ
部に向けＵ−Ｉニリ勾配の傾斜部１０が形成されている
。次に、第５図に示すように、下部金型９ ａ 、−Ｊ
一部会型９ｂによってリードフレーム’に挾持（型締め
）する。これによって、リード片６１〜６丁は傾斜部１
０に沿って変形させられ、それぞれの一端は放熱板２か
ら強制的に離隔させられる。この傾斜部１０の傾斜角度
θはタイバー４からリード片６． 、６．０一端までの
長さが８ＩＩ程度の場合、１度位が最適である。次に、
樹脂モールド装置９のキャビティ部に樹脂材ｋ 注入す
５− ることによって組立を完了する。
間に放熱板２全、枠部分１，１より延び する吊りビン
３，３全利用して支持すると共に、枠部分１，１全橋絡
するタイバー４，５にて複数のリード片６１〜６丁より
なるリード６全支持してリードフレーム？構成する。こ
のリードフレームの放熱板２の上面に半導体素子７全固
定すると共に、それの電極とリード片６１〜６１と全金
属細線８にて接続する。尚、この接続時に、リード片６
．〜６．の一端は放熱板２に押え板にて押しつけられる
。次に、第４図に示すように、リードフレーム全ｍ 脂
モールド装置９の下部金型９ａに、放熱板２がキャビテ
ィ部に位置するようにセットする。尚、下部金型９ａの
キャビティ部に隣接するパーティング面にはキャビティ
部に向けＵ−Ｉニリ勾配の傾斜部１０が形成されている
。次に、第５図に示すように、下部金型９ ａ 、−Ｊ
一部会型９ｂによってリードフレーム’に挾持（型締め
）する。これによって、リード片６１〜６丁は傾斜部１
０に沿って変形させられ、それぞれの一端は放熱板２か
ら強制的に離隔させられる。この傾斜部１０の傾斜角度
θはタイバー４からリード片６． 、６．０一端までの
長さが８ＩＩ程度の場合、１度位が最適である。次に、
樹脂モールド装置９のキャビティ部に樹脂材ｋ 注入す
５− ることによって組立を完了する。
この実施例によれば、金属細線８の接続によってリード
片６１．６？が第４図において点線で示すように放熱板
２ｖｃ接触しても、樹脂モールド装置９の型締めによっ
てリード片６＋ 、 ｋは傾斜部１０によって強制的に
変形させられ、第５図において点線で示すように放熱板
２から離隔させられる。このために、リード片６Ｘ〜６
．と放熱板２との接触全樹脂モールド時に開放修正でき
、半導体装置としての機能全充分に期待できる。
片６１．６？が第４図において点線で示すように放熱板
２ｖｃ接触しても、樹脂モールド装置９の型締めによっ
てリード片６＋ 、 ｋは傾斜部１０によって強制的に
変形させられ、第５図において点線で示すように放熱板
２から離隔させられる。このために、リード片６Ｘ〜６
．と放熱板２との接触全樹脂モールド時に開放修正でき
、半導体装置としての機能全充分に期待できる。
尚、本発明において、樹脂モールド装置のパーティング
面における傾斜部は第６図に示すように突起］−１にて
代用することもできるし、パーティング面にて挾持され
るリード部分に突起など全形成してリード端に変形に生
じさせるようにすることもできる。又、リードの形状１
本数は適宜に変更できる。
面における傾斜部は第６図に示すように突起］−１にて
代用することもできるし、パーティング面にて挾持され
るリード部分に突起など全形成してリード端に変形に生
じさせるようにすることもできる。又、リードの形状１
本数は適宜に変更できる。
第１図は従来の半導体装置の横断面図、第２図 ６ −
は第１図の要部側断面図、第３１て〜第５図は本発明方
法の説明図であって、第３図はリードフレームへの半導
体素子のマウント状ｇｆ示す平面図、第４図はリードフ
レームの樹脂モールド装置へのセット状態７示す側断面
図、第５図は型締め状態７示す側断面図、第６図は本発
明に係る樹脂モールド装置の他の実施例を示す側断面図
である。 図中、２は放熱板、６はリード、６１〜６丁はリード片
、７は半導体素子、パは金属細線、９は樹脂モールド装
置、１０は傾斜部、１１は突起である。 ７− 第１図 第２図 第３図 第４図 第５図 ］○ 第６図
法の説明図であって、第３図はリードフレームへの半導
体素子のマウント状ｇｆ示す平面図、第４図はリードフ
レームの樹脂モールド装置へのセット状態７示す側断面
図、第５図は型締め状態７示す側断面図、第６図は本発
明に係る樹脂モールド装置の他の実施例を示す側断面図
である。 図中、２は放熱板、６はリード、６１〜６丁はリード片
、７は半導体素子、パは金属細線、９は樹脂モールド装
置、１０は傾斜部、１１は突起である。 ７− 第１図 第２図 第３図 第４図 第５図 ］○ 第６図
Claims (1)
- リードフレームの放熱板に半導体素子全固定すると共に
、半導体素子の電極とリードとを金属細線にて接続する
工程と、このリードツレ−ムラ樹脂モールド装置に、半
導体累子を含む主要部分がキャビティ部に位置するよう
にセットすると共に、型締めする工程と、樹脂モールド
装置のキャビティ部に櫃脂材全注入する工程と全含み、
上記型締めの際に、リードフレームのリード及び／又は
膚脂モールド装置のパーティング面に形成した傾斜部或
いは突起によって、リードの一端全放熱板の上面から強
制的に離隔させること全特徴とする半導体装置の製造方
法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58119958A JPS6010632A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置の製造方法 |
| KR1019840003098A KR890002136B1 (ko) | 1983-06-29 | 1984-06-04 | 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58119958A JPS6010632A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6010632A true JPS6010632A (ja) | 1985-01-19 |
Family
ID=14774412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58119958A Pending JPS6010632A (ja) | 1983-06-29 | 1983-06-29 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS6010632A (ja) |
| KR (1) | KR890002136B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0484297A2 (en) * | 1990-10-31 | 1992-05-06 | STMicroelectronics S.r.l. | Process for assembling and resin-encapsulating a semiconductor power device mounted on a heat sink |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS554913A (en) * | 1978-06-26 | 1980-01-14 | Hitachi Ltd | Resin molding method |
-
1983
- 1983-06-29 JP JP58119958A patent/JPS6010632A/ja active Pending
-
1984
- 1984-06-04 KR KR1019840003098A patent/KR890002136B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS554913A (en) * | 1978-06-26 | 1980-01-14 | Hitachi Ltd | Resin molding method |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0484297A2 (en) * | 1990-10-31 | 1992-05-06 | STMicroelectronics S.r.l. | Process for assembling and resin-encapsulating a semiconductor power device mounted on a heat sink |
| US5370517A (en) * | 1990-10-31 | 1994-12-06 | Sgs-Thomson Microelectronics S.R.L. | Apparatus for assembling and resin-encapsulating a heat sink-mounted semiconductor power device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR850000784A (ko) | 1985-03-09 |
| KR890002136B1 (ko) | 1989-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0774195A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2806328B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPS6010632A (ja) | 半導体装置の製造方法 | |
| JPH06104364A (ja) | リードフレーム、これを用いた半導体チップのモールド方法及びモールド用金型 | |
| JPH0574999A (ja) | 半導体装置及びその製造方法 | |
| JP2851791B2 (ja) | リードフレーム及びそれを用いた半導体装置の製造方法 | |
| JP2679848B2 (ja) | 半導体装置 | |
| WO2022259395A1 (ja) | 半導体製造装置および半導体装置の製造方法 | |
| JPH0582573A (ja) | 樹脂封止型半導体装置用金型 | |
| JP3185354B2 (ja) | 半導体装置の製造方法及び半導体装置の樹脂封止装置 | |
| JPS6340351A (ja) | リ−ドフレ−ム | |
| JP3226015B2 (ja) | リードフレーム | |
| JP3540185B2 (ja) | 樹脂封止用金型 | |
| JP2601033B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP2944351B2 (ja) | 半導体装置 | |
| JPS63211638A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2531088B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11220087A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH05243464A (ja) | リードフレーム及びこれを用いた樹脂封止型半導体装置 | |
| JPH04320363A (ja) | リードフレーム及び樹脂封止型半導体装置及びモールド金型 | |
| JP2885708B2 (ja) | 樹脂封止用金型および半導体装置の製造方法 | |
| JPH06224244A (ja) | 電子部品の封止成形方法及び金型 | |
| CN114649216A (zh) | 制造半导体器件的方法、使用的组件和相应的半导体器件 | |
| JP2001196401A (ja) | 半導体装置の樹脂パッケージ形成方法 | |
| JPH08298306A (ja) | 半導体装置およびその製造に用いるリードフレームならびにリードフレームの製造方法 |