CN103762295B - 一种信号收发二极管的封装方法 - Google Patents

一种信号收发二极管的封装方法 Download PDF

Info

Publication number
CN103762295B
CN103762295B CN201410026779.4A CN201410026779A CN103762295B CN 103762295 B CN103762295 B CN 103762295B CN 201410026779 A CN201410026779 A CN 201410026779A CN 103762295 B CN103762295 B CN 103762295B
Authority
CN
China
Prior art keywords
diode
flange plate
integral type
pin
backlight unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410026779.4A
Other languages
English (en)
Other versions
CN103762295A (zh
Inventor
韩刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201410026779.4A priority Critical patent/CN103762295B/zh
Publication of CN103762295A publication Critical patent/CN103762295A/zh
Application granted granted Critical
Publication of CN103762295B publication Critical patent/CN103762295B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一种信号收发二极管的封装方法，包括以下步骤：①支架：提供具有多个二极管引脚单元的一体式支架；②固晶：在所述一体式支架的二极管引脚单元上配装二极管芯片；③封胶：用具有绝缘透光性的封装胶包覆所述二极管芯片，使得所述二极管芯片被所述封装胶密封隔绝；④固化：固化所述封装胶；⑤套帽：在固化后的封装胶外套接上管帽；⑥上片：从所述一体式支架的所述二极管引脚单元的旁侧插接入一法兰片条，完成初步固定，然后将法兰片条与所述管帽底部的帽缘固定。本发明工序极为简化，法兰片在有效固定管帽以使其不易脱落的同时还能确保封装胶不会发生偏移，生产成本大幅降低，生产效率极大地提高。

Description

一种信号收发二极管的封装方法
技术领域
本发明涉及二极管生产加工技术领域，具体是一种信号收发二极管的封装方法。
背景技术
我国目前生产的用于电传感器、光通信等领域各种仪器的遥控发射光源、点钞机、复印机、监控器的信号发射／接收二极管系列产品大都采用一体式底座结构，一体式底座的主要弊端在于其生产工序复杂、成本高，需要经过金属冲压、玻璃层与引线间高温烧结（由玻璃粉融化形成玻璃层）、镀镍、镀金工序，本身成型就比较麻烦，成品率较低，成本也难以下降；同时，由于一体式底座是一个一个生产出来的，彼此独立，处于散放状态。因此，在使用自动化设备进行生产时，必须手工将一体化底座一个一个安放到设备的工装夹具上，反而不能达到全自动化生产，生产效率较低，所以在二极管封装领域很需要寻求一种快捷高效的方法。
发明内容
本发明的技术目的在于提供一种信号收发二极管的封装方法，解决的传统封装工序复杂、成本高、效率低的问题。
本发明的具体技术方案如下：一种信号收发二极管的封装方法，包括以下步骤：
①支架：提供具有多个二极管引脚单元的一体式支架；
②固晶：在所述一体式支架的二极管引脚单元上配装二极管芯片；
③封胶：用具有绝缘透光性的封装胶包覆所述二极管芯片，使得所述二极管芯片被所述封装胶密封隔绝；
④固化：固化所述封装胶；
⑤套帽：在固化后的封装胶外套接上管帽；
⑥上片：从所述一体式支架的所述二极管引脚单元的旁侧插接入具有多个法兰片的法兰片条，完成初步固定，然后将法兰片条的法兰片与所述管帽底部的帽缘固定；
所述一体式支架具有底档和/或横档，所述二极管引脚单元与所述底档和/或横档纵横连接，从而实现多个二极管引脚单元的一体连接；
所述法兰片之间通过连接部形成整体式的所述法兰片条，所述法兰片具有两个插槽，所述插槽与所述二极管引脚单元的位置及尺寸相适应。
作为优选，所述二极管引脚单元包括正负极引脚，所述正负极引脚上端连接有正负电极块；
步骤②具体为，在所述负电极块上开设一电极槽；在所述电极槽内点注导电银胶；在所述导电银胶上置入所述二极管芯片，所述二极管芯片与所述正电极块之间连接有金丝焊线。
作为优选，步骤③具体为，提供具有用于供所述正负电极块置入的空间的模具；将所述一体式支架倒置并置入所述模具中，使所述正负电极块处于所述空间内；然后在所述空间内注入封装胶。
作为优选，步骤④中，固化温度控制为100℃~120℃，固化时间持续3~5分钟。
作为优选，所述法兰片上还具有一标识端，所述连接部一端与所述标识端连接并具有易于断开的分离痕，所述连接部另一端与所述法兰片连接并同样具有易于断开的分离痕。
所述连接部达到便于所述法兰片之间的一体化连接的目的，所述连接部长度远小于所述法兰片的直径，，可根据所述一体式支架不同规格而制造不同尺寸的所述连接部，实际生产中所述连接部与所述标识端可达到基本成为一体，最终可通过手工掰断或机械冲断分离痕来彻底断开所述法兰片之间的连接，配合所述底档和/或横档的断开完成二极管单体分装。
本发明的另一种具体技术方案具体如下：一种信号收发二极管的封装方法，包括以下步骤：
①支架：提供具有多个二极管引脚单元的一体式支架；
②固晶：在所述一体式支架的二极管引脚单元上配装二极管芯片；
③封胶：用具有绝缘透光性的封装胶包覆所述二极管芯片，使得所述二极管芯片被所述封装胶密封隔绝；
④固化：固化所述封装胶；
⑤套帽：在固化后的封装胶外套接上管帽；
⑥上片：从所述一体式支架的所述二极管引脚单元的旁侧插接入具有多个法兰片的法兰片条，微调法兰片条的位置以使所述法兰片条上的所述法兰片的卡孔从悬置的所述二极管引脚单元套接进入，完成初步固定，然后将法兰片条的法兰片与所述管帽底部的帽缘固定；
所述一体式支架具有底档和/或横档，所述二极管引脚单元包括正负极引脚，悬置所述正极引脚、非悬置所述负极引脚或者悬置所述负极引脚、非悬置所述正极引脚，使非悬置的正极引脚或负极引脚与所述底档纵横连接，从而实现多个所述二极管引脚单元的一体连接；
所述法兰片之间通过连接部形成整体式的所述法兰片条，所述法兰片具有一个插槽和一个卡孔，所述插槽和所述卡孔与所述二极管引脚单元的位置及尺寸相适应。
作为优选，所述正负极引脚上端连接有正负电极块；
步骤②具体为，在所述负电极块上开设一电极槽；在所述电极槽内点注导电银胶；在所述导电银胶上置入所述二极管芯片，所述二极管芯片与所述正电极块之间连接有金丝焊线。
作为优选，步骤③具体为，提供具有用于供所述正负电极块置入的空间的模具；将所述一体式支架倒置并置入所述模具中，使所述正负电极块处于所述空间内；然后在所述空间内注入封装胶。
作为优选，步骤④中，固化温度控制为100℃~120℃，固化时间持续3~5分钟。
作为优选，所述法兰片上还具有一标识端，所述连接部一端与所述标识端连接并具有易于断开的分离痕，所述连接部另一端与所述法兰片连接并同样具有易于断开的所述分离痕。
本发明的技术优点在于所述信号收发二极管的封装方法使用灌胶和粘法兰片的方式代替传统底座，通过一体式支架为基件，可实现多个待封装的二极管同步完成同一个工序，即同时对多个待封装的二极管依次进行固晶、封胶、固化、套帽和上片，工序极为简化，还可以同时对所有二极管进行合格品测试，封装胶均使用同一种且封胶过程便捷，法兰片本身材料成本低且兼顾传统底座的功能，在有效固定管帽以使其不易脱落的同时还能确保封装胶不会发生偏移，密封性能增强，整个生产成本大幅降低，生产效率极大地提高，很适合在光电领域推广使用。
附图说明
图1为本发明实施例涉及的一体式支架的结构示意图；
图2为本发明实施例涉及的一体式支架的结构示意图；
图3为本发明实施例方法中涉及的封胶用模具的结构示意图；
图4为本发明实施例涉及的二极管器件局部结构示意图；
图5为本发明实施例一方法的拼装示意图；
图6为本发明实施例二方法的拼装示意图；
图中编号对应的各部位名称分别为：1-底档，2-横档，3-法兰片，31-插槽，32-连接部，33-标识端，4-正极引脚，41-正电极块，5-负极引脚，51-负电极块，511-电极槽，512-导电银胶，6-金丝焊线，7-空间，8-封装胶，9-帽体，91-透镜，92-帽缘，10-模具，101-基座，102-卡槽块，103-限位块。
具体实施方案
下面将结合附图，通过具体实施例对本发明作进一步说明：
实施例一：一种信号收发二极管的封装方法的实施例，包括以下步骤：
①支架：参见图1，提供具有多个二极管引脚单元的一体式支架，整个支架可以通过冲床冲压定型而成，二极管引脚单元包括正负极引脚4、5，正负极引脚4、5上端连接有正负电极块41、51；一体式支架具有底档1和横档2，横档2使二极管引脚单元不易歪斜、弯曲甚至折断，正负极引脚4、5与底档1和横档2纵横连接，从而实现多个二极管引脚单元的一体连接。
②固晶：参见图4，在一体式支架的二极管引脚单元上配装二极管芯片；在负电极块51上开设一电极槽511；在电极槽511内点注导电银胶512；在导电银胶512上置入具有上下型P-N结的二极管芯片，二极管芯片的负极通过导电银胶512与负电极块51连接导通；二极管芯片与正电极块41之间连接有金丝焊线6，即二极管芯片的正极通过金丝焊线6与正电极块41连接导通，金丝焊线6可通过超声压焊或球焊工艺进行焊接，由自动化打线设备来完成。
③封胶：参见图3、图4，用具有绝缘透光性的封装胶8，例如环氧树脂等，来包覆二极管芯片，使得二极管芯片被封装胶8密封隔绝，确保二极管芯片不受外部环境侵蚀损坏；提供具有用于供正负电极块41、51置入的空间7的模具10，模具包括基座101，基座101两边具有用于固定一体式支架的卡槽块102，空间7即在基座101上开有的具有固定形状的灌胶槽，灌胶槽之间还设置了开有一定深度的凹槽的限位块103；再通过机械或人工手段将一体式支架倒置并卡接固定在模具10的卡槽块102上，使正负电极块41、51置入模具10的灌胶槽中，同时一体式支架的横档2插入限位块103的凹槽中，用以控制正负电极块41、51在灌胶槽中的相对高度，使封装胶8包覆正负电极块41、51时的成型合格，也为了防止正负电极块41、51过度伸入灌胶槽中，导致二极管芯片甚至器件的损坏；然后在灌胶槽内注入封装胶8。上述具有固定形状的灌胶槽使得封装胶8的最终成型可为圆头有边、圆头无边、扁管墓碑型、圆头塔型、圆柱型等。
④固化：固化封装胶8；将模具以及倒置并置入模具中的一体式支架送入烤箱中长烤，烤箱温度控制为100℃~120℃，长烤时间持续3~5分钟。
⑤套帽：参见图5，利用工装夹具、机械手等操作手段将管帽一并套接在固化定型后的封装胶8外，管帽包括金属帽体9、连接于帽体9顶端的透镜91和连接于帽体9底端的帽缘92；
⑥上片：参见图5，多个法兰片3之间通过连接部32形成整体式的法兰片条，法兰片3可以是一环氧板，也可以是以陶瓷或其它耐高温材料制成的一薄片。法兰片3上具有两个插槽31，插槽31与二极管引脚单元的的正负极引脚4、5的位置及尺寸相适应。法兰片条的法兰片3上预先涂上耐高低温的粘合胶，从一体式支架的二极管引脚单元的旁侧插接入一法兰片条，完成初步固定，然后将法兰片3与管帽底部的帽缘92压紧，使其自然固化至胶合固定。法兰片3上还具有一标识端33，连接部32一端与标识端33连接并具有易于断开的分离痕，连接部32另一端与法兰片3连接并同样具有易于断开的分离痕。
生产操作时，在步骤④后，还可以有一测试步骤，具体为：利用冲床和冲模将横档2冲离并将负极引脚5与底档1的连接处冲断，配合测试设备例如万用表等，或是将一体式支架插入带有测试触头的工装夹具中，一次性完成对多个半成品二极管的测试，不合格的将不再套帽。在经过上述所有步骤即一体化封装初步完成之后，若需要将一体式支架上的多个封装好的二极管分体包装，可利用冲床等冲压设备将底档1冲离，使一体式支架解体为多个通过连接部32连成一体的二极管初成品，然后可手工掰断或机械压断分离痕即可对二极管单体进行最后的加工包装等工序。
实施例二：一种信号收发二极管的封装方法的实施例，包括以下步骤：
①支架：参见图2，提供具有多个二极管引脚单元的一体式支架，整个支架可以通过冲床冲压定型而成；一体式支架具有底档1，二极管引脚单元包括正负极引脚4、5，利用冲床等冲压设备冲断以悬置负极引脚5、非悬置正极引脚4，使非悬置的正极引脚4与底档1纵横连接，从而实现多个二极管引脚单元的一体连接；正负极引脚4、5上端还连接有正负电极块41、51；
②固晶：参见图4，在一体式支架的二极管引脚单元上配装二极管芯片；在负电极块51上开设一电极槽511；在电极槽511内点注导电银胶512；在导电银胶512上置入具有上下型P-N结的二极管芯片，二极管芯片的负极通过导电银胶512与负电极块51连接导通；二极管芯片与正电极块41之间连接有金丝焊线6，即二极管芯片的正极通过金丝焊线6与正电极块41连接导通，金丝焊线6可通过超声压焊或球焊工艺进行焊接，由自动化打线设备来完成。
③封胶：参见图3、图4，用具有绝缘透光性的封装胶8，例如环氧树脂等，来包覆二极管芯片，使得二极管芯片被封装胶8密封隔绝，确保二极管芯片不受外部环境侵蚀损坏；提供具有用于供正负电极块41、51置入的空间7的模具10，模具10包括基座101，基座101两边具有用于固定一体式支架的卡槽块102，空间7即在基座101上开有的具有固定形状的灌胶槽，灌胶槽之间还设置了开有一定深度的凹槽的限位块103；再通过机械或人工手段将一体式支架倒置并卡接固定在模具10的卡槽块102上，使正负电极块41、51置入模具10的灌胶槽中，同时一体式支架的底档1与限位块103的凹槽进行比对，用以控制正负电极块41、51在灌胶槽中的相对高度，使封装胶8包覆正负电极块41、51时的成型合格，也为了防止正负电极块41、51过度伸入灌胶槽中，导致二极管芯片甚至器件的损坏；然后在灌胶槽内注入封装胶8。上述具有固定形状的灌胶槽使得封装胶8的最终成型可为圆头有边、圆头无边、扁管墓碑型、圆头塔型、圆柱型等。
④固化：固化封装胶8；将模具以及倒置并置入模具中的一体式支架送入烤箱中长烤，烤箱温度控制为100℃~120℃，长烤时间持续3~5分钟。
⑤套帽：参见图6，利用工装夹具、机械手等操作手段将多个管帽一并套接在固化定型后的封装胶8外，管帽包括金属帽体9、连接于帽体9顶端的透镜91和连接于帽体9底端的帽缘92；
⑥上片：参见图6，多个法兰片3之间通过连接部32形成整体式的一法兰片条，法兰片3可以是一环氧板，也可以是以陶瓷或其它耐高温材料制成的一薄片。法兰片3上具有一个插槽和一个卡孔31＇，插槽和卡孔31＇与二极管引脚单元的正负极引脚4、5的位置及尺寸相适应。法兰片条的法兰片3上预先涂上耐高低温的粘合胶，从一体式支架的二极管引脚单元的旁侧插接入法兰片条，微调法兰片条的位置以使法兰片条上的法兰片3的卡孔31＇从悬置的二极管引脚单元套接进入，完成初步固定，然后将法兰片与管帽底部的帽缘92压紧，并使其自然固化以胶合固定。法兰片3上还具有一标识端33，连接部32一端与标识端33连接并具有易于断开的分离痕，连接部32另一端与法兰片3连接并同样具有易于断开的分离痕。
生产操作时，在步骤④后，还会有一测试步骤，具体为：步骤①中已经悬置及非悬置了半成品二极管引脚，利用测试设备例如万用表等直接方便地测试，或是将一体式支架插入带有测试触头的工装夹具中，一次性完成对多个半成品二极管器件的测试，不合格的将不再套帽。在经过上述所有步骤即一体化封装初步完成之后，若需要将一体式支架上的多个封装好的二极管分体包装，可利用冲床等冲压设备将底档1冲离，使一体式支架解体为多个通过连接部32连成一体的二极管初成品，然后可手工掰断或机械压断分离痕即可对二极管单体进行最后的加工包装等工序。

Claims (10)

1.一种信号收发二极管的封装方法，包括以下步骤：
①支架：提供具有多个二极管引脚单元的一体式支架；
②固晶：在所述一体式支架的二极管引脚单元上配装二极管芯片；
③封胶：用具有绝缘透光性的封装胶包覆所述二极管芯片，使得所述二极管芯片被所述封装胶密封隔绝；
④固化：固化所述封装胶；
⑤套帽：在固化后的封装胶外套接上管帽；
⑥上片：从所述一体式支架的所述二极管引脚单元的旁侧插接入具有多个法兰片的法兰片条，完成初步固定，然后将法兰片条上的法兰片与所述管帽底部的帽缘固定；
所述一体式支架具有底档（1）和/或横档（2），所述二极管引脚单元与所述底档（1）和/或横档（2）纵横连接，从而实现多个二极管引脚单元的一体连接；
所述法兰片之间通过连接部（32）形成整体式的所述法兰片条，所述法兰片（3）具有两个插槽（31），所述插槽（31）与所述二极管引脚单元的位置及尺寸相适应。
2.根据权利要求1所述的一种信号收发二极管的封装方法，其特征在于：所述二极管引脚单元包括正负极引脚（4、5），所述正负极引脚（4、5）上端连接有正负电极块（41、51）；
步骤②具体为，在所述负电极块（51）上开设一电极槽（511）；在所述电极槽（511）内点注导电银胶（512）；在所述导电银胶（512）上置入所述二极管芯片，所述二极管芯片与所述正电极块（41）之间连接有金丝焊线（6）。
3.根据权利要求2所述的一种信号收发二极管的封装方法，其特征在于：步骤③具体为，提供具有用于供所述正负电极块（41、51）置入的空间（7）的模具；将所述一体式支架倒置并置入所述模具中，使所述正负电极块（41、51）处于所述空间（7）内；然后在所述空间（7）内注入封装胶。
4.根据权利要求1所述的一种信号收发二极管的封装方法，其特征在于：步骤④中，固化温度控制为100℃~120℃，固化时间持续3~5分钟。
5.根据权利要求1所述的一种信号收发二极管的封装方法，其特征在于：所述法兰片（3）上还具有一标识端（33），所述连接部（32）一端与所述标识端（33）连接并具有易于断开的分离痕，所述连接部（32）另一端与所述法兰片（3）连接并同样具有易于断开的分离痕，分离痕的断开便于二极管的单体分装。
6.一种信号收发二极管的封装方法，包括以下步骤：
①支架：提供具有多个二极管引脚单元的一体式支架；
②固晶：在所述一体式支架的二极管引脚单元上配装二极管芯片；
③封胶：用具有绝缘透光性的封装胶包覆所述二极管芯片，使得所述二极管芯片被所述封装胶密封隔绝；
④固化：固化所述封装胶；
⑤套帽：在固化后的封装胶外套接上管帽；
⑥上片：从所述一体式支架的所述二极管引脚单元的旁侧插接入具有多个法兰片的法兰片条，微调法兰片条的位置以使所述法兰片条上的所述法兰片（3）的卡孔（31＇）从悬置的所述二极管引脚单元套接进入，完成初步固定，然后将法兰片条与所述管帽底部的帽缘固定；
所述一体式支架具有底档（1）和/或横档（2），所述二极管引脚单元包括正负极引脚（4、5），悬置所述正极引脚（4）、非悬置所述负极引脚（5）或者悬置所述负极引脚（5）、非悬置所述正极引脚（4），使非悬置的正极引脚（4）或负极引脚（5）与所述底档（1）纵横连接，从而实现多个所述二极管引脚单元的一体连接；
所述法兰片之间通过连接部（32）形成整体式的所述法兰片条，所述法兰片（3）具有一个插槽和一个卡孔（31＇），所述插槽和所述卡孔（31＇）与所述二极管引脚单元的位置及尺寸相适应。
7.根据权利要求6所述的一种信号收发二极管的封装方法，其特征在于：所述正负极引脚（4、5）上端连接有正负电极块（41、51）；
步骤②具体为，在所述负电极块（51）上开设一电极槽（511）；在所述电极槽（511）内点注导电银胶（512）；在所述导电银胶（512）上置入所述二极管芯片，所述二极管芯片与所述正电极块（41）之间连接有金丝焊线（6）。
8.根据权利要求7所述的一种信号收发二极管的封装方法，其特征在于：步骤③具体为，提供具有用于供所述正负电极块（41、51）置入的空间（7）的模具；将所述一体式支架倒置并置入所述模具中，使所述正负电极块（41、51）处于所述空间（7）内；然后在所述空间（7）内注入封装胶。
9.根据权利要求6所述的一种信号收发二极管的封装方法，其特征在于：步骤④中，固化温度控制为100℃~120℃，固化时间持续3~5分钟。
10.根据权利要求6所述的一种信号收发二极管的封装方法，其特征在于：所述法兰片（3）上还具有一标识端（33），所述连接部（32）一端与所述标识端（33）连接并具有易于断开的分离痕，所述连接部（32）另一端与所述法兰片（3）连接并同样具有易于断开的所述分离痕，分离痕的断开便于二极管的单体分装。
CN201410026779.4A 2014-01-21 2014-01-21 一种信号收发二极管的封装方法 Expired - Fee Related CN103762295B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410026779.4A CN103762295B (zh) 2014-01-21 2014-01-21 一种信号收发二极管的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410026779.4A CN103762295B (zh) 2014-01-21 2014-01-21 一种信号收发二极管的封装方法

Publications (2)

Publication Number Publication Date
CN103762295A CN103762295A (zh) 2014-04-30
CN103762295B true CN103762295B (zh) 2016-06-01

Family

ID=50529501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410026779.4A Expired - Fee Related CN103762295B (zh) 2014-01-21 2014-01-21 一种信号收发二极管的封装方法

Country Status (1)

Country Link
CN (1) CN103762295B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105276523B (zh) * 2014-07-17 2019-07-02 温州宝翔科技有限公司 通过透镜传导散热的led灯具
CN110277476A (zh) * 2018-03-14 2019-09-24 青岛杰生电气有限公司 一种直插式侧发光深紫外led支架及其制作工艺
CN115891000B (zh) * 2022-10-28 2023-08-25 宜兴曲荣光电科技有限公司 Led芯片封装用的自动化机电加工装置及使用方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203339211U (zh) * 2013-05-17 2013-12-11 深圳龙多电子科技有限公司 带高度定位的直插式led及其自动成型装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4686132B2 (ja) * 2004-03-18 2011-05-18 株式会社東芝 保護カバー付き光半導体装置の製造方法
JP5556369B2 (ja) * 2010-05-25 2014-07-23 日亜化学工業株式会社 発光装置及びそれを用いた表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203339211U (zh) * 2013-05-17 2013-12-11 深圳龙多电子科技有限公司 带高度定位的直插式led及其自动成型装置

Also Published As

Publication number Publication date
CN103762295A (zh) 2014-04-30

Similar Documents

Publication Publication Date Title
CN103762295B (zh) 一种信号收发二极管的封装方法
CN104471693A (zh) 形成导线互连结构的方法
CN207646064U (zh) 玻璃非球面透镜二次压型用模具
CN207044535U (zh) 一种结构改进的注塑机
CN102097340A (zh) 用cob灌胶封装制作smd的方法
CN108400217A (zh) 一种高效率led芯片倒装封装方法
CN203871320U (zh) Ac-dc电源电路的封装结构
CN208245554U (zh) 一种切边模装置
CN103418739A (zh) 一种扁平环压制方法
CN201741028U (zh) 一种自动封装设备控制系统
CN203467601U (zh) 一种制作水饺的装置
CN204054661U (zh) 一种可提高生产效率的圆环粘贴模具
CN105428955A (zh) 端子自动压接机及压接方法
CN103985693A (zh) 无刷直流电机集成驱动电路的封装结构及其封装方法
CN104009026A (zh) 胎压传感器电路的封装结构及其封装方法
CN205185365U (zh) 一种自动化压制设备
CN103030101A (zh) 用于制造双芯片装置的方法以及相应的双芯片装置
CN203386796U (zh) 一种led发光条封装支架
CN206370419U (zh) 多引脚贴片元件
CN204793561U (zh) 一种智能压接控制装置
CN203871321U (zh) 无刷直流电机集成驱动电路的封装结构
CN104886793A (zh) 一种文胸罩杯生产加工装置
CN204834668U (zh) 一种led支架
CN203882999U (zh) 胎压传感器电路的封装结构
CN104416742A (zh) 塑料模具金属镶件上料治具

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160601

Termination date: 20180121

CF01 Termination of patent right due to non-payment of annual fee