KR20050104659A - 가변의 계조 표현력을 가진 전계 방출 디스플레이 장치 - Google Patents

가변의 계조 표현력을 가진 전계 방출 디스플레이 장치 Download PDF

Info

Publication number
KR20050104659A
KR20050104659A KR1020040030006A KR20040030006A KR20050104659A KR 20050104659 A KR20050104659 A KR 20050104659A KR 1020040030006 A KR1020040030006 A KR 1020040030006A KR 20040030006 A KR20040030006 A KR 20040030006A KR 20050104659 A KR20050104659 A KR 20050104659A
Authority
KR
South Korea
Prior art keywords
pulse width
reference clock
signal
data
field emission
Prior art date
Application number
KR1020040030006A
Other languages
English (en)
Other versions
KR100997477B1 (ko
Inventor
강문석
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040030006A priority Critical patent/KR100997477B1/ko
Priority to JP2004353358A priority patent/JP4707381B2/ja
Priority to US11/110,897 priority patent/US7522131B2/en
Priority to CNB2005100677944A priority patent/CN100433085C/zh
Publication of KR20050104659A publication Critical patent/KR20050104659A/ko
Application granted granted Critical
Publication of KR100997477B1 publication Critical patent/KR100997477B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명은 수평 동기신호의 액티브 펄스폭에 따라 데이터 신호의 펄스폭을 조절하는 전계 방출 디스플레이 장치를 제공하는 것을 목적으로 하여, 상기 목적을 달성하기 위하여, 데이터 구동부에서 영상 데이터를 펄스폭 변조하여 얻어진 표시 데이터 신호를 주사 구동부의 주사 신호에 따라 전계 방출 디스플레이 패널에 출력하는 전계 방출 디스플레이 장치에 있어서, 시스템 클럭에 의해 정의되는 수평 동기신호의 액티브 펄스폭과, 상기 수평 동기신호의 액티브 펄스폭에 대응하는 기준 클럭의 룩업-테이블이 저장된 기준 클럭 메모리; 상기 기준 클럭 메모리의 룩업-테이블을 참조하여, 기준 클럭을 출력하는 기준 클럭 참조부; 및 상기 기준 클럭을 계수하여 데이터 구동부를 향해 계조 신호를 출력하는 계조 신호 발생부를 포함하고, 상기 데이터 구동부는 상기 계조 신호에 대응하는 영상 데이터를 상기 전계 방출 디스플레이 패널의 데이터 전극 라인들에 출력하는 것을 특징으로 하는 전계 방출 디스플레이 장치를 제공한다.

Description

가변의 계조 표현력을 가진 전계 방출 디스플레이 장치{Field emission display apparatus with variable expression range of gray level}
본 발명은, 전계 방출 디스플레이 패널의 데이터 전극 라인들에 인가되는 데이터 신호의 펄스폭을 조절하는 전계 방출 디스플레이 장치에 관한 것으로서, 더욱 상세하게는, 수평 동기신호의 액티브 펄스폭에 따라 미리 정의된 파형 또는 미리 정의된 포인터로 데이터 신호의 펄스폭을 능동적으로 조절하는 전계 방출 디스플레이 장치에 관한 것이다.
통상적인 전계 방출 디스플레이 장치는 크게 전계 방출 디스플레이 패널과 그 구동 장치로 구성되며, 구동 장치가 전계 방출 디스플레이 패널의 애노드 전극에 정극성 전압을 인가한 상태에서, 게이트 전극에 정극성 전압, 캐소드 전극에 부극성 전압을 인가하면, 캐소드 전극으로부터 전자가 방출되어 게이트 전극을 향해 가속되고 애노드 전극을 향해 수렴하며, 애노드 전극 앞에 있는 형광 셀에 충돌하여 빛을 발산한다.
도 1은 종래의 전계 방출 디스플레이 장치의 개략적인 블록도이다.
전계 방출 디스플레이 장치는 전계 방출 디스플레이 패널(10) 및 그 구동 장치(15-19)를 포함한다. 전계 방출 디스플레이 패널(10)의 구동 장치는 영상 처리부(15), 패널 제어부(16), 주사 구동부(17), 데이터 구동부(18), 및 전원 공급부(19)를 포함한다.
영상 처리부(15)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호, 예를 들어 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기신호들을 발생시킨다.
패널 제어부(16)는 영상 처리부(15)로부터의 내부 영상 신호에 따라 데이터-구동 제어 신호(SD) 및 주사-구동 제어 신호(SS)로 이루어지는 구동 제어 신호들(SD, SS)을 발생시킨다. 데이터 구동부(18)는, 패널 제어부(16)로부터의 구동 제어 신호들(SD, SS) 중에서 데이터-구동 제어 신호(SD)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 전계 방출 디스플레이 패널(10)의 데이터 전극 라인들(CR1, ..., CBm)에 인가한다. 주사 구동부(17)는 패널 제어부(16)로부터의 구동 제어 신호들(SD, SS) 중에서 주사-구동 제어 신호(S S)를 처리하여 주사 전극 라인들(G1, ..., Gn)에 인가한다.
전원 공급부(19)는 영상 처리부(15), 패널 제어부(16), 주사 구동부(17), 데이터 구동부(18), 및 전계 방출 디스플레이 패널(10)의 애노드 전극에, 예컨대, 1 내지 4 킬로볼트(KV)의 전위를 인가한다.
예를 들어, 전계 방출 디스플레이 패널(10)의 캐소드 전극들에 데이터 전극라인들(CR1, ..., CBm)이 접속되어 있고, 게이트 전극들에 주사 전극 라인들(G 1, ..., Gn)이 접속되어 있는 경우, 애노드 전극에 정극성 전압을 인가한 상태에서, 주사 전극 라인들(G1, ..., Gn)을 통해 게이트 전극들에 정극성 전압을 인가하고, 데이터 전극 라인들(CR1, ..., CBm)을 통해 캐소드 전극들에 부극성 전압을 인가하면, 캐소드 전극들로부터 전자가 방출되어 게이트 전극들을 향해 가속되고 애노드 전극들을 향해 수렴하며, 애노드 전극들 앞에 있는 형광 셀에 충돌하여 빛을 발산한다.
전계 방출 디스플레이 패널(10)의 휘도를 조절하기 위한 계조 제어 방식에는, 데이터 신호 펄스의 인가 시간을 제어하는 펄스폭 변조(Pulse Width Modulation;PWM) 방식과, 데이터 신호 펄스의 전압 크기를 제어하는 펄스 크기 변조(Pulse Amplitude Modulation;PAM) 방식이 있다. 이하에서, 펄스폭 변조(PWM) 방식에 대하여 간략히 설명한다. 도 1의 기준클럭 발생부(5)에서 발생된 기준 클럭(RF_CK)은 계조 신호 발생부(7)에서 카운트되어 적절한 기준 클럭 펄스마다 계수된 계조 신호(GL)가 데이터 구동부(18)를 향하여 출력된다. 데이터 구동부(18)는 계조 신호(GL)에 따라 펄스폭 변조된 데이터 신호를 데이터 전극 라인들(CR1, ..., CBm)로 출력한다.
도 2는 펄스폭 변조 방식을 채용하는 전계 방출 디스플레이 장치에서, 데이터 신호를 펄스폭 변조시키는 변조 모듈의 블록도이다. 기준클럭 발생부(5)는 고속의 시스템 클럭(SYS_CK)에 따라, 데이터 신호를 펄스폭 변조시키기 위한 기준 클럭(RF_CK)을 생성한다. 기준 클럭(RF_CK)의 파형은 전계 방출 디스플레이 패널(10)에 인가되는 수평 동기신호에 적합하게 펄스 파형의 액티브 구간(파형의 (+) 또는 (-) 구간) 또는 펄스의 1주기가 고정되어 있다.
계조 신호 발생부(7)에서는 기준 클럭(RF_CK)을 카운트하여 계조 신호(GL)를 발생시킨다. 계조 신호(GL)는 클리어(CLEAR) 신호를 입력받아 제로상태가 된 직후부터, 기준 클럭(RF_CK)이 인가될 때마다 카운트되는 신호이다. 계조 신호(GL)는 카운트에 따라 펄스폭이 증가되는 파형을 가지거나, 또는 카운트에 따라 펄스의 위치가 수평방향으로 시프트되는 파형을 가진다. 계조 신호(GL)는 변조용 비교부(8)로 입력되며, 변조용 비교부(8)에서는 영상 데이터와 계조 신호(GL)를 비교하여 동일한 데이터값일 때 그에 해당하는 펄스폭을 가지는 신호를 출력한다. 따라서 영상 데이터의 크기에 따라 출력되는 데이터 신호의 펄스폭이 달라진다. 결과적으로, 상이한 펄스폭에 의해 광량이 조절될 수 있는 데이터 신호들이 데이터 전극 라인들(CR1, ..., CBm)로 출력된다. 변조용 비교부(8)는 통상적으로 데이터 구동부(18) 내부에 존재한다.
한편, 펄스폭 변조(PWM) 방식에서는 데이터 신호 펄스의 폭에 따라 출력되는 광량이 제어되는 반면에, 펄스 크기 변조(PAM) 방식에서는 데이터 신호 펄스의 전압 크기를 조절함으로써 출력되는 광량이 제어된다. 펄스 크기 변조 방식은 소비 전력이 작고 출력 휘도가 높은 장점이 있으나, 전압이 조금만 증가하여도 출력 전류의 급증으로 인해 전압차에 따른 휘도를 제어하기 곤란한 문제점이 있다. 따라서, 펄스폭 변조 방식이 일반적으로 널리 사용되고 있다.
펄스폭 변조 방식을 사용하는 전계 방출 디스플레이 장치에서, 계조수는 수평 동기신호에 의존한다. 수평 동기신호가 1회 인가될 때마다, 전계 방출 디스플레이 패널(10)의 1라인(즉, 수평 1행)에 한꺼번에 각각의 데이터가 인가되며, 이때 모든 최소 계조의 데이터과 최대 계조의 데이터가 1 수평 동기신호가 인가되는 도중에 1 라인에 인가된다. 그러므로, 예를 들어, 256 계조를 사용하는 전계방출 디스플레이 장치에서는 1 수평 동기신호의 액티브 펄스폭에 해당하는 폭을 최대 계조로 사용할 수 있다.
그런데, 이와 같이 계조에 대해 변조 펄스폭이 고정된 종래의 전계 방출 디스플레이 장치에서는, 이용하고자 하는 계조수가 레벨-업 되는 경우에 1 수평 동기신호의 액티브 펄스폭을 초과하는 계조 레벨은 표시되지 못하고, 따라서 패널의 휘도 표현력이 저감되며 휘도가 저하되는 문제점이 발생한다. 또한, 높은 계조수가 필요없는 전계 방출 디스플레이 장치의 경우, 1 수평 동기신호의 액티브 펄스폭을 좁힐 경우, 그에 따라 계조수에 맞추어 새로운 변조 펄스폭에 따른 시스템을 전체적으로 새로이 다시 설계해야 하는 번거로움이 발생한다.
도 3은 종래의 전계 방출 디스플레이 장치에서, 수평 동기신호의 액티브 펄스폭에 대한 기준 클럭과 계조 신호를 나타낸 파형도이다. 고주파의 시스템 클럭(SYS_CK)에 대해 수평 동기신호(Hsync)와 기준 클럭(RF_CK)이 의존하며, 계조 신호(GL)는 기준 클럭(RF_CK)을 계수함으로써 생성되고 있다. 도 3에서 전계 방출 디스플레이 장치는 256개의 계조를 사용하고 있으며, 패널은 0~255개의 계조를 표현한다. 모든 계조가 수평 동기신호(Hsync)의 액티브 펄스폭 이내에 존재하며, 최대 계조인 255 계조도 수평 동기신호(Hsync)의 액티브 펄스폭 내에 존재한다. 그러나, 시스템 변경에 의해, 255계조를 초과하는 계조를 표현해야 하는 경우, 또는, 수평 동기신호(Hsync)의 액티브 펄스폭이 감소하는 경우에는, 수평 동기신호(Hsync)의 액티브 펄스폭을 초과하는 계조를 표현이 불가능하므로 계조 표현력이 감소하고 휘도가 저감되는 문제점이 발생한다.
따라서, 본 발명은 종래 기술의 문제점을 해결하기 위하여 창안된 것으로서, 본 발명의 목적은 수평 동기신호의 액티브 펄스폭에 따라 미리 정의된 파형 또는 미리 정의된 포인터로 데이터 신호의 펄스폭을 능동적으로 조절하는 전계 방출 디스플레이 장치를 제공하는 것이다.
상기 목적을 이루기 위한 본 발명에 따른 전계 방출 디스플레이 장치는,
데이터 구동부에서 영상 데이터를 펄스폭 변조하여 얻어진 표시 데이터 신호를 주사 구동부의 주사 신호에 따라 전계 방출 디스플레이 패널에 출력하는 전계 방출 디스플레이 장치에 있어서,
시스템 클럭에 의해 정의되는 수평 동기신호의 액티브 펄스폭과, 상기 수평 동기신호의 액티브 펄스폭에 대응하는 기준 클럭의 룩업-테이블이 저장된 기준 클럭 메모리;
상기 기준 클럭 메모리의 룩업-테이블을 참조하여, 기준 클럭을 출력하는 기준 클럭 참조부; 및
상기 기준 클럭을 계수하여 상기 데이터 구동부를 향해 계조 신호를 출력하는 계조 신호 발생부를 포함하고,
상기 데이터 구동부는 상기 계조 신호에 대응하는 영상 데이터를 상기 전계 방출 디스플레이 패널의 데이터 전극 라인들에 출력하는 것을 특징으로 한다.
그리고, 상기 전계 방출 디스플레이 장치는 수평 동기신호의 액티브 펄스폭을 조사하는 동기신호 카운터를 더 구비할 수 있다.
그리고, 상기 동기신호 카운터는, 시스템 클럭에 의해 상기 수평 동기신호를 카운트하여, 상기 기준 클럭 참조부로 상기 수평 동기신호의 액티브 펄스폭 값을 출력할 수 있다.
한편, 상기 기준 클럭 메모리는, 상기 수평 동기신호의 액티브 펄스폭에 대응하는 기준 클럭의 파형 데이터를 가진 룩업-테이블을 포함할 수 있다.
상기 룩업-테이블은, 상기 수평 동기신호의 액티브 펄스폭에 대응하도록 1 펄스 주기 또는 주파수가 조절된 기준 클럭의 파형 데이터를 가질 수 있다.
그리고, 상기 룩업-테이블은, 상기 수평 동기신호의 액티브 펄스폭에 대응하도록 펄스폭이 조절된 기준 클럭의 파형 데이터를 가질 수 있다.
한편, 상기 기준 클럭 메모리는, 상기 시스템 클럭에 대한, 상기 수평 동기신호의 액티브 펄스폭에 대응하는 기준 클럭의 오프셋 포인터를 가진 룩업-테이블을 포함할 수 있다.
상기 기준 클럭의 오프셋 포인터는, 상기 시스템 클럭에 대한 상기 기준 클럭의 상승시점 및 하강시점을 나타낼 수 있다.
그리고, 상기 데이터 구동부는,
1 수평라인의 시리얼 영상 데이터가 순차적으로 저장되는 시프트 레지스터;
상기 시프트 레지스터로부터 상기 시리얼 영상 데이터를 패러럴 영상 데이터로서 저장하는 래치 레지스터; 및
상기 래치 레지스터의 패러럴 영상 데이터를, 상기 계조 신호 발생부로부터의 계조 신호와 비교하여 일치할 때, PWM 표시 데이터 신호로서 데이터 전극라인들을 향해 출력시키는 변조용 비교부를 포함할 수 있다.
한편, 본 발명에 따른 전계 방출 디스플레이 장치의 구동 방법은, 데이터 구동부에서 영상 데이터를 펄스폭 변조하여 얻어진 표시 데이터 신호를 주사 구동부의 주사 신호에 따라 전계 방출 디스플레이 패널에 출력하는 전계 방출 디스플레이 장치의 구동 방법에 있어서,
수평 동기신호의 액티브 펄스폭과, 상기 수평 동기신호의 액티브 펄스폭에 대응하는 기준 클럭을, 시스템 클럭에 따라 룩업-테이블로서 작성하는 단계;
상기 수평 동기신호의 액티브 펄스폭을 조사하는 단계;
상기 수평 동기신호의 액티브 펄스폭에 따라 상기 기준 클럭 메모리의 룩업-테이블을 참조하여, 기준 클럭을 출력하는 단계;
상기 기준 클럭을 계수하여 계조 신호를 발생시키는 단계; 및
상기 계조 신호의 펄스폭에 대응하는 영상 데이터 신호를 상기 전계 방출 디스플레이 패널의 데이터 전극 라인들에 출력하는 단계;를 포함한다.
그리고, 상기 수평 동기신호의 액티브 펄스폭을 조사하는 단계는, 시스템 클럭에 의해 상기 수평 동기신호를 카운트하여 액티브 펄스폭 값을 산출하는 단계를 포함한다.
일 실시예에 있어서, 상기 룩업-테이블 작성 단계는, 상기 수평 동기신호의 액티브 펄스폭에 대응하는 기준 클럭의 파형 데이터를, 시스템 클럭에 따라 룩업-테이블로서 작성하는 단계를 포함할 수 있다. 다른 실시예에 있어서, 상기 룩업-테이블 작성 단계는, 상기 수평 동기신호의 액티브 펄스폭에 대응하는 기준 클럭의 오프셋 포인터를, 시스템 클럭에 따라 상기 기준 클럭의 상승시점 및 하강시점에 대해 룩업-테이블로서 작성하는 단계를 포함할 수 있다.
한편, 상기 데이터 신호 출력단계는, 1 수평라인의 시리얼 영상 데이터가 순차적으로 시프트 레지스터에 저장되는 단계; 상기 시프트 레지스터로부터 수신된 상기 시리얼 영상 데이터가 패러럴 영상 데이터로서 래치 레지스터에 저장되는 단계; 및 상기 래치 레지스터의 패러럴 영상 데이터를, 상기 계조 신호 발생부로부터의 계조 신호와 비교하여 일치할 때, PWM 표시 데이터 신호로서 데이터 전극 라인들을 향해 출력시키는 비교단계;를 포함할 수 있다.
이하, 본 발명에 따른 전계 방출 디스플레이 장치 및 방법에 대해 바람직한 실시예를 설명한다.
도 4는 본 발명의 일 실시예에 의한 전계 방출 디스플레이 장치 중 전계 방출 디스플레이 패널의 사시도이다.
도 4를 참조하면, 본 발명의 일 실시예에 있어서, 전계 방출 디스플레이 패널(1)은 앞쪽 패널(2)과 뒤쪽 패널(3)이 스페이스 바아(space bar)들(41,...,43)에 의하여 지지된다.
뒤쪽 패널(3)은 뒤쪽 기판(31), 캐소드 전극 라인들(CR1,...,CBm), 전자 방출원들(ER11,...,EBnm), 절연층(33), 게이트 전극 라인들(G1,...,G n)을 포함한다.
데이터 신호들이 인가되는 캐소드 전극 라인들(CR1,...,CBm)은 전자 방출원들(ER11,...,EBnm)과 전기적으로 연결된다. 제1 절연층(33), 게이트 전극 라인들(G1,...,Gn)에는 전자 방출원들(ER11,...,EBnm)에 대응하는 관통구들(HR11,...,HBnm)이 형성된다. 따라서, 주사 신호들이 인가되는 게이트 전극 라인들(G1,...,Gn)에서, 캐소드 전극 라인들(CR1,...,CBm)과 교차되는 영역에 관통구들(HR11,...,H Bnm)이 형성된다.
앞쪽 패널(2)은 앞쪽 투명 기판(21), 애노드 전극(22), 및 형광 셀들(FR11,...,FBnm)을 포함한다. 에노드 전극(22)에는 전자 방출원들(ER11 ,...,EBnm)로부터의 전자들이 형광 셀들로 이동하도록 1 내지 4 킬로볼트(KV)의 높은 정극성 전위가 인가된다.
도 5는 본 발명의 일 실시예에 의한 전계 방출 디스플레이 장치의 블록도이다.
전계 방출 디스플레이 장치는 전계 방출 디스플레이 패널(10) 및 그 구동 장치를 포함한다. 전계 방출 디스플레이 패널(10)의 구동 장치는 영상 처리부(15), 패널 제어부(16), 주사 구동부(17), 데이터 구동부(18), 및 전원 공급부(19)를 포함한다.
영상 처리부(15)는 컴퓨터로부터의 영상 신호, DVD 플레이어로부터의 영상 신호, TV 셋탑 박스로부터의 영상 신호 등의 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호를 발생시킨다. 내부 영상 신호는, 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기신호들이다.
패널 제어부(16)는 영상 처리부(15)로부터의 내부 영상 신호에 따라 데이터-구동 제어 신호(SD) 및 주사-구동 제어 신호(SS)로 이루어지는 구동 제어 신호들(SD, SS)을 발생시킨다. 데이터 구동부(18)는, 패널 제어부(16)로부터의 구동 제어 신호들(SD, SS) 중에서 데이터-구동 제어 신호(SD)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 전계 방출 디스플레이 패널(10)의 데이터 전극 라인들(CR1, ..., CBm)에 인가한다. 주사 구동부(17)는 패널 제어부(16)로부터의 구동 제어 신호들(SD, SS) 중에서 주사-구동 제어 신호(S S)를 처리하여 주사 전극 라인들(G1, ..., Gn)에 인가한다.
전원 공급부(19)는 영상 처리부(15), 패널 제어부(16), 주사 구동부(17), 데이터 구동부(18), 온타임 카운터(11), PWM 제어입력부(12), 카운터 비교부(13) 및 전계 방출 디스플레이 패널(10)의 애노드 전극에, 예컨대 1 내지 4 킬로볼트(KV)의 전위를 인가한다.
기준 클럭 메모리(12)는 수평 동기신호의 액티브 펄스폭에 대응하는 기준 클럭의 룩업-테이블을 가지고 있다. 일 실시예에 있어서, 룩업-테이블은 수평 동기신호(Hsync)의 액티브 펄스폭에 대응하는 기준 클럭의 파형 데이터(waveform data)를 가질 수 있다. 또한, 다른 실시예에 있어서, 룩업-테이블은 수평 동기신호(Hsync)의 액티브 펄스폭에 대응하는 기준 클럭의 오프셋 포인터(offset pointer)를 가질 수 있다. 기준 클럭 메모리(12)는 기준 클럭 참조부(13)로부터 어드레스 신호를 입력받아, 어드레스 신호에 따른 기준 클럭 데이터를 룩업-테이블에서 찾아내고 기준 클럭 참조부(13)를 향해 출력한다.
룩업-테이블이, 수평 동기신호(Hsync)의 액티브 펄스폭에 대응하는 기준 클럭의 파형 데이터(waveform data)를 가지는 경우, 룩업-테이블은 수평 동기신호의 액티브 펄스폭에 대응하도록 1 펄스 주기(Cycle) 또는 주파수(Frequency)가 조절된 기준 클럭의 파형 데이터를 가질 수 있다. 다른 실시예에 있어서, 룩업-테이블은 수평 동기신호의 액티브 펄스폭에 대응하도록 펄스폭(Puse Width)이 조절된 조절된 기준 클럭의 파형 데이터를 가질 수 있다.
도 7 및 도 8은 본 발명의 일 실시예에 의한 전계 방출 디스플레이 장치에서, 수평 동기신호에 따른 기준 클럭 및 계조 신호의 파형도이다.
룩업-테이블이 1 펄스 주기(Cycle) 또는 주파수(Frequency)가 조절된 기준 클럭(RF_CK)의 파형 데이터를 가지는 경우에는, 기준 클럭(RF_CK)의 1 펄스 주기는 시스템 클럭(SYS_CK)의 클럭 펄스폭(1주기 또는 1/2주기의 펄스폭)의 배수로 정의될 수 있다. 예를 들어, 도 7에서 볼 수 있는 바와 같이, 기준 클럭의 펄스 주기는 시스템 클럭(SYS_CK)의 3 주기 클럭으로 정의될 수 있다. 이 경우, (+)펄스 주기와 (-)펄스 주기는 각각 시스템 클럭(SYS_CK)의 1.5 주기 클럭으로 정의된다. 본 실시예에 따르면, 도 3의 파형에 비하여 시스템 클럭(SYS_CK)에 대한 기준 클럭(RF_CK)의 주기를 25% 만큼 감소시킨 파형을 정의할 수 있다. 기준 클럭(RF_CK)의 파형에서 주기가 25% 감소(즉, 주파수는 25% 증가)한 경우, 계조 신호(GL)는 각각 25% 카운트 펄스가 감소하며, 결과적으로 25% 만큼 계조 표현력은 증가한다. 도 7의 실시예에서, 파형도를 참조하면, 전계 방출 디스플레이 장치는 총 320개 계조의 계조 표현력을 가질 수 있게 되어, 256개 계조에 비하여 25% 상승된 계조 표현력을 가지게 된다.
룩업-테이블이 수평 동기신호의 액티브 펄스폭에 대응하도록 펄스폭(Pulse Width)이 조절된 기준 클럭(RF_CK)의 파형 데이터를 가지는 경우에는, 기준 클럭(RF_CK)의 펄스 펄스폭은 시스템 클럭(SYS_CK)의 클럭 펄스폭(1주기 또는 1/2주기의 펄스폭)의 배수로 정의될 수 있다. 예를 들어 도 8에서 볼 수 있는 바와 같이, 기준 클럭(RF_CK)의 (+)펄스폭은 시스템 클럭(SYS_CK)의 2 주기 클럭이고, (-)펄스폭은 시스템 클럭(SYS_CK)의 1 주기 클럭으로 정의될 수 있다. 본 실시예에 따르면, 도 3의 파형에 비하여 시스템 클럭(SYS_CK)에 대한 기준 클럭(RF_CK)의 (+) 펄스폭은 동일하고, (-) 펄스폭이 50% 만큼 감소된 파형을 정의할 수 있다. 기준 클럭(RF_CK)의 파형에서 (+) 펄스폭은 동일하고 (-) 펄스폭이 50% 감소(즉, 1 주기의 펄스폭은 25% 증가)한 경우, 계조 신호(GL)는 각각 25% 카운트 펄스가 감소하며, 결과적으로 25% 만큼 계조 표현력은 증가한다. 도 8의 실시예에서, 파형도를 참조하면, 전계 방출 디스플레이 장치는 총 320개 계조의 계조 표현력을 가질 수 있게 되어, 256개 계조에 비하여 25% 상승된 계조 표현력을 가지게 된다.
또 다른 실시예에 있어서, 룩업-테이블이 수평 동기신호(Hsync)의 액티브 펄스폭에 대응하는 기준 클럭의 오프셋 포인터(offset pointer)를 가지는 경우에는, 오프셋 포인터(offset pointer)가 기준 클럭(RF_CK)의 상승 시점(t1) 및 하강 시점(t2)을 정의할 수 있다. 그리고 오프셋 포인터는, 시스템 클럭(SYS_CK)의 클럭 펄스폭(1주기 또는 1/2주기의 펄스폭)의 배수마다 정의될 수 있다.
예를 들어, 도 7에서 볼 수 있는 바와 같이, 시스템 클럭(SYS_CK)의 시작 시점인 제0 포인터(P0)가 기준 클럭(RF_CK)의 상승 시점(t1)이고, 제3 포인터(P3)가 하강 시점(t2)으로 정의되며, 제 6 포인터(P6)가 그 다음의 기준 클럭(RF_CK)의 상승 시점(t3)으로 정의될 수 있다. 그 이후의 클럭의 상승 시점 및 하강 시점이 정의될 수도 있으나, 기준 클럭(RF_CK)이 동일 파형이 반복되는 경우에는 상기 3개의 시점(t1,t2,t3)만으로 기준 클럭(RF_CK)이 모두 정의될 수 있다. 따라서, 룩업-테이블은, 각각의 수평 동기신호의 액티브 펄스폭에 대하여 기준 클럭의 파형을 정의하는 적어도 3개의 오프셋 포인터를 가지면 충분하다.
또한, 예를 들어, 도 8에서 볼 수 있는 바와 같이, 시스템 클럭(SYS_CK)의 시작 시점인 제0 포인터(P0)가 기준 클럭(RF_CK)의 상승 시점(t1)이고, 제4 포인터(P4)가 하강 시점(t2)으로 정의되며, 제 6 포인터(P6)가 그 다음의 기준 클럭(RF_CK)의 상승 시점(t3)으로 정의될 수 있다. 그 이후의 클럭의 상승 시점 및 하강 시점이 정의될 수도 있으나, 기준 클럭(RF_CK)이 동일 파형이 반복되는 경우에는 상기 3개의 시점(t1, t2, t3)만으로 기준 클럭이 모두 정의될 수 있다. 따라서, 룩업-테이블은, 각각의 수평 동기신호의 액티브 펄스폭에 대하여 기준 클럭의 파형을 정의하는 적어도 3개의 오프셋 포인터를 가지면 충분하다.
도 7 및 도 8의 파형도를 참조하면, 전계 방출 디스플레이 장치는 총 320개 계조의 계조 표현력을 가질 수 있게 되어, 256개 계조에 비하여 25% 상승된 계조 표현력을 가지게 된다.
한편, 동기신호 카운터(11)는 수평 동기신호의 액티브 펄스폭을 조사한다. 예를 들어, 동기신호 카운터(11)는 시스템 클럭(SYS_CK)에 의해 수평 동기신호(Hsync)의 액티브 펄스폭을 카운트하여, 그 펄스폭에 대한 n비트 데이터를 기준 클럭 참조부(13)로 출력한다. 수평 동기신호의 액티브 펄스폭은 수평 동기신호가 온(On)되어 있는 펄스의 유지기간(Duration Period)을 의미한다.
기준 클럭 참조부(13)는 동기신호 카운터(11)에서 산출된 수평 동기신호의 액티브 펄스폭 정보에 따라, 기준 클럭 메모리(12)의 룩업-테이블을 참조하여 필요로 하는 변조 펄스폭을 얻어내기 위한 기준 클럭(RF_CK)을 선택한다. 기준 클럭 메모리(12)에 저장된 룩업-테이블이 수평 동기신호(Hsync)의 액티브 펄스폭에 대응하는 기준 클럭의 파형 데이터(waveform data)를 가지는 경우(즉, 주기 또는 펄스폭 등의 파형 데이터)에는, 기준 클럭 참조부(13)는 그 파형의 형태를 그대로 기준 클럭(RF_CK)으로서 출력한다. 또한, 기준 클럭 메모리(12)에 저장된 룩업-테이블이 기준 클럭의 오프셋 포인터(offset pointer)를 가지는 경우에는, 시스템 클럭(SYS_CK)을 기준으로 한 기준 클럭(RF_CK)의 파형을 연산하여 생성한 다음, 기준 클럭(RF_CK)으로서 출력한다.
기준 클럭 참조부(13)에서 선택적으로 출력된 기준 클럭(RF_CK)은 계조 신호 발생부(14)로 입력된다. 계조 신호 발생부(14)는 기준 클럭(RF_CK)을 계수하여 얻어지는 계조 신호(GL)를 데이터 구동부(18)에 입력시킨다. 데이터 구동부(18)에서는 변조용 비교부(185)에서 계조 신호(GL)를 이용하여 영상 데이터를 펄스폭 변조한다.
한편, 도 6은 본 발명의 일 실시예에 의한 전계 방출 디스플레이 장치중, 데이터 구동부의 변조용 비교부가, 계조 신호(GL)를 이용하여 영상 데이터를 펄스폭 변조할 수 있도록, 계조 신호 발생부와 결합된 블록도이다.
도 6을 참조하면, 데이터 구동부(18)는 영상 데이터가 입력되는 시프트 레지스터(181)와, 영상 데이터의 집합을 병렬로 일시 저장하는 래치 래지스터(183)와, 패러럴 영상 데이터를 각각 계조 신호(GL)와 비교하여 일치할 때마다 출력시키는 변조용 비교부(185)와, 변조된 신호를 최종적으로 데이터 전극 라인들(CR1, ..., CBm)로 출력하기 위한 논리 게이트(187) 및 고전압 버퍼부(189)를 포함한다.
시프트 레지스터(181)는 1 수평라인의 영상 데이터를 순차적으로 입력받아 순차적으로 저장한다. 영상 데이터는 패널 제어부(16)로부터 입력된다. 데이터 구동부(18)의 시프트 레지스터(181)는 영상 데이터를 시프트 시키는 것이 아니라 1수평라인의 시리얼 영상 데이터를 저장하여 패러럴 영상 데이터로 출력하는 역할을 한다. 래치 레지스터(183)는 시프트 레지스터(181)로부터 1 수평라인의 패러럴 영상 데이터를 입력받아 저장한 후, 예컨대 출력 인에이블 신호를 인가받으면 변조용 비교부(185)로 1 수평라인의 패러럴 영상 데이터를 한꺼번에 전송한다.
변조용 비교부(185)는 래치 레지스터(183)의 패러럴 영상 데이터를 카운터 비교부(13)로부터의 계조 신호(GL)와 비교하고, 패러럴 영상 데이터와 계조 신호(GL)가 일치할 때, 패러럴 영상 데이터를 PWM 표시 데이터 신호로서 데이터 전극 라인들(CR1, ..., CBm)을 향해 출력시킨다. 논리 게이트(187)는 변조된 패러럴 영상 데이터인 PWM 표시 데이터 신호를 필요에 따라 논리 조합으로 조절한다. 예를 들어, 데이터 전극 라인들(CR1, ..., CBm)에 연결된 전극이 캐소드 전극인 경우에는 데이터 신호의 전압 펄스를 역상으로 반전시킨다. 고전압 버퍼부(189)는 PWM 표시 데이터 신호의 크기를 데이터 전극 라인들(CR1, ..., CBm)에 연결된 전극(예컨대, 캐소드 전극 또는 게이트 전극)에 해당하는 고전압 레벨로 상승시킨다.
한편, 이하에서는 본 발명에 따른 전계 방출 디스플레이 장치의 구동 방법을 설명한다. 상기 전계 방출 디스플레이 장치에 대한 설명과 동일하거나 중복되는 설명은 생략한다.
도 9는 본 본 발명에 따른 전계 방출 디스플레이 장치의 구동 방법의 순서도이다. 본 발명에 따른 전계 방출 디스플레이 장치의 구동 방법은 데이터 구동부에서 영상 데이터를 펄스폭 변조하여 얻어진 표시 데이터 신호를 주사 구동부의 주사 신호에 따라 전계 방출 디스플레이 패널에 출력하는 전계 방출 디스플레이 장치의 구동 방법이다. 본 발명의 구동 방법은, 수평 동기신호의 액티브 펄스폭보다 표현하고자 하는 계조의 데이터 신호 펄스폭이 짧을 경우 해당 계조가 표현되지 못하는 것을 방지하기 위하여, 수평 동기신호를 분석한 후 그에 따라 데이터 신호의 변조 펄스폭을 룩업-테이블을 참조하여 조절한다.
먼저, 수평 동기신호의 액티브 펄스폭과, 상기 수평 동기신호의 액티브 펄스폭에 대응하는 기준 클럭이, 시스템 클럭에 따라 룩업-테이블로서 작성된다(S10).
일 실시예에 있어서, 상기 룩업-테이블 작성 단계는, 상기 수평 동기신호의 액티브 펄스폭에 대응하는 기준 클럭의 파형 데이터를, 시스템 클럭에 따라 룩업-테이블로서 작성하는 단계를 포함한다.
룩업-테이블이 1 펄스 주기(Cycle) 또는 주파수(Frequency)가 조절된 기준 클럭(RF_CK)의 파형 데이터를 가지는 경우에는, 기준 클럭(RF_CK)의 1 펄스 주기는 시스템 클럭(SYS_CK)의 클럭 펄스폭(1주기 또는 1/2주기의 펄스폭)의 배수로 정의될 수 있다. 예를 들어, 도 7에서 볼 수 있는 바와 같이, 기준 클럭의 펄스 주기는 시스템 클럭(SYS_CK)의 3 주기 클럭으로 정의될 수 있다. 이 경우, (+)펄스 주기와 (-)펄스 주기가 시스템 클럭(SYS_CK)의 1.5 주기 클럭으로 정의된다. 본 실시예에 따르면, 도 3의 파형에 비하여 시스템 클럭(SYS_CK)에 대한 기준 클럭(RF_CK)의 주기를 25% 만큼 감소시킨 파형을 정의할 수 있다. 기준 클럭(RF_CK)의 파형에서 주기가 25% 감소(즉, 주파수는 25% 증가)한 경우, 계조 신호(GL)는 각각 25% 카운트 펄스가 감소하며, 결과적으로 25% 만큼 계조 표현력은 증가한다. 도 7의 실시예에서, 파형도를 참조하면, 전계 방출 디스플레이 장치는 총 320개 계조의 계조 표현력을 가질 수 있게 되어, 256개 계조에 비하여 25% 상승된 계조 표현력을 가지게 된다.
룩업-테이블이 수평 동기신호의 액티브 펄스폭에 대응하도록 펄스폭(Pulse Width)이 조절된 기준 클럭(RF_CK)의 파형 데이터를 가지는 경우에는, 기준 클럭(RF_CK)의 펄스 펄스폭은 시스템 클럭(SYS_CK)의 클럭 펄스폭(1주기 또는 1/2주기의 펄스폭)의 배수로 정의될 수 있다. 예를 들어 도 8에서 볼 수 있는 바와 같이, 기준 클럭(RF_CK)의 (+)펄스폭은 시스템 클럭(SYS_CK)의 2 주기 클럭이고, (-)펄스폭은 시스템 클럭(SYS_CK)의 1 주기 클럭으로 정의될 수 있다. 본 실시예에 따르면, 도 3의 파형에 비하여 시스템 클럭(SYS_CK)에 대한 기준 클럭(RF_CK)의 (+) 펄스폭은 동일하고, (-) 펄스폭이 50% 만큼 감소된 파형을 정의할 수 있다. 기준 클럭(RF_CK)의 파형에서 (+) 펄스폭은 동일하고 (-) 펄스폭이 50% 감소(즉, 1 주기의 펄스폭은 25% 증가)한 경우, 계조 신호(GL)는 각각 25% 카운트 펄스가 감소하며, 결과적으로 25% 만큼 계조 표현력은 증가한다. 도 8의 실시예에서, 파형도를 참조하면, 전계 방출 디스플레이 장치는 총 320개 계조의 계조 표현력을 가질 수 있게 되어, 256개 계조에 비하여 25% 상승된 계조 표현력을 가지게 된다.
다른 실시예에 있어서, 상기 룩업-테이블 작성 단계는, 상기 수평 동기신호의 액티브 펄스폭에 대응하는 기준 클럭의 오프셋 포인터를, 시스템 클럭에 따라 상기 기준 클럭의 상승시점 및 하강시점에 대해 룩업-테이블로서 작성하는 단계를 포함한다.
또 다른 실시예에 있어서, 룩업-테이블이 수평 동기신호(Hsync)의 액티브 펄스폭에 대응하는 기준 클럭의 오프셋 포인터(offset pointer)를 가지는 경우에는, 오프셋 포인터(offset pointer)가 기준 클럭(RF_CK)의 상승 시점(t1) 및 하강 시점(t2)을 정의할 수 있다. 그리고 오프셋 포인터는, 시스템 클럭(SYS_CK)의 클럭 펄스폭(1주기 또는 1/2주기의 펄스폭)의 배수마다 정의될 수 있다.
예를 들어, 도 7에서 볼 수 있는 바와 같이, 시스템 클럭(SYS_CK)의 시작 시점인 제0 포인터(P0)가 기준 클럭(RF_CK)의 상승 시점(t1)이고, 제3 포인터(P3)가 하강 시점(t2)으로 정의되며, 제 6 포인터(P6)가 그 다음의 기준 클럭(RF_CK)의 상승 시점(t3)으로 정의될 수 있다. 그 이후의 클럭의 상승 시점 및 하강 시점이 정의될 수도 있으나, 기준 클럭(RF_CK)이 동일 파형이 반복되는 경우에는 상기 3개의 시점(t1,t2,t3)만으로 기준 클럭(RF_CK)이 모두 정의될 수 있다. 따라서, 룩업-테이블은, 각각의 수평 동기신호의 액티브 펄스폭에 대하여 기준 클럭의 파형을 정의하는 적어도 3개의 오프셋 포인터를 가지면 충분하다.
또한, 예를 들어, 도 8에서 볼 수 있는 바와 같이, 시스템 클럭(SYS_CK)의 시작 시점인 제0 포인터(P0)가 기준 클럭(RF_CK)의 상승 시점(t1)이고, 제4 포인터(P4)가 하강 시점(t2)으로 정의되며, 제 6 포인터(P6)가 그 다음의 기준 클럭(RF_CK)의 상승 시점(t3)으로 정의될 수 있다. 그 이후의 클럭의 상승 시점 및 하강 시점이 정의될 수도 있으나, 기준 클럭(RF_CK)이 동일 파형이 반복되는 경우에는 상기 3개의 시점(t1, t2, t3)만으로 기준 클럭이 모두 정의될 수 있다. 따라서, 룩업-테이블은, 각각의 수평 동기신호의 액티브 펄스폭에 대하여 기준 클럭의 파형을 정의하는 적어도 3개의 오프셋 포인터를 가지면 충분하다.
도 7 및 도 8의 파형도를 참조하면, 전계 방출 디스플레이 장치는 총 320개 계조의 계조 표현력을 가질 수 있게 되어, 256개 계조에 비하여 25% 상승된 계조 표현력을 가지게 된다.
다음으로, 상기 수평 동기신호의 액티브 펄스폭이 조사된다(S20).
일 실시예에 있어서, 상기 수평 동기신호의 액티브 펄스폭을 조사하는 단계는, 시스템 클럭에 의해 상기 수평 동기신호를 카운트하여 액티브 펄스폭 값을 산출하는 단계를 포함한다. 예를 들어, 동기신호 카운터(11)가 시스템 클럭(SYS_CK)에 의해 수평 동기신호(Hsync)의 액티브 펄스폭을 카운트하여, 그 펄스폭에 대한 n비트 데이터를 기준 클럭 참조부(13)로 출력할 수 있다. 수평 동기신호의 액티브 펄스폭은 수평 동기신호가 온(On)되어 있는 펄스의 유지기간(Duration Period)을 의미한다.
이어서, 상기 수평 동기신호의 액티브 펄스폭에 따라 상기 기준 클럭 메모리의 룩업-테이블이 참조되어, 기준 클럭이 출력된다(S30). 기준 클럭의 출력은 기준 클럭 참조부(13)에서 이루어질 수 있다. 기준 클럭 참조부(13)는 동기신호 카운터(11)에서 산출된 수평 동기신호의 액티브 펄스폭 정보에 따라, 기준 클럭 메모리(12)의 룩업-테이블을 참조하여 필요로 하는 변조 펄스폭을 얻어내기 위한 기준 클럭(RF_CK)을 선택한다. 기준 클럭 메모리(12)에 저장된 룩업-테이블이 수평 동기신호(Hsync)의 액티브 펄스폭에 대응하는 기준 클럭의 파형 데이터(waveform data)를 가지는 경우(즉, 주기 또는 펄스폭 등의 파형 데이터)에는, 기준 클럭 참조부(13)는 그 파형의 형태를 그대로 기준 클럭(RF_CK)으로서 출력한다. 또한, 기준 클럭 메모리(12)에 저장된 룩업-테이블이 기준 클럭의 오프셋 포인터(offset pointer)를 가지는 경우에는, 시스템 클럭(SYS_CK)을 기준으로 한 기준 클럭의 파형을 연산하여 생성한 다음, 기준 클럭(RF_CK)으로서 출력한다.
그리고, 상기 기준 클럭이 계수되어, 상기 데이터 구동부(18)를 향해 계조 신호가 출력된다(S40). 기준 클럭 참조부(13)에서 선택적으로 출력된 기준 클럭(RF_CK)은 계조 신호 발생부(14)로 입력된다. 계조 신호 발생부(14)는 기준 클럭(RF_CK)을 계수하여 얻어지는 계조 신호(GL)를 데이터 구동부(18)에 입력시킨다. 데이터 구동부(18)에서는 변조용 비교부(185)에서 계조 신호(GL)를 이용하여 영상 데이터를 펄스폭 변조한다.
마지막으로, 데이터 구동부(18)에서 영상 데이터 신호와 계조 신호(GL)를 비교하여 일치할 때 PWM 표시 데이터 신호로서 데이터 전극 라인들에 출력한다(S50). 먼저, 데이터 구동부(18)에서는 1 수평라인의 시리얼 영상 데이터가 순차적으로 시프트 레지스터에 저장되는 단계가 수행되고, 그 후, 상기 시프트 레지스터로부터 수신된 상기 시리얼 영상 데이터가 패러럴 영상 데이터로서 래치 레지스터에 저장되는 단계가 수행된다. 그리고, 상기 래치 레지스터의 패러럴 영상 데이터를, 상기 계조 신호 발생부로부터의 계조 신호와 비교하여 일치할 때, PWM 표시 데이터 신호로서 데이터 전극라인들을 향해 출력시는 비교단계가 이루어진다. 상기 비교단계에서, 데이터 구동부(18)내의 변조용 비교부(185)에서 래치 레지스터(183)로부터의 패러럴 영상 데이터와 계조 신호 발생부(14)로부터의 계조 신호(GL)가 일치할 때, 패러럴 영상 데이터(SC1, SC2, SC3, ...)가 PWM 표시 데이터 신호로서 데이터 전극 라인들(CR1, ..., CBm)을 향해 출력된다.
상기 구동 방법에 따르면, 수평 동기신호의 액티브 펄스폭에 따라 룩업-테이블 내에 미리 정의된 기준 클럭을 통해, 데이터 신호의 펄스폭을 능동적으로 조절하는 것이 가능하다.
이상 설명한 본 발명에 따른 전계 방출 표시장치 및 그 구동 방법에 의하면, 가변의 계조 표현력을 가진 전계 방출 디스플레이 장치 및 그 구동 방법이 제공된다. 특히, 본 발명에 따르면, 수평 동기신호의 액티브 펄스폭에 따라 미리 정의된 파형 또는 미리 정의된 포인터로 데이터 신호의 펄스폭을 능동적으로 조절하는 전계 방출 디스플레이 장치 및 그 구동 방법이 제공된다.
따라서, 본 발명에 따른 전계 방출 표시장치 및 그 구동 방법에 의하면, 계조 표현 범위를 넓히고자 할 경우에 수평 동기신호의 액티브 펄스폭에 대한 계조 신호 파형을 정의한 룩업-테이블만을 변경해 주는 것만으로 계조 표현 범위 확장의 목적을 달성할 수 있다. 또한, 수평 동기신호의 액티브 펄스폭이 감소하는 경우, 감소된 액티브 펄스폭에 대응하는 계조 신호 파형에 따른 룩업-테이블만을 변경해주는 것만으로 계조 표현력 감소 및 휘도 감소를 방지할 수 있다.
한편, 본 발명을 가장 바람직한 실시예를 기준으로 설명하였으나, 상기 실시예는 본 발명의 이해를 돕기 위한 것일 뿐이며, 본 발명의 내용이 그에 한정되는 것이 아니다. 본 발명의 구성에 대한 일부 구성요소의 부가,삭감,변경,수정 등이 있더라도 첨부된 특허청구범위에 의하여 정의되는 본 발명의 기술적 사상에 속하는 한, 본 발명의 범위에 해당된다.
예를 들어, 상기 실시예들에서는 동기신호 카운터(11), 기준 클럭 메모리(12), 기준 클럭 참조부(13), 계조 신호 발생부(14) 등이 패널 제어부(16)의 외부에 존재하는 것으로 표현되었으나, 이는 설명의 편의상 별도로 표현한 것이며, 패널 제어부(16)의 내부에 존재하도록 설계하는 것은 당업자가 용이하게 설계 변경할 수 있는 정도의 것이며 본 발명의 균등 범위에 속하는 것으로 이해하여야 한다.
도 1은 종래의 전계 방출 디스플레이 장치의 개략적인 블록도이다.
도 2는 종래의 전계 방출 디스플레이 장치에서, 기준 클럭 및 계조 신호를 생성하는 변조 모듈의 블록도이다.
도 3은 종래의 전계 방출 디스플레이 장치에서, 수평 동기신호에 따른 기준 클럭 및 계조 신호의 파형도이다.
도 4는 본 발명의 일 실시예에 의한 전계 방출 디스플레이 장치 중 전계 방출 디스플레이 패널의 사시도이다.
도 5는 본 발명의 일 실시예에 의한 전계 방출 디스플레이 장치의 블록도이다.
도 6은 본 발명의 일 실시예에 의한 전계 방출 디스플레이 장치중, 데이터 구동부의 변조용 비교부가, 계조 신호를 이용하여 영상 데이터를 펄스폭 변조할 수 있도록, 계조 신호 발생부와 결합된 블록도이다.
도 7은 본 발명의 일 실시예에 의한 전계 방출 디스플레이 장치에서, 수평 동기신호에 따른 기준 클럭 및 계조 신호의 파형도이다.
도 8은 본 발명의 일 실시예에 의한 전계 방출 디스플레이 장치에서, 수평 동기신호에 따른 기준 클럭 및 계조 신호의 파형도이다.
도 9는 본 본 발명에 따른 전계 방출 디스플레이 장치의 구동 방법의 순서도이다.
<도면의 주요 부분에 대한 부호의 설명>
5:기준클럭 발생부 7:계조 신호 발생부
10:전계 방출 디스플레이 패널 11:동기신호 카운터
12:기준 클럭 메모리 13:기준 클럭 참조부
14:계조 신호 발생부 15:영상 처리부
16:패널 제어부 17:주사 구동부
18:데이터 구동부 181:시프트 레지스터
183:래치 레지스터 185:변조용 비교부
19:전원공급부 21:앞쪽 기판
22:애노드 전극 FR11,...,FBnm:형광 셀들
31:뒤쪽 기판 CR1,...,CBm...캐소드 전극 라인들
ER11,...,EBnm:전자 방출원들 G1,...,Gn:게이트 전극 라인들
HR11,...,HBnm:관통구들 SYS_CK:시스템 클럭
Hsync:수평 동기신호 RF_CK:기준 클럭
GL:계조 신호

Claims (17)

  1. 데이터 구동부에서 영상 데이터를 펄스폭 변조하여 얻어진 표시 데이터 신호를 주사 구동부의 주사 신호에 따라 전계 방출 디스플레이 패널에 출력하는 전계 방출 디스플레이 장치에 있어서,
    시스템 클럭에 의해 정의되는 수평 동기신호의 액티브 펄스폭과, 상기 수평 동기신호의 액티브 펄스폭에 대응하는 기준 클럭의 룩업-테이블이 저장된 기준 클럭 메모리;
    상기 기준 클럭 메모리의 룩업-테이블을 참조하여, 기준 클럭을 출력하는 기준 클럭 참조부; 및
    상기 기준 클럭을 계수하여 상기 데이터 구동부를 향해 계조 신호를 출력하는 계조 신호 발생부를 포함하고,
    상기 데이터 구동부는 상기 계조 신호에 대응하는 영상 데이터를 상기 전계 방출 디스플레이 패널의 데이터 전극 라인들에 출력하는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 수평 동기신호의 액티브 펄스폭을 조사하는 동기신호 카운터를 더 구비하는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 동기신호 카운터는, 상기 시스템 클럭에 의해 상기 수평 동기신호를 카운트하여, 상기 기준 클럭 참조부로 상기 수평 동기신호의 액티브 펄스폭 값을 출력하는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 기준 클럭 메모리는, 상기 수평 동기신호의 액티브 펄스폭에 대응하는 기준 클럭의 파형 데이터를 가진 룩업-테이블을 포함하는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  5. 제 4 항에 있어서,
    상기 룩업-테이블은, 상기 수평 동기신호의 액티브 펄스폭에 대응하도록 1 펄스 주기가 조절된 기준 클럭의 파형 데이터를 가진 것을 특징으로 하는 전계 방출 디스플레이 장치.
  6. 제 5 항에 있어서,
    기준 클럭의 파형 데이터가 나타내는 상기 1 펄스 주기는 상기 시스템 클럭의 클럭 펄스폭의 배수인 것을 특징으로 하는 전계 방출 디스플레이 장치.
  7. 제 4 항에 있어서,
    상기 룩업-테이블은, 상기 수평 동기신호의 액티브 펄스폭에 대응하도록 펄스폭이 조절된 기준 클럭의 파형 데이터를 가진 것을 특징으로 하는 전계 방출 디스플레이 장치.
  8. 제 7 항에 있어서,
    기준 클럭의 파형 데이터가 나타내는 상기 펄스폭은 상기 시스템 클럭의 클럭 펄스폭의 배수인 것을 특징으로 하는 전계 방출 디스플레이 장치.
  9. 제 1 항에 있어서,
    상기 기준 클럭 메모리는, 상기 시스템 클럭에 대한, 상기 수평 동기신호의 액티브 펄스폭에 대응하는 기준 클럭의 오프셋 포인터를 가진 룩업-테이블을 포함하는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 기준 클럭의 오프셋 포인터는, 상기 시스템 클럭에 대한 상기 기준 클럭의 상승시점 및 하강시점을 나타내는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  11. 제 10 항에 있어서,
    상기 오프셋 포인터는 상기 시스템 클럭의 클럭 펄스폭의 배수마다 설정된 것을 특징으로 하는 전계 방출 디스플레이 장치.
  12. 제 1 항에 있어서,
    상기 데이터 구동부는,
    1 수평라인의 시리얼 영상 데이터가 순차적으로 저장되는 시프트 레지스터;
    상기 시프트 레지스터로부터 상기 시리얼 영상 데이터를 패러럴 영상 데이터로서 변환하는 래치 레지스터; 및
    상기 래치 레지스터의 패러럴 영상 데이터를, 상기 계조 신호 발생부로부터의 계조 신호와 비교하여 일치할 때, PWM 표시 데이터 신호로서 데이터 전극라인들을 향해 출력시키는 변조용 비교부를 포함하는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  13. 데이터 구동부에서 영상 데이터를 펄스폭 변조하여 얻어진 표시 데이터 신호를 주사 구동부의 주사 신호에 따라 전계 방출 디스플레이 패널에 출력하는 전계 방출 디스플레이 장치의 구동 방법에 있어서,
    수평 동기신호의 액티브 펄스폭과, 상기 수평 동기신호의 액티브 펄스폭에 대응하는 기준 클럭을, 시스템 클럭에 따라 룩업-테이블로서 작성하는 단계;
    상기 수평 동기신호의 액티브 펄스폭을 조사하는 단계;
    상기 수평 동기신호의 액티브 펄스폭에 따라 상기 기준 클럭 메모리의 룩업-테이블을 참조하여, 기준 클럭을 출력하는 단계;
    상기 기준 클럭을 계수하여 계조 신호를 발생시키는 단계; 및
    상기 계조 신호의 펄스폭에 대응하는 영상 데이터 신호를 상기 전계 방출 디스플레이 패널의 데이터 전극 라인들에 출력하는 단계;를 포함하는 것을 특징으로 하는 전계 방출 디스플레이 장치의 구동 방법.
  14. 제 13 항에 있어서,
    상기 수평 동기신호의 액티브 펄스폭을 조사하는 단계는, 시스템 클럭에 의해 상기 수평 동기신호를 카운트하여 액티브 펄스폭 값을 산출하는 단계를 포함하는 것을 특징으로 하는 전계 방출 디스플레이 장치의 구동 방법.
  15. 제 13 항에 있어서,
    상기 룩업-테이블 작성 단계는, 상기 수평 동기신호의 액티브 펄스폭에 대응하는 기준 클럭의 파형 데이터를, 시스템 클럭에 따라 룩업-테이블로서 작성하는 단계를 포함하는 것을 특징으로 하는 전계 방출 디스플레이 장치의 구동 방법.
  16. 제 13 항에 있어서,
    상기 룩업-테이블 작성 단계는, 상기 수평 동기신호의 액티브 펄스폭에 대응하는 기준 클럭의 오프셋 포인터를, 시스템 클럭에 따라 상기 기준 클럭의 상승시점 및 하강시점에 대해 룩업-테이블로서 작성하는 단계를 포함하는 것을 특징으로 하는 전계 방출 디스플레이 장치의 구동 방법.
  17. 제 13 항에 있어서,
    상기 데이터 신호 출력단계는,
    1 수평라인의 시리얼 영상 데이터가 순차적으로 시프트 레지스터에 저장되는 단계;
    상기 시프트 레지스터로부터 수신된 상기 시리얼 영상 데이터가 패러럴 영상 데이터로서 래치 레지스터에 저장되는 단계; 및
    상기 래치 레지스터의 패러럴 영상 데이터를, 상기 계조 신호 발생부로부터의 계조 신호와 비교하여 일치할 때, PWM 표시 데이터 신호로서 데이터 전극 라인들을 향해 출력시키는 비교단계;를 포함하는 것을 특징으로 하는 전계 방출 디스플레이 장치의 구동 방법.
KR1020040030006A 2004-04-29 2004-04-29 가변의 계조 표현력을 가진 전계 방출 디스플레이 장치 KR100997477B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040030006A KR100997477B1 (ko) 2004-04-29 2004-04-29 가변의 계조 표현력을 가진 전계 방출 디스플레이 장치
JP2004353358A JP4707381B2 (ja) 2004-04-29 2004-12-06 可変の階調表現力を有する電子放出ディスプレイ装置
US11/110,897 US7522131B2 (en) 2004-04-29 2005-04-21 Electron emission display (EED) device with variable expression range of gray level
CNB2005100677944A CN100433085C (zh) 2004-04-29 2005-04-29 具有可变表示范围的灰度等级的电子发射显示(eed)装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040030006A KR100997477B1 (ko) 2004-04-29 2004-04-29 가변의 계조 표현력을 가진 전계 방출 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20050104659A true KR20050104659A (ko) 2005-11-03
KR100997477B1 KR100997477B1 (ko) 2010-11-30

Family

ID=35186560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040030006A KR100997477B1 (ko) 2004-04-29 2004-04-29 가변의 계조 표현력을 가진 전계 방출 디스플레이 장치

Country Status (4)

Country Link
US (1) US7522131B2 (ko)
JP (1) JP4707381B2 (ko)
KR (1) KR100997477B1 (ko)
CN (1) CN100433085C (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101022658B1 (ko) * 2004-05-31 2011-03-22 삼성에스디아이 주식회사 신호 지연 저감형 전자 방출 장치 구동방법
KR20060122475A (ko) * 2005-05-27 2006-11-30 삼성에스디아이 주식회사 전자방출표시장치 및 그 전압제어방법
JP2007335399A (ja) * 2006-05-19 2007-12-27 Canon Inc 画像表示装置及び画像表示装置の駆動方法
JP4993321B2 (ja) * 2006-06-08 2012-08-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 可変色光を発生するデバイス
KR100846964B1 (ko) * 2007-04-12 2008-07-17 삼성에스디아이 주식회사 전자방출표시소자 및 그의 구동방법
KR100897139B1 (ko) * 2007-08-08 2009-05-14 삼성에스디아이 주식회사 전자방출소자 및 이를 이용한 액정표시장치
JP2015007924A (ja) * 2013-06-25 2015-01-15 株式会社ジャパンディスプレイ タッチパネル付液晶表示装置
KR102056829B1 (ko) * 2013-08-06 2019-12-18 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP2015072549A (ja) 2013-10-02 2015-04-16 株式会社ジャパンディスプレイ タッチパネル付液晶表示装置
US9818804B2 (en) 2015-09-18 2017-11-14 Universal Display Corporation Hybrid display
US10263050B2 (en) * 2015-09-18 2019-04-16 Universal Display Corporation Hybrid display
EP3333841A4 (en) * 2015-11-16 2018-07-25 Samsung Electronics Co., Ltd. Liquid crystal display device and driving method thereof
CN105872431B (zh) * 2016-04-20 2019-03-12 武汉华星光电技术有限公司 显示模组的噪点检测装置及噪点检测方法
CN109166543B (zh) * 2018-09-26 2023-10-24 北京集创北方科技股份有限公司 数据同步方法、驱动装置以及显示装置
CN109166518A (zh) * 2018-10-12 2019-01-08 中国科学院微电子研究所 列驱动器以及显示装置
CN109493803B (zh) * 2018-10-29 2021-01-08 惠科股份有限公司 一种显示面板的驱动方法、其驱动装置和显示装置
KR20210108742A (ko) * 2020-02-26 2021-09-03 삼성전자주식회사 디스플레이 모듈 및 디스플레이 장치
KR20220072555A (ko) * 2020-11-25 2022-06-02 삼성전자주식회사 디스플레이 모듈 및 이를 포함하는 디스플레이 장치

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4860089A (en) * 1987-04-10 1989-08-22 Ampex Corporation Apparatus and method for tracking the subcarrier to horizontal sync of a color television signal
US5956004A (en) * 1993-05-11 1999-09-21 Micron Technology, Inc. Controlling pixel brightness in a field emission display using circuits for sampling and discharging
US5396584A (en) * 1992-05-29 1995-03-07 Destiny Technology Corporation Multi-bit image edge enhancement method and apparatus
US5450531A (en) * 1992-11-30 1995-09-12 Eastman Kodak Company Resolution enhancement system for combined binary and gray scale halftone images
JP2787972B2 (ja) 1993-04-08 1998-08-20 株式会社富士通ゼネラル 画像表示方法およびその装置
JPH0895531A (ja) * 1994-09-22 1996-04-12 Casio Comput Co Ltd 液晶表示装置
US6140985A (en) * 1995-06-05 2000-10-31 Canon Kabushiki Kaisha Image display apparatus
JP3219185B2 (ja) * 1995-08-23 2001-10-15 キヤノン株式会社 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法
US5742263A (en) * 1995-12-18 1998-04-21 Telxon Corporation Head tracking system for a head mounted display system
DE69614370T2 (de) * 1995-12-30 2001-11-22 Casio Computer Co Ltd Anzeigervorrichtung für anzeigeoperation gemäss lichtsignal und steuerverfahren dafür
US6317161B1 (en) * 1997-07-31 2001-11-13 Texas Instruments Incorporated Horizontal phase-locked loop for video decoder
US6300922B1 (en) 1998-01-05 2001-10-09 Texas Instruments Incorporated Driver system and method for a field emission device
JPH11202828A (ja) * 1998-01-20 1999-07-30 Canon Inc 電子源駆動装置及びその方法と画像形成装置
JP3073486B2 (ja) 1998-02-16 2000-08-07 キヤノン株式会社 画像形成装置及び電子線装置及び変調回路及び画像形成装置の駆動方法
US6473061B1 (en) * 1998-06-27 2002-10-29 Lg Electronics Inc. Plasma display panel drive method and apparatus
JP2000221945A (ja) * 1999-02-04 2000-08-11 Victor Co Of Japan Ltd マトリクス型表示装置
JP3507392B2 (ja) * 1999-02-25 2004-03-15 キヤノン株式会社 電子線装置
US6429836B1 (en) * 1999-03-30 2002-08-06 Candescent Intellectual Property Services, Inc. Circuit and method for display of interlaced and non-interlaced video information on a flat panel display apparatus
US7119772B2 (en) * 1999-04-30 2006-10-10 E Ink Corporation Methods for driving bistable electro-optic displays, and apparatus for use therein
US7012600B2 (en) * 1999-04-30 2006-03-14 E Ink Corporation Methods for driving bistable electro-optic displays, and apparatus for use therein
JP3668394B2 (ja) * 1999-09-13 2005-07-06 株式会社日立製作所 液晶表示装置およびその駆動方法
US7227519B1 (en) * 1999-10-04 2007-06-05 Matsushita Electric Industrial Co., Ltd. Method of driving display panel, luminance correction device for display panel, and driving device for display panel
JP3659103B2 (ja) * 1999-12-28 2005-06-15 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動回路および駆動方法、電子機器
JP3394489B2 (ja) * 2000-01-27 2003-04-07 エヌイーシーマイクロシステム株式会社 液晶駆動制御装置
KR100327375B1 (ko) 2000-03-06 2002-03-06 구자홍 액티브 구동 장치
JP2002108300A (ja) * 2000-09-29 2002-04-10 Sony Corp 画像表示装置、液晶表示装置および液晶プロジェクタ
KR100365497B1 (ko) 2000-12-15 2002-12-18 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 구동방법
JP4205865B2 (ja) * 2001-02-13 2009-01-07 株式会社日立製作所 Ａｃ型プラズマディスプレイ装置
JP2002351409A (ja) * 2001-05-23 2002-12-06 Internatl Business Mach Corp <Ibm> 液晶表示装置、液晶ディスプレイ駆動回路、液晶ディスプレイの駆動方法、およびプログラム
US6985141B2 (en) * 2001-07-10 2006-01-10 Canon Kabushiki Kaisha Display driving method and display apparatus utilizing the same
JP2003084717A (ja) * 2001-09-07 2003-03-19 Sharp Corp 駆動電圧パルス制御装置、階調信号処理装置、階調制御装置、および画像表示装置
EP1446791B1 (en) 2001-11-20 2015-09-09 E Ink Corporation Methods for driving electrophoretic displays
JP2003167542A (ja) * 2001-11-30 2003-06-13 Canon Inc 画像表示装置及び画像表示方法
US7061540B2 (en) * 2001-12-19 2006-06-13 Texas Instruments Incorporated Programmable display timing generator
US7038671B2 (en) 2002-02-22 2006-05-02 Intel Corporation Digitally driving pixels from pulse width modulated waveforms
US7330162B2 (en) * 2002-02-28 2008-02-12 Semiconductor Energy Laboratory Co., Ltd. Method of driving a light emitting device and electronic equipment
JP3880540B2 (ja) * 2003-05-16 2007-02-14 キヤノン株式会社 表示パネルの駆動制御装置
JP2004032732A (ja) * 2003-05-23 2004-01-29 Seiko Epson Corp Ｐｗｍ制御回路、マイクロコンピュータ、及び電子機器
US8537081B2 (en) * 2003-09-17 2013-09-17 Hitachi Displays, Ltd. Display apparatus and display control method

Also Published As

Publication number Publication date
KR100997477B1 (ko) 2010-11-30
JP4707381B2 (ja) 2011-06-22
JP2005316370A (ja) 2005-11-10
US7522131B2 (en) 2009-04-21
CN100433085C (zh) 2008-11-12
US20050243029A1 (en) 2005-11-03
CN1694142A (zh) 2005-11-09

Similar Documents

Publication Publication Date Title
US7522131B2 (en) Electron emission display (EED) device with variable expression range of gray level
JP2005292804A (ja) 制御装置及び画像表示装置
US20070211011A1 (en) Flat panel display device and data signal generating method thereof
KR20200088696A (ko) 엘이디 디스플레이 드라이버 ic 및 이를 이용한 엘이디 디스플레이의 휘도 조절 방법
KR20050032319A (ko) 전계방출표시장치 및 그 구동방법
JP4560445B2 (ja) 表示装置及び駆動方法
US7612743B2 (en) Electron emission display (EED) with decreased signal distortion and method of driving EED
JP2011039474A (ja) 発光装置及びその駆動方法
JP2001067041A (ja) プラズマディスプレイの駆動装置、プラズマディスプレイのサブフィールド変換方法、およびプラズマディスプレイ装置
JP4741265B2 (ja) 信号遅延低減型電子放出装置の駆動方法
JP2001306018A (ja) マトリクス型表示装置
US20060066523A1 (en) Display device and display method
KR20030046842A (ko) 플라즈마 디스플레이 패널 구동 방법 및 그 장치
KR20060104223A (ko) 전자방출소자의 구동장치 및 그 구동 방법
JP3162040B2 (ja) プラズマディスプレイ装置
KR101016675B1 (ko) 전계방출 표시장치
JP3121965B2 (ja) 放電パネル駆動装置
KR20050114050A (ko) 휘도차 저감형 전자 방출 장치 구동방법
KR100430087B1 (ko) 평판 디스플레이 패널의 구동장치 및 그 구동방법
KR20050104658A (ko) 신호 지연을 보상하는 전계 방출 디스플레이 장치
KR100438911B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
JP2000250454A (ja) 蛍光表示装置の駆動回路
KR20050104661A (ko) 콘트라스트가 향상된 전계 방출 디스플레이 장치
KR20060012161A (ko) 계조 표현력 가변형 전자 방출 장치
KR20060012159A (ko) 전자방출원 안정화 수단을 구비한 전자 방출 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee