KR100438911B1 - 플라즈마 디스플레이 패널 및 그 구동방법 - Google Patents

플라즈마 디스플레이 패널 및 그 구동방법 Download PDF

Info

Publication number
KR100438911B1
KR100438911B1 KR10-2001-0075614A KR20010075614A KR100438911B1 KR 100438911 B1 KR100438911 B1 KR 100438911B1 KR 20010075614 A KR20010075614 A KR 20010075614A KR 100438911 B1 KR100438911 B1 KR 100438911B1
Authority
KR
South Korea
Prior art keywords
value
april
unit
alp
apl
Prior art date
Application number
KR10-2001-0075614A
Other languages
English (en)
Other versions
KR20030045213A (ko
Inventor
구본철
강성호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0075614A priority Critical patent/KR100438911B1/ko
Publication of KR20030045213A publication Critical patent/KR20030045213A/ko
Application granted granted Critical
Publication of KR100438911B1 publication Critical patent/KR100438911B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플리커의 발생을 방지하여 자연스러운 화상을 재현할 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널은 외부로부터 비디오 데이터를 입력받아 서스테인 펄스 수를 조절하기 위한 에이피엘(APL)값을 발생하는 에이피엘(APL) 부와; 프레임간 휘도를 비교하고, 그 비교결과에 따라 플리커 발생여부를 판단하여 플리커가 발생하면 현 프레임과 이전 프레임의 에이피엘 값의 평균값을 출력하는 에이피엘 결정부를 구비하며; 에이피엘 결정부는 에이피엘 부로부터 출력되는 에이피엘 값을 한 프레임의 시간동안 지연시키기 위한 지연부와; 에이피엘 부로부터 출력되는 현 프레임의 에이피엘 값으로 지연부에서 출력되는 이전 프레임의 에이피엘 값을 감산하기 위한 감산기와; 프레임간 플리커가 발생되지 않고 변화할 수 있는 최대 에이피엘 값이 저장되는 메모리와; 감산부에서 출력된 에이피엘 값과 메모리에 저장된 에이피엘 값을 비교하여 제어신호를 출력하는 비교기와; 에이피엘 부로부터 출력되는 현 프레임의 에이피엘 값과 지연부에서 출력되는 이전 프레임의 에이피엘 값의 평균값을 계산하기 위한 평균값 계산부와; 제어신호를 입력받아 평균값 계산부 및 에이피엘 부의 에이피엘 값 중 어느 하나를 출력하기 위한 멀티플렉서를 구비한다.

Description

플라즈마 디스플레이 패널 및 그 구동방법{PLASMA DISPLAY PANEL AND DRIVING METHOD THEREOF}
본 발명은 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것으로 특히, 플리커의 발생을 방지하여 자연스러운 화상을 재현할 수 있도록 한 플라즈마 디스플레이 패널 및 그 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 자외선이 형광체를 여기시킬 때 형광체로부터 가시광선이 발생되는 것을 이용한 표시장치이다. PDP는 지금까지 표시수단의 주종을 이루어왔던 음극선관(Cathode Ray Tube : CRT)에 비해 두께가 얇고 가벼우며, 고선명/대형화면의 구현이 가능하다는 장점이 있다.
PDP는 격벽을 사이에 두고 대향되게 설치되는 상부기판과 하부기판을 구비한다. 상부기판은 격벽과 교차되는 방향으로 형성된 제 1 및 제 2전극을 구비한다. 하부기판은 격벽과 나란한 방향으로 형성된 어드레스전극과, 어드레스전극을 덮도록 형성된 유전체층을 구비한다. 어드레스전극, 제 1전극 및 제 2전극의 교차부에는 방전셀이 위치된다.
이러한, PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스 기간 및 방전횟수에 따라 계조를 구현하는 서스테인 기간으로 나뉘어진다.
어드레스기간에는 제 1전극에 스캔펄스가 공급되고, 어드레스전극에 스캔펄스에 동기되는 데이터펄스가 공급된다. 이때, 스캔펄스 및 데이터펄스가 공급된 방전셀에서는 어드레스 방전이 일어난다. 모든 제 1전극에 스캔펄스가 공급된 후 제 1 및 제 2전극에 교번적으로 서스테인 펄스가 공급된다. 제 1 및 제 2전극에 서스테인 펄스가 공급되면 어드레스 방전이 일어난 방전셀들에서 서스테인 방전이 발생한다.
256계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67㎳)은 8개의 서브필드들로 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그 방전횟수는 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7,8)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 화상의 계조를 구현할 수 있게 된다.
도 1은 종래의 플라즈마 디스플레이 패널의 구동장치를 나타내는 도면이다.
도 1을 참조하면, 종래의 PDP의 구동장치는 입력라인(1)과 PDP(18) 사이에 접속된 제 1역감마 보정부(2A), 이득 제어부(4), 오차 확산부(6), 서브필드 맵핑부(8) 및 데이터정렬부(10)와; 입력라인(1)과 PDP(18) 사이에 접속된 제 2역감마 보정부(2B), APL(Avarage Picture Level : 평균영상값)부(14) 및 파형발생부(16)를 구비한다.
제 1 및 제 2역감마 보정부(2A,2B)는 감마보정된 비디오신호를 역감마보정하여 영상신호의 계조값에 따른 휘도값을 선형적으로 변환시킨다.
APL 부(14)는 제 2역감마 보정부(2B)에 의해 보정된 비디오 데이터를 입력받아 서스테인 펄스수를 조절하기 위한 N단계 신호를 발생한다. 이득 제어부(4)는 제 1역감마 보정부(2A)에서 보정된 비디오 데이터를 유효이득만큼 증폭시킨다.
오차 확산부(6)는 셀의 오차성분을 인접한 셀들로 확산시킴으로써 휘도값을 미세하게 조정한다. 서브필드 맵핑부(8)는 오차 확산부(6)로부터 보정된 비디오 데이터를 서브필드별로 재할당한다.
데이터 정렬부(10)는 PDP(18)의 해상도 포맷에 적합하게 서브필드 맵핑부(8)로부터 입력되는 비디오 데이터를 변환하여 PDP(18)의 어드레스 구동 집적회로(Integrated Circuit : 이하 "IC"라 함)로 공급한다.
파형 발생부(16)는 APL 부(14)로부터 입력된 N단계 신호에 의해 타이밍 제어신호를 생성하고, 생성된 타이밍 제어신호를 PDP(18)의 어드레스 구동 IC, 스캔 구동 IC 및 서스테인 구동 IC로 공급한다.
이와 같은 종래의 PDP의 구동장치에서 APL부(14)는 비디오 데이터를 입력받고, 비디오 데이터에 따른 APL의 단계를 계산한다. 이때, 도 2와 같이 APL의 단계에 따른 서스테인 펄스수가 결정된다.
도 2를 참조하면, APL의 단계 및 서스테인 펄스 수는 반비례 관계를 갖는다.다시 말하여, APL 단계가 증가될 수록 서스테인 펄스 수는 적어지고, APL 단계가 감소될 수록 서스테인 펄스 수는 증가한다.
한편, APL의 단계는 제 2역감마 보정부(2B)에서 입력되는 비디오 데이터에 의해 결정된다. 따라서, 비디오 데이터가 자주 변화하면, APL 단계도 자주 변화하게 된다. 이때, APL 단계에 의하여 그 수가 결정되는 서스테인 펄스 수는 진동하듯이 변화되고, 이에 따라 PDP(18)에서 플리커 현상이 발생된다.
이를 상세히 설명하면 다음과 같다. 예를 들어, APL 단계가 30 내지 40 단계 사이에서 자주 변화되면 서스테인 펄스 수는 진동하듯이 변화하게 된다. 다시 말하여, 일정범위 내에서 APL이 자주 변화되면 서스테인 펄스 수는 진동하듯이 변화하게 된다. 이와 같이 PDP의 휘도를 결정하는 서스테인 펄스 수가 진동하듯이 변화하게 되면 PDP에 플리커 현상이 발생되어 자연스러운 화면을 표시할 수 없다.
따라서, 본 발명의 목적은 플리커의 발생을 방지하여 자연스러운 화상을 재현할 수 있도록 한 플라즈마 디스플레이 패널 및 그 구동방법을 제공하는데 있다.
도 1은 종래의 플라즈마 디스플레이 패널의 구동장치를 나타내는 도면.
도 2는 APL 단계의 변화에 대응하여 변화하는 서스테인 펄스 수를 나타내는 그래프.
도 3은 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 구동장치를 나타내는 도면.
도 4는 도 3에 도시된 APL 결정부를 상세히 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
1,20 : 입력라인 2A,2B,22A,22B : 역감마 보정부
4,24 : 이득 제어부 6,26 : 오차 확산부
8,28 : 서브필드 맵핑부 10,30 : 데이터 정렬부
14,34 : APL 부 16,36 : 파형 발생부
18,38 : PDP 40 : APL 결정부
42 : 지연부 44 : 감산기
46 : 평균값 계산부 48 : 비교기
50 : 메모리 52 : MUX
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널은 외부로부터 비디오 데이터를 입력받아 서스테인 펄스 수를 조절하기 위한 에이피엘(APL)값을 발생하는 에이피엘(APL) 부와; 프레임간 휘도를 비교하고, 그 비교결과에 따라 플리커 발생여부를 판단하여 플리커가 발생하면 현 프레임과 이전 프레임의 에이피엘 값의 평균값을 출력하는 에이피엘 결정부를 구비하며; 에이피엘 결정부는 에이피엘 부로부터 출력되는 에이피엘 값을 한 프레임의 시간동안 지연시키기 위한 지연부와; 에이피엘 부로부터 출력되는 현 프레임의 에이피엘 값으로 지연부에서 출력되는 이전 프레임의 에이피엘 값을 감산하기 위한 감산기와; 프레임간 플리커가 발생되지 않고 변화할 수 있는 최대 에이피엘 값이 저장되는 메모리와, 감산부에서 출력된 에이피엘 값과 메모리에 저장된 에이피엘 값을 비교하여 제어신호를 출력하는 비교기와; 에이피엘 부로부터 출력되는 현 프레임의 에이피엘 값과 지연부에서 출력되는 이전 프레임의 에이피엘 값의 평균값을 계산하기 위한 평균값 계산부와; 제어신호를 입력받아 평균값 계산부 및 에이피엘 부의 에이피엘 값 중 어느 하나를 출력하기 위한 멀티플렉서를 구비한다.
상기 비교기는 메모리에 저장된 에이피엘 값보다 감산기에서 입력되는 에이피엘 값이 크면 멀티플렉서가 평균값 계산부에서 입력된 에이피엘 값을 출력할 수 있도록 제 1제어신호를 생성한다.
상기 비교기는 메모리에 저장된 에이피엘 값보다 감산기에서 입력되는 에이피엘 값이 작으면 멀티플렉서가 에이피엘 부에서 입력된 에이피엘 값을 출력할 수 있도록 제 2제어신호를 생성한다.
상기 감산기와 비교기의 사이에 절대값 변환부가 추가로 설치된다.
본 발명의 플라즈마 디스플레이 패널의 구동방법은 비디오 데이터를 입력받아 서스테인 펄스 수를 조절하기 위한 에이피엘 단계가 설정되는 단계와, 현 프레임의 에이피엘 단계와 이전 프레임의 에이피엘 단계를 비교하는 단계와, 현 프레임의 에이피엘 단계 및 이전 프레임의 에이피엘 단계의 변화값이 소정 에이피엘 단계보다 크면 현 프레임의 에이피엘 단계 및 이전 프레임의 에이피엘 단계의 평균 에이피엘 단계값을 출력한다.
상기 현 프레임의 에이피엘 단계 및 이전 프레임의 에이피엘 단계의 변화값이 소정 에이피엘 단계보다 작으면 현 프레임의 에이피엘 단계가 출력된다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 3 내지 도 4를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3은 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 구동장치를 나타내는 도면이다.
도 3을 참조하면, 본 발명의 실시예에 의한 PDP의 구동장치는 입력라인(20)과 PDP(38) 사이에 접속된 제 1역감마 보정부(22A), 이득 제어부(24), 오차 확산부(26), 서브필드 맵핑부(28) 및 데이터정렬부(30)와; 입력라인(20)과 PDP(38) 사이에 접속된 제 2역감마 보정부(22B), APL부(34), APL 결정부(40) 및 파형 발생부(36)를 구비한다.
제 1 및 제 2역감마 보정부(22A,22B)는 감마보정된 비디오신호를 역감마보정하여 영상신호의 계조값에 따른 휘도값을 선형적으로 변환시킨다.
APL 부(34)는 제 2역감마 보정부(22B)에 의해 보정된 비디오 데이터를 입력받아 서스테인 펄스수를 조절하기 위한 N단계 신호를 발생한다. APL 결정부(40)는 프레임간의 N단계 신호의 변화값을 검출하고, 검출한 N단계 신호가 자주 변화될 때 프레임간의 평균값에 해당하는 신호를 출력한다.
이득 제어부(24)는 제 1역감마 보정부(22A)에서 보정된 비디오 데이터를 유효이득만큼 증폭시킨다.
오차 확산부(26)는 셀의 오차성분을 인접한 셀들로 확산시킴으로써 휘도값을 미세하게 조정한다. 서브필드 맵핑부(28)는 오차 확산부(26)로부터 보정된 비디오 데이터를 서브필드별로 재할당한다.
데이터 정렬부(30)는 PDP(38)의 해상도 포맷에 적합하게 서브필드 맵핑부(28)로부터 입력되는 비디오 데이터를 변환하여 PDP(38)의 어드레스 구동 집적회로(Integrated Circuit : 이하 "IC"라 함)로 공급한다.
파형 발생부(36)는 APL 결정부(40)로부터 입력된 N단계 신호에 의해 타이밍 제어신호를 생성하고, 생성된 타이밍 제어신호를 PDP(38)의 어드레스 구동 IC, 스캔 구동 IC 및 서스테인 구동 IC로 공급한다.
이와 같은 본 발명의 실시예에 의한 PDP의 구동장치에서 APL 결정부(40)는 APL 부(34)로부터 현재 프레임 및 이전 프레임에 대응하는 APL 단계를 입력받는다. APL(34)부로부터 APL단계를 입력받은 APL 결정부(40)는 APL 단계가 일정 범위 내에서 변화하는지를 체크한다.
이후, APL 결정부(40)는 APL 단계가 일정 범위 내에서 변화되면 현재 프레임 및 이전 프레임의 평균값에 해당하는 APL 단계를 출력하고, APL 단계가 일정 범위내에서 변화되지 않으면 현재 프레임에 해당하는 APL 단계를 출력한다.
도 4는 APL 결정부를 상세히 나타내는 도면이다.
도 4를 참조하면, APL 결정부(40)는 APL 부(34)와 파형 발생부(36)사이에 접속된 지연부(42), 감산기(44), 평균값계산부(46), 비교기(48), 메모리(50) 및 멀티플렉서(Multiplexer : 이하 "MUX"라 함)(52)를 구비한다.
지연부(42)는 APL 부(34)로부터 입력되는 소정단계의 신호를 한 프레임의 시간동안 지연시킨다. 감산기(44)는 APL 부(34)로부터 현재 프레임의 APL 단계를 입력받고, 지연부로부터 이전 프레임의 APL 단계를 입력받는다. 이후 감산기(44)는 현재 프레임의 APL 단계로 이전 프레임의 APL 단계를 감산한다.
평균값 계산부(46)는 APL 부(34)로부터 입력되는 현재 프레임의 APL 단계와 지연부(42)로부터 입력되는 APL 단계의 평균값을 계산한다.
메모리(50)에는 플리커가 발생되지 않고 변화될 수 있는 APL 값이 저장된다. 다시 말하여, APL이 255단계로 설정된다고 가정하고, 프레임간 APL이 ±10단계 이상으로 변화될 때 PDP(38)에 플리커가 발생되지 않는다면 메모리(50)에는 10의 값이 저장된다. 메모리(50)로는 롬(Read Only Memory : ROM)이 이용된다.
한편, 메모리(50)에 저장되는 값은 상기 프레임간 휘도를 비교하고, 그 비교결과에 따라 플리커 발생여부를 판단하여 결정된다. 즉, 프레임간 휘도를 비교하여 플리커가 발생되지 않는 APL값이 설정하고, 이 설정된 APL 변환값이 메모리(50)에 저장된다. 한편, 이와 같이 프레임간 휘도를 비교하고, 그 비교결과에 따라 플리커 발생여부를 판단하는 방법은 일반적으로 이용되는 공지기술이 이용된다.
비교기(48)는 감산기(44)로부터 입력되는 값과 메모리(50)에 저장된 값을 비교하여 소정의 제어신호를 생성한다. 비교기(48)로부터 제어신호를 입력받는 MUX(52)는 평균값 계산부(46)에서 입력되는 이전 프레임과 현재 프레임의 APL 평균값과 APL 부(34)로부터 입력되는 현재 프레임의 APL 값을 입력받아 어느 하나를 출력한다.
이와 같은 APL 결정부(40)의 동작과정을 상세히 설명하면 다음과 같다. 먼저 지연부(42)는 APL 부(34)로부터 입력되는 APL 단계를 한 프레임 지연시킨 후 감산기(44)로 공급한다. 감산기(44)는 APL 부(34)로부터 입력되는 현재 프레임의 APL 단계로 감산기(44)에서 입력되는 이전 프레임의 APL 신호를 감산한다.
예를 들어, 현재 프레임의 APL 단계가 250이고, 이전 프레임의 APL 단계가 200이라면 감산기(44)는 50의 값을 출력한다. 한편, 감산기(44)에서 출력되는 APL 단계가 음의 값을 가질수도 있다. 따라서, 감산기(44)와 비교기(48) 사이에는 도시되지 않은 절대값 변환부가 추가로 설치될 수 있다. 절대값 변환부는 감산기(44)의 출력값을 절대값으로 변환하여 비교기(48)로 공급한다.
비교기(48)는 메모리(50)에 저장되어 있는 값과 감산기(44)로부터 입력되는 값을 비교하여 제어신호를 출력한다. 예를 들어, 감산기(44)로부터 50의 값이 입력되고 메모리(50)에 30의 값이 저장되어 있다면 비교기(48)는 "0"의 제어신호를 출력한다. 한편, 비교기(48)는 감산기(44)로부터 50의 값이 입력되고 메모리(50)에 60의 값이 저장되어 있다면 "1"의 제어신호를 출력한다.
평균값 계산부(46)는 APL 부(34)로부터 입력되는 현재 프레임의 APL 단계와지연부(42)로부터 입력되는 이전 프레임의 APL 단계의 평균 APL 단계를 계산한다. MUX(52)는 APL 부(34)로부터 현재 프레임의 APL 단계를 입력받음과 아울러 평균값 계산부(46)로부터 평균 APL 단계를 입력받는다. 이와 같이 현재 프레임의 APL 단계와 평균 APL 단계를 입력받은 MUX(52)는 비교기(48)로부터 입력되는 제어신호에 의하여 현재 프레임의 APL 단계와 평균 APL 단계 중 어느 하나를 출력한다.
예를 들어, 비교기(48)로부터 "0"의 제어신호가 입력되면 MUX(52)는 현재 프레임의 APL 단계를 출력한다. 또한, 비교기(48)로부터 "1"의 제어신호가 입력되면 MUX(52)는 이전 프레임 및 현재 프레임의 평균 APL 단계를 출력한다.
즉, 본 발명의 PDP의 구동장치는 APL의 소정범위 내에서 변할 때 플리커가 발생되지 않도록 이전 프레임 및 현재 프레임의 평균에 해당하는 APL단계를 출력한다. 따라서, 본 발명에서는 APL 단계가 소정범위 내에서 자주 변하더라도 서스테인 펄스 수가 급격히 변화하지 않으므로 플리커 발생을 방지할 수 있다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널 및 그 구동방법에 의하면 APL 단계가 일정범위 내에서 자주 변화하는 것을 방지하여 플리커 발생을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (7)

  1. 프레임단위로 구동되는 플라즈마 디스플레이 패널에 있어서;
    외부로부터 비디오 데이터를 입력받아 서스테인 펄스 수를 조절하기 위한 에이피엘(APL)값을 발생하는 에이피엘(APL) 부와;
    상기 프레임간 휘도를 비교하고, 그 비교결과에 따라 플리커 발생여부를 판단하여 플리커가 발생하면 현 프레임과 이전 프레임의 에이피엘 값의 평균값을 출력하는 에이피엘 결정부를 구비하며;
    상기 에이피엘 결정부는
    상기 에이피엘 부로부터 출력되는 에이피엘 값을 한 프레임의 시간동안 지연시키기 위한 지연부와;
    상기 에이피엘 부로부터 출력되는 상기 현 프레임의 에이피엘 값으로 상기 지연부에서 출력되는 상기 이전 프레임의 에이피엘 값을 감산하기 위한 감산기와;
    상기 프레임간 상기 플리커가 발생되지 않고 변화할 수 있는 최대 에이피엘 값이 저장되는 메모리와;
    상기 감산부에서 출력된 에이피엘 값과 상기 메모리에 저장된 에이피엘 값을 비교하여 제어신호를 출력하는 비교기와;
    상기 에이피엘 부로부터 출력되는 상기 현 프레임의 에이피엘 값과 상기 지연부에서 출력되는 상기 이전 프레임의 에이피엘 값의 평균값을 계산하기 위한 평균값 계산부와;
    상기 제어신호를 입력받아 상기 평균값 계산부 및 상기 에이피엘 부의 에이피엘 값 중 어느 하나를 출력하기 위한 멀티플렉서를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  2. 삭제
  3. 제 1항에 있어서,
    상기 비교기는 상기 메모리에 저장된 에이피엘 값보다 상기 감산기에서 입력되는 에이피엘 값이 작으면 상기 멀티플렉서가 상기 평균값 계산부에서 입력된 에이피엘 값을 출력할 수 있도록 제 1제어신호를 생성하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 1항에 있어서,
    상기 비교기는 상기 메모리에 저장된 에이피엘 값보다 상기 감산기에서 입력되는 에이피엘 값이 크면 상기 멀티플렉서가 상기 에이피엘 부에서 입력된 에이피엘 값을 출력할 수 있도록 제 2제어신호를 생성하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 1항에 있어서,
    상기 감산기와 상기 비교기의 사이에 절대값 변환부가 추가로 설치되는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 프레임간의 휘도를 비교하고, 그 비교결과에 따라서 플리커가 발생되지 않는 소정 에이피엘 단계가 설정되어 있는 플라즈마 디스플레이 패널에 있어서,
    비디오 데이터를 입력받아 서스테인 펄스 수를 조절하기 위한 상기 에이피엘 단계가 설정되는 단계와,
    현 프레임의 에이피엘 단계와 이전 프레임의 에이피엘 단계를 비교하는 단계와,
    상기 현 프레임의 에이피엘 단계 및 상기 이전 프레임의 에이피엘 단계의 변화값이 상기 소정 에이피엘 단계보다 작으면 상기 현 프레임의 에이피엘 단계 및 상기 이전 프레임의 에이피엘 단계의 평균 에이피엘 단계값을 출력하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제 6항에 있어서,
    상기 현 프레임의 에이피엘 단계 및 상기 이전 프레임의 에이피엘 단계의 변화값이 상기 소정 에이피엘 단계보다 크면 상기 현 프레임의 에이피엘 단계가 출력되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR10-2001-0075614A 2001-12-01 2001-12-01 플라즈마 디스플레이 패널 및 그 구동방법 KR100438911B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0075614A KR100438911B1 (ko) 2001-12-01 2001-12-01 플라즈마 디스플레이 패널 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0075614A KR100438911B1 (ko) 2001-12-01 2001-12-01 플라즈마 디스플레이 패널 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20030045213A KR20030045213A (ko) 2003-06-11
KR100438911B1 true KR100438911B1 (ko) 2004-07-03

Family

ID=29572502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0075614A KR100438911B1 (ko) 2001-12-01 2001-12-01 플라즈마 디스플레이 패널 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR100438911B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100625547B1 (ko) * 2004-11-12 2006-09-20 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치 및 구동 방법
KR100775836B1 (ko) * 2006-01-23 2007-11-13 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그 제어방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08223507A (ja) * 1995-02-20 1996-08-30 Fujitsu General Ltd 映像信号振幅制限回路
KR20000008125U (ko) * 1998-10-15 2000-05-15 구자홍 플라즈마 표시 패널의 구동장치
JP2001075529A (ja) * 1999-09-07 2001-03-23 Matsushita Electric Ind Co Ltd 表示装置およびその輝度制御方法
JP2001134226A (ja) * 1999-11-08 2001-05-18 Matsushita Electric Ind Co Ltd 画像表示装置および画像表示方法
JP2001154643A (ja) * 1999-10-05 2001-06-08 Samsung Electronics Co Ltd 強誘電性液晶ディスプレイ装置における画面の平均輝度維持装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08223507A (ja) * 1995-02-20 1996-08-30 Fujitsu General Ltd 映像信号振幅制限回路
KR20000008125U (ko) * 1998-10-15 2000-05-15 구자홍 플라즈마 표시 패널의 구동장치
JP2001075529A (ja) * 1999-09-07 2001-03-23 Matsushita Electric Ind Co Ltd 表示装置およびその輝度制御方法
JP2001154643A (ja) * 1999-10-05 2001-06-08 Samsung Electronics Co Ltd 強誘電性液晶ディスプレイ装置における画面の平均輝度維持装置
JP2001134226A (ja) * 1999-11-08 2001-05-18 Matsushita Electric Ind Co Ltd 画像表示装置および画像表示方法

Also Published As

Publication number Publication date
KR20030045213A (ko) 2003-06-11

Similar Documents

Publication Publication Date Title
US7239295B2 (en) Method and apparatus for driving plasma display panel
KR100482326B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100379703B1 (ko) 디스플레이의구동방법및장치
US20060092103A1 (en) Apparatus and method for driving plasma display panel to enhance display of gray scale and color
EP1406238B1 (en) Method and apparatus for driving plasma display panel
KR100525737B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100472359B1 (ko) 평균 휘도 레벨 설정방법
KR100438911B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100563462B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
JP2004310044A (ja) アドレス駆動部の保護機能を有する映像ディスプレイ装置
KR20030088295A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20030088540A (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100480177B1 (ko) 다이나믹 레인지 확대방법을 이용한 플라즈마 디스플레이패널의 구동장치 및 방법
KR20040030316A (ko) 플라즈마 디스플레이 패널의 구동방법 및 구동장치
KR20040023931A (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
US20060273987A1 (en) Display device
KR100491836B1 (ko) 플라즈마 디스플레이 패널의 평균화상레벨 제어방법 및 장치
KR100486910B1 (ko) 플라즈마 디스플레이 패널 및 그의 구동방법
KR100480166B1 (ko) 다이나믹 레인지 확대방법을 이용한 플라즈마 디스플레이패널의 컬러 보정 장치 및 방법
KR100425482B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100480165B1 (ko) 다이나믹 레인지 확대방법을 이용한 플라즈마 디스플레이패널의 구동장치 및 방법
KR100444510B1 (ko) 다이나믹 레인지 확대방법을 이용한 플라즈마 디스플레이패널의 구동장치 및 방법
KR100213278B1 (ko) 피디피의 휘도 조절을 위한 유지펄스 설정방법
KR100482329B1 (ko) 다이나믹 레인지 확대방법을 이용한 플라즈마 디스플레이패널의 구동장치 및 방법
KR20030087692A (ko) 플라즈마 디스플레이 패널의 다이나믹 레인지 확대방법 및이를 이용한 구동장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee