KR20050104658A - 신호 지연을 보상하는 전계 방출 디스플레이 장치 - Google Patents

신호 지연을 보상하는 전계 방출 디스플레이 장치 Download PDF

Info

Publication number
KR20050104658A
KR20050104658A KR1020040030005A KR20040030005A KR20050104658A KR 20050104658 A KR20050104658 A KR 20050104658A KR 1020040030005 A KR1020040030005 A KR 1020040030005A KR 20040030005 A KR20040030005 A KR 20040030005A KR 20050104658 A KR20050104658 A KR 20050104658A
Authority
KR
South Korea
Prior art keywords
signal
gray level
data
voltage
level signal
Prior art date
Application number
KR1020040030005A
Other languages
English (en)
Inventor
강문석
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040030005A priority Critical patent/KR20050104658A/ko
Publication of KR20050104658A publication Critical patent/KR20050104658A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C63/00—Lining or sheathing, i.e. applying preformed layers or sheathings of plastics; Apparatus therefor
    • B29C63/02—Lining or sheathing, i.e. applying preformed layers or sheathings of plastics; Apparatus therefor using sheet or web-like material
    • B29C63/04—Lining or sheathing, i.e. applying preformed layers or sheathings of plastics; Apparatus therefor using sheet or web-like material by folding, winding, bending or the like
    • B29C63/06—Lining or sheathing, i.e. applying preformed layers or sheathings of plastics; Apparatus therefor using sheet or web-like material by folding, winding, bending or the like around tubular articles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C63/00—Lining or sheathing, i.e. applying preformed layers or sheathings of plastics; Apparatus therefor
    • B29C63/26—Lining or sheathing of internal surfaces
    • B29C63/34—Lining or sheathing of internal surfaces using tubular layers or sheathings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C65/00—Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor
    • B29C65/78—Means for handling the parts to be joined, e.g. for making containers or hollow articles, e.g. means for handling sheets, plates, web-like materials, tubular articles, hollow articles or elements to be joined therewith; Means for discharging the joined articles from the joining apparatus
    • B29C65/7858—Means for handling the parts to be joined, e.g. for making containers or hollow articles, e.g. means for handling sheets, plates, web-like materials, tubular articles, hollow articles or elements to be joined therewith; Means for discharging the joined articles from the joining apparatus characterised by the feeding movement of the parts to be joined
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16L—PIPES; JOINTS OR FITTINGS FOR PIPES; SUPPORTS FOR PIPES, CABLES OR PROTECTIVE TUBING; MEANS FOR THERMAL INSULATION IN GENERAL
    • F16L9/00—Rigid pipes
    • F16L9/18—Double-walled pipes; Multi-channel pipes or pipe assemblies

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 신호 지연을 보상하는 전계 방출 디스플레이 장치를 제공하는 것을 목적으로 하며, 상기 목적을 달성하기 위하여, 데이터 구동부에서 영상 데이터를 펄스폭 변조하여 얻어진 표시 데이터 신호를 주사 구동부의 주사 신호에 따라 전계 방출 디스플레이 패널에 출력하는 전계 방출 디스플레이 장치에 있어서, 기준 클럭을 카운트하여 제1 계조신호를 생성하는 계조신호 발생부; 전계 방출 디스플레이 패널의 전극 라인들상의 신호 지연을 측정하여 신호 지연치를 생성하는 지연치 측정부; 및 상기 신호 지연치에 따라 상기 제1 계조신호를 보정하여 제2 계조신호를 생성하고, 상기 데이터 구동부 또는 상기 주사 구동부를 향해 상기 제2 계조신호를 출력하는 계조신호 보정부;를 구비하는 것을 특징으로 하는 전계 방출 디스플레이 장치를 제공한다.

Description

신호 지연을 보상하는 전계 방출 디스플레이 장치{Field emission display apparatus compensating signal delay}
본 발명은, 신호 지연을 보상하는 전계 방출 디스플레이 장치 및 구동 방법에 관한 것으로서, 더욱 상세하게는, 패널에 따라 전극 라인의 임피던스가 상이함에 따라 발생하는 신호 지연 및 파형 왜곡을 보상하는 전계 방출 디스플레이 장치 및 구동 방법에 관한 것이다.
통상적인 전계 방출 디스플레이 장치는 크게 전계 방출 디스플레이 패널과 그 구동 장치로 구성되며, 구동 장치가 전계 방출 디스플레이 패널의 애노드 전극에 정극성 전압을 인가한 상태에서, 게이트 전극에 정극성 전압, 캐소드 전극에 부극성 전압을 인가하면, 캐소드 전극으로부터 전자가 방출되어 게이트 전극을 향해 가속되고 애노드 전극을 향해 수렴하며, 애노드 전극 앞에 있는 형광 셀에 충돌하여 빛을 발산한다.
도 1은 종래의 전계 방출 디스플레이 장치의 개략적인 블록도이다.
전계 방출 디스플레이 장치는 전계 방출 디스플레이 패널(10) 및 그 구동 장치(15-19)를 포함한다. 전계 방출 디스플레이 패널(10)의 구동 장치는 영상 처리부(15), 패널 제어부(16), 주사 구동부(17), 데이터 구동부(18), 및 전원 공급부(19)를 포함한다.
영상 처리부(15)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호, 예를 들어 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다.
패널 제어부(16)는 영상 처리부(15)로부터의 내부 영상 신호에 따라 데이터-구동 제어 신호(SD) 및 주사-구동 제어 신호(SS)로 이루어지는 구동 제어 신호들(SD, SS)을 발생시킨다. 데이터 구동부(18)는, 패널 제어부(16)로부터의 구동 제어 신호들(SD, SS) 중에서 데이터-구동 제어 신호(SD)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 전계 방출 디스플레이 패널(10)의 데이터 전극 라인들(CR1, ..., CBm)에 인가한다. 주사 구동부(17)는 패널 제어부(16)로부터의 구동 제어 신호들(SD, SS) 중에서 주사-구동 제어 신호(S S)를 처리하여 주사 전극 라인들(G1, ..., Gn)에 인가한다.
전원 공급부(19)는 영상 처리부(15), 패널 제어부(16), 주사 구동부(17), 데이터 구동부(18), 및 전계 방출 디스플레이 패널(10)의 애노드 전극에, 예컨대, 1 내지 4 킬로볼트(KV)의 전위를 인가한다.
예를 들어, 전계 방출 디스플레이 패널(10)의 캐소드 전극들에 데이터 전극라인들(CR1, ..., CBm)이 접속되어 있고, 게이트 전극들에 주사 전극 라인들(G 1, ..., Gn)이 접속되어 있는 경우, 애노드 전극에 정극성 전압을 인가한 상태에서, 주사 전극 라인들(G1, ..., Gn)을 통해 게이트 전극들에 정극성 전압을 인가하고, 데이터 전극 라인들(CR1, ..., CBm)을 통해 캐소드 전극들에 부극성 전압을 인가하면, 캐소드 전극들로부터 전자가 방출되어 게이트 전극들을 향해 가속되고 애노드 전극들을 향해 수렴하며, 애노드 전극들 앞에 있는 형광 셀에 충돌하여 빛을 발산한다.
전계 방출 디스플레이 패널(10)의 휘도를 조절하기 위한 계조 제어 방식에는, 데이터 신호 펄스의 인가 시간을 제어하는 펄스폭 변조(Pulse Width Modulation;PWM) 방식과, 데이터 신호 펄스의 전압 크기를 제어하는 펄스 크기 변조(Pulse Amplitude Modulation;PAM) 방식이 있다. 이하에서, 펄스폭 변조(PWM) 방식에 대하여 간략히 설명한다. 도 1의 계조신호 발생부(11)에서 계조신호(GL)를 발생시키면, 데이터 구동부(18)에서 계조신호(GL)에 따라 펄스폭 변조된 데이터 신호를 데이터 전극 라인들(CR1, ..., CBm)로 출력한다.
도 2는 펄스폭 변조 방식을 채용하는 전계 방출 디스플레이 장치에서, 데이터 신호를 펄스폭 변조시키는 변조 모듈의 블록도이다. 계조신호 발생부(11)에서는 기준 클럭(RF_CK)을 카운트하여 계조신호(GL)를 발생시킨다. 계조신호(GL)는 클리어(CLEAR) 신호를 입력받아 제로상태가 된 후, 기준 클럭(RF_CK)이 인가될 때마다 카운트되는 신호이다. 계조신호(GL)는 카운트에 따라 펄스폭이 증가되는 파형을 가지거나, 또는 카운트에 따라 펄스의 위치가 수평방향으로 시프트되는 파형을 가진다. 계조신호(GL)는 데이터 구동부(18)내의 변조용 비교부(185)로 입력되며, 변조용 비교부(185)에서는 영상 데이터와 계조신호(GL)를 비교하여 동일한 데이터값일 때 그에 해당하는 펄스폭을 가지는 신호를 출력한다. 따라서 영상 데이터의 계조에 따라 출력되는 데이터 신호의 펄스폭이 달라진다. 결과적으로, 상이한 펄스폭에 의해 광량이 조절될 수 있는 데이터 신호들이 데이터 전극 라인들(CR1, ..., CBm)로 출력된다. 변조용 비교부(185)는 통상적으로 데이터 구동부(18) 내부에 존재한다.
한편, 펄스폭 변조(PWM) 방식에서는 데이터 신호 펄스의 폭에 따라 출력되는 광량이 제어되는 반면에, 펄스 크기 변조(PAM) 방식에서는 데이터 신호 펄스의 전압 크기를 조절함으로써 출력되는 광량이 제어된다. 펄스 크기 변조 방식은 소비 전력이 작고 출력 휘도가 높은 장점이 있으나, 전압이 조금만 증가하여도 출력 전류의 급증으로 인해 전압차에 따른 휘도를 제어하기 곤란한 문제점이 있으므로, 펄스폭 변조 방식이 일반적으로 널리 사용되고 있다.
그런데, 전계 방출 디스플레이 패널(10)들은 제조 공정상의 환경적 요인 또는 재료에 따라, 전극 라인들의 저항 및 커패시턴스 등의 임피던스 성분이 서로 상이하며, 그에 따라 인가되는 데이터 신호 또는 주사 신호의 펄스 파형이 지연되거나 왜곡이 발생할 가능성이 있다. 따라서, 상이한 임피던스 성분을 가진 전계 방출 디스플레이 패널(10)들에 대하여 동일한 구동 펄스를 인가할 경우, 패널(10)들은 임피던스 성분에 따라 서로 상이한 휘도를 가지게 되며, 펄스 지연이 심한 패널(10)은 휘도 저하가 심하게 발생하게 된다.
도 3a,3b,3c는 전계 방출 디스플레이 패널(10)들의 전극 라인들의 임피던스 성분에 따라 인가되는 신호의 펄스 파형이 지연 또는 왜곡되는 현상을 설명하기 위한 파형도이다. 예를 들어, 데이터 전극 라인들에 캐소드 전극들이 연결되고, 주사 전극 라인들에 게이트 전극들이 연결되는 경우에서, 캐소드-게이트간의 방출 개시 전압을 Vth로 표시하였다. 도 3a는 데이터 구동부(18)에서 데이터 전극 라인들(CR1, ..., CBm)로 인가되는 파형(VCR1) 중의 하나를 나타낸 것이다. 데이터 인가 시점(t1)에서 데이터 신호가 인가되고, 데이터 종료 시점(t2)에서 데이터 신호가 종료된다.
도 3b는 전극 라인들에 인가되는 신호의 펄스 파형이 임피던스 성분에 따라 지연 또는 왜곡된 경우의 전압(VCR1')의 파형을 나타낸다. 도 3b에서, 데이터 신호가 지연됨으로 인하여, 방출 개시 시점, 즉 방출 개시 전압(Vth)을 초과하는 시점은 t1 에서 t1'로 지연되고, 방출 종료 시점은 t2 에서 t2'로 지연된다. 이 경우, A1으로 표시한 영역만큼의 에너지가 패널에서 출력되지 못하는 문제점이 발생하고, A2로 표시한 영역만큼의 에너지가 패널에서 비의도적으로 출력된다. 출력되지 못하는 에너지(A1)가 비의도적으로 출력되는 에너지(A2)보다도 크므로, 패널에서 방출되는 광의 휘도가 저하된다.
도 3c는 데이터 전극 라인에 인가되는 데이터 신호가 캐소드 전극에서 음의 전압(-VCR1')으로 인가되고, 주사 전극 라인에 인가되는 주사 신호가 게이트 전극에서 양의 전압(VG)으로 인가된 경우의 파형을 나타낸 것이다. 이 경우에, A1으로 표시한 영역만큼의 에너지가 패널에서 출력되지 못하므로, 패널에서 방출되는 광의 휘도가 저하된다. 도 3c의 파형도에서는, 게이트 전압(VG)이 t2에서 하강하므로, A2의 에너지가 방출되지 않는다.
한편, 펄스폭 변조 방식의 휘도를 상승시킬 목적으로 공지된 기술로는, 일본 공개공보 제1995/181916호에서 제안된 바와 같이, 데이터 구동부 내부에 전압 선택 수단을 설치한 것이 있다. 데이터 구동부 내에 설치된 상기 전압 선택 수단에서는, 펄스폭 변조된 데이터 신호에 펄스 크기 변조를 추가적으로 가하여 펄스폭 변조된 데이터에 휘도 정보를 추가시킴으로써, 패널의 휘도를 높일 수 있다. 그러나, 펄스 크기 변조의 변조 레벨이 클 경우에는, 미세한 전압 변조의 어려움이 여전히 존재한다.
또한, 미국 공개특허공보 제2004/0004588호에서는, 방출전류가 시간이 경과함에 따라 낮아지는 점을 고려하여, 게이트 전극의 구동 전압을 기준 레벨의 구동 전압보다 높은 구동 전압으로 구동시키되, 소망하는 전류 이상으로 흐르지 않도록 캐소드 전극에 FET를 연결한 보상 회로를 제안하였다. 그러나, 패널에서 출력되는 그레이 레벨에 따른 휘도는 방출전류 및 구동 전압에 대해 비선형적이므로, 소망하는 휘도를 출력하기 위한 정확한 구동 전압을 파악하여 적응적으로 보상해줄 수 없고, 데이터 전극에 필요 이상의 과도한 구동 전압이 가해질 경우 에미터 팁이 더욱 쉽게 열화하게 되고 디스플레이 장치의 수명이 더 짧아질 우려가 있다.
아울러, 상기 종래기술들로는 도 3b 및 도 3c에 나타낸 바와 같은 전극 라인들의 임피던스 성분에 따른 신호 지연 현상을 해결할 수 없다.
따라서, 본 발명은 종래 기술의 문제점을 해결하기 위하여 창안된 것으로서, 본 발명의 목적은 패널에 따라 전극 라인의 임피던스가 상이함에 따라 발생하는 신호 지연 및 파형 왜곡을 보상하는 전계 방출 디스플레이 장치 및 구동 방법을 제공하는 것이다.
상기 목적을 이루기 위한 본 발명에 따른 전계 방출 디스플레이 장치는,
데이터 구동부에서 영상 데이터를 펄스폭 변조하여 얻어진 표시 데이터 신호를 주사 구동부의 주사 신호에 따라 전계 방출 디스플레이 패널에 출력하는 전계 방출 디스플레이 장치에 있어서,
기준 클럭을 카운트하여 제1 계조신호를 생성하는 계조신호 발생부;
전계 방출 디스플레이 패널의 특성에 의해 발생하는 신호 지연을 측정하여 신호 지연치를 생성하는 지연치 측정부; 및
상기 신호 지연치에 따라 상기 제1 계조신호를 보정하여 제2 계조신호를 생성하고, 상기 데이터 구동부 또는 상기 주사 구동부를 상기 제2 계조신호를 출력하는 계조신호 보정부;를 구비하는 것을 특징으로 한다.
그리고, 지연치 측정부는, 패널의 전극 라인상에서, 펄스 신호에 대한 일단의 전압과 타단의 전압 사이의 전압차를 측정하는 전압차 측정부; 및 상기 전압차에 따라 신호 지연치를 산출하여 출력하는 지연 산출부를 포함할 수 있다. 그리고, 지연산출부는, 지연 산출용 클럭에 따라 전압차 측정부에서 출력된 펄스 크기차(전압차)를 측정하여 신호 지연치를 산출하여 출력할 수 있으며, 예를 들어, 상기 전압의 펄스 크기(Amplitude)차를 적분하여 동일한 면적의 신호 지연치를 산출하여 출력할 수 있다.
한편, 계조신호 보정부는, 제1 계조신호의 펄스 인가 시점을 신호 지연치(DD)에 따라 진상 또는 지상으로 이동시킴으로써 제2 계조신호를 생성할 수 있으며, 예를 들어, 상기 신호 지연치와 동일한 면적만큼 제1 계조신호의 펄스를 이동시킴으로써(즉, 펄스의 인가시점과 종료시점을 변화시킴) 제2 계조신호를 생성할 수 있다.
본 발명에 따른 전계 방출 디스플레이 장치에서, 상기 제2 계조신호가 데이터 구동부에서 데이터 신호의 펄스폭 변조에 이용되는 경우, 전압차 측정부는 패널의 데이터 전극 라인의 일단의 전압과 타단의 전압 사이의 전압차를 비교하고, 데이터 구동부는 영상 데이터 신호를 입력받아 제2 계조신호과 비교하고 제2 계조신호과 일치하는 영상 데이터 신호를 출력하여 PWM 표시 데이터 신호를 출력하는 변조용 비교부를 포함할 수 있다.
이 경우, 상기 데이터 구동부는, 1 수평라인의 시리얼 영상 데이터가 순차적으로 저장되는 시프트 레지스터; 상기 시프트 레지스터로부터 상기 시리얼 영상 데이터를 패러럴 영상 데이터로서 저장하는 래치 레지스터를 더 포함하고, 상기 변조용 비교부는 상기 래치 레지스터의 패러럴 영상 데이터를, 상기 계조신호 보정부로부터의 제2 계조신호과 비교하여 일치할 때, PWM 표시 데이터 신호로서 데이터 전극라인들을 향해 출력시킬 수 있다.
본 발명에 따른 전계 방출 디스플레이 장치에서, 상기 제2 계조신호가 주사 구동부에서 주사 신호의 시프트에 이용되는 경우, 상기 전압차 측정부는 패널의 주사 전극 라인의 일단의 전압과 타단의 전압 사이의 전압차를 비교하고, 상기 주사 구동부는 제2 계조신호에 따라 주사 신호를 주사 전극라인들에 대해 순차적으로 인가할 수 있다.
한편, 상기 목적을 이루기 위한 본 발명에 따른 전계 방출 디스플레이 장치의 구동 방법은, 계조에 비례하는 펄스폭을 가지는 제1 계조신호를 생성하는 단계;
전계 방출 디스플레이 패널의 전극 라인들상의 신호 지연을 측정하여 신호 지연치를 생성하는 단계; 및
상기 신호 지연치에 따라 상기 제1 계조신호를 보정하여 제2 계조신호를 생성하고, 상기 데이터 구동부 또는 상기 주사 구동부를 향해 상기 제2 계조신호를 출력하는 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 신호 지연치 생성단계는, 패널의 전극 라인상에서 펄스 신호에 대한 일단의 전압과 타단의 전압 사이의 전압차를 비교하는 단계; 및 상기 전압차에 따라 신호 지연치를 산출하여 출력하는 단계를 포함할 수 있다. 이때 신호 지연치 출력단계는, 지연산출용 클럭에 따라 상기 비교에 의해 얻어진 펄스 크기차를 측정하여 신호 지연치를 산출하여 출력할 수 있다. 특히, 신호 지연치 출력단계는 상기 펄스 크기(Amplitude)의 차이를 적분하여 동일한 면적의 신호 지연치를 출력할 수 있다.
또한, 제2 계조신호 생성단계는, 제1 계조신호를 신호 지연치에 따라 진상 또는 지상으로 변화시킴으로써 제2 계조신호를 생성하는 단계이며, 신호 지연치와 동일한 면적만큼 상기 제1 계조신호를 진상 또는 지상으로 변화시킴으로써 제2 계조신호가 생성될 수 있다.
본 발명에 따른 전계 방출 디스플레이 장치의 구동 방법에서, 제2 계조신호가 데이터 구동부에서 데이터 신호의 펄스폭 변조에 이용되는 경우, 상기 비교 단계는 패널의 데이터 전극 라인상에서의 일단의 전압과 타단의 전압 사이의 전압차를 비교하는 단계를 포함하고, 데이터 구동부에서, 패러럴 영상 데이터를 상기 제2 계조신호과 비교하여 일치할 때, PWM 표시 데이터 신호로서 데이터 전극라인들을 향해 출력시키는 단계를 더 포함할 수 있다.
본 발명에 따른 전계 방출 디스플레이 장치의 구동 방법에서, 제2 계조신호가 데이터 구동부에서 데이터 신호의 펄스폭 변조에 이용되는 경우, 비교 단계는 패널의 주사 전극의 일단의 전압과 타단의 전압 사이의 전압차를 비교하는 단계를 포함하고, 주사 구동부에서, 제2 계조신호에 따라 주사 신호를 주사 전극라인들에 대해 순차적으로 인가하는 단계를 포함할 수 있다.
이하, 본 발명에 따른 전계 방출 디스플레이 장치 및 방법에 대해 바람직한 실시예를 설명한다.
도 4는 본 발명의 일 실시예에 의한 전계 방출 디스플레이 장치 중 전계 방출 디스플레이 패널의 사시도이다.
도 4를 참조하면, 본 발명의 일 실시예에 있어서, 전계 방출 디스플레이 패널(1)은 앞쪽 패널(2)과 뒤쪽 패널(3)이 스페이스 바아(space bar)들(41,...,43)에 의하여 지지된다.
뒤쪽 패널(3)은 뒤쪽 기판(31), 캐소드 전극 라인들(CR1,...,CBm), 전자 방출원들(ER11,...,EBnm), 절연층(33), 게이트 전극 라인들(G1,...,G n)을 포함한다.
데이터 신호들이 인가되는 캐소드 전극 라인들(CR1,...,CBm)은 전자 방출원들(ER11,...,EBnm)과 전기적으로 연결된다. 제1 절연층(33), 게이트 전극 라인들(G1,...,Gn)에는 전자 방출원들(ER11,...,EBnm)에 대응하는 관통구들(HR11,...,HBnm)이 형성된다. 따라서, 주사 신호들이 인가되는 게이트 전극 라인들(G1,...,Gn)에서, 캐소드 전극 라인들(CR1,...,CBm)과 교차되는 영역에 관통구들(HR11,...,H Bnm)이 형성된다.
앞쪽 패널(2)은 앞쪽 투명 기판(21), 애노드 전극(22), 및 형광 셀들(FR11,...,FBnm)을 포함한다. 에노드 전극(22)에는 전자 방출원들(ER11 ,...,EBnm)로부터의 전자들이 형광 셀들로 이동하도록 1 내지 4 킬로볼트(KV)의 높은 정극성 전위가 인가된다.
도 5는 본 발명의 일 실시예에 의한 전계 방출 디스플레이 장치의 블록도이다.
전계 방출 디스플레이 장치는 전계 방출 디스플레이 패널(10) 및 그 구동 장치를 포함한다. 전계 방출 디스플레이 패널(10)의 구동 장치는 영상 처리부(15), 패널 제어부(16), 주사 구동부(17), 데이터 구동부(18), 및 전원 공급부(19)를 포함한다.
영상 처리부(15)는 컴퓨터로부터의 영상 신호, DVD 플레이어로부터의 영상 신호, TV 셋탑 박스로부터의 영상 신호 등의 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호를 발생시킨다. 내부 영상 신호는, 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들이다.
패널 제어부(16)는 영상 처리부(15)로부터의 내부 영상 신호에 따라 데이터-구동 제어 신호(SD) 및 주사-구동 제어 신호(SS)로 이루어지는 구동 제어 신호들(SD, SS)을 발생시킨다. 데이터 구동부(18)는, 패널 제어부(16)로부터의 구동 제어 신호들(SD, SS) 중에서 데이터-구동 제어 신호(SD)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 전계 방출 디스플레이 패널(10)의 데이터 전극 라인들(CR1, ..., CBm)에 인가한다. 주사 구동부(17)는 패널 제어부(16)로부터의 구동 제어 신호들(SD, SS) 중에서 주사-구동 제어 신호(S S)를 처리하여 주사 전극 라인들(G1, ..., Gn)에 인가한다.
전원 공급부(19)는 영상 처리부(15), 패널 제어부(16), 주사 구동부(17), 데이터 구동부(18), 계조신호 발생부(11), 지연치 측정부(12), 계조신호 보정부(13) 및 전계 방출 디스플레이 패널(10)의 애노드 전극에, 예컨대 1 내지 4 킬로볼트(KV)의 전위를 인가한다.
계조신호 발생부(11)는 기준 클럭(RF_CK)을 카운트하여 제1 계조신호(GL1)를 발생시킨다. 제1 계조신호(GL1)는 클리어(CLEAR) 신호를 입력받아 제로상태가 된 후, 기준 클럭(RF_CK)이 인가될 때마다 카운트되는 신호이다. 제1 계조신호(GL1)는 카운트에 따라 펄스폭이 증가되는 파형을 가지거나, 또는 카운트에 따라 펄스의 위치가 수평 방향에서 시프트되는 파형을 가진다. 지연치 측정부(12)는 패널의 전극 라인들의 임피던스 특성을 분석하여 지연신호(DD)를 생성한다. 일 실시예에 있어서, 지연치 측정부(12)에서 패널(10)의 데이터 전극라인들(CR1, ..., CBm)의 임피던스 특성을 측정하는 것은, 패널(10)의 데이터 전극라인들(CR1, ..., CBm)의 입력단과 출력단 사이에서 하나의 펄스가 지연됨으로 인해 발생하는 전압차를 연속적으로 측정함으로써 파악될 수 있다.
계조신호 보정부(13)는 계조신호 발생부(11)에서 생성된 제1 계조신호(GL1)와 지연치 측정부(12)에서 생성된 신호 지연치(DD)를 비교하고, 신호 지연치(DD) 만큼 제1 계조신호(GL1)를 보정함으로써 제2 계조신호(GL2)를 생성한다. 그리고, 계조신호 보정부(13)는 제2 계조신호(GL2)를 데이터 구동부(18) 또는 주사 구동부(17)를 향하여 출력한다. 데이터 구동부(18)에서는 변조용 비교부에서 제2 계조신호(GL2)를 이용하여 영상 데이터를 펄스폭 변조하고, 주사 구동부(17)에서는 시프트 레지스터에서 제2 계조신호(GL2)를 이용하여 주사 신호를 출력한다.
한편, 도 6은 데이터 구동부(18)내의 변조용 비교부에서 제2 계조신호(GL2)를 이용하여 영상 데이터를 펄스폭 변조할 수 있도록 계조신호 보정부(13)와 결합된 블록도이다.
도 6을 참조하면, 데이터 구동부(18)는 영상 데이터가 입력되는 시프트 레지스터(181)와, 영상 데이터의 집합을 병렬로 일시 저장하는 래치 래지스터(183)와, 패러럴 영상 데이터를 각각 제2 계조신호(GL2)와 일치할 때마다 출력시키는 변조용 비교부(185)와, 변조된 신호를 최종적으로 데이터 전극 라인들(CR1, ..., CBm)로 출력하기 위한 논리 게이트(187) 및 고전압 버퍼부(189)를 포함한다.
시프트 레지스터(181)는 1 수평라인의 영상 데이터를 순차적으로 입력받아 순차적으로 저장한다. 영상 데이터는 패널 제어부(16)로부터 입력된다. 데이터 구동부(18)의 시프트 레지스터(181)는 영상 데이터를 시프트 시키는 것이 아니라 1수평라인의 시리얼 영상 데이터를 저장하여 패러럴 영상 데이터로 출력하는 역할을 한다. 래치 레지스터(183)는 시프트 레지스터(181)로부터 1 수평라인의 패러럴 영상 데이터를 입력받아 저장한 후, 예컨대 출력 인에이블 신호를 인가받으면 변조용 비교부(185)로 1 수평라인의 패러럴 영상 데이터를 한꺼번에 전송한다.
변조용 비교부(185)는 래치 레지스터(183)의 패러럴 영상 데이터를 계조신호 보정부(13)로부터의 제2 계조신호(GL2)와 비교하고, 패러럴 영상 데이터와 제2 계조신호(GL2)가 일치할 때, 패러럴 영상 데이터를 PWM 표시 데이터 신호로서 데이터 전극 라인들(CR1, ..., CBm)을 향해 출력시킨다. 논리 게이트(187)는 변조된 패러럴 영상 데이터인 PWM 표시 데이터 신호를 필요에 따라 논리 조합으로 조절한다. 예를 들어, 데이터 전극 라인들(CR1, ..., CBm)에 연결된 전극이 캐소드 전극인 경우에는 데이터 신호의 전압 펄스를 역상으로 반전시킬 수 있다. 고전압 버퍼부(189)는 PWM 표시 데이터 신호의 크기를 데이터 전극 라인들(CR1, ..., CBm)에 연결된 전극(예컨대, 캐소드 전극 또는 게이트 전극)에 해당하는 고전압 레벨로 상승시킨다.
도 7은 본 발명에 따른 전계 방출 디스플레이 장치에서, 지연치 측정부가 데이터 구동부(18)와 결합되는 일 실시예를 나타낸 블록도이다.
지연치 측정부(12)는 패널(10)의 데이터 전극 라인의 임피던스 또는 주사 전극 라인의 임피던스를 측정하는 전압차 측정부(121)와, 비교에 의한 펄스 크기차를 연산하여 신호 지연치(DD)를 생성하는 지연산출부(DD)를 포함한다. 도 11a에서 볼 수 있는 바와 같이, 패널의 전극 라인의 일단(CR1)에 인가된 전압 V(CR1)에 비하여 동일한 전극 라인의 타단(CR1')에서 측정된 전압 V(CR1')은 지연되어 있다. 이 경우, 전극 라인 양단간의 전압차 V(CR1)-V(CR1')에 의하여 전극 라인의 지연 특성을 파악할 수 있다. 전극 라인 양단간의 전압차 V(CR1)-V(CR1')를 측정하면, 도 11b와 같이 면적 A3의 지연 정도(Degree of Delay)를 파악할 수 있다.
도 7에서, 전압차 측정부(121)는 패널의 데이터 전극의 일단(CR1)과 타단(CR1') 사이의 펄스 전압 크기 V(SCR1), V(SCR1')를 비교하고, 그 전압차 V(SCR1 - SCR1')를 지연산출부(122)로 출력한다. 지연산출부(122)는 비교에 의한 펄스 크기차를 연산하고, 신호 지연치(DD)를 출력한다. 예컨대, 지연산출부(122)는 지연산출용 클럭(C_CK)에 따라 전압차 측정부(121)에서 출력된 펄스 전압차 V(SCR1 - SCR1 ')를 산출하여(도 11b 참조) 지연치에 해당하는 클럭(DD)을 출력한다. 일 실시예에 있어서, 지연산출부(122)는 고속의 지연산출용 클럭(C_CK)에 따라 펄스 크기(Amplitude)차 |V(SCR1 - SCR1')|를 적분하여 동일한 면적의 신호 지연치(DD)를 출력할 수도 있다. 따라서, 신호 지연치(DD)의 펄스의 면적은 도 11b의 A3의 면적에 비례할 수 있다.
도 8은 본 발명에 따른 전계 방출 디스플레이 장치에서, 지연치 측정부가 주사 구동부(17)와 결합되는 일 실시예를 나타낸 블록도이다. 계조신호 보정부(13)는 신호 지연치(DD)에 따라 제1 계조신호(GL2)를 보정한 제2 계조신호(GL2)를 생성하여, 주사 구동부(18)의 시프트 레지스터에 인에이블 신호로서 입력시킬 수도 있다. 일 실시예에 있어서, 계조신호 보정부(13)는 제1 계조신호(GL1)의 펄스(인가 시점 및 종료 시점)를 신호 지연치(DD)에 따라 진상 또는 지상으로 이동시킴으로써 제2 계조신호(GL2)를 생성할 수 있다. 이때, 계조신호 보정부(13)는, 신호 지연치(DD)과 동일한 면적만큼 상기 제1 계조신호(GL1)의 펄스 인가 시점을 변화시킴으로써 제2 계조신호를 생성할 수 있다.
주사 구동부(17)에서는, 시프트 레지스터에서 수직 동기신호 및 주사 클럭에 따라 주사 신호가 순차적으로 시프트되면서, 1 수평라인씩 주사 신호가 출력된다. 즉, 주사 구동부(17)의 시프트 레지스터는 주사 신호를 시리얼-패러럴 변환시키기 위한 것이 아니라, 하나의 클럭을 입력받을 때마다 주사 신호를 시프트시키는 역할을 한다.
제2 계조신호(GL2)가 주사 구동부(17)로 입력되는 경우, 지연치 측정부(12)에서는 패널(10)의 주사 전극의 임피던스 특성을 측정하여 계조신호 보정부(13)에 신호 지연치(DD)를 출력하고, 계조신호 보정부(13)는 신호 지연치(DD)에 따라 제2 계조신호(GL2)를 생성하여 주사 구동부(17)의 시프트 레지스터(171)에 인에이블 신호로서 입력시킨다. 이에 따라, 주사 구동부(17)는 제2 계조신호(GL2)에 따라 주사 신호를 레벨 시프터(173)에서 적절한 고전압으로 진폭을 상승시킨 후, 주사 전극라인들(G1, ..., Gn)에 대해 순차적으로 인가한다. 일 실시예에 있어서, 지연치 측정부(12)에서 패널(10)의 주사 전극의 임피던스 특성을 측정하는 것은, 패널(10)의 주사 전극라인들(G1, ..., Gn)의 입력단과 출력단 사이의 전압차를 측정함으로써 파악될 수 있다.
도 8에서, 전압차 측정부(121)는 패널의 주사 전극의 일단(CR1)과 타단(CR1') 사이의 펄스 전압의 크기 V(SG1),V(SG1')를 비교하고, 그 전압차 V(SG1 - SG1')를 지연산출부(122)로 출력한다. 지연산출부(122)는 비교에 의한 펄스 크기차를 연산하여 신호 지연치(DD)를 출력한다. 예컨대, 지연산출부(122)는 지연산출용 클럭(C_CK)에 따라 전압차 측정부(121)에서 출력된 전압차 V(SG1 - SG1')를 산출하여 지연치에 해당하는 클럭(DD)을 출력한다. 일 실시예에 있어서, 지연산출부(122)는 펄스 크기(Amplitude)차 |V(SG1 - SG1')|를 적분하여 동일한 면적의 신호 지연치(DD)를 출력할 수도 있다.
요컨대, 도 7과 같이, 계조신호 보정부(13)의 출력이 데이터 구동부(18)로 입력되는 경우에는, 전압차 측정부(121)는 패널의 데이터 전극의 입력단과 출력단 사이의 전압차를 비교한다. 데이터 구동부(18)는 영상 데이터 신호를 입력받아 제2 계조신호(GL2)와 비교하고, 변조용 비교부(185)는 제2 계조신호(GL2)와 일치하는 영상 데이터 신호를 출력하여 PWM 표시 데이터 신호로서 각 데이터 전극라인들(CR1, ..., CBm)에 출력한다.
또한, 도 8과 같이, 계조신호 보정부(13)의 출력이 주사 구동부(17)로 입력되는 경우에는, 전압차 측정부(121)는 패널의 주사 전극의 입력단과 출력단 사이의 전압차를 비교한다. 주사 구동부(17)는 제2 계조신호(GL2)에 따라 주사 신호를 주사 전극라인들(G1, ..., Gn)에 대해 순차적으로 출력한다.
이하에서는, 도 9, 도 10, 도 11a 및 도 11b의 신호 파형도를 참조하면서, 본 발명에 따른 전계 방출 디스플레이 장치의 구동 방법에 대해 설명한다. 위에서 설명한 전계 방출 디스플레이 장치들에 대한 실시예들과 중복되는 설명은 생략한다.
도 9는 본 발명에 따른 전계 방출 디스플레이 장치 및 그 구동 방법에서 사용되는 신호 파형의 일 실시예를 나타낸다.
본 발명에 따른 전계 방출 디스플레이 장치의 구동 방법에서는, 기준 클럭을 카운트하여 계조에 비례하는 펄스폭을 가지는 제1 계조신호를 생성하는 제1 단계와, 패널의 특성에 의해 발생하는 신호 지연에 따라 신호 지연치를 생성하는 제2 단계와, 상기 제1 계조신호과 상기 신호 지연치를 비교하여 제2 계조신호를 생성하고, 제2 계조신호를 데이터 구동부 또는 주사 구동부로 출력하는 제3 단계를 포함한다.
먼저, 제1 단계인 제1 계조신호 생성단계에서, 계조신호 발생부(11)에 RF_CK로 표시되는 기준 클럭이 입력되면, 계조신호 발생부(11)는 기준 클럭(RF_CK)에 따라 제1 계조신호(GL1)를 생성하여 출력한다. 도 9의 실시예에서, 제1 계조신호(GL1)는 기준 클럭(RF_CK)의 1 주기마다 카운트-업 되어 출력되고 있다.
그리고, 제2 단계인 신호 지연치 생성단계에서, 패널의 전극 라인의 일단의 전압과 타단의 전압 사이의 전압차를 비교하고, 전압의 펄스 크기차를 연산함으로써, 패널의 특성에 따라 신호 지연치(DD)를 생성하여 출력한다. 도 11a에서 볼 수 있는 바와 같이, 패널의 전극 라인의 일단(CR1)에 인가된 전압 V(CR1)에 비하여 동일한 전극 라인의 타단(CR1')에서 측정된 전압 V(CR1')은 지연되어 있다. 이 경우, 전극 라인 양단간의 전압차 V(CR1)-V(CR1')에 의하여 전극 라인의 지연 특성을 파악할 수 있다. 전극 라인 양단간의 전압차 V(CR1)-V(CR1')를 측정하면, 도 11b와 같이 면적 A3의 지연 정도(Degree of Delay)를 파악할 수 있다.
신호 지연치(DD)는 지연치 측정부(12)의 지연 산출부(122)에서 담당한다. 지연산출부(122)는 데이터 전극 라인들의 일단(CR1)의 전압과 타단(CR1')의 전압 사이의 전압차 V(SCR1 - SCR1')를 산출하여 신호 지연치(DD)를 출력한다. 예를 들어, 도 11b와 같이, 지연산출부(122)는 지연산출용 클럭(C_CK)에 따라 데이터 전극 라인들의 일단(CR1)의 전압과 타단(CR1')의 전압 사이의 펄스 전압 크기(Amplitude)의 차이 |V(SCR1 - SCR1')|를 적분하여 동일한 면적의 신호 지연치(DD)를 출력할 수도 있다. 따라서, 도 9 및 도 10의 신호 지연치(DD)의 펄스의 면적은 도 11b의 A3의 면적에 비례할 수 있다.
그리고, 제3 단계인 비교단계는, 제2 단계에서 생성된 신호 지연치(DD)에 따라 제1 단계에서 생성된 제1 계조신호(GL1)를 보정하여 제2 계조신호(GL2)를 생성하고, 제2 계조신호를 데이터 구동부 또는 주사 구동부로 출력한다. 도 9의 실시예에서, 계조신호 보정부(13)는 제1 계조신호(GL1)의 펄스를 신호 지연치(DD)과 동일한 면적만큼(즉, 1/4주기 만큼) 진상으로 이동시킴으로써 제2 계조신호(GL2)를 생성하였다.
한편, 제2 계조신호(GL2)가 데이터 구동부(17)에서 데이터 신호의 펄스폭 변조에 이용되는 경우, 상기 비교단계에서는 패널(10)의 데이터 전극의 입력단과 출력단 사이의 전압차를 비교하는 과정이 이루어지고, 데이터 구동부(18)내의 변조용 비교부(185)에서는 래치 레지스터(183)로부터의 패러럴 영상 데이터와 계조신호 보정부(13)로부터의 제2 계조신호(GL2)가 일치할 때, 패러럴 영상 데이터(SC1, SC2, SC3, ...)를 PWM 표시 데이터 신호로서 데이터 전극 라인들(CR1, ..., CBm )을 향해 출력시킨다.
종래의 전계 방출 디스플레이 장치의 구동 방법에서는 데이터 신호는 제1 계조신호(GL1)과 동기되어 출력되었다. 그러나, 도 9를 참조하면, 본 발명에 따른 전계 방출 디스플레이 장치의 구동 방법에서는 데이터 신호가 제2 계조신호(GL2)와 동기되어(즉, 펄스의 인가 시점 및 종료 시점이 변화되어) 출력되고 있다. 도 9의 실시예에서는, 데이터 신호(SC1, SC2, SC3, ...)가 1/4 주기만큼 전진한 제2 계조신호(GL2)에 동기되어 출력되므로, 결과적으로 도 3b 또는 도 3c와 같은 파형도에서 에너지 낭비 구간(A1)이 소멸하게 된다. 다만, 후발적인 발광이 이루어지는 구간(A2)가 지나치게 감소되지 않도록 하기 위하여, 신호 지연치(DD) 및 제2 계조신호(GL2)를 미세하게 조절하는 것이 바람직하다. 신호 지연치(DD) 및 제2 계조신호(GL2)를 미세하게 조절하기 위하여는 시스템의 클럭이 매우 고속이어야 할 필요가 있다.
도 10은 본 발명에 따른 전계 방출 디스플레이 장치 및 그 구동 방법에서 사용되는 신호 파형의 다른 일 실시예를 나타낸다. 도 10의 파형도는 제2 계조신호(GL2)가 주사 구동부(18)에서 주사 신호의 시프트 신호로 이용되는 실시예이다.
이 경우, 제3 단계인 비교단계에서는 패널(10)의 주사 전극의 입력단과 출력단 사이의 전압차를 비교하는 과정이 이루어진다. 즉, 지연산출부(122)는 주사 전극 라인들의 입력단과 출력단 사이의 전압차 V(SG1 - SG1')를 산출하여 신호 지연치(DD)를 출력한다. 예를 들어, 지연산출부(122)는 지연산출용 클럭(C_CK)에 따라 데이터 전극 라인들의 입력단과 출력단 사이의 전압 펄스 크기(Amplitude)차 |V(SG1 - SG1')|를 적분하여 동일한 면적의 신호 지연치(DD)를 출력할 수도 있다. 따라서, 도 9 및 도 10의 신호 지연치(DD)의 펄스의 면적은 도 11b의 A3의 면적에 비례할 수 있다.
도 10의 실시예에서, 계조신호 보정부(13)는 제1 계조신호(GL1)의 펄스 인가 시점을 신호 지연치(DD)과 동일한 면적만큼(즉, 1/4주기 만큼) 진상으로 이동시킴으로써 제2 계조신호(GL2)를 생성하였다. 제2 계조신호(GL2)는 주사 구동부(17)의 시프트 레지스터(171)에 인에이블 신호로서 입력되며, 따라서 제2 계조신호(GL2)에 따라 인가 시점이 수평 이동된 주사 신호가 시프트되면서(SG1, SG2, SG3 , ...), 주사 전극라인들(G1, ..., Gn)에 대해 순차적으로 출력된다. 따라서, 주사 신호가 지연이 발생하는 경우에, 그 인가 시점 및 종료 시점이 미세하게 시프트되어 에너지 낭비 구간(A1)이 줄어들 수 있다.
이상 설명한 본 발명에 따른 전계 방출 표시장치 및 그 구동 방법에 의하면, 패널 전극 라인의 임피던스로 인한 신호 지연 및 파형 왜곡에 의해 발생하는 발광 휘도의 저하 현상을 방지할 수 있다. 즉, 데이터 신호 또는 주사 신호가, 패널 전극 라인의 임피던스에 비례하여 수평 이동된 제2 계조신호에 동기되어 출력되므로, 결과적으로 신호 지연 또는 파형 왜곡에 의해 발생하는 에너지 낭비가 소명되며, 따라서 발광 휘도의 저하가 방지된다.
한편, 본 발명을 가장 바람직한 실시예를 기준으로 설명하였으나, 상기 실시예는 본 발명의 이해를 돕기 위한 것일 뿐이며, 본 발명의 내용이 그에 한정되는 것이 아니다. 본 발명의 구성에 대한 일부 구성요소의 부가,삭감,변경,수정 등이 있더라도 첨부된 특허청구범위에 의하여 정의되는 본 발명의 기술적 사상에 속하는 한, 본 발명의 범위에 해당된다.
예를 들어, 상기 실시예들에서는 계조신호 발생부, 전압차 측정부, 지연산출부, 카우터 비교부 등이 패널 제어부(16)의 외부에 존재하는 것으로 표현되었으나, 이는 설명의 편의상 별도로 표현한 것이며, 패널 제어부(16)의 내부에 존재하도록 설계하는 것은 당업자가 용이하게 설계 변경할 수 있는 정도의 것이며 본 발명의 균등 범위에 속하는 것으로 이해하여야 한다.
도 1은 종래의 전계 방출 디스플레이 장치의 개략적인 블록도이다.
도 2는 펄스폭 변조 방식을 채용하는 전계 방출 디스플레이 장치에서, 데이터 신호를 펄스폭 변조시키는 변조 모듈의 블록도이다.
도 3a,3b,3c는 패널들의 전극 라인들의 임피던스 성분에 따라, 인가되는 신호의 펄스 파형이 지연 또는 왜곡되는 현상을 설명하기 위한 파형도이다.
도 4는 본 발명의 일 실시예에 의한 전계 방출 디스플레이 장치 중 전계 방출 디스플레이 패널의 사시도이다.
도 5는 본 발명의 일 실시예에 의한 전계 방출 디스플레이 장치의 블록도이다.
도 6은 변조용 비교부에서 제2 계조신호를 이용하여 영상 데이터를 펄스폭 변조할 수 있도록 계조신호 보정부와 결합된 블록도이다.
도 7은 본 발명에 따른 전계 방출 디스플레이 장치에서, 지연치 측정부가 데이터 구동부와 결합되는 일 실시예를 나타낸 블록도이다.
도 8은 본 발명에 따른 전계 방출 디스플레이 장치에서, 지연치 측정부가 주사 구동부와 결합되는 일 실시예를 나타낸 블록도이다.
도 9는 본 발명에 따른 전계 방출 디스플레이 장치 및 그 구동 방법에서, 데이터 구동부로 입력되어 사용되는 신호 파형의 일 실시예를 나타낸다.
도 10은 본 발명에 따른 전계 방출 디스플레이 장치 및 그 구동 방법에서, 주사 구동부로 입력되어 사용되는 신호 파형의 다른 일 실시예를 나타낸다.
도 11a는 패널 전극 라인에 인가된 펄스 전압에 대해, 펄스 전압이 인가된 일단에서 측정된 전압(VCR1)과 타단에서 측정된 전압(VCR1')의 전압차를 파악하기 위해 나타낸 그래프이다.
도 11b는 인가된 펄스의 신호 지연을 산출하기 위하여, 패널 전극 라인의 일단의 전압과 타단의 전압 사이의 전압차를 적분한 면적(A3)을 나타내는 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
2:앞쪽 패널 3:뒤쪽 패널
10:전계 방출 디스플레이 패널 11:계조신호 발생부
12:지연치 측정부 121:전압차 측정부
122:지연 산출부 13:계조신호 보정부
15:영상 처리부 16:패널 제어부
17:주사 구동부 171:주사 시프트 레지스터
18:데이터 구동부 181:데이터 시프트 레지스터
183:래치 레지스터 185:변조용 비교부
19:전원공급부 21:앞쪽 기판
22:애노드 전극 FR11,...,FBnm:형광 셀들
31:뒤쪽 기판 CR1,...,CBm...캐소드 전극 라인들
ER11,...,EBnm:전자 방출원들 G1,...,Gn:게이트 전극 라인들
HR11,...,HBnm:관통구들

Claims (18)

  1. 데이터 구동부에서 영상 데이터를 펄스폭 변조하여 얻어진 표시 데이터 신호를 주사 구동부의 주사 신호에 따라 전계 방출 디스플레이 패널에 출력하는 전계 방출 디스플레이 장치에 있어서,
    기준 클럭을 카운트하여 제1 계조신호를 생성하는 계조신호 발생부;
    전계 방출 디스플레이 패널의 전극 라인들상의 신호 지연을 측정하여 신호 지연치를 생성하는 지연치 측정부; 및
    상기 신호 지연치에 따라 상기 제1 계조신호를 보정하여 제2 계조신호를 생성하고, 상기 데이터 구동부 또는 상기 주사 구동부를 향해 상기 제2 계조신호를 출력하는 계조신호 보정부;를 구비하는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 지연치 측정부는,
    패널의 전극 라인상에서, 펄스 신호에 대한 일단의 전압과 타단의 전압 사이의 전압차를 측정하는 전압차 측정부; 및
    상기 전압차에 따라 신호 지연치를 산출하여 출력하는 지연 산출부를 포함하는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 지연 산출부는,
    지연 산출용 클럭에 따라 상기 전압차 측정부에서 출력된 펄스 크기차를 측정하여 신호 지연치를 산출하여 출력하는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 지연 산출부는,
    상기 펄스 크기차를 적분하여 동일한 면적의 신호 지연치를 산출하여 출력하는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 계조신호 보정부는,
    상기 제1 계조신호의 펄스를 상기 신호 지연치에 따라 진상 또는 지상으로 이동시킴으로써 제2 계조신호를 생성하는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 계조신호 보정부는,
    상기 신호 지연치과 동일한 면적만큼 상기 제1 계조신호의 펄스를 이동시킴으로써 제2 계조신호를 생성하는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  7. 제 2 항에 있어서,
    상기 전압차 측정부는 패널의 데이터 전극 라인의 일단의 전압과 타단의 전압 사이의 전압차를 비교하고,
    상기 데이터 구동부는 영상 데이터 신호를 입력받아 상기 제2 계조신호과 비교하고, 상기 제2 계조신호과 일치하는 영상 데이터 신호를 출력하여 PWM 표시 데이터 신호를 출력하는 변조용 비교부를 포함하는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 데이터 구동부는,
    1 수평라인의 시리얼 영상 데이터가 순차적으로 저장되는 시프트 레지스터;
    상기 시프트 레지스터로부터 상기 시리얼 영상 데이터를 패러럴 영상 데이터로서 변환하는 래치 레지스터를 더 포함하고,
    상기 변조용 비교부는 상기 래치 레지스터의 패러럴 영상 데이터를, 상기 계조신호 보정부로부터의 제2 계조신호과 비교하여 일치할 때, PWM 표시 데이터 신호로서 데이터 전극라인들을 향해 출력시키는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  9. 제 2 항에 있어서,
    상기 전압차 측정부는 패널의 주사 전극 라인의 일단의 전압과 타단의 전압 사이의 전압차를 비교하고,
    상기 주사 구동부는 상기 제2 계조신호에 따라 주사 신호를 주사 전극라인들에 대해 순차적으로 인가하는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  10. 계조에 비례하는 펄스폭을 가지는 제1 계조신호를 생성하는 단계;
    전계 방출 디스플레이 패널의 전극 라인들상의 신호 지연을 측정하여 신호 지연치를 생성하는 단계;
    상기 신호 지연치에 따라 상기 제1 계조신호를 보정하여 제2 계조신호를 생성하고, 상기 데이터 구동부 또는 상기 주사 구동부를 향해 상기 제2 계조신호를 출력하는 단계;를 포함하는 것을 특징으로 하는 전계 방출 디스플레이 장치의 구동 방법.
  11. 제 10 항에 있어서,
    상기 신호 지연치 생성단계는,
    패널의 전극 라인상에서 펄스 신호에 대한 일단의 전압과 타단의 전압 사이의 전압차를 비교하는 단계; 및
    상기 전압차에 따라 신호 지연치를 산출하여 출력하는 단계를 포함하는 것을 특징으로 하는 전계 방출 디스플레이 장치의 구동 방법.
  12. 제 11 항에 있어서,
    상기 신호 지연치 출력단계는,
    지연산출용 클럭에 따라 상기 비교에 의해 얻어진 상기 펄스 크기차를 측정하여 신호 지연치를 산출하여 출력하는 것을 특징으로 하는 전계 방출 디스플레이 장치의 구동 방법.
  13. 제 12 항에 있어서,
    상기 신호 지연치 출력단계는,
    상기 펄스 크기차를 적분하여 동일한 면적의 신호 지연치를 산출하여 출력하는 것을 특징으로 하는 전계 방출 디스플레이 장치의 구동 방법.
  14. 제 10 항에 있어서,
    상기 제2 계조신호 생성단계는,
    상기 제1 계조신호를 상기 신호 지연치에 따라 진상 또는 지상으로 변화시킴으로써 제2 계조신호를 생성하는 것을 특징으로 하는 전계 방출 디스플레이 장치의 구동 방법.
  15. 제 14 항에 있어서,
    상기 제2 계조신호 생성단계는,
    신호 지연치과 동일한 면적만큼 상기 제1 계조신호를 진상 또는 지상으로 변화시킴으로써 제2 계조신호를 생성하는 것을 특징으로 하는 전계 방출 디스플레이 장치의 구동 방법.
  16. 제 11 항에 있어서,
    상기 비교 단계는 패널 전극 라인상에서의 데이터 전극의 일단의 전압과 타단의 전압 사이의 전압차를 비교하는 단계를 포함하고,
    상기 데이터 구동부에서, 패러럴 영상 데이터를 상기 제2 계조신호과 비교하여 일치할 때, PWM 표시 데이터 신호로서 데이터 전극 라인을 향해 출력시키는 단계를 더 포함하는 것을 특징으로 하는 전계 방출 디스플레이 장치의 구동 방법.
  17. 제 16 항에 있어서,
    1 수평라인의 시리얼 영상 데이터가 순차적으로 저장된 후, 상기 패널 전극 라인들 각각의 패러럴 영상 데이터로서 변환되는 단계를 더 포함하는 것을 특징으로 하는 전계 방출 디스플레이 장치.
  18. 제 11 항에 있어서,
    상기 비교 단계는 패널의 주사 전극 라인의 일단의 전압과 타단의 전압 사이의 전압차를 비교하는 단계를 포함하고,
    상기 주사 구동부에서, 상기 제2 계조신호에 따라 주사 신호를 주사 전극라인들에 대해 순차적으로 인가하는 단계를 포함하는 것을 특징으로 하는 전계 방출 디스플레이 장치의 구동 방법.
KR1020040030005A 2004-04-29 2004-04-29 신호 지연을 보상하는 전계 방출 디스플레이 장치 KR20050104658A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040030005A KR20050104658A (ko) 2004-04-29 2004-04-29 신호 지연을 보상하는 전계 방출 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040030005A KR20050104658A (ko) 2004-04-29 2004-04-29 신호 지연을 보상하는 전계 방출 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20050104658A true KR20050104658A (ko) 2005-11-03

Family

ID=37282155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040030005A KR20050104658A (ko) 2004-04-29 2004-04-29 신호 지연을 보상하는 전계 방출 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR20050104658A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160078761A (ko) * 2014-12-24 2016-07-05 엘지디스플레이 주식회사 표시장치와 이의 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160078761A (ko) * 2014-12-24 2016-07-05 엘지디스플레이 주식회사 표시장치와 이의 구동방법

Similar Documents

Publication Publication Date Title
US8537081B2 (en) Display apparatus and display control method
US20070211011A1 (en) Flat panel display device and data signal generating method thereof
US7379079B2 (en) Electron emission device and driving method thereof
JP4707381B2 (ja) 可変の階調表現力を有する電子放出ディスプレイ装置
US20060256045A1 (en) Driving apparatus and driving method for electron emission device
JP2005292804A (ja) 制御装置及び画像表示装置
JPH07181916A (ja) 表示装置の駆動回路
JP3161870B2 (ja) プラズマディスプレイ装置
KR100559266B1 (ko) 표시 장치
US11315517B2 (en) Data driver and display apparatus that reduces deterioration of image quality due to decrease in pixel charging rate during supply of gradation voltage signal
JP4741265B2 (ja) 信号遅延低減型電子放出装置の駆動方法
KR20050104658A (ko) 신호 지연을 보상하는 전계 방출 디스플레이 장치
US7612743B2 (en) Electron emission display (EED) with decreased signal distortion and method of driving EED
JP2000214820A (ja) 表示装置の画像表示方法と駆動回路
US20060066523A1 (en) Display device and display method
JP2004347760A (ja) 電界放出ディスプレイパネル用駆動装置及び電界放出ディスプレイ装置
JP2000098970A (ja) プラズマディスプレイ装置
JP2000148074A (ja) マトリクス型表示装置
KR20010039021A (ko) 전계방출 표시기의 구동장치
KR20050104661A (ko) 콘트라스트가 향상된 전계 방출 디스플레이 장치
KR20060104223A (ko) 전자방출소자의 구동장치 및 그 구동 방법
KR20050114050A (ko) 휘도차 저감형 전자 방출 장치 구동방법
CN118824162A (zh) 显示面板
KR20060020290A (ko) 전자 방출 장치 구동방법
KR20060012159A (ko) 전자방출원 안정화 수단을 구비한 전자 방출 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination