KR20050084446A - 주문형 두께 프로파일을 갖는 희생막을 성장시킴으로써재료를 평탄화시키기 위한 방법 및 장치 - Google Patents

주문형 두께 프로파일을 갖는 희생막을 성장시킴으로써재료를 평탄화시키기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20050084446A
KR20050084446A KR1020057011606A KR20057011606A KR20050084446A KR 20050084446 A KR20050084446 A KR 20050084446A KR 1020057011606 A KR1020057011606 A KR 1020057011606A KR 20057011606 A KR20057011606 A KR 20057011606A KR 20050084446 A KR20050084446 A KR 20050084446A
Authority
KR
South Korea
Prior art keywords
wafer
planarization
chamber
sacrificial
profile
Prior art date
Application number
KR1020057011606A
Other languages
English (en)
Inventor
베다푸람 에스. 아추타라만
주안 차신
할리 포스트너
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20050084446A publication Critical patent/KR20050084446A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Abstract

본 발명은 하부 재료 예를 들어, 실리콘 상에 평탄화 효과를 갖게하는 방식으로 산화물을 형성하기 위한 방법 및 장치에 관한 것이다. 특히, 불균일 두께 프로파일을 갖는 산화물은 하부 재료 상에 성장한다. 산화물의 불균일 두께 프로파일은 하부 재료의 불균일 프로파일에 따라 선택된다. 산화물의 연속적인 제거는 예비 산화된 표면에 비해 하부 재료의 평탄화된 표면을 남긴다.

Description

주문형 두께 프로파일을 갖는 희생막을 성장시킴으로써 재료를 평탄화시키기 위한 방법 및 장치 {METHOD AND APPARATUS FOR PLANARIZATION OF A MATERIAL BY GROWING A SACRIFICIAL FILM WITH CUSTOMIZED THICKNESS PROFILE}
본 발명의 실시예는 일반적으로 기판 처리에 관한 것이다. 특히, 본 발명의 실시예는 층의 산화 및 이의 제거에 의해 층을 평탄화시키는 것에 관한 것이다
집적 회로 및 다른 전자 소자의 제조에서, 다중층의 도전체성, 반도체성 및 유전체성 재료가 기판의 표면 상에 증착되거나 또는 이로부터 제거된다. 도전체성, 반도체성 및 유전체성 재료의 얇은 층은 수많은 증착 기술에 의해 증착될 수 있다. 최근의 공정에서의 공통의 증착 기술은 스퍼터링으로써 알려진 물리적 증착(PVD), 화학적 증착(CVD), 플라즈마-강화식 화학적 증착(PECVD) 및 전기-화학적 도금(ECP)를 포함한다.
재료의 층이 순차적으로 증착 및 제거되기 때문에, 기판의 최상면은 그 표면에 거쳐 평탄화되지 않아 평탄화가 요구된다. 표면을 평탄화 또는 표면을 “폴리싱”하는 것은 재료가 일반적으로 고른, 평탄면을 형성하도록 기판의 표면으로부터 제거되는 공정이다. 평탄화는 거친면, 응집된 재료, 결정 격자 손상, 스크래치 및 오염층 또는 재료와 같은 표면 결점 및 바람직하지 못한 표면 윤곽을 제거하는 데 유용하다. 평탄화는 미세구조물을 충전시키는 데 사용된 초과 증착 재료를 제거함으로써 기판 상에 미세구조물을 형성하는데 유용하고, 금속화 및 공정의 일련의 레벨을 위한 고른 표면을 제공한다. 또한, 평탄화는 사진석판술 기구의 적절한 초점 설정을 보장하는 데 중요하다.
웨이퍼를 평탄화하는데 사용된 종래의 폴리싱 기술은 화학 기계적 폴리싱(CMP), 전기 화학 기계적 폴리싱(ECMP)등을 포함한다. CMP 및 ECMP 모두는 유체 환경에서 웨이퍼를 폴리싱하기 위한 폴리싱 패드를 사용한다. 전형적으로, 기판 캐리어 또는 폴리싱 헤드는 캐리어 조립체 상에 장착되고 폴리싱 패드와 접촉하게 위치된다. 상기 캐리어 조립체는 기판에 조절가능한 압력을 제공하여, 기판을 폴리싱 패드에 대해 가압한다. 상기 패드는 외부 구동력에 의해 기판에 대해 이동된다. 화학적 활동, 전기적 및/또는 기계적 활동에 의해 폴리싱은 이루어진다.
그러나, 몇몇의 경우에서, 종래 폴리싱 기술은 부적절한 것으로 증명되었다. 일 예는 실리콘 웨이퍼 또는 기판의 경우에서이다. 실리콘 웨이퍼의 일예는 에피텍셜(epi) 웨이퍼 및 실리콘-온-인슐레이터(SOI) 웨이퍼를 포함한다. 이러한 웨이퍼는 다른 방법이 사용될 수 있지만, CMP와 같은 기술을 사용하여 정상적으로 폴리싱된다. 그러나, 이러한 종래의 폴리싱 기술은 나노미터 크기의 표면 거칠기를 제거하면서, 다른 표면을 불균일하게 하고, 두께면에서 수용할 수 없는 변화를 갖는 필름을 남긴다.
따라서, 재료 특히, 실리콘을 평탄화시키기 위한 방법 및 장치에 대한 요구가 있다.
도 1은 희생 산화물을 성장 및 제거하기 위한 방법의 일 실시예를 도시한 플로우 챠트이며,
도 2는 본 발명의 실시예에 따라 산화 처리를 실시할 수 있는 급속 가열 장치를 도시한 도면이며,
도 3은 도 2의 급속 가열 장치에서 광원 배치를 도시한 도면이며,
도 4는 산화 처리를 도시한 플로우 챠트이며,
도 5a는 산화 전에 기판 또는 반도체 웨이퍼의 단면도이며,
도 5b는 산화 처리에 의한 도 5a의 기판 상에 산화물의 형성을 도시한 단면도이며,
도 6은 150 Torr의 부분 압력을 갖는 다양한 O2/H2 농도 비율로 발생된 폭발 압력을 도시한 그래프이며,
도 7은 상이한 H2/O2 농도에 대한 반응 가스 부분 압력 대 산화물 두께를 도시한 구획도이며,
도 8은 산화물 두께 대 H2/O2 반응 가스 농도 비율을 도시한 구획도이며,
도 9는 다양한 농도 비율 및 반응 가스 부분 압력에 대한 산화물 두께 대 산화 시간을 도시한 구획도이며,
도 10은 산화물 두께 대 처리 가스의 전체 유동을 도시한 구획도이며,
도 11은 증기 생성(ISSG) 처리 전의 웨이퍼 프로파일 대 소정의 산화물 프로파일을 도시한 구획도이며,
도 12는 산화물 두께에 대한 전체 가스 유동의 영향을 도시한 구획도이며,
도 13은 산화물 두께에 대한 압력의 영향을 도시한 구획도이며,
도 14는 산화물 두께에 대한 두 단계의 압력 변화 처리의 영향을 도시한 구획도이며,
도 15는 소정의 산화물 두께 프로파일을 두 개의 테스트 웨이퍼에 대한 실험 결과와 비교한 도면이며,
도 16은 실리콘 프로파일 균일성의 개선을 도시한 실험 결과의 구획도이며,
도 17은 본 발명의 실시예에 따라 산화 처리를 실시할 수 있는 급속 가열 장치의 일 실시예이며,
도 18은 본 발명의 일예의 클러스터 툴의 평면도이며,
도 19는 SOI 웨이퍼를 사용하여 제조된 트랜지스터를 도시한 도면이며,
도 20은 SOI 웨이퍼에 대한 적용예를 도시한 도면이다.
본 발명은 일반적으로 희생 평탄화 필름의 형성에 관한 것이다.
일 실시예는 반도체 웨이퍼의 상부면을 형성하는 재료 상에 희생 평탄화 층을 성장시키는 방법을 제공한다. 상기 방법은 상기 재료의 불균일한 두께 프로파일을 측정하는 단계와, 상기 재료를 평탄화하기 위해 불균일한 두께 프로파일을 기초로 하나 이상의 처리 변수 값을 선택하는 단계와, 불균일성 프로파일에 따라 웨이퍼의 상부면 상에 희생 평탄화 층을 습식 산화에 의해 성장시키는 단계를 포함하며, 상기 희생 평탄화 층은 평탄화에 영향을 미치도록 재료의 일부를 소멸시킨다.
다른 실시예는 불균일한 윤곽 프로파일을 갖는 웨이퍼 재료를 평탄화시키는 방법을 제공한다. 상기 방법은 챔버 내에 웨이퍼를 위치시키는 단계와, 불균일 윤곽 프로파일에 따라 웨이퍼 재료의 평탄화 소멸이 발생하도록 증기 함유 환경을 형성하는 단계와, 증기 함유 환경에 웨이퍼를 노출시켜 희생 평탄화 층이 웨이퍼 재료 상에 형성되는 단계와, 희생 평탄화 층을 제거하는 단계를 포함한다. 본원에서, “평탄화 소멸”은 웨이퍼 재료와 희생 평탄화 층 사이의 경계면에서 달성된 평탄화를 언급하며, 희생 평탄화 층의 제거 중에 웨이퍼 재료의 표면이 상당히 평탄화된다.
불균일 윤곽을 갖는 웨이퍼 재료를 평탄화시키기 위한 다른 방법은 챔버에 웨이퍼를 위치시키는 단계와, 웨이퍼 재료의 평탄화 소멸이 발생되도록 불균일 윤곽에 따라 웨이퍼 재료 상에 희생 평탄화 층을 성장시키는 단계와, 희생 평탄화 층을 제거하는 단계를 포함한다. 희생 평탄화 층을 성장시키는 단계는 (a) 웨이퍼에 걸쳐 실질적으로 일정한 온도 프로파일을 유지시키면서 웨이퍼 재료의 평탄화 소멸이 발생하도록 선택된 챔버 압력에서 제 1 산소 함유 환경에 웨이퍼를 노출시키는 단계와, (b) 웨이퍼 재료의 평탄화 소멸이 발생되도록 웨이퍼에 걸쳐 불균일 온도 프로파일을 유지하면서 제 2 산소 함유 환경에 웨이퍼를 노출시키는 단계를 포함할 수 있다.
불균일 윤곽 프로파일을 갖는 웨이퍼 재료를 구비한 웨이퍼를 평탄화시키기 위한 또 다른 방법은 상기 웨이퍼를 챔버에 위치시키는 단계와, 상기 챔버 내에 산소 함유 환경이 발생되도록 챔버 내에 산소 함유 유체를 유동시키는 단계와, 상기 웨이퍼를 산소 함유 환경에 노출시키는 단계와, 웨이퍼 재료 상에 희생 평탄화 층을 형성하고 불균일 윤곽 프로파일에 따라 웨이퍼 재료의 평탄화 소멸이 발생되도록 챔버 압력과 산소 함유 유체의 유량 중 하나 이상과 웨이퍼 온도를 제어하는 단계와, 희생 평탄화 층을 제거하는 단계를 포함한다.
웨이퍼의 상부 실리콘 함유층을 평탄화시키기 위한 다른 방법은 웨이퍼의 대상 산화물 프로파일을 결정하는 단계와, 대상 산화물 프로파일을 기초로 챔버 압력 및 산소 함유 유체 유량 중 적어도 하나로부터 선택된 하나 이상의 처리 변수 값을 선택하는 단계와, 웨이퍼를 산화물 성장 챔버 내에 위치시키는 단계와, 약 100 Torr보다 작은, 바람직하게는 30 Torr보다 적은, 가장 바람직하게는 약 6 Torr와 약 14 Torr 사이의 챔버 압력에서 챔버 내에 산소 함유 환경을 발생시키도록 약 10 SLM과 약 40 SLM 사이의 유량으로 산소 함유 유체를 챔버로 유동시키는 단계와, 희생 평탄화 층을 형성하고 대상 산화물 프로파일에 따라 실리콘 함유층의 평탄화 소멸이 발생되도록 실리콘 함유층의 일부가 소멸되는 것을 허용하기 위해 약 30초와 몇분(바람직하게는 약 90초보다 적거나 또는 이와 동일한) 사이의 시간 동안 산화물 성장 시 웨이퍼 온도 및 챔버 압력을 유지시키는 단계와, 그리고 희생 평탄화 층을 제거하는 단계를 포함한다. 일 실시예에서, 산소 함유 유체는 약 10% 내지 약 33% 범위의 H2를 갖는다.
또 다른 실시예는 산화물 성장 챔버와, 불균일 윤곽 프로파일을 구비한 재료를 갖는 웨이퍼를 지지하도록 구성된 웨이퍼 지지 부재와, 산화물 성장 챔버에 유체식으로 결합된 유체 전달 시스템과, 대상 산화물 프로파일을 입력으로써 수용하고 적어도 (i) 산화물 성장 챔버에 산소 함유 환경이 발생되도록 유체 전달 시스템으로부터의 하나 이상의 유체 유량과 (ii) 챔버 압력을 제어하도록 구성된 제어기 시스템을 포함하는 시스템을 제공한다. 유량 및 챔버 압력 중 하나 이상은 대상 산화물 프로파일에 따라 웨이퍼 상의 재료를 소멸하도록 선택되며, 이로써 희생 평탄화 층이 상기 재료 상에 형성된다.
상기 설명한 본 발명의 특징이 보다 자세히 이해될 수 있도록, 간략히 요약된 본 발명의 보다 구체적인 설명은 첨부 도면에 도시된 실시예들을 참조한다. 그러나, 첨부한 도면은 본 발명의 단지 전형적인 실시예를 도시한 것이고 본 발명의 범위를 제한하려는 것은 아니며 본 발명의 다른 균등 실시예에도 허용될 수 있다는 점을 알아야 한다.
본 발명은 인 시츄(in situ) 산화 처리 및 후속적인 산화물 제거를 위한 방법 및 장치를 설명한다. 이후 설명에서 장치 구성과 같은 다양한 특정 상세 설명과 시간, 압력, 유동 및 온도와 같은 처리 스펙이 본 발명의 철저한 이해를 위해 설정된다. 예로서, 도시한 바와 같이, 평탄화 기술은 SOI 및 Epi 웨이퍼와 관련해서 설명된다. 이 기술 분야의 숙련자는 본 발명의 범위 내에서 다른 웨이퍼 형태, 구성 및 처리 상세(process detail)를 이용할 수 있음을 인식할 것이다. 다른 경우, 잘 공지된 반도체 처리 기구 및 기술은 본 발명을 모호하게 하지 않기 위해 상세하게 설명하지는 않는다. 또한, 본 명세서에서 개시된 처리 변수 값은 단지 설명을 위한 것이다. 이 기술 분야의 숙련자는 특정 환경에 따라 상기 값이 현저하게 변할 수 있다는 것을 알 수 있다. 이와 같이, 상기 값은 일단 본 발명의 원리가 공지된 경우 결정될 수 있기 때문에, 가능한 값 및 조건의 포괄적인 리스트는 실제적이지 않거나 또는 필수적이지 않다.
본 발명의 실시예는 일반적으로 예로서 실리콘인 하부 재료에 대한 평탄화 효과를 갖는 방식으로 산화물의 형성을 제공한다. 특히, 불균일한 두께 프로파일을 갖는 산화물은 하부 재료 상에서 성장한다. 산화물의 성장은 하부 재료의 일부를 소멸시키고 산화물로 소멸된 부분을 대체시킴으로써 달성된다. 성장되는 산화물의 불균일 두께 프로파일은 하부 재료의 불균일 프로파일에 따라 선택된다. 즉, 비례적으로 많은 산화물이 비교적 두꺼운 하부 재료의 영역에 성장하고, 보다 적은 산화물이 비교적 얇은 하부 재료의 영역에서 성장한다. 예비 산화면과 비교할 때, 상기 산화물의 후속적인 제거는 하부 재료의 비교적 평탄화된 표면을 야기한다.
본 명세서에서 사용된 용어 “기판”은 부가 재료가 형성(예로서, 성장 또는 증착)될 수 있거나 자체가 다른 기반 작업편 또는 상기 재료의 스택의 일부를 형성(예로서, 쪼개짐 공정에 의한 다른 기판 또는 웨이퍼)할 수 있는 몇몇의 기반 작업편을 언급한다. 본 명세서에서 사용된 용어 “웨이퍼”는 기판 뿐만 아니라 그 위에 형성된 하나 이상의 필름을 갖는 기판 또는 서로 접합된 두 개 이상의 기판을 구비한 다중층 작업편을 포함한다. “웨이퍼 재료”는 (i) 기반 기판(예로서, 실리콘)과, (ii) 기판 상에 형성된 몇몇 재료 또는 (iii) 재료의 복합 스택에서 기반 기판을 갖는 몇몇 재료를 언급한다.
일예로, 본 발명의 실시예는 SOI 웨이퍼 및 Epi 웨이퍼를 참조하여 설명한다. 그러나, 본 발명은 특정 웨이퍼 형태로 한정되지 않는다. 이후, SOI 및 Epi 웨이퍼들의 제조 처리가 본 발명의 기술에 따라 평탄화를 요구하여 균일한 실리콘 표면을 어떻게 제조하는지 간단하게 설명한다.
SOI 웨이퍼
SOI 웨이퍼는 상보성-금속-산화물-실리콘(CMOS) 소자 제조를 위해 강화된 웨이퍼이며, 실리콘(Si) 소자 층의 이점과 갖는 절연층(실리콘 산화물)의 이점을 갖는다. 절연 기판은 기생 접합 커패시턴스를 감소시키고 래치업(latchup)을 억제시키는 데 유익하여 방사 경도(radiation hardness)를 강화시킨다. SOI 마이크로칩 처리 속도는 오늘날 CMOS계 칩보다 약 30% 빠르고, 전력 소비는 80%까지 감소된다. 따라서, 미래의 집적 실리콘 칩 또는 시스템-온-칩(system-on-chip)은 CMOS, 양극성 헤테로 구조체 양극성 트랜지스터(HBT), 퀀텀(Quantum) 소자, 광학 도파관, 광학 변조기, 광학 방출기 및 감지기가 단일 칩에 모두 집적된 SOI 기판을 사용할 것이다.
도 19에서는 3개의 SOI-계 CMOS 트랜지스터(1900A-C)를 도시한다. 특히, 도 19에서는 그 위에 매립식 산화물층(1906)이 배치된 실리콘 기판(1904)과, 매립식 산화물(1906) 상에 형성된 활성 실리콘층(1908)을 도시한다. 3 개의 트랜지스터(1900A-C)는 각각 부분 결핍(partially depleted), 완전 결핍(fully depleted) 및 얇은 본체 구조를 나타낸다. 도 20은 Si-SOI 두께 및 BOX 두께로 특징지어진 SOI-계 적용예를 도시한다.
SOI 웨이퍼 제조에 사용된 현재의 방법은 베어(bare) 실리콘 웨이퍼의 표면 아래에 얕은 깊이에서 수소를 주입시키는 것과 관련있다. 이후, 상기 웨이퍼는 그 표면 상에 성장된 절연 필름(예로서, 실리콘 이산화물, 사파이어, 실리콘 질화물 또는 자체가 절연 형태의 실리콘)을 갖는 제2 웨이퍼 상에 접합된다. 상기 접합이 완료된 후, 스택은 수소 주입 깊이에서 분열되어 절연 필름의 상부에 단일 결정 실리콘의 필름을 갖는 웨이퍼를 남긴다.
상기 분열 처리는 소자가 그 위에서 제조되는 매우 거친 면을 남기는 바람직하지 못한 부작용을 갖는다. 완전 결핍되고 얇은 본체 SOI 웨이퍼에 대해, 상부 실리콘 두께는 예로서, 50 nm 내지 5 nm의 범위일 수 있고 그 표면은 SOI의 이점을 달성하기 위해 부드러워야 한다. 따라서, 본 발명의 방법 및 장치는 SOI 웨이퍼를 평탄화하기에 적절한 기술을 제공한다.
SOI 제조에서 Epi 기술의 사용은 가요성 및 증가된 웨이퍼 질, 예를 들면, 보다 적은 결함 및 보다 나은 상부 Si-층 균일성 및 클러스터 툴의 적합성을 부가하는 것으로 알려졌다. 따라서, epi 웨이퍼의 몇몇의 실시예를 지금 설명한다.
Epi 웨이퍼
본 명세서에서 사용된 “epi 웨이퍼”는 그 위에 에피텍셜 실리콘 층을 갖는 임의의 웨이퍼를 언급한다. 에피텍셜 실리콘은 예로서, 단결정 실리콘, 실리콘 게르마늄 및 SOI 웨이퍼 상에 형성될 수 있다. 특정 실시예에서, 에피텍셜 실리콘 층은 인장 실리콘(strained silicon)을 형성하도록 실리콘 게르마늄 기판 상에 형성된다. 몇몇 실시예에서, 에피텍셜 실리콘은 붕소 등으로 도핑된다. 그러나, 도핑되지 않은 에피텍셜 실리콘도 사용될 수 있음이 예상된다. 바람직하게, 본 발명에 일 양태에 따른 산화물의 형성 및 에피텍셜층의 형성은 클러스터 툴 환경에서 수행된다. 예로서, 에피텍셜층의 형성은 모두 어플라이드 머티어리얼스사(Applied Material, Inc)로부터 입수가능한 감압 epi 증착 챔버 및 대기의 epi 증착 챔버에서 수행될 수 있다.
에피텍셜 실리콘의 증착 전에 epi 웨이퍼가 우선 세정될 수 있음이 예상된다. 따라서, 클러스터 툴은 세정 챔버 및 증착 챔버로 구성될 수 있다. 이러한 하나의 챔버는 어플라이드 머티어리얼스사로부터 입수가능한 EpiClean 챔버이다. 상기 EpiClean 챔버는 예비 증착 세정 처리를 수행하여 780 ℃ 이하의 온도에서 자연 산화물 층 및 다른 오염물을 제거한다. 상기 세정 처리는 증착 챔버에서 고온 베이크 또는 안정화 단계에 대한 필요성을 제거하여, 증가된 처리량 및 낮은 작업 비용을 위해 증착 챔버 처리 시간을 현저하게 감소시킨다. 바람직하게, 세정 챔버 및 epi 증착 챔버는 어플라이드 머티어리얼스사로부터 입수 가능한 Epi 센튜라 시스템과 동일한 클러스터 툴의 일부이다.
산화물 성장 장치 및 처리
도 1은 집적 제조 및 평탄화 처리(100)의 일 실시예를 도시한다. 단계 102에서, 기반 재료가 형성된다. 상기 기반 재료는 기판(예로서, SOI 웨이퍼의 상부 실리콘 층 또는 epi 층) 상에 형성된 필름 또는 기판의 형태일 수 있다. 본 명세서에서 사용된 “기반 재료”는 평탄화되는 재료를 언급한다. 도시를 통해, 본 발명의 실시예를 실리콘 기반 재료를 참조하여 설명하다. 평탄화 처리는 단계 104에서 기반 실리콘 상에 산화물을 성장함으로써 시작된다. 산화물은 기반 실리콘 재료의 일부를 소멸시킴으로써 형성된다. 결국, 상기 산화물은 예로서 실리콘 이산화물일 수 있다. 이후, 상기 산화물은 단계 106에서 제거된다. 바람직하게, 상기 산화물은 하부 재료가 에칭 스톱으로 작용하도록 허용하는 에칭 처리를 사용하여 제거된다.
상기 설명한 처리(100)는 단지 설명하기 위한 것으로, 임의의 부가 단계가 더 수행될 수 있다는 점을 알아야 한다. 예로서, 도 1에 도시된 점선은 채용될 수 있는 다른 처리 순서를 도시한다. 특히, 기반 실리콘의 윤곽은 단계 104에서 산화물의 형성 전에 결정될 수 있음이 예상된다.(단계 108) 단계 108 및 104는 동일한 챔버 또는 상이한 챔버에서 수행될 수 있다. 일 실시예에서, 윤곽(즉, 웨이퍼 맵)은 써마웨이브(ThermaWave)로부터의 옵티프로브 타원계/반사계(Optiprobe Ellipsometer/Reflectometer) 툴과 같은 타원계를 사용하여 결정된다. 많은 경우, 기반 실리콘의 프로파일은 반경방향으로 대칭이며, 윤곽은 주어진 반경에서 임의의 방위 각도에서 동일하다. 따라서, 임의의 각도에서 웨이퍼 중심을 통해 취해진 단면은 사실상 동일한 프로파일을 나타낸다. (예로서, 도 11의 산화물 성장 처리 전에 웨이퍼의 프로파일을 참조.) 다른 경우, 윤곽은 반경방향으로 대칭을 나타내지 않는다. 어느 한 경우, 단계 108에서 이루어진 결정 단계는 산화물의 형성을 수행하는 시스템용 입력 데이터를 제공할 수 있고, 이로써 상기 시스템이 기반 실리콘의 각각의 고유한 윤곽에 따라 적절한 처리 변수를 조절한다. 그러나, 단계 104에서 처리된 기반 실리콘은 하나의 웨이퍼로부터 다음 웨이퍼로 일정한 윤곽을 갖는 경우, 단계 108에서 각각의 웨이퍼에 대한 기반 실리콘의 프로파일을 측정할 필요는 없다는 점을 알 수 있다.
다른 실시예에서, 종래의 폴리싱은 단계 110에서 수행된다. 종래의 폴리싱은 예로서, 화학 기계적 폴리싱 및 건식 폴리싱을 포함한다. 종래의 폴리싱은 단계 108에서 기반 실리콘의 프로파일을 결정하기 전에 또는 결정한 후에 수행되거나 단계 108이 우회되는 경우 단계 104에서 산화물 성장 전에 수행된다. 특정 실시예에서, 기반 실리콘의 프로파일이 종래의 폴리싱(단계 110) 전에 그리고 종래의 폴리싱 이후 모두에서 결정될 수 있다는 점을 알 수 있다. (단계 108)
수행될 수 있는 또 다른 단계는 예로서, 세정 단계 및 어닐링 단계를 포함한다. 예로서, epi 증착의 경우, 자연 산화물이 우선 증착 전에 제거될 수 있다. 또한, 표면 패시베이션 단계는 산화물 제거 이후 수행될 수 있다.(단계 108) 예로서, 웨이퍼는 상기 표면에의 손상을 최소화하고 댕글링 결합(dangling bond)을 제거하도록 다양한 불활성 또는 반응 가스(예로서, 수소)에서 어닐링될 수 있다. 또한, 헹굼 및 건조 단계가 산화물 제거 이후 사용될 수 있다.(단계 108)
또한, 임의의 앞선 단계들이 몇 번 반복될 수 있다. 예로서, 폴리싱 단계(단계 110) 이후, 산화물 층이 형성될 수 있고(단계 104) 제거될 수 있고, 이후 상기 웨이퍼는 다시 폴리싱될 수 있다. 부가적으로 또는 대안적으로, 산화물 형성 단계(104)는 중간 단계 없이 계속해서 반복될 수 있다. 부가적으로 또는 대안적으로, 산화의 다중 사이클 (단계 104) 및 후속적인 제거(단계 108)는 양호한 정도의 평탄성, 부드러움 또는 다른 표면 특성을 달성하도록 수행될 수 있다. 또한, 처리(100)로 나타낸 소정의 단계는 다양한 기술의 대표일 수 있다. 예로서, 산화(단계 104)는 습식 산화 방법에 따라 수행될 수 있고, 여기서 유동, 압력, 농도 및/또는 온도를 포함하는 변수는 제어되어야 하는 주 처리 변수일 수 있거나 또는 건식 산화 방법에 따라 수행될 수 있고, 여기서 온도가 제어되어야 하는 주 처리 변수이다. 특히, 단계 104와 관련하여, 소정의 웨이퍼의 산화는 연속적인 상이한 기술을 포함할 수 있다는 점을 알 수 있다. 산화 성장 기술의 조합은 개별적인 기술 하나보다 월등한 결과를 생성할 수 있다. 예로서, 본 명세서에서 개시된 습식 산화 처리는 건식 산화 처리와 조합하여 사용될 수 있으며, 산화물 성장은 산소 처리식 환경에서 열적으로 제어된다. 설명한 건식 산화 처리는 본 명세서에서는 건식 급속 열 산화(RTO)로 언급된다. 설명한 습식 산화 처리는 본 명세서에서 인 시츄 증기 발생 처리(ISSG) 및 외부(또는 엑스 시츄(ex situ)) 증기 발생 처리로써 언급된다. ISSG는 일반적으로 본 명세서 전반에 걸쳐 참조된 미국 특허 제6,037,273호에 설명되어 있다. 그러나, 본 발명의 양태는 현존하는 ISSG 기술과는 현저하게 상이하고, 현존하는 기술은 웨이퍼 상에 형성된 소자의 일부가 되는 산화물 층의 형성과 관련있다. 이와 같이, 상기 산화물 및 하부 재료의 계면에서의 균일성 및 산화물의 후속적인 제거는 지금까지 알려지지 않았다.
처리(100)는 별도의 챔버 또는 동일한 챔버에서 수행될 수 있는 단계를 포함한다. 일 실시예에서, 종래의 폴리싱은 리플렉션(REFLEXION; 등록 상표) 플랫폼에서 수행되며, 프로파일 결정, 산화물 형성 및 산화물 제거는 클러스터 툴에서 수행된다. 특정 실시예에서, 산화물 형성은 라디언스 센츄라(Radiance Centura; 등록 상표) 300 mm 툴, 라디언스 및 엑스이 센츄라(XE Centura) 200 mm 툴 또는 벤티지(Vantage) 300 mm 툴에서 수행된다. 특정 실시예에서, 프로파일 결정 및 산화물 형성은 동일한 챔버에서 수행된다. 리플렉션 플랫폼, 라디언스 센츄라 300 mm, 라디언스 및 엑스이 센츄라 200 mm 툴 및 벤티지 300 mm 툴은 어플라이드 머티어리얼스사로부터 입수 가능하다.
아는 바와 같이, 본 발명의 양태는 클러스터 툴에서 수행될 수 있다. 일반적으로, 클러스터 툴은 기판 중심 파인딩 및 방향성, 가스 제거, 어닐링, 증착 및/또는 에칭을 포함하는 다양한 기능을 수행하는 다중 챔버를 포함하는 모듈러 시스템이다. 본 발명의 실시예에 따라, 클러스터 툴은 본 발명의 산화물 성장 처리를 수행하도록 구성된 산화 챔버를 포함한다. 클러스터 툴의 다중 챔버는 상기 챔버들 사이에서 기판을 이동시키도록 구성된 로봇을 수용하는 중앙 이송 챔버에 장착된다. 상기 이송 챔버는 전형적으로 진공 상태에서 유지되며, 하나의 챔버에서 다른 챔버 및/또는 클러스터 툴의 전단부에 위치된 로드록 챔버로 기판을 이동시키기 위한 중간 스테이지를 제공한다. 본 발명에 적합한 두 개의 공지된 클러스터 툴은 미국 캘리포니아 산타클라라에 소재한 어플라이드 머티어리얼스사로부터 입수 가능한 센츄라(Centura; 등록 상표) 및 엔듀라(Endura; 등록 상표)이다. 이러한 스테이지 진공 기판 처리 시스템의 상세는 본 명세서에서 참조되고 1993년 2월 16일자로 테프만(Tepman) 등에게 허여된 미국 특허 제5,186,718호(명칭: 스테이지 진공 웨이퍼 처리 시스템 및 방법)에 개시되어 있다. 그러나, 챔버들의 정확한 배치 및 조합은 본 발명의 산화물 성장 처리를 포함하는 제조 처리의 특정 단계를 수행하기 위해서 변경될 수 있다.
특정 클러스터 툴(180)의 일 실시예가 도 18의 평면도에 도시된다. 상기 클러스터 툴(180)은 일반적으로 복수의 챔버 및 로봇을 포함하고, 클러스터 툴(180)에서 수행된 다양한 처리 방법을 수행하기 위해 프로그램된 마이크로프로세서 제어기(181)를 구비하는 것이 바람직하다. 전단부 환경(183)은 한 쌍의 로드록 챔버(184)와 선택적으로 연통되게 위치된다. 전단부 환경(183)에 배치된 포드(pod) 로더(185)는 전단부 환경(183) 상에 장착된 복수의 포드(187)와 로드록 챔버(184) 사이에서 기판의 카세트를 이동시키도록 선형 및 회전 운동(화살표 182)할 수 있다. 로드록 챔버(184)는 전단부 환경(183)과 이송 챔버(188) 사이에 제 1 진공 경계면을 제공한다. 두 개의 로드록 챔버(184)가 이송 챔버(188)와 전단부 환경(183)에 교번식으로 연통됨으로써 처리량을 증가시키도록 제공된다. 따라서, 하나의 로드록 챔버(184)가 이송 챔버(188)와 연통하면서, 제 2 로드록 챔버(184)는 전단부 환경(183)과 연통한다. 로봇(189)은 서비스 챔버(191) 및 다양한 처리 챔버(190)들 중 하나로 로드록 챔버(184)로부터 기판을 이송하도록 이송 챔버(188) 내의 중심에 배치된다. 처리 챔버(90)는 물리적 증착, 화학적 증착 및 에칭과 같은 복수의 처리를 수행할 있으며, 서비스 챔버(191)는 가스 제거, 방향성, 냉각 등에 적합하다.
특정 실시예에서, 적어도 하나의 처리 챔버(190A)는 산화물 성장 챔버로서 구성된다. 상기 산화물 성장 챔버(190A)는 건식 산화 처리, 습식 산화 처리 또는 이들의 조합을 수행하도록 구성될 수 있다. 일 실시예에서, 두 개 이상의 산화 처리는 별도의 처리 챔버(190)에서 수행된다.
처리 챔버(190B)의 다른 하나는 산화물 성장 챔버(190A)에서 산화된 기판으로부터 산화물을 제거하도록 구성된 에칭 챔버일 수 있다. 따라서, 산화물 성장 챔버(190A)에서의 산화물 성장 처리 이후, 상기 기판은 산화물 성장 챔버(190A)로부터 제거되어 로봇(189)에 의해 에칭 챔버(190B)로 이송될 수 있다. 에칭 챔버(190B)는 임의의 다양한 에칭 처리를 수행하도록 구성될 수 있다. 예로서, 상기 에칭 챔버(190B)는 플루오르화수소 딥(HF dip) 및 세정을 수행하도록 구성될 수 있다. 다른 실시예에서, 에칭 부재(190B)는 어플라이드 머티어리얼스사로부터 입수 가능한 유전체 에칭 이멕스 시스템(Dielectric Etch eMax System)과 같은 플라즈마 에칭 챔버이다. 이 기술 분야의 숙련자는 본 발명이 산화물의 제거를 위한 특정 장치 및 기술로 제한되는 것은 아니다라는 점을 알 수 있다.
다른 실시예에서, 챔버(190 또는 191)들 중 하나는 기판의 윤곽이 측정될 수 있는 검사 챔버이다. 예로서, 검사 챔버(191A)는 타원계를 포함할 수 있다. 기판은 검사 챔버(191A)에 위치될 수 있고, 선택적으로 웨이퍼 맵을 생성하고 이후 산화물 성장 챔버(190A)로 이송되는 지를 검사한다. 웨이퍼 맵은 대상/소정 산화물 프로파일을 계산하도록 구성된 처리 설비로의 입력으로서 사용될 수 있다. 대상/소정 산화물 프로파일은 산화물 성장 챔버(190A)에서 수행된 산화물 성장 처리에 대한 다양한 변수 값의 셋포인트(setpoint)를 세팅하는데 사용된다. 계속해서, 상기 기판은 로봇(189)을 통해 에칭 챔버(190B)로 이송될 수 있다.
앞서 설명한 바와 같이, 본 발명의 두 개의 특정 적용예는 Epi 기판 및 SOI 기판 상에 산화물을 성장시키는 것을 포함한다. 클러스터 툴(180)은 Epi 기판과 SOI 기판 중 하나 또는 양자 모두에 산화물 성장 처리를 수행하도록 구성될 수 있다. 따라서, 일 실시예에서, 하나 이상의 처리 챔버(190)는 에피텍셜 실리콘 층을 형성하도록 구성된 Epi 챔버일 수 있다. epi 층은 예로서, 실리콘 게르마늄 또는 SOI 웨이퍼 상에 형성될 수 있다. 상기 epi 층의 형성 이후, 본 발명의 성장 처리가 수행될 수 있고, 이후 산화물은 에칭 단계에서 제거될 수 있다. 필요할 경우, epi 층은 프로파일을 측정하도록 클러스터 툴(180)의 도량형 유닛에서 우선 검사될 수 있다. 또한, epi 층이 SOI 웨이퍼와 같은 다른 실리콘 층 상에 형성될 경우, 하부 실리콘 층은 epi 층의 형성 전에 본 발명의 일 실시예에 따른 산화에 의해 평탄화될 수 있다는 점이 고려된다.
최상부의 실리콘 층의 성장은 본 발명의 산화물 성장 처리에 의해 최적으로 평탄화될 수 있는 윤곽을 이루도록 제어될 수 있다는 점을 알 수 있다. 따라서, 예로서, epi 층은 산화물 성장이 최적이 되도록 산화물 성장 처리의 공지된 특성에 따라 형성될 수 있다. 설명을 목적으로, 특히 바람직한 산화물 성장 처리가 웨이퍼의 주변 영역에 대해 웨이퍼의 중앙 영역을 상대적으로 많이 평탄화했다고 가정한다. 이러한 경우, epi층은 비교적 중앙이 두껍게 형성될 수 있어, 산화물 성장 및 계속된 제거 이후 평탄화 정도가 커지는 것을 보장한다. 웨이퍼는 실리콘 층(예로서, epi)이 형성된 후 그리고 산화물 성장 전에 수행되는 산화물 성장 처리와 실리콘 윤곽이 적절하게 조화하는 것을 보장하도록 검사될 수 있다는 점을 알 수 있다. 따라서, 평탄화되는 실리콘 층의 윤곽은 산화물 성장 처리 중 그리고 실리콘 층의 형성 중 모두에서 제어될 수 있다는 점을 알아야 한다. 클러스터 툴은 포괄적인 처리의 일부로서의 단계들 각각을 수행하기 위한 훌륭한 환경을 제공한다. 이러한 방식으로, 보다 높은 정도의 처리-대-처리 제어가 달성된다.
또한, 단계들은 도 18에 도시된 바와 같이 클러스터 툴에서 전형적으로 수행되지 않는 epi 웨이퍼(및 임의의 다른 웨이퍼)와 SOI 상에서 수행될 수 있다. 예로서, 상기 웨이퍼는 본 발명의 산화물 성장 및 제거 처리에 의해 평탄화되기 전에 별도의 단일 스탠드 플랫폼에서 종래의 수단 (예로서, CMP)에 의해 폴리싱될 수 있다는 점을 알 수 있다. 종래의 폴리싱은 제 1 정도의 평탄화를 달성하는 데 조력하며, 산화물 성장/제거는 제 2 정도의 평탄화를 달성한다. SOI 웨이퍼의 경우, 예로서 SOI 웨이퍼는 분열 이후 제 2 정도의 평탄성을 달성하도록 종래의 방법으로 폴리싱될 수 있다. 계속해서, SOI 웨이퍼는 프로파일을 측정하도록 도량형 스테이션에서 검사될 수 있다. 이후, SOI 웨이퍼는 종래의 폴리싱 기술의 결점 없이 부가적인 평탄화를 달성하도록 본 발명에 따라 처리될 수 있다. 마찬가지로, epi 웨이퍼의 경우, 종래 방법에 의한 제 1 정도의 평탄성은 에피텍셜 층의 증착 이후에 달성될 수 있다. 웨이퍼는 부가적인 평탄화를 위한 본 발명의 산화물 성장 처리를 겪게된다.
상기 설명한 바와 같이, 본 발명의 일 실시예는 (인 시츄 그리고 엑스 시츄) 산화물 성장용 증기 발생 처리를 포함한다. 본 발명에 따라, 인 시츄 증기 발생(ISSG) 처리는 상기 산화되는 기판이 위치되는(즉, 증기가 기판의 내부에 형성된) 동일한 챔버에서 증기(H2O)의 형성을 포함한다. O2 및 N2O에 제한되지는 않지만 이와 같은 산소 함유 가스와, H2 및 NH3로 제한되지는 않지만 이와 같은 수소 함유 가스를 갖는 반응 가스 혼합물은 기판이 위치되는 반응 챔버 안으로 공급된다. 산소 함유 가스 및 수소 함유 가스는 반응 챔버에서 수분 또는 증기(H2O)를 형성하도록 반응하게 된다. 수소 함유 가스 및 산소 함유 가스의 반응은 증기 반응을 발생시키기에 충분한 온도로 웨이퍼를 가열함으로써 발화되거나 또는 촉진된다. 가열된 웨이퍼가 반응을 위해 발화원으로써 사용되기 때문에, 증기 발생 반응은 웨이퍼 표면에 밀착 근접하게 발생한다. 인 시츄 증기 발생에 적절한 장치는 도 2 및 도 3을 참조하여 아래에 설명한다.
외측 (엑스 시츄) 증기 발생의 경우, 증기는 반응 챔버의 외부에 형성된다. 웨이퍼는 반응을 위해 발화원으로서 작동하지 않는다. 또한, 외부 열 장치가 증기 발생을 위해 구비되며, 처리되는 웨이퍼를 수용하는 반응 챔버 안으로 이송된다. 외부의 증기 발생에 적절한 장치는 도 17을 참조하여 아래에 설명한다.
각각의 습식 산화 처리(인 시츄 및 엑스 시츄)에서 증기는 존재하고 웨이퍼 표면과 반응하고 산화한다는 점을 알아야 한다. 그러나, 증기 발생 및 산화가 발생되는 특정 메카니즘으로 본 발명이 제하되는 것은 아니다. 예로서, 습식 산화의 일부는 실리콘의 산화를 제공할 수 있는 산소 라디칼의 형성과 관련있다. 그러나, 상기 반응 중에 산소 라디칼이 있든지 없던지 간에 본 발명을 제한하는 것은 아니며, 공지된 그리고 공지되지 않은 다양한 반응이 증기 발생 및 산화 중에 발생될 수 있다는 점을 알 수 있다.
다른 실시예에서, 산화물은 산화물 성장이 열적으로 제어되는 건식 RTO 처리에 따라 성장된다. 건식 RTO 처리에서, 웨이퍼는 챔버 내에 위치될 수 있고 이후 산소 공급원으로부터 산소가 유동하는 것을 허용함으로써 산소 함유 환경에 노출된다. 산화물 성장은 충분한 온도로 웨이퍼를 가열함으로써 증진된다. 웨이퍼를 열적으로 활성화시키는 것은 램프 장치와 같은 가열 장치를 구비함으로써 달성될 수 있다. 건식 RTO에 적절한 장치는 도 2 및 도 3을 참조하여 아래에 설명한다.
또 다른 실시예는 원거리 플라즈마 공급원을 구비함으로써 산화물 성장을 달성한다. 원자 산소는 원거리 플라즈마 공급원에서 형성될 수 있고, 이후 웨이퍼를 수용하는 산화물 형성 챔버로 이송된다.
따라서, 본 발명은 산화물 형성에 대한 특정 방법 또는 장치로 한정되지는 않는다. 그러나, 사용된 기술 또는 장치와는 관계없이, 산화물의 성장은 웨이퍼의 표면 윤곽에 따라 제어된다. 즉, 산화물은 재료 상에 형성되어, 산화물이 제거될 때, 노출된 재료는 산화 전보다 평탄해진다. 특정 기술에 따라, 다양한 변수가 바람직한 산화물 성장 패턴을 달성하도록 제어될 수 있다. 증기 생성의 경우에서, 예로서, 유동, 농도, 압력 등과 같은 변수는 바람직한 산화물 프로파일을 달성하도록 제어된다. 건식 RTO의 경우에서, 가열 장치는 기판의 반경에 대해 열 구배를 생성하도록 제어된다.
단지 설명을 목적으로 한 것이며, 이에 제한되는 것은 아닌 산화물 성장은 증기 발생 기술과 관련지어 설명한다.
일 실시예에서, 본 발명의 양태는 이에 제한되는 것은 아니지만, 어플라이드 머티어리얼스사의 허니컴 소스(Honeycomb Source)를 갖는 RTP 센츄라와 같은 급속 가열 장치로 수행된다. 다른 적절한 급속 가열 장치 및 그 작업 방법은 본 발명의 양수인에게 양도된 미국 특허 제5,155,336호에서 설명되어 있다. 또한, 본 발명의 증기 발생 반응이 급속 가열 장치에서 수행되는 것이 바라직하더라도, 에피텍셜 실리콘, 폴리실리콘, 산화물 및 질화물과 같은 고온 필름(HTF)를 형성하는데 사용되는 어플라이드 머티어리얼스사에 의한 Epi 또는 폴리 센츄라 단일 웨이퍼 “냉각벽”과 같은 다른 형태의 열 반응기가 사용될 수 있다.
도 2 및 도 3은 본 발명의 건식 RTO 처리 및 인 시츄 증기 산화를 수행하는데 사용될 수 있는 급속 가열 장치(200)를 도시한다. 상기 설명한 바와 같이, 급속 가열 장치(200)는 다른 처리를 수행할 수 있는 클러스터 툴의 일부일 수 있다. 일 실시예에서, 급속 가열 장치(200)는 어플라이드 머티어리얼스사로부터 입수 가능한 라디언스(Radiance) 챔버이다. 도 2에 도시된 바와 같이 급속 가열 장치(200)는 측벽(214) 및 바닥벽(215)에 의해 둘러싸여진 진공 처리 챔버(213)를 포함한다. 챔버(213)의 측벽(214)의 상부는 “O"링(216)에 의해 윈도우(248)를 밀봉한다.
기판 또는 웨이퍼(261)는 전형적으로 실리콘 카바이드로 제조된 지지링(262)에 의해 에지 내측 챔버(213) 상에 지지된다. 지지링(262)은 회전식 석영 실린더(263)에 장착된다. 석영 실린더(263)를 회전시킴으로써, 지지링(262) 및 웨이퍼(261)는 회전될 수 있다. 부가적인 실리콘 카바이드 어댑터 링이 처리되는 (예로서, 150 mm, 200 mm 및 300 mm) 상이한 직경의 웨이퍼를 허용하도록 사용될 수 있다. 지지링(262)의 외측 에지는 웨이퍼(261)의 외경으로부터 2 인치 보다 적게 연장되는 것이 바람직하다. 챔버(213)의 체적은 300 mm 시스템에 대해 대략 9 리터이다.
급속 가열 장치(200)는 챔버(213)에서 다양한 처리 단계가 수행되는 것을 허용하도록 챔버(213) 안으로 처리 가스를 주입하기 위해 측벽(214)을 관통하여 형성된 가스 입구(269)를 포함한다. 가스 입구(269)에는 처리 유체의 공급원을 포함하는 유체 공급원(280)이 결합된다. 예로서, 일 실시예에서, 유체 공급원(280)은 H2와 같은 수소 함유 가스의 공급원(284; 예로서 탱크) 및 O2와 같은 산소 함유 가스의 공급원(282; 예로서 탱크)을 포함한다. 측벽(214)에서, 가스 출구(268)가 가스입구(269)의 대향측 상에 위치된다. 가스 출구(268)는 챔버(213)로부터 처리 가스를 배기하고 챔버(213) 내의 압력을 감소시키는 펌프와 같은 진공 공급원(286)에 결합된다. 진공 공급원(286)은 처리 가스가 처리 중에 챔버 안으로 계속적으로 공급되는 동안 소정의 압력을 유지시킨다.
방사 에너지 조립체(218)는 윈도우(248) 위에 위치된다. 방사 에너지 조립체(218)는 스테인레스 강, 금, 황동, 알루미늄 또는 다른 금속일 수 있는 광 파이프(221)에 각각 장착된 예로서, 실바니아(Sylvania) EYT 램프인 복수의 텅스텐 할로겐 램프(219)를 포함한다. 램프(219)는 램프 덮개의 것과 평행한 축을 갖는 코일로서 감긴 필라멘트를 포함한다. 대부분의 광은 광 파이프(221)를 둘러싸는 벽을 향해 상기 축에 수직하게 방출된다. 광 파이프 길이는 적어도 합체된 램프 만큼이도록 선택된다. 광 파이프(221)는 웨이퍼에 도달하는 전력이 증가된 반사로 사실상 감쇠되지 않도록 길게 구비된다. 램프(219)는 도 3에 도시된 바와 같이 “허니컴 형상” 또는 윤선형 어레이로 배치된다. 램프(219)는 웨이퍼(261) 및 지지링(262)의 전체 표면 영역을 적절하게 커버하도록 위치된다. (백개 정도일 수 있는) 램프(219)는 상기 처리에 따라 바람직하게는 웨이퍼(261)의 극도로 균일한 또는 불균일한 가열을 위해 제공되도록 독립적으로 제어될 수 있는 영역에서 그룹화된다. 일 실시예에서, 램프(219)는 일반적으로 도 3에 도시된 바와 같이 7 개의 집중 영역(T1 내지 T7)으로 그룹화된다. 7 개의 영역은 상기 영역들 사이에 점진적인 열 변이를 보장하도록 보다 작은 그룹으로 분할될 수 있다. 상기 영역은 대칭적으로 배치되다. 이러한 방식으로, 온도는 웨이퍼의 반경에 걸쳐 변할 수 있다. 열 제어의 점진성 및 대칭은 특정 프로세서에 대해 필요에 따라 크거나 작아질 수 있다는 점을 알 수 있다. 따라서, 본 실시예에서, 램프의 대칭적인 열적 제어가능 영역이 구비된다. 이러한 실시예는 대칭적인 프로파일을 갖는 웨이퍼에 적절할 수 있고 열 소자에 대칭적으로 노출되는 것을 보장하도록 처리 중에 회전될 수 있다. 그러나, 도 1의 단계 108에서 설명한 바와 같이, 웨이퍼는 대칭 프로파일을 갖지 않을 수 있다. 이러한 경우, 보다 큰 정도의 열 제어가 바람직한 산화물 성장을 달성하는데 바람직할 수 있다. 따라서, 램프들 각각은 열적으로 제어될 수 있거나 상기 영역은 비대칭인 것들을 포함하는 복수의 온도 맵을 발생시키도록 (즉, 예비 형성 및 대칭적인 것 대신) 선택가능하다. 상기 램프는 대칭 또는 불균일로의 제한 없이 이전에 측정된 웨이퍼 맵에 따라 제어된다. (도 1의 단계 108 참조) 적절한 방사 에너지 조립체(210)의 일 양태는 본 명세서 전반에 걸쳐 참조된 미국 특허 제6,350,964호에 설명된다.
이와 관련하여, 웨이퍼 맵은 실리콘 기반의 전체 상부면에 대해 생성될 수 있다는 점을 알 수 있다. 이러한 경우, 상기 웨이퍼는 산화물 형성의 보다 큰 선택이 달성되도록 (예로서, 웨이퍼를 가열하도록 작동된 개별적 제어 가능 열 소자에 의해) 증착 중에 회전되지 않는다.
복수의 광 파이프(221) 및 합체식 램프(219)를 갖는 방사 에너지 공급원(218)은 진공 처리 챔버 내에서 기판을 가열하기 위한 광학 포트를 제공하도록 얇은 석영 윈도우(248)의 사용을 허용한다. 윈도우(248)의 주 목적은 램프(219)가 너무 고온이고 처리 가스와 반응할 때 램프(219)로부터 처리 환경을 격리시키기 위한 것이다. 광 파이프(221)는 다양한 열 파이프들 사이에 물과 같은 냉각수를 유동시킴으로써 냉각될 수 있다.
장치(200)의 바닥벽(215)은 웨이퍼(261)의 후면측 상에 에너지를 반사하기 위한 상부면(211)을 포함한다. 또한, 급속 가열 장치(200)는 바닥면에 걸쳐 복수의 위치에서 웨이퍼(261)의 온도를 감지하도록 장치(200)의 바닥벽(215)을 통해 위치된 복수의 광학 온도 프로브(270)를 포함한다. 실리콘 웨이퍼(261)의 후면측과 반사면(211) 사이의 반사는 웨이퍼 후면측 방출성과 상관없이 온도 측정을 수행하는 흑체(blackbody)를 생성하여, 정확한 온도 측정 성능을 제공한다.
일 실시예에서, 급속 가열 장치(200)는 5 내지 250 ℃/초에서 웨이퍼(261) 또는 기판의 온도를 램핑할 수 있는 단일 웨이퍼 반응 챔버이다. 급속 가열 장치(200)는 산화 처리 중에 웨이퍼의 온도가 챔버 측벽(214)의 온도보다 적어도 400 ℃ 높기 때문에 반응 챔버의 “냉각벽”으로서 언급되다. 가열/냉각 유체는 양호한 온도에서 벽을 유지하도록 측벽(214) 및/또는 바닥벽(215)을 통해 순환될 수 있다. 본 발명의 양태에 따라 인 시츄 증기 발생을 사용하는 증기 산화 처리에서, 챔버벽(214, 215)은 응축을 방지하도록 실온(23 ℃)보다 큰 온도에서 유지된다.
급속 가열 장치(200)의 일 예는 제어 시스템(288)에 의해 작동된다. 제어 시스템(288)은 복수의 제어기, 프로세서 및 입력/출력 장치를 포함할 수 있다. 일 실시예에서, 제어 시스템은 웨이퍼를 처리 하는 중에 처리 챔버(23) 내에서 다양한 변수를 모니터하는 폐쇄 루프식 피드백 시스템의 구성 요소이며, 이후 다양한 셋포인트에 따라 조절할 수 있도록 하나 이상의 제어 신호(290)를 발생한다. 일반적으로, 모니터된 변수는 영역 온도, 챔버 압력 및 가스 유량을 포함한다. 이러한 변수들 각각은 소정의 양호한/대상 산화물 프로파일에 따라 처리 중에 조절되고 유지된다.
본 발명의 실시예에 따른 웨이퍼 처리 방법은 도 4의 방법(300)에 도시한다. 방법(300)은 도 1의 단계 104의 일 실시예를 도시한다. 웨이퍼 맵은 미리 생성될 수 있고, 대상 프로파일은 측정된 것으로 생각할 수 있다.(도 1의 단계108 참조) 방법(300)은 도 2 및 도 3에 도시된 급속 가열 장치에서 인 시츄 증기 발생 처리에 대해 설명한다. 또한, 본 발명의 산화 처리는 도 5a에 도시된 바와 같이 실리콘 웨이퍼(261)의 실리콘 기판 표면(404) 및 실리콘 게이트 전극(402)의 증기 산화에 대해 설명한다. 그러나, 인 시츄 증기 발생 처리는 성장 산화물용 일 실시예일 뿐이며, 다른 처리(예로서, 엑스 시츄 증기 발생, 원거리 플라즈마 등)가 고려될 수 있음을 다시 강조한다. 또한, 본 발명의 산화 처리는 도핑된(예로서, p-타입, n-타입) 및 도핑되지 않은 형태를 포함하는 다결정, 에피텍셜 또는 비정질을 포함하는 실리콘의 임의의 형태를 산화시키는데 사용될 수 있다. 또한, 상기 처리들은 이에 제한되는 것은 아니지만, 방출기, 커패시터 전극, 상호연결부 및 트렌치(trench)를 포함하는 회로 미세구조물 또는 다른 소자를 산화시키는데 그리고 게이트 유전체 층을 형성하도록 사용될 수 있다. 따라서, 본 발명의 산화물 성장 처리는 소자의 일부를 형성하는 산화물의 성장에 적절해질 수 있다는 점을 알 수 있다.
블록 302에서 설명한 바와 같이, 본 발명에 따른 제 1 단계는 웨이퍼(261)와 같은 기판 또는 웨이퍼를 진공 챔버(213) 안으로 이동시키는 것이다. 전형적으로 최근 클러스터 툴에서와 같이, 웨이퍼(261)는 이송 챔버를 통해 로드록 챔버로부터 로봇 아암에 의해 이송될 수 있고 도 2에 도시된 바와 같이 챔버(213) 내에 위치된 실리콘 카바이드 지지링(262) 상에 대면하게 위치된다. 웨이퍼(261)는 일반적으로 적절한 이송 압력(예로서, 대략 20 Torr)에서 질소(N2) 분위기를 갖는 진공 챔버(213) 안으로 이송된다. 챔버(213)는 이후 밀봉된다.
이후, 블록 304에서, 챔버(213) 내의 압력은 가스 출구(268)를 통해 질소(N2) 분위기를 제거함으로써 감소된다. 챔버(213)는 질소 분위기를 충분하게 제거하기 위한 압력으로 진공된다. 챔버(213)는 인 시츄 증기 발생이 일어나게 되는 압력보다 낮은 예비 반응 압력으로 펌핑 다운(pump down)되고, 바람직하게는 1 Torr보다 적은 압력으로 펌핑 다운된다.
예비 반응 펌핑 다운과 동시에, 웨이퍼(261) 및 실리콘 카바이드 지지링(262)을 비추는 램프(219)에 전력이 공급됨으로써, 웨이퍼(261) 및 지지링(262)은 안정화 온도로 가열된다. 웨이퍼(261)의 안정화 온도는 인 시츄 증기 발생을 위해 사용되는 수소 함유 가스 및 산소 함유 가스의 반응을 개시하는데 필요한 온도(반응 온도)보다 낮다. 일 실시예에서 상기 안정화 온도는 약 500 ℃이다. 안정화 시간은 몇분에서부터 0초 만큼 짧게 변할 수 있다. 따라서, 일 실시예에서, 안정화 단계는 높은 처리량을 달성하기 위해 철저하게 피해야 한다.
일단 안정화 온도 및 예비 반응 압력에 도달하게 되면, 챔버(213)는 처리 가스의 소정의 혼합물로 채워진다. 일 실시예에서, 처리 가스는 두 개의 반응 가스: 400 내지 1250 ℃ 사이의 온도에서 수증기(H2O)를 형성하도록 서로 반응될 수 있는 수소 함유 가스 및 산소 함유 가스를 포함한다. 수소 함유 가스는 바람직하게는 수소 가스(H2)이지만, 이에 제한되는 것은 아니지만 암모니아(NH3), 중수소(무거운 수소)와 같은 수소 함유가스 및 메탄(CH4)과 같은 탄화 수소일 수 있다. 산소 함유 가스는 바람직하게는 산소 가스(O2)이지만, 이에 제한되는 것은 아니지만 질소 산화물(N2O)과 같은 다른 형태의 산소 함유 가스일 수 있다. 이에 제한되는 것은 아니지만, 질소(N2)와 같은 다른 가스는 필요할 경우 처리 가스 혼합물에 포함될 수 있다. 산소 함유 가스 및 수소 함유 가스는 반응 가스 혼합물을 형성하도록 챔버(213)에서 서로 혼합되는 것이 바람직하다.
본 발명에서, 반응 가스 혼합물의 부분 압력 (즉, 수소 함유 가스와 산소 함유 가스의 혼합된 부분 압력)은 안전한 반응 조건을 보장하도록 제어된다. 본 발명에 따라, 챔버(213)는 처리 가스로 채워지며, 반응 가스의 소정의 농도비의 전체 체적의 자발 연소가 소정량의 폭발 압력파를 생성하지 않는 부분압보다 반응 가스의 부분압이 적다. 상기 소정량은 챔버(213)가 고장 없이 실뢰할만하게 취급될 수 있는 압력의 양이다. 도 6은 950 ℃의 처리 온도에서 약 2리터인 챔버(213)의 전체 체적의 자발 연소용 150 Torr의 부분 압력에서 O2 및 H2의 상이한 반응 가스 혼합물에 대한 폭발 압력을 도시한 그래프이다. 본 발명에 따라, 인 시츄 증기 발생은 완전함에 영향을 미치지 않으면서 4개의 주변의 폭발 압력파를 신뢰할 정도로 취급할 수 있는 반응 챔버에서 수행되는 것이 바람직하다. 이러한 경우, 반응 가스 농도 및 작업 부분 압력은 바람직하게는 챔버의 전체 체적의 자발 연소에 대한 두 개의 대기보다 큰 폭발파를 제공하지 않는다.
본 발명에서 반응 가스 혼합물의 챔버 부분 압력을 제어함으로써, 수소 함유 가스 및 산소 함유 가스의 임의의 농도비는 각각 2:1보다 큰 비의 H2/O2를 사용하는 수소 풍부 혼합물과 각각 0.5:1 보다 낮은 비의 H2/O2를 사용하는 산소 풍부 혼합물을 포함하여 사용될 수 있다. 예로서, 도 6은 O2 및 H2의 임의의 농도비는 반응 가스의 챔버 부분 압력이 처리 온도에서 150 Torr보다 낮게 유지되는 한 안정하게 사용될 수 있다. 산소 함유 가스 및 수소 함유 가스의 임의의 농도비를 사용하는 능력은 H2/H2O의 소정의 농도비 또는 O2/H2O의 소정의 농도비를 갖는 분위기를 생성할 수 있게 한다. 분위기가 산소가 풍부하거나 또는 희박한 증기이거나 또는 수소가 풍부하거나 또는 희박한 증기이던지 소자의 전기적 특성에 크게 영향을 미친다. 본 발명은 폭넓게 다양한 다른 증기 분위기가 생성될 수 있게 하여, 폭넓게 다양한 산화 처리가 실행될 수 있다.
몇몇 산화 처리에서, 낮은 증기 농도와 나머지가 O2인 분위기가 바람직하다. 이러한 분위기는 10%의 H2와, 90%의 O2를 갖는 반응 가스 혼합물을 사용함으로써 형성될 수 있다. 다른 처리에서, 수소 풍부 증기(70 내지 80%의 H2/ 30 내지 20%의 H2O)의 분위기가 바람직할 수 있다. 수소 풍부 낮은 증기 농도 분위기는 5 내지 20% 범위의 O2와 나머지의 H2(95 내지 80%)를 포함한 반응 가스 혼합물을 사용함으로써 생성될 수 있다. 본 발명에서, 가열된 웨이퍼가 반응을 유도하도록 계속적인 발화원을 제공하기 때문에 수소 함유 가스 및 산소 함유 가스의 임의의 비가 사용될 수 있다.
이후, 블록 308에서 설명한 바와 같이, 램프(219)로의 전력은 웨이퍼(261)의 온도를 처리 온도로 램프 업(ramp up)하도록 증가된다. 웨이퍼(261)는 안정화 온도로부터 전형적으로는 75 ℃/초인 10 내지 100 ℃/초 사이의 비에서 처리 온도로 램프되는 것이 바람직하다. 본 발명의 양호한 처리 온도는 600 내지 1150 ℃로 전형적으로는 1100 ℃이다. 처리 온도는 적어도 반응 온도이어야 하고 (즉, 산소 함유 가스 및 수소 함유 가스 사이의 반응이 웨이퍼(261)에 의해 시작될 수 있는 적어도 그 온도이어야 하고) 전형적으로는 적어도 600 ℃이다. 실제 반응 온도는 반응 가스 혼합물의 부분 압력에 따라 그리고 반응 가스 혼합물의 농도비에 따라 달라지며, 400 ℃와 1250 ℃ 사이일 수 있다는 점을 알 수 있다.
웨이퍼(261)의 온도가 처리 온도로 램프 업되기 때문에, 습기 또는 증기(H2O)를 형성하도록 수소 함유 가스 및 산소 함유 가스의 반응을 야기시키며 반응 온도를 통과한다. 급속 가열 장치(200)가 “냉각벽” 반응기이기 때문에, 반응을 개시하기 위해 챔버(213)에서의 단지 충분한 고온면은 웨이퍼(261) 및 지지링(262)이다. 이와 같이, 본 발명에서 증기 발생 반응은 웨이퍼(261) 표면 근처에서 발생된다.
웨이퍼(및 지지링)의 온도가 증기 발생 반응을 개시하거나 또는 턴 “온(on)"할 때, 반응은 웨이퍼(261; 또는 지지링(262))의 온도에 의해 열적으로 제어된다고 말할 수 있다. 또한, 본 발명의 증기 발생 반응은 웨이퍼의 가열면이 반응을 발생시키기에 필수적이기 때문에 “촉진된 표면”이라고 말할 수 있지만, 웨이퍼 증기를 형성하는 반응에서는 소모되지 않는다.
이후, 블록 310에서 설명한 바와 같이, 일단 소정의 처리 온도에 도달하게 되면, 웨이퍼(261)의 온도는 SiO2를 형성하도록 필름 또는 실리콘 표면을 산화시키는 산소 함유 가스 및 수소 함유 가스의 반응으로부터 수증기가 생성되게 하는 충분한 시간 동안 처리 온도로 또는 그 이상으로 유지된다.(일정하게 유지되거나 또는 변경된다.) 웨이퍼(261)는 전형적으로 10 내지 240초 사이 동안 처리 온도에서 유지된다. 처리 시간 및 온도는 일반적으로 산화를 위한 소정의 산화물 필름의 두께에 의해 또는 적어도 이에 의존하여 그리고 처리 가스의 형태 및 농도에 따라 예견된다. 도 5b는 인 시츄 증기 발생 처리에서 생성된 수증기(H2O)에 의해 실리콘 표면(402, 404)의 산화에 의해 웨이퍼(261) 상에 형성된 산화물(406)을 도시한다. 처리 온도는 실리콘 표면과 증기 또는 생성된 수증기의 반응이 실리콘 산화물을 형성하는 것을 허용하도록 충분해야 한다.
이후, 블록 312에서 설명한 바와 같이, 램프(219)에의 전력은 웨이퍼(261)의 온도를 감소시키기 위해 감소되거나 또는 턴 오프(off)된다. 웨이퍼(261)의 온도는 (약 50 ℃/초에서) 냉각될 수 있는 만큼 신속하게 감소(램프 다운)된다. 동시에, N2 퍼지(purge) 가스는 챔버(213) 안으로 공급된다. 웨이퍼(261) 및 지지링(262)이 반응 온도 이하로 하강될 때 증기 생성 발생은 중지된다. 증기 반응이 턴 “온” 또는 “오프”될 때 웨이퍼 온도(및 지지링)는 예견된다.
이후, 블록 314에서 설명한 바와 같이, 챔버(213)는 챔버(213) 내에 어떠한 잔류 산소 함유 가스 및 수소 함유 가스가 존재하지 않는 것을 보장하도록 바람직하게는 1 Torr이하로 펌프 다운된다. 이후, 챔버는 소정의 이송 처리까지 N2 가스로 충전되고, 웨이퍼(261)는 처리를 완료하도록 챔버(213)의 외부로 이송된다. 새로운 웨이퍼가 챔버(213) 안으로 이송되는 동시에, 도 4에 설명한 처리(300)는 반복된다. 이와 달리, 동일하거나 상이한 처리 변수 값을 갖는 동일한 웨이퍼에 대해 처리(300)를 반복하는 것이 바람직할 수 있다.
이후, 상기 웨이퍼는 산화물이 제거되는 다른 위치로 이송된다. 일 실시예에서, 웨이퍼는 HF 딥(dip) 내에 위치된다. HF 딥은 1%의 HF/99%의 물과 50%의 HF/50%의 물 사이일 수 있다. 전형적으로, HF 딥은 실온에서 수행된다. 에칭 시간은 HF 농도에 따라 폭넓게 변할 수 있지만, 전형적으로는 10초(고 HF 농도)와 800초(1% HF 농도) 사이의 시간이다. HF 욕조(bath)는 실리콘이 에칭 정지부로서 작동하기 때문에 웨이퍼의 실리콘 하부층으로부터 산화물을 선택적으로 제거하는데 비용 측면에서 효과적인 방법을 제공한다. 즉, HF 에칭 메카니즘은 사실상 산화물의 제거 및 하층 실리콘의 노출 중에 늦어지거나 또는 종료된다. 이 기술 분야의 숙련자는 본 발명이 산화물 제거용 특정 장치 및 기술로 제한되는 것이 아니라는 점을 알 수 있다. 산화물 제거용 다양한 시스템이 예로서 어플라이드 머티어리얼스사로부터 입수 가능하다. 유익하게 사용될 수 있는 어플라이드 머티어리얼스사로부터의 하나의 시스템은 유전체 에칭 이맥스 시스템(Dielectric Etch eMax System)이다.
ISSG 처리 중의 시간에서, 큰 농도의 수증기(예로서, > 40% H2O)의 분위기를 생성하는 수소 함유 가스 및 산소 함유 가스의 농도비를 사용하는 것이 바람직할 수 있다. 이러한 분위기는 예로서, 40 내지 80%의 H2/60 내지 20%의 O2를 갖는 반응 가스 혼합물로 형성될 수 있다. 화학양론적 근방의 가스 혼합물은 안전한 반응 조건을 보장하도록 너무 많은 연소성 재료를 생성한다. 이러한 상황에서, 낮은 농도 가스 혼합물(예로서, H2에 15% 이하의 O2)은 단계 306 중에서 반응 챔버 안으로 구비될 수 있고, 웨이퍼 온도는 단계 308에서 반응 온도로 상승되고, 상기 반응은 낮은 농도비로 시작된다. 반응이 시작되고 존재하는 반응 가스 체적이 고갈된 경우, 농도비는 소정의 수준으로 증가될 수 있다. 이러한 방식으로, 반응의 개시에 유용한 연료량은 작게 유지되고 안전한 작동 조건이 보장된다.
몇몇의 경우, 비교적 낮은 반응 가스 부분 압력이 개선된 산화 속도를 얻기 위해 인 시츄 증기 발생에 사용된다. 실리콘의 개선된 산화물 성장 속도가 달성될 수 있는 1 Torr 내지 50 Torr의 수소 가스(H2) 및 산소 가스(O2)의 부분 압력을 제공하는 것이 발견되었다. 즉, 소정의 처리 조건 세트(즉, H2/O2 농도비, 온도 및 유량)에 대해, 실리콘 산화 속도는 높은 부분 압력(즉, 50 Torr 내지 100 Torr) 보다 낮은 부분 압력(1 내지 50 Torr)의 H2 및 O2 보다 실제 높다.
도 7의 구획도는 반응 가스 부분 압력이 어떻게 실리콘의 산화 속도를 개선시킬 수 있는 지를 도시한다. 플롯(602)은 30초 동안 1050 ℃에서 91%의 O2와 9%의 H2를 반응시킴으로써 생성된 분위기에 대해 상이한 반응 가스 부분 압력에서 형성된 상이한 산화물 두께를 도시한다. 플롯(604)은 60초 동안 1050 ℃에서 66%의 O2와 33%의 H2를 반응시킴으로써 생성된 분위기에 대해 상이한 반응 가스 부분 압력에서 형성된 상이한 산화물 두께를 도시한다.
도 7의 그래프로부터 알 수 있는 바와 같이, H2 및 O2의 반응 가스 부분 압력이 대기압으로부터 9%의 H2에 대해서는 약 50 Torr로 33%의 H2에 대해서는 30 Torr로 증분적으로 감소하기 때문에, 실리콘의 산화 속도도 증분적으로 감소한다. 반응 가스 부분 압력의 감소에 따른 실리콘에 대한 산화 속도의 감소는 보다 적은 O2 및 H2가 증기 발생을 위해 유용할 때를 제외하고는 산화 속도는 감소된다고 예상된다. 9%의 H2에 대해 약 50 Torr 및 33%의 H2에 대해 약 30 Torr보다 적거나 이와 동일한 반응 가스 부분압이 얻어질 때, 산화 속도는 반응 가스 부분 압력에서의 증분적인 감소에 따라 증가하기 시작한다. 산화 속도는 최대 강화 산화 속도가 반응 가스 부분 압력에서의 증분적인 감소를 위해 감소되기 시작하는 약 8 내지 12 Torr에 도달할 때까지 계속 증가한다. 최대 강화 산화 속도가 8 내지 12 Torr로 달성된 후 산화 속도가 감소하기 시작하더라도, 반응 가스 부분 압력이 산화 속도 강화가 하강하는 약 1 내지 3 Torr일 때까지 강화된 산화 속도를 제공한다. (즉, 약 50 Torr(9% H2) 및 30 Torr(33% H2)에서 발생되는 산화 속도보다 큰 산화 속도를 제공한다.)
H2/O2의 단지 두 개의 농도비의 산화 속도가 도 7에 도시되었지만, 2% H2/98% O2 내지 66% H2/33% O2 사이의 다른 농도비의 산화 속도가 유사하게 거동할 수 있다. 강화 산화가 발생하는 반응 가스 부분 압력에서 (즉, 처리 변수의 소정의 세트에 대한 반응 가스 부분 압력의 감소가 실리콘의 산화 속도의 증가를 발생시키는 반응 가스 부분 압력에서 또는 그 이하에서) 작동할 때, 실리콘의 산화 속도는 수소 함유 가스 및 산소 함유 가스의 농도비에 의해 영향 받는다. 예로서, 도 8은 소정의 처리 변수의 세트 (즉, 10 SLM의 O2 유동, 반응 가스 부분 압력 10 Torr, 온도로 1050 ℃ 및 30초 시간)에 대한 H2 및 O2의 상이한 농도비에 대한 상이한 산화 두께를 도시한다. 도 8에 도시된 바와 같이, 산화 속도에서의 가장 큰 증가는 1 내지 5%의 H2 사이에서 발생하며, 33% H2 이후에는 산화 속도는 약 150 옹스트롬/분에서 안정화된다.
도 9는 산화물 두께가 어떻게 상이한 인 시츄 증기 산화 처리(33% H2/66% O2; 5% H2/95% O2; 2% H2/98% O2, 또는 10 Torr에서) 및 상이한 건식 산화 처리(10 Torr에서의 100% O2 및 대기에서의 100% O2)에 있어서 산화 시간에 대해 변하는지를 도시한. 도 9에 도시된 바와 같이, 감소된 압력 증기 산화 처리는 동일한 압력에서 건식 산화 처리에 비해 증가된 산화 속도를 제공한다. 또한, 3%보다 큰 농도의 H2를 구비한 인 시츄 증기 발생 산화 처리는 대기압을 포함하는 모든 산화 압력에서 건식 산화 처리보다 높은 산화 속도를 제공한다.
강화된 실리콘 산화 속도를 얻는 산화 압력에서 작업할 때, 산화 속도는 산소 함유가스 및 수소 함유 가스의 전체 유량에 의해 크게 영향받는다. 예로서, 도 10에서는 어떻게 실리콘 산화 속도가 약 2 리터의 챔버 체적을 갖는 급속 열 처리 장치(20)에서 1050 ℃의 온도와 10 Torr의 반응 가스 부분 압력에서 33% H2/66% O2의 전체 유량에 대해 변하는지를 도시한다. 도 10에 도시된 바와 같이, 낮은 반응 가스 부분 압력에서 작동할 때, 강화 산화 속도를 생성하도록 전체 유동에서의 증가는 산화 속도를 증가시킨다. 도 10에 도시된 바와 같이, 산화 속도는 전체 유동이 10 SLM보다 적을 때 유동에서의 증가에 대해 현저하게 증가하지만, 10 SLM 이상의 전체 유동에서는 덜 현저하게 증가한다.
따라서, 강화된 산화를 제공하도록 부분 압력에서 작동할 때, 실리콘의 산화 속도는 “질량 전달율”로 제한된다고 말할 수 있다. 즉, 산화 속도는 챔버 안으로 공급되는 반응 가스의 양으로 제한된다.
산화 속도에 부가하여, 인 시츄 증기 발생 처리에서의 다양한 변수가 최종 산화물의 두께 프로파일에 영향을 미칠 수 있다. 특히, 압력, 유량, 온도 및 산화 혼합 농도가 산화물 두께 프로파일에 주로 영향을 미친다는 것이 결정되었다. 이러한 변수들 각각을 제어함으로써, 소정(또는 대상)의 산화물 프로파일은 달성될 수 있다. 소정의 산화물 프로파일은 산화물이 연속적으로 제거될 때 충분하게 평탄한 실리콘 표면을 생성하도록 실리콘의 소정량을 소모한다. 충분하게 평탄한 실리콘 표면은 특정 적용예에 따라 한정된다. 예로서, 몇몇의 SOI 웨이퍼의 경우, 실리콘 층은 0.1 nm보다 크지 않은 제곱평균제곱근의 표면 거칠기를 가져야 한다.
설명하기 위해, 도 11에서는 예비 산화 웨이퍼 프로파일 및 소정의 산화물 프로파일을 도시한다. 옹스트롬(y축 상에) 단위의 산화물 두께는 웨이퍼 상에 방사상 위치(x축 상에)에 대해 도시된다. 어떻게 소정의 산화물 프로파일이 사실상 예비 산화된 기판의 프로파일과 사실상 일치시키는지를 알 수 있다. 결과적으로 두꺼운 산화물이 보다 많은 실리콘의 소모를 나타내기 때문에 하부 실리콘을 평탄화시키는 목적과 일치된다. 일 실시예에서, 소정/대상 산화물 두께는 실리콘의 임의의 얼마 안되는 소모로 가정하여 계산된다.
산화 중의 실리콘의 미량의 소모는 약 43%로 일정하다고 공지되어 있다. 즉, 약 0.43 Å의 Si은 성장된 SiO2의 매 1Å에 대해 소모된다. 따라서, 실제, 초기 계산된 대상 산화물 프로파일은 상기 값으로부터 시작함으로써 실행을 위해 계산된다. 대상 프로파일이 너무 불균일해서 상기 극도의 온도/유동/압력 분포(즉, 손상없이 웨이퍼 자체에 의해 지지될 수 있고 및/또는 챔버에 대해 안전한)가 요구되는 경우, 상기 값은 보다 적절한 산화물 대상이 결정될 때까지 43%로부터 낮아질 수 있다.
도 12에서, 산화물 두께 프로파일에 대한 가스 유동의 영향이 도시된다. 도 12에 도시된 가스 유량은 전체 가스 유량이며, H2 및 O2의 비율은 각각 33%와 66%이다. 특히, 도 12에서는 (i)100초의 소우크(soak)/처리 시간(도 4의 단계 310) 및 40 slm으로 처리된 웨이퍼와 150초의 소우크/처리 시간 및 30 slm으로 처리된 웨이퍼의 산화물 두께를 도시한다. 두 웨이퍼 모두는 U형 프로파일과 유사하다. 그러나, 높은 가스 유량(40 slm)에서 처리된 웨이퍼는 높은 성장율로 보다 평평하고, 균일한 프로파일을 갖는다. 이와 같이, 본 발명의 실시예는 낮은 유량을 사용하여 수행되는 것이 바람직하다. 일반적으로, 전체 유동은 약 5 SLM부터 40 SLM까지 변경될 수 있다. 바람직하게, 상기 유량은 약 10 SLM과 약 40 SLM 사이이다. 소우크 시간은 약 30초와 약 90초 사이가 바람직하다.
도 13에서, 산화물 두께 프로파일에 대한 압력의 영향을 도시한다. 도 13에서는 11 Torr, 12 Torr 및 4.6 Torr 3개의 전체 압력에 대한 산화물 두께를 도시한다. 처리 온도는 33%의 H2 및 66%의 O2에서 40 SLM 전체 유동으로 60초 동안 1100 ℃로 유지된다. 상기 설명한 산화물 성장율(11 Torr의 산화물 두께는 12 Torr에서의 산화물 두께보다 크고, 4.6 Torr의 산화물 두께는 11 Torr 및 12 Torr 모두에서의 두께보다 적음), 도 13은 산화물 두께 프로파일이 압력에 따라 변하는 것을 도시한다. 예로서, 4.6 torr에서 프로파일은 에지에서 테이퍼 오프되는 특징의 중심 평탄(또는 약간 중심-두꺼운 부분)부를 도시한다. 이와 달리, 11 및 12 Torr에서의 프로파일은 중심-얇은 부분(U형)이고, 에지에서 두께가 증가하는 것으로 보인다. 다른 모든 것(즉, 온도/전체 가스/농도 등)이 동일할 때, 높은 압력은 프로파일을 에지가 보다 두껍게 하고(U형), 압력을 낮춤으로써 프로파일은 중심이 보다 두꺼워진다. 바람직하게, 상기 챔버 압력은 야 6 Torr와 14 Torr 사이이다.
상기 설명한 바와 같이, 상이한 변수 값 또는 동일한 처리 변수로 연속적인 산화물 성장 단계를 수행하는 이점이 있다. 예로서, 산화물 성장이 화학적 증착 처리라기 보다는 확산 처리이기 때문에, 상기한 압력에서 두 개의 연속 성장 단계의 조합은 두 개의 독립적인 처리의 간단하게 합친 것과 상이한 결과를 가져온다. 설명을 위해, 도 14에서는 상이한 압력에서 두 개의 연속 성장 단계를 사용하여 산화물이 성장되는 산화물 프로파일을 도시한다. 특히, (i) 하나의 웨이퍼는 60초 동안 6 Torr에서 그리고 120초 동안 11 Torr에서 처리되고, (ii) 제 2 웨이퍼는 100초 동안 12 Torr에서 그리고 60초 동안 4.5 Torr에서 처리된다. 비교를 위해, 제 3 곡선은 120초 동안 11 Torr에서 처리된 웨이퍼를 나타낸다. 모든 웨이퍼는 30 slm의 전체 유동으로 처리된다.
도 14에서, 우선 고압에서 웨이퍼를 처리하고, 이후 저압(예로서, 100초 동안 12 T, 60초 동안 4.5 T)에서 처리함으로써 프로파일은 U형이지만 웨이퍼 에지 근처에서는 동일 수준이 아니다. 우선 저압으로 그리고 고압으로(60초 동안 6T, 120초 동안 11T) 처리된 웨이퍼의 프로파일은 140 mm보다 큰 반경에서 두께가 증가하는 것을 제외하고는 고압 프로파일(즉, 120초 동안 11T에서 처리된 웨이퍼) 단계와 유사하다.
온도와 관련하여, 건식 RTO 처리 및 습식 RTO 처리(즉, 상기 설명한 인 시츄 및 엑스 시츄 증기 발생 처리) 모두에서 산화 속도는 증가한다. 따라서, 장치(200)의 열 제어가능 영역은 초기 실리콘 프로파일을 알게 되면 소정의 프로파일을 갖는 산화물 층을 성장시키는데 용이하다. 즉, 비교적 두꺼운 실리콘의 영역에서, 대응 영역 온도는 비교적 얇은 실리콘의 영역에 비해 증가될 수 있다. 열 제어 사용 범위는 기판 상에 슬립을 유도할 수 있다. 슬립은 그 위에 프린트되는 소자를 역으로 할 수 있는 실리콘의 단일 결정 구조체의 원자 스케일 결함이다. 슬립은 몇가지 방식으로 발생될 수 있으나 일반적으로 기판이 고온일 때 기판 상에 온도 변화도를 발생시킨다. 따라서, 열 영역을 걸쳐 발생되는 온도 변화는 슬립 발생을 피하도록 제어되어야 한다. 일 실시예에서, 평균 처리 온도는 약 600 ℃와 1250 ℃ 사이일 수 있고, 바람직하게는 약 1000 ℃와 1150 ℃ 사이이다. 그러나, 바람직한 결과를 얻도록 사용될 수 있는 특정 온도는 압력, 웨이퍼 재료, 웨이퍼 내부 온도 변화 등을 포함하는 다양한 인자에 따라 크게 달라진다.
상기 설명한 ISSG 처리에서 산화 혼합물의 구성 성분의 상대 농도는 산화물 두께 프로파일에 영향을 주도록 조작될 수 있다. 일반적으로, 상대적으로 낮은 H2의 농도는 평탄한 프로파일을 생성하고, 상대적으로 높은 H2의 농도는 에지에서 테이퍼 다운된 프로파일을 생성한다. 바람직하게는, 산화 혼합물 농도는 약 10%와 약 33% 사이이다.
상기 설명한 실시예는 수증기가 내부 즉, 처리되는 웨이퍼를 수용하는 처리 영역 내에서 형성되는 증기 발생 처리를 설명한 것이다. 그러나, 다른 실시예에서, 수증기는 웨이퍼를 수용하는 처리 영역 외부에 형성되고, 이후 처리 영역 안으로 유입된다.(이러한 처리는 본 명세서에서 엑스 시츄 또는 외측 증기 발생 처리로 언급한다.) 도 17은 외측 증기 발생 처리를 위해 구성된 시스템의 일 실시예이다. 간략화를 위해, 도 2에 대해 설명한 구성 요소와 유사한 부분은 유사한 도면부호를 사용한다. 따라서, 이러한 상기 설명한 구성 요소는 다시 상세하게 설명하지는 않는다. 도 2의 챔버와 도 17의 시스템 사이의 현저한 차이는 처리 유체 공급원(280)과 처리 챔버(213) 사이에 배치된 컨버터(292)를 구비한다는 점이다. 일반적으로, 컨버터(292)는 컨버터로의 유체 입력을 가열할 수 있는 열 유닛이다. 특정 실시예에서, 컨버터(292)는 푸지킨 인코포레이티드(Fujikin Incorporated)로부터 입수 가능한 수증기 발생기이다. 도시된 실시예에서, 컨버터(292)는 입력으로서 산화 혼합물 요소, 수소 및 산소를 취한다. 컨버터(292)는 이후 증기를 형성하도록 반응하는 수소 및 산소를 가열한다. 결국, 컨버터(292)는 약 200 ℃와 약 500 ℃ 사이의 내부 온도에서 작동될 수 있다. 이후, 컨버터(292) 내에 발생된 증기는 산화물을 형성하기 위해 웨이퍼와 반응하는 챔버 안으로 유동된다.
챔버에서 발생되는 반응을 위한 처리 변수 값은 상기 설명한 내부 증기 생성 처리에서와 일반적으로 동일할 수 있다. 그러나, 두 개의 습식 RTO 처리들(인 시츄 및 엑스 시츄) 사이의 현저한 차이는 엑스 시츄가 대기 상태에서 수행될 수 있는 반면, 인 시츄는 서브-대기 상태에서 수행된다는 점이다. 이것은 반응 챔버 내에서의 폭발이 엑스 시츄 증기 발생 처리의 경우에서와 관련있는 것이 아니기 때문이다. 또한, 엑스 시츄 증기 발생 처리의 높은 작동 압력은 인 시츄 증기 발생 처리에 대해 신속한 산화물 성장율을 달성하는 이점이 있다. 또한, 인 시츄 및 엑스 시츄 증기 발생 처리들 사이의 차이는 엑스 시츄 증기 발생의 경우 기판 상에 산화물 성장 프로파일을 제어하도록 조작되는 주요 변수가 온도라는 점이다. 그러나, 엑스 시츄 증기 발생 처리의 다른 양태는 예로서, 반응 챔버 내에 혼합물 농도와 같이 제어될 수 있다. 예로서, 부가적인 산소는 챔버 안으로 별도로 유입될 수 있고 그 안에 있는 증기와 조합되는 것이 허용된다.
증기 발생 처리(인 시츄 및 엑스 시츄)가 특정 반응종의 증기 즉, 물로 설명하였지만, 본 발명은 반응종의 증기를 형성하는 다른 처리에 적용될 수 있다는 점을 알 수 있다. 이후, 반응종 증기는 필름 성장과 같은 처리를 달성하도록 그 위에 형성된 필름 또는 웨이퍼와 반응된다. 예로서, 본 발명의 증기 발생 처리는 실리콘 이산화물(SiO2) 필름을 강성 실리콘-옥시-질화물 필름으로 변환시키는데 사용될 수 있다. 예로서, 암모니아(NH3) 및 산소(O2)를 포함하는 반응 가스 혼합물은 챔버 안으로 공급될 수 있고, 이후 증기 형태로 질소 산화물(NO)을 형성하도록 가스의 반응을 개시하기 위해 충분한 온도로 웨이퍼를 가열함으로써 반응시킬 수 있다. 상기 질소 산화물 증기는 이후 실리콘-옥시-질화물 필름을 형성하도록 웨이퍼 상에 형성된 산화물 필름과 반응하게 된다. 실리콘-옥시-질화물 필름은 100 옹스트롬보다 적은 두께의 강성 유전체 층을 제공하는 것이 발견되었다. 이 기술 분야의 숙련자는 본 발명의 증기 발생 처리에 대한 다른 적용예가 가능하다는 것을 알 수 있다.
본 명세서에서 설명하고 도시한 산화물 성장 처리 및 표면 윤곽에 따라 제어 방식으로 산화물을 형성하기 위한 방법 또는 장치는 본 발명의 범위 내에서 고려된 것임을 다시 강조한다. 또한, 본 발명의 산화물 성장 처리는 서로 조합되어 사용될 수 있다. 예로서, 증기 발생 처리는 산화물 성장이 열적으로 제어되는 건식 RTO 처리와 조합하여 사용될 수 있다. 즉, 웨이퍼는 장치(200) 내에 위치될 수 있고, 이후 산소 공급원(282)으로부터 산소가 유동하는 것을 허용함으로써 산소 함유 환경에 노출될 수 있으며, 램프 조립체(218)는 기판의 반경 이상의 열 변화도를 생성하도록 제어된다. 열 변화의 프로파일은 실리콘 재료의 프로파일과 일치함으로써, 실리콘 이산화물 웨이퍼의 성장을 발생시킨다. 특정 실시예에서, 산소는 약 5 SLM과 약 30 SLM 사이의 비로 챔버로 유동된다. 처리 챔버는 약 760 Torr의 압력으로 안정화될 수 있다. 열적 영역(T1 내지 T7)은 웨이퍼 상의 온도 변화를 형성하도록 제어된다. 특정 변화도는 웨이퍼의 재료와 같은 다양한 다른 변수 및 조건에 따라 그리고 소정의 프로파일에 따라 변한다. 또한, 본 명세서에서 사용된 “변화도”는 웨이퍼 반경에 대한 온도의 선형 변화일 필요는 없다. 또한, “변화도”는 반경에 걸친 불균일 온도를 언급한다. 따라서, 웨이퍼는 온열기 중간 영역에 대해 에지 및 중심 영역에서 냉각기일 수 있다. 상기 기판은 약 5초와 약 600초 사이의 시간 동안 처리된다. 계속하여, 동일한 챔버(또는 다른 챔버) 내에서 웨이퍼는 본 명세서에서 설명한 증기 발생 처리에 따라 처리된다. 이와 달리, 증기 발생 처리가 우선 수행되고 즉, 건식 RTO 처리는 증기 발생 처리 이후 수행된다. 이 기술 분야의 숙련자는 본 발명의 범위 내에서 다양한 산화물 성장 처리 및 이들 처리의 조합이 가능하다는 것을 알 수 있다.
상기에서 알 수 있는 바와 같이, 본 발명의 산화물 성장 처리는 예로서, SOI 웨이퍼 및 Epi 웨이퍼에 적용될 수 있다. SOI 및 Epi 웨이퍼 모두는 건식 산화 단계(즉, 온도 변화도를 갖는 건식 RTO) 및 증기 발생 단계(증기 발생은 상기 설명한 인 시츄 또는 엑스 시츄일 수 있는)를 포함하는 다중 단계 산화물 성장 처리에 따라 처리될 수 있다. 또한, 증기 발생 단계 중에 웨이퍼 온도는 웨이퍼 상에 반경방향으로 균일한 또는 불균일한 온도를 달성하도록 제어될 수 있다. 순서와 각각의 단계의 반복 회수 모두는 양호한 결과를 성취하도록 변경될 수 있다. 다음은 균일 웨이퍼 온도로 이루어지는 증기 발생 처리 및 불균일 웨이퍼 온도와 이루어지는 연속 증기 발생 처리의 일 예이다.
온도 제어를 갖는 조합식 ISSG 처리의 일예
전체 6개의 300 mm의 SOI 웨이퍼가 처리되었다. SOI 웨이퍼를 처리하기 전에, P- Epi Si 웨이퍼 상에는 13개의 P가 튜닝 및 셋업을 위해 사용되었다. 목적은 SOI 웨이퍼의 불균일 실리콘 층 두께를 불균일 희생 산화물 필름 두께 프로파일의 성장이 보상한다는 것을 증명하는 것이다. SOI 웨이퍼의 실리콘 층은 웨이퍼의 에지에서 두껍다. 그러므로 목적은 산화물이 박피된 후 실리콘 층을 보다 균일하게 하도록 산화물 층을 웨이퍼의 에지에서 보다 두껍게 하는 것이다. 대상 두께는 웨이퍼의 중심 영역에서 160 Å이며 웨이퍼 에지에서 190 Å로 상승한다. ISSG 처리는 전체 가스 유동, 압력 및 Epi 튜닝 웨이퍼를 사용하는 소우크 시간을 변경시킴으로써 소정의 불균일 산화물 두께 프로파일에 대해 튜닝된다. 아래 표 1을 요약하면, 노미널(nominal) ISSG 처리는 레서피 단계 2 내지 7 중에(도 4의 단계 306 내지 310에 상응) 33%의 수소와 67%의 산소로 이루어진 40 slm 전체 가스 유동으로 130초 동안 1100 ℃ 및 14 Torr에서 소우크로 수행된다. 따라서, 30 slm 전체 가스 유동에는, 9.9 slm 수소 및 20.1 slm 산소가 있다.
표 1: 노미널 처리의 요약
단계 온도 및 압력 조건
웨이퍼 전체 전력 영역1-8:20%, 영역9:18%, 영역10-15:5%
개방 루프 전력 영역1-8:26%, 영역9:23%, 영역10-15:5%
1. 펌프 다운 1T까지 펌프다운; 개방 루프 일정 전압
2. 충전 14T까지 충전; T>400 ℃까지 일정 전압
3. 램프 10 ℃/초에서 600℃까지 온도 램프
4. 안정화 15초 동안 600℃ 온도 유지
5. 램프 75℃/초에서 1100℃로 온도 램프
7. 소우크/처리 시간 130초 동안 1100℃ 온도 유지
8. 램프 및 펌프 다운 30℃/초에서 690℃까지 램프 다운 및 3Torr까지 펌프 다운
9. 냉각 10slm N2로 20초동안 일정 전압 5%; 10T로 충전
압력 및 유동 기반 처리만 특정 프로파일을 달성한다. 후속적으로, 다양한 영역의 온도가 웨이퍼 중심 영역에서 프로파일을 평탄하게 하도록 조절된다. 영역들(T1 내지 T7)에 대한 특정 온도 조절은 슬립을 유발시키지 않으면서 양호한 프로파일로 가장 적합한 것을 부여하도록 선택된다. 특히, 다음의 온도 조절은 Epi 튜닝 웨이퍼 상에 슬립이 없는 성능을 부여하도록 상기 영역의 온도로 이루어진다; +2.0℃(T1), +4.8℃(T2), -0.5℃(T3), +1.5℃(T4), -8.0℃(T5), -5.0℃(T6) 및 -8.0℃(T7). 상응하는 프로파일은 도 15에 도시된다.
산화물을 형성한 이후, 웨이퍼는 1800초 동안 100:1 HF 딥에 위치된 뒤 세정되고 건조된다. 실리콘 층 두께 측정은 두 개의 산화물 층의 회선이 있을 수 있는 3개 층(SiO2-Si-SiO2-기판) 필름 스택의 분석을 사용하여 이루어진다. 도 16에 도시된 바와 같이, Epi 웨이퍼의 두께 영역은 13.9Å부터 9.7Å으로 감소된다. 이러한 예에 대해, 모든 실리콘 및 산화물 두께는 써마웨이브(ThermaWave)로부터의 옵티프로브 타원계/반사계(Optiprobe Ellipsometer/Reflectometer) 툴에 의해 결정된다.
전술한 내용은 본 발명의 실시예에 대해 설명하였지만, 본 발명의 범위 내에서 다른 부가의 실시예가 이루어질 수 있으며, 본 발명의 범위는 다음의 청구범위로 결정된다.

Claims (55)

  1. 반도체 웨이퍼의 상부면을 형성하는 재료 상에 희생 평탄화 층을 성장시키는 방법으로서,
    (a) 상기 재료의 불균일한 두께 프로파일을 결정하는 단계와,
    (b) 상기 재료를 평탄화하기 위해 상기 불균일한 두께 프로파일에 근거하여 하나 이상의 처리 변수 값을 선택하는 단계와,
    (c) 상기 불균일한 프로파일에 따라 웨이퍼의 상부면 상에 희생 평탄화 층을 습식 산화에 의해 성장시키는 단계를 포함하며,
    상기 희생 평탄화 층은 평탄화를 수행하도록 재료의 일부를 소멸시키는,
    희생 평탄화 층의 성장 방법.
  2. 제1항에 있어서, 상기 하나 이상의 처리 변수 값을 선택하는 단계는 웨이퍼 온도값, 가스 유량, 챔버 압력 및 처리 시간 중 하나 이상을을 선택하는 단계를 포함하는,
    희생 평탄화 층의 성장 방법.
  3. 제1항에 있어서, 상기 하나 이상의 처리 변수 값을 선택하는 단계는 약 600 ℃와 약 1250 ℃ 사이의 웨이퍼 온도값을 선택하는 단계를 포함하는,
    희생 평탄화 층의 성장 방법.
  4. 제1항에 있어서, 상기 하나 이상의 처리 변수 값을 선택하는 단계는 약 2 SLM과 약 50 SLM 사이의 산소 가스 유량을 선택하는 단계를 포함하는,
    희생 평탄화 층의 성장 방법.
  5. 제1항에 있어서, 상기 하나 이상의 처리 변수 값을 선택하는 단계는 약 1000 ℃와 약 1150 ℃ 사이의 웨이퍼 온도값과, 약 10 SLM과 약 40 SLM 사이의 산화 가스 유량과, 약 6 Torr와 약 14 Torr 사이의 챔버 압력과, 약 30초와 약 90초 사이의 처리 시간과, 약 10%와 약 33% 사이의 H2를 갖는 산화 혼합물 농도를 선택하는 단계를 포함하는,
    희생 평탄화 층의 성장 방법.
  6. 제1항에 있어서, 상기 희생 평탄화 층은 산화물인,
    희생 평탄화 층의 성장 방법.
  7. 제1항에 있어서, 상기 재료는 실리콘이며, 상기 희생 평탄화 층은 실리콘 이산화물인,
    희생 평탄화 층의 성장 방법.
  8. 제1항에 있어서, 상기 웨이퍼는 실리콘-온-인슐레이터(Silicon-On-Insulator) 웨이퍼인,
    희생 평탄화 층의 성장 방법.
  9. 제1항에 있어서, 상기 습식 산화에 의해 성장시키는 단계는 상기 재료를 증기에 노출시키는 단계를 포함하는,
    희생 평탄화 층의 성장 방법.
  10. 제9항에 있어서, 상기 증기는 웨이퍼로부터의 열 에너지에 의해 인 시츄(in situ) 방식으로 발생되는,
    희생 평탄화 층의 성장 방법.
  11. 제9항에 있어서, 상기 증기는 엑스 시츄(ex situ) 방식으로 발생된 뒤 웨이퍼를 포함한 반응 영역으로 이송되는,
    희생 평탄화 층의 성장 방법.
  12. 제1항에 있어서,
    (d) 상기 희생 평탄화 층을 제거하는 단계를 더 포함하는,
    희생 평탄화 층의 성장 방법.
  13. 제12항에 있어서, 상기 웨이퍼 상에 희생 평탄화 층을 반복식으로 성장 및 제거하는 단계를 더 포함하는,
    희생 평탄화 층의 성장 방법.
  14. 제12항에 있어서, 상기 단계들(a 내지 d)을 반복하는 단계를 더 포함하는,
    희생 평탄화 층의 성장 방법.
  15. 불균일 윤곽 프로파일을 갖는 웨이퍼 재료를 평탄화시키는 방법으로서,
    웨이퍼를 챔버에 위치시키는 단계와,
    상기 불균일 윤곽 프로파일에 따라 웨이퍼 재료의 평탄화 소멸이 유발되도록 증기 함유 분위기를 형성하는 단계와,
    희생 평탄화 층이 상기 웨이퍼 재료 상에서 성장하도록 상기 웨이퍼를 증기 함유 분위기에 노출시키는 단계와,
    상기 희생 평탄화 층을 제거하는 단계를 포함하는,
    웨이퍼 재료의 평탄화 방법.
  16. 제15항에 있어서, 상기 희생 평탄화 층은 산화물인,
    웨이퍼 재료의 평탄화 방법.
  17. 제15항에 있어서, 상기 재료는 실리콘이며, 상기 희생 평탄화 층은 실리콘 이산화물인,
    웨이퍼 재료의 평탄화 방법.
  18. 제15항에 있어서, 상기 웨이퍼는 실리콘-온-인슐레이터 웨이퍼인,
    웨이퍼 재료의 평탄화 방법.
  19. 제15항에 있어서, 상기 증기 함유 분위기를 형성하는 단계는 상기 재료의 평탄화 소멸이 유발되도록 선택된 챔버 압력으로 상기 챔버를 가압하는 단계를 포함하는,
    웨이퍼 재료의 평탄화 방법.
  20. 제15항에 있어서, 상기 증기 함유 분위기를 형성하는 단계는 상기 재료의 평탄화 소멸이 유발되도록 선택된 속도로 상기 챔버 안으로 산소 함유 유체를 유동시키는 단계를 포함하는,
    웨이퍼 재료의 평탄화 방법.
  21. 제15항에 있어서, 증기 함유 분위기를 형성하는 단계는 상기 재료의 평탄화 소멸이 유발되도록 선택된 농도를 갖는 산화 유체를 상기 챔버 안으로 유동시키는 단계를 포함하는,
    웨이퍼 재료의 평탄화 방법.
  22. 제15항에 있어서, 상기 웨이퍼에 걸쳐 온도 구배를 발생시키는 단계를 더 포함하고, 상기 온도 구배는 적어도 부분적으로 상기 재료의 평탄화 소멸이 유발되도록 선택되는,
    웨이퍼 재료의 평탄화 방법.
  23. 제15항에 있어서, 소정의 윤곽 프로파일이 달성될 때까지 상기 웨이퍼 상에 희생 평탄화 층을 반복적으로 성장 및 제거하는 단계를 더 포함하는,
    웨이퍼 재료의 평탄화 방법.
  24. 제15항에 있어서, 상기 웨이퍼를 증기 함유 분위기에 노출시키기 전에 상기 재료의 불균일한 윤곽 프로파일을 결정하는 단계를 더 포함하는,
    웨이퍼 재료의 평탄화 방법.
  25. 제24항에 있어서, 상기 재료의 평탄화 소멸이 유발되도록 상기 재료의 결정된 불균일 윤곽 프로파일에 근거하여 선택된 챔버 압력으로 적어도 부분적으로 상기 증기 함유 분위기가 형성되는,
    웨이퍼 재료의 평탄화 방법.
  26. 제24항에 있어서, 상기 재료의 결정된 불균일 윤곽 프로파일을 사용하여 재료의 평탄화 소멸이 유발되도록 선택된 속도로 상기 챔버 안으로 유동된 산소 함유 유체에 의해 적어도 부분적으로 상기 증기 함유 분위기가 형성되는,
    웨이퍼 재료의 평탄화 방법.
  27. 제24항에 있어서, 상기 재료의 불균일한 윤곽 프로파일을 결정하는 단계는 챔버 내에서 수행되는,
    웨이퍼 재료의 평탄화 방법.
  28. 불균일한 윤곽을 갖는 웨이퍼 재료를 평탄화시키는 방법으로서,
    웨이퍼 재료를 갖는 웨이퍼를 챔버 내에 위치시키는 단계와,
    상기 웨이퍼 재료의 평탄화 소멸이 유발되도록 상기 불균일 윤곽에 따라 상기 웨이퍼 재료 상에 희생 평탄화 층을 성장시키는 단계와, 그리고
    상기 희생 평탄화 층을 제거시키는 단계를 포함하며,
    상기 희생 평탄화 층을 성장시키는 단계는,
    (a) 상기 웨이퍼에 걸쳐 실질적으로 일정하고 균일한 온도 프로파일을 유지시키면서, 상기 웨이퍼 재료의 평탄화 소멸이 유발되도록 선택된 챔버 압력에서 제 1 산소 함유 분위기에 웨이퍼를 노출시키는 단계와,
    (b) 상기 웨이퍼의 평탄화 소멸이 유발되도록 상기 웨이퍼에 걸쳐 불균일한 온도 프로파일을 유지시키면서 제 2 산소 함유 분위기에 상기 웨이퍼를 노출시키는 단계를 포함하는,
    웨이퍼 재료의 평탄화 방법.
  29. 제28항에 있어서, 상기 웨이퍼를 챔버 내에 위치시키기 전에 상기 불균일 윤곽을 결정하는 단계를 더 포함하는,
    웨이퍼 재료의 평탄화 방법.
  30. 제28항에 있어서, 상기 제 1 및 제 2 산소 함유 분위기가 동일한,
    웨이퍼 재료의 평탄화 방법.
  31. 제28항에 있어서, 상기 제 1 및 제 2 산소 함유 분위기가 상이한,
    웨이퍼 재료의 평탄화 방법.
  32. 제28항에 있어서, 상기 제 1 산소 함유 분위기는 순수 산소를 포함하고, 제 2 산소 함유 분위기는 산소 라디칼을 포함하는,
    웨이퍼 재료의 평탄화 방법.
  33. 제28항에 있어서, 상기 웨이퍼 상에 희생 평탄화 층을 성장 및 제거하는 단계를 반복적으로 수행하는 단계를 더 포함하는,
    웨이퍼 재료의 평탄화 방법.
  34. 제28항에 있어서, 상기 단계(a 및 b)는 반복적으로 그리고 교번적으로 수행되는,
    웨이퍼 재료의 평탄화 방법.
  35. 제28항에 있어서, 상기 단계(a 및 b)는 순차적으로 수행되는,
    웨이퍼 재료의 평탄화 방법.
  36. 제28항에 있어서, 상기 단계(a 및 b)는 동시에 수행되는,
    웨이퍼 재료의 평탄화 방법.
  37. 불균일 윤곽 프로파일을 갖는 웨이퍼 재료를 구비하는 웨이퍼를 평탄화시키는 방법으로서,
    상기 웨이퍼를 챔버 내에 위치시키는 단계와,
    산소 함유 유체 및 수소 함유 유체를 갖는 유체 혼합물을 상기 챔버 내로 유동시키는 단계와,
    상기 웨이퍼를 상기 챔버 내의 상기 유체 혼합물에 노출시키는 단계와,
    상기 불균일 윤곽 프로파일에 따라 상기 웨이퍼 재료의 평탄화 소멸이 유발되고 상기 웨이퍼 재료 상에 희생 평탄화 층의 성장이 유발되도록 챔버 압력 및 상기 유체 혼합물의 유량 중 하나 이상과 웨이퍼 온도를 제어하는 단계와,
    상기 희생 평탄화 층을 제거하는 단계를 포함하는,
    웨이퍼의 평탄화 방법.
  38. 제37항에 있어서, 상기 챔버 압력을 제어하는 단계는 상기 웨이퍼 재료의 평탄화 소멸이 유발되도록 상기 챔버 압력을 선택하는 단계를 포함하는,
    웨이퍼의 평탄화 방법.
  39. 제37항에 있어서, 상기 유체 혼합물의 유량을 제어하는 단계는 상기 재료의 평탄화 소멸이 유발되도록 상기 유량을 선택하는 단계를 포함하는,
    웨이퍼의 평탄화 방법.
  40. 제37항에 있어서, 상기 유체 혼합물에 상기 웨이퍼를 노출시키기 전에 상기 웨이퍼 재료의 불균일한 윤곽 프로파일을 결정하는 단계를 더 포함하는,
    웨이퍼의 평탄화 방법.
  41. 제37항에 있어서, 상기 웨이퍼 상에 희생 평탄화 층을 반복적으로 형성하고 제거하는 단계를 더 포함하는,
    웨이퍼의 평탄화 방법.
  42. 제37항에 있어서, 상기 웨이퍼 온도를 제어하는 단계는 상기 웨이퍼 재료의 평탄화 소멸이 유발되도록 상기 웨이퍼에 걸쳐 불균일한 온도 프로파일을 발생시키는 단계를 포함하는,
    웨이퍼의 평탄화 방법.
  43. 제42항에 있어서, 상기 불균일 온도 프로파일은 비교적 낮은 온도의 영역에서 비교적 적은 웨이퍼 재료의 소멸과 비교적 높은 온도의 영역에서 비교적 많은 웨이퍼 재료의 소멸을 유발시키는,
    웨이퍼의 평탄화 방법.
  44. 웨이퍼의 상부 실리콘 함유층을 평탄화시키는 방법으로서,
    상기 웨이퍼의 대상 산화물 프로파일을 결정하는 단계와,
    상기 대상 산화물 프로파일에 근거하여, 챔버 압력과 산소 함유 유체 및 수소 함유 유체를 갖는 산화 유체 혼합물의 유체 혼합물 유체 유량 중 하나 이상으로부터 선택된 하나 이상의 처리 변수 값을 선택하는 단계와,
    산화물 성장 챔버에 상기 웨이퍼를 위치시키는 단계와,
    약 6 Torr와 약 14 Torr 사이의 챔버 압력에서 상기 산화 유체 혼합물을 상기 챔버 안으로 유동시키는 단계와,
    약 10 ℃/초와 약 100 ℃/초 사이로 상기 웨이퍼의 온도를 램핑시키는 단계와,
    약 30초와 약 90초 사이의 시간 동안 산화물 성장에서의 챔버 압력과 웨이퍼 온도를 유지시키는 단계와,
    상기 대상 산화물 프로파일에 따라 실리콘 함유층의 평탄화 소멸이 유발되고 상기 실리콘 함유층 상에 희생 평탄화 층의 성장이 유발되도록 챔버 압력, 산화 유체 혼합물의 유량 및 산화 유체 혼합물 농도 중 하나 이상과 웨이퍼 온도를 제어하는 단계와, 그리고
    상기 희생 평탄화 층을 제거하는 단계를 포함하는,
    웨이퍼의 상부 실리콘 함유층의 평탄화 방법.
  45. 제44항에 있어서, 상기 희생 평탄화 층을 제거하는 단계는 플루오르화수소 딥(HF dip)에 상기 웨이퍼를 위치시키는 단계를 포함하는,
    웨이퍼의 상부 실리콘 함유층의 평탄화 방법.
  46. 제44항에 있어서, 상기 산화 유체 혼합물은 증기를 포함하는,
    웨이퍼의 상부 실리콘 함유층의 평탄화 방법.
  47. 제44항에 있어서, 증기를 형성하도록 상기 산화 유체 혼합물을 열적으로 활성화시키는 단계를 더 포함하는,
    웨이퍼의 상부 실리콘 함유층의 평탄화 방법.
  48. 제44항에 있어서, 상기 웨이퍼 상에 희생 평탄화 층을 반복적으로 형성 및 제거하는 단계를 더 포함하는,
    웨이퍼의 상부 실리콘 함유층의 평탄화 방법.
  49. 산화물 성장 챔버와,
    불균일 윤곽 프로파일을 갖는 재료를 구비한 웨이퍼를 지지하도록 구성된 웨이퍼 지지 부재와,
    상기 산화물 성장 챔버에 유체식으로 연결된 유체 전달 시스템과,
    대상 산화물 프로파일을 입력으로서 수용하고, 상기 산화물 성장 챔버에서 산소 함유 분위기가 발생하도록 상기 유체 전달 시스템으로부터의 하나 이상의 유체의 유량과 챔버 압력 중 하나 이상을 제어하도록 구성된 제어기 시스템을 포함하며,
    상기 유량 및 챔버 압력 중 하나 이상은 상기 대상 산화물 프로파일에 따라 웨이퍼 상의 재료를 소멸시키도록 선택되어, 희생 평탄화 층이 상기 재료 상에 형성되는,
    시스템.
  50. 제49항에 있어서, 상기 희생 평탄화 층의 제거를 수행하도록 구성된 희생 평탄화 층 제거 챔버를 더 포함하는,
    시스템.
  51. 제49항에 있어서, 상기 제어기 시스템은 상기 챔버 내에 배치된 웨이퍼 가열 요소를 제어하도록 더 구성되는,
    시스템.
  52. 제51항에 있어서, 상기 가열 요소로 공급된 전력은 상기 대상 산화물 프로파일에 따라 선택되는,
    시스템.
  53. 제51항에 있어서, 상기 가열 요소에 공급된 전력은 상기 대상 산화물 프로파일에 상응하여 상기 웨이퍼에 걸쳐 비대칭식 온도 프로파일을 생성하도록 선택되는,
    시스템.
  54. 제51항에 있어서, 상기 가열 요소에 공급된 전력은 상기 대상 산화물 프로파일에 상응하여 상기 웨이퍼에 걸쳐 불균일 온도 프로파일을 생성하도록 선택되는,
    시스템.
  55. 제54항에 있어서, 상기 불균일 온도 프로파일은 비교적 높은 온도의 영역에서 비교적 많은 재료의 평탄화 소멸을 유발시키도록 선택되는,
    시스템.
KR1020057011606A 2002-12-19 2003-12-11 주문형 두께 프로파일을 갖는 희생막을 성장시킴으로써재료를 평탄화시키기 위한 방법 및 장치 KR20050084446A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/325,673 2002-12-19
US10/325,673 US6916744B2 (en) 2002-12-19 2002-12-19 Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile

Publications (1)

Publication Number Publication Date
KR20050084446A true KR20050084446A (ko) 2005-08-26

Family

ID=32593850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057011606A KR20050084446A (ko) 2002-12-19 2003-12-11 주문형 두께 프로파일을 갖는 희생막을 성장시킴으로써재료를 평탄화시키기 위한 방법 및 장치

Country Status (7)

Country Link
US (1) US6916744B2 (ko)
EP (1) EP1579491A1 (ko)
JP (1) JP4558505B2 (ko)
KR (1) KR20050084446A (ko)
CN (1) CN100447963C (ko)
AU (1) AU2003294681A1 (ko)
WO (1) WO2004061932A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160117346A (ko) * 2015-03-30 2016-10-10 소이텍 균일한 두께의 매립 절연층을 가지는 구조를 제작하기 위한 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6927169B2 (en) * 2002-12-19 2005-08-09 Applied Materials Inc. Method and apparatus to improve thickness uniformity of surfaces for integrated device manufacturing
US8536492B2 (en) * 2003-10-27 2013-09-17 Applied Materials, Inc. Processing multilayer semiconductors with multiple heat sources
JP4672007B2 (ja) * 2005-03-08 2011-04-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
US7700376B2 (en) * 2005-04-06 2010-04-20 Applied Materials, Inc. Edge temperature compensation in thermal processing particularly useful for SOI wafers
US20060240680A1 (en) * 2005-04-25 2006-10-26 Applied Materials, Inc. Substrate processing platform allowing processing in different ambients
US7860379B2 (en) * 2007-01-15 2010-12-28 Applied Materials, Inc. Temperature measurement and control of wafer support in thermal processing chamber
US20080305609A1 (en) * 2007-06-06 2008-12-11 Hui-Shen Shih Method for forming a seamless shallow trench isolation
US7951728B2 (en) * 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
TWI395272B (zh) 2008-05-02 2013-05-01 Applied Materials Inc 用於旋轉基板之非徑向溫度控制系統
US9127340B2 (en) 2009-02-13 2015-09-08 Asm International N.V. Selective oxidation process
US8889565B2 (en) * 2009-02-13 2014-11-18 Asm International N.V. Selective removal of oxygen from metal-containing materials
FR2943458B1 (fr) * 2009-03-18 2011-06-10 Soitec Silicon On Insulator Procede de finition d'un substrat de type "silicium sur isolant" soi
FR2944645B1 (fr) * 2009-04-21 2011-09-16 Soitec Silicon On Insulator Procede d'amincissement d'un substrat silicium sur isolant
CN102412117A (zh) * 2010-09-19 2012-04-11 中芯国际集成电路制造(上海)有限公司 薄膜形成方法
FR2987935B1 (fr) * 2012-03-12 2016-07-22 Soitec Silicon On Insulator Procede d'amincissement de la couche active de silicium d'un substrat du type "silicium sur isolant" (soi).
US9802360B2 (en) * 2013-06-04 2017-10-31 Stratsys, Inc. Platen planarizing process for additive manufacturing system
US20150206741A1 (en) 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for in situ steam generation
US20160254145A1 (en) * 2015-02-27 2016-09-01 Globalfoundries Inc. Methods for fabricating semiconductor structure with condensed silicon germanium layer
CN109154085B (zh) * 2016-03-22 2021-05-18 东京毅力科创株式会社 用于等离子体处理系统中的温度控制的系统和方法
FR3051973B1 (fr) 2016-05-24 2018-10-19 X-Fab France Procede de formation de transistors pdsoi et fdsoi sur un meme substrat
US11107708B2 (en) 2017-11-14 2021-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Heating platform, thermal treatment and manufacturing method
CN109585274B (zh) * 2018-11-30 2020-09-15 上海华力微电子有限公司 半导体结构的制备方法
CN112447497A (zh) * 2019-08-28 2021-03-05 长鑫存储技术有限公司 氧化层形成方法、半导体器件的制作方法及半导体器件
US11978880B2 (en) 2021-06-01 2024-05-07 GM Global Technology Operations LLC Electrochemical exchange for the fabrication of a layered anode material
US20230060634A1 (en) * 2021-09-02 2023-03-02 GM Global Technology Operations LLC Methods for fabricating two-dimensional anode materials

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4154192A (en) * 1976-12-10 1979-05-15 Mitsubishi Denki Kabushiki Kaisha Manufacturing apparatus for semiconductor devices
US4992306A (en) * 1990-02-01 1991-02-12 Air Products Abd Chemicals, Inc. Deposition of silicon dioxide and silicon oxynitride films using azidosilane sources
US5468670A (en) 1993-07-14 1995-11-21 Hyundai Electronics Industries Co., Ltd. Method for fabricating a semiconductor memory device having a stacked capacitor cell
JPH0710935U (ja) 1993-07-24 1995-02-14 ヤマハ株式会社 縦型熱処理炉
AU7221294A (en) 1993-07-30 1995-02-28 Semitool, Inc. Methods for processing semiconductors to reduce surface particles
JPH0750234A (ja) * 1993-08-04 1995-02-21 Komatsu Electron Metals Co Ltd 半導体ウェーハ製造装置および製造方法
JPH0786271A (ja) 1993-09-17 1995-03-31 Fujitsu Ltd シリコン酸化膜の作製方法
US5777300A (en) 1993-11-19 1998-07-07 Tokyo Electron Kabushiki Kaisha Processing furnace for oxidizing objects
JPH07162002A (ja) * 1993-12-06 1995-06-23 Sharp Corp 半導体膜の製造方法及び薄膜トランジスタの製造方法
JP2663923B2 (ja) * 1995-06-15 1997-10-15 日本電気株式会社 Ｓｏｉ基板の製造方法
JPH0916925A (ja) 1995-06-28 1997-01-17 Yamaha Corp 誘導型・ｍｒ型複合磁気ヘッドおよびその製造方法
US5862057A (en) * 1996-09-06 1999-01-19 Applied Materials, Inc. Method and apparatus for tuning a process recipe to target dopant concentrations in a doped layer
JP3389022B2 (ja) * 1996-09-27 2003-03-24 シャープ株式会社 半導体装置
JPH10223579A (ja) * 1997-02-13 1998-08-21 Toshiba Corp 基板の平坦化方法及びその装置
US5851892A (en) 1997-05-07 1998-12-22 Cypress Semiconductor Corp. Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage
AU8036898A (en) * 1997-06-19 1999-01-04 Asahi Kasei Kogyo Kabushiki Kaisha Soi substrate and process for preparing the same, and semiconductor device and process for preparing the same
US6100132A (en) * 1997-06-30 2000-08-08 Kabushiki Kaisha Toshiba Method of deforming a trench by a thermal treatment
JP3413174B2 (ja) * 1997-07-11 2003-06-03 アプライド マテリアルズ インコーポレイテッド Ｉｎ−ｓｉｔｕ蒸気生成方法及び装置
US6037273A (en) 1997-07-11 2000-03-14 Applied Materials, Inc. Method and apparatus for insitu vapor generation
US6306727B1 (en) * 1997-08-18 2001-10-23 Micron Technology, Inc. Advanced isolation process for large memory arrays
JP3959536B2 (ja) * 1997-08-19 2007-08-15 石川島播磨重工業株式会社 半導体膜の成形方法及び半導体基板の製造方法
US6265286B1 (en) 1997-11-17 2001-07-24 Texas Instruments Incorporated Planarization of LOCOS through recessed reoxidation techniques
US6475927B1 (en) 1998-02-02 2002-11-05 Micron Technology, Inc. Method of forming a semiconductor device
JPH11251599A (ja) 1998-03-06 1999-09-17 Toshiba Corp 薄膜半導体装置の製造方法
US6164816A (en) * 1998-08-14 2000-12-26 Applied Materials, Inc. Tuning a substrate temperature measurement system
CN1319252A (zh) * 1998-09-25 2001-10-24 旭化成株式会社 半导体衬底及其制造方法、和使用它的半导体器件及其制造方法
JP2000269157A (ja) * 1999-03-19 2000-09-29 Tokyo Electron Ltd 基板処理装置
JP2001060580A (ja) * 1999-08-20 2001-03-06 Sumitomo Metal Ind Ltd 半導体基板の製造方法
KR100335120B1 (ko) 1999-08-25 2002-05-04 박종섭 반도체 소자의 금속 배선 형성 방법
TW434793B (en) 2000-01-11 2001-05-16 Taiwan Semiconductor Mfg Process for producing shallow trench isolation of integrated circuit
US6492283B2 (en) * 2000-02-22 2002-12-10 Asm Microchemistry Oy Method of forming ultrathin oxide layer
JP2001345271A (ja) * 2000-05-31 2001-12-14 Shibaura Mechatronics Corp ウェハの加熱制御方法
JP2002033470A (ja) 2000-07-17 2002-01-31 Canon Inc 光電変換装置及びその製造方法
US6890450B2 (en) * 2001-02-02 2005-05-10 Intel Corporation Method of providing optical quality silicon surface
JP2002261286A (ja) * 2001-02-27 2002-09-13 Ind Technol Res Inst ポリシリコン薄膜トランジスタの信頼性を改善する製造方法
JP4843854B2 (ja) 2001-03-05 2011-12-21 住友電気工業株式会社 Ｍｏｓデバイス
JP2003017408A (ja) 2001-06-29 2003-01-17 Sanyo Electric Co Ltd 半導体膜、半導体膜の形成方法、半導体装置の製造方法
JP3941427B2 (ja) * 2001-07-16 2007-07-04 株式会社Ｓｕｍｃｏ 加熱装置及び加熱方法
US6927169B2 (en) * 2002-12-19 2005-08-09 Applied Materials Inc. Method and apparatus to improve thickness uniformity of surfaces for integrated device manufacturing

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160117346A (ko) * 2015-03-30 2016-10-10 소이텍 균일한 두께의 매립 절연층을 가지는 구조를 제작하기 위한 방법

Also Published As

Publication number Publication date
US6916744B2 (en) 2005-07-12
WO2004061932A9 (en) 2005-07-21
AU2003294681A1 (en) 2004-07-29
CN100447963C (zh) 2008-12-31
US20040121598A1 (en) 2004-06-24
WO2004061932A1 (en) 2004-07-22
EP1579491A1 (en) 2005-09-28
JP2006511963A (ja) 2006-04-06
JP4558505B2 (ja) 2010-10-06
CN1802733A (zh) 2006-07-12

Similar Documents

Publication Publication Date Title
US6916744B2 (en) Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile
US6927169B2 (en) Method and apparatus to improve thickness uniformity of surfaces for integrated device manufacturing
US7642171B2 (en) Multi-step anneal of thin films for film densification and improved gap-fill
US7105055B2 (en) In situ growth of oxide and silicon layers
KR101118462B1 (ko) 플라즈마 질화된 게이트 유전체 층에서 질소 프로파일을개선하기 위한 방법
US20030124873A1 (en) Method of annealing an oxide film
JP3413174B2 (ja) Ｉｎ−ｓｉｔｕ蒸気生成方法及び装置
US11993845B2 (en) High selectivity atomic layer deposition process
JP2009513000A (ja) 引張応力を有するシリコン酸窒化膜を形成する方法
JP6721695B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP2009533846A (ja) 膜緻密化及び改善されたギャップ充填のための薄膜の多段階アニール
KR102312827B1 (ko) 저-k 막들의 증착을 위한 방법들 및 장치
US20230377958A1 (en) Cluster processing system for forming a metal containing material
US20120252188A1 (en) Plasma processing method and device isolation method
US6592661B1 (en) Method for processing wafers in a semiconductor fabrication system
JP2004039990A (ja) 被処理体の酸化方法
WO1999035311A1 (en) In situ growth of oxide and silicon layers
US10128128B2 (en) Method of manufacturing semiconductor device having air gap between wirings for low dielectric constant
TWI463538B (zh) 用以處理半導體基板的方法、處理矽表面的方法以及系統
JPH0964025A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application