JP2002033470A - 光電変換装置及びその製造方法 - Google Patents
光電変換装置及びその製造方法Info
- Publication number
- JP2002033470A JP2002033470A JP2000216499A JP2000216499A JP2002033470A JP 2002033470 A JP2002033470 A JP 2002033470A JP 2000216499 A JP2000216499 A JP 2000216499A JP 2000216499 A JP2000216499 A JP 2000216499A JP 2002033470 A JP2002033470 A JP 2002033470A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- photoelectric conversion
- acid
- conversion device
- electric signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 半導体層を平坦化して、Ｃ−Ｖ特性を向上さ
せることを課題とする。 【解決手段】 光信号を電気信号に変換する光電変換部
と、変換された前記電気信号又は該電気信号に基づく信
号の読み出しをオン／オフするスイッチ部とを同一工程
で製造する光電変換装置の製造方法において、前記光電
変換部及び前記スイッチ部に各々備えられている半導体
層のうち、前記スイッチ部の半導体層を薄くする第１工
程と、薄くした前記半導体層の表面付近を酸化する第２
工程と、前記半導体層の酸化した部分を除去する第３工
程とを備えたことを特徴とする。
せることを課題とする。 【解決手段】 光信号を電気信号に変換する光電変換部
と、変換された前記電気信号又は該電気信号に基づく信
号の読み出しをオン／オフするスイッチ部とを同一工程
で製造する光電変換装置の製造方法において、前記光電
変換部及び前記スイッチ部に各々備えられている半導体
層のうち、前記スイッチ部の半導体層を薄くする第１工
程と、薄くした前記半導体層の表面付近を酸化する第２
工程と、前記半導体層の酸化した部分を除去する第３工
程とを備えたことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、光電変換装置の製
造方法に関し、特に、光電変換部とスイッチ部とを同一
工程で製造する光電変換装置の製造方法に関するもので
ある。
造方法に関し、特に、光電変換部とスイッチ部とを同一
工程で製造する光電変換装置の製造方法に関するもので
ある。
【０００２】
【従来の技術】図１は、従来の光電変換装置の画素部分
の模式的な断面図である。図１には、いわゆる逆スタガ
型の画素を１画素だけ示しているが、光電変換装置は、
実際には、図１に示すようなＴＦＴ部１０７と光電変換
部１０８とを複数有している。
の模式的な断面図である。図１には、いわゆる逆スタガ
型の画素を１画素だけ示しているが、光電変換装置は、
実際には、図１に示すようなＴＦＴ部１０７と光電変換
部１０８とを複数有している。
【０００３】従来の光電変換装置の製造方法について説
明する。まず、絶縁基板として例えばガラス基板１０１
上に、Ａｌ，Ｃｒ等のゲートメタル１０２をスパッタ法
等により成膜し、フォトリソ工程によりパターニング及
びエッチングを行う。そして、ＳｉＮ、ＳｉＯ2 等のゲ
ート絶縁膜１０３をシラン、アンモニア、水素、ＴＥＯ
Ｓ（テトラエトキシオルトシラン）等を原料ガスとする
プラズマＣＶＤ（Chemical Vapor Deposition）法によ
り形成する。
明する。まず、絶縁基板として例えばガラス基板１０１
上に、Ａｌ，Ｃｒ等のゲートメタル１０２をスパッタ法
等により成膜し、フォトリソ工程によりパターニング及
びエッチングを行う。そして、ＳｉＮ、ＳｉＯ2 等のゲ
ート絶縁膜１０３をシラン、アンモニア、水素、ＴＥＯ
Ｓ（テトラエトキシオルトシラン）等を原料ガスとする
プラズマＣＶＤ（Chemical Vapor Deposition）法によ
り形成する。
【０００４】その後、アモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）を用いた半導体層（Ｉ層）１０４をシラン及び
水素を原料ガスとするプラズマＣＶＤ法により連続成膜
する。この時、光を十分な電気信号に変換できるよう
に、半導体層１０４は例えば、４０００Ａ〜１００００
Ａ程度の厚さで成膜する必要がある。
ｉ：Ｈ）を用いた半導体層（Ｉ層）１０４をシラン及び
水素を原料ガスとするプラズマＣＶＤ法により連続成膜
する。この時、光を十分な電気信号に変換できるよう
に、半導体層１０４は例えば、４０００Ａ〜１００００
Ａ程度の厚さで成膜する必要がある。
【０００５】しかし、半導体層１０４を厚くすると、Ｔ
ＦＴ部１０７にとってはオン電流が小さくなる原因とな
り、ＴＦＴ特性を劣化させるため、ＴＦＴ部１０７の半
導体層１０４をドライエッチング等により薄膜化する。
薄膜化した半導体層１０４’を形成する。半導体層１０
４’の厚さとしては、たとえば５００Ａ〜３０００Ａが
好ましい。この時、ドライエッチングの条件としては、
たとえばＣＦ4 ５．３ｓｃｃｍ、圧力６．５Ｐａ、ＲＦ
パワー３５０Ｗを用いている。また、十分な接合特性を
得るために、プラズマまたは、弗酸による表面処理を行
う。
ＦＴ部１０７にとってはオン電流が小さくなる原因とな
り、ＴＦＴ特性を劣化させるため、ＴＦＴ部１０７の半
導体層１０４をドライエッチング等により薄膜化する。
薄膜化した半導体層１０４’を形成する。半導体層１０
４’の厚さとしては、たとえば５００Ａ〜３０００Ａが
好ましい。この時、ドライエッチングの条件としては、
たとえばＣＦ4 ５．３ｓｃｃｍ、圧力６．５Ｐａ、ＲＦ
パワー３５０Ｗを用いている。また、十分な接合特性を
得るために、プラズマまたは、弗酸による表面処理を行
う。
【０００６】つぎに、プラズマＣＶＤ法によりオーミッ
クコンタクト層（ｎ+層）１０５を形成する。オーミッ
クコンタクト層１０５としては、成膜中にホスフィン
（ＰＨ 3 ）等をドーピングガスとして導入し、シラン及
び水素を原料ガスとして作られるアモルファスシリコン
や微結晶シリコンを用いている。
クコンタクト層（ｎ+層）１０５を形成する。オーミッ
クコンタクト層１０５としては、成膜中にホスフィン
（ＰＨ 3 ）等をドーピングガスとして導入し、シラン及
び水素を原料ガスとして作られるアモルファスシリコン
や微結晶シリコンを用いている。
【０００７】そして、スパッタ法によりＡｌ，Ｃｒ等の
配線メタルを成膜し、配線メタルをエッチングすること
によりソース電極１０９、ドレイン電極１０６、信号線
（図示せず）、駆動配線１１０を形成する。信号線は、
ドレイン電極１０６に接続している。
配線メタルを成膜し、配線メタルをエッチングすること
によりソース電極１０９、ドレイン電極１０６、信号線
（図示せず）、駆動配線１１０を形成する。信号線は、
ドレイン電極１０６に接続している。
【０００８】
【発明が解決しようとする課題】しかし、従来の技術で
は、プラズマ又は、弗酸によって表面処理を行っていた
が、この工程では半導体層の表面に形成されてしまうＳ
ｉＯ2などの自然酸化膜を除去することができても、半
導体層側を除去することができないため、半導体層を十
分に平坦化することができない。そのため、表面処理工
程によっても、所要の接合特性を得られない場合があっ
た。
は、プラズマ又は、弗酸によって表面処理を行っていた
が、この工程では半導体層の表面に形成されてしまうＳ
ｉＯ2などの自然酸化膜を除去することができても、半
導体層側を除去することができないため、半導体層を十
分に平坦化することができない。そのため、表面処理工
程によっても、所要の接合特性を得られない場合があっ
た。
【０００９】また、特にドライエッチング等によりＴＦ
Ｔ部の半導体層を薄膜化した後には、エッチングの残渣
であるポリマー（ＣＦｘ）等がＴＦＴ部の表面に残留す
る場合があるが、従来の表面処理ではこれを除去するこ
とが困難である。
Ｔ部の半導体層を薄膜化した後には、エッチングの残渣
であるポリマー（ＣＦｘ）等がＴＦＴ部の表面に残留す
る場合があるが、従来の表面処理ではこれを除去するこ
とが困難である。
【００１０】図３は、従来の技術によって製造された光
電変換装置の印加電圧と接合容量との関係（Ｃ−Ｖ特
性）を示すグラフである。ここでは、ゲート絶縁膜の厚
さを２８００Å、半導体層の厚さを６０００Åとし、こ
の半導体層をドライエッチングにより３０００Åまで薄
くした場合のＣ−Ｖ特性を示している。
電変換装置の印加電圧と接合容量との関係（Ｃ−Ｖ特
性）を示すグラフである。ここでは、ゲート絶縁膜の厚
さを２８００Å、半導体層の厚さを６０００Åとし、こ
の半導体層をドライエッチングにより３０００Åまで薄
くした場合のＣ−Ｖ特性を示している。
【００１１】図３に示すように、従来の技術によると、
負の電圧を印加したときには、６００ｐＦ程度の接合容
量が得られ、正の電圧を印加したときには、７００ｐＦ
程度の接合容量が得られる場合がある。
負の電圧を印加したときには、６００ｐＦ程度の接合容
量が得られ、正の電圧を印加したときには、７００ｐＦ
程度の接合容量が得られる場合がある。
【００１２】ところで、ゲート絶縁膜の比誘電率を６、
半導体層の比誘電率を１２、真空中の誘電率８．８６×
１０-12Ｆ／ｍ、電極面積を５．２×１０-6ｃｍ2として
容量を計算すると、印加電圧がプラス側の時には９９３
ｐＦ、マイナス側の時には６４６ｐＦとなる。
半導体層の比誘電率を１２、真空中の誘電率８．８６×
１０-12Ｆ／ｍ、電極面積を５．２×１０-6ｃｍ2として
容量を計算すると、印加電圧がプラス側の時には９９３
ｐＦ、マイナス側の時には６４６ｐＦとなる。
【００１３】印加電圧がマイナス側では、計算値に近い
値が得られているのに対して、印加電圧がプラス側で
は,理想的には９９３ｐＦまで容量が得られなければな
らないが、従来の表面処理方法では約７００ｐＦであ
り、上記のように、所要の接合特性を得られない場合が
ある。
値が得られているのに対して、印加電圧がプラス側で
は,理想的には９９３ｐＦまで容量が得られなければな
らないが、従来の表面処理方法では約７００ｐＦであ
り、上記のように、所要の接合特性を得られない場合が
ある。
【００１４】そこで、本発明は、半導体層を平坦化し
て、Ｃ−Ｖ特性を向上させることを課題とする。
て、Ｃ−Ｖ特性を向上させることを課題とする。
【００１５】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、光信号を電気信号に変換する光電変換部
と、変換された前記電気信号又は該電気信号に基づく信
号の読み出しをオン／オフするスイッチ部とを同一工程
で製造する光電変換装置の製造方法において、前記光電
変換部及び前記スイッチ部に各々備えられている半導体
層のうち、前記スイッチ部の半導体層を薄くする第１工
程と、薄くした前記半導体層の表面付近を酸化する第２
工程と、前記半導体層の酸化した部分を除去する第３工
程とを備えたことを特徴とする。
に、本発明は、光信号を電気信号に変換する光電変換部
と、変換された前記電気信号又は該電気信号に基づく信
号の読み出しをオン／オフするスイッチ部とを同一工程
で製造する光電変換装置の製造方法において、前記光電
変換部及び前記スイッチ部に各々備えられている半導体
層のうち、前記スイッチ部の半導体層を薄くする第１工
程と、薄くした前記半導体層の表面付近を酸化する第２
工程と、前記半導体層の酸化した部分を除去する第３工
程とを備えたことを特徴とする。
【００１６】すなわち、本発明は、半導体層の表面に形
成された酸化膜を、弗酸等を用いて除去する前に、酸化
膜を含む半導体層の表面を酸化させて、酸化させた部分
を酸化膜と共に弗酸等によって除去することによって、
半導体層を平坦化する。
成された酸化膜を、弗酸等を用いて除去する前に、酸化
膜を含む半導体層の表面を酸化させて、酸化させた部分
を酸化膜と共に弗酸等によって除去することによって、
半導体層を平坦化する。
【００１７】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を用いて説明する。
て、図面を用いて説明する。
【００１８】（光電変換装置の構成）図１は、本実施形
態の光電変換装置の断面図である。図１には、絶縁基板
であるところの例えばガラス基板１０１と、Ａｌ，Ｃｒ
等のゲートメタル１０２と、ＳｉＮ、ＳｉＯ2 等のゲー
ト絶縁膜１０３と、アモルファスシリコン（ａ−Ｓｉ：
Ｈ）を用いた半導体層（Ｉ層）１０４と、スイッチ部で
あるところのＴＦＴ部１０７と、光電変換部１０８と、
アモルファスシリコンや微結晶シリコンなどのオーミッ
クコンタクト層（ｎ+層）１０５と、ソース電極１０９
と、ドレイン電極１０６と、駆動配線１１０とを示して
いる。
態の光電変換装置の断面図である。図１には、絶縁基板
であるところの例えばガラス基板１０１と、Ａｌ，Ｃｒ
等のゲートメタル１０２と、ＳｉＮ、ＳｉＯ2 等のゲー
ト絶縁膜１０３と、アモルファスシリコン（ａ−Ｓｉ：
Ｈ）を用いた半導体層（Ｉ層）１０４と、スイッチ部で
あるところのＴＦＴ部１０７と、光電変換部１０８と、
アモルファスシリコンや微結晶シリコンなどのオーミッ
クコンタクト層（ｎ+層）１０５と、ソース電極１０９
と、ドレイン電極１０６と、駆動配線１１０とを示して
いる。
【００１９】なお、光信号は光電変換部１０８で電気信
号に変換され、スイッチ部１０７が駆動配線１１０を通
じて出力される信号によってオンされると、電気信号又
はこの電気信号によって制御される信号が外部の処理回
路など読み出される。
号に変換され、スイッチ部１０７が駆動配線１１０を通
じて出力される信号によってオンされると、電気信号又
はこの電気信号によって制御される信号が外部の処理回
路など読み出される。
【００２０】（光電変換装置の製造工程）図１に示す光
電変換装置は、絶縁基板として例えばガラス基板１０１
上に、Ａｌ，Ｃｒ等のゲートメタル１０２をスパッタ法
等により成膜し、フォトリソ工程によりパターニング及
びエッチングを行う。そして、ＳｉＮ、ＳｉＯ2 等のゲ
ート絶縁膜１０３をシラン、アンモニア、水素、ＴＥＯ
Ｓ（テトラエトキシオルトシラン）等を原料ガスとする
プラズマＣＶＤ（Chemical Vapor Deposition）法によ
り形成する。
電変換装置は、絶縁基板として例えばガラス基板１０１
上に、Ａｌ，Ｃｒ等のゲートメタル１０２をスパッタ法
等により成膜し、フォトリソ工程によりパターニング及
びエッチングを行う。そして、ＳｉＮ、ＳｉＯ2 等のゲ
ート絶縁膜１０３をシラン、アンモニア、水素、ＴＥＯ
Ｓ（テトラエトキシオルトシラン）等を原料ガスとする
プラズマＣＶＤ（Chemical Vapor Deposition）法によ
り形成する。
【００２１】その後、アモルファスシリコン（ａ−Ｓ
ｉ：Ｈ）を用いた半導体層（Ｉ層）１０４をシラン及び
水素を原料ガスとするプラズマＣＶＤ法により連続成膜
する。この時、光を十分な電気信号に変換できるよう
に、半導体層１０４は例えば、４０００Ａ〜１００００
Ａ程度の厚さで成膜する必要がある。
ｉ：Ｈ）を用いた半導体層（Ｉ層）１０４をシラン及び
水素を原料ガスとするプラズマＣＶＤ法により連続成膜
する。この時、光を十分な電気信号に変換できるよう
に、半導体層１０４は例えば、４０００Ａ〜１００００
Ａ程度の厚さで成膜する必要がある。
【００２２】しかし、半導体層１０４を厚くすると、Ｔ
ＦＴ部１０７にとってはオン電流が小さくなる原因とな
り、ＴＦＴ特性を劣化させるため、ＴＦＴ部１０７の半
導体層１０４をドライエッチング等により薄膜化する。
薄膜化した半導体層１０４’を形成する。半導体層１０
４’の厚さとしては、たとえば５００Ａ〜３０００Ａが
好ましい。この時、ドライエッチングの条件としては、
たとえばＣＦ4 ５．３ｓｃｃｍ、圧力６．５Ｐａ、ＲＦ
パワー３５０Ｗを用いている。
ＦＴ部１０７にとってはオン電流が小さくなる原因とな
り、ＴＦＴ特性を劣化させるため、ＴＦＴ部１０７の半
導体層１０４をドライエッチング等により薄膜化する。
薄膜化した半導体層１０４’を形成する。半導体層１０
４’の厚さとしては、たとえば５００Ａ〜３０００Ａが
好ましい。この時、ドライエッチングの条件としては、
たとえばＣＦ4 ５．３ｓｃｃｍ、圧力６．５Ｐａ、ＲＦ
パワー３５０Ｗを用いている。
【００２３】つづいて、過酸化水素などのように、半導
体層１０４を酸化させるような物質を用いて、半導体層
１０４の表面を酸化させる。過酸化水素は、５％程度の
水溶液を用いる。このとき、たとえば半導体層１０４の
表面に自然酸化膜が２０〜３０Å形成されているときに
は、自然酸化膜の下部の半導体層１０４をたとえば２０
〜３０Å酸化する。
体層１０４を酸化させるような物質を用いて、半導体層
１０４の表面を酸化させる。過酸化水素は、５％程度の
水溶液を用いる。このとき、たとえば半導体層１０４の
表面に自然酸化膜が２０〜３０Å形成されているときに
は、自然酸化膜の下部の半導体層１０４をたとえば２０
〜３０Å酸化する。
【００２４】ちなみに、５％の過酸化水素水溶液を用い
て、４０℃で１０分の処理を行った場合には、正の電圧
を印加したときに得られる接合容量が８３０ｐＦとな
り、５０℃で１０分の処理を行った場合には、正の電圧
を印加したときに接合容量が９５０ｐＦ、６０℃で５分
以上処理を行った場合には、正の電圧を印加したときに
接合容量が１０００ｐＦとなる。
て、４０℃で１０分の処理を行った場合には、正の電圧
を印加したときに得られる接合容量が８３０ｐＦとな
り、５０℃で１０分の処理を行った場合には、正の電圧
を印加したときに接合容量が９５０ｐＦ、６０℃で５分
以上処理を行った場合には、正の電圧を印加したときに
接合容量が１０００ｐＦとなる。
【００２５】そして、十分な接合特性を得るために、弗
酸又はバッファード弗酸による表面処理を行う。弗酸を
用いる場合にはたとえば０．１％程度の水溶液で、室温
で１０〜１２０秒程度の処理を行う。また、バッファー
ド弗酸を用いる場合には、弗化アンモニウムＮＨ4Ｆ４
０％の水溶液と弗酸ＨＦ５０％の水溶液とを４：１〜
７：１程度で混合した混合液で、室温で１０〜１２０秒
程度の処理を行う。なお、混合液のｐＨ（ペーハー）を
調整するため、水酸化アンモニウムＮＨ4ＯＨを用いて
もよい。
酸又はバッファード弗酸による表面処理を行う。弗酸を
用いる場合にはたとえば０．１％程度の水溶液で、室温
で１０〜１２０秒程度の処理を行う。また、バッファー
ド弗酸を用いる場合には、弗化アンモニウムＮＨ4Ｆ４
０％の水溶液と弗酸ＨＦ５０％の水溶液とを４：１〜
７：１程度で混合した混合液で、室温で１０〜１２０秒
程度の処理を行う。なお、混合液のｐＨ（ペーハー）を
調整するため、水酸化アンモニウムＮＨ4ＯＨを用いて
もよい。
【００２６】つぎに、プラズマＣＶＤ法によりオーミッ
クコンタクト層（ｎ+層）１０５を形成する。オーミッ
クコンタクト層１０５としては、成膜中にホスフィン
（ＰＨ 3 ）等をドーピングガスとして導入し、シラン及
び水素を原料ガスとして作られるアモルファスシリコン
や微結晶シリコンを用いている。
クコンタクト層（ｎ+層）１０５を形成する。オーミッ
クコンタクト層１０５としては、成膜中にホスフィン
（ＰＨ 3 ）等をドーピングガスとして導入し、シラン及
び水素を原料ガスとして作られるアモルファスシリコン
や微結晶シリコンを用いている。
【００２７】そして、スパッタ法によりＡｌ，Ｃｒ等の
配線メタルを成膜し、配線メタルをエッチングすること
により、ソース電極１０９、ドレイン電極１０６、信号
線（図示せず）、駆動配線１１０を形成する。信号線
は、ドレイン電極１０６に接続している。
配線メタルを成膜し、配線メタルをエッチングすること
により、ソース電極１０９、ドレイン電極１０６、信号
線（図示せず）、駆動配線１１０を形成する。信号線
は、ドレイン電極１０６に接続している。
【００２８】以上、本実施形態では、酸化剤として過酸
化水素を用いた場合を例に説明したが、半導体層１０４
を酸化できればよいので、硝酸、硫酸、燐酸、またはこ
れらの酸化剤の混酸等を用いてもよい。また、半導体層
の表面処理に使用されるカルボン酸は、−ＣＯＯＨ基を
もつ化合物であり酢酸（ＣＨ3 ・ＣＯＯＨ）、ぎ酸（Ｈ
・ＣＯＯＨ）、安息香酸（Ｃ6 Ｈ5 ・ＣＯＯＨ）などが
用いられる。カルボン酸を用いる場合その他の成分とし
て、水やジメチルホルムアミドなどを含めてもよい。
化水素を用いた場合を例に説明したが、半導体層１０４
を酸化できればよいので、硝酸、硫酸、燐酸、またはこ
れらの酸化剤の混酸等を用いてもよい。また、半導体層
の表面処理に使用されるカルボン酸は、−ＣＯＯＨ基を
もつ化合物であり酢酸（ＣＨ3 ・ＣＯＯＨ）、ぎ酸（Ｈ
・ＣＯＯＨ）、安息香酸（Ｃ6 Ｈ5 ・ＣＯＯＨ）などが
用いられる。カルボン酸を用いる場合その他の成分とし
て、水やジメチルホルムアミドなどを含めてもよい。
【００２９】図２は、本実施形態によって製造した光電
変換装置の印加電圧と接合容量との関係（Ｃ−Ｖ特性）
を示すグラフである。図２（ａ）は、５％の過酸化水素
水溶液を用いて、４０℃で１０分の処理を行った場合の
グラフ、図２（ｂ）は、５０℃で１０分の処理を行った
場合のグラフ、図２（ｃ）は、６０℃で５分以上処理を
行った場合のグラフである。
変換装置の印加電圧と接合容量との関係（Ｃ−Ｖ特性）
を示すグラフである。図２（ａ）は、５％の過酸化水素
水溶液を用いて、４０℃で１０分の処理を行った場合の
グラフ、図２（ｂ）は、５０℃で１０分の処理を行った
場合のグラフ、図２（ｃ）は、６０℃で５分以上処理を
行った場合のグラフである。
【００３０】図２（ａ）〜図２（ｃ）に示すように、４
０℃で１０分の処理を行った場合には、正の電圧を印加
したときに得られる接合容量が８３０ｐＦとなり、５０
℃で１０分の処理を行った場合には、正の電圧を印加し
たときに接合容量が９５０ｐＦ、６０℃で５分以上処理
を行った場合には、正の電圧を印加したときに接合容量
が１０００ｐＦとなる。したがって、最も好ましい結果
は、６０℃で５分以上処理を行うことによって得られ
る。
０℃で１０分の処理を行った場合には、正の電圧を印加
したときに得られる接合容量が８３０ｐＦとなり、５０
℃で１０分の処理を行った場合には、正の電圧を印加し
たときに接合容量が９５０ｐＦ、６０℃で５分以上処理
を行った場合には、正の電圧を印加したときに接合容量
が１０００ｐＦとなる。したがって、最も好ましい結果
は、６０℃で５分以上処理を行うことによって得られ
る。
【００３１】
【発明の効果】以上説明したように、本発明は、光電変
換部及びスイッチ部に各々備えられている半導体層のう
ちスイッチ部の半導体層を薄くして、薄くした半導体層
の表面付近を酸化する。それから、半導体層の酸化した
部分を除去するため、半導体層を平坦にすることが可能
であり、Ｃ−Ｖ特性を向上することができる。
換部及びスイッチ部に各々備えられている半導体層のう
ちスイッチ部の半導体層を薄くして、薄くした半導体層
の表面付近を酸化する。それから、半導体層の酸化した
部分を除去するため、半導体層を平坦にすることが可能
であり、Ｃ−Ｖ特性を向上することができる。
【図１】本発明の実施形態の光電変換装置の模式的断面
図である。
図である。
【図２】本発明の実施形態によって製造した光電変換装
置のＣ−Ｖ特性を示すグラフである。
置のＣ−Ｖ特性を示すグラフである。
【図３】従来の光電変換装置のＣ−Ｖ特性を示すグラフ
である。
である。
１０１ 絶縁基板（ガラス基板） １０２ ゲートメタル １０３ ゲート絶縁膜 １０４ 半導体層 １０５ オーミックコンタクト層 １０６ ドレイン電極 １０７ ＴＦＴ部 １０８ 光電変換部 １０９ ソース電極 １１０ 駆動配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 31/10 Ｈ０１Ｌ 29/78 ６２７Ａ ５Ｆ１１０ Ｈ０４Ｎ 5/335 31/10 Ａ Ｆターム(参考） 4M118 AA10 AB10 BA05 CA14 CB06 CB14 EA01 FB13 FB18 5C024 CX41 CY47 GX06 HX35 HX50 5F004 AA14 DA01 DB01 FA07 FA08 5F043 AA11 BB27 DD01 DD15 DD30 GG10 5F049 MA02 MB04 MB05 NA15 NB05 PA14 RA06 5F110 AA18 BB09 DD02 EE03 EE04 EE44 FF02 FF03 FF30 GG02 GG15 GG24 GG25 GG45 HK03 HK04 HK09 HK15 HK16 HK21 HK25 HK33 HK35 QQ19
Claims (6)
- 【請求項１】 光信号を電気信号に変換する光電変換部
と、変換された前記電気信号又は該電気信号に基づく信
号の読み出しをオン／オフするスイッチ部とを同一工程
で製造する光電変換装置の製造方法において、 前記光電変換部及び前記スイッチ部に各々備えられてい
る半導体層のうち、前記スイッチ部の半導体層を薄くす
る第１工程と、 薄くした前記半導体層の表面付近を酸化する第２工程
と、 前記半導体層の酸化した部分を除去する第３工程とを備
えたことを特徴とする光電変換装置の製造方法。 - 【請求項２】 前記第２工程は、酸化剤を用いることに
よって、前記半導体の表面付近を酸化する工程であるこ
とを特徴とする請求項１に記載の光電変換装置の製造方
法。 - 【請求項３】 前記酸化剤は、硝酸、硫酸、過酸化水
素、燐酸、酢酸、蟻酸、カルボン酸の少なくとも１つを
含むことを特徴とする請求項２に記載の光電変換装置の
製造方法。 - 【請求項４】 前記第２工程によって酸化する前記表面
付近は、前記第３工程によって酸化した部分を除去した
後の半導体層の表面が平坦となるような厚さであること
を特徴とする請求項１から３のいずれか１項に記載の光
電変換装置の製造方法。 - 【請求項５】 前記第３工程は、弗化物を用いることに
よって、前記酸化した部分を除去する工程であることを
特徴とする請求項１から４のいずれか１項に記載の光電
変換装置の製造方法。 - 【請求項６】 前記弗化物は、弗酸又はバッファード弗
酸であることを特徴とする請求項５に記載の光電変換装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000216499A JP2002033470A (ja) | 2000-07-17 | 2000-07-17 | 光電変換装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000216499A JP2002033470A (ja) | 2000-07-17 | 2000-07-17 | 光電変換装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002033470A true JP2002033470A (ja) | 2002-01-31 |
Family
ID=18711758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000216499A Pending JP2002033470A (ja) | 2000-07-17 | 2000-07-17 | 光電変換装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002033470A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004061932A1 (en) * | 2002-12-19 | 2004-07-22 | Applied Materials, Inc. | Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile |
-
2000
- 2000-07-17 JP JP2000216499A patent/JP2002033470A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004061932A1 (en) * | 2002-12-19 | 2004-07-22 | Applied Materials, Inc. | Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile |
| US6916744B2 (en) | 2002-12-19 | 2005-07-12 | Applied Materials, Inc. | Method and apparatus for planarization of a material by growing a sacrificial film with customized thickness profile |
| CN100447963C (zh) * | 2002-12-19 | 2008-12-31 | 应用材料有限公司 | 通过生长具有定制的厚度分布的牺牲膜层而进行材料平面化的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6133093A (en) | Method for forming an integrated circuit | |
| JPH0621018A (ja) | ドライエッチング方法 | |
| JP2008153635A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JP2010045204A (ja) | 半導体基板、半導体装置およびその製造方法 | |
| JPH0574803A (ja) | 半導体装置の製造方法 | |
| JP3228230B2 (ja) | 半導体装置の製造方法 | |
| WO1996039718A1 (fr) | Dispositif a semi-conducteurs et son procede de fabrication | |
| JP2000091570A (ja) | 半導体装置の製造方法 | |
| US6180535B1 (en) | Approach to the spacer etch process for CMOS image sensor | |
| KR20010098549A (ko) | 반도체장치 및 그의 제조방법 | |
| JP4358556B2 (ja) | 半導体装置の製造方法 | |
| JP2002033470A (ja) | 光電変換装置及びその製造方法 | |
| JP3295178B2 (ja) | 半導体装置の製造方法 | |
| WO2013073671A1 (ja) | 半導体装置及びその製造方法 | |
| CN100442445C (zh) | 制作栅极与蚀刻导电层的方法 | |
| KR100258228B1 (ko) | 게터링 단계를 갖는 반도체 장치의 제조방법 | |
| US6573141B1 (en) | In-situ etch and pre-clean for high quality thin oxides | |
| KR100300046B1 (ko) | 반도체소자의제조방법 | |
| US6727166B1 (en) | Removal of silicon oxynitride material using a wet chemical process after gate etch processing | |
| JPH09260609A (ja) | 半導体記憶装置の製造方法 | |
| JP4101130B2 (ja) | 半導体装置の製造方法 | |
| JPH05121656A (ja) | 半導体装置の製造方法 | |
| JPH0196950A (ja) | 半導体装置の製造方法 | |
| JP4511101B2 (ja) | 半導体装置の製造方法 | |
| KR100244790B1 (ko) | 반도체 소자의 제조방법 |