KR20050055782A - 이미지 센서 장치 - Google Patents

이미지 센서 장치 Download PDF

Info

Publication number
KR20050055782A
KR20050055782A KR1020057007006A KR20057007006A KR20050055782A KR 20050055782 A KR20050055782 A KR 20050055782A KR 1020057007006 A KR1020057007006 A KR 1020057007006A KR 20057007006 A KR20057007006 A KR 20057007006A KR 20050055782 A KR20050055782 A KR 20050055782A
Authority
KR
South Korea
Prior art keywords
circuit board
wall
thickness
layer
cover
Prior art date
Application number
KR1020057007006A
Other languages
English (en)
Other versions
KR101118774B1 (ko
Inventor
치 셍 풍
콕 와이 무이
킨 헹 탄
란 주 탄
Original Assignee
프리스케일 세미컨덕터, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프리스케일 세미컨덕터, 인크. filed Critical 프리스케일 세미컨덕터, 인크.
Publication of KR20050055782A publication Critical patent/KR20050055782A/ko
Application granted granted Critical
Publication of KR101118774B1 publication Critical patent/KR101118774B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

이미지 센서 장치가 전체 장치 높이가 0.1㎜보다 작도록 매우 얇은 기판을 이용하여 제조된다. 이러한 이미지 센서는 제 1 및 제 2 대향면을 구비하는 플렉시블 회로 기판을 포함하며, 제 1 대향면은 중심 영역과, 접합 패드를 포함하는 외곽의 접합 패드 영역을 구비한다. 센서 집적 회로(IC)가 회로 기판의 제 1 면의 중심 영역에 부착된다. 이러한 IC는 활성 영역과, 접합 패드를 포함하는 주변 접합 패드 영역을 구비한다. 배선이 각각의 IC 접합 패드 및 상응하는 회로 기판 접합 패드에 배선접합되어 IC와 회로 기판을 전기적으로 접속한다. 스텝(step)을 가지는 제 1 단부와 제 2 단부를 가지는 벽은 제 2 단부를 플렉시블 회로 기판의 제 1 면의 외곽 접합 패드 영역을 넘어 외곽부에 부착시킨다. 벽은 적어도 부분적으로 센서 집적 회로를 둘러싼다. 광이 커버를 통과하여 IC 활성 영역에 도달하도록 IC 위에 투명 커버가 위치한다. 커버의 대향하는 예지는 벽의 스텝 내에 고정된다. 땜납 볼이 회로 기판의 제 2 면에 부착된다. 회로 기판은 땜납 볼과 회로 기판의 제 1 면상의 접합 패드 사이에 전기적 상호접속을 제공한다.

Description

이미지 센서 장치{IMAGE SENSOR DEVICE}
본 발명은 전반적으로 전기 컴포넌트의 패키징에 관한 것으로, 보다 구체적으로 이미징 센싱 회로의 패키징 방법에 관한 것이다.
보다 작은 산업용 제품과, 디지털 카메라, 캠코더, 오디오 플레이어 등과 같은 가전 제품에 대한 요구가 꾸준히 있어 왔다. 이러한 소형화 및 증가된 기능성은 반도체 회로 및 웨이퍼의 설계 및 제조에서의 진보의 혜택을 받은 것이다. 전자 제품에서 광(optical) 및 이미지 센서 이용 또한 현저히 증가되었다. 현재, 모든 이용가능한 광 및 이미지 센서는 세라믹 또는 유기 기판과 같은 통상적인, 고정 기초 캐리어로 패키징된다. 고정 유기 기판은 통상적으로 BT(bismaleimide-triazine) 수지, 세라믹 또는 FR-4로부터 제조된다.
예컨대, 미국 특허 번호 6,268,231호는 플라스틱 기초 구조, 기초 구조상에 탑재된 플렉시블(flexible) 플라스틱 회로 보드, 회로 보드상에 탑재된 플라스틱 림(rim), 회로 보드상에, 그리고 림 내부에 탑재된 CCD 센서 및 림 상에 탑재된 유리 커버를 가지는 CCD 패키지를 개시한다. CCD 센서는 회로 기판상에 배선접합된다. 유리 커버에 더하여, 플라스틱 기초 구조, 회로 보드 및 가장자리는 비교적 두꺼운 패키지를 이룬다. 미국 특허 번호 6,034,429호, 6,268,654호 및 6,143,588호는 BT 기판의 제 1 면상에 탑재되어 배선접합된 IC 다이와, IC 다이 근처에서 변하는 방식으로 형성되는 비드(bead) 또는 댐(dam), 비드에 부착되는 유리 리드(glass lid) 및 BT 기판의 제 2 면상에 부착되는 땜납 볼을 포함하는 CCD 패키지에 대하여 개시하고 있다. 이들 패키지 모두는 비교적 두껍다. 따라서, 보다 뛰어난 기능이 새로운 전자 장치에 구현될 수 있도록 하기 위해서는, 이미지 센서의 패키지 사이즈는 줄어들었지만, 보다 저렴한 비용 및 보다 작은 패키지 밑넓이 및 높이가 중요하기 때문에 여전히 개선의 여지가 있다.
상기된 사항과 본 발명의 상세한 설명은 첨부된 도면을 참조하여 읽혀질 때에 보다 잘 이해될 것이다. 본 발명을 설명하기 위하여, 바람직한 실시예의 도면이 도시되어 있다. 그러나, 본 발명이 도시된 도면과 정확히 같은 장치 및 수단으로 한정되는 것은 아님을 이해하여야 할 것이다.
도 1은 본 발명의 제 1 실시예에 따른 광 센서 장치의 확대 단면도.
도 2는 본 발명의 제 2 실시예에 따른 광 센서 장치의 확대 단면도.
도 3은 본 발명의 이미지 센서의 기판의 확대 단면도.
도 4는 본 발명의 이미지 센서 장치의 투명 커버의 일 실시예의 확대 측면도.
도 5는 분리(singulation)전의 도 1의 2개의 이미지 센서 장치의 확대 단면도.
도 6은 분리전의 도 1의 2개의 이미지 센서 장치의 확대 단면도.
도 7 내지 10은 본 발명의이미지 센서 장치의 다른 실시예의 확대 단면도.
도 11a 내지 11g는 본 발명의 이미지 센서 장치의 형성을 나타내는 확대 단면도.
첨부된 도면과 관련하여 기술되는 본 발명의 상세한 설명은 본 발명의 바람직한 실시예를 기술하기 위한 것이며, 본 발명이 실시될 수 있는 유일한 형태를 나타내는 것은 아니다. 본 발명의 기술적 사상 및 범위내에 포함되는 상이한 실시예들에 의해서 동일하거나 등가인 기능이 달성될 수 있음을 이해하여야 할 것이다.
도면에서의 몇몇 치수는 용이한 설명을 위하여 확대되었으며, 도면의 요소들은 반드시 정확한 비율을 가지는 것은 아니다. 그러나, 본 발명의 기술 분야의 당업자는 이러한 세부사항에 대하여 용이하게 이해할 수 있을 것이다. 도면에서, 동일한 요소를 나타내는 데에 동일한 참조부호가 이용되었다.
본 발명은 전체 장치의 높이가 약 1.0㎜ 미만이 되도록 매우 얇은 기판을 이용하여 제조된 이미지 센서 장치를 제공한다. 일 실시예에서, 본 발명은 제 1 및 제 2 대향면을 구비하는 플렉시블 회로 기판을 포함하는 이미지 센서를 제공하는데, 제 1 면은 중심 영역과, 접합 패드를 포함하는 외곽의 접합 패드 영역을 구비한다. 회로 기판의 제 1 면의 중심 영역에는 센서 집적 회로(IC)가 부착된다. IC는 활성 영역 및 접합 패드를 포함하는 주변 접합 패드 영역을 가진다. 배선이 IC 접합 패드와 상응하는 회로 기판 접합 패드에 배선접합되어 IC와 회로 기판을 전기적으로 접속한다. 스텝을 가지는 제 1 단부와 제 2 단부를 구비하는 벽은 플렉시블 회로 기판의 제 1 면의 외곽 접합 패드 영역 너머 외곽부에 부착되는 제 2 단부를 가진다. 이러한 벽은 적어도 부분적으로 집적 회로를 둘러싼다. 광이 커버를 지나 IC 활성 영역 상으로 통과할 수 있도록 투명 커버가 IC 위에 배치된다. 커버의 대향 에지는 벽의 스텝내에 고정된다. 땜납 볼이 회로 기판의 제 2 면에 부착된다. 회로 기판은 땜납 볼과 회로 기판의 제 1 면상의 접합 패드 사이에 전기적인 상호접속을 제공한다.
다른 실시예에서, 본 발명은 제 1 및 제 2 대향 면을 구비하는 플렉시블 회로 기판을 포함하는 이미지 센서 장치를 제공하며, 제 1 면은 중심 영역과, 접합 패드를 포함하는 외곽의 접합 패드 영역을 구비한다. 센서 집적 회로(IC)가 회로 기판의 제 1 면의 중심 영역에 부착된다. IC는 활성 영역과 접합 패드를 포함하는 주변 접합 패드 영역을 가진다. 다수의 배선이 각각의 IC 접합 패드와 상응하는 회로 기판 접합 패드에 배선접합되어 IC와 회로 기판을 전기적으로 접속한다. 벽이 플렉시블 회로 기판의 제 1 면의 외곽 접합 패드 영역 너머 외곽부에 부착된다. 벽은 적어도 부분적으로 센서 집적 회로를 둘러싼다. 광이 커버를 통해서 IC 활성 영역 상으로 통과될 수 있도록 투명 커버가 센서 집적 회로 위에 배치된다. 회로 기판은 상면 및 하면을 가지며 두께가 약 50㎛인 폴리이미드 층과, 약 12㎛의 두께를 가지며 폴리 이미드 층의 상면에 놓이는 접착층과, 약 12 내지 약 30 ㎛의 두께를 가지며 접착층에 놓이는 도전성 트레이스 층(conductive trace layer)과, 약 30㎛의 두께를 가지며 도전성 트레이스 층 상에 놓이는 마스크층을 포함한다. 마스크층의 상면은 회로 기판의 제 1 면을 형성하고, 폴리이미드 층의 하면은 회로 기판의 제 2 면을 형성한다.
또 다른 실시예에서, 본 발명은 아래의 단계를 포함하는 이미지 센서 장치의 제조 방법을 제공한다.
약 50㎛의 두께를 가지는 폴리이미드 층과, 약 12㎛의 두께를 가지며 폴리이미드 층의 제 1 면위에 놓이는 접착층과, 약 12 내지 약 30㎛사이의 두께를 가지며 접착층 위에 놓이는 도전성 금속 트레이스 층과, 약 30㎛의 두께를 가지며 도전성 금속 트레이스 층 위에 놓이는 땜납 마스크 층을 포함하는 다층 회로 기판을 제공하는 단계와,
회로 기판의 외곽 지름을 따라서 벽을 형성하는 단계와,
센서 집적 회로(IC)를 벽내의 회로 기판에 부착하는 단계- IC는 중심 활성 영역과 접합 패드를 포함하는 주변 접합 패드 영역을 포함함-와,
배선접합을 통해서 배선을 IC의 접합 패드와 회로 기판의 상응하는 접합 패드에 전기적으로 접속하는 단계와,
커버가 IC 위에 놓이도록 투명 커버를 벽에 부착하는 단계- 광이 커버를 통해서 IC 활성 영역상으로 통과됨 -와,
땜납 볼을 폴리이미드 층의, 제 1 면과 대향하는 제 2 면에 부착시키는 단계- 회로 기판은 땜납 볼과 배선 사이에 전기적인 상호 접속을 제공하며, 이미지 센서 장치는 약 1.3㎜ 미만의 높이를 가짐 -.
다른 실시예에서, 본 발명은 아래의 단계를 포함하는 다수의 이미지 센서를 제조하는 방법을 제공한다.
약 50㎛의 두께를 가지는 폴리이미드 층과, 약 12㎛의 두께를 가지며 폴리이미드 등의 제 1 면상에 놓이는 접착층과, 약 12㎛에서 약 30㎛ 사이의 두께를 가지며 접착층위에 놓이는 도전성 금속 트레이스 층과, 약 30㎛의 두께를 가지며 도전성 금속 트레이스 층위에 놓이는 땜납 마스크 층을 포함하는 다층 회로 기판을 제공하는 단계와,
간격을 두고서 다수의 센서 집적 회로를 회로 기판에 부착하는 단계- 각각의 집적 회로는 중심 영역과 접합 패드를 포함하는 주변 접합 패드 영역을 가짐 -와,
배선접합을 통해서 배선을 집적 회로의 접합 패드와 회로 기판의 상응하는 접합 패드에 전기적으로 접속하는 단계와,
각각의 집적 회로 근처의 회로 기판상에 벽을 형성하는 단계와,
커버가 모든 집적 회로 위로 연장하도록 벽에 투명 커버를 부착하는 단계- 광이 커버를 통하여 집적 회로 활성 영역으로 통과됨 -와,
땜납 볼을 제 1 명에 대향하는 폴리이미드 층의 제 2 면에 부착하는 단계- 회로 기판은 땜납 볼과 배선 사이에 전기적 상호접속을 제공함 -와,
덮여진 집적 회로를 벽에서 분리하고, 개별적인 이미지 센서 장치를 형성하는 단계- 이미지 센서 장치는 약 1.3㎜미만의 높이를 가짐 -.
이제 도 1을 참조하면, 본 발명에 따르는 광 센서 장치(10)의 확대 단면도가 도시된다. 이미지 센서 장치(10)는 플렉시블 회로 기판(12), 회로 기판(12)에 부착되는 센서 집적 회로(IC)(14), IC(14)를 기판(12)에 전기적으로 접속하는 다수의 배선(16), 외곽 단부에 형성되는 스텝 또는 노치(20)를 구비하는 벽 및 센서 IC(14) 위에 위치하는 투명 커버(22)를 포함한다. 커버(22)의 에지는 벽(18)의 스텝(20)내에서, 예컨대 접착제로 고정된다. 이미지 센서 장치(10)는 회로 기판(12)의 바닥 또는 밑면에 부착되는 땜납 볼(24)을 더 포함한다. 회로 기판(12)은 땜납 볼(24)과 IC(14)사이에 전기적 상호접속을 제공한다. 땜납 볼(24)은 센서 장치(10)가 다른 전기 장치들 및 회로들(도시되지 않음)에 접속될 수 있도록 한다.
이제 도 2를 참조하면, 본 발명의 제 2 실시예에 따르는 광 센서 장치(26)의 확대 단면도가 도시되어 있다. 센서 장치(26)는 플렉시블 회로 기판(12)과, 회로 기판(12)에 부착되는 센서 집적 회로(IC)(14)와, IC(14)를 기판(12)에 전기적으로 접속하는 다수의 배선(16)과, IC(14)를 둘러싸며 기판(12)상에 형성되는 벽(28)과, 센서 IC(14) 위에 위치하는 투명 커버(30)를 포함한다. 커버(30)는 벽(28)의 상면에, 바람직하게는 접착제에 의해서 고정된다. 이미지 센서 장치(26)는 회로 기판(12)의 바닥 또는 밑면에 부착되는 땜납 볼(24)을 더 포함한다. 회로 기판(12)은 땜납 볼(24)과 IC(14)사이에 전기적 상호접속을 제공한다. 땜납 볼(24)은 센서 장치(10)가 다른 전기 장치들 및 회로들(도시되지 않음)에 접속될 수 있도록 한다. 센서 장치들(10,26)은 매우 낮은 프로파일을 가지는데 이는 기판(12)이 매우 얇기 때문이다.
이제 도 3을 참조하면, 회로 기판(12)의 확대 단면도가 도시되어 있다. 회로 기판(12)은 상면 및 하면을 구비하는 폴리이미드 층(32)을 포함한다. 접착층(34)는 폴리이미드 층(32)의 상면위에 놓이고, 도전성 트레이스 층(36)은 접착층(34)위에 놓인다. 땜납 마스크 층(38)은 보호 목적으로 도전성 트레이스 층(36)위에 놓인다. 마스크 층(38)의 상면은 회로 기판(12)의 제 1 면을 형성하고, 폴리이미드 층(32)의 하면은 회로 기판(12)의 제 2 면을 형성한다. 본 발명의 기술 분야의 당업자는 회로 기판(12)이 신호를 라우팅(routing)하기 위한 전기적 상호접속층을 제공함을 이해할 수 있을 것이다. 그러나, 종래 기술의 장치에서 이용되는 상호접속층과는 달리, 기판(12)은 매우 얇다.
폴리이미드층(32)은 약 50㎛, 바람직하게는 그보다 작은 두께를 가진다. 접착층(34)은 약 12㎛의 두께를 가진다. 구리 등의 도전성 금속과 같은 도전성 재료로 형성될 수 있는 도전성 층(36)은 약 12㎛에서 약 30㎛ 사이의 두께를 가진다. 본 발명의 기술 분야의 당업자는 도전성 층(36)은 전기적 분배 경로를 형성함을 이해할 수 있을 것이다. 마지막으로, 땜납 마스크 층(38)은 약 30㎛의 두께를 가진다. 실제 적용에 있어서는 기판(12)은 약 150㎛의 두께를 가지는 보강제의 역할을 하는 금속 인터포저(interposer)의 층(도시되지 않음)을 포함할 수 있을 것이다.
다시 도 1 및 2를 참조하면, 기판(12)은 제 1 및 제 2 대향 면을 가진다. 제 1 면은 중심 영역과 접합 패드를 포함하는 외곽의 접합 패드 영역을 구비한다. IC(14)는, 바람직하게는 약 12㎛의 두께를 가지는 접착층(40)과 함께 회로 기판(12)의 제 1 면의 중심 영역에 부착된다. IC(14)는 활성 영역 및 주변 부착 영역을 가진다. 주변 접합 패드 영역은 배선접합을 통해서 배선(16)으로 기판 접합 패드에 전기적으로 접속되는 접합 패드를 포함한다. 배선접합은 통상적으로 배선을 통한 칩과 기판의 상호접속을 의미하는 것으로 받아들여진다. 배선을 패드에 결합시키는 가장 빈번하게 이용되는 방법은 저온열압착 접합 및 초음파 접합이다. 초음파 배선접합은 진동과 배선과 접합 패드 사이의 계면을 문지르는 힘의 결합을 이용하여, 국부화된 온도 상승을 야기하여 경계너머로 분자의 확산을 촉진시킨다. 저온 열압착 접합은 진동에 추가하여 열을 이용하며, 이는 재료의 원자의 이동을 더욱 촉진시킨다. 다양한 타입의 배선접합이 본 기술 분야의 당업자들에게 공지되어 있다. 배선(16)은 본 기술 분야의 당업자들에게 알려진 것과 같은 임의의 전기적 도전성 금속 또는 금속의 결합으로 이루어질 수 있을 것이다. 적절한 접합 배선은 전형적으로 구리 또는 금을 포함하며, 미세 배선(지름 50㎛ 미만) 또는 거대 배선(지름 50㎛ 초과)일 수 있을 것이다.
IC(14)는 본 기술 분야의 당업자에게 공지된 타입이며, 예컨대 CCD(Charge Coupled Device), CMOS 이미지 센서 또는 EEPROM과 같은 메모리 장치 등일 수 있을 것이다. 활성 영역은 투명 커버(22)를 통과하는 방사를 수용하고 이러한 방사를 디지털 신호로 변환한다. 상기된 바와 같이, IC(14)는 바람직하게 기판(12)에 접착제(40)를 가지고 부착된다. 장치(10)를 강화하기 위하여 IC(14)와 기판(12) 사이에 하부 충진제(도시되지 않음)가 배치될 수 있을 것이다.
도 1을 참조하면, 장치(10)의 벽(18)이 기판(12)의 표면상에 형성되고, 적어도 부분적으로 IC(14)와 배선(16)을 둘러싼다. 바람직한 실시예에서, 벽(18)은 IC(14)와 배선(16)을 완전히 둘러싼다. 벽(18)은 기판(12)의 표면으로부터 위쪽으로 연장한다. 벽(18)은 스텝(20)을 가지는 제 1 단부와, 외곽 접합 패드 영역 너머 기판(12)의 제 1 면의 외곽부에 부착되는 제 2 단부를 가진다. 벽(18)은 바람직하게 커버(22)를 지지하기에 충분히 강한 금속 또는 BT와 같은 단단하거나 딱딱한 재료로 형성된다. 투명 커버(22)는 센서 집적 회로(14) 위에 위치하며, 대향하는 에지들을 벽(18)의 스텝(20)에, 바람직하게는 투명 에폭시로 고정시킨다. 커버(22)는 광이 IC(14)의 활성 영역상으로 통과될 수 있도록 한다. 커버(22)는 광 또는 방사가 통과할 수 있도록 하는 제료로 이루어지며, 커버(22)는 비교적 얇으면서도 비교적 단단한 재료로 형성되로록 하여야한다. 바람직한 실시예에서, 커버(22)는 약 0.4의 두께를 가지는 붕규산유리(borosilicate glass)를 포함한다. 그러나, 본 발명의 기술 분야의 당업자는 방사가 통과할 수 있고 얇게 만들어질 수 있는 다른 재료들 또한 이용될 수 있음을 이해할 수 있을 것이다. 커버(22)는 무반사 피복 및 IR 블록으로 취급될 수 있을 것이다.
도 2를 참조하면, 장치(28)의 벽은 커버(22)를 수용하는 스텝(20)을 포함하지 않는다는 점을 제외하고는 도 1에 도시된 장치(10)의 벽과 유사하다. 오히려, 커버(22)보다 긴 커버(30)가 벽(28)의 상면에 통상적인 방식으로 부착된다. 커버(22)처럼, 커버(30)는 바람직하게 약 0.4㎜의 두께를 가지는 붕규산유리를 포함한다.
도 8을 참조하면, 에지가 에칭되어 채널(52)을 형성하는 투명 커버(50)가 도시되어 있다. 커버(50)가 도 2에 도시된 장치(26)의 벽(28)에 부착되는 경우에, 벽(28)은 채널(52)내에 수용되어 장치는 보다 낮은 프로파일을 가진다. 도 8에 도시된 커버는 분리에 앞서 2개의 장치로 크기가 정해진다. 따라서, 중앙 채널(52)은 2배의 폭을 가진다.
다시 도 1 및 2를 참조하면, 이미지 센서 장치(10,26)는 바닥 또는 회로 기판(12)의 아래쪽에 부착되는 땜납 볼(24)을 구비한다. 땜납 볼은 400㎛미만의 높이를 가진다. 매우 얇은 기판(12)을 사용하여, 최종 장치(10,26)는 매우 낮은 프로파일을 가진다. A로 나타난 장치의 두께는 약 0.9㎜에서 1.3㎜의 범위내에 놓인다. 바람직한 장치는 1.0㎜미만의 두께를 가진다.
이제 도 5를 참조하면, 분리에 앞서 2개의 장치(10)가 도시된다. 이 경우에, 커버(22)를 ICS(14)위에 배치하기에 앞서 에폭시와 같은 접착제가 스텝(20)상에 도포되거나, 커버(22)의 에지상에 미리 형성된다. 이와 유사하게, 도 6은 분리전의 2개의 장치를 도시한다. 커버(50)(도 4 참조)는 도 6의 커버(30)를 대체할 수 있다. 커버(50)에 에칭되거나 형성된 홈 또는 채널은 커버(50)의 정렬을 돕는다. 도 5 및 6은 아래에서 보다 상세히 기술될 바와 같이 다수의 장치가 병렬로 형성될 수 있음을 도시한다.
이제 도 7 내지 10을 참조하면, 본 발명의 이미지 센서 장치의 다른 실시예가 도시되어 있다. 도 7은 장치(70)가 동일한 커버(30)를 가지지 않는다는 점을 제외하고는 도 2에 도시된 센서 장치(26)와 유사한 이미지 센서 장치(70)를 도시한다. 유리 커버보다, 장치(70)의 커버(72)는 에폭시와 같은 투명 재료로 형성되고, IC(14) 및 배선(16)위에 글로빙(globbing)되며 벽(28)내에서 IC(14) 및 배선(16)을 둘러싼다. 도 8은 커버가 에폭시와 같은 투명 재료를 포함하고, IC(14) 및 배선(16)위에 몰딩(molding)되고, 벽(84)내에서 IC(14) 및 배선(16)을 둘러싸는 이미지 센서 장치(80)를 도시한다. 벽(84)은 바람직하게 장치(도 2에서 26, 도 7에서 70)의 벽(28)보다 짧다. 도 9는 IC(14)의 활성 영역위에, 바람직하게 투명 접착제(94)로 부착되는 커버(92)를 구비하는 이미지 센서 장치(90)를 도시한다. 그런 다음, 에폭시와 같은 투명 재료(96)가 IC(14)와 벽(28)사이의 영역을 충진하고 배선(16)을 덮는 데에 이용된다. 커버(92)는 바람직하게 유리 및 에폭시와 같은 투명 접착제(94)를 포함한다. 도 10은 IC(14)의 활성 영역위에, 바람직하게 투명 접착제(104)로 부착되는 커버(102)를 구비하는 이미지 센서 장치(100)를 도시한다. 그런 다음, 에폭시와 같은 투명 재료(106)가 IC(14)와 벽(108) 사이의 영역을 충진하고 배선(16)을 덮는 데에 이용된다. 커버(102)는 바람직하게 유리 및 에폭시와 같은 투명 접착제(104)를 포함한다. 본 예에서의 벽(108)은, 예컨대 양생(curing)에 의해서 경화된 에폭시와 같은 부드러운 재료로 형성된다. 도 7 내지 10에서 도시된 각각의 장치는 1.3㎜ 미만의, 바람직하게는 1.0㎜ 미만의 높이 또는 두께를 가진다. 도 11a 내지 11g에는 본 발명에 따른 센서 장치를 형성하는 단계를 설명하는 확대 측면도가 도시되어 있다. 보다 구체적으로, 도 11a 내지 11g는 진공 또는 불활성 기체가 IC 공동(cavity)내에서 이용되는 경우의 이미지 센서 장치의 캡핑(capping)을 도시한다. 이제 도 11a를 참조하면, 다층 회로 기판(110)이 제공된다. 기판(110)은 약 50㎛의 두께를 가지는 폴리이미드 층과, 약 12㎛의 두께를 가지며 폴리이미드 층의 제 1 면 위에 놓이는 접착층과, 약 12㎛ 내지 약 30㎛의 두께를 가지며 접착층 위에 놓이는 도전성 금속 트레이스 층과, 약 30㎛의 두께를 가지며 도전성 금속 트레이스 층 위에 놓이는 땜납 마스크 층을 포함한다. 다수의 센서 집적 회로들(IC)(112)이 공간 간격을 두고서 부착 접착제로 회로 기판(110)에 부착된다. 각각의 집적 회로(112)는 광을 수용하는 중심의 활성 영역 및 접합 패드를 포함하는 주변 접합 패드 영역을 가진다. 집적 회로(112)는 배선(114)을 통해서 기판(110)에 전기적으로 접속되며, 이러한 배선은 집적 회로상의 접합 패드와 기판(110)상의 상응하는 접합 패드에 배선접합된다.
이제 도 11b를 참조하면, 각각의 집적 회로(112) 근처에 벽(116)이 형성된다. 벽(116)은 에폭시, 금속 또는 BT와 같은 유기 재료 등의 댐 재료를 각각의 집적 회로(112)가 벽(116)에 의해서 둘러싸이도록 그리드 유사 패턴(grid-like pattern)으로 배치함으로써 형성될 수 있을 것이다. 벽(116)이 금속 또는 BT 재료로 형성되는 경우에, 벽(116)의 상면은 도포된 적절한 접착제의 얇은 피복을 가진다. 접착제의 얇은 피복은 상부 유리판을 유지하며, 본질적으로 IC를 봉인한다. 그 후에, 벽(116)보다 큰(높은) 외곽 벽(118)이 외곽 벽(118)이 모든 집적 회로(112), 배선(114) 및 벽(116)을 둘러싸도록 기판(110)의 외곽 주변에 형성된다. 외곽 벽(118)은 댐 에폭시와 같은 부드러운 재료로 형성될 수 있을 것이다.
그런 다음, 도 11c에 도시된 바와 같이 투명 커버(120)가 집적 회로(112) 및 배선(114) 위에, 바람직하게는 제 1 흡입 패드(122)와 제 2 흡입 패드(124)를 이용하여 배치된다. 제 2 흡입 패드(124)는 투명 커버(120)내의 홀(128) 위에 정렬되는 중심 구멍 또는 홀(126)을 가진다. 커버(120)내의 홀(128)은 외곽 벽(118)의 내부에 놓이도록 정렬된다. 흡입 패드(122)는 진공력(vacuum force)을 통해서 커버(120)를 유지할 것이다. 커버(120)가 이동되어 집적 회로(112) 위에 배치되는 동안, 흡입 패드(122)는 진공 온(vacuum on)상태가 되고 흡입 패드(124)는 진공 오프(vacuum off) 상태가 된다. 커버(120)는 바람직하게 약 0.4㎜의 두께를 가지는 붕규산유리를 포함한다.
도 11d를 참조하면, 커버(120)에 압력이 가해져서 외곽 벽(118)과 접촉하게 된다. 커버(120)가 외곽 벽(118)과 접촉한 이후에, 공기가 홀(126)을 통해서 기판(110), 외곽 벽(118) 및 커버(120)에 의해서 형성되는 공간(130)으로부터 제거되도록 흡입 또는 진공력이 제 2 흡입 패드에 인가된다. 본 발명의 일 실시예에서, 공간(130)으로부터 공기를 빼내어 진공 상태를 만든 후에, 공간(130)은 홀(126, 128)을 통해서 불활성 기체로 충진된다. 그 후에, 도 11e에 도시된 바와 같이, 커버(120)에는 압력이 가해져서 벽(116)과 접촉하게 되며, 커버(120)는 벽(116)에 부착된다. 도 11f는 진공력이 턴 오프(turn off)되어 커버(120)가 흡입 패드(122,124)로부터 릴리즈(release)되는 것을 도시하며, 도 11g는 커버가 씌워진 집적 회로가 벽(116)을 따른 절단으로 인해서 분리되고, 이로 인하여 개별적인 이미지 센서 장치(130)를 형성하는 단계를 도시한다. 분리 단계전, 또는 그 이후에 뺌납 볼(도시되지 않음)이 기판(110)의 아래에 부착될 수 있을 것이다. 완성된 장치는 약 1.3㎜미만의, 바람직하게는 약 1.0㎜미만의 높이를 가진다.
상기된 바로부터 알 수 있듯이, 본 발명은 매우 낮은 패키지 높이를 가지는 이미지 센서 장치를 제공한다. 장치의 구조는 매우 짧은 광 경로를 제공하고, 따라서 매우 낮은 회절을 가진다. 본 발명의 바람직한 실시예의 기술은 설명을 위한 목적으로 제공되었으며, 따라서, 이것이 포괄적이거나 본 발명을 개시된 형태에 한정시키는 것은 아니다. 본 발명의 기술 분야의 당업자는 본 발명의 기술적 사상으로부터 벗어나지 않고서 상기된 실시예에 변경을 가할 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명은 개시된 특정한 실시예에 한정되는 것이 아니며, 첨부된 청구의 범위에 의해서 규정되는 본 발명의 기술적 사상과 그 범위내에 놓이는 변경들을 포함한다.

Claims (42)

  1. 이미지 센서 장치로서,
    제 1 및 제 2 대향면을 가지는 플렉시블 회로 기판- 상기 제 1 면은 중심 영역과, 접합 패드를 포함하는 외곽의 접합 패드 영역을 가짐 -과,
    상기 회로 기판의 제 1 면의 상기 중심 영역에 부착되는 센서 집적 회로(IC)- 상기 IC는 활성 영역과 주변 접합 패드 영역을 가지며, 상기 주변 접합 패드 영역은 접합 패드를 포함함 -와,
    각각의 상기 IC 접합 패드와 상응하는 회로 기판 접합 패드에 배선접합되어 상기 IC와 상기 회로 기판을 전기적으로 접속하는 다수의 배선과,
    스텝을 가지는 제 1 단부와 제 2 단부를 가지는 벽- 상기 제 2 단부는 플렉시블 회로 기판의 제 1 면의 외곽 접합 패드 영역을 너머 외곽부에 부착되며, 벽은 적어도 부분적으로 상기 센서 집적 회로를 둘러쌈 -과,
    상기 센서 집적 회로 위에 위치하는 투명 커버- 광이 상기 투명 커버를 통해서 상기 IC 활성 영역상으로 통과할 수 있으며, 상기 투명 커버의 대향 에지는 상기 벽의 스텝에 고정됨 -
    를 포함하는 이미지 센서 장치.
  2. 제 1 항에 있어서,
    상기 회로 기판의 제 2 면에 부착되는 땜납 볼을 더 포함하고,상기 회로 기판은 상기 땜납 볼과 상기 회로 기판의 제 1 면 상의 상기 접합 패드 사이에 전기적 상호접속을 제공하는 이미지 센서 장치.
  3. 제 2 항에 있어서,
    상기 땜납은 약 400㎛ 미만의 높이를 가지는 이미지 센서 장치.
  4. 제 2 항에 있어서,
    상기 이미지 센서 장치는 약 1.3㎜ 미만의 두께를 가지는 이미지 센서 장치.
  5. 제 2 항에 있어서,
    상기 이미지 센서 장치는 약 1.0㎜ 미만의 두께를 가지는 이미지 센서 장치.
  6. 제 1 항에 있어서,
    상기 벽은 금속으로 형성되는 이미지 센서 장치.
  7. 제 1 항에 있어서,
    상기 벽은 BT로 형성되는 이미지 센서 장치.
  8. 제 1 항에 있어서,
    상기 투명 커버는 0.4㎜ 미만의 두께를 가지는 붕규산유리를 포함하는 이미지 센서 장치.
  9. 제 1 항에 있어서,
    상기 IC는 약 12㎛의 두께를 가지는 접착층으로 상기 회로 기판에 부착되는 이미지 센서 장치.
  10. 제 1 항에 있어서,
    상기 회로 기판은
    상면 및 하면을 가지는 폴리이미드 층과,
    상기 폴리이미드 층의 상면 위에 놓이는 접착층과,
    상기 접착층 위에 놓이는 도전성 트레이스 층과,
    상기 도전성 트레이스 층 위에 놓이는 마스크 층을 포함하고,
    상기 마스크 층의 상면은 상기 회로 기판의 제 1 면을 형성하고, 상기 폴리이미드 층의 하면은 상기 회로 기판의 제 2 면을 형성하는
    이미지 센서 장치.
  11. 제 10 항에 있어서,
    상기 접착층은 약 12㎛의 두께를 가지는 이미지 센서 장치.
  12. 제 11 항에 있어서,
    상기 마스크 층은 약 30㎛의 두께를 가지며, 상기 도전성 트레이스 층은 약 12㎛ 내지 약 30㎛의 두께를 가지는 이미지 센서 장치.
  13. 제 12 항에 있어서,
    상기 폴리이미드 층은 약 50㎛의 두께를 가지는 이미지 센서 장치.
  14. 제 13 항에 있어서,
    상기 도전성 층은 구리로 형성되며, 상기 마스크 층은 땜납 마스크를 포함하는 이미지 센서 장치.
  15. 제 1 및 제 2 대향 면을 가지는 플렉시블 회로 기판- 상기 제 1 면은 중심 영역과, 접합 패드를 포함하는 외곽의 접합 패드 영역을 가짐 -과,
    상기 회로 기판의 제 1 면의 중심 영역에 부착되는 센서 집적 회로(IC)- 상기 IC는 활성 영역과 주변 접합 패드 영역을 가지며, 상기 주변 접합 패드 영역은 접합 패드를 포함함 -와,
    각각의 상기 IC 접합 패드 및 상응하는 상기 회로 기판 접합 패드에 배선접합되어 상기 IC와 상기 회로 기판을 전기적으로 접속하는 다수의 배선과,
    상기 플렉시블 회로 기판의 제 1 면의 상기 외곽 접합 패드 영역 너머 외곽부에 부착되는 벽- 상기 벽은 적어도 부분적으로 상기 센서 집적 회로 기판을 둘러쌈 -과,
    상기 센서 집적 회로 위에 위치하는 투명 커버를 포함하고- 광이 상기 투명 커버를 통해서 상기 IC 활성 영역상으로 통과할 수 있음 -,
    상기 회로 기판은
    상면 및 하면을 가지는 폴리이미드 층- 상기 폴리이미드 층은 약 50㎛의 두께를 가짐 -과,
    상기 폴리이미드 층의 상면 위에 놓이는 접착층- 상기 접착층은 약 12㎛의 두께를 가짐 -과,
    상기 접착층 위에 놓이는 도전성 트레이스 층- 상기 도전성 트레이스 층은 약 12㎛ 내지 약 30㎛의 두께를 가짐 -과,
    상기 도전성 층 위에 놓이는 마스크 층- 상기 마스크 층은 약 30㎛의 두께를 가짐 -
    을 포함하고,
    상기 마스크 층의 상면은 상기 회로 기판의 제 1 면을 형성하고, 상기 폴리이미드 층의 하면은 상기 회로 기판의 제 2 면을 형성하는 이미지 센서 장치.
  16. 제 15 항에 있어서,
    상기 도전성 층은 구리로 형성되며, 상기 마스크 층은 땜납 마스크를 포함하는 이미지 센서 장치.
  17. 제 15 항에 있어서,
    상기 회로 기판의 제 2 면에 부착되는 땜납 볼을 더 포함하고, 상기 회로 기판은 상기 땜납 볼과 상기 회로 기판의 제 1 면상의 접합 패드 사이의 전기적 상호접속을 제공하는 이미지 센서 장치.
  18. 제 17 항에 있어서,
    상기 땜납 볼은 약 400㎛ 미만의 높이를 가지는 이미지 센서 장치.
  19. 제 18 항에 있어서,
    상기 이미지 센서 장치는 약 1.3㎜ 미만의 두께를 가지는 이미지 센서 장치.
  20. 제 18 항에 있어서,
    상기 이미지 센서 장치는 약 1.0㎜ 미만의 두께를 가지는 이미지 센서 장치.
  21. 제 15 항에 있어서,
    상기 벽은 상부에 스텝을 가지며, 상기 커버의 대향 에지는 상기 스텝내에 고정되는 이미지 센서 장치.
  22. 제 15 항에 있어서,
    상기 벽은 금속으로 형성되는 이미지 센서 장치.
  23. 제 15 항에 있어서,
    상기 벽은 BT로 형성되는 이미지 센서 장치.
  24. 제 15 항에 있어서,
    상기 투명 커버는 약 0.4㎜ 미만의 두께를 가지는 붕규산유리를 포함하는 이미지 센서 장치.
  25. 제 24 항에 있어서,
    상기 유리는 상기 벽이 상기 채널내에 수용되도록 에지에서 채널을 포함하는 이미지 센서 장치.
  26. 제 15 항에 있어서,
    상기 IC는 약 12㎛의 두께를 가지는 접착층으로 상기 회로 기판에 부착되는 이미지 센서 장치.
  27. 제 15 항에 있어서,
    상기 투명 커버는 상기 벽사이 및 상기 IC, 상기 배선 및 상기 회로 기판 위에 배치되는 투명 에폭시를 포함하는 이미지 센서 장치.
  28. 제 15 항에 있어서,
    상기 투명 커버는 상기 벽, 상기 기판, 상기 배선 및 상기 IC 위에 몰딩되는 투명 에폭시를 포함하는 이미지 센서 장치.
  29. 제 15 항에 있어서,
    상기 투명 커버는 투명 접착제로 상기 IC에 부착되는 붕규산유리와, 상기 유리와 상기 벽 사이에 배치되는 투명 에폭시를 포함하고, 상기 에폭시는 상기 배선을 덮는 이미지 센서 장치.
  30. 제 1 및 제 2 대향 면을 가지는 플렉시블 회로 기판- 상기 제 1 면은 중심 영역과 접합 패드를 가지는 외곽의 접합 패드 영역을 가짐-과,
    상기 회로 기판의 제 1 면의 중심 영역에 부착되는 센서 집적 회로(IC)- 상기 IC는 활성 영역 및 주변 접합 패드 영역을 가지고, 상기 주변 접합 패드 영역은접합 패드를 포함함 -와,
    각각의 상기 IC 접합 패드 및 상응하는 상기 회로 기판 접합 패드에 배선 접합되어 상기 IC와 상기 회로 기판을 전기적으로 접속하는 다수의 배선과,
    스텝을 가지는 제 1 단부 및 제 2 단부를 가지는 벽- 상기 제 2 단부는 상기 플렉시블 회로 기판의 제 1 면의 외곽 접합 패드 영역을 너머 외곽부에 접합되고, 상기 벽은 적어도 부분적으로 상기 센서 집적 회로를 둘러쌈 -과,
    상기 센서 집적 회로 위에 위치하는 투명 커버- 광이 상기 투명 커버를 통하여 상기 IC 활성 영역 위로 통과할 수 있으며, 상기 커버의 대향 에지는 상기 벽의 스텝 내에 고정됨 -와,
    상기 회로 기판의 제 2 면에 부착되는 땜납 볼을 포함하고- 상기 회로 기판은 상기 땜납 볼과 상기 회로 기판의 제 1 면 상의 접합 패드 사이에 전기적 상호접속을 제공함 -,
    상기 회로 기판은
    상면 및 하면을 가지며 약 50㎛의 두께를 가지는 폴리이미드 층과,
    약 12㎛의 두께를 가지며 상기 폴리이미드 층의 상면위에 놓이는 접착층과,
    약 12㎛ 내지 약 30㎛의 두께를 가지며 상기 접착층위에 놓이는 도전성 트레이스 층과,
    약 30㎛의 두께를 가지며 상기 도전성 트레이스 층 위에 놓이는 마스크 층- 상기 마스크 층의 상면은 상기 회로 기판의 제 1 면을 형성하고, 상기 폴리이미드 층의 하면은 상기 회로 기판의 제 2 면을 형성함 -을 포함하고,
    약 1.3㎜ 미만의 높이를 가지는 이미지 센서 장치.
  31. 이미지 센서 장치를 제조하는 방법으로서,
    약 50㎛의 두께를 가지는 폴리이미드 층과, 약 12㎛의 두꼐를 가지며 상기 폴리이미드 층의 제 1 면 위에 놓이는 접착층과, 약 12㎛ 내지 약 30㎛의 두께를 가지며 상기 접착층 위에 놓이는 도전성 금속 트레이스 층과, 약 30㎛의 두께를 가지고 상기 도전성 금속 트레이스 층 위에 놓이는 땜납 마스크 층을 포함하는 다층 회로 기판을 제공하는 단계와,
    상기 회로 기판의 외곽 주변을 따라 벽을 형성하는 단계와,
    상기 벽내에 센서 집적 회로(IC)를 부착하는 단계- 상기 IC는 중심 활성 영역과, 접합 패드를 포함하는 주변 접합 패드 영역을 가짐 -와,
    배선접합을 통해서 상기 IC의 접합 패드와 상기 회로 기판의 상응하는 접합 패드에 배선을 전기적으로 접속하는 단계와,
    상기 벽에 투명 커버를 부착하는 단계- 상기 커버가 상기 IC 위에 존재하여 광이 상기 커버를 통하여 상기 IC 활성 영역으로 통과되도록 함-와,
    상기 폴리이미드 층의 제 2 면에 땜납 볼을 부착하는 단계- 상기 회로 기판은 땜납 볼과 배선 사이에 전기적인 상호접속을 제공하며, 상기 이미지 센서 장치는 약 1.3㎜ 미만의 높이를 가짐 -
    를 포함하는 이미지 센서 장치 제조 방법.
  32. 제 31 항에 있어서,
    상기 이미지 센서 장치는 약 1.0㎜ 미만의 높이를 가지는 이미지 센서 장치 제조 방법.
  33. 제 31 항에 있어서,
    상기 벽의 외곽 단부의 내부면에 스텝을 형성하는 단계를 더 포함하고, 상기 커버의 에지는 상기 커버가 리세스되도록 상기 스텝 내에 수용되는 이미지 센서 장치 제조 방법.
  34. 제 31 항에 있어서,
    상기 커버는 약 0.4㎜ 미만의 두께를 가지는 붕규산유리를 포함하는 이미지 센서 장치 제조 방법.
  35. 제 34 항에 있어서,
    상기 유리의 한면의 외곽 에지 내에 홈(groove)을 형성하는 단계를 더 포함하고, 상기 벽은 상기 홈내에 수용되는 이미지 센서 장치 제조 방법.
  36. 제 31 항에 있어서,
    상기 커버를 부착하는 단계는
    상기 IC 주변의 벽과 상기 배선을 둘러싸는 벽에 의해서 형성된 공간을 투명 에폭시로 충진하는 단계를 포함하고, 상기 에폭시는 상기 IC, 상기 배선 및 상기 회로 기판을 덮는 이미지 센서 장치 제조 방법.
  37. 제 31 항에 있어서,
    상기 커버를 부착하는 단계는
    상기 IC, 상기 배선 및 상기 기판위에 투명 에폭시를 몰딩하는 단계를 포함하는 이미지 센서 장치 제조 방법.
  38. 제 31 항에 있어서,
    투명 접착제로 상기 IC의 활성 영역 위에 투명 유리를 부착하는 단계와,
    상기 유리와 상기 벽 사이의 공간을 투명 에폭시로 충진하는 단계를 포함하고, 상기 투명 에폭시는 상기 회로 기판, 상기 배선 및 상기 IC의 일부를 덮는 이미지 센서 장치 제조 방법.
  39. 다수의 이미지 센서 장치를 제조하는 방법으로서,
    약 50㎛의 두께를 가지는 폴리이미드 층과, 약 12㎛의 두꼐를 가지며 상기 폴리이미드 층의 제 1 면 위에 놓이는 접착층과, 약 12㎛ 내지 약 30㎛의 두께를 가지며 상기 접착층 위에 놓이는 도전성 금속 트레이스 층과, 약 30㎛의 두께를 가지고 상기 도전성 금속 트레이스 층 위에 놓이는 땜납 마스크 층을 포함하는 다층 회로 기판을 제공하는 단계와,
    다수의 센서 집적 회로를 상기 회로 기판에 공간 간격을 두고서 부착하는 단계- 각각의 상기 IC는 중심 활성 영역과, 접합 패드를 포함하는 주변 접합 패드 영역을 가짐 -와,
    배선접합을 통해서 상기 집적 회로의 접합 패드와 상기 회로 기판의 상응하는 접합 패드에 배선을 전기적으로 접속하는 단계와,
    각각의 상기 집적 회로 근처의 상기 회로 기판상에 벽을 형성하는 단계와,
    상기 벽에 투명 커버를 부착하는 단계- 상기 커버가 상기 모든 집적 회로 위로 연장하여 광이 상기 커버를 통하여 상기 집적 회로 활성 영역으로 통과되도록 함 -와,
    상기 제 1 면에 대향하는 상기 폴리이미드 층의 제 2 면에 땜납 볼을 부착하는 단계- 상기 회로 기판은 땜납 볼과 배선 사이에 전기적인 상호접속을 제공함 -와,
    상기 덮여진 집적 회로를 상기 벽에서 분리하여 개별적인 이미지 센서 장치를 형성하는 단계- 상기 이미지 센서 장치는 약 1.3㎜ 미만의 높이를 가짐 -
    를 포함하는 이미지 센서 장치 제조 방법.
  40. 제 39 항에 있어서,
    상기 이미지 센서 장치는 약 1.0㎜ 미만의 높이를 가지는 이미지 센서 장치 제조 방법.
  41. 제 39 항에 있어서,
    상기 커버를 상기 벽에 부착한 후에 상기 형성된 장치를 진공 상태로 만드는 단계를 더 포함하는 이미지 센서 장치 제조 방법.
  42. 제 41 항에 있어서,
    상기 형성된 장치를 진공 상태로 만든후에 상기 공기를 불활성 기체로 교체하는 단계를 더 포함하는 이미지 센서 장지 제조 방법.
KR1020057007006A 2002-10-25 2003-09-30 이미지 센서 장치 KR101118774B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/280,952 2002-10-25
US10/280,952 US6900531B2 (en) 2002-10-25 2002-10-25 Image sensor device
PCT/US2003/030858 WO2004040659A1 (en) 2002-10-25 2003-09-30 Image sensor device

Publications (2)

Publication Number Publication Date
KR20050055782A true KR20050055782A (ko) 2005-06-13
KR101118774B1 KR101118774B1 (ko) 2012-03-20

Family

ID=32107067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057007006A KR101118774B1 (ko) 2002-10-25 2003-09-30 이미지 센서 장치

Country Status (6)

Country Link
US (1) US6900531B2 (ko)
JP (2) JP4895506B2 (ko)
KR (1) KR101118774B1 (ko)
AU (1) AU2003275305A1 (ko)
TW (1) TWI231012B (ko)
WO (1) WO2004040659A1 (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW571409B (en) * 2002-12-03 2004-01-11 Advanced Semiconductor Eng Optical device and packaging method thereof
JP2004319530A (ja) * 2003-02-28 2004-11-11 Sanyo Electric Co Ltd 光半導体装置およびその製造方法
US7365442B2 (en) * 2003-03-31 2008-04-29 Osram Opto Semiconductors Gmbh Encapsulation of thin-film electronic devices
JP3898666B2 (ja) * 2003-04-28 2007-03-28 松下電器産業株式会社 固体撮像装置およびその製造方法
TWI225696B (en) * 2003-06-10 2004-12-21 Advanced Semiconductor Eng Semiconductor package and method for manufacturing the same
JP4567954B2 (ja) * 2003-07-31 2010-10-27 三洋電機株式会社 半導体装置およびその製造方法
JP4106003B2 (ja) * 2003-09-03 2008-06-25 松下電器産業株式会社 固体撮像装置の製造方法
US6995462B2 (en) 2003-09-17 2006-02-07 Micron Technology, Inc. Image sensor packages
US7199438B2 (en) * 2003-09-23 2007-04-03 Advanced Semiconductor Engineering, Inc. Overmolded optical package
TWI245430B (en) * 2004-02-04 2005-12-11 Siliconware Precision Industries Co Ltd Fabrication method of semiconductor package with photosensitive chip
US7410816B2 (en) * 2004-03-24 2008-08-12 Makarand Gore Method for forming a chamber in an electronic device and device formed thereby
JP2005347416A (ja) * 2004-06-01 2005-12-15 Sharp Corp 固体撮像装置、半導体ウエハ及びカメラモジュール
US20060102974A1 (en) * 2004-11-12 2006-05-18 Chen Neng C Contact image capturing structure
US7638887B2 (en) * 2005-01-07 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and fabrication method thereof
US7214919B2 (en) * 2005-02-08 2007-05-08 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
TW200642015A (en) * 2005-05-25 2006-12-01 Siliconware Precision Industries Co Ltd Sensor semiconductor device and fabrication method thereof
US20070108544A1 (en) * 2005-11-17 2007-05-17 Tu Hsiu W Image sensor with a compound structure
JP4455509B2 (ja) 2006-01-31 2010-04-21 シャープ株式会社 半導体装置
US8156732B2 (en) * 2006-03-24 2012-04-17 Fleetguard, Inc. Apparatus, system, and method for regenerating an exhaust gas treatment device
TWI311366B (en) * 2006-06-30 2009-06-21 Advanced Semiconductor Eng A flip-chip package structure with stiffener
JP5132957B2 (ja) * 2007-03-14 2013-01-30 パナソニック株式会社 半導体デバイス、その製造方法および光ピックアップモジュール
JP2008227233A (ja) * 2007-03-14 2008-09-25 Matsushita Electric Ind Co Ltd 半導体デバイスの製造方法、光ピックアップモジュール、および半導体デバイス
JP2008227232A (ja) * 2007-03-14 2008-09-25 Matsushita Electric Ind Co Ltd 半導体デバイスの製造方法、半導体デバイスおよび光ピックアップモジュール
TWI364122B (en) * 2009-07-06 2012-05-11 Led package structure for increasing light-emitting efficiency and controlling light-projecting angle and method for manufacturing the same
US8143110B2 (en) 2009-12-23 2012-03-27 Intel Corporation Methods and apparatuses to stiffen integrated circuit package
JP5540711B2 (ja) * 2010-01-13 2014-07-02 富士通株式会社 電子装置及びその製造方法
CN102486427A (zh) * 2010-12-06 2012-06-06 飞思卡尔半导体公司 压力传感器及其封装方法
US8378435B2 (en) 2010-12-06 2013-02-19 Wai Yew Lo Pressure sensor and method of assembling same
CN102589753B (zh) 2011-01-05 2016-05-04 飞思卡尔半导体公司 压力传感器及其封装方法
US20120306031A1 (en) * 2011-05-31 2012-12-06 Freescale Semiconductor, Inc. Semiconductor sensor device and method of packaging same
JP5794002B2 (ja) 2011-07-07 2015-10-14 ソニー株式会社 固体撮像装置、電子機器
TWM428490U (en) * 2011-09-27 2012-05-01 Lingsen Precision Ind Ltd Optical module packaging unit
US8643169B2 (en) 2011-11-09 2014-02-04 Freescale Semiconductor, Inc. Semiconductor sensor device with over-molded lid
US9029999B2 (en) 2011-11-23 2015-05-12 Freescale Semiconductor, Inc. Semiconductor sensor device with footed lid
US8809078B1 (en) 2013-02-13 2014-08-19 Freescale Semiconductor, Inc. Solar powered IC chip
US8778704B1 (en) 2013-02-13 2014-07-15 Freescale Semiconductor, Inc. Solar powered IC chip
US9297713B2 (en) 2014-03-19 2016-03-29 Freescale Semiconductor,Inc. Pressure sensor device with through silicon via
JP2017513446A (ja) * 2014-04-04 2017-05-25 エムイーエムエス スタート，エルエルシー 光電子デバイスを動作させるアクチュエータ
KR20160005854A (ko) * 2014-07-07 2016-01-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JP6242763B2 (ja) * 2014-07-18 2017-12-06 Ｔｏｗａ株式会社 電子部品パッケージの製造方法
US9362479B2 (en) 2014-07-22 2016-06-07 Freescale Semiconductor, Inc. Package-in-package semiconductor sensor device
JP6583764B2 (ja) * 2014-09-12 2019-10-02 パナソニックＩｐマネジメント株式会社 発光装置、及び照明装置
US9443785B2 (en) * 2014-12-19 2016-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor package
US9679941B2 (en) 2015-03-17 2017-06-13 Visera Technologies Company Limited Image-sensor structures
CN105870070B (zh) * 2016-05-17 2019-06-04 歌尔股份有限公司 一种光学传感器封装结构及其集成板
CN107527874B (zh) 2016-06-20 2023-08-01 恩智浦美国有限公司 腔式压力传感器器件
WO2019033961A1 (zh) * 2017-08-18 2019-02-21 宁波舜宇光电信息有限公司 感光组件、成像模组、智能终端及制造感光组件的方法和模具
US10510668B1 (en) * 2018-07-16 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating semiconductor device
CN111048534B (zh) * 2018-10-11 2022-03-11 胜丽国际股份有限公司 感测器封装结构
US11031311B2 (en) * 2018-11-21 2021-06-08 Texas Instruments Incorporated Packaged semiconductor device with multilayer stress buffer
US11562969B2 (en) * 2019-09-12 2023-01-24 Advanced Semiconductor Engineering, Inc. Semiconductor device package including reinforced structure
US11515220B2 (en) * 2019-12-04 2022-11-29 Advanced Semiconductor Engineering, Inc. Semiconductor package structures and methods of manufacturing the same
CN113823645A (zh) * 2020-06-18 2021-12-21 胜丽国际股份有限公司 感测器封装结构
TWI800793B (zh) 2021-02-08 2023-05-01 同欣電子工業股份有限公司 感測器封裝結構

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06105791B2 (ja) * 1986-02-18 1994-12-21 セイコー電子工業株式会社 光電変換装置
GB8918482D0 (en) * 1989-08-14 1989-09-20 Inmos Ltd Packaging semiconductor chips
JPH0732208B2 (ja) 1989-10-31 1995-04-10 三菱電機株式会社 半導体装置
JPH04114456A (ja) * 1990-09-04 1992-04-15 Canon Inc 光電変換装置
US5107328A (en) 1991-02-13 1992-04-21 Micron Technology, Inc. Packaging means for a semiconductor die having particular shelf structure
JPH05335534A (ja) * 1992-05-27 1993-12-17 Canon Inc 光半導体デバイス
JPH0653454A (ja) * 1992-07-29 1994-02-25 Nec Kyushu Ltd イメージセンサのガラスキャップ封止構造
JPH0883859A (ja) * 1994-09-09 1996-03-26 Sony Corp 半導体装置の製造方法
JP2746171B2 (ja) * 1995-02-21 1998-04-28 日本電気株式会社 固体撮像装置及びその製造方法
US6011294A (en) 1996-04-08 2000-01-04 Eastman Kodak Company Low cost CCD packaging
US6034429A (en) 1997-04-18 2000-03-07 Amkor Technology, Inc. Integrated circuit package
US6117705A (en) 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
US6395582B1 (en) * 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
US5962810A (en) 1997-09-09 1999-10-05 Amkor Technology, Inc. Integrated circuit package employing a transparent encapsulant
JPH1197656A (ja) 1997-09-22 1999-04-09 Fuji Electric Co Ltd 半導体光センサデバイス
JP2991172B2 (ja) * 1997-10-24 1999-12-20 日本電気株式会社 半導体装置
CN1187822C (zh) * 1998-12-02 2005-02-02 株式会社日立制作所 半导体装置及其制造方法和电子装置
JP2983214B1 (ja) * 1998-12-28 1999-11-29 重孝 大音 テ―プ形チップサイズパッケ―ジの製造方法、およびテ―プ形チップサイズパッケ―ジ
US6274927B1 (en) * 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
WO2001015237A1 (en) 1999-08-20 2001-03-01 Amkor Technology, Inc. Chip-sized optical sensor package
JP2001085595A (ja) * 1999-09-10 2001-03-30 Hitachi Cable Ltd 半導体装置及びそれを用いた電子装置及びその製造方法
US6266197B1 (en) * 1999-12-08 2001-07-24 Amkor Technology, Inc. Molded window array for image sensor packages
JP4040879B2 (ja) * 2000-01-11 2008-01-30 浜松ホトニクス株式会社 Ｘ線像検出装置
US6489178B2 (en) 2000-01-26 2002-12-03 Texas Instruments Incorporated Method of fabricating a molded package for micromechanical devices
US6384472B1 (en) 2000-03-24 2002-05-07 Siliconware Precision Industries Co., Ltd Leadless image sensor package structure and method for making the same
US6285064B1 (en) 2000-03-28 2001-09-04 Omnivision Technologies, Inc. Chip scale packaging technique for optical image sensing integrated circuits
US6342406B1 (en) 2000-11-15 2002-01-29 Amkor Technology, Inc. Flip chip on glass image sensor package fabrication method
JP2002289718A (ja) * 2001-03-27 2002-10-04 Kyocera Corp 固体撮像装置
EP1251566A1 (en) 2001-04-19 2002-10-23 United Test Center Inc. Low profile optically-sensitive semiconductor package
US6762509B2 (en) * 2001-12-11 2004-07-13 Celerity Research Pte. Ltd. Flip-chip packaging method that treats an interconnect substrate to control stress created at edges of fill material
US6906403B2 (en) * 2002-06-04 2005-06-14 Micron Technology, Inc. Sealed electronic device packages with transparent coverings

Also Published As

Publication number Publication date
TWI231012B (en) 2005-04-11
US20040080037A1 (en) 2004-04-29
TW200421568A (en) 2004-10-16
AU2003275305A1 (en) 2004-05-25
JP2006504279A (ja) 2006-02-02
US6900531B2 (en) 2005-05-31
WO2004040659A1 (en) 2004-05-13
JP2010278451A (ja) 2010-12-09
KR101118774B1 (ko) 2012-03-20
JP4895506B2 (ja) 2012-03-14

Similar Documents

Publication Publication Date Title
KR101118774B1 (ko) 이미지 센서 장치
KR101081140B1 (ko) 적층 칩 스케일 패키지를 구비한 모듈 및 그 제작 방법
KR101031394B1 (ko) 광 센서 패키지
TWI442520B (zh) 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
KR101120122B1 (ko) 제 2 기판을 포함하며 상부면 및 하부면에서 노출된 기판표면들을 갖는 반도체 패키지
KR101297015B1 (ko) 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
KR101172527B1 (ko) 상부면 및 하부면에서 노출된 기판 표면들을 갖는 반도체적층 패키지 어셈블리
KR100493063B1 (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US20080182398A1 (en) Varied Solder Mask Opening Diameters Within a Ball Grid Array Substrate
US6686223B2 (en) Method for fabricating multi-chip package semiconductor device
JP2005519471A (ja) 積層ダイ半導体装置
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
KR100456815B1 (ko) 반도체 패키지 및 이것의 반도체 칩 부착방법
TW202401842A (zh) 影像感測器封裝
JP2024507541A (ja) チップセンサのためのオープンパッケージ
KR100337456B1 (ko) 반도체패키지용 프레임 및 이를 이용한 반도체패키지의 제조 방법
KR20050074251A (ko) 멀티칩 패키지 및 이에 사용되는 반도체칩
CN113809031A (zh) 具有带集成电引线的帽的半导体器件封装
WO2019046745A1 (en) INTEGRATED CIRCUIT BOX WITH STRESS DISTRIBUTION MATERIAL

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
AMND Amendment
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E90F Notification of reason for final refusal
N231 Notification of change of applicant
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 8