CN113823645A - 感测器封装结构 - Google Patents

感测器封装结构 Download PDF

Info

Publication number
CN113823645A
CN113823645A CN202010556858.1A CN202010556858A CN113823645A CN 113823645 A CN113823645 A CN 113823645A CN 202010556858 A CN202010556858 A CN 202010556858A CN 113823645 A CN113823645 A CN 113823645A
Authority
CN
China
Prior art keywords
layer
sensing chip
substrate
sensor package
top edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010556858.1A
Other languages
English (en)
Other versions
CN113823645B (zh
Inventor
辛宗宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tong Hsing Electronic Industries Ltd
Original Assignee
Kingpak Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kingpak Technology Inc filed Critical Kingpak Technology Inc
Priority to CN202010556858.1A priority Critical patent/CN113823645B/zh
Publication of CN113823645A publication Critical patent/CN113823645A/zh
Application granted granted Critical
Publication of CN113823645B publication Critical patent/CN113823645B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开一种感测器封装结构，其包含一基板、安装于所述基板的一感测芯片与一垫高层、多条导线、一支撑体、及设置于所述支撑体上的一透光层。所述垫高层的顶缘电性耦接所述基板且共平面于所述感测芯片的顶面，所述支撑体设置于所述垫高层的所述顶缘与所述感测芯片的所述顶面，并且多个所述导线完全埋置于所述支撑体内。其中，多个所述导线的一端连接于所述感测芯片的顶面，多个所述导线的另一端连接于所述垫高层的所述顶缘，以使所述感测芯片通过多个所述导线与所述垫高层而电性耦接于所述基板。据此，所述感测芯片可以通过多个所述导线与所述垫高层而电性耦接于所述基板，进而降低所述基板与所述感测芯片之间的高度段差对多个所述导线的影响。

Description

感测器封装结构
技术领域
本发明涉及一种封装结构，尤其涉及一种感测器封装结构。
背景技术
现有的感测器封装结构包含一基板、设置于所述基板的一感测芯片、及连接所述基板与所述感测芯片的多条导线。然而，由于所述基板与所述感测芯片之间有着一高度段差，所以多个所述导线易有断线情况发生。再者，当所述感测芯片的厚度增加时，所述高度段差也随着增加，进而导致多个所述导线的线弧过长、且更容易断线。
于是，本发明人认为上述缺陷可改善，乃特潜心研究并配合科学原理的运用，终于提出一种设计合理且有效改善上述缺陷的本发明。
发明内容
本发明实施例在于提供一种感测器封装结构，其能有效地改善现有感测器封装结构所可能产生的缺陷。
本发明实施例公开一种感测器封装结构，其包括：一基板，具有位于相反侧的一第一板面与一第二板面；一感测芯片，安装于所述基板的所述第一板面，并且所述感测芯片的顶面具有一感测区域及位于所述感测区域外侧的多个金属垫；一垫高层，设置于所述基板的所述第一板面，并且所述垫高层邻近于多个所述金属垫；其中，所述垫高层的顶缘设有电性耦接于所述基板的多个打线区块，并且所述垫高层的所述顶缘共平面于所述感测芯片的所述顶面，而多个所述打线区块的位置分别对应于多个所述金属垫的位置；多条导线，其一端分别连接于多个所述金属垫，并且多个所述导线的另一端分别连接于多个所述打线区块，以使所述感测芯片通过多个所述导线与所述垫高层而电性耦接于所述基板；一支撑体，设置于所述垫高层的所述顶缘与所述感测芯片的所述顶面，并且多个所述导线完全埋置于所述支撑体内；以及一透光层，设置于所述支撑体上并且面向所述感测芯片的所述感测区域。
优选地，所述垫高层呈环状且围绕于所述感测芯片的外侧，并且所述垫高层与所述感测芯片之间形成有一环形间隙，而任一个所述导线跨过所述环形间隙而连接于相对应的所述金属垫与相对应的所述打线区块。
优选地，所述感测器封装结构进一步包含有形成于所述环形间隙内的一填充体，所述填充体的顶缘连接于所述支撑体。
优选地，所述填充体的所述顶缘共平面于所述垫高层的所述顶缘与所述感测芯片的所述顶面。
优选地，所述支撑体呈环形，并且所述感测芯片的所述顶面、所述支撑体、及所述透光层共同围绕形成有一封闭空间，而所述感测区域位于所述封闭空间内。
优选地，所述感测器封装结构进一步包含有形成于所述第一板面的一封装体，并且所述封装体包覆于所述垫高层的外侧缘、所述支撑体的外侧缘、及所述透光层的外侧缘。
优选地，所述垫高层的材质不同于所述基板的材质。
优选地，所述垫高层包含有分别连接多个所述打线区块的多条传输线路，并且多个所述传输线路皆连接于所述基板。
优选地，所述感测器封装结构进一步包含有设置于所述第一板面的一封闭层，并且所述封闭层与所述垫高层相连而共同呈一环状结构、且围绕于所述感测芯片的外侧；其中，所述封闭层未电性连接于所述基板及所述感测芯片。
优选地，所述封闭层的顶缘共平面于所述垫高层的所述顶缘与所述感测芯片的所述顶面，并且所述支撑体呈环形且形成于所述垫高层的所述顶缘与所述封闭层的所述顶缘。
综上所述，本发明实施例所公开的感测器封装结构，其通过形成有电性耦接于所述基板的所述垫高层的打线区块，以使所述感测芯片可以通过多个所述导线与所述垫高层而电性耦接于所述基板，进而降低所述基板与所述感测芯片之间的高度段差对多个所述导线的影响。
进一步地说，本发明实施例所公开的感测器封装结构，其通过等高设置的所述垫高层与所述感测芯片，以使得电性耦接所述垫高层与所述感测芯片的多个所述导线能够维持在特定长度、而不会受到所述感测芯片的厚度影响，进而降低多个所述导线的断线机率。
为能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，但是此等说明与附图仅用来说明本发明，而非对本发明的保护范围作任何的限制。
附图说明
图1为本发明实施例一的感测器封装结构的俯视示意图。
图2为图1沿剖线II-II的剖视示意图。
图3为本发明实施例二的感测器封装结构的俯视示意图。
图4为图3沿剖线IV-IV的剖视示意图。
图5为本发明实施例三的感测器封装结构的俯视示意图(一)。
图6为本发明实施例三的感测器封装结构的俯视示意图(二)。
图7为本发明实施例三的感测器封装结构的俯视示意图(三)。
具体实施方式
以下是通过特定的具体实施例来说明本发明所公开有关“感测器封装结构”的实施方式，本领域技术人员可由本说明书所公开的内容了解本发明的优点与效果。本发明可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可基于不同观点与应用，在不悖离本发明的构思下进行各种修改与变更。另外，本发明的附图仅为简单示意说明，并非依实际尺寸的描绘，事先声明。以下的实施方式将进一步详细说明本发明的相关技术内容，但所公开的内容并非用以限制本发明的保护范围。
应当可以理解的是，虽然本文中可能会使用到“第一”、“第二”、“第三”等术语来描述各种组件或者信号，但这些组件或者信号不应受这些术语的限制。这些术语主要是用以区分一组件与另一组件，或者一信号与另一信号。另外，本文中所使用的术语“或”，应视实际情况可能包括相关联的列出项目中的任一个或者多个的组合。
[实施例一]
请参阅图1和图2所示，其为本发明的实施例一。本实施例公开一种感测器封装结构100，其包含有一基板1、彼此间隔地安装于所述基板1的一感测芯片2与一垫高层3、位于所述感测芯片2与所述垫高层3之间的一填充体4、连接所述感测芯片2与所述垫高层3的多条导线5、设置于所述感测芯片2与所述垫高层3上的一支撑体6、设置于所述支撑体6上的一透光层7、及形成于所述基板1且围绕于上述组件外侧的一封装体8。
其中，所述感测器封装结构100于本实施例中虽是以包含上述组件来做说明，但所述感测器封装结构100也可以依据设计需求而加以调整变化。举例来说，在本发明未绘示的其他实施例中，所述感测器封装结构100可以省略所述填充体4及/或所述封装体8。
所述基板1于本实施例中为呈正方形或矩形，并且所述基板1具有位于相反侧的一第一板面11与一第二板面12。其中，本实施例的所述基板1可以于其第二板面12设有多个焊接球S(如：锡球)，并且所述感测器封装结构100能通过多个所述焊接球S而焊接固定于一电子构件(图未示)上，据以使所述感测器封装结构100能电性连接于所述电子构件。
所述感测芯片2于本实施例中是以一影像感测芯片来说明，但不以此为限。其中，所述感测芯片2是安装于所述基板1的第一板面11(的大致中央处)。再者，所述感测芯片2的一顶面21包含有一感测区211及位于所述感测区211外侧的多个金属垫212，并且多个所述金属垫212于本实施例中是大致呈环状排列以围绕所述感测区211。
所述垫高层3设置于所述基板1的所述第一板面11，并且所述垫高层3邻近于多个所述金属垫212。于本实施例中，所述垫高层3呈环状且围绕于所述感测芯片2的外侧，并且所述垫高层3与所述感测芯片2之间形成有一环形间隙G，而所述垫高层3与所述感测芯片2之间较佳是等间距地间隔设置，据以利于多个所述导线5的成形。
再者，所述垫高层3的材质(或绝缘材料)较佳是不同于所述基板1的材质(或绝缘材料)，但本发明不以此为限。举例来说，在本发明未绘示的其他实施例中，所述垫高层3的材质(或绝缘材料)也可以与所述基板1的材质(或绝缘材料)相同。
更详细地说，所述垫高层3的顶缘31共平面于所述感测芯片2的所述顶面21，并且所述垫高层3的所述顶缘设有电性耦接于所述基板1的多个打线区块32，而多个所述打线区块32的位置分别对应于多个所述金属垫212的位置；也就是说，任一个所述打线区块32与其所对应的所述金属垫212彼此相邻且相较于所述第一板面11位于相同的高度上。另，所述垫高层3的多个所述打线区块32的数量也分别对应于(如：等同于)所述感测芯片2的多个所述金属垫212的数量。
再者，所述垫高层3于本实施例中包含有分别连接多个所述打线区块32的多条传输线路33，并且多个所述传输线路33皆连接于所述基板1。其中，多个所述传输线路33可以是成形于所述垫高层3外表面、或是埋置于所述垫高层3内，本发明在此不加以限制。
所述填充体4形成于所述环形间隙G内(也就是，所述填充体4形成于所述基板1的所述第一板面11、并连接所述垫高层3的内侧缘34与所述感测芯片2的外侧缘22)，并且所述填充体4的顶缘41共平面于所述垫高层3的所述顶缘31与所述感测芯片2的所述顶面21，但本发明不以此为限。举例来说，在本发明未绘示的其他实施例中，所述填充体4可以连接于所述感测芯片2的所述顶面21边缘与所述垫高层3的顶缘31，但所述填充体4是相较于所述感测芯片2的所述顶面21大致呈凹陷状或是凸出状。
多个所述导线5的一端分别连接于多个所述金属垫212，并且多个所述导线5的另一端分别连接于多个所述打线区块32(也就是，任一个所述导线5跨过所述环形间隙G或填充体4而连接于相对应的所述金属垫212与相对应的所述打线区块32)，以使所述感测芯片2通过多个所述导线5与所述垫高层3而电性耦接于所述基板1。
据此，本实施例的感测器封装结构100通过形成有电性耦接于所述基板1的所述垫高层3的打线区块32，以使所述感测芯片2可以通过多个所述导线5与所述垫高层3而电性耦接于所述基板1，进而降低所述基板1与所述感测芯片2之间的高度段差对多个所述导线5的影响。
进一步地说，所述感测器封装结构100通过等高设置的所述垫高层3与所述感测芯片2，以使得电性耦接所述垫高层3与所述感测芯片2的多个所述导线5的能够维持在特定长度、而不会受到所述感测芯片2的厚度影响，进而降低多个所述导线5的断线机率。
所述支撑体6设置(或连接)于所述垫高层3的所述顶缘31、所述感测芯片2的所述顶面21、及所述填充体4的所述顶缘41。于本实施例中，所述支撑体6呈环形并使得多个所述导线5完全埋置于其内，所述支撑体6未接触所述感测芯片2的所述感测区211、也未接触所述垫高层3的外侧缘35，但本发明不受限于此。举例来说，在本发明未绘示的其他实施例中，所述支撑体6也可以进一步延伸包覆于所述垫高层3的外侧缘35。
所述透光层7于本实施例中是以呈透明状的一平板玻璃来说明，但本发明不受限于此。所述透光层7设置于所述支撑体6上，也就是说，所述透光层7抵接于所述支撑体6的一端，而所述垫高层3的所述顶缘31、所述填充体4的所述顶缘41、与所述感测芯片2的所述顶面21一同抵接于所述支撑体6的另一端。
进一步地说，所述透光层7包含有位于相反两侧的一第一表面71与一第二表面72、及相连于所述第一表面71与一第二表面72的一外侧缘73，所述透光层7的所述第二表面72设置于所述支撑体6上。其中，所述透光层7(的所述第二表面72)、所述支撑体6、及所述感测芯片2的所述顶面21共同包围形成有一封闭空间E，而所述感测区211位于所述封闭空间E内且面向所述透光层7。
所述封装体8形成于所述基板1的所述第一板面11，并且所述封装体8包覆(且连接)于所述垫高层3的所述外侧缘35、所述支撑体6的所述外侧缘61、及所述透光层7的所述外侧缘73。于本实施例中，所述封装体8是以固化后的液态封胶(liquid compound)来说明，但本发明不受限于此。举例来说，在本发明未绘示的其他实施例中，所述封装体8也可以是模制封胶(molding compound)；或者，所述封装体8包含有固化后的液态封胶及形成于所述液态封胶上的模制封胶。
[实施例二]
请参阅图3和图4所示，其为本发明的实施例二。由于本实施例类似于上述实施例一，所以两个实施例的相同处不再加以赘述，而本实施例相较于实施例一的差异大致说明如下：
于本实施例中，所述垫高层3非为环形，而所述感测器封装结构100进一步包含有设置于所述第一板面11的一封闭层9，并且所述封闭层9与所述垫高层3相连而共同呈一环状结构、且围绕于所述感测芯片2的外侧。其中，所述封闭层9未电性连接于所述基板1及所述感测芯片2，所述封闭层9的顶缘共平面于所述垫高层3的所述顶缘31与所述感测芯片2的所述顶面21。
进一步地说，所述封闭层9可以是与所述感测芯片2间隔地设置，以使得所述环状结构与所述感测芯片2之间形成有一环形间隙G，所述填充体4形成于所述环形间隙G内，并且所述填充体4的顶缘41共平面于所述垫高层3的所述顶缘31与所述感测芯片2的所述顶面21，但本发明不以此为限。
所述支撑体6呈环形且形成于所述垫高层3的所述顶缘31、所述封闭层9的所述顶缘、所述感测芯片2的所述顶面21、及所述填充体4的所述顶缘41。再者，所述支撑体6未接触所述感测芯片2的所述感测区211、所述垫高层3的外侧缘35、及所述封闭层9的外侧缘，但本发明不受限于此。
[实施例三]
请参阅图5至图7所示，其为本发明的实施例三。由于本实施例类似于上述实施例二，所以两个实施例的相同处不再加以赘述，而本实施例相较于实施例二的差异大致说明如下：
于本实施例中，所述封闭层9也可以连接于所述感测芯片2的所述外侧缘22，所以所述填充体4仅形成于所述感测芯片2与所述垫高层3之间。所述支撑体6呈环形且形成于所述垫高层3的所述顶缘31、所述封闭层9的所述顶缘、所述感测芯片2的所述顶面21、及所述填充体4的所述顶缘41。再者，所述支撑体6未接触所述感测芯片2的所述感测区211、所述垫高层3的外侧缘35、及所述封闭层9的外侧缘，但本发明不受限于此。
[本发明实施例的技术效果]
综上所述，本发明实施例所公开的感测器封装结构，其通过形成有电性耦接于所述基板的所述垫高层的打线区块，以使所述感测芯片可以通过多个所述导线与所述垫高层而电性耦接于所述基板，进而降低所述基板与所述感测芯片之间的高度段差对多个所述导线的影响，也可避免封装结构于不同温度环境中金属线热胀冷缩致使金属线内部应力过大而与金属垫、打线区块分离的现象。另外，由于感测芯片上的金属垫与以及垫高层上的打线区块皆位在约略相同的高度，故可避免于打线制程(wire bond)中对多个所述导线施加过大的拉力而造成断线的问题。
进一步地说，本发明实施例所公开的感测器封装结构，其通过等高设置的所述垫高层与所述感测芯片，以使得电性耦接所述垫高层与所述感测芯片的多个所述导线能够维持在特定长度、而不会受到所述感测芯片的厚度影响，进而降低多个所述导线的断线机率。
以上所公开的内容仅为本发明的优选可行实施例，并非因此局限本发明的专利范围，所以凡是运用本发明说明书及图式内容所做的等效技术变化，均包含于本发明的专利范围内。

Claims (10)

1.一种感测器封装结构，其特征在于，所述感测器封装结构包括：一基板，具有位于相反侧的一第一板面与一第二板面；
一感测芯片，安装于所述基板的所述第一板面，并且所述感测芯片的顶面具有一感测区域及位于所述感测区域外侧的多个金属垫；
一垫高层，设置于所述基板的所述第一板面，并且所述垫高层邻近于多个所述金属垫；其中，所述垫高层的顶缘设有电性耦接于所述基板的多个打线区块，并且所述垫高层的所述顶缘共平面于所述感测芯片的所述顶面，而多个所述打线区块的位置分别对应于多个所述金属垫的位置；
多条导线，其一端分别连接于多个所述金属垫，并且多个所述导线的另一端分别连接于多个所述打线区块，以使所述感测芯片通过多个所述导线与所述垫高层而电性耦接于所述基板；
一支撑体，设置于所述垫高层的所述顶缘与所述感测芯片的所述顶面，并且多个所述导线完全埋置于所述支撑体内；以及
一透光层，设置于所述支撑体上并且面向所述感测芯片的所述感测区域。
2.依据权利要求1所述的感测器封装结构，其特征在于，所述垫高层呈环状且围绕于所述感测芯片的外侧，并且所述垫高层与所述感测芯片之间形成有一环形间隙，而任一个所述导线跨过所述环形间隙而连接于相对应的所述金属垫与相对应的所述打线区块。
3.依据权利要求2所述的感测器封装结构，其特征在于，所述感测器封装结构进一步包含有形成于所述环形间隙内的一填充体，所述填充体的顶缘连接于所述支撑体。
4.依据权利要求3所述的感测器封装结构，其特征在于，所述填充体的所述顶缘共平面于所述垫高层的所述顶缘与所述感测芯片的所述顶面。
5.依据权利要求2所述的感测器封装结构，其特征在于，所述支撑体呈环形，并且所述感测芯片的所述顶面、所述支撑体、及所述透光层共同围绕形成有一封闭空间，而所述感测区域位于所述封闭空间内。
6.依据权利要求5所述的感测器封装结构，其特征在于，所述感测器封装结构进一步包含有形成于所述第一板面的一封装体，并且所述封装体包覆于所述垫高层的外侧缘、所述支撑体的外侧缘、及所述透光层的外侧缘。
7.依据权利要求2所述的感测器封装结构，其特征在于，所述垫高层的材质不同于所述基板的材质。
8.依据权利要求1所述的感测器封装结构，其特征在于，所述垫高层包含有分别连接多个所述打线区块的多条传输线路，并且多个所述传输线路皆连接于所述基板。
9.依据权利要求1所述的感测器封装结构，其特征在于，所述感测器封装结构进一步包含有设置于所述第一板面的一封闭层，并且所述封闭层与所述垫高层相连而共同呈一环状结构、且围绕于所述感测芯片的外侧；其中，所述封闭层未电性连接于所述基板及所述感测芯片。
10.依据权利要求9所述的感测器封装结构，其特征在于，所述封闭层的顶缘共平面于所述垫高层的所述顶缘与所述感测芯片的所述顶面，并且所述支撑体呈环形且形成于所述垫高层的所述顶缘与所述封闭层的所述顶缘。
CN202010556858.1A 2020-06-18 2020-06-18 感测器封装结构 Active CN113823645B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010556858.1A CN113823645B (zh) 2020-06-18 2020-06-18 感测器封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010556858.1A CN113823645B (zh) 2020-06-18 2020-06-18 感测器封装结构

Publications (2)

Publication Number Publication Date
CN113823645A true CN113823645A (zh) 2021-12-21
CN113823645B CN113823645B (zh) 2024-08-06

Family

ID=78911552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010556858.1A Active CN113823645B (zh) 2020-06-18 2020-06-18 感测器封装结构

Country Status (1)

Country Link
CN (1) CN113823645B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0828298A2 (en) * 1996-09-06 1998-03-11 Matsushita Electronics Corporation Imaging apparatus and process for producing the same
US20040080037A1 (en) * 2002-10-25 2004-04-29 Foong Chee Seng Image sensor device
TW200824106A (en) * 2006-11-27 2008-06-01 Altus Technology Inc Image sensor package and inage sensor module and manufacture method therewith
US20080191335A1 (en) * 2007-02-08 2008-08-14 Advanced Chip Engineering Technology Inc. Cmos image sensor chip scale package with die receiving opening and method of the same
CN101295723A (zh) * 2007-04-27 2008-10-29 白金泉 薄型影像感测芯片封装
CN103996687A (zh) * 2014-06-12 2014-08-20 中国电子科技集团公司第四十四研究所 局部减薄背照式图像传感器结构及其封装工艺
CN204808355U (zh) * 2015-05-19 2015-11-25 苏州晶方半导体科技股份有限公司 芯片封装结构
CN107591420A (zh) * 2016-07-06 2018-01-16 胜丽国际股份有限公司 感测器封装结构
US20180019274A1 (en) * 2016-07-12 2018-01-18 Kingpak Technology Inc. Sensor package structure
US20180182801A1 (en) * 2016-12-22 2018-06-28 UTAC Headquarters Pte. Ltd. Image sensor with processor package
US20190057992A1 (en) * 2017-08-16 2019-02-21 Kingpak Technology Inc. Sensor package structure
TW201911507A (zh) * 2017-08-16 2019-03-16 勝麗國際股份有限公司 感測器封裝結構
US20190135614A1 (en) * 2017-11-06 2019-05-09 Analog Devices Global Unlimited Company Gas sensor packages
US20200185450A1 (en) * 2018-12-06 2020-06-11 Analog Devices, Inc. Shielded integrated device packages

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0828298A2 (en) * 1996-09-06 1998-03-11 Matsushita Electronics Corporation Imaging apparatus and process for producing the same
US20040080037A1 (en) * 2002-10-25 2004-04-29 Foong Chee Seng Image sensor device
TW200824106A (en) * 2006-11-27 2008-06-01 Altus Technology Inc Image sensor package and inage sensor module and manufacture method therewith
US20080191335A1 (en) * 2007-02-08 2008-08-14 Advanced Chip Engineering Technology Inc. Cmos image sensor chip scale package with die receiving opening and method of the same
CN101295723A (zh) * 2007-04-27 2008-10-29 白金泉 薄型影像感测芯片封装
CN103996687A (zh) * 2014-06-12 2014-08-20 中国电子科技集团公司第四十四研究所 局部减薄背照式图像传感器结构及其封装工艺
CN204808355U (zh) * 2015-05-19 2015-11-25 苏州晶方半导体科技股份有限公司 芯片封装结构
CN107591420A (zh) * 2016-07-06 2018-01-16 胜丽国际股份有限公司 感测器封装结构
US20180019274A1 (en) * 2016-07-12 2018-01-18 Kingpak Technology Inc. Sensor package structure
US20180182801A1 (en) * 2016-12-22 2018-06-28 UTAC Headquarters Pte. Ltd. Image sensor with processor package
US20190057992A1 (en) * 2017-08-16 2019-02-21 Kingpak Technology Inc. Sensor package structure
TW201911507A (zh) * 2017-08-16 2019-03-16 勝麗國際股份有限公司 感測器封裝結構
US20190135614A1 (en) * 2017-11-06 2019-05-09 Analog Devices Global Unlimited Company Gas sensor packages
US20200185450A1 (en) * 2018-12-06 2020-06-11 Analog Devices, Inc. Shielded integrated device packages

Also Published As

Publication number Publication date
CN113823645B (zh) 2024-08-06

Similar Documents

Publication Publication Date Title
US10825851B2 (en) Sensor package structure
US5091772A (en) Semiconductor device and package
CN109411486B (zh) 感测器封装结构
EP3570326B1 (en) Sensor package structure
KR900017153A (ko) 반도체 장치 및 그 제조방법
JP2006501657A (ja) 光源モジュールならびに該光源モジュールを製作するための方法
TWI671872B (zh) 感測器封裝結構
EP3628776B1 (en) Sensor package structure
CN112420753B (zh) 感测器封装结构
CN110943049B (zh) 光学感测器
CN113823645A (zh) 感测器封装结构
JP3645833B2 (ja) イメージセンサのスタックパッケージ構造
TWI766296B (zh) 感測器封裝結構
CN112038299B (zh) 堆叠式感测器封装结构
US20040085743A1 (en) Tape carrier package
CN115206893B (zh) 传感器封装结构
KR101096030B1 (ko) 반도체 칩 및 이를 이용한 반도체 패키지
TWI676250B (zh) 光學感測器
TWI710093B (zh) 天線置頂之半導體封裝結構
KR0122847B1 (ko) 집적회로 패키지의 휨현상 감소방법
US20050098710A1 (en) Image sensor package
KR200309900Y1 (ko) 버티컬칩사이즈패키지
CN116417482A (zh) 感测器封装结构
KR20040100722A (ko) 단축 배선을 갖는 화상 센서
US20030116846A1 (en) Stacked structure of a ball grid array (BGA) integrated circuit package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230116

Address after: Taipei City, Taiwan Chinese Zhongzheng District Yanping Road No. 83 6 floor

Applicant after: TONG HSING ELECTRONIC INDUSTRIES, Ltd.

Address before: Hsinchu County

Applicant before: KINGPAK TECHNOLOGY Inc.

GR01 Patent grant
GR01 Patent grant