TW202401842A - 影像感測器封裝 - Google Patents

影像感測器封裝 Download PDF

Info

Publication number
TW202401842A
TW202401842A TW112113955A TW112113955A TW202401842A TW 202401842 A TW202401842 A TW 202401842A TW 112113955 A TW112113955 A TW 112113955A TW 112113955 A TW112113955 A TW 112113955A TW 202401842 A TW202401842 A TW 202401842A
Authority
TW
Taiwan
Prior art keywords
die
chamber
substrate
disposed
image sensor
Prior art date
Application number
TW112113955A
Other languages
English (en)
Inventor
謝有德
Original Assignee
美商半導體元件工業有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商半導體元件工業有限責任公司 filed Critical 美商半導體元件工業有限責任公司
Publication of TW202401842A publication Critical patent/TW202401842A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Abstract

一種方法包括將一第一晶粒設置於一基材中之一第一垂直高度處的一第一腔室中之一第一晶粒接收表面上，及將一第二晶粒設置於該基材中一第二垂直高度處的一第二腔室中之一第二晶粒接收表面上。該第二腔具有一開放頂部，且該基板中之該第二垂直高度大於該第一垂直高度。

Description

影像感測器封裝
本說明書係關於半導體影像感測器之封裝。
數位影像感測器（例如，互補式金屬氧化物半導體影像感測器(complementary metal–oxide–semiconductor image sensor, CIS)或電荷耦合裝置(charge-coupled device, CCD)）通常係封裝成積體電路(IC)封裝（亦即，陶瓷球柵陣列封裝(ceramic ball grid array package, CBGA)或塑膠球柵陣列(plastic ball grid array, PBGA)封裝）中的單一晶粒。然而，較新的應用（例如，汽車應用，諸如先進駕駛輔助系統(advanced driver assistance systems, ADAS)及自主駕駛(autonomous driving, AD)系統）需要其他電路系統（例如，影像信號處理器(image signal processor, ISP)晶粒或ASIC晶粒）包含在該相同的IC封裝中成為該CIS晶粒，以改善成像效能。
在一般態樣中，一封裝包括一基材，該基材具有在距離該基材之底部表面一第一垂直高度處的一第一腔室；及在距離該基材之底部表面一第二垂直高度處的一第二腔室，該第二垂直高度大於該第一垂直高度。一積體電路晶粒係設置於該第一腔室中，一數位影像感測器晶粒係設置於該第二腔室中，且一透明蓋係在該第二腔室上方設置於該基材之一頂部。
在一般態樣中，一封裝包括一基材，該基材具有在一第二腔室的下方之一第一腔室。該第二腔室在該基材的一頂部表面具有一開放頂部。一積體電路晶粒係設置於該第一腔室中，一互補式金屬氧化物半導體影像感測器(CIS)晶粒係設置於該第二腔室中，且一透明蓋係設置於該基材之頂部表面上且覆蓋該第二腔室之開放頂部。
在一般態樣中，一種方法包括將一第一晶粒設置於一基材中之一第一垂直高度處的一第一腔室中之一第一晶粒接收表面上，及將一第二晶粒設置於該基材中之一第二垂直高度處的一第二腔室中之一第二晶粒接收表面上。該第二腔室具有一開放頂部，且該基材中之該第二垂直高度大於該第一垂直高度。
於附圖及以下說明中提出一或多個實施方案之細節。可從說明及圖式以及申請專利範圍中明白了解其他特徵。
相關申請案之交互參照
本申請案主張2022年04月20日申請之美國專利申請案第17/659,901號之優先權，該案全文以引用方式併入本文。
本揭露描述多晶粒影像感測器封裝及用於製造該多晶粒影像感測器封裝之方法。例示性多晶粒影像感測器封裝可例如包括一數位影像感測器晶粒（例如，互補式金屬氧化物半導體影像感測器(CIS)晶粒）及相關的透明窗、蓋、或蓋體，以及至少一個影像信號處理器(ISP)晶粒或一特殊應用積體電路ASIC晶粒。
在例示性實施方案中，多晶粒感測器影像封裝可包括：一ISP晶粒或ASIC晶粒，其係設置於一封裝基材中之一第一垂直高度處；及一CIS晶粒，其係設置於該封裝基材中之該第一垂直高度處的該ISP晶粒或ASIC晶粒上方的一第二垂直高度處。
圖1A示意地繪示將一CIS晶粒垂直地設置於一封裝基材中之ISP晶粒或ASIC晶粒上方的概念。
如圖1A所示，一封裝基材（例如，基材11）可具有一底部表面S1及一頂部表面S4。基材11中形成有兩個腔室C1及C2，其分別具有水平寬度CW1及CW2，其中腔室C2係垂直地設置於腔室C1上方（在z方向上）。腔室C2之寬度CW2可大於腔室C1之寬度CW1。腔室C1係形成於基材11中在一底部表面S2與一頂部表面S3之間。在基材11中。腔室C2係形成於基材11中在腔室C1的頂部表面S3與基材11的頂部表面S4之間。該ISP晶粒或ASIC晶粒（例如，ASIC 50）係設置於該封裝基材之底部表面S1上方之該第一垂直高度20H處之底部表面S3上的腔室C1中。該CIS晶粒（例如，CIS 60）係設置於腔室C1之底部表面S2上方之一垂直高度30H處之腔室C1的頂部表面S3上的腔室C2中，換言之，CIS 60係設置於該封裝基材之底部表面S1上方之該第二垂直高度HH（= 20H +30H）處。該第二垂直高度HH大於第一垂直高度20H。
相較於其中晶粒水平分隔開之多晶粒封裝的佔用面積，該封裝基材中之晶粒的此種垂直堆疊配置降低該多晶粒封裝之截面積的佔用面積。
在例示性實施方案中，該多晶粒影像感測器封裝可使用由絕緣介電材料層製成之基材來製造，該等絕緣介電材料層包括例如以下之層：陶瓷材料、阻燃劑環氧樹脂（例如，FR4或FR5）、雙馬來醯亞胺三𠯤(BT)環氧樹脂、模製化合物、或其他環氧樹脂、或其組合。
在例示性實施方案中，一多晶粒封裝基材可被製成（例如，藉由一積疊程序）與導電層交錯之一連串或一堆疊的絕緣介電材料（例如，陶瓷材料）的積疊層。該導電層可例如包括接線（例如，導電跡線、墊、及平面），用於至該封裝中之晶粒的電連接。該導電跡線、墊、及平面可例如由鎢、或鍍有鎳或銀之銅形成。所揭示之基材不受限於任何特定數目之陶瓷層或導電層，亦不受限於任何特定材料或厚度。
此外，在例示性實施方案中，該多晶粒封裝基材可包括一壩結構（例如，類似矮護牆的壁），其係建造在該絕緣介電材料之積疊層之堆疊頂部表面的外緣上。
在例示性實施方案中，一多晶粒影像感測器封裝可包括於一基材中之不同垂直位準或高度處所設置之不同晶粒（例如，CIS晶粒、ISP晶粒、ASIC晶粒等）。該基材可例如包括形成於該基材中之不同垂直高度或位準處之表面上之不同腔室。該等腔室之底部表面可經組態以成為晶粒接收表面，其上可置放該等晶粒，且該等晶粒可附接或接合至該等表面。一ASIC晶粒或ISP晶粒可例如係設置於距離該基材之底部一第一垂直高度處的該基材中所形成之一第一腔室中之一第一晶粒接收表面上，且該CIS晶粒可設置於距離該基材之底部一第二垂直高度處的該基材中所形成之一第二腔室中之一第二晶粒接收表面上。相較於距離該基材之底部之該第一晶粒接收表面（在該第一腔室中）之該第一垂直高度，該第二晶粒接收表面（在該第二腔室中）之第二垂直高度可處於一較高的高度。該第一腔室中之該第一晶粒接收表面上所設置之該ASIC（或ISP）晶粒可經封裝於一封裝材料（例如，環氧樹脂）中。
在例示性實施方案中，該第一腔室可經由該第二腔室之底部或底部表面開放至該第二腔室中。該第二腔室在該基材之頂部可開放（具有一開放頂部）至該基材之外部。在例示性實施方案中，相較於該較大（較寬）的第二腔室之截面積，該第一腔室可具有一較小的截面積。例如，該第一腔室具有之寬度可較該第二腔室之寬度更窄。該第一腔室之內垂直側壁及該第二較寬的腔室之內垂直側壁可具有一階梯狀輪廓，其具有沿著該第二腔室之底部部分或底部表面的一水平架或階（介於該第一腔室和該第二腔室的內垂直側壁之間）。該第二腔室係在該基材之頂部可開放至該基材之外部。
在例示性實施方案中，該第二腔室可由該絕緣介電材料之積疊層之堆疊的頂部表面與該壩結構（其係建造在該堆疊之頂部表面之外緣上）之內垂直側壁來界定。在例示性實施方案中，該多晶粒影像感測器封裝可包括該壩結構壁之頂部上所置放之一透明蓋或蓋體，以延伸於基材之頂部上方並包圍該第二腔室（其內設置該CIS）。該透明蓋或蓋體可由任何透明材料（例如，玻璃、塑膠等）製成。在例示性實施方案中，該透明蓋或蓋體可係玻璃蓋或蓋體。該玻璃蓋或蓋體可使用例如黏著劑而附接至該壩結構之壁的頂部。在例示性實施方案中，該玻璃蓋或蓋體可將該CIS密封於該第二腔室中之一氣態氣氛（例如，空氣或其他氣體）中。該玻璃蓋或蓋體對引導至該CIS之光（例如，可見光）可為透明的，以用於成像。
圖1B根據本揭露之原理顯示一例示性多晶粒影像感測器封裝10之截面圖（在z-x平面上）。圖1B係圖1A之更詳細的實施方案。
例示性多晶粒影像感測器封裝10可包括一ASIC晶片（例如，ASIC 50）及一CIS（例如，CIS 60），其係設置於一封裝基材（例如，基材11）中所形成之晶粒接收腔室（例如，分別為腔室C1、C2）中。在基材11中，腔室C1係在垂直方向上（沿著z軸）位於腔室C2的下方或下面。
基材11可係一多層基材，其係由例如一堆疊的介電絕緣材料層（例如，陶瓷材料、阻燃劑環氧樹脂（例如，FR4或FR5）、雙馬來醯亞胺三𠯤(BT)環氧樹脂、模製化合物等之層）之層製成，該等層與用於接線之導電層（導電跡線、墊、及平面）交錯。該等導電層可例如包括鎢、或鍍有鎳或銀之銅。舉例而言，如圖1A所示，基材11可包括（具有垂直高度20H之）基材層堆疊20及（具有垂直高度30H之）基材層堆疊30，其等包括介電絕緣體（例如，陶瓷的）層22a、22b、22c、及22d，且在垂直方向（z軸方向）上、在基材11之一底部表面（例如，表面S1）與一中間表面（例如，表面S3）之間與導電層21a、21b、21c、21d、及21e交錯。導電層21a、21b、21c、21d、及21e可藉由垂直的通孔電氣互連，且可用作為基材11內及基材11外電氣互連的信號重分佈層。
基材11亦包括一壩（例如，壩40），該壩具有一垂直壁高度40H，建造於基材層堆疊30之外緣上。壩40可具有面向基材11內部的內垂直側壁41。壩40之垂直壁的頂部可具有一寬度DW。壩40可例如由陶瓷材料、模製材料、或環氧樹脂（諸如FR4、FR5）、或BT環氧樹脂製成。
基材11可具有一寬度W（在x方向上）及一高度H（在Z方向上），該高度可約等於基材層堆疊20及30之高度與壩40之高度的總和（亦即，H ≈ 20H + 30H + 40H）。
在基材11中，一第一腔室C1係例如藉由移除或切除基材層堆疊20之頂部表面（例如，表面S2）上方的一區域中的基材層堆疊30材料之一部分而形成於基材層堆疊30中（換言之，藉由在基材層堆疊30中鑿出一個孔洞）。第一腔室C1可具有一寬度CW1（在x方向上）及一腔室高度CH1（在z方向上）。寬度CW1可小於基材11之寬度W。腔室高度CH1可係大約相同，或大約相同於基材層堆疊30之高度30H。腔室C1之底部表面可相同於基材層堆疊20之頂部表面（例如，表面S2），且形成腔室C1之一晶粒接收表面（例如，用於接收一ASIC晶粒或ISP晶粒）。
該腔室C1之內垂直側壁（例如，側壁31）及壩40之內垂直側壁41可具有一階梯狀輪廓，其具有沿著基材層堆疊30之頂部表面（例如，表面S3）延伸（例如，在x方向上）之水平台或階34。該水平台或階34可例如具有寬度SW（在x方向上）。在一些實施方案中，腔室C1填充有一封裝材料（例如，環氧樹脂55）至腔室高度CH1，以將一晶粒封裝於該腔室中。在此實施方案中，腔室C1之頂部表面S3可與填充腔室C1之該封裝材料之頂部表面共延伸。
此外，在基材11中，一第二腔室C2係由基材層堆疊30之頂部表面（例如，表面S3）上方的壩40之內壁41圍繞的體積所形成或界定。腔室C2可具有在腔室C1之寬度CW1上方與腔室C1之頂部表面（例如，表面S3）共延伸的一底部表面，且可進一步包括具有寬度SW（在x方向上）之該水平台或階34。腔室C2之底部表面及腔室C1之頂部表面兩者在本文中皆稱為表面S3。
腔室C2具有一開放頂部，高於壩40之壁（例如，壁41）之高度（例如，約在基材11之頂部，表面S4）。基材11上方延伸之一透明窗（例如，玻璃蓋70）可置放於壩40之壁的頂部上以包圍腔室C2。
在多晶粒影像感測器封裝10的例示性實施方案中，可將ASIC晶粒或ISP晶粒（例如，ASIC 50）定位在腔室C1中，位於腔室C1的晶粒接收表面（例如，表面S2）上（換言之，ASIC 50可經表面安裝於該晶粒接收表面S2上）。在例示性實施方案中，ASIC 50可經晶粒接合至該表面（亦即，表面S2），例如使用一層的晶粒接合黏著劑或環氧樹脂（未圖示）來將ASIC 50之底部表面接合至該晶粒接收表面（例如，表面S2）。此外，為了電氣互連至ASIC 50，可在ASIC 50之頂部表面上的導電墊（例如，鋁墊）（未圖示）與基材11中之表面S2處之導電層（例如，導電層21c）上的跡線或墊之間製作打線接合（例如，打線接合51）。晶粒接合及打線接合之ASIC 50在本文中可稱為表面安裝型晶粒（對比於本文中隨後參照圖2所述之覆晶安裝型晶粒））。
此外，封裝材料（例如，環氧樹脂55）可填充腔室C1至表面S3（例如，達到腔室高度CH1），使得該經表面安裝之ASIC 50係封裝於腔室C1中。填充腔室C1之環氧樹脂55之頂部表面可與腔室C1之頂部表面（例如，表面S3）共延伸。
此外，在多晶粒影像感測器封裝10之例示性實施方案中，可將一影像感測器（例如，CIS 60）置放在腔室C2中之晶粒接收表面（例如，表面S3）上。如圖1B所示，可將CIS 60直接置放在腔室C1（其可填充有封裝ASIC 50之環氧樹脂55）上方。可定向CIS 60使得CIS 60上的微透鏡或濾波器總成（例如，總成62）向上（在z方向上）面朝壩40之壁之頂部上所置放之一透明蓋（例如，玻璃蓋70）。可使用黏著劑（例如，環氧樹脂64）將玻璃蓋70（其由上方（亦即，自頂部）包圍腔室C2）附接至壩40之壁之頂部。
在例示性實施方案中，CIS 60可經晶粒接合至該基板（亦即，表面S3），例如使用一層之晶粒接合黏著劑或環氧樹脂（未圖示），以將CIS 60之底部表面接合至表面S3。腔室C2中所設置之CIS 60可藉由環氧樹脂55而隔離於下方腔室C1中垂直設置的ASIC 50之外，該環氧樹脂填充腔室C1並封裝ASIC 50。此外，為了電氣互連至CIS 60，可在CIS 60之頂部表面上的導電墊（例如，鋁墊）（未圖示）與基材11中之表面S3處之導電層（例如，導電層21e）上的跡線或墊之間製作打線接合（例如，打線接合61）。
由上方包圍腔室C2之玻璃蓋70可使用黏著劑（例如，環氧樹脂64）而附接至壩40之壁之頂部。為了成像之目的，玻璃蓋70可對CIS 60所使用之操作波長（例如，可見光）透明。在例示性實施方案中，玻璃蓋70的一或兩側可塗佈有寬帶抗反射(broad band anti-reflective, BBAR)塗層（例如，BBAR 72），以增加例如可見光經由玻璃蓋70透射至CIS 60。在一些實施方案中，該BBAR塗層可不延伸至玻璃蓋70之邊緣。在一些例示性實施方案中，如圖1B所示，在玻璃蓋70之邊緣的邊條74可不塗有抗反射塗層（亦即，邊條74可不具有任何BBAR塗層）。
圖3A顯示例如具有側寬GW之方形玻璃蓋70的平面圖。圖3B顯示例如施加至該方形玻璃蓋70之BBAR塗層（例如，BBAR 72），其不延伸至該邊緣且使方形玻璃蓋70的邊條74未經塗佈。邊條74可具有一寬度EW，其與壩40之壁的頂部之寬度DW相當（圖1B）。未經塗佈之邊條74可允許紫外光通過該玻璃蓋以幫助固化環氧樹脂64（其係用來將玻璃蓋70附接至壩40之頂部）。
重新參照圖1B，附接至壩40之頂部之玻璃蓋70可包圍腔室C2，並將腔室C2中所設置之CIS 60密封於空氣或其他氣體之氣態氣氛（例如，大氣65）中。
此外，在多晶粒影像感測器封裝10之例示性實施方案中，為了外部電氣連接（例如，用於引腳），基材11之底部表面S1可例如具有硬銲接腳（未圖示）或焊料凸塊80，其係連接至例如導電層21a上之墊或跡線。基材11之底部表面S1上所設置之焊料凸塊80可用來例如將封裝11焊球安裝於PCB板（未圖示）上，作為引腳。
在圖1B中所顯示之例示性多晶粒影像感測器封裝10中，ASIC 50經表面安裝於腔室C1中（亦即，經晶粒接合及打線接合於腔室C1中之晶粒接收表面S2上）。在該多晶粒影像感測器封裝之一些其他例示性實施方案中，ASIC 50可利用焊料凸塊而經覆晶安裝於腔室C1中之晶粒接收表面（例如，表面S2）上。
圖2顯示一例示性一多晶粒影像感測器封裝15，其類似於多晶粒影像感測器封裝10（圖1B）包括基材11中之腔室C1及C2中所設置之ASIC 50及CIS 60。在多晶粒影像感測器封裝15中，ASIC 50係使用焊料凸塊54而經覆晶安裝於腔室C1中之晶粒接收晶粒表面S2上。一封裝材料（例如，環氧樹脂55），其可填充腔室C1至表面S3（例如，達到腔室高度CH1）以將ASIC 50封裝於腔室C1中，亦可用作為底部填充材料，該底部填充材料流入該ASIC 50與表面S2之間的間隙，以加強焊料凸塊互連（焊料凸塊54）。
圖4顯示用於製造多晶粒影像感測器封裝（例如，多晶粒影像感測器封裝10，圖1B）之例示性方法400。
多晶粒影像感測器封裝10（如圖1B中所示）可包括複數個晶粒（例如，CIS 60、ASIC 50等），其係在封裝建構之期間設置於封裝基材（例如，基材11）中之不同位準或垂直高度處所形成之腔室中。該封裝基材可例如係一多層基材，其係由例如一堆疊的之介電絕緣材料層（例如，陶瓷材料、阻燃劑環氧樹脂（例如，FR4或FR5）、雙馬來醯亞胺三𠯤(BT)環氧樹脂、模製化合物等之層）製成，該等層與用於接線之導電層（導電跡線、墊、及平面）交錯。該封裝基材亦可包括例如，亦包括一壩（例如，壩40），其在介電絕緣材料層之堆疊之外緣上具有一垂直壁高度40H。
方法400可包括：將一第一晶粒（例如，ASIC 50）設置於該封裝基材中之一第一垂直高度處的一第一腔室中之一第一晶粒接收表面上(410)；將該第一晶粒附接至該第一腔室中之該第一晶粒接收表面上(420)；及將該第一腔室中所設置之該第一晶粒封裝於一環氧樹脂中(430)。方法400進一步包括：將一第二晶粒（例如，CIS 60）設置於該基材中之一第二垂直高度處的一第二腔室中之一第二晶粒接收表面上(440)；將該第二晶粒附接至該第二腔室晶粒接合中之該第二晶粒接收表面(450)；及將一玻璃蓋設置於該第二腔室上方，以將該第二晶粒包圍在該第二腔室中(460)。
在例示性實施方案中，在方法400中，將該第一晶粒附接至該第一腔室中之該第一晶粒接收表面上420可包括表面安裝（亦即，晶粒接合及打線接合）該第一腔室中所設置之該第一晶粒（例如，ASIC 50）。在一些其他例示性實施方案中，將該第一晶粒附接至該第一腔室中之該第一晶粒接收表面上420可包括使用焊料凸塊將該第一晶粒（例如，ASIC 50）覆晶安裝於腔室C1中之該第一晶粒接收表面上。
此外，在方法400中，將該第二晶粒附接至該第二腔室中之該第二晶粒接收表面450可包括晶粒接合及打線接合該第二腔室中之該第二晶粒接收表面上所置放之該第二晶粒（例如，CIS 60）。
圖5A至圖5E顯示在一基材（例如，基材11）上之不同建構階段，或在用於製造多晶粒影像感測器封裝之方法400的不同步驟之後的多晶粒影像感測器封裝（例如，多晶粒影像感測器封裝10）之截面圖。
圖5A顯示一例示性封裝基材（例如，基材11，圖1B），其可用於在第一建構階段（例如，在方法400中，在步驟410之前）製造該多晶粒影像感測器封裝。如先前所述，基材11可係一多層基材，其例如由與導電層交錯之一堆疊的介電絕緣材料層製成，用於與該封裝中之晶粒的電連接。基材11可例如包括一基材層堆疊20（其具有底部表面S1與表面S2之間的垂直高度20H），及一基材層堆疊30（其具有表面S2與表面S3之間的垂直高度30H）。此外，基材11可包括一壩（壩40），其係建構在基材層堆疊30之頂部表面S3之邊緣上。壩40可例如在表面S3與表面S4之間具有一垂直高度40H。基材11可包括：一第一腔室C1，其係形成為基材層堆疊30中之一孔洞，且具有一底部於表面S2；及一第二腔室C2，其係由壩40之側壁41圍繞且具有一底部於表面S3。第一腔室C1可具有大致呈矩形的形狀，其具有沿著底部表面S2之一寬度CW1及沿著側壁31之一高度CH1。第二腔室C2亦可具有一矩形的形狀，其具有沿著底部表面S3之一寬度CW2及沿著壩40之側壁41的一高度CH2。第二腔室C2之寬度CW2可至少相同於、或大於第一腔室C1之寬度CW1。
圖5B顯示在第二建構階段（例如，在方法400、步驟410至步驟420之後）之多晶粒影像感測器封裝，其具有置放並接合至腔室C1中之一晶粒接收表面（例如，表面S2）上之一積體電路晶粒（例如，ASIC 50）。可定向該IC晶粒（例如，ASIC 50）以使其背側(B)接合至表面S2。可使用黏著劑（未圖示）將該IC晶粒（例如，ASIC 50）接合至表面S2。此外，可利用導線（例如，導線51）對該IC晶粒進行打線接合，從而將該IC晶粒之頂側(T)上之導電墊（例如，鋁墊）電連接至表面S2中之跡線或導電墊。
圖5C顯示在第三建構階段（例如，在方法400、步驟430之後）的多晶粒影像感測器封裝，其中該經晶粒接合及導線接合之IC晶粒（例如，ASIC 50）由一封裝材料55（例如，環氧樹脂）封裝於腔室C1中。封裝材料55（例如，環氧樹脂）可填充腔室C1至表面S3，從而形成腔室C2之底部表面。封裝材料55可在第三建構階段原位固化或可在稍後之建構階段（例如，在第四階段）固化。
圖5D顯示在第四建構階段（例如，在方法400，步驟440至步驟450之後）的多晶粒影像感測器封裝，其具有第二晶粒（例如，CIS 60）且接合至腔室C2中之一晶粒接收表面（例如，表面S3）。可定位或定向CIS 60，使得CIS 60上的微透鏡或濾波器總成（例如，總成62）面朝上（在z方向上）。可使用例如表面S3上所設置之一層的晶粒接合黏著劑或環氧樹脂（未圖示）將CIS 60接合至該基材（亦即，表面S3）。在一些例示性實施方案中，未經固化之環氧樹脂55（其填充腔室C1至表面S3）可用以將CIS 60接合至該基材（在固化之後）。此外，可利用導線（例如，導線61）將CIS 60進行打線接合，從而將CIS 60上之導電墊（例如，鋁墊）（未圖示）電連接至表面S3中之跡線或導電墊。
圖5E顯示在第五建構階段（例如，在方法400，步驟460之後）的多晶粒影像感測器封裝，其具有壩40之壁之頂部上所置放之玻璃蓋70。由上方包圍腔室C2之玻璃蓋70可使用黏著劑（例如，環氧樹脂64）而附接至壩40之壁之頂部。在圖5E中所顯示之實例中，玻璃蓋70可無任何抗反射塗層的一裸玻璃件。在一些例示性實施方案中（例如，如圖1及圖2中所示），玻璃蓋70可包括覆蓋其表面之全部或部分的抗反射塗層（例如，BBAR 72，圖1及圖2）。此外，在第五建構階段中，焊料凸塊80附接至底部表面S1，以供該多晶粒影像感測器封裝之輸出入(IO)連接。
在上述實例中，該IC晶粒（例如，ASIC 50）經表面安裝於腔室C1中，且其背側接合至表面S2，而其頂側在z方向上面朝腔室C2。如先前所指出，在該多晶粒影像感測器封裝的一些例示性實施方案中，該IC晶粒（例如，ASIC 50）可經覆晶安裝於腔室C1中（例如，多晶粒影像感測器封裝15，圖2）。多晶粒影像感測器封裝15之建構方法及階段（圖2）通常可相同於上述之多晶粒影像感測器封裝（亦即，封裝10，圖1B）之建構方法及階段（參照圖5A至圖5E），除了涉及在腔室C1中置放及封裝一覆晶安裝型晶粒。
圖6A及圖6B係顯示涉及在基材11中之腔室C1中置放及封裝一覆晶安裝型晶粒（例如，ASIC 50）之建構階段的一多晶粒影像感測器封裝（例如，多晶粒影像感測器封裝15，圖2）之截面圖。
圖6A顯示在一建構階段（例如，在方法400，步驟410至步驟420之後）之該多晶粒影像感測器封裝15，其具有經覆晶安裝於基材11之腔室C1中之一晶粒接收表面（例如，表面S2）上的一IC晶粒（例如，ASIC 50）。該IC晶粒（例如，ASIC 50）可已經藉由將一金屬重分佈層(RDL)（未圖示）沉積於晶粒之頂側(T)上，並將焊料凸塊54附接至該RDL層而預備好進行覆晶安裝。可藉由焊料凸塊54之回焊將該IC晶粒（例如，ASIC 50）接合至表面S2。此外，可經由焊料凸塊54將該IC晶粒電連接至表面S2中之跡線或導電墊。
圖6B顯示在下一個建構階段（例如，在方法400，步驟430之後）的多晶粒影像感測器封裝15，其具有由一封裝材料55（例如，環氧樹脂）封裝於腔室C1中之該經覆晶安裝之IC晶粒（例如，ASIC 50）。封裝材料55（例如，環氧樹脂）可填充腔室C1至表面S3，從而形成腔室C2之底部表面。封裝材料55亦可用作底部填充材料，該底部填充材料流入該焊料凸塊、ASIC 50、及表面S2之間的間隙，以加強該焊料凸塊互連（焊料凸塊54）。如先前參照圖5C所述，封裝材料55可在第三建構階段原位固化，或可在稍後之建構階段固化。
該稍後之建構階段該多晶粒影像感測器封裝15（其涉及例如將CIS 60置放及接合至基材11之腔室C2中，及將玻璃蓋70置放於壩40之頂部上方）可類似於彼等用於上文所述之非經覆晶安裝之IC晶粒者（例如，參照圖5D及圖5E）。為了簡潔起見，此處不再對經覆晶安裝之例子作出此等描述。
本文所述之例示性封裝可進一步包含附接至該基材的底部表面之複數個焊料凸塊，以用於該封裝之輸出入(IO)連接。
應理解，在前面描述中，當元件（諸如層、區域、基材、或組件）被稱為在另一元件上、連接至另一元件、電連接至另一元件、耦接或電耦接至另一元件時，其可直接在另一元件上、連接或耦接至另一元件、或可存在一或多個中間元件。相反地，當元件被稱為直接在另一元件或層上、直接連接至或直接耦接至另一元件或層時，則無中間元件或層存在。雖然用語直接在…上(directly on)、直接連接至(directly connected to)、或直接耦接至(directly coupled to)可能不在實施方式各處使用，但可如此稱呼顯示為直接在…上、直接連接至、或直接耦接至的元件。本申請案之申請專利範圍（若有）可經修改成敘述在本說明書中描述或圖式中所展示之例示性關係。
當用於本說明書中及申請專利範圍時，單數形式可包括複數形式，除非在內文中明確指示特定情況。除了圖式中所描繪之定向之外，空間相對用語（例如，之上(over)、上方(above)、上部(upper)、下(under)、底下(beneath)、下方(below)、下部(lower)等）旨在涵蓋裝置在使用中或操作中的不同定向。在一些實施方案中，相對用語上方(above)及下方(below)分別地包括垂直上方及垂直下方。在一些實施方案中，用語相鄰(adjacent)可包括側向相鄰於或水平相鄰於。
一些實施方案可使用各種半導體處理及/或封裝技術來實作。一些實施方案可使用與半導體基材相關聯的各種類型半導體處理技術來實作，包括但不限於例如矽(Si)、砷化鎵(GaAs)、氮化鎵(GaN)、碳化矽(SiC)、及/或等等。
雖然所描述之實施方案的某些特徵已如本文所描述而說明，但所屬技術領域中具有通常知識者現將想到許多修改、替換、改變及均等物。因此，應當理解，隨附申請專利範圍旨在涵蓋落於實施方案範圍內的所有此類修改及改變。應當理解，其等僅以實例（非限制）方式呈現，並且可進行各種形式及細節改變。本文所描述之設備及/或方法之任何部分可以任何組合進行組合，除了互斥組合之外。本文所描述之實施方案可包括所描述之不同實施方案之功能、組件及/或特徵的各種組合及/或子組合。
10:多晶粒影像感測器封裝；封裝 11:基材 15:多晶粒影像感測器封裝 20:基材層堆疊 20H:第一垂直高度；垂直高度 21a-21e:導電層 22a-22d:介電絕緣體層 30:基材層堆疊 30H:垂直高度；高度 31:側壁 34:水平台或階 40:壩 40H:垂直壁高度；垂直高度 41:內垂直側壁；內壁；壁 50:ASIC 51:打線接合；導線 54:焊料凸塊 55:環氧樹脂；封裝材料 60:CIS 61:打線接合；導線 62:總成 64:環氧樹脂 65:大氣 70:玻璃蓋 72:BBAR 74:邊條 80:焊料凸塊 400:方法 410:步驟 420:步驟 430:步驟 440:步驟 450:步驟 460:步驟 B:背側 C1:腔室；第一腔室 C2:腔室；第二腔室 CH1:腔室高度；高度 CH2:高度 CW1:水平寬度；寬度 CW2:水平寬度；寬度 DW:寬度 EW:寬度 GW:側寬 H:高度 HH:第二垂直高度 S1:表面 S2:表面 S3:表面 S4:表面 SW:寬度 T:頂側 W:寬度
［圖1A］係示意性地繪示在一封裝基材中之一第二晶粒上方垂直地設置一第一晶粒的概念。 ［圖1B］係繪示一例示性多晶粒影像感測器封裝。 ［圖2］係繪示另一例示性多晶粒影像感測器封裝。 ［圖3A］係繪示一例示性玻璃蓋。 ［圖3B］係繪示一玻璃蓋上之一例示性抗反射塗佈區域。 ［圖4］係繪示一種用於製造多晶粒影像感測器封裝的例示性方法。 ［圖5A］至［圖5E］係繪示一多晶粒影像感測器封裝於不同建構階段之截面圖。 ［圖6A］及［圖6B］係繪示另一多晶粒影像感測器封裝於不同建構階段之截面圖。
11:基材
20:基材層堆疊
20H:第一垂直高度；垂直高度
21a-21e:導電層
22a-22d:介電絕緣體層
30:基材層堆疊
30H:垂直高度；高度
31:側壁
34:水平台或階
40:壩
40H:垂直壁高度；垂直高度
41:內垂直側壁；內壁；壁
50:ASIC
51:打線接合；導線
55:環氧樹脂；封裝材料
60:CIS
61:打線接合；導線
62:總成
65:大氣
70:玻璃蓋
72:BBAR
74:邊條
80:焊料凸塊
C1:腔室；第一腔室
C2:腔室；第二腔室
CH1:腔室高度；高度
CH2:高度
CW1:水平寬度；寬度
CW2:水平寬度；寬度
DW:寬度
GW:側寬
H:高度
S1:表面
S2:表面
S3:表面
S4:表面
SW:寬度
T:頂側
W:寬度

Claims (13)

  1. 一種封裝，其包含： 一基材，其包括在距離該基材之一底部表面一第一垂直高度處的一第一腔室；及在距離該基材之該底部表面一第二垂直高度處的一第二腔室，該第二垂直高度大於該第一垂直高度； 一積體電路晶粒，其設置於該第一腔室中； 一數位影像感測器晶粒，其設置於該第二腔室中；及 一透明蓋，其在該第二腔室上方設置於該基材之一頂部。
  2. 如請求項1之封裝，其中該基材係一多層基材，該多層基材係由與導電層交錯之一堆疊之絕緣層製成，其中該基材進一步包括一壩，該壩具有設置於該堆疊之絕緣層之一頂部表面的外緣上之垂直壁，且其中該第二腔室係由該壩之該等垂直壁與該堆疊之絕緣層之該頂部表面所圍繞的一體積所形成，其中設置於該基材之該頂部之該透明蓋包圍該第二腔室，並將該第二腔室中所設置之該數位影像感測器晶粒密封於一氣態氣氛中。
  3. 如請求項1之封裝，其中該數位影像感測器晶粒經表面安裝及接合至該第二腔室中之一晶粒接收表面且，其中該數位影像感測器晶粒經打線接合至該基材中之一跡線或導電墊。
  4. 如請求項3之封裝，其中該數位影像感測器晶粒包括一微透鏡或濾波器總成中之至少一者，且該數位影像感測器晶粒經表面安裝於該第二腔室中，其中該微透鏡或濾波器總成中之該至少一者面朝向在該第二腔室上方設置於該基材之該頂部之該透明蓋。
  5. 如請求項2之封裝，其中該堆疊之絕緣層包括一第一基材層堆疊及一第二基材層堆疊，該第二基材層堆疊係垂直地設置於該第一基材層堆疊上方，且其中該第一腔室係在該第一基材層堆疊上方之該第二基材層堆疊中的一孔洞。
  6. 如請求項2之封裝，其中該積體電路晶粒經表面安裝於該第一腔室中之一晶粒接收表面上，且經進一步打線接合至該基材中之一跡線或導電墊，且經封裝於填充該第一腔室的一封裝材料中。
  7. 如請求項2之封裝，其中該第一腔室中所設置之該積體電路晶粒係利用焊料凸塊而經覆晶接合於一晶粒接收表面上，且一封裝材料填充該第一腔室，使得該第一腔室中所設置之該積體電路晶粒經封裝，且其中該封裝材料底部填充該晶粒接收表面上之該等焊料凸塊之間的間隙。
  8. 一種封裝，其包含： 一基材，其包括在一第二腔室下方之一第一腔室，該第二腔室在該基材之一頂部表面具有一開放頂部； 一積體電路晶粒，其設置於該第一腔室中； 一互補式金屬氧化物半導體影像感測器(complementary metal–oxide–semiconductor image sensor, CIS)晶粒，其設置於該第二腔室中；及 一透明蓋，其設置於該基材之該頂部表面上且覆蓋該第二腔室之該開放頂部。
  9. 如請求項8之封裝，其中該第二腔室中所設置之該CIS晶粒經打線接合至該基材之一導電層，且包括一微透鏡或濾波器總成，該微透鏡或濾波器總成面對該基材之該頂部表面上所置放之該透明蓋。
  10. 一種方法，其包含： 將一第一晶粒設置於一基材中之一第一垂直高度處的一第一腔室中之一第一晶粒接收表面上；及 將一第二晶粒設置於該基材中之一第二垂直高度處之一第二腔室中之一第二晶粒接收表面上；該基材中之該第二垂直高度大於該第一垂直高度，該第二腔室具有一開放頂部。
  11. 如請求項10之方法，其中將該第一晶粒設置於該第一腔室中之該第一晶粒接收表面上包括： 將該第一晶粒晶粒接合及打線接合於該第一腔室中之該第一晶粒接收表面上；及 將該第一腔室中所設置之該第一晶粒封裝於一封裝材料中。
  12. 如請求項10之方法，其中將該第一晶粒設置於該第一腔室中之該第一晶粒接收表面上包括： 使用焊料凸塊將該第一晶粒覆晶安裝於該第一晶粒接收表面上；及 將該第一腔室中所設置之該第一晶粒封裝於一封裝材料中，該封裝材料底部填充該等焊料凸塊之間的間隙。
  13. 如請求項10之方法，其中將該第二晶粒設置於該第二腔室中之該第二晶粒接收表面上包括： 將該第二晶粒晶粒接合及打線接合於該第二腔室中之該第二晶粒接收表面上；及 將一透明蓋設置於該第二腔室上方，以將該第二晶粒包圍在該第二腔室中。
TW112113955A 2022-04-20 2023-04-14 影像感測器封裝 TW202401842A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/659,901 US20230343806A1 (en) 2022-04-20 2022-04-20 Image sensor package
US17/659,901 2022-04-20

Publications (1)

Publication Number Publication Date
TW202401842A true TW202401842A (zh) 2024-01-01

Family

ID=88360947

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112113955A TW202401842A (zh) 2022-04-20 2023-04-14 影像感測器封裝

Country Status (3)

Country Link
US (1) US20230343806A1 (zh)
CN (1) CN116913933A (zh)
TW (1) TW202401842A (zh)

Also Published As

Publication number Publication date
CN116913933A (zh) 2023-10-20
US20230343806A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
US8492204B2 (en) Integrated circuit package-in-package system with wire-in-film encapsulant and method for manufacturing thereof
US7883936B2 (en) Multi layer low cost cavity substrate fabrication for PoP packages
KR101076537B1 (ko) 다이 위에 적층된 역전된 패키지를 구비한 멀티 칩 패키지모듈
US7339278B2 (en) Cavity chip package
TWI482261B (zh) 三維系統級封裝堆疊式封裝結構
US8169067B2 (en) Low profile ball grid array (BGA) package with exposed die and method of making same
US10424526B2 (en) Chip package structure and manufacturing method thereof
US20070273023A1 (en) Integrated circuit package having exposed thermally conducting body
KR20050055782A (ko) 이미지 센서 장치
TWI469301B (zh) 堆疊封裝間具有線接點互連之半導體多重封裝模組
US7834469B2 (en) Stacked type chip package structure including a chip package and a chip that are stacked on a lead frame
WO2017123398A1 (en) Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US11810839B2 (en) Semiconductor package with die stacked on surface mounted devices
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
US20070052082A1 (en) Multi-chip package structure
TWI674647B (zh) 晶片封裝陣列以及晶片封裝體
US7091623B2 (en) Multi-chip semiconductor package and fabrication method thereof
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
JP2003318360A (ja) 半導体装置およびその製造方法
US20050062152A1 (en) Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same
US20050062155A1 (en) Window ball grid array semiconductor package and method for fabricating the same
TW202401842A (zh) 影像感測器封裝
US11417581B2 (en) Package structure
WO2015009702A1 (en) Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
KR100632476B1 (ko) 멀티칩 패키지 및 이에 사용되는 반도체칩