KR20050043157A

KR20050043157A - 매립된 저항을 갖는 인쇄회로기판 제조 방법

Info

Publication number: KR20050043157A
Application number: KR1020030077949A
Authority: KR
Inventors: 조석현; 강장규; 선병국; 홍종국; 이석규; 안진용
Original assignee: 삼성전기주식회사
Priority date: 2003-11-05
Filing date: 2003-11-05
Publication date: 2005-05-11
Also published as: CN100438723C; US7284317B2; US20050175385A1; JP2005142523A; KR100754065B1; CN1615070A

Abstract

본 발명은 저항 페이스트를 정확한 모양과 양으로 저항체를 형성하여 저항값을 균일하게 맞춤으로써 레이저 트리밍 작업을 하지 않거나 혹은 최소화 하여, 제조시간을 단축시키고, 인쇄장비의 위치정밀도에 큰 영향을 받지 않으므로, 빠르게 작업조건 설정이 가능하여 생산성을 향상시키며, 스크린 방식 등 의 종래 방식에 비해 균일한 저항 페이스트 도포두께의 확보함으로써 저항값 편차를 개선시키고 쉽게 저항을 형성할 수 있는 매립된 저항을 갖는 인쇄회로기판 제조 방법에 관한 것이다.

Description

매립된 저항을 갖는 인쇄회로기판 제조 방법{Manufacturing method of printed circuit board with embedded resistor}

본 발명은 매립된 저항을 갖는 인쇄회로기판의 제조 방법에 관한 것이다.

보다 구체적으로, 본 발명은 저항 페이스트를 정확한 모양과 부피를 갖는 저항체로 형성하여 저항값을 균일하게 맞춤으로써 레이저 트리밍 작업을 하지 않거나 혹은 최소화 하여, 제조시간을 단축시키고 인쇄장비의 위치정밀도에 큰 영향을 받지 않고 빠르게 작업조건 설정이 가능하여 생산성이 향상되며, 스크린 프린팅에 의한 저항 형성 등 종래 방식에 비해 균일한 저항 페이스트의 도포 두께의 확보함으로써 저항값 편차를 개선시키고 쉽게 저항을 형성할 수 있는 매립된 저항을 갖는 인쇄회로기판 제조 방법에 관한 것이다.

인쇄회로기판은 전자회로의 부품을 장착하는 기판으로서 판상에서 대부분의 배선이 노광 및 에칭에 의하여 형성되고, 그 위에 특정한 회로설계에 따라 부품이 실장되고 결선된다. 일반적으로, 전자기기에는 다수의 능동부품 및 수동부품들이 회로기판의 표면에 실장되어 있으며, 수동부품 중에서 특히 저항은 별개의 칩 저항(discrete chip resistor)의 형태로 능동부품들 간의 신호 전달을 원활히 하기 위하여 많은 수가 표면에 실장되어 있다. 그러나 별개의 칩 저항으로는 전자부품의 경박단소화 추세에 부응하는데 한계가 있었고, 공간활용 측면에서도 문제가 있었다.

상기 문제점을 해결하기 위하여, 새로운 재료 또는 물질 및 공정을 이용하여 전술한 별개의 칩 저항을 대체하는 방법으로서 인쇄회로기판 자체에 저항을 매립시키는 방법이 제시되었다.

이러한 매립형의 저항을 갖는 인쇄회로기판은 기판 자체의 내부 또는 외부에 수동소자인 저항이 매립되어 있는 형태로서 기판자체의 크기에 관계없으며, 수동소자가 기판의 부분으로 통합되어 있는 형태이다. 즉, 수동소자가 기판의 일부분으로 포함되어 있기 때문에 별개의 칩 저항을 기판의 표면에 실장하거나 연결할 필요가 없는 특징을 갖는다. 따라서, 상기 별개의 칩 저항이 차지하고 있던 공간을 다른 부품용으로 이용하여 고집적의 실장면적을 확보할 수 있으며, 인쇄회로기판의 크기를 더욱 감소시켜 전자기기의 소형화 추세에도 부응할 수 있고, 솔더 조인트(solder joint)의 제거, 열 또는 기계적 충격 및 진동에 영향을 감소시켜 신뢰성을 요하는 기기에 적합한 장점을 갖는다.

이처럼, 매립형의 저항을 형성하기 위하여 다양한 방법이 개발되어 왔으며, 현재 상용화된 방법은 다음과 같다.

첫째, 세라믹 저항 페이스트를 도포하고 소성하여 구현하는 세라믹 후막 형태의 저항(thick film typed resistor)를 형성하는 기술이 있다. 상기 기술은 통상 세라믹 저항 페이스트를 기판의 표면에 도포하고, 약 850∼900℃의 고온에서 소성한 다음, 스크린 프린팅에 의하여 상기 저항을 보호하기 위한 유리층을 도포한 후에 재소성하는 과정으로 이루어진다. 이러한 세라믹 저항의 구현기술은 미국특허번호 제5,510,594호에 구체적으로 개시되어 있다. 상기 특허에서는 알루미나와 같은 전기적으로 절연된 물질로 제조된 기판(substrate) 상에 은을 함유하는 전도성 물질로 제조된 전극을 형성한 후에 서어밋(cermet)과 같은 저항물질로 제조된 후막 저항을 상기 전극과 전기적으로 연결되도록 형성하고, 레이저 트리밍(laser trimming)을 통하여 원하는 저항값을 구현하고, 그리고 상기 전극 및 저항을 보호하기 위한 절연성의 보호 필름을 형성하고 있다. 그러나, 상기 기술은 세라믹 기판에 적용되는 것으로서 에폭시-글라스, 폴리이미드 등의 수지계 기판에 직접적으로 적용하기는 곤란하다.

둘째, 인쇄회로기판 내부에 저항특성을 갖는 별도의 금속층 또는 금속막을 형성하여 인쇄회로기판의 표면에 실장되던 저항을 대체하는 박막 형태의 저항(thin film typed resistor)를 구현하는 기술이 있다. 이와 관련하여, Ohmega-Ply^?(Ohmega Technologies, Inc.의 상품명)라는 박막의 저항물질을 사용하여 매립된 저항을 갖는 인쇄회로기판의 제조방법이 이미 상용화된 바 있다.

예를 들면, 미국특허번호 제4,892,776호에서 개시하고 있는 지지층(support layer); 니켈-포스포로스(Nickel-Phosporous) 조성을 갖고, 상기 지지층과 결합된 적어도 하나의 저항층(resistant layer); 및 상기 저항층에 결합된 전도층(conductive layer)으로 이루어지는 저항물질을 사용하고, 사진석판술(photolithographic process)을 통하여 매립된 저항을 갖는 인쇄회로기판을 제조할 수 있다. 상기 방법에서는 저항체가 인쇄회로기판의 내부에 형성되어 절연체에 의해 저항체가 보호되므로 외부 환경에 의한 영향을 방지하기 위하여 별도의 공법을 필요로 하지 않는다.

셋째, 기판 상에 고분자계 저항 페이스트를 도포하고 열건조(경화)시키는 고분자 후막 형태의 저항을 구현하는 기술이 있다. 상기 기술은 기판의 내층에 도포하는 내장형 및 최외층에 페이스트를 도포하는 외장형으로 구분된다.

이러한 내장형 기술과 관련한 선행기술은 예를 들면, EP 0 569 801 A1 및 일본 특개평 6-61651호에 개시되어 있다. 즉, 상기 기술에 따르면 저항은 양측면 상에 도체선로가 구비된 인쇄회로기판의 내층에 프린팅에 의하여 후막상으로 형성되고 표면실장소자(SMD)가 외층 상에 실장되며, 상기 인쇄회로기판이 유전물질로 이루어진 중간층 상에서 상기 내층이 상호 마주보면서 프레스되어 있다. 상기 내장형 기술은 기판 내부에 저항이 형성되어 외부 환경에 의한 영향을 억제하기 위한 별도의 저항 보호층을 필요로 하지 않는다. 그러나, 저항의 저항값의 예측성(predictability) 및 허용한계(tolerance limitation)의 조절에 있어서는 불리하다.

한편, 외장형 기술의 경우, 저항특성을 갖는 고분자를 사용하여 스크린 프린팅을 통하여 기판산상에 도포한 후에 솔더 마스크(또는 솔더 레지스트)를 인쇄하여 고분자 저항을 보호하는 방법이다.

도1a 내지 도1e는 종래의 기술에 따른 외장형의 매립된 저항을 갖는 인쇄회로기판을 제조하는 공정을 순차적으로 도시하는 도면이다.

먼저 도 1a와 같이 기판(1)에 도전층(구리 박막)(2)을 형성한 다음, 상기 도전층이 형성된 기판(1)의 최외층 상에 포토레지스트 필름 또는 드라이 필름 층(3, 3')을 형성시키고, 노광(exposure), 현상(development), 구리 에칭(copper etching) 과정을 통하여 도전층(2)에 특정 패턴의 구리 단자를 형성시킨다(제1 단계).

제1 단계에서 에칭 레지스트로 사용된 드라이 필름(3, 3')을 스트리핑하여 도 도 1b와 같이 일정한 간격에 의하여 상호 격치되는 구리 단자(copper termination; 2, 2')를 형성한다(제2 단계).

그 다음, 카본계 저항 페이스트(5)를 상기 구리 단자(2, 2') 사이에 스퀴즈 블레이드(4) 등을 사용하여 도 1c와 같이 스크린 프린팅한다(제3 단계).

상기 과정에서, 저항 페이스트를 도포한 후에는 약 150∼250℃에서 가열 건조하여 열경화시키고, 도 1d와 같이 형성된 후막 저항(6)는 상기 각각의 구리 단자(2, 2')와 전기적으로 연결된다(제4 단계).

그리고 나서, 선택적으로 레이저 트리밍에 의해 도포된 저항 페이스트를 절삭하여 원하는 저항값을 얻는다. 이와 관련하여, 미국특허번호 제5,510,594호는 레이저 트리밍을 통하여 원하는 저항값을 구현하는 방법을 제시하고 있다. 그러나, 상기 특허의 경우, 전술한 바와 같이 기판의 재질이 세라믹으로 구성되어 있기 때문에 레이저 트리밍 과정이 비교적 용이하고 원하는 저항값을 구현할 수 있는 반면, 보다 넓은 면적 및 플라스틱 재질을 갖는 인쇄회로기판의 경우에는 레이저 트리밍의 정확성 면에서 문제가 있고, 레이저 열에 의하여 저항값이 변동되고 트리밍 가공비용이 상당히 고가이기 때문에 실제 인쇄회로기판에 적용되기는 곤란하였다.

그 다음, 도 1e와 같이 기판에 형성된 후막 저항(6)의 상부에 솔더 마스크 잉크(solder mask ink 또는 PSR ink; 7)를 사용하여 솔더 마스크 층(7)을 형성시킴으로써 외부환경에 의한 손상, 예컨대 물리적, 화학적 손상, 습기 또는 온도에 의한 저항특성의 변화를 방지하도록 한다(제5 단계).

그러나, 상기 언급된 외장형 기술의 경우, 제2 단계와 제3 단계 사이의 공정지연으로 인하여 노출된 구리 단자(2,2')가 외부환경에 의하여 쉽게 산화되고, 이처럼 산화된 단자 상에 다시 액상의 저항 페이스트가 도포되고 건조되면 구리 산화가 촉진된다. 따라서, 저항와 단자의 계면에서의 접착력이 저하되어 저항값이 상승하는 문제점이 발생한다. 상기와 같은 흡습에 의한 저항상승을 고려하여 미리 저항의 저항값을 작게 조절하는 방안도 시도되고 있으나 양산에는 부적합하다.

또한, 세라믹 인쇄회로기판의 경우, 일반적으로 기판의 크기가 10×10㎝ 이상을 초과하는 예는 거의 없으나 수지계 인쇄회로기판은 통상적으로 50×60㎝ 정도의 판넬(panel) 크기이므로 저항 페이스트를 기판 상에 도포하면 동일 판넬 내에서 위치별로 저항 페이스트의 두께가 불균일하게 인쇄되는 경향이 있으며, 이러한 두께의 불균일성은 저항값의 불균일 현상을 유발하여 제품의 신뢰성을 저하시키는 요인이 되고 있다.

보다 구체적으로, 저항의 저항값은 하기 수학식 1에 의하여 계산될 수 있다:

R(저항값) = R(비저항) x (레지스터 길이)/ (레지스터 폭 x 레지스터 두께)

상기 수학식에서 알 수 있듯이, 저항의 두께가 증가하면 저항값은 감소하게되는데 실제 인쇄공정에 있어서 판넬 상에 일정한 두께로 인쇄하는 것은 인쇄제판, 인쇄기와 같은 설비 자체의 인쇄편차(tolerance)로 인하여 균일한 저항값을 구현하기 곤란하다.

또한, 이러한 종래의 스크린 인쇄에 의한 매립 저항 형성 방법에서는 스크린 인쇄의 해상도에 한계가 있어 정확한 저항의 폭을 구현하기 힘들고, 인쇄의 특성상 접점이 되는 패드의 크기를 크게 해야하며, 저항의 중심부분이 단자의 높이보다 낮아지는 정도를 균일하게 하기 어려워 정밀한 저항값을 얻기 어렵기 때문에 레이저 트리밍 공정이 필수적이었다.

또한, 종래의 스크린 인쇄에 의한 매립 저항 형성 방법에서는, 위치에 따라 균일하게 저항을 형성하기 어려우며, 단자 위에 저항이 돌출되어 있어 공정 진행 중에 파손 우려 및 자동화에 어려움이 있었다.

전술한 종래기술의 문제점을 고려하여, 외부환경에 의한 저항값의 변화를 최소화할 수 있고, 이와 함께 원하는 저항값을 정확히 구현할 수 있는, 새로운 후막 저항이 매립된 인쇄회로기판에 대한 개발이 절실히 요청되고 있다.

본 발명은 종래 방법에 비해 저항 페이스트이 인쇄 공정의 정밀도에 크게 좌우되지 않고, 종래의 스크린 프린팅에 사용되는 고가의 스크린 망사 없이도 작업 효율을 매우 향상시킬 수 있는 매립된 저항을 갖는 인쇄회로기판 제조 방법을 제공하는 것을 목적으로 한다.

또한, 본 발명은 인쇄회로기판에 도포되는 저항의 두께가 인쇄장비의 위치에 따라 좌우되지 않고, 동박층의 두께에 따라 좌우되므로 도포두께를 보다 균일하게 형성할 수 있는 매립된 저항을 갖는 인쇄회로기판 제조 방법을 제공하는 것을 목적으로 한다.

또한, 본 발명은 형성된 저항이 주위의 동박 표면과 일치하므로, 적층을 하는 경우 압력에 의한 변형이 없어 적층 후 저항값 변화량을 일정하게 유지할 수 있는 매립된 저항을 갖는 인쇄회로기판 제조 방법을 제공하는 것을 목적으로 한다.

또한, 본 발명은 요구되는 저항의 정밀도에 따라 레이저 트리밍 공정 없이도 원하는 저항값을 형성할 수 있는 매립된 저항을 갖는 인쇄회로기판 제조 방법을 제공하는 것을 목적으로 한다.

또한, 본 발명은 회로의 폭보다 넓은 접점 패드를 필요로 하지 않고 다른 소자와 전기적으로 연결할 수 있는 매립된 저항을 갖는 인쇄회로기판 제조 방법을 제공하는 것을 목적으로 한다.

또한, 본 발명은 저항을 인쇄회로기판의 내부에 삽입하여 단위면적당 부품밀도를 증가시킴으로써, 고집적 전자기기에 사용될 수 있는 매립된 저항을 갖는 인쇄회로기판 제조 방법을 제공하는 것을 목적으로 한다.

또한, 본 발명은 진공 인쇄를 통해 저항 페이스트에 보이드(void) 형성을 억제하여 더욱 정밀한 저항값을 얻을 수 있는 매립된 저항을 갖는 인쇄회로기판 제조 방법을 제공하는 것을 목적으로 한다.

또한, 본 발명은 인쇄회로기판 내에서 저항의 위치에 따른 편차가 거의 없어 제조 공정의 신뢰성이 확보할 수 있는 매립된 저항을 갖는 인쇄회로기판 제조 방법을 제공하는 것을 목적으로 한다.

또한, 본 발명은 인쇄회로기판의 외곽 뿐만 아니라 내부 어느 층에도 매립 저항을 형성할 수 있고, 내부에 저항을 형성하는 경우에는 프레스 공정 등의 경우에도 저항 파손을 최소화할 수 있는 매립된 저항을 갖는 인쇄회로기판 제조 방법을 제공하는 것을 목적으로 한다.

본 발명에 따른 매립된 저항을 갖는 인쇄회로기판 제조 방법은, 동박적층판의 동박 중 저항이 삽입될 부분에 해당하는 동박을 제거하는 단계; 상기 동박이 제거된 부분에 저항 페이스트를 충진하는 단계; 및 상기 저항 페이스트가 충진된 동박적층판에 회로 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.

보다 바람직하게는, 본 발명에 따른 매립된 저항을 갖는 인쇄회로기판 제조 방법에서, 상기 저항 페이스트를 충진하는 단계는, 상기 충진된 저항 페이스트를 건조하는 단계; 및 상기 충진된 저항 페이스트를 주변의 동박층의 두께와 동일하도록 연마 가공하는 단계를 더 포함하는 것을 특징으로 한다.

보다 바람직하게는, 본 발명에 따른 매립된 저항을 갖는 인쇄회로기판 제조 방법에서, 상기 저항 페이스트를 충진하는 단계는 진공 인쇄기에 의해 수행되는 것을 특징으로 한다.

보다 바람직하게는, 본 발명에 따른 매립된 저항을 갖는 인쇄회로기판 제조 방법은, 상기 저항 페이스트를 충진하는 단계 전에 상기 저항이 삽입될 부분의 동박 내벽에 은, 금, 니켈 또는 백금층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.

보다 바람직하게는, 본 발명에 따른 매립된 저항을 갖는 인쇄회로기판 제조 방법은, 상기 회로 패턴을 형성하는 단계 전에 매립된 저항의 접점 부위에 은, 금, 니켈 또는 백금을 도금하는 단계를 더 포함하는 것을 특징으로 한다.

본 발명의 또다른 실시예에 따른 매립된 저항을 갖는 인쇄회로기판 제조 방법은, 동박적층판의 동박 중 저항이 삽입될 부분에 해당하는 동박을 제거하는 단계; 상기 동박이 제거된 부분에 저항 페이스트를 충진하는 단계; 상기 저항 페이스트가 충진된 동박적층판 전면에 금속층을 도금하는 단계; 및 상기 동박적층판에 회로 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.

보다 바람직하게는, 본 발명의 또다른 실시예에 따른 매립된 저항을 갖는 인쇄회로기판 제조 방법에서, 상기 저항 페이스트를 충진하는 단계는, 상기 충진된 저항 페이스트를 건조하는 단계; 및 상기 충진된 저항 페이스트를 다른 동박층의 두께와 동일하도록 연마 가공하는 단계를 더 포함하는 것을 특징으로 한다.

보다 바람직하게는, 본 발명의 또다른 실시예에 따른 매립된 저항을 갖는 인쇄회로기판 제조 방법에서, 상기 저항 페이스트를 충진하는 단계는 진공 인쇄기에 의해 수행되는 것을 특징으로 한다.

보다 바람직하게는, 본 발명의 또다른 실시예에 따른 매립된 저항을 갖는 인쇄회로기판 제조 방법은, 상기 저항 페이스트를 충진하는 단계 전에 상기 저항이 삽입될 부분의 동박 내벽에 은, 금, 니켈 또는 백금을 도금하는 단계를 더 포함하는 것을 특징으로 한다.

보다 바람직하게는, 본 발명의 또다른 실시예에 따른 매립된 저항을 갖는 인쇄회로기판 제조 방법은, 상기 저항 페이스트 충진 후 상기 매립된 저항 페이스트의 접점 부위에 전기전도도가 좋은 물질을 형성하는 단계를 더 포함하는 것을 특징으로 한다.

본 발명의 또다른 실시예에 따른 매립된 저항을 갖는 인쇄회로기판 제조 방법은, 동박적층판의 표면에 저항이 삽입될 부분에 해당하는 도금 레지스트 패턴을 형성하는 단계; 상기 동박적층판을 도금하는 단계; 상기 저항이 삽입될 부분의 동박층을 에칭하기 위한 에칭 레지스트 패턴을 형성하는 단계; 상기 도금 레지스트 패턴을 제거하는 단계; 상기 동박적층판을 에칭하는 단계; 상기 저항이 삽입될 부분에 저항 페이스트를 충진하는 단계; 및 상기 동박적층판에 회로 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.

보다 바람직하게는, 본 발명의 또다른 실시예에 따른 매립된 저항을 갖는 인쇄회로기판 제조 방법은, 상기 회로 패턴을 형성하는 단계 전에 매립된 저항의 접점 부위에 은, 금, 니켈 또는 백금을 도금하는 단계를 더 포함하는 것을 특징으로 한다.

본 발명의 또다른 실시예에 따른 매립된 저항을 갖는 인쇄회로기판 제조 방법은, 상기 저항페이스트가 충진된 동박적층판 전면을 금속물질로 도금하는 단계를 더 포함하는 것을 특징으로 한다.

이하, 도면을 참조하여 본 발명을 보다 상세히 설명한다.

도2a 내지 2d는 본 발명의 일 실시예에 따른 매립된 저항을 갖는 인쇄회로기판의 제조 방법을 나타낸다.

도2a는 베이스 기판으로 사용되는 동박 적층판(21)의 단면을 나타낸다. 동박적층판(21)은 보강 기재(23)에 동박(22)을 입힌 얇은 적층판이다. 동박적층판(21)으로는 여러 가지 종류를 사용할 수 있으나, 비용면에서 볼 때 유리 섬유에 에폭시 수지를 침투시킨 보강 기재에 동박을 입힌 수지계 인쇄회로기판인 소위 FR-4 동박 적층판을 사용하는 것이 유리하다.

그리고 나서, 동박적층판(21)의 동박(22) 전면에 에칭 레지스트를 도포하고, 저항 페이스트가 충진될 부분(24)이 인쇄된 마스크 필름을 대고, 노광 및 현상에 의해 에칭 레지스트 패턴을 형성한다. 그리고 나서, 에칭에 의해 저항 페이스트가 충진될 부분의 동박을 제거한다.

도2b는 이와 같이 에칭에 의해 저항 페이스트가 충진될 부분(24)이 제거된 인쇄회로기판의 단면도이다. 에칭 레지스트로는 드라이 필름을 사용하는 것이 바람직하다.

도3a는 이와 같이 저항 페이스트가 충진될 부분의 동박이 제거된 상태의 사시도를 나타낸다. 도3a에는 설명을 위해 동박(22)만이 도시되어 있으며 보강기재(23)는 미도시되어 있다.

실시예에 따라서는, 저항 페이스트의 접촉 저항에 따른 저항 편차를 낮추기 위해 동박이 제거된 동박의 내벽(25)에 은, 금, 백금 또는 니켈 등 전기 전도성이 좋은 금속을 도금할 수도 있다.

도2c에서, 인쇄기를 사용하여 동박이 제거된 부분(24)에 동박과 거의 같은 높이가 되도록 저항 페이스트(26)를 충진한다. 이때, 상기 저항 페이스트로는 여러 종류가 사용될 수 있지만, 카본 블랙과 같은 입자에 고분자를 메트릭스로 하는 카본계 저항 페이스트를 사용하는 것이 바람직하다.

충진 방법은 통상적인 스크린 인쇄기를 이용하는 것도 가능하지만, 저항 편차를 줄이고, 저항 페이스트에 보이드(void) 형성을 억제하기 위해서는 진공 인쇄기를 사용하는 것이 바람직하다.

진공 인쇄기는 인쇄회로기판제작에서 일반적으로 사용되는 스크린 인쇄기와 유사한 것이나, 일반 스크린 인쇄기는 대기에 노출된 상태에서 미세홀 속에 잉크를 밀어 넣는 것으로 이 경우에는 충진한 잉크의 내부에 기포가 다량 포함되어 있는데, 이러한 현상을 막기 위해서 인쇄 작업이 되는 부위를 진공으로 만들어 진공상태에서 인쇄작업이 이루어 지도록 한 장비가 진공 인쇄기이다. 진공 인쇄기는 일반 스크린 인쇄기로 인쇄하는 것에 비하여 충진된 잉크내부에 기포가 없으며, 한쪽이 막혀진 홀 속에 잉크를 충진하는 경우에도 용이하게 충진할 수 있는 장점이 있다.

그리고 나서, 충진된 저항 페이스트(26)를 약 150∼250℃에서 가열 건조하여 열경화시킨다. 이와 같이 저항 페이스트(26)가 충진된 상태의 동박층(22)의 사시도가 도3b에 도시되어 있다.

도2d에서, 연마 가공에 의해 동박에 비해 위로 돌출된 부분의 저항 페이스트를 제거하여 저항 페이스트(26)가 다른 동박과 정확히 같은 높이가 되도록 한다. 이와 같이 연마 가공된 상태의 동박층(22)의 사시도가 도3c에 도시되어 있다.

그리고 나서, 에칭에 의해 동박적층판(21)의 동박(22)에 에칭 레지스트 패턴을 형성한 다음, 에칭에 의해 회로 패턴을 형성하면 매립된 저항을 갖는 인쇄회로기판이 완성된다. 도3d에는 이와 같이 회로 패턴이 형성된 저항(26)이 매립된 동박(22)의 사시도를 나타낸다.

상기 회로 패턴을 형성하는 공정에는 비아홀 형성 및 도금, 적층 등의 통상적인 인쇄회로기판 제조 방법에서 행해지는 과정들이 포함된다.

실시예에 따라서는, 저항(26)을 인쇄회로기판의 다른 소자들과 전기적으로 연결시키고 저항(26)의 접점 부위(27,27')에 저항의 접촉 저항 편차를 줄이기 위해 전도성이 우수한 은, 금, 니켈 백금 등의 금속층을 덧붙일 수 있다. 또한 접점부위(27,27')의 형태를 접점면적을 넓히기 위해 원형, 타원형 등 여러 가지 모양으로 변형하는 것도 가능하다.

도4는 본 발명의 실시예에 따라 접점부에 접촉 저항 편차를 줄이기 위한 금속층(28)이 추가 적층된 인쇄회로기판의 단면도이고, 도5는 접점부에 접촉 저항 편차를 줄이기 위한 금속층(28)이 추가된 동박층(22)의 사시도이다.

추후에 회로 패턴이 형성되고 각종 소자가 연결되어 회로가 구성될 때, 상기 금속층(28)은 매립 저항의 다른 소자들과의 전기적인 접점으로 사용되어 매립 저항의 접촉 면적을 증가시켜 저항 편차를 감소시키고 신뢰성을 향상시킬 수 있다.

본 발명의 또다른 실시예에서는, 도2d 또는 도3c에 도시된 상태, 즉 연마 가공까지 마친 상태에서, 동도금에 의해 도금층을 추가 적층한 후에 회로 패턴을 형성하는 단계를 추가적으로 포함한다. 도6a 내지 도6f는 이러한 본 발명에 따른 실시예를 나타낸다.

도6a는 베이스 기판으로 사용되는 동박적층판(61)의 단면을 나타낸다. 보강 기재(63)에 동박(62)이 입혀져 있다. 동박적층판(62)으로는 여러 가지가 사용될 수 있으나, 유리 섬유에 에폭시 수지를 침투시킨 보강 기재에 동박을 입힌 소위 FR-4 동박 적층판을 사용하는 것이 바람직하다.

도6b에서, 동박적층판(61)의 동박(62) 중 저항 페이스트가 충진될 부분(64) 위에 마스크 필름을 사용하여 에칭 레지스트 패턴을 형성하고 에칭을 행하여, 저항 페이스트가 충진될 부분(64)의 동박을 제거한다. 에칭 레지스트 패턴으로는 드라이 필름을 사용하는 것이 바람직하다. 이와 같이 저항 페이스트가 충진될 부분의 동박이 제거된 동박(62)의 사시도가 도7a에 도시되어 있다.

실시예에 따라서는, 매립될 저항 페이스트의 접촉 저항 편차를 낮추기 위해 동박이 제거된 동박의 내벽(65)에 전기 전도성이 좋은 은, 금, 니켈, 백금 등의 도금층을 형성하는 것도 가능하다.

도6c에서, 인쇄기를 사용하여 동박이 제거된 부분에 동박과 거의 같은 높이가 되도록 저항 페이스트(66)를 충진한다.

이때, 상기 저항 페이스트로는 카본 블랙과 같은 입자에 고분자를 메트릭스로 하는 카본계 저항 페이스트를 사용하는 것이 바람직하다.

통상적인 스크린 인쇄기를 이용하여 충진하는 것도 가능하지만, 저항 편차를 줄이고 저항 페이스트에 보이드(void) 형성을 억제하기 위해서는 전술한 바와 같은 진공 인쇄기를 사용하는 것이 바람직하다. 그리고 나서, 충진된 저항 페이스트(66)를 약 150∼250℃에서 가열 건조하여 열경화시킨다. 이와 같이 충진된 상태인 동박의 사시도가 도7b에 도시되어 있다.

도6d에서, 연마 가공에 의해 동박에 비해 위로 돌출된 저항 페이스트를 제거하여 저항 페이스트(66)가 다른 동박과 정확히 같은 높이가 되도록 한다. 이와 같이 연마 가공된 상태인 동박의 사시도가 도7c에 도시되어 있다.

도6e에서, 금속층(67)을 추가적으로 도금하여 매립 저항이 인쇄회로기판 내에 완전히 매립되도록 한다. 이러한 상태의 동박(62)의 사시도가 도7d에 도시되어 있다.

실시예에 따라서는 도6d의 저항(66)을 인쇄회로기판의 다른 소자들과 전기적으로 연결시키고 저항(66)의 접점 부위에 저항의 접촉 저항 편차를 줄이기 위해 전도성이 우수한 은, 금, 니켈 백금 등의 금속층을 덧붙일 수 있다. 또한 금속층이 덧붙여진 접점부위의 형태를, 접점면적을 넓게 하기 위해 원형, 타원형 등 여러 가지 모양으로 변형하는 것도 가능하다.

그리고 나서, 에칭에 의해 동박적층판(61)의 동박(62)에 에칭 등의 방법을 통해 회로 패턴을 형성하면 매립된 저항을 갖는 인쇄회로기판이 완성된다. 이와 같이 회로 패턴 형성이 완료된 매립된 저항을 포함하는 동박(62)의 사시도가 도7e에 도시되어 있다. 상기 회로 패턴을 형성하는 공정에는 비아홀 형성 및 도금, 적층 등 통상적인 인쇄회로기판 제조 방법에서 행해지는 과정들이 포함된다.

본 발명의 또다른 실시예에서는, 저항이 충진될 부분에 도금이 되지 않도록 하는 도금 레지스트 패턴을 형성하고 그 주위에만 도금을 한 후에, 그 위에 에칭레지스트를 선택적으로 형성한 후, 도금 레지스트 패턴을 제거하고 에칭에 의해 도금 레지스트가 없는 부분의 동박층을 제거한 후에 저항 페이스트를 충진하여 저항을 형성한다. 도8a 내지 도8h는 이러한 본 발명에 따른 실시예를 나타낸다.

도8a는 베이스 기판으로 사용되는 동박 적층판(81)의 단면을 나타낸다. 보강 기재(83)에 동박층(82)이 입혀져 있다. 동박적층판(81)에는 여러 가지 종류가 있으나 유리 섬유에 에폭시 수지를 침투시킨 보강 기재에 동박을 입힌 소위 FR-4 동박 적층판을 사용하는 것이 바람직하다.

도8b에서, 동박 적층판(81)의 동박층(82) 위에 저항이 삽입될 부분에 해당하는 도금 레지스트 패턴(84)을 형성한다. 도9a는 이와 같이 도금 레지스트 패턴(84)이 형성된 동박(82)의 사시도를 나타낸다.

도8c에서, 도금에 의해 동도금층(85)을 형성한다. 도금 레지스트 패턴(84)이 형성되어 있는 부분에는 도금이 이루어지지 않는다.

도8d에서, 박리액을 사용하여 도금 레지스트 패턴(84)을 제거한다.

도8e에서, 저항 페이스트가 충진될 부분 이외의 부분에 에칭 레지스트 패턴(86)을 형성한다. 에칭 레지스트로는 다양한 물질을 사용할 수 있으나, Sn 도금을 사용하는 것이 가장 바람직하다.

도8f에서, 에칭에 의해 동박층(82) 중 저항 페이스트가 충진될 부분의 동박층을 제거한다.

도8g에서, 인쇄기를 사용하여 동박이 제거된 부분에 동박과 거의 같은 높이가 되도록 저항 페이스트(88)를 충진한다. 이때, 상기 저항 페이스트로는 카본 블랙과 같은 입자에 고분자를 메트릭스로 하는 카본계 저항 페이스트를 사용하는 것이 바람직하다.

통상적인 스크린 인쇄기를 이용하여 충진하는 것도 가능하지만, 저항 편차를 줄이고 보이드 형성을 방지하기 위해서는 진공 인쇄기를 사용하여 충진하는 것이 바람직하다. 그리고 나서, 충진된 저항 페이스트(88)를 약 150∼250℃에서 가열 건조하여 열경화시킨다.

도8h에서, 연마 가공에 의해 동박에 비해 위로 돌출된 저항 페이스트를 제거하여 저항 페이스트(88)가 다른 동박과 같은 높이가 되도록 한다. 도9b는 이와 같이 저항 페이스트(86)가 다른 동박과 같은 높이가 되도록 연마 가공된 동박(82)의 사시도를 나타낸다.

실시예에 따라서는, 저항 페이스트의 전기 접점 부위에 저항의 접점을 확보하기 위해 전도성이 우수한 은, 금, 백금, 니켈 등의 금속층을 덧붙일 수 있다. 또한 접점부위의 형태를 접점면적을 넓히기 위해 여러 가지 모양으로 변형할 수 있다. 접점부에 덧붙여진 금속층은 추후에 회로 패턴이 형성되고 각종 소자가 연결되어 회로가 구성될 때, 매립된 저항의 접촉 저항 편차를 감소시키는 역할을 하게 된다.

또한, 실시예에 따라서는 도8h의 연마가공까지 완료된 기판에 도6e 또는 도7d와 유사하게 금속층을 추가적으로 도금하여 매립 저항이 인쇄회로기판 내에 완전히 매립되도록 하는 것도 가능하다.

본 발명의 매립된 저항을 갖는 인쇄회로기판 제조 방법에 따르면, 종래방법에 비해 스크린 프린팅의 정밀도에 크게 좌우되지 않고, 종래의 스크린 프린팅에 사용되는 고가의 스크린 망사를 사용하지 않아도 되므로 작업성이 매우 향상된다.

또한, 본 발명의 매립된 저항을 갖는 인쇄회로기판 제조 방법에 따르면, 인쇄회로기판에 도포되는 저항의 두께가 인쇄장비의 위치에 따라 좌우되지 않고, 동박층의 두께에 따라 좌우되므로 도포두께를 보다 균일하게 형성할 수 있다.

또한, 본 발명의 매립된 저항을 갖는 인쇄회로기판 제조 방법에 따르면, 형성된 저항이 주위의 동박 표면과 일치하므로, 적층을 하는 경우 압력에 의한 변형이 없어 적층 후 저항값 변화량이 일정하게 유지될 수 있다.

또한, 본 발명의 매립된 저항을 갖는 인쇄회로기판 제조 방법에 따르면, 레이저 트리밍 공정 없이도 원하는 저항값을 형성할 수 있다

또한, 본 발명의 매립된 저항을 갖는 인쇄회로기판 제조 방법에 따르면, 저항 연결을 위한 별도의 패드 없이 저항을 전기적으로 연결할 수 있는 인쇄회로기판을 제공할 수 있다.

또한, 본 발명의 매립된 저항을 갖는 인쇄회로기판 제조 방법에 따른 인쇄회로기판은, 저항이 인쇄회로기판의 내부에 삽입되므로 단위면적당 부품밀도가 증가되어, 고집적 전자기기에 사용될 수 있다.

또한, 본 발명의 매립된 저항을 갖는 인쇄회로기판 제조 방법에 따르면 진공 인쇄를 통해 저항 페이스트에 보이드(void) 형성을 억제하여 더욱 정밀한 저항값을 얻을 수 있다.

또한, 본 발명의 매립된 저항을 갖는 인쇄회로기판 제조 방법은, 인쇄회로기판 내에서 저항의 위치에 따른 편차가 거의 없어 제조 공정의 신뢰성이 확보된다.

또한, 본 발명의 매립된 저항을 갖는 인쇄회로기판 제조 방법에 따르면 회로의 외곽 뿐만 아니라 내부 어느 층에도 매립 저항을 형성할 수 있고, 내부에 저항을 형성하는 경우에는 프레스 공정 등의 경우에도 저항 파손의 우려가 최소화 된다.

도1a 내지 도1e는 종래의 방법에 따른 매립된 저항을 갖는 인쇄회로기판을 제조 방법을 순차적으로 나타낸다.

도2a 내지 도2d는 본 발명에 따른 매립된 저항을 갖는 인쇄회로기판의 제조 방법을 나타낸다.

도3a 내지 도3d는 본 발명에 따른 매립된 저항을 갖는 인쇄회로기판 제조 방법에서 동박의 상태를 순차적으로 나타낸 사시도이다.

도4는 본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법 중 접촉 저항을 줄이기 위한 금속을 추가적으로 도금한 인쇄회로기판의 단면을 나타낸다.

도5는 도4에 도시된 인쇄회로기판의 동박 부분에 대한 사시도이다.

도6a 내지 도6e는 본 발명의 또다른 실시예에 따른 매립된 저항을 갖는 인쇄회로기판의 제조 방법을 순차적으로 나타낸다.

도7a 내지 도7e는 도6a 내지 도6e에 도시된 본 발명의 매립된 저항을 갖는 인쇄회로기판 제조 방법에서 동박의 상태를 순차적으로 나타낸 사시도이다.

도8a 내지 도8h는 본 발명의 또다른 실시예에 따른 매립된 저항을 갖는 인쇄회로기판의 제조 방법을 순차적으로 나타낸다.

도9a는 도8b의 도금 레지스트 패턴이 형성된 동박층의 사시도이고, 도9b는 도8h의 저항 페이스트가 연마 가공된 동박의 사시도이다.

※ 도면의 주요 부분에 대한 설명

21,61,81 : 동박적층판

22,62,82 : 동박층

23,63,83 : 보강기재

24, 64 : 저항이 매립될 부분

26,66,88 : 저항 페이스트

28 : 접지 단자용 은 도금층

67 : 금속층

Claims

동박적층판의 동박 중 저항이 삽입될 부분에 해당하는 동박을 제거하는 단계;

상기 동박이 제거된 부분에 저항 페이스트를 충진하는 단계; 및

상기 저항 페이스트가 충진된 동박적층판에 회로 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판 제조 방법.
제1항에 있어서,

상기 저항 페이스트를 충진하는 단계는,

상기 충진된 저항 페이스트를 건조하는 단계; 및

상기 충진된 저항 페이스트를 주변의 동박층의 두께와 동일하도록 연마 가공하는 단계를 더 포함하는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판 제조 방법.
제1항에 있어서,

상기 저항 페이스트를 충진하는 단계는 진공 인쇄기에 의해 수행되는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판 제조 방법.
제1항에 있어서,

상기 저항 페이스트를 충진하는 단계 전에 상기 저항이 삽입될 부분의 동박 내벽에 은, 금, 니켈 또는 백금층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판 제조 방법.
제1항에 있어서,

상기 회로 패턴을 형성하는 단계 전에 매립된 저항의 접점 부위에 은, 금, 니켈 또는 백금을 도금하는 단계를 더 포함하는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판 제조 방법.
동박적층판의 동박 중 저항이 삽입될 부분에 해당하는 동박을 제거하는 단계;

상기 동박이 제거된 부분에 저항 페이스트를 충진하는 단계;

상기 저항 페이스트가 충진된 동박적층판 전면에 금속층을 도금하는 단계; 및

상기 동박적층판에 회로 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판 제조 방법.
제6항에 있어서,

상기 저항 페이스트를 충진하는 단계는,

상기 충진된 저항 페이스트를 건조하는 단계; 및

상기 충진된 저항 페이스트를 다른 동박층의 두께와 동일하도록 연마 가공하는 단계를 더 포함하는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판 제조 방법.
제6항에 있어서,

상기 저항 페이스트를 충진하는 단계는 진공 인쇄기에 의해 수행되는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판 제조 방법.
제6항에 있어서,

상기 저항 페이스트를 충진하는 단계 전에 상기 저항이 삽입될 부분의 동박 내벽에 은, 금, 니켈 또는 백금을 도금하는 단계를 더 포함하는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판 제조 방법.
제6항에 있어서,

상기 저항 페이스트 충진 후 상기 매립된 저항 페이스트의 접점 부위에 전기전도도가 좋은 물질을 형성하는 단계를 더 포함하는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판 제조 방법.
동박적층판의 표면에 저항이 삽입될 부분에 해당하는 도금 레지스트 패턴을 형성하는 단계;

상기 동박적층판을 도금하는 단계;

상기 저항이 삽입될 부분의 동박층을 에칭하기 위한 에칭 레지스트 패턴을 형성하는 단계;

상기 도금 레지스트 패턴을 제거하는 단계;

상기 동박적층판을 에칭하는 단계;

상기 저항이 삽입될 부분에 저항 페이스트를 충진하는 단계; 및

상기 동박적층판에 회로 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판 제조 방법.
제11항에 있어서,

상기 저항 페이스트를 충진하는 단계는,

상기 충진된 저항 페이스트를 건조하는 단계; 및

상기 충진된 저항 페이스트를 다른 동박층의 두께와 동일하도록 연마 가공하는 단계를 더 포함하는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판 제조 방법.
제11항에 있어서,

상기 저항 페이스트를 충진하는 단계는 진공 인쇄기에 의해 수행되는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판 제조 방법.
제11항에 있어서,

상기 저항 페이스트를 충진하는 단계 전에 상기 저항이 삽입될 부분의 동박 내벽에 은, 금, 니켈 또는 백금을 도금하는 단계를 더 포함하는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판 제조 방법.
제11항에 있어서,

상기 회로 패턴을 형성하는 단계 전에 매립된 저항의 접점 부위에 은, 금, 니켈 또는 백금을 도금하는 단계를 더 포함하는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판 제조 방법.
제12항에 있어서,

상기 저항페이스트가 충진된 동박적층판 전면을 금속물질로 도금하는 단계를 더 포함하는 것을 특징으로 하는 매립된 저항을 갖는 인쇄회로기판 제조방법.