KR20050005773A - 디지털/아날로그 변환 회로, 전기 광학 장치 및 전자 기기 - Google Patents

디지털/아날로그 변환 회로, 전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR20050005773A
KR20050005773A KR1020040047376A KR20040047376A KR20050005773A KR 20050005773 A KR20050005773 A KR 20050005773A KR 1020040047376 A KR1020040047376 A KR 1020040047376A KR 20040047376 A KR20040047376 A KR 20040047376A KR 20050005773 A KR20050005773 A KR 20050005773A
Authority
KR
South Korea
Prior art keywords
digital
control terminal
transistors
data
analog
Prior art date
Application number
KR1020040047376A
Other languages
English (en)
Other versions
KR100606180B1 (ko
Inventor
조히로아키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20050005773A publication Critical patent/KR20050005773A/ko
Application granted granted Critical
Publication of KR100606180B1 publication Critical patent/KR100606180B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/144—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light being ambient light
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Analogue/Digital Conversion (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 디지털 데이터를 아날로그 전류로 변환한 후, 복잡한 처리를 하지 않고, 디지털의 전류 보정 데이터에 기초하여, 전류값을 보정할 수 있는 디지털/아날로그 변환 회로를 제공하는 것을 과제로 한다.
디지털/아날로그 변환 회로(61)는, 제 1 디지털/아날로그 변환 회로부(62)와 제 2 디지털/아날로그 변환 회로부(63)로 이루어지고, 제 1 디지털/아날로그 변환 회로부(62)에 제 1 디지털 데이터(화상 데이터)를 입력하고, 제 2 디지털/아날로그 변환 회로부(63)에는 제 2 디지털 데이터(전류 보정 데이터)를 입력한다. 제 1 디지털/아날로그 변환 회로부(62)가 화상 데이터를 제 1 아날로그 전류로 변환한 후, 제 2 디지털/아날로그 변환 회로부(63)는 전류 보정 데이터에 기초하여 상기 제 1 아날로그 전류를 보정하고, 제 2 아날로그 전류로서 출력한다.

Description

디지털/아날로그 변환 회로, 전기 광학 장치 및 전자 기기{DIGITAL-ANALOG CONVERSION CIRCUIT, ELECTROOPTICAL DEVICE, AND ELECTRONIC APPARATUS}
본 발명은 디지털/아날로그 변환 회로, 전기 광학 장치 및 전자 기기에 관한 것이다.
디지털/아날로그 변환 회로는, 각종 전자 장치에 사용되고 있다. 예를 들면, 전기 광학 장치의 하나인 유기 일렉트로루미네선스 표시 장치의 데이터선 구동 회로에, 디지털/아날로그 변환 회로가 사용되고 있다. 데이터선 구동 회로의 디지털/아날로그 변환 회로는, 디지털 데이터인 화상 데이터(계조 데이터)에 따른 아날로그 전류를, 데이터선를 통하여 화소 회로에 공급하도록 되어 있다(예를 들면, 특허 문헌 1).
<특허 문헌 1>
일본국 특개2000-122608호 공보
그런데, 상기 유기 일렉트로루미네선스 표시 장치에서는, 데이터선 구동 회로의 디지털/아날로그 변환 회로에 공급되는 디지털 화상 데이터는, 신호 생성 회로에서 감마 특성을 갖는 데이터로 변환된 계조 데이터이다. 자세히 설명하면, 신호 생성 회로는, 예를 들면 5비트의 디지털 화상 데이터를, 감마 특성을 갖는, 예를 들면 8비트의 디지털 화상 데이터로 변환하여, 데이터선 구동 회로에 출력하고있다.
한편, 유기 일렉트로루미네선스 표시 장치에서는, 감마 특성을 갖는 데이터로 변환하는 것에 부가하여 화소 회로의 유기 일렉트로루미네선스 소자의 휘도 보정을 필요로 하는 경우가 있다. 이 경우, 신호 생성 회로에서 디지털 화상 데이터를 다시 보정하는 것은, 신호 생성 회로가 복잡하게 됨과 동시에, 신호 생성 회로의 부하가 증대하여, 실질적으로는 실현 곤란했다.
본 발명은, 상기 문제를 해소하기 위해서 이루어진 것으로서, 그 목적은 디지털/아날로그 변환에서, 변환된 아날로그 전류를 간단한 회로 구성으로 용이하게 보정할 수 있는 디지털/아날로그 변환 회로, 전기 광학 장치 및 전자 기기를 제공하는 것에 있다.
도 1은 본 발명의 실시예에서의 유기 일렉트로루미네선스 표시 장치의 회로 구성을 나타내는 블럭도.
도 2는 화소 영역의 회로 구성을 나타내는 회로도.
도 3은 화소 회로의 내부 구성을 나타내는 회로도.
도 4는 화소 회로의 동작을 나타내는 타이밍 차트.
도 5(a)는 화상 데이터에 감마 특성을 갖게 하기 위한 LUT이며,도 5(b)는 그 그래프.
도 6은 제 1 디지털/아날로그 변환 회로부의 회로 구성을 나타내는 회로도.
도 7은 본 발명의 제 1 실시예에서의 제 2 디지털/아날로그 변환 회로부의 회로 구성을 나타내는 회로도.
도 8(a)는 본 발명의 제 2 실시예에서의 제 2 디지털/아날로그 변환 회로부의 회로 구성을 나타내는 회로도이며, 도 8(b)는 그 타이밍 차트.
도 9(a)는 본 발명의 제 3 실시예에서의 제 2 디지털/아날로그 변환 회로부의 회로 구성을 나타내는 회로도이고, 도 9(b)는 그 타이밍 차트.
도 10은 휴대 전화의 구성을 나타내는 사시도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 전기 광학 장치로서의 유기 일렉트로루미네선스 표시 소자
20 : 표시 패널부
30 : 화소 영역
31 : 화소 회로(화소)
41 : 검출 센서로서의 온도 센서
42 : 검출 센서로서의 외광(外光) 센서
43 : 검출 센서로서의 열화(劣化) 센서
50 : 주사 구동 회로
60 : 데이터선 구동 회로
61 : 디지털/아날로그 변환 회로
62 : 제 1 디지털/아날로그 변환 회로부
63 : 제 2 디지털/아날로그 변환 회로부
70 : 신호 생성 회로
110 : 제 1 트랜지스터로서의 변환 트랜지스터
120 : 정전류원용(定電流源用) 트랜지스터
130 : 공통 게이트선
140 : 제 1 전류 경로로서의 출력 라인
151∼158 : 제 2 트랜지스터로서의 구동 트랜지스터
161∼168 : 제 3 트랜지스터로서의 스위칭 트랜지스터
210, 310, 410 : 입력 라인
220 : 제 4 트랜지스터로서의 변환 트랜지스터
230, 340 : 공통 게이트선
240 : 제 2 전류 경로로서의 출력 라인
251∼258· : 제 5 트랜지스터로서의 구동 트랜지스터
261∼268 : 제 6 트랜지스터로서의 스위칭 트랜지스터
320 : 변환 트랜지스터
331, 332 : 스위칭 트랜지스터
350, 461∼463 : 유지 콘덴서
360, 420 : 출력 라인
371∼373 : 구동 트랜지스터
381∼383 : 스위칭 트랜지스터
430 : 스위칭 트랜지스터
441∼443, 451∼453 : 구동 트랜지스터
471∼473 : 스위칭 트랜지스터
500 : 전자 기기로서의 휴대 전화
540 : 표시부
T1 : 제 1 출력 단자로서의 출력 단자
T2 : 제 2 출력 단자로서의 출력 단자
Xm : 데이터선
Yn : 주사선
본 발명에서의 디지털/아날로그 변환 회로는, 디지털 데이터를 아날로그 전류로 변환하는 디지털/아날로그 변환 회로로서, 제 1 디지털 데이터를 입력하고, 그 제 1 디지털 데이터를 제 1 아날로그 전류로 변환하는 제 1 디지털/아날로그 변환 회로부와,
제 2 디지털 데이터를 입력하고, 그 제 2 디지털 데이터에 기초하여, 상기 제 1 아날로그 전류를 보정하고, 제 2 아날로그 전류로서 출력하는 제 2 디지털/아날로그 변환 회로부를 구비한 것을 특징으로 한다.
이것에 의하면, 제 2 디지털/아날로그 변환 회로부를 구비하고 있기 때문에, 제 1 디지털/아날로그 변환 회로부의 제 1 아날로그 전류를, 복잡한 사전 처리를하지 않고, 제 2 디지털 데이터에 기초하여 보정할 수 있게 된다.
이 디지털/아날로그 변환 회로에서, 상기 제 1 디지털/아날로그 변환 회로부는, 제 1 제어 단자를 구비하고, 다이오드 접속된 제 1 트랜지스터와, 제 2 제어 단자를 구비하고, 그 제 2 제어 단자가 상기 제 1 제어 단자에 접속된 복수의 제 2 트랜지스터와, 상기 제 1 디지털 데이터를 입력하기 위한 복수의 신호선에 접속된 제 3 제어 단자를 구비함과 동시에, 상기 복수의 제 2 트랜지스터에 대해 각각 직렬로 접속된 복수의 제 3 트랜지스터와, 상기 복수의 제 3 트랜지스터의 상기 제 1 디지털 데이터에 기초하는 온(ON) 동작에 기초하여, 각각 대응하는 제 2 트랜지스터로부터 출력되는 전류를, 1개의 제 1 출력 단자로부터 상기 제 2 디지털/아날로그 변환 회로부에 상기 제 1 아날로그 전류로서 출력하는 제 1 전류 경로를 구비해도 좋다.
이것에 의하면, 제 1 디지털/아날로그 변환 회로부는, 입력되는 제 1 디지털 데이터에 비례한 제 1 아날로그 전류를 출력하기 위해, 감마 특성을 갖는 제 1 디지털 테이터를, 감마 특성을 유지한 채로 제 1 아날로그 전류로서 출력할 수 있게 된다.
이 디지털/아날로그 변환 회로에서, 상기 제 2 디지털/아날로그 변환 회로부는, 제 4 제어 단자를 구비하고, 상기 제 1 디지털/아날로그 변환 회로부로부터 출력되는 상기 제 1 아날로그 전류를 입력하고, 다이오드 접속된 제 4 트랜지스터와, 제 5 제어 단자를 구비하고, 그 제 5 제어 단자가 상기 제 4 제어 단자에 접속된 복수의 제 5 트랜지스터와, 상기 제 2 디지털 데이터를 입력하기 위한 복수의 신호선에 접속된 제 6 제어 단자를 구비함과 동시에, 상기 복수의 제 5 트랜지스터에 대해서 각각 직렬로 접속된 복수의 제 6 트랜지스터와, 상기 복수의 제 6 트랜지스터의 상기 제 2 디지털 데이터에 기초하는 온 동작에 기초하여, 각각 대응하는 제 5 트랜지스터로부터 출력되는 전류를, 1개의 제 2 출력 단자로부터 상기 제 2 아날로그 전류로서 출력하는 제 2 전류 경로를 구비해도 좋다.
이것에 의하면, 제 4 트랜지스터와, 복수의 제 5 트랜지스터가 커런트 미러 회로를 구성하기 위해, 제 1 디지털 데이터로부터 변환된 제 1 아날로그 전류를 용이하게 보정하여, 제 2 아날로그 전류로서 출력하는 것이 가능해진다.
이 디지털/아날로그 변환 회로에서, 상기 제 2 디지털/아날로그 변환 회로부는, 상기 제 4 트랜지스터의 제 4 제어 단자에 접속되고, 상기 제 1 아날로그 전류에 기초하여 상기 제 4 제어 단자에 걸리는 전압을 유지하는 제 1 콘덴서와, 제 7 제어 단자를 구비하고, 그 제 7 제어 단자에 제어 신호가 입력되었을 때 온하여, 상기 제 4 트랜지스터에 상기 제 1 아날로그 전류를 공급하는 제 7 트랜지스터와, 제 8 제어 단자를 구비하고, 그 제 8 제어 단자에 제어 신호가 입력되었을 때 온하여, 상기 제 4 트랜지스터를 다이오드 접속시키는 제 8 트랜지스터를 구비해도 좋다.
이것에 의하면, 제 2 디지털/아날로그 변환 회로부에 구비된 제 1 콘덴서가, 출력하는 제 2 아날로그 전류에 따른 전압을 유지하고 있기 때문에, 복수의 제 2 디지털/아날로그 변환 회로부에서 1개의 디지털/아날로그 변환 회로부를 공유할 수 있다. 그 결과, 면적 전유율(專有率)이 비교적 높은 제 1 디지털/아날로그 변환회로부의 수를 줄일 수 있다.
이 디지털/아날로그 변환 회로에서, 상기 제 2 디지털/아날로그 변환 회로부는, 제 9 제어 단자를 구비하고, 다이오드 접속을 함으로써 상기 디지털/아날로그 변환 회로부로부터 출력되는 상기 제 1 아날로그 전류를 입력하는 복수의 제 9 트랜지스터와, 상기 제 2 디지털 데이터를 입력하기 위한 복수의 신호선에 접속된 제 10 제어 단자를 구비함과 동시에, 상기 복수의 제 9 트랜지스터에 대해서 각각 직렬로 접속된 복수의 제 10 트랜지스터와, 상기 복수의 제 10 트랜지스터의 상기 제 2 디지털 데이터에 기초하는 온 동작에 기초하여, 각각 대응하는 제 9 트랜지스터로부터 출력되는 전류를, 1개의 제 2 출력 단자로부터 상기 제 2 아날로그 전류로서 출력하는 제 2 전류 경로와, 상기 복수의 제 9 트랜지스터의 제 9 제어 단자에 각각 접속되고, 상기 제 1 아날로그 전류에 기초하여 상기 제 9 제어 단자에 걸리는 전압을 유지하는 복수의 제 2 콘덴서와, 제 11 제어 단자를 구비하고, 그 제 11 제어 단자에 제어 신호가 입력되었을때 온하여, 상기 복수의 제 9 트랜지스터에 상기 제 1 아날로그 전류를 공급하는 제 11 트랜지스터와, 제 12 제어 단자를 구비하고, 그 제 12 제어 단자에 제어 신호가 입력되었을 때 온하여, 상기 복수의 제 9 트랜지스터를 각각 다이오드 접속시키는 복수의 제 12 트랜지스터를 구비해도 좋다.
이것에 의하면, 제 2 디지털/아날로그 변환 회로부에 구비된 제 2 콘덴서가, 출력하는 제 2 아날로그 전류에 따른 전압을 유지하고 있기 때문에, 복수의 제 2 디지털/아날로그 변환 회로부에서 1개의 디지털/아날로그 변환 회로부를 공유할 수있다. 그 결과, 면적 전유율이 비교적 높은 제 1 디지털/아날로그 변환 회로부의 수를 줄일 수 있다.
본 발명에서의 전기 광학 장치는, 복수의 주사선과, 복수의 데이터선과, 이들 각 주사선과 각 데이터선의 교차부에 각각 배열 설치되는 전기 광학 소자와, 상기 각 데이터선에 대해서 아날로그 전류를 공급하는 데이터선 구동 회로를 구비한 전기 광학 장치에 있어서, 상기 데이터선 구동 회로는, 제 1 디지털 데이터를 입력하고, 그 제 1 디지털 데이터를 제 1 아날로그 전류로 변환하는 제 1 디지털/아날로그 변환 회로부와, 제 2 디지털 데이터를 입력하고, 그 제 2 디지털 데이터에 기초하여, 상기 제 1 아날로그 전류를 가공하고, 제 2 아날로그 전류로서 출력하는 제 2 디지털/아날로그 변환 회로부를 구비했다.
이것에 의하면, 디지털/아날로그 변환 회로가, 제 2 디지털/아날로그 변환 회로부를 구비하고 있기 때문에, 전기 광학 장치의 발광 휘도를, 복잡한 사전 처리를 하지 않고, 제 2 디지털 데이터에 기초하여 보정할 수 있게 된다.
이 전기 광학 장치에서, 제 1 디지털/아날로그 변환 회로부는, 제 1 제어 단자를 구비하고, 다이오드 접속된 제 1 트랜지스터와, 제 2 제어 단자를 구비하고, 그 제 2 제어 단자가 상기 제 1 제어 단자에 접속된 복수의 제 2 트랜지스터와, 상기 제 1 디지털 데이터를 입력하기 위한 복수의 신호선에 접속된 제 3 제어 단자를 구비함과 동시에, 상기 복수의 제 2 트랜지스터에 대해서 각각 직렬로 접속된 복수의 제 3 트랜지스터와, 상기 복수의 제 3 트랜지스터의 상기 제 1 디지털 데이터에 기초하는 온 동작에 기초하여, 각각 대응하는 제 2 트랜지스터로부터 출력되는 전류를, 1개의 제 1 출력 단자로부터 상기 제 2 디지털/아날로그 변환 회로부에 상기 제 1 아날로그 전류로서 출력하는 제 1 전류 경로를 구비해도 좋다.
이것에 의하면, 전기 광학 장치의 데이터선 구동 회로에 구비된 디지털/아날로그 변환 회로부는, 입력되는 제 1 디지털 데이터에 비례한 제 1 아날로그 전류를 출력하기 위해, 감마 특성을 갖는 제 1 디지털 데이터로서의 계조 데이터를, 감마 특성을 유지한 채로, 제 1 아날로그 데이터로서의 계조 데이터로서 출력하는 것이 가능해진다.
이 전기 광학 장치에서, 상기 제 2 디지털/아날로그 변환 회로부는, 제 4 제어 단자를 구비하고, 상기 제 1 디지털/아날로그 변환 회로부로부터 출력되는 상기 제 1 아날로그 전류를 입력하고, 다이오드 접속된 제 4 트랜지스터와, 제 5 제어 단자를 구비하고, 그 제 5 제어 단자가 상기 제 4 제어 단자에 접속된 복수의 제 5 트랜지스터와, 상기 제 2 디지털 데이터를 입력하기 위한 복수의 신호선에 접속된 제 6 제어 단자를 구비함과 동시에, 상기 복수의 제 5 트랜지스터에 대해서 각각 직렬로 접속된 복수의 제 6 트랜지스터와, 상기 복수의 제 6 트랜지스터의 상기 제 2의 디지털 데이터에 기초하는 온 동작에 기초하여, 각각 대응하는 제 5 트랜지스터로부터 출력되는 전류를, 1개의 제 2 출력 단자로부터 상기 제 2 아날로그 전류로서 출력하는 제 2 전류 경로를 구비해도 좋다.
이것에 의하면, 제 4 트랜지스터와, 복수의 제 5 트랜지스터가 커런트 미러 회로를 구성하기 때문에, 제 1 디지털 데이터로부터 변환된 제 1 아날로그 전류를 용이하게 보정하고, 제 2 아날로그 전류로서 출력하는 것이 가능해진다.
이 전기 광학 장치에서, 상기 제 2 디지털/아날로그 변환 회로부는, 상기 제 4 트랜지스터의 제 4 제어 단자에 접속되고, 상기 제 1 아날로그 전류에 기초하여 상기 제 4 제어 단자에 걸리는 전압을 유지하는 제 1 콘덴서와, 제 7 제어 단자를 구비하고, 그 제 7 제어 단자에 제어 신호가 입력되었을 때 온하여, 상기 제 4 트랜지스터에 상기 제 1 아날로그 전류를 공급하는 제 7 트랜지스터와, 제 8 제어 단자를 구비하고, 그 제 8 제어 단자에 제어 신호가 입력되었을 때 온하여, 상기 제 4 트랜지스터를 다이오드 접속시키는 제 8 트랜지스터를 구비해도 좋다.
이것에 의하면, 데이터선 구동 회로의 제 2 디지털/아날로그 변환 회로부에 구비된 제 1 콘덴서가, 출력하는 제 2 아날로그 전류에 따른 전압을 유지하고 있기 때문에, 복수의 제 2 디지털/아날로그 변환 회로부에서 1개의 제 1 디지털/아날로그 변환 회로부를 공유할 수 있다. 이 결과, 면적 전유율이 비교적 높은 제 1 디지털/아날로그, 변환 회로부의 수를 줄일 수 있기 때문에, 데이터선 구동 회로가 간략화되고, 장치의 소형화가 가능해진다.
이 전기 광학 장치에서, 상기 제 2 디지털/아날로그 변환 회로부는, 제 9 제어 단자를 구비하고, 다이오드 접속을 함으로써, 상기 제 1 디지털/아날로그 변환 회로부로부터 출력되는 상기 제 1 아날로그 전류를 입력하는 복수의 제 9 트랜지스터와, 상기 제 2 디지털 데이터를 입력하기 위한 복수의 신호선에 접속된 제 10 제어 단자를 구비함과 동시에, 상기 복수의 제 9 트랜지스터에 대해서 각각 직렬로 접속된 복수의 제 10 트랜지스터와, 상기 복수의 제 10 트랜지스터의 상기 제 2 디지털 데이터에 기초하는 온 동작에 기초하여, 각각 대응하는 제 9 트랜지스터로부터 출력되는 전류를, 1개의 제 2 출력 단자로부터 상기 제 2 아날로그 전류로서 출력하는 제 2 전류 경로와, 상기 복수의 제 9 트랜지스터의 제 9 제어 단자에 각각 접속되고, 상기 제 1 아날로그 전류에 기초하여 상기 제 9 제어 단자에 걸리는 전압을 유지하는 복수의 제 2 콘덴서와, 제 11 제어 단자를 구비하고, 그 제 11 제어 단자에 제어 신호가 입력되었을 때 온하여, 상기 복수의 제 9 트랜지스터에 상기 제 1 아날로그 전류를 공급하는 제 11 트랜지스터와, 제 12 제어 단자를 구비하고, 그 제 12 제어 단자에 제어 신호가 입력되었을 때 온하여, 상기 복수의 제 9 트랜지스터를 각각 다이오드 접속시키는 복수의 제 12 트랜지스터를 구비해도 좋다.
이것에　의하면, 데이터선 구동 회로의 제 2 디지털/아날로그 변환 회로부에 구비된 제 2 콘덴서가, 출력하는 제 2 아날로그 전류에 따른 전압을 유지하고 있기 때문에, 복수의 제 2 디지털/아날로그 변환 회로부에서 1개의 제 1 디지털/아날로그 변환 회로부를 공유할 수 있다. 이 결과, 면적 전유율이 비교적 높은 제 1 디지털/아날로그 변환 회로부의 수를 줄일 수 있기 때문에, 데이터선 구동 회로가 간략화되고, 장치의 소형화가 가능해진다.
이 전기 광학 장치에서, 상기 제 1 디지털 데이터는 화상 데이터에 기초하는 디지털 계조 데이터이며, 상기 제 2 디지털 데이터는, 적어도 전기 광학 장치의 동작 상태, 동작 환경 상태 또는 외부 장치로부터의 제어 신호 중 어느 것에 기초하는 디지털 보정 데이터여도 좋다.
이것에 의하면, 화상 데이터에 기초한 디지털 계조 데이터를, 적어도 전기 광학 장치의 동작 상태, 동작 환경 상태 또는 외부 장치로부터의 제어 신호 중 어느 1개에 기초하여 결정한 디지털 보정 데이터로 보정하기 때문에, 상황에 따라 최적인 발광 휘도를 얻는 것이 가능하게 된다.
이 전기 광학 장치에서, 적어도 전기 광학 장치의 동작 상태, 동작 환경 상태 중 어느 1개를 검출하는 검출 센서와, 상기 검출 센서로부터의 검출 신호에 기초하여, 적어도 전기 광학 장치의 동작 상태 또는 동작 환경 상태 중 어느 1개를 판단하고, 그 판단 결과에 기초하여 디지털 보정 데이터를 작성하는 제어 회로를 구비해도 좋다.
이것에 의하면, 검출 센서에 의해서 검출된 전기 광학 장치의 동작 상태나 동작 환경 상태에 기초하여 디지털 보정 데이터를 결정하기 때문에, 상황에 따라 최적인 발광 휘도를 얻는 것이 가능해진다.
이 전기 광학 장치에서, 상기 검출 센서는 적어도 온도 센서, 외광(劣化) 센서 또는 열화(劣化) 센서 중 어느 1개를 갖도록 해도 좋다.
이것에 의하면, 전기 광학 장치의 주변 온도, 주변의 밝기, 발광 소자의 열화 상황에 따라서, 최적의 휘도가 되도록 보정할 수 있다.
이 전기 광학 장치에서, 상기 제 1 디지털 데이터는 화상 데이터에 기초하는 디지털 계조 데이터이며, 상기 제 2 디지털 데이터는 화상 데이터에 기초하여 산출된 1프레임분의 총 휘도에 기초하는 디지털 보정 데이터여도 좋다.
이것에 의하면, 1프레임분의 총 휘도에 의해서, 최적인 발광 휘도를 얻을 수 있다.
이 전기 광학 장치에서, 1프레임분의 화상 데이터를 기억한 메모리와, 상기메모리에 기억된 1프레임분의 화상 데이터로부터 1프레임분의 총 휘도를 산출하고, 그 산출된 1프레임분의 총 휘도에 기초하여 디지털 보정 데이터를 작성하는 제어 회로를 구비해도 좋다.
이것에 의하면, 1프레임분의 총 휘도에 의해서, 최적인 발광 휘도를 얻을 수 있다.
이 전기 광학 장치에서, 상기 제어 회로는 상기 화상 데이터를 입력하고, 감마 특성을 갖는 디지털 계조 데이터로 변환하도록 해도 좋다.
이것에 의하면, 전기 광학 장치는 입력되는 화상 데이터를 바르게 색 재현(再現)해서 표시할 수 있게 된다.
본 발명에서의 전자 기기는, 앞에 기재한 전기 광학 장치를 구비하는 것을 특징으로 한다.
이것에 의하면, 전기 광학 장치의 휘도를, 복잡한 사전 처리를 하지 않고, 제 2 디지털 데이터에 기초하여 보정할 수 있게 된다.
(제 1 실시예)
이하, 본 발명을 구체화한 제 1 실시예를 도 1∼도 7을 이용해서 설명한다.
도 1은 전기 광학 장치로서의 유기 일렉트로루미네선스 표시 장치의 회로 구성을 나타내는 블럭도이다.
이 유기 일렉트로루미네선스 표시 장치(10)는, 화상 표시를 행하는 표시 패널부(20)를 갖고, 표시 패널부(20)에는 유기 일렉트로루미네선스 소자가 매트릭스 형상으로 배치된 화소 영역(30)이 구비되어 있다. 또한, 표시 패널부(20)에는 검출 영역(40)이 구비되고, 그 검출 영역(40)에는 검출 센서로서의 온도 센서(41), 외광 센서(42) 및 열화 센서(43)가 구비되어 있다.
또한, 유기 일렉트로루미네선스 표시 장치(10)는 화소 영역(30)의 주사선을 구동하는 주사선 구동 회로(50)와, 화소 영역(30)의 데이터선을 구동하는 데이터선 구동 회로(60)를 갖고 있다. 데이터선 구동 회로(60)에는 디지털/아날로그 변환 회로(61)가 구비되어 있고, 디지털/아날로그 변환 회로(61)에는 제 1 디지털/아날로그 변환 회로부(62)와, 제 2 디지털/아날로그 변환 회로부(63)가 구비되어 있다.
또한, 유기 일렉트로루미네선스 표시 장치(10)에는, 제어 회로로서의 신호 생성 회로(70)가 구비되어 있다. 신호 생성 회로(70)는, 외부 장치로부터의 각종 신호나 화상 데이터, 클록 및 상기 각 센서(41∼43)로부터의 신호에 기초하여, 주사선 구동 회로(50)와 데이터선 구동 회로(60)로 보내는 각종 신호를 생성하고 있다.
유기 일렉트로루미네선스 표시 장치(10)의 표시 패널부(20), 주사선 구동 회로(50), 데이터선 구동 회로(60), 신호 생성 회로(70)는 각각이 독립된 부품(예를 들면, 1칩의 반도체 집적 회로 장치)에 의해 구성되어 있어도 좋다. 또한, 표시 패널부(20), 주사선 구동 회로(50), 데이터선 구동 회로(60), 신호 생성 회로(70)의 전부 또는 일부가 일체로 된 부품으로 구성되어 있어도 좋다. 예를 들면, 표시 패널부(20)에 주사선 구동 회로(50)와 데이터선 구동 회로(60)가 일체적으로 구성되어 있어도 좋다. 또한, 주사선 구동 회로(50), 데이터선 구동 회로(60), 신호 생성 회로(70)의 전부 또는 일부가 프로그래머블한 IC칩으로 구성되고, 그 기능이IC 칩에 기록된 프로그램에 의해 소프트웨어적으로 실현되어 있어도 좋다. 게다가, 각 센서(41∼43)는 표시 패널부(20) 위에 한하지 않고, 다른 장소에 구비되어 있어도 좋다.
도 2는 화소 영역(30)의 내부 구성을 나타내는 회로도이다.
화소 영역(30)은, 매트릭스 형상으로 배열된 복수의 화소 회로(31)를 갖고 있고, 각 화소 화로(31)는 전기 광학 소자로서의 유기 일렉트로루미네선스 소자를 각각 갖고 있다. 화소 회로(31)는, 그 열(列) 방향을 따라 신장되는 복수의 데이터선 (Xm)(m=1∼M)과, 행(行) 방향을 따라 신장되는 복수의 주사선(Yn)(n=1∼N)의 교차부에 배치되고, 각각에 접속되어 있다. 또한, 본 명세서에서는 화소 회로(31)를「화소」로도 부른다.
주사선 구동 회로(50)는, 상기 복수의 주사선(Yn) 중의 1개를 선택적으로 구동하여 1행분의 화소 회로군(群)을 선택한다. 데이터선 구동 회로(60)에는, 상기 복수의 데이터선(Xm)에 대응해서 복수의 디지털/아날로그 변환 회로(61)가 설치되어 있다. 그리고, 데이터선 구동 회로(60)는 각 데이터선(Xm)을 통하여, 선택된 화소 회로군의 각 화소 회로(31)에 데이터 신호를 공급한다.
도 3은 화소 회로(31)의 내부 구성을 나타내는 회로도이다.
화소 회로(31)는 유기 일렉트로루미네선스 소자(32)와, 제 1∼제 4 트랜지스터(33∼36)와, 유지 콘덴서(37)를 갖고 있다. 유지 콘덴서(37)는, 데이터선(Xm)을 통하여 공급된 데이터 신호(아날로그 전류)에 따른 전하를 유지하고, 이에 따라 유기 일렉트로루미네선스 소자(32)의 발광 휘도를 조절하기 위한 것이다. 제 1∼제3 트랜지스터(33∼35)는 n채널형 FET이며, 제 4 트랜지스터(36)는 p채널형 FET이다. 유기 일렉트로루미네선스 소자(32)는 발광 다이오드와 같은 전류 구동형의 발광 소자이므로, 여기서는 다이오드의 기호로 그려져 있다.
제 1 트랜지스터(33)의 소스는 제 2∼제 4 트랜지스터(34∼36)의 드레인과 각각 접속되어 있다. 제 1 트랜지스터(33)의 드레인은 제 4 트랜지스터(36)의 게이트에 접속되어 있다. 유지 콘덴서(37)는 제 4 트랜지스터(36)의 소스와 게이트 사이에 접속되어 있다. 또한, 제 4 트랜지스터(36)의 소스는 전원 전압(VOEL)에도 접속되어 있다.
제 2 트랜지스터(34)의 소스는 데이터선(Xm)을 통하여 데이터선 구동 회로(60)의 디지털/아날로그 변환 회로(61)에 접속되어 있다. 유기 일렉트로루미네선스 소자(32)는 그 양극이 제 3 트랜지스터(35)의 소스에 접속되고, 음극이 접지(接地)되어 있다.
제 1 트랜지스터(33)와 제 2 트랜지스터(34)의 게이트는 주사선(Yn)을 구성하는 제 1 서브 주사선(V1n)에 공통으로 접속되고, 주사선 구동 회로(50)로부터 주사 신호(SC1n)가 입력된다. 또한, 제 3 트랜지스터(35)의 게이트는 주사선(Yn)을 구성하는 제 2 서브 주사선(V2n)에 접속되고, 주사선 구동 회로(50)로부터 주사 신호(SC2n)가 입력된다.
제 1 트랜지스터(33)와 제 2 트랜지스터(34)는 유지 콘덴서(37)에 전하를 축적할 때 사용되는 스위칭 트랜지스터이다. 제 3 트랜지스터(35)는 유기 일렉트로루미네선스 소자(32)의 발광 기간에서 온 상태로 유지되는 스위칭 트랜지스터이다.또한, 제 4 트랜지스터(36)는 유기 일렉트로루미네선스 소자(32)로 흐르는 전류를 제어하기 위한 구동 트랜지스터이다. 제 4 트랜지스터(36)의 전류는 유지 콘덴서(37)에 유지되는 전하량에 의해서 제어된다.
도 4는 화소 회로(31)의 동작을 나타내는 타이밍 차트이다. 여기서는, 제 1 서브 주사선(V1n)을 통하여 입력되는 주사 신호(SC1n), 제 2 서브 주사선(V2n)을 통하여 입력되는 주사 신호(SC2n)와, 데이터선(Xm)을 통하여 입력되는 데이터 신호(아날로그 전류)(Iout)와, 유기 일렉트로루미네선스 소자(32)로 흐르는 전류(IEL)가 도시되어 있다.
Tc는 1프레임 기간으로서, 모든 주사선이 한바퀴 돌아 선택되고 끝나는 기간이다. Tpr은 프로그램 기간으로서, 유기 일렉트로루미네선스 소자(32)의 발광 휘도를 화소 회로(31) 내에 설정하는 기간이며, 제 1 서브 주사선(V1n)을 통하여 입력되는 주사 신호(SC1n)에 의해서 결정된다. Tel은 발광 기간으로서, 유기 일렉트로루미네선스 소자(32)가 발광하는 기간이며, 제 2 서브 주사선(V2n)을 통하여 입력되는 주사 신호(SC2n)에 의해서 결정된다.
프로그래밍 기간(Tpr)에서는, 데이터선 구동 회로(60)의 디지털/아날로그 변환 회로(61)가 데이터선(Xm) 위에 화상 데이터(계조 데이터)에 따른 데이터 신호(아날로그 전류)(Iout)를 출력하면서, 주사선 구동 회로(50)가 제 1 서브 주사선(V1n) 위의 주사 신호(SC1n)를 H레벨로 한다. 그렇게 하면, 제 1 및 제 2 트랜지스터(33, 34)가 온 상태로 된다. 이 때, 데이터선 구동 회로(60)의 디지털/아날로그 변환 회로(61)는, 계조 데이터에 따른 아날로그 전류(Iout)를 흘리는 정전류원으로서 기능한다. 또한, 유지 콘덴서(37)에는 아날로그 전류(Iout)에 대응한 전하가 유지되고, 프로그래밍 기간(Tpr)은 종료한다. 이 결과, 제 4 트랜지스터 (36)의 소스/게이트 사이에는 유지 콘덴서(37)에 기억된 전압이 유지된다.
프로그래밍 기간(Tpr)이 종료되면, 주사 신호(SC1n)가 L레벨이 되고, 제 1 트랜지스터(33)와 제 2 트랜지스터(34)는 오프(OFF) 상태가 된다. 또한, 데이터선 구동 회로(60)은 그 화소 회로를 위한 데이터 신호(아날로그 전류)(Iout)의 공급을 정지한다.
계속하여, 발광 기간(Tel)에서는, 주사선 구동 회로(50)가 주사 신호(SC1n)를 L레벨로 유지하고, 제 1 및 제 2 트랜지스터(33, 34)를 오프 상태로 유지한 채, 제 2 서브 주사선(V2n) 위의 주사 신호(SC2n)를 H레벨로 하여, 제 3 트랜지스터(35)를 온 상태로 설정한다.
유지 콘덴서(37)에는 데이터 신호(아날로그 전류)(Iout)에 대응한 전하가 미리 유지되고 있으므로, 제 4 트랜지스터(36)에는 아날로그 전류(Iout)와 거의 같은 전류가 흐르고, 그 전류(전류(IEL))는 제 3 트랜지스터(35)를 통하여 유기 일렉트로루미네선스 소자(32)로 흐른다. 따라서, 유기 일렉트로루미네선스 소자(32)는 발광 기간(Tel)의 사이, 데이터 신호(아날로그 전류)(Iout)에 따른 휘도로 발광한다.
다음으로, 검출 영역(40)에 구비한 검출 센서로서의 각 센서(41∼43)에 대해서 설명한다.
온도 센서(41)는 서미스터(thermistor)를 갖고 있고, 동작 환경 상태로서의온도의 변화에 의한 전압의 변화를 검출하여, 이것을 온도 검출 신호로서 신호 생성 회로(70)로 보낸다. 외광 센서(42)는 포토다이오드를 갖고 있고, 동작 환경 상태로서의 외광의 광 강도를 전류값으로서 검출하여, 이것을 외광 검출 신호로서 신호 생성 회로(70)로 보낸다. 열화 센서(43)는 더미 화소에 접속되고, 더미 화소의 동작 상태로서의 열화의 진행에 수반하는 전압의 변화를 검출하여, 이것을 열화 검출 신호로서 신호 생성 회로(70)로 보낸다. 또한, 더미 화소는 상기 화소 영역(30)에 형성된 화소(31)와 같은 조건으로써, 표시 패널부(20)에 형성된 화소로서, 화소 영역(30)의 화소(31)와 동일 조건으로 구동되고 있다.
다음에, 신호 생성 회로(70)에 대하여 설명한다.
신호 생성 회로(70)는 상기 각 센서(41∼43)로부터의 각종 검출 신호를 입력함과 동시에 도시하지 않은 외부 장치로부터 디지털 화상 데이터(입력 계조 데이터), 클록, 절전 모드 신호를 입력한다.
신호 생성 회로(70)는 상기 디지털 화상 데이터(입력 계조 데이터)를 입력하고, 이것을 표시 패널부(20) 위에서 바르게 색 재현할 수 있도록, 감마 특성을 갖는 디지털 화상 데이터(출력 계조 데이터)로 변환한다. 신호 생성 회로(70)의 내부에는 LUT(Look Up Table)가 구비되어 있고, 감마 특성을 갖는 화상 데이터로의 변환은 이 LUT를 사용하여 행해진다.
도 5(a)는 상기 LUT의 일례를 나타내는 변환표이며, 도 5(b)는 그 그래프(감마 곡선)이다. 화상 데이터는 5비트(32계조)의 디지털 화상 데이터(입력 계조 데이터)로서 입력되고, 이 LUT에 따라서 감마값 2.2의 감마 특성을 갖는 8비트(256계조)의 디지털 화상 데이터(출력 계조 데이터)로 변환된다. 신호 생성 회로(70)는 변환된 디지털 화상 데이터(출력 계조 데이터)를 데이터선 구동 회로(60)에 출력한다. 또한, 본 명세서에서는 변환 후의 디지털 화상 데이터(출력 계조 데이터)를 단지「디지털 계조 데이터」로도 부른다.
또한, 신호 생성 회로(70)는 클록을 입력하고, 클록 신호에 기초하여 1행 분의 화소 회로군을 순차 선택하기 위한 주사선 구동 신호를 생성하고, 그 주사선 구동 신호를 주사선 구동 회로(50)에 공급한다. 신호 생성 회로(70)는 클록 신호에 기초하여 각 데이터선(Xm)에 데이터 신호를 공급하는 타이밍을 결정하기 위한 데이터선 구동 신호를 생성하고, 그 데이선 구동 신호를 데이터선 구동 회로(60)에 공급한다.
또한, 신호 생성 회로(70)는 상기 각 센서(41∼43)로부터의 각종 검출 신호 및 외부 장치로부터의 절전 모드 신호를 입력하고, 이들 검출 신호 및 절전 모드 신호에 기초하여 8비트의 전류 보정 데이터를 생성한다.
신호 생성 회로(70)는 온도 센서(41)로부터의 온도 검출 신호에 기초하여 표시 패널부(20)의 온도를 인식하고, 표시 패널부(20)의 온도에 대한 온도 보정 데이터를 생성한다. 표시 패널부(20)에 형성된 유기 일렉트로루미네선스 소자(32)는 온도의 변동에 대해 발광 휘도가 변동하는 온도 특성을 갖는다. 즉, 유기 일렉트로루미네선스 소자(32)에 흐르는 전류(IEL)가 일정해도 온도가 다르면 유기 일렉트로루미네선스 소자(32)의 발광 휘도는 다르다.
그래서, 신호 생성 회로(70)는 표시 패널부(20)(유기 일렉트로루미네선스 소자(32))의 온도에 따라 발광 휘도를 보상하게 되어 있다. 신호 생성 회로(70)는 검출된 온도에 따라, 데이터선 구동 회로(60)로부터 각 데이터선(Xm)에 각각 출력하는 데이터 신호를 보정하기 위한 온도 보정 데이터를 생성한다. 본 실시예에서는, 온도 보정 데이터는 미리 구분된 온도 범위마다 정해져 있고, 8비트의 디지털 데이터로서, 신호 생성 회로(70)에 내장된 메모리에 기억되어 있다. 그리고, 검출된 온도에 대응한 데이터가 선택된다.
신호 생성 회로(70)는 외광 센서(42)로부터의 외광 검출 신호에 기초하여, 유기 일렉트로루미네선스 표시 장치(10)의 주위의 밝기를 인식하고, 주위의 밝기에 대한 외광 보정 데이터를 생성한다. 예를 들면, 주위가 어두운 경우, 유기 일렉트로루미네선스 표시 장치(10)의 휘도는 통상의 발광 휘도보다 낮은(어두운) 쪽이 눈부심을 억제할 수 있어 보기 쉽게 된다. 반대로, 주위가 매우 밝은 경우에는, 유기 일렉트로루미네선스 표시 장치(10)의 휘도는 통상의 발광 휘도보다 높은(밝은) 쪽이 보기 쉽다.
그래서, 신호 생성 회로(70)는 주위의 밝기에 따라 보기 쉬운 발광 휘도로 보정하게 되어 있다. 신호 생성 회로(70)는 주위의 밝기에 따라서, 데이터선 구동 회로(60)로부터 각 데이터선(Xm)에 각각 출력하는 데이터 신호를 보정하기 위한 외광 보정 데이터를 생성한다. 본 실시예에서는, 외광 보정 데이터는 미리 구분된 밝기마다 정해져 있고, 8비트의 디지털 데이터로서, 신호 생성 회로(70)에 내장된 메모리에 기억되어 있다. 그리고, 검출된 밝기에 대응한 데이터가 선택된다.
신호 생성 회로(70)는 열화 센서(43)로부터의 열화 검출 신호에 기초하여 유기 일렉트로루미네선스 소자(32)의 열화 상태를 인식하고, 열화 상태에 대한 열화 보정 데이터를 생성한다. 유기 일렉트로루미네선스 소자(32)는 열화의 상태가 진행함에 따라 발광 휘도가 저하된다. 즉, 유기 일렉트로루미네선스 소자(32)로 흐르는 전류(IEL)가 일정해도, 열화 상태가 진행하고 있으면 유기 일렉트로루미네선스 소자(32)의 발광 휘도는 저하한다.
그래서, 신호 생성 회로(70)는 유기 일렉트로루미네선스 소자(32)의 열화 상태에 따라서 발광 휘도를 보상하도록 되어 있다. 신호 생성 회로(70)는 검출된 열화 상태에 따라서, 데이터선 구동 회로(60)로부터 각 데이터선(Xm)에 각각 출력되는 데이터 신호를 보정하기 위한 열화 보정 데이터를 생성한다. 본 실시예에서는, 열화 보정 데이터는 미리 구분된 열화 상태마다 정해져 있고, 8비트의 디지털 데이터로서, 신호 생성 회로(70)에 내장된 메모리에 기억되어 있다. 또한, 검출된 열화 상태에 대응한 데이터가 선택된다.
신호 생성 회로(70)는 외부 장치로부터의 절전 모드 신호에 기초하여, 유기 일렉트로루미네선스 표시 장치(10)의 발광 휘도를 내리는 절전 보정 데이터를 생성한다. 절전 모드 신호는 유기 일렉트로루미네선스 표시 장치(10)의 소비 전력을 저감하기 위해서, 외부 장치로부터 출력되는 제어 신호이다.
그래서, 신호 생성 회로(70)는 절전 모드 신호에 응답해서, 데이터선 구동 회로(60)로부터 각 데이터선(Xm)에 각각 출력하는 데이터 신호를 보정하기 위한 절전 보정 데이터를 생성한다. 본 실시예에서는, 절전 보정 데이터는 미리 정해져 있고, 8비트의 디지털 데이터로서, 신호 생성 회로(70)에 내장된 메모리에 기억되어 있다.
또한, 신호 생성 회로(70)는 이들 검출 신호 및 절전 모드 신호를 입력하면, 각각의 신호에 기초하여, 유기 일렉트로루미네선스 표시 장치(10)의 각종 상태를 판단한다. 신호 생성 회로(70)는 그 판단된 상태에 따라서 각각 메모리에 기억된 각종 보정 데이터를 판독하고, 8비트의 전류 보정 데이터(디지털 보정 데이터)로서 데이터선 구동 회로(60)에 출력한다.
다음으로, 데이터선 구동 회로(60)에 대해서, 도 6 및 도 7을 이용해서 설명한다. 데이터선 구동 회로(60)는 각 데이터선(Xm)마다 디지털/아날로그 변환 회로(61)를 갖고, 디지털/아날로그 변환 회로(61)는 제 1 디지털/아날로그 변환 회로부(62)와 제 2 디지털/아날로그 변환 회로부(63)를 갖고 있다.
도 6은 제 1 디지털/아날로그 변환 회로부(62)의 회로도이다.
전원 전위와 접지 전위 사이에는, 변환 트랜지스터(110)(제 1 트랜지스터)와 정전류원용 트랜지스터(120)가 직렬 접속되고, 정전류원용 트랜지스터(120)는 제어 전압(Vref)에 의해서 제어된다. 변환 트랜지스터(110)는 다이오드 접속되어 있고, 변환 트랜지스터(110)는 게이트(제 1 제어 단자)는 공통 게이트선(130)에 접속되어 있다. 또한, 전원 전위와, 출력 단자(T1)(제 1 출력 단자)에 접속된 출력 라인(140)(제 1 전류 경로) 사이에는, 8개의 전류 라인(IU1∼IU8)이 병렬로 접속되어 있고, 공통 게이트선(130)은 8개의 전류 라인(IU1∼IU8)에 각각 접속된 8개의 구동 트랜지스터(151∼158)(제 2 트랜지스터)의 게이트(제 2 제어 단자)에 접속되어 있다. 즉, 변환 트랜지스터(110)와 8개의 구동 트랜지스터(151∼158) 각각은 커런트미러 회로를 구성하게 된다. 8개의 구동 트랜지스터(151∼158)에는 출력 라인(140)과의 사이에 스위칭 트랜지스터(161∼168)(제 3 트랜지스터)가 각각 직렬로 접속되어 있다. 8개의 스위칭 트랜지스터(161∼168)의 각 게이트(제 3 제어 단자)에는 신호 입력선을 통하여, 신호 생성 회로(70)로부터 부여되는 감마 특성을 가진 디지털 계조 데이터(제 1 디지털 데이터)의 각 비트(DO∼D7)가 입력된다.
또한, 도 6의 예에서는, 정전류원용 트랜지스터(120), 스위칭 트랜지스터(161∼168)는 n채널형 FET이며, 변환 트랜지스터(110)와 구동 트랜지스터(151∼158)는 p채널형 FET이다.
8개의 구동 트랜지스터(151∼158)의 이득 계수(β)의 비(K)는, 1:2:4:8:16:32:64:128로 설정되어 있다. 여기서, 이득 계수(β)는 β=Kβ0=(μCW/L)로 정의되고, K는 상대값, β0은 소정의 정수, μ은 캐리어의 이동도, C는 게이트 용량, W는 채널 폭, L은 채널 길이이다. 트랜지스터의 전류 구동 능력은 이득계수(β)에 비례하므로, 8개의 구동 트랜지스터(151∼158)의 전류 구동 능력의 비는, 1:2:4:8:16:32:64:128이다. 즉, 각 구동 트랜지스터(151∼158)의 이득 계수의 상대값(K)은, 디지털 계조 데이터의 각 비트(DO∼D7)의 무게에 대응한 값으로 각각 설정되어 있다.
제 1 디지털/아날로그 변환 회로부(62)는, 정전류원용 트랜지스터(120)의 게이트에 제어 전압(Vref)이 입력되면, 정전류원용 트랜지스터(120)는 제어 전압(Vref)의 전압값에 따른 온 상태가 된다. 즉, 정전류원용 트랜지스터(120)는 게이트ㆍ소스 사이 전압(제어 전압(Vref))에 따른 기준 전류(Iref)를 변환 트랜지스터(110)로 흐르게 한다. 또한, 신호 생성 회로(70)로부터 8비트의 디지털 계조 데이터가 입력되면, 그 계조 데이터에 기초하여 온 상태가 된 스위칭 트랜지스터의 전류 라인에는 구동 트랜지스터의 구동 능력에 따른 전류가 흐른다. 그리고, 각 전류 라인에 흐르는 전류의 총합은 입력되는 디지털 계조 데이터에 비례하고 있고 아날로그 전류(Id)(제 1 아날로그 전류)로서 출력 라인(140)을 통하여 출력 단자(T1)로부터 제 2 디지털/아날로그 변환 회로부(63)로 출력된다. 또한, 입력되는 디지털 계조 데이터는 감마 특성을 갖고 있으므로, 출력되는 아날로그의 전류(Id)도 같은 감마 특성을 갖고 있다.
또한, 본 실시예에서는, 변환 트랜지스터(110)의 이득 계수를, 전류 라인(IU1)에 접속된 구동 트랜지스터(151)와 같은 이득 계수(K=1)로 하고 있다. 또한, 변환 트랜지스터(110)와 8개의 구동 트랜지스터(151∼158)의 각각과는, 커런트 미러 회로를 구성하고 있으므로, 출력되는 아날로그 전류(Id)는 최대로 기준 전류(Iref)의 255배의 전류값이 된다.
도 7은 제 2 디지털/아날로그 변환 회로부(63)의 회로도이다.
입력 라인(210)은 제 1 디지털/아날로그 변환 회로부(62)의 출력 단자(T1)에 접속되어 있다. 입력 라인(210)과 접지 전위 사이에는 변환 트랜지스터(220)(제 4 트랜지스터)가 다이오드 접속되어 있다. 변환 트랜지스터(220)의 게이트(제 4 제어 단자)는 공통 게이트선(230)에 접속되어 있다. 또한, 접지 전위와, 출력 단자(T2)(제 2 출력 단자)에 접속된 출력 라인(240)(제 2 전류 경로) 사이에는, 8개의 전류 라인(IA1∼IA8)이 병렬로 접속되어 있고, 공통 게이트선(230)은 8개의 전류라인(IA1∼IA8)에 각각 접속된 8개의 구동 트랜지스터(251∼258)(제 5 트랜지스터)의 게이트(제 5 제어 단자)에 접속되어 있다. 즉, 변환 트랜지스터(220)와 8개의 구동 트랜지스터(251∼258)의 각각과는 커런트 미러 회로를 구성하고 있는 것이 된다. 8개의 구동 트랜지스터(251∼258)에는, 출력 라인(240) 과의 사이에 스위칭 트랜지스터(261∼268)(제 6 트랜지스터)가 각각 직렬로 접속되어 있다. 8개의 스위칭 트랜지스터(261∼268)의 게이트(제 6 제어 단자)에는 신호 입력선을 통하여, 신호 생성 회로(70)로부터 주어지는 8비트의 전류 보정 데이터(제 2 디지털 데이터)의 대응하는 비트(DcO∼Dc7)가 입력된다.
또한, 도 7에서는, 어떤 트랜지스터도 n채널형 FET이다. 또한, 8개의 구동 트랜지스터(251∼258)의 이득 계수(β)의 비(K)는, 1:2:4:8:16:32:64:128로 설정되어 있다. 트랜지스터의 전류 구동 능력은 이득 계수(β)에 비례하기 때문에, 8개의 구동 트랜지스터(251∼258)의 전류 구동 능력의 비는, 1:2:4:8:16:32:64:128이다. 즉, 각 구동 트랜지스터(251∼258)의 이득 계수의 상대값(K)은, 전류 보정 데이터의 각 비트(DcO∼Dc7)의 무게에 대응한 값으로 각각 설정되어 있다.
제 2 디지털/아날로그 변환 회로부(63)는 제 1 디지털/아날로그 변환 회로부(62)로부터 입력 라인(210)을 통하여 아날로그 전류(Id)가 입력되어 있는 상태에서, 신호 생성 회로(70)로부터 입력되는 8비트의 전류 보정 데이터를 입력한다. 이 전류 보정 데이터에 기초하여 온 상태로 된 스위칭 트랜지스터의 전류 라인에는, 구동 트랜지스터의 구동 능력에 따른 전류가 흐른다. 또한, 각 전류 라인에 흐르는 전류의 총합이, 아날로그 전류(Id)를 전류 보정 데이터에 따라서 보정한 아날로그 전류(Iout)(제 2 아날로그 전류)가 되고, 출력 라인(240)을 통해서 출력 단자(T2)로부터 데이터 신호로서 데이터선에 출력된다.
본 실시예에서는, 변환 트랜지스터(220)의 이득 계수를, 전류 라인(IA8)에 접속된 구동 트랜지스터(258)와 같은 이득 계수(K=128)로 하고 있다. 또한, 전술한 바와 같이, 변환 트랜지스터(220)와 8개의 구동 트랜지스터(251∼258)의 각각과는 커런트 미러 회로를 구성하고 있다. 그 때문에, 8비트의 전류 보정 데이터가 1∼255의 범위를 취할 수 있다고 하면, 디지털 계조 데이터에 따른 아날로그 전류(Id)의 값을 1/128∼약 2배(255/128배)의 범위로 보정한 데이터 신호(아날로그 전류)(Iout)를 생성할 수 있다.
디지털/아날로그 변환 회로(61)는, 이상 설명한 제 1 디지털/아날로그 변환 회로부(62)와 제 2 디지털/아날로그 변환 회로부(63)로 구성되어 있기 때문에, 이하와 같이 작용한다.
우선, 신호 생성 회로(70)로부터, 감마 특성을 갖는 디지털 계조 데이터(제 1 디지털 데이터)가 제 1 디지털/아날로그 변환 회로부(62)에 입력되고, 각 센서(41∼43)에서 검출된 각종 정보에 기초하는 디지털의 전류 보정 데이터(제 2 디지털 데이터)가 제 2 디지털/아날로그 변환 회로부(63)에 입력된다. 그러면, 제 1 디지털/아날로그 변환 회로부(62)는 입력된 디지털 계조 데이터를 아날로그 전류(Id)(제 1 아날로그 전류)로 변환해서, 이것을 제 2 디지털/아날로그 변환 회로부(63)에 출력한다. 제 2 디지털/아날로그 변환 회로부(63)는 입력된 아날로그 전류(Id)를, 상기 디지털 전류 보정 데이터에 기초하여 보정하고, 이것을 데이터 신호(아날로그 전류)(Iout)(제 2 아날로그 전류)로서 데이터선에 출력한다. 이것에 의해, 디지털/아날로그 변환 회로(1)는 입력되는 디지털 계조 데이터를, 주변 온도나 외광, 열화 상황 등에 따라서 최적인 발광 휘도를 얻을 수 있도록 보정한 데이터 신호(아날로그 전류)(Iout)로서 출력할 수 있게 된다.
이상 설명한 바와 같이, 본 실시예에 의하면 이하의 효과를 얻을 수 있다.
(1) 본 실시예에 의하면, 각 데이터선(Xm)에 대해서 설치한 디지털/아날로그 변환 회로(61)에 제 2 디지털/아날로그 변환 회로부(63)를 설치했다. 따라서, 디지털 계조 데이터를 아날로그 전류(Id)로 변환한 후, 복잡한 사전 처리를 하지 않고, 디지털의 전류 보정 데이터에 기초하여 그 아날로그 전류(Id)를 데이터 신호(아날로그 전류)(Iout)로 보정할 수 있다.
(2) 본 실시예에 의하면, 디지털/아날로그 변환 회로(61)에 설치한 제 2 디지털/아날로그 변환 회로부(63)를 커런트 미러 회로로 구성했다. 따라서, 디지털 계조 데이터로부터 변환된 아날로그 전류(Id)를, 용이하게 데이터 신호(아날로그 전류)(Iout)로 보정할 수 있게 된다.
(3) 본 실시예의 전기 광학 장치에 의하면, 감마 특성을 갖는 화상 데이터(디지털 계조 데이터)에 대응하는 아날로그 전류(Id)가 제 2 디지털/아날로그 변환 회로부(63)로 보정되기 때문에, 복잡한 처리를 하지 않아도, 감마 특성을 가지게 한 채로 계조 보정이 가능하게 된다.
(4) 본 실시예에 의하면, 각 센서(41∼43)에 의해서 얻어진 정보를 기초로, 계조의 보정율(전류 보정 데이터)을 결정하기 때문에, 상황에 따른 최적의 발광 휘도를 얻는 것이 가능하게 된다.
(제 2 실시예)
이하에, 본 발명을 구체화한 제 2 실시예를, 도 8에 기초하여 설명한다. 본 실시예에서는, 디지털/아날로그 변환 회로(61)에서의 제 2 디지털/아날로그 변환 회로부(63)에 특징이 있기 때문에, 설명의 편의상, 제 2 디지털/아날로그 변환 회로부(63)에 대해서만 설명한다.
도 8(a)는 본 실시예의 디지털/아날로그 변환 회로(61)에서의 제 2 디지털 아날로그 변환 회로부(63)의 회로도이며, 도 8(b)는 그 타이밍 차트이다. 본 실시예에서는, 전류 보정 데이터는 3비트의 디지털 데이터로 한다.
도 8(a)에서, 입력 라인(310)은 제 1 디지털/아날로그 변환 회로부(62)의 출력 단자(T1)에 접속되고, 아날로그 전류(Id)(제 1 아날로그 전류)가 공급된다. 접지 전위와 입력 라인(310) 사이에는, 변환 트랜지스터(320)(제 4 트랜지스터)와 스위칭 트랜지스터(331)(제 7 트랜지스터)가 직렬로 접속되어 있다. 변환 트랜지스터(320)의 게이트(제 4 제어 단자)와 드레인은, 스위칭 트랜지스터(332)(제 8 트랜지스터)를 통하여 접속되어 있다. 스위칭 트랜지스터(331)의 게이트(제 7 제어 단자)와 스위칭 트랜지스터(332)의 게이트(제 8 제어 단자)는 함께 접속되어 있고, 제어 신호(Ido)가 입력된다. 제어 신호(Ido)는, 본 실시예에서는, 제 1 실시예의 신호 생성 회로(70)로부터 각 데이터선(Xm)에 설치된 제 2 디지털/아날로그 변환 회로부(63)에 대해서 출력되도록 되어 있고, 미리 정한 순서로 제 2 디지털/아날로그 변환 회로부(63)에 대해서 출력된다.
또한, 변환 트랜지스터(320)의 게이트(제 4 제어 단자)는 공통 게이트선(340)에 접속되어 있고, 접지 전위와의 사이에 유지 콘덴서(350)(제 1 콘덴서)가 접속되어 있다. 또한, 접지 전위와, 출력 단자(T2)(제 2 출력 단자)에 접속된 출력 라인(360)(제 2 전류 경로) 사이에는, 3개의 전류 라인(IB1∼IB3)이 병렬로 접속되어 있고, 그 3개의 전류 라인(IB1∼IB3)에는 각각 구동 트랜지스터(371∼373)(제 5 트랜지스터)가 접속되어 있다. 각 구동 트랜지스터(371∼373)의 게이트(제 5 제어 단자)는 상기 공통 게이트선(340)을 통하여 변환 트랜지스터(320)의 게이트에 접속되어 있다.
따라서, 상기 제어 신호(Ido)에서, 스위칭 트랜지스터(331, 332)가 온 상태가 되면, 변환 트랜지스터(320)의 게이트와 드레인은 도통하고, 변환 트랜지스터(320)는 3개의 구동 트랜지스터(371∼373)의 각각과 커런트 미러 회로를 구성한다. 3개의 구동 트랜지스터(371∼373)에는, 출력 라인(360)과의 사이에 스위칭 트랜지스터(381∼383)(제 6 트랜지스터)가 각각 직렬로 접속되어 있다. 3개의 스위칭 트랜지스터(381∼383)의 게이트(제 6 제어 단자)에는 신호 입력선을 통하여, 신호 생성 회로(70)로부터 주어지는 전류 보정 데이터(제 2 디지털 데이터)의 각 비트(DcO∼Dc2)가 입력된다.
또한, 도 8(a)에서는, 어느 트랜지스터도 n채널형 FET이다. 또한, 3개의 구동 트랜지스터(371∼373)의 이득 계수(β)의 비(K)는 1:2:4로 설정되어 있다. 트랜지스터의 전류 구동 능력은 이득 계수(β)에 비례하므로, 3개의 구동 트랜지스터(371∼373)의 전류 구동 능력의 비는 1:2:4이다. 즉, 각 구동 트랜지스터(371∼373)의 이득 계수의 상대값(K)은, 전류 보정 데이터의 각 비트(DcO∼Dc2)의 무게에 대응한 값으로 각각 설정되어 있다.
또한, 도 8(b)에 나타내는 바와 같이, 제 1 디지털/아날로그 변환 회로부(62)에 H레벨의 제어 신호(Ido)가 입력되면, 2개의 스위칭 트랜지스터(331, 332)가 온 상태가 된다. 이 때, 디지털 계조 데이터에 따른 아날로그 전류(Id)가 제 1 디지털/아날로그 변환 회로부(62)로부터 입력 라인(310)에 공급된다. 이와 동시에, 유지 콘덴서(350)에는 변환 트랜지스터(320)가 아날로그 전류(Id)를 흐르게 하는데 따른 게이트 전압이 유지된다. 이에 따라, 3개의 구동 트랜지스터(371∼373)도 아날로그 전류(Id)의 값에 비례한 전류를 구동할 수 있는 상태로 유지된다.
즉, 도 8(b)에 나타내는 바와 같이, 제어 신호(Ido)가 L레벨로 하강하여, 2개의 스위칭 트랜지스터(331, 332)를 오프 상태로 하면, 신호 생성 회로(70)로부터 전류 보정 데이터의 각 비트(DcO∼Dc2)가 각각 스위칭 트랜지스터(381∼383)의 게이트에 입력된다. 그러면, 그 전류 보정 데이터에 의해서 온 상태가 된 스위칭 트랜지스터의 전류 라인에는, 구동 트랜지스터의 구동 능력에 따른 전류가 흐른다. 그리고, 각 전류 라인에 흐르는 전류의 총합이, 전류 보정 데이터에 따라 보정된 데이터 신호(아날로그 전류)(Iout)(제 2 아날로그 전류)로서 출력 라인(360)을 통해서 출력 단자(T2)로부터 각각 대응하는 데이터선에 출력된다.
본 실시예에서는, 변환 트랜지스터(320)의 이득 계수를, 전류 라인(IB3)에 접속된 구동 트랜지스터(373)와 같은 이득 계수(K=4)로 하고 있다. 또한, 상술한 바와 같이, 변환 트랜지스터(320)와 3개의 구동 트랜지스터(371∼373) 각각은 커런트 미러 회로를 구성하고 있다. 그 때문에, 전류 보정 데이터가 1∼7의 범위를 취할 수 있다고 하면, 디지털 계조 데이터에 따른 아날로그 전류(Id)의 값을 1/4∼7/4배의 범위로 보정할 수 있게 된다.
상기 제 1 실시예에서는, 제 2 디지털/아날로그 변환 회로부(63)로부터 데이터 신호(아날로그 전류)(Iout)를 출력하기 위해서는, 제 1 디지털/아날로그 변환 회로부(62)로부터 아날로그 전류(Id)가 기록 기간 동안 출력되고 있다. 그러나, 본 실시예에서는, 유지 콘데서(350)를 설치하고, 그 유지 콘덴서(350)가 아날로그 전류(Id)에 따른 전압을 유지한 시점에서 아날로그 전류(Id)의 공급을 정지할 수 있다.
따라서, 각 데이터선(Xm)에 설치된 본 실시예의 제 2 디지털/아날로그 변환 회로부(63)를, 1개의 제 1 디지털/아날로그 변환 회로부(62)에 접속해서 실시할 수 있게 된다. 즉, 1개의 제 1 디지털/아날로그 변환 회로부(62)는, 각 데이터선에 설치된 제 2 디지털/아날로그 변환 회로부(63)에 대한 아날로그 전류를 순서대로 생성한다. 그리고, 1개의 제 2 디지털/아날로그 변환 회로부(63)에 대한 아날로그 전류(Id)를 생성하면, 그 제 2 디지털/아날로그 변환 회로부(63)에 대해서 제어 신호(Ido)를 출력해서, 그 아날로그 전류(Id)를 공급한다. 그 후, 제 1 디지털/아날로그 변환 회로부(62)는, 다음의 제 2 디지털/아날로그 변환 회로부(63)에 대한 아날로그 전류(Id)를 생성하고, 상기와 같이 그 제 2 디지털/아날로그 변환 회로부(63)에 대해서 제어 신호(Ido)를 출력하여, 그 아날로그 전류(Id)를 공급할 수 있다. 이후, 동일한 동작을 반복함으로써 1개의 제 1 디지털/아날로그 변환 회로부(62)에서, 각 데이터선(Xm)에 설치한 복수의 제 2 디지털/아날로그 변환 회로부(63)에 대해서 아날로그 전류(Id)를 공급할 수 있다.
이상 설명한 바와 같이 본 실시예에 의하면, 상기 실시예의 (1)∼(4)의 효과에 더해, 이하의 효과를 얻을 수 있다.
(5) 본 실시예에 의하면, 복수의 제 2 디지털/아날로그 변환 회로부(63)에서 1개의 제 1 디지털/아날로그 변환 회로부(62)를 공유할 수 있기 때문에, 면적 전유율이 비교적 높은 제 1 디지털/아날로그 변환 회로부(62)의 수를 줄일 수 있다. 그 결과, 데이터선 구동 회로(60)가 간략화되고, 장치의 소형화가 가능해진다.
(제 3 실시예)
이하, 본 발명을 구체화한 제 3실시예를 도 9에 기초하여 설명한다. 본 실시예에서는, 디지털/아날로그 변환 회로(61)에서의 제 2 디지털/아날로그 변환 회로부(63)에 특징이 있기 때문에, 설명의 편의상, 제 2 디지털/아날로그 변환 회로부(63)에 대해서만 설명한다.
도 9(a)는 본 실시예의 디지털/아날로그 변환 회로(61)에서의 보정 회로부로서의 제 2 디지털/아날로그 변환 회로부(63)의 회로도이며, 도 9(b)는 그 타이밍 차트이다. 본 실시예에서도 제 2 실시예와 마찬가지로, 전류 보정 데이터는 3비트로 한다.
도 9(a)에서, 입력 라인(410)은 제 1 디지털/아날로그 변환 회로부(62)의 출력 단자(T1)에 접속되고, 아날로그 전류(Id)(제 1 아날로그 전류)가 공급된다. 또한, 접지 전위와, 출력 단자(T2)(제 2 출력 단자)에 접속된 출력 라인(42O)(제 2전류 경로)의 사이에는, 3개의 전류 라인(IC1∼IC3)이 병렬로 접속되어 있다. 입력 라인(410)은 스위칭 트랜지스터(430)(제 11 트랜지스터)를 통하여, 3개의 전류 라인(IC1∼IC3)에 접속되어 있고, 이들의 접속점(P1, P2, P3)과 접지 전위 사이에는 구동 트랜지스터 (441∼443)(제 9 트랜지스터)가 각각 접속되어 있다. 구동 트랜지스터(441∼443)의 게이트(제 9 제어 단자)는 각각 스위칭 트랜지스터(451∼453)(제 12 트랜지스터)를 통하여 각각의 드레인에 접속되어 있고, 또한 접지 전위와의 사이에는 유지 콘덴서(461∼463)(제 2 콘덴서)가 접속되어 있다.
스위칭 트랜지스터(430)의 게이트(제 11 제어 단자)와 스위칭 트랜지스터 (451∼453)의 게이트(제 12 제어 단자)는 서로 접속되어 있고, 상기 제 2 실시예에서 설명한 제어 신호(Ido)가 입력된다. 3개의 전류 라인(IC1∼IC3) 위의 3개의 접속점(P1, P2, P3)과 출력 라인(420)의 사이에는, 3개의 스위칭 트랜지스터 (471∼473)(제 10 트랜지스터)가 설치되고, 각각 구동 트랜지스터(451∼453)에 대해서 직렬로 접속되어 있다. 이들 3개의 스위칭 트랜지스터(471∼473)의 게이트(제 10 제어 단자)에는 신호 입력선을 통하여, 신호 생성 회로(70)로부터 부여되는 전류 보정 데이터(제 2 디지털 데이터)의 각 비트(DcO∼Dc2)가 입력된다.
또한, 도 9(a)에서는, 어떤 트랜지스터도 n채널형 FET이다. 3개의 구동 트랜지스터(441∼443)의 이득 계수(β)의 비(K)는 1:2:4로 설정되어 있다. 트랜지스터의 전류 구동 능력은 이득 계수(β)에 비례하므로, 3개의 구동 트랜지스터(441∼443)의 전류 구동 능력의 비는 1:2:4이다. 즉, 각 구동 트랜지스터(441∼443)의 이득 계수의 상대값(K)은, 전류 보정 데이터의 각 비트(DcO∼Dc2)의 무게에 대응된값으로 각각 설정되어 있다.
그리고, 도 9(b)에 나타내는 바와 같이, H레벨의 제어 신호(Ido)가 제 2 디지털/아날로그 변환 회로부(63)에 입력되면, 4개의 스위칭 트랜지스터(430, 451∼453)가 온 상태로 된다. 4개의 스위칭 트랜지스터(430, 451∼453)가 온 상태가 되면, 디지털 계조 데이터에 따른 아날로그 전류(Id)가 제 1 디지털/아날로그 변환 회로부(62)로부터 제 2 디지털/아날로그 변환 회로부(63)의 입력 라인(410)에 공급된다. 아날로그 전류(Id)는, 3개의 구동 트랜지스터(441∼443)의 전류 구동 능력에 따른 비율로 분배됨과 동시에, 3개의 유지 콘덴서(461∼463)에는 각각 분배된 전류에 따른 게이트 전압이 유지된다.
즉, 도 9(b)에 나타내는 바와 같이, 제어 신호(Ido)가 L레벨이 되면, 4개의 스위칭 트랜지스터(430, 451∼453)가 오프 상태가 된다. 4개의 스위칭 트랜지스터(430, 451∼453)가 오프 상태로 되면, 신호 생성 회로(70)로부터 전류 보정 데이터의 각 비트(DcO∼Dc2)가 입력된다.
그렇게 하면, 전류 보정 데이터에 의해 온 상태가 된 스위칭 트랜지스터의 전류 라인에는, 각각 분배된 전류와 거의 동등한 전류가 흐른다. 그리고, 각 전류 라인에 흐르는 전류의 총합이, 전류 보정 데이터에 따라 보정된 데이터 신호(아날로그 전류)(Iout)(제 2 아날로그 전류)로서 출력 라인(420)을 통하여 출력 단자(T2)로부터 데이터선에 출력된다. 이 경우, 디지털 계조 데이터에 따른 아날로그 전류(Id)의 값은, 1/7∼1배의 범위로 보정 가능하다.
이것에 의해, 제 2 실시예와 같이, 각 데이터선(Xm)에 설치된 제 2 디지털/아날로그 변환 회로부(63)를 1개의 제 1 디지털/아날로그 변환 회로부(62)에 접속하고, 1개의 제 1 디지털/아날로그 변환 회로부(62)로부터, 제어 신호(Ido)에 기초하여 각 제 2 디지털/아날로그 변환 회로부(63)에 아날로그 전류(Id)를 순서대로 공급할 수 있다.
이상 설명한 바와 같이 본 실시예에 의하면, 상기 실시예의 (1), (3), (4), (5)의 효과와 같은 효과를 얻을 수 있다.
다음으로, 상기 제 1∼제 3 실시예에서 설명한 유기 일렉트로루미네선스 표시 장치(10)의 전자 기기로의 적용에 대해서 도 10을 사용해서 설명한다. 유기 일렉트로루미네선스 표시 장치(10)는 휴대 전화, 휴대형 정보 기기, 디지털 카메라 등 각종의 전자 기기에 적용할 수 있다.
도 10은 휴대 전화의 구성을 나타내는 사시도이다. 도 10에서, 휴대 전화(500)는, 복수의 조작 버튼(510), 수화구(520), 송화구(530), 상기 실시예의 유기 일렉트로루미네선스 표시 장치(10)를 이용한 표시부(540)를 구비하고 있다. 이 경우에도, 유기 일렉트로루미네선스 표시 장치(10)로 이루어지는 표시부(540)는 상기 실시예와 같은 효과를 발휘한다. 그 결과, 휴대 전화(500)는 감마 특성을 가진 채로 계조를 보정 가능한 화상 표시를 얻을 수 있다.
또한, 본 발명의 실시예는 이하와 같이 변경해도 좋다.
· 상기 실시예에서는, 제 2 디지털 데이터로서의 디지털 보정 데이터는 유기 일렉트로루미네선스 표시 장치의 동작 상태, 동작 환경 또는 외부 장치로부터의 제어 신호에 기초한 데이터였다. 이 제 2 디지털 데이터로서의 디지털 보정 데이터를, 화상 데이터에 기초하는 피크 휘도 제어를 위한 디지털 보정 데이터에 응용해도 좋다. 즉, 예를 들면, 유기 일렉트로루미네선스 표시 장치에서, 적어도 1프레임 분의 메모리를 구비하고, 예를 들면 신호 생성 회로(70)가 그 메모리에 기억된 1프레임분의 화상 데이터로부터 1프레임의 총 휘도를 산출한다. 그리고, 신호 생성 회로(70)는, 산출된 총 휘도가 미리 정해진 기준치를 넘고 있을 때, 제 1 아날로그 전류(아날로그 전류(Id))에 대한 제 2 아날로그 전류로서의 아날로그 전류(Iout)가 작게 되도록 디지털 보정 데이터를 작성한다. 반대로, 신호 생성 회로(70)는, 산출한 총 휘도가 미리 정한 기준치 이하일 때, 제 1 아날로그 전류(아날로그 전류(Id))에 대한 제 2 아날로그 전류로서의 아날로그 전류(Iout)가 크게 되도록 디지털 보정 데이터를 작성한다. 따라서, 화상 데이터에 기초한 피크 휘도 제어에 대해서도 매우 유용하다.
· 상기 실시예에서는, 도 7에 나타내는 제 2 디지털/아날로그 변환 회로부(63)에서, 8개의 구동 트랜지스터(251∼258)를 설치하고, 구동 트랜지스터(251∼258)의 이득 계수(β)의 비(K)는 1:2:4:8:16:32:64:128로 설정했다. 또한, 8비트의 전류 보정 데이터가 1∼255의 범위를 취할 수 있도록 했다. 이것을, 예를 들면 구동 트랜지스터의 수를 4개로 하고, 그 5개의 구동 트랜지스터의 이득 계수(β)의 비(K)는 1:2:4:8:128로 한다. 또한, 이득 계수(β)의 비(K)가 128의 구동 트랜지스터를 항상 온 상태로 하고, 나머지 4개의 이득 계수(β)의 비(K)가 1:2:4의 구동 트랜지스터를 온ㆍ오프 시키도록 해도 좋다. 이 경우, 전류 보정 데이터가 128∼143의 범위를 취할 수 있게 된다. 따라서, 출력 전류(아날로그 전류(Id))의 보정이 큰 범위에서 행할 필요가 없는 경우, 실제로 임의의 한정된 범위에서 고정밀도로 보정할 수 있으면 좋은 경우에는, 작은 면적으로 목적을 달성할 수 있는 효과가 있다.
· 상기 실시예에서는, 계조 데이터를 제 1 디지털 데이터로 하고, 전류 보정 데이터를 제 2 디지털 데이터로 했지만, 제 1 디지털 데이터 및 제 2 디지털 데이터는 이들에 한정되는 것은 아니다. 예를 들면, 전류 보정 데이터를 제 1 디지털 데이터로 하고, 계조 데이터를 제 2 디지털 데이터로서 취급해도 좋다. 또한, 다른 조합에서는 제 1 디지털 데이터의 일부, 혹은 제 2 디지털 데이터의 일부를 전류 보정 데이터로 하고, 나머지의 디지털 데이터를 계조 데이터로서 취급해도 좋고, 그 역으로 해도 좋다.
· 상기 실시예에서는, 제 1 디지털/아날로그 변환 회로부(62)나 제 2 디지털/아날로그 변환 회로부(63)의 변환 트랜지스터와 구동 트랜지스터는 단순 커런트 미러 회로를 구성하고 있지만, 캐스코드(cascode)형, 윌슨형, 광진폭형(廣振幅型) 등의 커런트 미러 회로라도 좋다.
· 상기 실시예에서는, 검출 센서로서 각 센서(41∼43)를 구비하고 있지만, 검출 센서는 가상적인 것이어도 좋다. 예를 들면, 누적 발광 시간 등을 기억해 두고, 앞으로의 열화의 진행 상태를 예측하여, 열화 정보로 할 수도 있다. 이것에 의해, 검출 수단으로서 새로운 부품이나 회로를 구비하지 않더라도, 상황에 따른 보정을 하는 것이 가능해진다.
· 상기 실시예에서는, 전류 보정 데이터는 모든 화소에 대해 동일한 데이터로 하고 있지만, 이것을 화소에 따라서 다른 데이터로 해도 좋다. 예를 들면, 발광색에 의해서 각종 특성이 다른 경우에는, 발광색마다 다른 전류 보정 데이터로 할 수도 있다. 이것에 의해, 발광색이나 화소의 위치 등에 따른 치밀한 보정이 가능해진다. 또한, 화소마다의 초기 특성의 편차, 예를 들면 일렉트로루미네선스 소자의 전류 특성의 편차나, 화소 회로(TFT)로의 입력 전류에 대한 일렉트로루미네선스 소자로의 주입 전류 특성 편차 등을 보상할 수도 있다. 게다가, 화소마다의 열화 편차도 보상할 수 있다. 이 경우, 화소마다 열화 상태를 센서 등으로 모니터할 필요가 있다.
· 상기 제 2 및 제 3 실시예에서는, 모든 제 2 디지털/아날로그 변환 회로부(63)에 대해서 1개의 제 1 디지털/아날로그 변환 회로부(62)를 접속했지만, 이것을 복수의 제 2 디지털/아날로그 변환 회로부(63)에 접속한 제 1 디지털/아날로그 변환 회로부(62)를 복수 구비해도 좋다.
이상 설명한 바와 같이 본 발명에 따르면, 디지털/아날로그 변환에서, 변환된 아날로그 전류를 간단한 회로 구성으로 용이하게 보정할 수 있게 된다.

Claims (17)

  1. 디지털 데이터를 아날로그 전류로 변환하는 디지털/아날로그 변환 회로로서,
    제 1 디지털 데이터를 입력하고, 그 제 1 디지털 데이터를 제 1 아날로그 전류로 변환하는 제 1 디지털/아날로그 변환 회로부와,
    제 2 디지털 데이터를 입력하고, 그 제 2 디지털 데이터에 기초하여, 상기 제 1 아날로그 전류를 가공하고, 제 2 아날로그 전류로서 출력하는 제 2 디지털/아날로그 변환 회로부를 구비한 것을 특징으로 하는 디지털/아날로그 변환 회로.
  2. 제 1 항에 있어서,
    상기 제 1 디지털/아날로그 변환 회로부는,
    제 1 제어 단자를 구비하고, 다이오드 접속된 제 1 트랜지스터와,
    제 2 제어 단자를 구비하고, 그 제 2 제어 단자가 상기 제 1 제어 단자에 접속된 복수의 제 2 트랜지스터와,
    상기 제 1 디지털 데이터를 입력하기 위한 복수의 신호선에 접속된 제 3 제어 단자를 구비함과 동시에, 상기 복수의 제 2 트랜지스터에 대해서 각각 직렬로 접속된 복수의 제 3 트랜지스터와,
    상기 복수의 제 3 트랜지스터의 상기 제 1 디지털 데이터에 기초하는 온(ON) 동작에 기초하여, 각각 대응하는 제 2 트랜지스터로부터 출력되는 전류를, 1개의 제 1 출력 단자로부터 상기 제 2 디지털/아날로그 변환 회로부에 상기 제 1 아날로그 전류로서 출력하는 제 1 전류 경로를 구비한 것을 특징으로 하는 디지털/아날로그 변환 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 디지털/아날로그 변환 회로부는,
    제 4 제어 단자를 구비하고, 상기 제 1 디지털/아날로그 변환 회로부로부터 출력되는 상기 제 1 아날로그 전류를 입력하고, 다이오드 접속된 제 4 트랜지스터와,
    제 5 제어 단자를 구비하고, 그 제 5 제어 단자가 상기 제 4 제어 단자에 접속된 복수의 제 5 트랜지스터와,
    상기 제 2 디지털 데이터를 입력하기 위한 복수의 신호선에 접속된 제 6 제어 단자를 구비함과 동시에, 상기 복수의 제 5 트랜지스터에 대해서 각각 직렬로 접속된 복수의 제 6 트랜지스터와,
    상기 복수의 제 6 트랜지스터의 상기 제 2 디지털 데이터에 기초하는 온 동작에 기초하여, 각각 대응하는 제 5 트랜지스터로부터 출력되는 전류를, 1개의 제 2 출력 단자로부터 상기 제 2 아날로그 전류로서 출력하는 제 2 전류 경로를 구비한 것을 특징으로 하는 디지털/아날로그 변환 회로.
  4. 제 3 항에 있어서,
    상기 제 2 디지털/아날로그 변환 회로부는,
    상기 제 4 트랜지스터의 제 4 제어 단자에 접속되고, 상기 제 1 아날로그 전류에 기초하여 상기 제 4 제어 단자에 걸리는 전압을 유지하는 제 1 콘덴서와,
    제 7 제어 단자를 구비하고, 그 제 7 제어 단자에 제어 신호가 입력되었을 때 온하여, 상기 제 4 트랜지스터에 상기 제 1 아날로그 전류를 공급하는 제 7 트랜지스터와,
    제 8 제어 단자를 구비하고, 그 제 8 제어 단자에 제어 신호가 입력되었을 때 온하여, 상기 제 4 트랜지스터를 다이오드 접속시키는 제 8 트랜지스터를 구비한 것을 특징으로 하는 디지털/아날로그 변환 회로.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 디지털/아날로그 변환 회로부는,
    제 9 제어 단자를 구비하고, 다이오드 접속을 함으로써, 상기 디지털/아날로그 변환 회로부로부터 출력되는 상기 제 1 아날로그 전류를 입력하는 복수의 제 9 트랜지스터와,
    상기 제 2 디지털 데이터를 입력하기 위한 복수의 신호선에 접속된 제 10 제어 단자를 구비함과 동시에, 상기 복수의 제 9 트랜지스터에 대해서 각각 직렬로 접속된 복수의 제 10 트랜지스터와,
    상기 복수의 제 10 트랜지스터의 상기 제 2 디지털 데이터에 기초하는 온 동작에 기초하여, 각각 대응하는 제 9 트랜지스터로부터 출력되는 전류를, 1개의 제 2 출력 단자로부터 상기 제 2 아날로그 전류로서 출력하는 제 2 전류 경로와,
    상기 복수의 제 9 트랜지스터의 제 9 제어 단자에 각각 접속되고, 상기 제 1 아날로그 전류에 기초하여 상기 제 9 제어 단자에 걸리는 전압을 유지하는 복수의 제 2 콘덴서와,
    제 11 제어 단자를 구비하고, 그 제 11 제어 단자에 제어 신호가 입력되었을 때 온하여, 상기 복수의 제 9 트랜지스터에 상기 제 1 아날로그 전류를 공급하는 제 11 트랜지스터와,
    제 12 제어 단자를 구비하고, 그 제 12 제어 단자에 제어 신호가 입력되었을 때 온하여, 상기 복수의 제 9 트랜지스터를 각각 다이오드 접속시키는 복수의 제 12 트랜지스터를 구비한 것을 특징으로 하는 디지털/아날로그 변환 회로.
  6. 복수의 주사선과, 복수의 데이터선과, 이들 각 주사선과 각 데이터선의 교차부에 각각 배열 설치되는 전기 광학 소자와, 상기 각 데이터선에 대해서 아날로그 전류를 공급하는 데이터선 구동 회로를 구비한 전기 광학 장치에 있어서,
    상기 데이터선 구동 회로는,
    제 1 디지털 데이터를 입력하고, 그 제 1 디지털 데이터를 제 1 아날로그 전류로 변환하는 제 1 디지털/아날로그 변환 회로부와,
    제 2 디지털 데이터를 입력하고, 그 제 2 디지털 데이터에 기초하여, 상기 제 1 아날로그 전류를 가공하고, 제 2 아날로그 전류로서 출력하는 제 2 디지털/아날로그 변환 회로부를 구비한 것을 특징으로 하는 전기 광학 장치.
  7. 제 6 항에 있어서,
    제 1 디지털/아날로그 변환 회로부는,
    제 1 제어 단자를 구비하고, 다이오드 접속된 제 1 트랜지스터와,
    제 2 제어 단자를 구비하고, 그 제 2 제어 단자가 상기 제 1 제어 단자에 접속된 복수의 제 2 트랜지스터와,
    상기 제 1 디지털 데이터를 입력하기 위한 복수의 신호선에 접속된 제 3 제어 단자를 구비함과 동시에, 상기 복수의 제 2 트랜지스터에 대해 각각 직렬로 접속된 복수의 제 3 트랜지스터와,
    상기 복수의 제 3 트랜지스터의 상기 제 1 디지털 데이터에 기초하는 온 동작에 기초하여, 각각 대응하는 제 2 트랜지스터로부터 출력되는 전류를, 1개의 제 1 출력 단자로부터 상기 제 2 디지털/아날로그 변환 회로부에 상기 제 1 아날로그 전류로서 출력하는 제 1 전류 경로를 구비한 것을 특징으로 하는 전기 광학 장치.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 제 2 디지털/아날로그 변환 회로부는,
    제 4 제어 단자를 구비하고, 상기 제 1 디지털/아날로그 변환 회로부로부터 출력되는 상기 제 1 아날로그 전류를 입력하고, 다이오드 접속된 제 4 트랜지스터와,
    제 5 제어 단자를 구비하고, 그 제 5 제어 단자가 상기 제 4 제어 단자에 접속된 복수의 제 5 트랜지스터와,
    상기 제 2 디지털 데이터를 입력하기 위한 복수의 신호선에 접속된 제 6 제어 단자를 구비함과 동시에, 상기 복수의 제 5 트랜지스터에 대해서 각각 직렬로 접속된 복수의 제 6 트랜지스터와,
    상기 복수의 제 6 트랜지스터의 상기 제 2 디지털 데이터에 기초하는 온 동작에 기초하여, 각각 대응하는 제 5 트랜지스터로부터 출력되는 전류를, 1개의 제 2 출력 단자로부터 상기 제 2 아날로그 전류로서 출력하는 제 2 전류 경로를 구비한 것을 특징으로 하는 전기 광학 장치.
  9. 제 8 항에 있어서,
    상기 제 2 디지털/아날로그 변환 회로부는,
    상기 제 4 트랜지스터의 제 4 제어 단자에 접속되고, 상기 제 1 아날로그 전류에 기초하여 상기 제 4 제어 단자에 걸리는 전압을 유지하는 제 1 콘덴서와,
    제 7 제어 단자를 구비하고, 그 제 7 제어 단자에 제어 신호가 입력되었을 때 온하여, 상기 제 4 트랜지스터에 상기 제 1 아날로그 전류를 공급하는 제 7 트랜지스터와,
    제 8 제어 단자를 구비하고, 그 제 8 제어 단자에 제어 신호가 입력되었을 때 온하여, 상기 제 4 트랜지스터를 다이오드 접속시키는 제 8 트랜지스터를 구비한 것을 특징으로 하는 전기 광학 장치.
  10. 제 6 항 또는 제 7 항에 있어서,
    상기 제 2 디지털/아날로그 변환 회로부는,
    제 9 제어 단자를 구비하고, 다이오드 접속을 함으로써, 상기 디지털/아날로그 변환 회로부로부터 출력되는 상기 제 1 아날로그 전류를 입력하는 복수의 제 9 트랜지스터와,
    상기 제 2 디지털 데이터를 입력하기 위한 복수의 신호선에 접속된 제 10 제어 단자를 구비함과 동시에, 상기 복수의 제 9 트랜지스터에 대해서 각각 직렬로 접속된 복수의 제 10 트랜지스터와,
    상기 복수의 제 10 트랜지스터의 상기 제 2 디지털 데이터에 기초하는 온 동작에 기초하여, 각각 대응하는 제 9 트랜지스터로부터 출력되는 전류를, 1개의 제 2 출력 단자로부터 상기 제 2 아날로그 전류로서 출력하는 제 2 전류 경로와,
    상기 복수의 제 9 트랜지스터의 제 9 제어 단자에 각각 접속되고, 상기 제 1 아날로그 전류에 기초하여 상기 제 9 제어 단자에 걸리는 전압을 유지하는 복수의 제 2 콘덴서와,
    제 11 제어 단자를 구비하고, 그 제 11 제어 단자에 제어 신호가 입력되었을 때 온하여, 상기 복수의 제 9 트랜지스터에 상기 제 1 아날로그 전류를 공급하는 제 11 트랜지스터와,
    제 12 제어 단자를 구비하고, 그 제 12 제어 단자에 제어 신호가 입력되었을 때 온하여, 상기 복수의 제 9 트랜지스터를 각각 다이오드 접속시키는 복수의 제 12 트랜지스터를 구비한 것을 특징으로 하는 전기 광학 장치.
  11. 제 6 항에 있어서,
    상기 제 1 디지털 데이터 및 상기 제 2 디지털 데이터 중 한쪽은 화상 데이터에 기초하는 디지털 계조 데이터이며, 다른 쪽은 적어도 전기 광학 장치의 동작 상태, 동작 환경 상태 또는 외부 장치로부터의 제어 신호 중 어느 것에 기초하는 디지털 보정 데이터인 것을 특징으로 하는 전기 광학 장치.
  12. 제 11 항에 있어서,
    적어도 전기 광학 장치의 동작 상태, 동작 환경 상태 중 어느 1개를 검출하는 검출 센서와,
    상기 검출 센서로부터의 검출 신호에 기초하여, 적어도 전기 광학 장치의 동작 상태 또는 동작 환경 상태 중 어느 1개를 판단하고, 그 판단 결과에 기초하여 디지털 보정 데이터를 작성하는 제어 회로를 구비한 것을 특징으로 하는 전기 광학 장치.
  13. 제 12 항에 있어서,
    상기 검출 센서는 적어도 온도 센서, 외광(外光) 센서 또는 열화(劣化) 센서 중 어느 1개를 갖는 것을 특징으로 하는 전기 광학 장치.
  14. 제 6 항에 있어서,
    상기 제 1 디지털 데이터 및 상기 제 2 디지털 데이터 중 한쪽은 화상 데이터에 기초하는 디지털 계조 데이터이며, 다른쪽은 화상 데이터에 기초하여 산출된 1프레임분의 총 휘도에 기초하는 디지털 보정 데이터인 것을 특징으로 하는 전기 광학 장치.
  15. 제 14 항에 있어서,
    1프레임분의 화상 데이터를 기억한 메모리와,
    상기 메모리에 기억된 1프레임분의 화상 데이터로부터 1프레임분의 총 휘도를 산출하고, 그 산출된 1프레임분의 총 휘도에 기초하여 디지털 보정 데이터를 작성하는 제어회로를 구비한 것을 특징으로 하는 전기 광학 장치.
  16. 제 12 항, 제 13 항 또는 제 15 항 중 어느 한 항에 있어서,
    상기 제어 회로는 상기 화상 데이터를 입력하고, 감마 특성을 갖는 디지털 계조 데이터로 변환하는 것을 특징으로 하는 전기 광학 장치.
  17. 제 6 항에 기재된 전기 광학 장치를 구비한 전자 기기.
KR1020040047376A 2003-07-07 2004-06-24 디지털/아날로그 변환 회로, 전기 광학 장치 및 전자 기기 KR100606180B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003193106 2003-07-07
JPJP-P-2003-00193106 2003-07-07
JP2004141116A JP4205629B2 (ja) 2003-07-07 2004-05-11 デジタル／アナログ変換回路、電気光学装置及び電子機器
JPJP-P-2004-00141116 2004-05-11

Publications (2)

Publication Number Publication Date
KR20050005773A true KR20050005773A (ko) 2005-01-14
KR100606180B1 KR100606180B1 (ko) 2006-08-01

Family

ID=34117882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040047376A KR100606180B1 (ko) 2003-07-07 2004-06-24 디지털/아날로그 변환 회로, 전기 광학 장치 및 전자 기기

Country Status (5)

Country Link
US (2) US7006026B2 (ko)
JP (1) JP4205629B2 (ko)
KR (1) KR100606180B1 (ko)
CN (1) CN100378780C (ko)
TW (1) TWI272775B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762677B1 (ko) * 2005-08-08 2007-10-01 삼성에스디아이 주식회사 유기 발광 표시장치 및 그 제어 방법
KR100902219B1 (ko) * 2007-12-05 2009-06-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1596210A1 (en) * 2004-05-11 2005-11-16 Interuniversitair Micro-Elektronica Centrum (IMEC) Method for lifetime determination of submicron metal interconnects
JP4877872B2 (ja) * 2004-07-30 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びアクティブマトリクス型表示装置
WO2006011666A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic appliance
KR20060014213A (ko) * 2004-08-10 2006-02-15 엘지.필립스 엘시디 주식회사 유기 전기 발광 소자의 구동 회로 및 이를 이용한 구동 방법
US8248392B2 (en) * 2004-08-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting device using light emitting element and driving method of light emitting element, and lighting apparatus
KR100670137B1 (ko) * 2004-10-08 2007-01-16 삼성에스디아이 주식회사 디지털/아날로그 컨버터와 이를 이용한 표시 장치 및 그표시 패널과 구동 방법
US8294648B2 (en) * 2004-10-08 2012-10-23 Samsung Display Co., Ltd. Gray-scale current generating circuit, display device using the same, and display panel and driving method thereof
KR100658619B1 (ko) * 2004-10-08 2006-12-15 삼성에스디아이 주식회사 디지털/아날로그 컨버터와 이를 이용한 표시 장치 및 그표시 패널과 구동 방법
CA2504571A1 (en) * 2005-04-12 2006-10-12 Ignis Innovation Inc. A fast method for compensation of non-uniformities in oled displays
JP4501839B2 (ja) * 2005-01-17 2010-07-14 セイコーエプソン株式会社 電気光学装置、駆動回路及び電子機器
KR101133758B1 (ko) * 2005-01-19 2012-04-09 삼성전자주식회사 센서 및 이를 구비한 박막 트랜지스터 표시판
KR100765399B1 (ko) * 2005-02-15 2007-10-11 세이코 엡슨 가부시키가이샤 이동체의 표시 모듈과, 이것에 사용되는 패널 유닛 및 화상제어 유닛
JP2006284974A (ja) * 2005-04-01 2006-10-19 Sony Corp 面内温度調整方法、表示装置、面内温度調整装置及びプログラム
KR100827399B1 (ko) 2006-12-26 2008-05-07 삼성중공업 주식회사 측정된 아날로그 신호의 주변 온도에 따른 보정 장치 및 그방법
KR100884791B1 (ko) * 2007-04-06 2009-02-23 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 이의 구동 방법
TWI366168B (en) 2007-05-02 2012-06-11 Novatek Microelectronics Corp Controlling device of liquid crystal display
KR100916913B1 (ko) * 2008-05-13 2009-09-09 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR100952837B1 (ko) * 2008-07-28 2010-04-15 삼성모바일디스플레이주식회사 유기전계발광 표시장치
CN102739250B (zh) * 2011-04-07 2015-04-22 中山大学 电流校正数字模拟转换器
FR2983664B1 (fr) * 2011-12-05 2013-12-20 Commissariat Energie Atomique Convertisseur analogique-numerique et circuit neuromorphique utilisant un tel convertisseur
KR20130087927A (ko) * 2012-01-30 2013-08-07 삼성디스플레이 주식회사 영상 신호 처리 장치 및 영상 신호 처리 방법
US9116043B2 (en) * 2013-03-18 2015-08-25 Apple Inc. Ambient light sensors with photodiode leakage current compensation
KR102316476B1 (ko) * 2015-06-16 2021-10-22 삼성디스플레이 주식회사 데이터 구동 장치 및 이를 포함하는 유기 발광 표시 장치
TWI575858B (zh) * 2015-10-07 2017-03-21 晨星半導體股份有限公司 切換式電壓轉換器
US20170126196A1 (en) * 2015-11-02 2017-05-04 Ess Technology, Inc. Low Noise Audio Rendering Circuit
KR102548857B1 (ko) * 2016-11-30 2023-06-29 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
JP2022021645A (ja) 2020-07-22 2022-02-03 武漢天馬微電子有限公司 表示装置
JP2022021644A (ja) 2020-07-22 2022-02-03 武漢天馬微電子有限公司 表示装置

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3877023A (en) * 1973-05-21 1975-04-08 Texas Instruments Inc Antiglitch digital to analog converter system
DE3025358A1 (de) * 1980-07-04 1982-01-21 Deutsche Itt Industries Gmbh, 7800 Freiburg Regelsystem zum einstellen einer physikalischen groesse
US5207589A (en) * 1987-01-20 1993-05-04 Horst Lettenmayer Current conducting system
US4972188A (en) * 1989-09-15 1990-11-20 International Business Machines Corporation Push pull double digital-to-analog converter
GB9123560D0 (en) * 1991-11-06 1992-01-02 Philips Electronic Associated Multiplying digital-to-analogue converter
US5204589A (en) * 1992-03-02 1993-04-20 Thomson Consumer Electronics, S.A. Data signal controlled oscillator for a video display
US5257027A (en) * 1992-07-20 1993-10-26 Burr-Brown Corporation Modified sign-magnitude DAC and method
JPH0879083A (ja) * 1994-09-01 1996-03-22 Matsushita Electric Ind Co Ltd Ｄ／ａ変換装置
JPH09148931A (ja) * 1995-11-17 1997-06-06 Advantest Corp Ｄ／ａコンバータの補正回路
US5880689A (en) * 1995-12-11 1999-03-09 Massachusetts Institute Of Technology Balanced digital-to-analog converter
US5642300A (en) * 1996-01-26 1997-06-24 Rotek Instrument Corp. Precision voltage/current/power source
US6038470A (en) * 1996-05-09 2000-03-14 Church Of Scientology International Training system for simulating changes in the resistance of a living body
EP0852372B1 (en) * 1996-06-20 2004-09-08 Seiko Epson Corporation Image display apparatus
IT1289207B1 (it) * 1996-10-24 1998-09-29 Sgs Thomson Microelectronics Stringa potenziometrica mos-resistiva compensata e convertitore digitale/analogico impiegante tale stringa
JP3780531B2 (ja) * 1997-06-30 2006-05-31 セイコーエプソン株式会社 映像信号処理回路、それを用いた映像表示装置及び電子機器並びにディジタル−アナログ変換器の出力調整方法
JP3428380B2 (ja) * 1997-07-11 2003-07-22 株式会社東芝 液晶表示装置の駆動制御用半導体装置および液晶表示装置
JP3376540B2 (ja) * 1997-09-01 2003-02-10 株式会社日立製作所 液晶プロジェクタ
US6100868A (en) * 1997-09-15 2000-08-08 Silicon Image, Inc. High density column drivers for an active matrix display
GB2333408A (en) * 1998-01-17 1999-07-21 Sharp Kk Non-linear digital-to-analog converter
DE19807856A1 (de) 1998-02-25 1999-08-26 Philips Patentverwaltung Schaltungsanordnung mit Strom-Digital-Analog-Konvertern
JP4138102B2 (ja) 1998-10-13 2008-08-20 セイコーエプソン株式会社 表示装置及び電子機器
JP3627536B2 (ja) * 1998-10-16 2005-03-09 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置およびこれを用いた電子機器
JP3564347B2 (ja) * 1999-02-19 2004-09-08 株式会社東芝 表示装置の駆動回路及び液晶表示装置
GB2356304B (en) * 1999-11-10 2003-11-19 Fujitsu Ltd Switch driver circuitry
GB2362277A (en) * 2000-05-09 2001-11-14 Sharp Kk Digital-to-analog converter and active matrix liquid crystal display
US6995753B2 (en) * 2000-06-06 2006-02-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
JP2001350439A (ja) * 2000-06-06 2001-12-21 Sony Corp 変調回路およびこれを用いた画像表示装置
US6528951B2 (en) * 2000-06-13 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Display device
US7053874B2 (en) * 2000-09-08 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method thereof
TW522754B (en) * 2001-03-26 2003-03-01 Rohm Co Ltd Organic EL drive circuit and organic EL display device using the same
JP2003043993A (ja) 2001-07-27 2003-02-14 Canon Inc アクティブマトリックス型ディスプレイ
JP3647847B2 (ja) 2002-02-14 2005-05-18 ローム株式会社 有機ｅｌ駆動回路および有機ｅｌ表示装置
US6639534B2 (en) * 2002-02-14 2003-10-28 Silicon Laboratories, Inc. Digital-to-analog converter switching circuitry
US6674377B1 (en) * 2002-04-25 2004-01-06 Rambus Inc. Circuit, apparatus and method for improved current distribution of output drivers enabling improved calibration efficiency and accuracy

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100762677B1 (ko) * 2005-08-08 2007-10-01 삼성에스디아이 주식회사 유기 발광 표시장치 및 그 제어 방법
KR100902219B1 (ko) * 2007-12-05 2009-06-11 삼성모바일디스플레이주식회사 유기전계발광 표시장치
US8791884B2 (en) 2007-12-05 2014-07-29 Samsung Display Co., Ltd. Organic light emitting display and method of driving the same

Also Published As

Publication number Publication date
JP4205629B2 (ja) 2009-01-07
US20060017589A1 (en) 2006-01-26
CN100378780C (zh) 2008-04-02
CN1577454A (zh) 2005-02-09
US20050030214A1 (en) 2005-02-10
US7453383B2 (en) 2008-11-18
KR100606180B1 (ko) 2006-08-01
TWI272775B (en) 2007-02-01
TW200513043A (en) 2005-04-01
JP2005045771A (ja) 2005-02-17
US7006026B2 (en) 2006-02-28

Similar Documents

Publication Publication Date Title
KR100606180B1 (ko) 디지털/아날로그 변환 회로, 전기 광학 장치 및 전자 기기
KR100519177B1 (ko) 화소로의 프로그래밍 전류의 공급
US7576718B2 (en) Display apparatus and method of driving the same
KR100511124B1 (ko) 전자 회로, 전자 회로의 구동 방법, 전기 광학 장치, 전기광학 장치의 구동 방법 및 전자 기기
KR100842511B1 (ko) 화상 표시 장치
US20060001624A1 (en) Organic light emitting display and control method thereof
US8184074B2 (en) Active matrix organic light emitting display
KR100692455B1 (ko) 데이터선 구동 회로, 전기 광학 장치 및 전자 기기
KR100679964B1 (ko) 전류 생성 회로, 전기 광학 장치 및 전자 기기
JP2005309422A (ja) 画素回路の駆動方法、画素回路、電気光学装置および電子機器
KR100663826B1 (ko) 표시 장치
JP4802963B2 (ja) 電気光学装置及び電子機器
KR100524280B1 (ko) 전자 회로, 전기 광학 장치 및 전자 기기
KR100594832B1 (ko) 전자 회로, 전기 광학 장치 및 전자 기기
JP2003233347A (ja) 画素へのプログラミング電流の供給
US20040208047A1 (en) Electronic circuit, electronic device, electro-optical apparatus, and electronic unit
JP2004355030A (ja) 電気光学装置、電気光学装置の駆動方法、及び電子機器
KR20080002398A (ko) 유기전계 발광표시장치의 화소 구동 회로
KR20070016458A (ko) 저-전압 트랜지스터를 이용한 유기발광다이오드 표시패널의 데이터 구동 장치 및 방법
JP4752177B2 (ja) 表示装置の駆動回路、表示装置の駆動方法、電気光学装置及び電子機器
JP4826056B2 (ja) 電流生成回路、電気光学装置及び電子機器
JP2005079633A (ja) デジタル・アナログ変換回路、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130618

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee