KR20050000575A - 반도체 소자의 금속배선 형성 방법 - Google Patents

반도체 소자의 금속배선 형성 방법 Download PDF

Info

Publication number
KR20050000575A
KR20050000575A KR1020030041022A KR20030041022A KR20050000575A KR 20050000575 A KR20050000575 A KR 20050000575A KR 1020030041022 A KR1020030041022 A KR 1020030041022A KR 20030041022 A KR20030041022 A KR 20030041022A KR 20050000575 A KR20050000575 A KR 20050000575A
Authority
KR
South Korea
Prior art keywords
bonding pad
substrate
forming
semiconductor device
layer
Prior art date
Application number
KR1020030041022A
Other languages
English (en)
Other versions
KR100550380B1 (ko
Inventor
한재원
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030041022A priority Critical patent/KR100550380B1/ko
Priority to US10/747,664 priority patent/US6821877B1/en
Publication of KR20050000575A publication Critical patent/KR20050000575A/ko
Application granted granted Critical
Publication of KR100550380B1 publication Critical patent/KR100550380B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로, 보다 자세하게는 본딩패드의 개구부가 형성되기 전에 열처리 공정을 진행하는 반도체 소자의 금속배선 형성 방법에 관한 것이다.
본 발명의 상기 목적은 소정의 구조물이 형성된 반도체 기판의 상부 전면에 금속층을 형성하고 패터닝하여 금속 배선층을 형성하는 단계; 상기 금속 배선층을 포함한 기판 상부 전면에 보호막을 형성하는 단계; 상기 보호막이 형성된 기판을 열처리하는 단계; 상기 금속 배선층의 일부분이 드러나도록 상기 보호막을 선택적 식각하여 본딩 패드를 형성하는 단계; 상기 본딩 패드가 형성된 기판의 뒷면을 그라인드한 후 상기 본딩 패드를 통해 프로브 테스트하는 단계 및 상기 본딩 패드를 외부 회로와 연결하기 위해 와이어 본딩하는 단계를 포함하는 반도체 소자의 금속배선 형성 방법에 의해 달성된다.
따라서, 본 발명의 반도체 소자의 제조 방법은 본딩패드의 개구부를 형성하기 전에 열처리 공정을 진행함으로써 오븐에 노출된 본딩패드가 베이크 장비에서 아웃개싱되는 물질 등에 의해 오염되거나 열에너지를 받아서 산화가 쉽게 이루어지는 문제점을 해결하여 반도체 소자 신뢰도를 향상시키는 효과가 있다.

Description

반도체 소자의 금속배선 형성 방법{Metal interconnection fabrication method for semiconductor device}
본 발명은 반도체 소자의 금속배선 형성 방법에 관한 것으로, 보다 자세하게는 본딩패드의 개구부가 형성되기 전에 열처리 공정을 진행하는 반도체 소자의 금속배선 형성 방법에 관한 것이다.
일반적으로, 반도체 제품은 웨이퍼 제조 공정, 반도체 제조 공정 및 조립 공정을 통해 만들어진다. 반도체 제조 공정에 본딩패드 형성 공정은 마지막 공정 단계라 할 수 있다. 본딩패드는 금속 배선과 전기적으로 연결되도록 형성되며, 반도체 기판에 형성된 반도체 소자와 외부 소자간을 전기적으로 연결시키는 통로 역할을 한다. 본딩패드를 형성한 다음에는 반도체 기판에 형성된 반도체 소자를 보호하기 위해 최종적으로 보호막을 형성하며, 보호막의 일부분을 제거하여 본딩패드가 노출되는 개구부를 형성하게된다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 본딩패드 개구부 형성 방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판에 반도체 소자가 형성된 하지층(11)이 제공되고, 하지층(11)상에 금속 배선(12)이 형성된다. 금속 배선(12)을 포함한 전체 구조상에 층간 절연막(13)을 형성하고, 층간 절연막(13)의 일부분을 제거하여 금속 배선(12)의 일부분을 노출시킨다. 노출된 금속 배선(12)과 연결되는 본딩패드(14)를 형성하고, 본딩패드(14)를 포함한 전체 구조상에 보호막(15)을 형성한다.
상기에서, 본딩패드(14)는 금속층(14a)과 탑 금속층(top metal layer; 14b)이 적층된 구조가 일반적으로 사용되고 있다. 보호막(15)은 PSG와 같은 산화막(15a)과 질화막(15b)으로 형성된다.
도 1b를 참조하면, 보호막(15) 상에 본딩패드 개구부가 형성될 부분이 개방된 포토레지스트 패턴(16)을 형성한다.
도 1c를 참조하면, 포토레지스트 패턴(16)을 식각 마스크로 한 제 1 식각 공정으로 보호막(15)의 상부층인 질화막(15b)을 식각한다. 질화막(15b)은 CF4가스와 O2가스가 혼합된 혼합 가스를 사용하여 플라즈마 방식으로 식각한다.
도 1d를 참조하면, 포토레지스트 패턴(16)을 식각 마스크로 한 제 2 식각 공정으로 보호막(15)의 하부층인 산화막(15a)을 식각하고, 계속해서 본딩패드(14)의 상부층인 탑 금속층(14b)을 식각한다. 이로 인하여 본딩패드(14)의 하부층인 금속층(14a)의 표면이 노출되는 본딩패드 개구부(17)가 형성된다. 산화막(15a) 및 탑 금속층(14b)은 CF4가스, Ar 가스 및 N2가스가 혼합된 혼합 가스를 사용하여 플라즈마 방식으로 식각한다.
도 1e를 참조하면, O2가스를 사용한 플라즈마 방식으로 포토레지스트 패턴(16)을 제거하고, 본딩패드(14)의 하부층인 금속층(14a)의 표면에 잔류되는 폴리머를 제거하기 위하여 염기성 유기물로 현상 처리하여 본딩패드 개구부(17) 형성이 완료된다.
후에, 상기 본딩패드 개구부가 형성된 기판에 베이크(bake) 공정을 진행한다. 이때, 베이크 공정을 진행하는 전기로 또는 오븐에 노출된 본딩패드가 베이크 장비에서 아웃개싱(Out Gassing)되는 물질 등에 의해 오염(Contamination)되거나 열에너지를 받아서 산화가 쉽게 이루어진다.
특히 유기 물질에 의해 본딩패드가 오염되면 제조된 소자는 사용할 수 없는 상태가 된다. 상기 유기 물질은 베이크 장비에서 아웃개싱 될 가능성이 크다
특히 200℃에서 72시간을 베이크하는 공정을 채택할 경우 본딩패드의 오염은심각한 문제가 된다.
상기 오염된 본딩패드는 프로브 테스트(Probe Test)를 불가능하게 하여 제조된 반도체 소자의 특성을 측정할 수 없다. 또한 오염된 본드 패드는 와이어 본딩을 불가능하게 하여 제조된 반도체 소자를 사용할 수 없다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 본딩패드의 개구부를 형성하기 전에 열처리 공정을 진행함으로써 오븐에 노출된 본딩패드가 베이크 장비에서 아웃개싱되는 물질 등에 의해 오염되거나 열에너지를 받아서 산화가 쉽게 이루어지는 문제점을 해결할 수 있는 반도체 소자의 금속배선 형성 방법을 제공함에 본 발명의 목적이 있다.
도 1a 내지 도 1e는 종래 기술에 따른 반도체 소자의 본딩패드 개구부 형성 방법.
도 2a 내지 도 2c는 본 발명에 따른 본딩패드 형성 방법.
<도면의 주요부분에 대한 부호의 설명>
21 : 탑 금속층 22a, 22b : 보호막
23 : 열처리 24 : 개구부
본 발명의 상기 목적은 소정의 구조물이 형성된 반도체 기판의 상부 전면에 금속층을 형성하고 패터닝하여 금속 배선층을 형성하는 단계; 상기 금속 배선층을 포함한 기판 상부 전면에 보호막을 형성하는 단계; 상기 보호막이 형성된 기판을 열처리하는 단계; 상기 금속 배선층의 일부분이 드러나도록 상기 보호막을 선택적 식각하여 본딩 패드를 형성하는 단계; 상기 본딩 패드가 형성된 기판의 뒷면을 그라인드한 후 상기 본딩 패드를 통해 프로브 테스트하는 단계 및 상기 본딩 패드를 외부 회로와 연결하기 위해 와이어 본딩하는 단계를 포함하는 반도체 소자의 금속배선 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2c는 본 발명에 따른 본딩패드 형성 공정도이다.
우선 도 2a에서 보면, 소정의 구조물이 형성된 반도체 기판의 상부 전면에 금속층(21)을 형성하고, 상기 금속층(21)의 소정 부분을 포토리쏘그라피 공정으로 패터닝하고, 상기 패터닝된 기판에 보호막(22a, 22b)을 형성한다.
상기 금속층(21)은 Ti, TiN 또는 Ti/TiN으로 이루어진 하부 베리어 메탈과 알루미늄 합금과 Ti, TiN 또는 TiN으로 이루어진 상부 베리어 메탈로 이루어져있다.
또한 상기 금속층은 Ti, TiN, Al계열의 합금 및 TiN을 순서대로 증착한 구조이거나 Ti, Al계열의 합금 및 TiN을 순서대로 증착한 구조이다
상기 Al계열의 합금은 Al, Al에 0.2~1.0%의 Cu가 첨가된 합금, Al에 0.2~1%의 Cu와 0.5~2%의 Si가 첨가된 합금 또는 Al에 0.5~2%의 Si가 첨가된 합금 중의 어느 하나이다.
상기 보호막(22a, 22b)의 형성은 산화물 절연막(22a)을 증착하고 상부에 질화물 절연막(22b)을 증착하여 형성된다.
도 2b는 열처리 공정을 진행하는 공정도이다.
상기 보호막이 형성된 기판에 열처리(31) 공정을 진행한다.
상기 열처리 공정은 신터링(Sintering) 공정, 베이크 공정 또는 신터링 공정과 베이크 공정이 혼합된 공정이다.
본 발명의 특징은 본딩패드가 열려있지 않은 상태에서 열처리 공정을 진행하는 것이다. 본딩패드가 열려있지 않은 상태에서 열처리 공정을 진행할 경우 본딩패드 패터닝에서 파티클 문제가 제기될 가능성이 있어서 기존에는 사용하지 못했지만 본 발명에서 열처리 공정 후에 본딩패드를 오픈한 경우에도 파티클의 문제는 발생하지 않았다.
상기 신터링 공정은 350~450℃의 전기로에서 10~50분간 진행한다.
상기 베이크 공정은 150~250℃의 전기로에서 48~80시간 진행한다.
도 2c는 본딩패드 개구부를 형성하는 공정도이다.
보호막 상에 본딩패드가 형성될 부분에 포토레지스트 패턴을 형성한다.
상기 포토레지스트 패턴을 식각 마스크로 보호막을 식각하여 본딩패드 개구부(41)를 형성한다.
상기 보호막(22a, 22b)은 건식 식각 공정을 이용하여 제거한다. 이어 O2가스를 사용한 플라즈마 방식으로 포토레지스트 패턴을 제거하여 본딩패드 개구부 형성이 완료된다.
이어서, 상기 본딩패드 개구부가 형성된 기판의 뒷면을 그라인드(Grind)하고, 그라인드된 기판 위의 소자를 프로브 테스트한다.
상기 그라인드과 프로브 테스트는 본딩패드 개구부가 형성된 직후인시츄(in-situ) 공정으로 진행한다.
후에 개구부가 형성된 본딩패드 위에 와이어 본딩을 형성하여 반도체 소자의 금속배선을 형성한다.
상기와 같은 본딩패드 개구부가 형성되기 전에 열처리 공정을 실시한 금속배선 형성 방법을 반도체 소자의 제조 공정에 적용하여 반도체 소자를 제조한다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 소자의 제조 방법은 본딩패드의 개구부를 형성하기 전에 열처리 공정을 진행함으로써 오븐에 노출된 본딩패드가 베이크 장비에서 아웃개싱되는 물질 등에 의해 오염되거나 열에너지를 받아서 산화가 쉽게 이루어지는 문제점을 해결하여 반도체 소자 신뢰도를 향상시키는 효과가 있다.

Claims (6)

  1. 소정의 구조물이 형성된 반도체 기판의 상부 전면에 금속층을 형성하고 패터닝하여 금속 배선층을 형성하는 단계;
    상기 금속 배선층을 포함한 기판 상부 전면에 보호막을 형성하는 단계;
    상기 보호막이 형성된 기판을 열처리하는 단계;
    상기 금속 배선층의 일부분이 드러나도록 상기 보호막을 선택적 식각하여 본딩 패드를 형성하는 단계;
    상기 본딩 패드가 형성된 기판의 뒷면을 그라인드한 후 상기 본딩 패드를 통해 프로브 테스트하는 단계; 및
    상기 본딩 패드를 외부 회로와 연결하기 위해 와이어 본딩하는 단계
    를 포함하는 반도체 소자의 금속배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 보호막을 형성하는 단계는,
    상기 기판 상부 전면에 산화막을 증착하는 단계 및 상기 산화막 상부에 질화막을 증착하는 단계로 이루어짐을 특징으로 하는 반도체 소자의 금속배선 형성 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 금속층은 Ti, TiN 또는 Ti/TiN으로 이루어진 하부 베리어 메탈과, 알루미늄 합금과, Ti, TiN 또는 TiN으로 이루어진 상부 베리어 메탈로 형성하는 반도체 소자의 금속배선 형성 방법.
  4. 제 1항 또는 제 2 항에 있어서,
    상기 열처리는 신터링 공정, 베이크 공정 또는 신터링과 베이크의 혼합 공정인 반도체 소자의 금속배선 형성 방법.
  5. 제 4 항에 있어서,
    상기 신터링 공정은 350~450℃의 온도 범위에서 10~50분간 진행하며, 상기 베이크 공정은 150~250℃의 온도범위에서 48~80시간 진행하는 반도체 소자의 금속배선 형성 방법.
  6. 제 1항 또는 제 2 항에 있어서,
    상기 그라인드와 프로브 테스트는 상기 본딩 패드가 형성된 직후 인시츄 공정으로 진행하는 반도체 소자의 금속배선 형성 방법.
KR1020030041022A 2003-06-24 2003-06-24 반도체 소자의 금속배선 형성 방법 KR100550380B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030041022A KR100550380B1 (ko) 2003-06-24 2003-06-24 반도체 소자의 금속배선 형성 방법
US10/747,664 US6821877B1 (en) 2003-06-24 2003-12-30 Method of fabricating metal interconnection of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030041022A KR100550380B1 (ko) 2003-06-24 2003-06-24 반도체 소자의 금속배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20050000575A true KR20050000575A (ko) 2005-01-06
KR100550380B1 KR100550380B1 (ko) 2006-02-09

Family

ID=33432436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030041022A KR100550380B1 (ko) 2003-06-24 2003-06-24 반도체 소자의 금속배선 형성 방법

Country Status (2)

Country Link
US (1) US6821877B1 (ko)
KR (1) KR100550380B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820657A (zh) * 2021-01-05 2021-05-18 苏州工业园区纳米产业技术研究院有限公司 一种解决铝垫打线异常的方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7352558B2 (en) 2003-07-09 2008-04-01 Maxwell Technologies, Inc. Dry particle based capacitor and methods of making same
US7791860B2 (en) 2003-07-09 2010-09-07 Maxwell Technologies, Inc. Particle based electrodes and methods of making same
US7920371B2 (en) 2003-09-12 2011-04-05 Maxwell Technologies, Inc. Electrical energy storage devices with separator between electrodes and methods for fabricating the devices
KR20050070794A (ko) * 2003-12-31 2005-07-07 동부아남반도체 주식회사 반도체 소자의 금속배선 형성방법
US7090946B2 (en) 2004-02-19 2006-08-15 Maxwell Technologies, Inc. Composite electrode and method for fabricating same
US7109068B2 (en) * 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods
US7440258B2 (en) 2005-03-14 2008-10-21 Maxwell Technologies, Inc. Thermal interconnects for coupling energy storage devices
US7429529B2 (en) * 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
US7517798B2 (en) * 2005-09-01 2009-04-14 Micron Technology, Inc. Methods for forming through-wafer interconnects and structures resulting therefrom
US20070054559A1 (en) * 2005-09-02 2007-03-08 Maxwell Technologies, Inc. Thermal interconnects for coupling energy storage devices
US20170345766A1 (en) * 2016-05-31 2017-11-30 Globalfoundries Inc. Devices and methods of forming low resistivity noble metal interconnect with improved adhesion

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5998534A (ja) * 1982-11-26 1984-06-06 Nec Corp 半導体装置
JPS6257223A (ja) * 1985-09-06 1987-03-12 Seiko Epson Corp 半導体装置の製造方法
JPH03120824A (ja) * 1989-10-04 1991-05-23 Nec Corp 集積回路の製造方法
JPH0492425A (ja) * 1990-08-07 1992-03-25 Seiko Epson Corp 半導体装置の製造方法
KR960001170B1 (ko) * 1992-12-16 1996-01-19 현대전자산업 주식회사 다층 금속 배선의 본딩 패드 제조 방법
US5380401A (en) 1993-01-14 1995-01-10 Micron Technology, Inc. Method to remove fluorine residues from bond pads
US5661082A (en) 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
KR100224588B1 (ko) * 1995-12-30 1999-10-15 김영환 반도체 소자의 본딩 패드 형성방법
US5920081A (en) 1997-04-25 1999-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Structure of a bond pad to prevent testing probe pin contamination
US6046101A (en) * 1997-12-31 2000-04-04 Intel Corporation Passivation technology combining improved adhesion in passivation and a scribe street without passivation
US6162652A (en) * 1997-12-31 2000-12-19 Intel Corporation Process for sort testing C4 bumped wafers
WO2000021126A1 (en) 1998-10-05 2000-04-13 Kulicke & Soffa Investments, Inc. Semiconductor copper bond pad surface protection
US6378759B1 (en) * 2000-07-18 2002-04-30 Chartered Semiconductor Manufacturing Ltd. Method of application of conductive cap-layer in flip-chip, COB, and micro metal bonding
US6426556B1 (en) * 2001-01-16 2002-07-30 Megic Corporation Reliable metal bumps on top of I/O pads with test probe marks
US6765277B2 (en) * 2002-01-15 2004-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. Microelectronic fabrication with corrosion inhibited bond pad
US6767751B2 (en) * 2002-05-28 2004-07-27 Silicon Light Machines, Inc. Integrated driver process flow

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112820657A (zh) * 2021-01-05 2021-05-18 苏州工业园区纳米产业技术研究院有限公司 一种解决铝垫打线异常的方法
CN112820657B (zh) * 2021-01-05 2024-05-14 苏州工业园区纳米产业技术研究院有限公司 一种解决铝垫打线异常的方法

Also Published As

Publication number Publication date
US6821877B1 (en) 2004-11-23
KR100550380B1 (ko) 2006-02-09

Similar Documents

Publication Publication Date Title
US7800239B2 (en) Thick metal interconnect with metal pad caps at selective sites and process for making the same
KR100550380B1 (ko) 반도체 소자의 금속배선 형성 방법
US20080284016A1 (en) Reliable metal bumps on top of I/O pads after removal of test probe marks
US6159857A (en) Robust post Cu-CMP IMD process
US20060094228A1 (en) Structure and method for contact pads having an overcoat-protected bondable metal plug over copper-metallized integrated circuits
EP3216046B1 (en) Reliability improvement of polymer-based capacitors by moisture barrier
JP3468188B2 (ja) 半導体装置とその製法
US6479376B1 (en) Process improvement for the creation of aluminum contact bumps
US20050206007A1 (en) Structure and method for contact pads having a recessed bondable metal plug over of copper-metallized integrated circuits
JPH08293492A (ja) 半導体装置の製造方法
US20080111244A1 (en) Copper-metallized integrated circuits having an overcoat for protecting bondable metal contacts and improving mold compound adhesion
US7061114B2 (en) Structure and method for contact pads having a protected bondable metal plug over copper-metallized integrated circuits
KR20100055317A (ko) 반도체장치 및 반도체장치를 제조하는 방법
JP2004063731A (ja) 多層配線の形成方法及びその検査方法
US20050224987A1 (en) Structure and method for contact pads having double overcoat-protected bondable metal plugs over copper-metallized integrated circuits
KR100478483B1 (ko) 반도체 소자의 제조 방법
KR100681676B1 (ko) 반도체 소자의 패드 형성 방법
TW201924011A (zh) 具有實質上直的接觸輪廓的半導體結構
US20170345780A1 (en) Surface Conditioning And Material Modification In A Semiconductor Device
JP3997554B2 (ja) 半導体装置の製造方法
US8536062B2 (en) Chemical removal of oxide layer from chip pads
JP3230909B2 (ja) 半導体装置およびその製造方法
JPH0555226A (ja) 半導体装置とその製造方法
KR100876286B1 (ko) 반도체 소자 및 그 제조 방법
TW202347425A (zh) 具有用於氫陷留之吸氣層之積體電路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110120

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee