KR20050070794A - 반도체 소자의 금속배선 형성방법 - Google Patents
반도체 소자의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR20050070794A KR20050070794A KR1020030101053A KR20030101053A KR20050070794A KR 20050070794 A KR20050070794 A KR 20050070794A KR 1020030101053 A KR1020030101053 A KR 1020030101053A KR 20030101053 A KR20030101053 A KR 20030101053A KR 20050070794 A KR20050070794 A KR 20050070794A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- forming
- metal wiring
- wiring
- diffusion prevention
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 121
- 239000002184 metal Substances 0.000 title claims abstract description 121
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 42
- 230000002265 prevention Effects 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims abstract description 26
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 14
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 8
- 238000001465 metallisation Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 2
- 229910010038 TiAl Inorganic materials 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 3
- 230000002401 inhibitory effect Effects 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- -1 that is Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 자세하게는 비아의 금속확산 방지막을 금속배선의 금속확산 방지막으로 동시에 이용함으로써 금속배선 형성 공정을 단순화하고 배선의 저항을 감소시킬 수 있는 방법에 관한 것이다.
본 발명의 반도체 소자의 금속배선 형성방법은 소정의 구조물이 형성된 반도체 기판의 상부에 층간절연막을 형성하는 단계; 상기 층간절연막에 비아를 형성하고 소정의 금속확산 방지막과 비아 금속을 적층하는 단계; 상기 금속확산 방지막을 식각정지막으로 하여 평탄화 하는 단계; 상기 금속확산 방지막의 상부에 금속배선과 금속배선의 상부 금속확산 방지막을 순차적으로 형성하는 단계; 상기 금속배선에 패턴을 형성하고 식각하는 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 반도체 소자의 금속배선 형성방법은 비아의 금속확산 방지막을 금속배선의 금속확산 방지막으로 동시에 이용함으로써 금속배선 형성 공정을 단순화하고 배선의 저항을 감소시킬 수 있는 효과가 있다. 또한 금속배선과 비아가 금속확산 방지막을 통하지 않고 바로 접촉함으로서 접촉저항을 줄일 수 있으며, 금속배선의 TiAl3형성을 억제하여 금속배선의 저항을 감소시키는 효과가 있다. 따라서 금속배선 형성의 비용을 줄여 원가절감을 이루며 소자의 지연신호를 감소시켜 소자의 전기적 특성을 증가시킬 수 있다.
Description
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 자세하게는 비아(via)의 금속확산 방지막을 금속배선의 금속확산 방지막으로 동시에 이용함으로써 금속배선 형성 공정을 단순화하고 배선의 저항을 감소시킬 수 있는 방법에 관한 것이다.
도 1a 내지 도 1d는 종래의 금속배선 형성방법을 나타내고 있다.
먼저, 도 1a는 비아에 전도성 금속이 매립된 단계를 보여주는 단면도이다. 우선 도시되지는 않았지만 소정의 구조물이 형성된 반도체 기판의 상부에 층간절연막(1)을 증착하고, 비아가 형성될 영역을 개방하는 패턴을 형성하고 식각하여 비아를 형성한다. 이후 비아의 금속확산 방지막(2)을 형성한다. 바람직하게는 Ti/TiN 이중층을 적층하며, 먼저 라이너(liner) 층으로 Ti를 스퍼터링(sputtering) 방식으로 증착하고 이후 HPCVD(High Pressure Chemical Vapour Deposition) 방식으로 TiN 층을 형성한다. 이후 비아 플러그(plug)로 사용되는 전도성 금속(3), 바람직하게는 텅스텐(W)을 CVD(chemical vapour deposition) 방법으로 증착한다.
다음, 도 1b는 층간절연막을 식각정지막으로 하여 CMP(chemical mechanical polishing) 공정으로 평탄화하여 비아 플러그의 전도성 금속을 개방한다.
다음, 도 1c는 금속배선을 형성하는 단계를 보여주는 단면도이다. 상기 평탄화가 완료된 비아의 상부 전면에 금속배선의 하부 금속확산 방지막(4), 바람직하게는 Ti/TiN 복합층을 스퍼터링 방식으로 형성한다. 이후 금속배선용 전도성 금속(5), 바람직하게는 알루미늄(Al)을 스퍼터링 방식으로 증착한다. 이후 금속배선의 상부 금속확산 방지막(6)을 하부막과 동일한 물질, 즉 Ti/TiN을 동일한 방법으로 형성한다.
다음, 도 1d는 원하는 형태의 금속배선 형성이 완료된 단계를 보여주는 단면도이다. 패턴을 형성하고 층간절연막을 식각정지막으로 하여 식각을 하여 금속배선의 형성을 완료한다.
상술한 바와 같은 종래의 기술에서는 비아 플러그용 금속을 증착하고 평탄화하는 공정시 층간절연막을 식각정지막으로 하여 평탄화를 실시하기 때문에 비아의 금속확산 방지막으로 증착되었던 Ti/TiN 층까지 제거된다. 따라서 이후 금속배선용 하부 금속확산방지막을 다시 형성하여야 한다. 이러한 제조 공정에서는 비아의 금속과 금속배선의 금속 사이에 Ti/TiN 층이 존재하여 비아와 금속배선의 접촉저항을 증가시키게 된다.
도 1e에서는 후속 열처리 공정에 의해 금속확산 방지막의 Ti와 금속배선의 Al이 반응하여 금속배선의 상부와 하부에 TiAl3 층(7)이 형성된 모습을 보여주는 단면도이다. 이러한 TiAl3 층이 형성됨으로서 금속배선의 저항이 증가하여 소자의 신호지연(RC-delay)를 증가시키는 문제점이 발생하게 된다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 비아의 금속확산 방지막을 금속배선의 금속확산 방지막으로 동시에 이용함으로써 금속배선 형성 공정을 단순화하고 배선의 저항을 감소시킬 수 있는 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소정의 구조물이 형성된 반도체 기판의 상부에 층간절연막을 형성하는 단계; 상기 층간절연막에 비아를 형성하고 소정의 금속확산 방지막과 비아 금속을 적층하는 단계; 상기 금속확산 방지막을 식각정지막으로 하여 평탄화 하는 단계; 상기 금속확산 방지막의 상부에 금속배선과 금속배선의 상부 금속확산 방지막을 순차적으로 형성하는 단계; 상기 금속배선에 패턴을 형성하고 식각하는 단계로 이루어진 반도체 소자의 금속배선 형성방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
먼저, 도 2a는 종래의 기술과 마찬가지로 비아에 전도성 금속이 매립된 단계를 보여주는 단면도이다. 우선 도시되지는 않았지만 소정의 구조물이 형성된 반도체 기판의 상부에 층간절연막(10)을 증착하고, 비아가 형성될 영역을 개방하는 패턴을 형성하고 식각하여 비아를 형성한다. 이후 비아의 금속확산 방지막(11)을 형성한다. 바람직하게는 Ti/TiN 이중층을 적층하며, 먼저 라이너(liner) 층으로 Ti를 스퍼터링(sputtering) 방식으로 증착하고 이후 HPCVD(High Pressure Chemical Vapour Deposition) 방식으로 TiN 층을 형성한다. 이후 비아 플러그(plug)로 사용되는 전도성 금속(12), 바람직하게는 텅스텐(W)을 CVD(chemical vapour deposition) 방법으로 증착한다.
다음, 도 2b는 비아의 금속확산 방지막을 식각정지막으로 하여 CMP 공정으로 평탄화하여 비아 플러그의 전도성 금속을 개방한다. 종래에는 층간절연막을 식각정지막으로 하여 평탄화함으로써 층간절연막 상부에 형성된 비아 금속확산 방지막을 제거하였지만, 본 발명에서는 이를 남겨두어 추후 형성될 금속배선의 하부 금속확산 방지막으로 이용한다.
다음, 도 2c는 금속배선을 형성하는 단계를 보여주는 단면도이다. 상기 평탄화가 완료된 비아의 상부 전면에 금속배선용 전도성 금속(13), 바람직하게는 알루미늄(Al)을 스퍼터링 방식으로 증착한다. 이후 금속배선의 상부 금속확산 방지막(14) 바람직하게는, Ti/TiN을 스퍼터링 방법으로 형성한다. 상술한 바와 같이 금속배선 하부의 확산방지막을 형성하는 공정을 생략함으로써 공정의 단순화를 이룰 수 있다.
또한 도 2d에 도시된 바와 같이, 후속 열처리에 의해 금속확산 방지막의 Ti와 금속배선의 Al이 반응하여 생성되는 TiAl3 층(15)도 금속배선의 상부에만 형성됨으로써 그 만큼 배선의 저항을 감소시킬 수 있다.
다음, 도 2e는 원하는 형태의 금속배선 형성이 완료된 단계를 보여주는 단면도이다. 이때 금속배선의 식각은 과다 식각(over etch)을 적용하여 층간절연막의 상부에 잔존하는 비아의 금속확산 방지막을 동시에 제거한다.
이러한 금속배선 형성 방법은 금속배선의 하부의 금속확산 방지막의 증착과정을 생략하여 공정의 단순화를 이룰 수 있으며, 종래 기술에서의 전류흐름은 비아/금속확산 방지막/금속배선인 반면 본 발명에 따른 구조에서는 비아/금속배선으로 바로 연결됨으로서 접촉저항을 감소시킬 수 있다. 또한 종래기술에 비해 후속 열처리에 의해 형성되는 TiAl3의 면적도 적어서 금속배선의 저항을 감소시킬 수 있는 장점이 있다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 반도체 소자의 금속배선 형성방법은 비아의 금속확산 방지막을 금속배선의 금속확산 방지막으로 동시에 이용함으로써 금속배선 형성 공정을 단순화하고 배선의 저항을 감소시킬 수 있는 효과가 있다.
또한 금속배선과 비아가 금속확산 방지막을 통하지 않고 바로 접촉함으로써 접촉저항을 줄일 수 있으며, 금속배선의 TiAl3형성을 억제하여 금속배선의 저항을 감소시키는 효과가 있다. 따라서 금속배선 형성의 비용을 줄여 원가절감을 이루며 소자의 지연신호를 감소시켜 소자의 전기적 특성을 증가시킬 수 있다.
도 1a 내지 도 1d는 종래기술에 의한 금속배선 형성방법의 단면도.
도 1e는 종래기술에 의해 금속배선에 TiAl3 층이 형성된 모습의 단면도.
도 2a 내지 도 2e는 본 발명에 의한 금속배선 형성방법의 단면도.
도 2d는 본 발명에 의해 금속배선에 TiAl3 층이 형성된 모습의 단면도.
Claims (6)
- 반도체 소자의 금속배선 형성방법에 있어서,소정의 구조물이 형성된 반도체 기판의 상부에 층간절연막을 형성하는 단계;상기 층간절연막에 비아를 형성하고 소정의 금속확산 방지막과 비아 금속을 적층하는 단계;상기 금속확산 방지막을 식각정지막으로 하여 평탄화 하는 단계;상기 금속확산 방지막의 상부에 금속배선과 금속배선의 상부 금속확산 방지막을 순차적으로 형성하는 단계; 및상기 금속배선에 패턴을 형성하고 식각하는 단계를 포함하여 이루어짐을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 1항에 있어서,상기 금속확산 방지막은 Ti/TiN 복합막으로 구성됨을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 1항에 있어서,상기 비아 금속은 텅스텐임을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 1항에 있어서,상기 금속배선은 알루미늄임을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 1항에 있어서,상기 금속배선의 식각은 과다 식각을 적용하여 층간절연막의 상부에 잔존하는 비아의 금속확산 방지막도 동시에 제거함을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 1항에 있어서,상기 비아와 금속배선은 직접 접촉하여 연결됨을 특징으로 하는 반도체 소자의 금속배선 형성방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101053A KR20050070794A (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 금속배선 형성방법 |
| US11/026,756 US7202157B2 (en) | 2003-12-31 | 2004-12-30 | Method for forming metallic interconnects in semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101053A KR20050070794A (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 금속배선 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050070794A true KR20050070794A (ko) | 2005-07-07 |
Family
ID=34698848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030101053A KR20050070794A (ko) | 2003-12-31 | 2003-12-31 | 반도체 소자의 금속배선 형성방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7202157B2 (ko) |
| KR (1) | KR20050070794A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102107146B1 (ko) | 2013-08-19 | 2020-05-06 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW388095B (en) * | 1997-05-20 | 2000-04-21 | United Microelectronics Corp | Method for improving planarization of dielectric layer in interconnect metal process |
| JP3445495B2 (ja) | 1997-07-23 | 2003-09-08 | 株式会社東芝 | 半導体装置 |
| US5981378A (en) * | 1997-07-25 | 1999-11-09 | Vlsi Technology, Inc. | Reliable interconnect via structures and methods for making the same |
| US6376353B1 (en) * | 2000-07-03 | 2002-04-23 | Chartered Semiconductor Manufacturing Ltd. | Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects |
| KR100351058B1 (ko) | 2000-11-03 | 2002-09-05 | 삼성전자 주식회사 | 반도체 소자의 금속 배선 및 그 제조방법 |
| US7132363B2 (en) * | 2001-03-27 | 2006-11-07 | Advanced Micro Devices, Inc. | Stabilizing fluorine etching of low-k materials |
| US7144811B2 (en) * | 2002-10-03 | 2006-12-05 | Taiwan Semiconductor Manufacturing Co. Ltd | Method of forming a protective layer over Cu filled semiconductor features |
| US20040119163A1 (en) * | 2002-12-23 | 2004-06-24 | Lawrence Wong | Method of making semiconductor devices using carbon nitride, a low-dielectric-constant hard mask and/or etch stop |
| KR20040061817A (ko) * | 2002-12-31 | 2004-07-07 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
| US7056826B2 (en) * | 2003-01-07 | 2006-06-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming copper interconnects |
| US6861686B2 (en) * | 2003-01-16 | 2005-03-01 | Samsung Electronics Co., Ltd. | Structure of a CMOS image sensor and method for fabricating the same |
| KR100550380B1 (ko) | 2003-06-24 | 2006-02-09 | 동부아남반도체 주식회사 | 반도체 소자의 금속배선 형성 방법 |
| US7087517B2 (en) * | 2003-12-24 | 2006-08-08 | Intel Corporation | Method to fabricate interconnect structures |
-
2003
- 2003-12-31 KR KR1020030101053A patent/KR20050070794A/ko not_active Application Discontinuation
-
2004
- 2004-12-30 US US11/026,756 patent/US7202157B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7202157B2 (en) | 2007-04-10 |
| US20050142843A1 (en) | 2005-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100400031B1 (ko) | 반도체 소자의 콘택 플러그 및 그 형성 방법 | |
| US7381637B2 (en) | Metal spacer in single and dual damascence processing | |
| US9985237B2 (en) | Method of manufacturing an organic light emitting diode by lift-off | |
| JP2004342702A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100193897B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR20050070794A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100257481B1 (ko) | 플러그 금속막을 구비한 반도체 소자의 금속배선 형성방법 | |
| KR100352304B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100361208B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100355863B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| KR100602079B1 (ko) | 반도체 소자의 플러그 형성 방법 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| WO2002003458A1 (fr) | Dispositif semi-conducteur et son procede de fabrication | |
| KR100661220B1 (ko) | 듀얼 절연막을 이용한 금속 배선 형성 방법 | |
| KR100223284B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100440475B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100440467B1 (ko) | 반도체 소자의 금속배선 적층구조 형성 방법 | |
| KR100720262B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100331274B1 (ko) | 이중 상감법을 이용한 구리배선플러그 형성방법 | |
| KR100274346B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100269662B1 (ko) | 반도체 장치의 도전체 플러그 형성 방법 | |
| KR100580793B1 (ko) | 반도체 소자의 콘택 홀 매립방법 | |
| JP2924474B2 (ja) | 半導体装置 | |
| KR20050070904A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR19990054917A (ko) | 반도체장치의 텅스텐 플러그 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |