KR20040072699A - 낮은 공급 전압 차동 신호 구동기 - Google Patents

낮은 공급 전압 차동 신호 구동기 Download PDF

Info

Publication number
KR20040072699A
KR20040072699A KR10-2004-7010510A KR20047010510A KR20040072699A KR 20040072699 A KR20040072699 A KR 20040072699A KR 20047010510 A KR20047010510 A KR 20047010510A KR 20040072699 A KR20040072699 A KR 20040072699A
Authority
KR
South Korea
Prior art keywords
driver
common mode
voltage
mode voltage
current
Prior art date
Application number
KR10-2004-7010510A
Other languages
English (en)
Other versions
KR100681367B1 (ko
Inventor
앤드류 볼크
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20040072699A publication Critical patent/KR20040072699A/ko
Application granted granted Critical
Publication of KR100681367B1 publication Critical patent/KR100681367B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H04L25/0274—Arrangements for ensuring balanced coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Control Of Stepping Motors (AREA)

Abstract

본 발명은 종래의 LVDS 구동기보다 더 낮은 공급 전압으로 동작할 수 있는 저전압 차동 신호 구동기(LVDS)를 제공한다. 구동기 회로의 공통 모드 전압은, 구동기 전류, 풀 업 저항, 또는 이들 양쪽을 조정함으로써 소정의 레벨로 설정되거나 혹은 소정의 범위 내에서 유지된다. 일 구현예에서, 차동 구동기 회로의 공통 모드 전압은 피드백 신호를 통해 조정된다.

Description

낮은 공급 전압 차동 신호 구동기{LOW SUPPLY VOLTAGE DIFFERENTIAL SIGNAL DRIVER}
하나의 디바이스 내에서, 혹은 두 개 이상의 디바이스들 간에 여러 유형의 데이터 전송 방식들(schemes)이 개발되어 왔다.
데이터 전송 유형중 하나는, 두 신호 라인들간의 전압 레벨의 차이가 전송 신호를 형성하는 차동 데이터 전송이다. 예를 들면, 차동 데이터 전송은 긴 거리 동안 100Mbps보다 큰 데이터 전송 속도를 위해 통상적으로 이용된다.
구동기 회로는 전송 라인 또는 매체 상에 신호를 배치하고 이 신호를 구동한다. 저전압 차동 시그널링(low voltage differential signaling; LVDS) 구동기는 송신기로부터 수신기로 신호를 구동시키는 것을 포함하는 많은 응용에서 통상적으로 사용된다. 전형적인 LVDS 구동기는 고속 전송을 허용하고 저전력을 이용하며, 낮은 전자기 간섭(electromagnetic interference; EMI)을 가지며 비용이 저렴할 수도 있다.
도 1에 종래의 LVDS 구동기 회로(100)의 일례를 도시한다. 출력 신호들 OUT+ 및 OUT- 간의 전압 차는 한 쌍의 차동 신호를 형성한다. 한 쌍의 차동 신호란, 전류 파형들이 서로 180°위상 차이가 나는 두 개의 신호를 의미한다.
LVDS 구동기 회로(100)는, 전원 VDD에 결합된 제1 직류(DC) 정전류원 I1, 두 개의 P-채널 금속 산화물 반도체(PMOS) P1 및 P2, 두 개의 N-채널 금속 산화물 반도체(NMOS) N1 및 N2(차동 쌍), 및 공통 노드 COM 및 접지 사이에 결합된 제2 DC 정전류원 I2를 포함한다. 4 개의 차동 쌍 트랜지스터들 P1, P2, N1 및 N2는, 입력 전압 신호들 D+ 및 D- 와, 화살표 A 및 B로 가리키는 바와 같이 부하 저항 RLOAD을 통과하는 직류에 의해 제어된다. 입력 전압 신호들 D+ 및 D-는 전형적으로 레일-투-레일(rail-to-rail) 전압 스윙이다.
LVDS 구동기 회로(100)의 동작에 대해 이하에 설명한다. 4개의 트랜지스터들 P1, P2, N1 및 N2중 두 개는 동시에 턴 온되어 부하 저항 RLOAD에 걸리는 전압을 발생시키도록 전류원 I1 및 I2로부터의 전류를 조정한다. 화살표 A가 가리키는 방향으로 부하 저항 RLOAD를 통과하도록 전류를 조정하기 위해서는, 입력 신호 D+가 하이(high)로 되어 트랜지스터 N1을 턴 온하고 트랜지스터 P1을 턴 오프하며, 이와 동시에 입력 신호 D-는 로우로 되어 트랜지스터 P2를 턴 온하고 트랜지스터 N2를 턴 오프한다.
이와 반대로, 화살표 B가 가리키는 방향으로 부하 저항 RLOAD를 통과하도록전류를 조정하기 위해서는, 입력 신호 D-는 하이로 되어 트랜지스터 N2를 턴 온하고 트랜지스터 P2를 턴 오프하며, 입력 신호 D+는 로우로 되어 트랜지스터 P1을 턴 온하고 트랜지스터 N1을 턴 오프한다. 이에 따라, 완전한(full) 차동 출력 전압 스윙을 얻을 수 있게 된다.
차동 LVDS 구동기 회로(100)는, 출력 전압 스윙이 허용가능한 공통 모드 전압 범위(통상적으로 수 볼트) 내에 있는 한 잘 작동한다.
이 구동기 회로(100)는 양질의 전원 공급 리젝션(rejection)을 제공하는 이점을 갖는다. 공통 모드 전압 VCM은 저항 R1을 통해 외부 바이어스 전압에 의해 설정된다. 이상적인 것은, 공통 모드 전압이 소정의 레벨 또는 소정의 범위 내에서 유지되는 것이다. 많은 구동기 적용에 있어서, 1.25V의 공통 모드 전압이 이용된다.
이 구동기 회로(100)의 단점중 하나는, 트랜지스터들을 적절하게 바이어스시킨 채로 유지하기 위해서는 더 높은 전원 공급 레벨이 필요하다는 것이다. 전류원 I1 및 I2를 형성하는 트랜지스터들은 포화 상태에 있도록 충분한 전압을 가져야 한다는 것이다. 차동 쌍들 P1, P2 및 N1, N2는 출력 전류 및 채널 저항과 관련된 최소 전압 강하를 갖는다. 따라서, 이 모두는 출력 신호 스윙 범위 내에서 적절하게 바이어스된 채로 유지되어야 한다. 구동기가 모든 프로세스 동안 작동하도록 몇몇 마진, 즉 전압 및 온도(PVT) 변동이 추가되어야 한다. 이 바이어싱 요구사항은 도시된 CMOS 회로 또는 바이폴러 접합 트랜지스터들에 적용된다. 예를 들면, 전형적인 LVDS 푸시-풀 구동기는, 약 1.25V의 규격 공통 모드 레벨로 바이어스를 적절하게 유지하기 위해 적어도 2.5V의 전압 공급을 필요로 한다.
이에 따라, 종래의 LVDS 구동기 회로에 의해 요구되는 공급 전압 레벨은, 2.5V보다 낮은 전원이 공급되는 저전력 응용 장치 및 디바이스들의 개발을 제한하게 된다.
본 발명은 일반적으로 차동 신호 구동기에 관한 것이다. 보다 구체적으로는, 본 발명의 일실시예는 트랜지스터 기반 저전압 차동 시그널링 구동기 회로에 관련된다.
도 1은 종래의 저전압 차동 시그널링(LVDS) 구동기의 일 구현예를 나타낸 회로도.
도 2는 본 발명의 일 구현예에 따른, 종래의 LVDS 구동기보다 낮은 공급 전압 요건을 갖는 LVDS 구동기를 나타낸 회로도.
도 3은 풀 업 저항 및 구동기 전류의 생성의 증가가 공통 모드 전압을 어떻게 강하시키는지를 나타낸 신호도.
도 4는 본 발명의 일 구현예에 따른, 종래의 LVDS 구동기보다 낮은 공급 전압 요건을 갖는 LVDS 구동기를 나타낸 회로도.
도 5는 본 발명의 일 구현예에 따른, 구동기 전류를 디지털적으로 조정하기 위한 피드백 신호를 갖는 LVDS 구동기를 나타낸 회로도.
도 6은 본 발명의 일 구현예에 따른 구동기 회로에 대한 여러 풀 업 저항 값들에 대한 공급 전압(1.5V)에 따른 공통 모드 전압을 나타낸 그래프.
도 7은 본 발명의 일 구현예에 따른 구동기 회로에 대한 여러 풀 업 저항 값들에 대한 공급 전압 (1.8V)에 따른 공통 모드 전압을 나타낸 그래프.
도 8은 본 발명의 다른 구현예에 따른, 구동기 전류를 조정하기 위한 피드백 신호를 갖는 LVDS 구동기를 나타낸 회로도.
도 9는 본 발명의 다른 구현예에 따른, 구동기 전류를 조정하기 위한 아날로그 신호를 갖는 LVDS 구동기를 나타낸 회로도.
도 10은 본 발명의 다른 구현예에 따른, 구동기 저항을 조정하기 위한 피드백 신호를 갖는 LVDS 구동기를 나타낸 회로도.
도 11은 본 발명의 또다른 구현예에 따른, 구동기 저항을 조정하기 위한 피드백 신호를 갖는 LVDS 구동기를 나타낸 회로도.
도 12는 도 10 및 11에 도시된 회로의 풀 업 저항 대 공급 전압의 성능을 나타낸 그래프.
도 13은 본 발명의 다른 구현예에 따른, 구동기 저항 및 총 구동기 전류를 조정하기 위한 피드백 신호를 갖는 LVDS 구동기를 나타낸 회로도.
도 14는 도 13에 도시된 회로의 풀 업 저항 및 전류 대 공급 전압의 성능을 나타낸 나타낸 그래프.
본 발명의 다음의 상세한 설명에서는, 본 발명의 완전한 이해를 제공하기 위해서 다수의 특정한 상세 설명이 설명된다. 그러나, 본 발명은 이들 특정한 상세 설명없이 실행될 수 있다. 다른 경우에, 공지된 방법들, 절차들, 및/또는 컴포넌트들은 본 발명의 양상들을 불필요하게 불명확하게 하지 않도록 상세히 기술되지 않는다.
본 발명은 저전압 푸쉬-풀(push-pull) 차동 쌍 신호 구동기에 낮은 공급 전압을 제공한다. 본 발명의 일 양상은 LVDS 구동기가 종래의 2.5V보다 낮은 공급 전압으로 동작하게 한다. 본 발명의 일 구현예에서, 이 구동기는 1.5V에서 1.8V의 공급 전압으로 동작한다.
도 2를 참조하면, 본 발명의 일 양상에 따른 낮은 공급 전압 LVDS 구동기의 실시예가 예시되어 있다. 도 1에 예시된 종래의 구동기에서와 같이, 트랜지스터들 P1, N1 및 P2, N2는 입력 신호들 D+ 및 D-의 상태에 근거한 부하 저항 RLOAD를 통해 전류를 구동하는 전류 조정 스위치들로서 행동한다. 그러나, 두 개의 전류원들을 사용하기 보다는, 본 발명은 단일 정전류원 I2를 채용한다. 추가적으로, 어떤 외부 전압 바이어스도 구동기의 공통 모드 전압 레벨을 설정할 필요가 없다.
공급 전압이 조용(quiet)(저 잡음)하다면 단지 단일 전류원 I2만이 요구되고 공통 모드 전압은 다른 수단들에 의해 설정될 수 있다. 도 2의 구동기 회로에서 (도 1의) 전류원 I1을 제거하는 것은 낮은 공급 전압의 사용을 허용한다.
낮은 공급 전압이 도 2의 구동기 회로에서 사용될 수 있는 이유는 다음과 같다. (통상적으로 하나 이상의 트랜지스터들로 구성된) 전류원 I1은 계속 포화되도록 전류원에 걸리는 최소량의 전압을 필요로 하여 실질적으로 정전류원과 같이 행동한다. 이 전압은 더 이상 길게 요구되지 않으며, 따라서 낮은 공급 전압의 사용을 가능하게 한다.
그러나, 외부 공통 모드 전압 VCM바이어스(도 1에서)의 제거는 회로에 대한공통 모드 전압을 설정하는 다른 수단을 필요로 한다.
구동기 회로(200)에 대한 공통 모드 전압 VCM은 다음과 같이 결정된다. 풀 업 스위치들(P1 및 P2)은 RPU의 등가 임피던스를 가지고, IT는 총 구동기 전류, RLOAD는 수신기에서의 병렬 저항(shunt resistance)이라면, 이 구동기 회로에 대한 공통 모드 전압 VCM은:
이다.
따라서, 공통 모드 전압 VCM은 풀 업 임피던스 RPU, 구동기 전류 IT모두를 제어함으로써 제어될 수 있다.
도 3은 풀 업 임피던스 RPU및 구동기 전류 IT의 곱을 증가시키는 것이 어떻게 공통 모드 전압을 VCMB에서 VCMA로 낮추는지를 예시한다.
본 발명의 일 양상에 따라서, 구동기 전류 IT는 특정 레벨 또는 특정 범위 내로 공통 모드 전압 VCM을 유지하도록 제어된다.
도 4는 공통 모드 전압이 도 2의 LVDS 구동기(200)의 출력 신호로부터 측정될 수 있는 방법을 예시한다. 두 저항들(R1)은 제1 단의 차동 쌍 P1, N1 및 P2,N2에 연결된다. 저항기들 R1의 제2 단은 노드 A에 연결된다. 커패시터 C1은 노드 A에서 그라운드로 연결되어 저역 필터를 형성한다. 공통 모드 전압 VCM은 노드 A에서 측정된다. R1-C1 필터 시상수는 시그널링 에지의 상승 시간 및 하강 시간의 수 배가 되도록 설정될 수 있다. 일반적으로, R1의 값은 필터를 통해 구동기 전류 흐름을 최소화하기 위한 RLOAD보다 상당히 높다.
도 5는 본 발명의 일 실시예에 따른 전류 제어된 LVDS 구동기를 예시한다. 도 4의 경우와 유사한 LVDS 구동기 회로는 전압 증폭기에 연결된다. 실제 공통 모드 전압 VCM및 타겟 공통 모드 전압(타겟 VCM)은 증폭기에 대한 입력의 역할을 한다. 실제 공통 모드 전압 VCM은 타겟 공통 모드 전압(타겟 VCM)에 대해 비교되고 증폭기에 의해 아날로그 출력 전압이 제공된다. 증폭기의 출력 전압에 따라, (특정 IV에서의) 테일(tail) 전류는 상향 또는 하향 조정되고, 동작 한계 내로 조정되어, 실제 공통 모드 전압 VCM을 타겟 공통 모드 전압(타겟 VCM)과 동일한 레벨로 가져간다.
일 구현예에 따라서, 도 4의 전류원(I2)은 구동기 회로(500) 내의 정전류원 IC및 가변 전류원 IV에 의해 교체된다. 정전류원 IC는 최소 희망 전류 흐름을 제공하는 것인 반면, 가변 전류원 IV는 제로에서 소정의 최소 전류를 제공하기 위한 것이다. 총 최대 전류는 정전류원 IC및 가변 전류원 IV의 최대치의 합이다. 가변전류원 IV로부터의 전류는 증폭기의 출력(아날로그 피드백 신호)에 의해 조정(증가 또는 감소)되어 실제 공통 모드 전압 VCM을 타겟 레벨(타겟 VCM)로 가져간다.
구동기 전류의 범위 및 전압 스윙 한계는 구현에 의해 요구되는 대로 설정된다. 예를 들어, LVDS 신호 구동기는 100-Ohm 임피던스(RLOAD)에 대한 0.25V 에서 0.45V의 전압 스윙 및 0.3mA의 안전 마진을 포함하는, 2.8 및 4.2 mA 사이의 전류 스윙을 허용할 수 있다. 실제 공통 모드 전압 VCM이 타겟 레벨(타겟 VCM) 이하로 떨어진다면, 총 구동기 전류는 허용된 최소값(예를 들면, 이 예에서는 2.8mA)에 달할 때까지 감소된다. 반대로, 공통 모드 전압 VCM이 타겟 레벨 이상이라면, 총 구동기 전류는 허용된 최대값(예를 들면, 이 예에서는 4.2mA)에 달할 때까지 증가된다.
도 6 및 도 7은 공통 모드 전압 VCM대 풀 업 디바이스 트랜지스터들 P1 및 P2에 대해 허용된 효과적인 저항들 RPU의 범위에 걸친 두 공급 전압들(1.5V 또는 1.8V)에 대한 공급 전압(예를 들어, 도 2, 4, 및 5의 구동기 회로들에서 VDD)의 예를 도시하는 그래프이다. 풀 업 저항 RPU는 풀 업 스위치들(P1 또는 P2)에 대해 측정되며 스위치의 소스와 드레인에 걸리는 전압차 및 PVT 조건들의 함수이다.
이들 실례들에 대해서, 이 구현은 최대 및 최소 허용 공통 모드 전압, VCM(최대) 및 VCM(최소)를 각각 지정한다. 예를 들어, VCM(최대)는 1.375V이고 VCM(최소)는 1.125V이다.
도 6은 공통 모드 전압 VCM이 풀 업 저항 RPU의 범위(예를 들어, 5, 23, 및 49-Ohms)에 대해서 1.4 내지 1.6V의 영역 내의 공급 전압에 대한 관계에 따라 어떻게 변화하는지를 예시한다. 고정된 저항(예를 들어 5-Ohms)에 대해서는, 공급 저항 VDD가 증가함에 따라 공통 모드 전압 VCM이 증가한다. 구동기 전류, 구동기 풀 업 저항, 공급 전압, 및/또는 임의의 조합을 조정함으로써, 본 발명은 지정된 범위(예를 들면, 1.125V 내지 1.375V) 내의 공통 모드 전압을 유지한다. 예를 들어, 5 Ohms의 고정된 효과적인 풀 업 저항 RPU에 있어서, 본 발명은 1.4V에서 대략 1.475V(포인트 A)까지의 공급 전압 VDD에 대해서 대략 1.25V로 공통 모드 전압 VCM을 유지한다. 포인트 A에서, 최대 구동기 전류가 도달되고 공통 모드 전압 VCM은 공급 전압 VDD가 증가함에 따라 증가한다.
유사하게, 23 Ohms의 고정된 효과적인 풀 업 저항 RPU에 있어서, 본 발명은 1.45V(포인트 B)에서 대략 1.55V(포인트 C)까지의 공급 전압 VDD에 대해서 대략 1.25V로 공통 모드 전압 VCM을 유지한다. 1.4V와 1.45V 사이에서, 최소 구동기 전류가 도달되고(주어진 공급 전압에 대해서) 공통 모드 전압 VCM은 공급 전압 VDD가 감소됨에 따라 감소된다. 1.55V(포인트 C)에서 1.6V까지 최대 구동기 전류가 도달되고 공통 모드 전압 VCM은 공급 전압이 증가함에 따라 증가한다.
유사하게, 49 Ohms의 고정된 효과적인 풀 업 저항 RPU에 있어서, 본 발명은 1.525V(포인트 D)에서 대략 1.6V까지의 공급 전압 VDD에 대해서 대략 1.25V로 공통 모드 전압 VCM을 유지한다. 1.4V와 1.525V(포인트 D) 사이에서, 구동기 전류는 그 최소값(1.4V의 공급 전압에 대한)에서부터 증가하여 대략 1.525V의 공급 전압에 대한 유지할 수 있는 레벨에 도달한다.
도 7은 1.8V의 공급 전압을 가지며 78.5, 110, 및 157 Ohms의 효과적인 풀 업 저항들 RPU에 대한 본 발명의 일 구현에 따른 구동기 회로의 성능의 또다른 예들을 제공한다. 도 6에 관하여 기술되는 바와 같이, 공통 모드 전압은 주어진 공급 전압 VDD에 대해서 범위(예를 들어, 1.125 내지 1.375V) 내에서 유지된다.
도 6 및 도 7에 도시된 예시적인 그래프들이 단지 본 발명에 따른 구동기 회로의 일 실시예의 성능에 대한 실례일 뿐이며, 필요 조건의 주어진 세트에 대한 것임을 분명히 이해해야 한다. 본 명세서에 개시된 구동기 회로의 다른 구현들에 대한 공통 모드 전압 대 공급 전압 성능은 풀 업 저항, 최대/최소 전류 규격(specification), 및 다른 요소들을 조정함으로써 다른 구현들에서 요구되는 바와 같이 변화하게 할 수 있다.
도 8 및 도 9는 본 발명의 두 실시예들에 따른 전류 제어된 LVDS 구동기들에 대한 구동기 전류를 조정하는 다양한 방법들을 예시한다.
도 8을 참조하면, 도 5의 구동기 회로(500)는 구동기 전류를 제어하는 디지털 제어된 보상 상태 머신(ICOMP)으로 예시된다. 고정된 전류원 IC는, 최소 정전류를 제공하도록 바이어스된 직렬인 두 개의 트랜지스터들 N3, N4를 사용하여 구현된다. 일 구현예에서, 최소 정전류 IC는 2.8.mA이다. 총 구동기 전류는 정전류원 IC및 가변 전류원 IV로부터의 전류의 총합이다.
가변 전류원 IV는 N-비트 온도계 코드(예를 들어, 00...001, 00...011, 00...111, 등)에 의해 차례로 인에이블된 스위치된 전류원들의 N개 레그들을 사용하여 구현된다. 상태 머신(ICOMP)은 실제 공통 모드 전압 VCM이 타겟 공통 모드 전압(타겟 VCM) 이상이거나 이하인지 여부를 나타내는 비교기의 출력에 연결된다. 일 구현예에서, 비교기는 실제 공통 모드 전압이 조정될 필요가 있는 방향을 나타내기 위해서 High 또는 Low 신호(전압 또는 전류 레벨들 또는 범위들로 정의됨)를 제공한다. 일정하지 않은 중간 레벨 신호(High 및 Low 사이)는 실제 공통 모드 전압 VCM이 실질적으로 희망했던 공통 모드 전압(타겟 VCM)과 동일한지를 나타내도록 사용될 수 있다. 상태 머신은 작은 단계들로 가변 전류원 IV로부터 전류 기여를 증가시키거나 감소시키기 위해 하나 이상의 전류원 쌍들(레그1, 레그2,... 레그N-1, 레그N)을 조정하도록 이 정보를 사용하고, 그에 의해 실제 공통 모드 전압 VCM을 조정한다.
온도계 코드 레그들(레그1, 레그2, ... 레그N-1, 레그N)의 다양한 구현들에따라서, 레그들 사이에 대수 및/또는 선형 관계가 있도록 이들 구현들이 설계될 수 있다. 이 관계는 임의의 특정 레그를 통해 흐르는 전류의 양을 결정한다. 예를 들어, 일 구현에서, 레그2는 레그1 등과 동일한 전류를 가질 수 있다. 제2 구현에서, 레그2는 레그1의 전류 이상의 고정된 퍼센트의 전류를 가질 수 있다. 후속 레그들의 전류는 유사한 값 및/또는 퍼센트로 증가될 수 있다.
일 구현예에서, 상태 머신은 희망하는 전류 IV를 제공하기 위해서 각 레그에 대한 바이어스를 각각 제어한다. 예를 들어, 상태 머신은 희망하는 전류 IV를 제공하기 위해서 동일한 레그들(예를 들어, 레그1 및 레그2)을 턴 온할 수 있는 한편, 다른 레그들(예를 들어, 레그N-1, 레그N)은 턴 오프된다.
사용된 레그들의 수는 구현 및 희망하는 단계 크기에 따라 변화할 수 있다. 단계 크기는 각 레그에 의해 기여된 전류의 양이다.
일 구현예에 따라서, 가변 전류원 IV의 하나 이상의 레그들은 제로(0)에서 결합된 총 전류인 1.4mA까지 제공하도록 구성된다.
전류 제어 전압(CCV) 입력은 IC및 각 IV전류원에서 기본 전류 레벨을 설정한다. 이것은 또한 전류원들 IC및 IV를 희망하는 바와 같이 턴 온 및/또는 턴 오프하는 역할을 할 수 있다.
도 9를 참조하면, 구동기 전류를 제어하는 아날로그 수단을 예시하는 회로도가 도시되어 있다. P3 및 P4로 구성된 차동 증폭기는 전류 미러 N3을 향한 혹은그로부터 멀어져가는 테일 전류 IT를 조정한다. N3에서의 전류는 N4로 미러링되고 정전류 Ic에 더해진다. 전류 제어 루프의 게인 대역폭이 안정되도록 주의를 해야 한다.
N3 및 N4로 형성된 전류 미러는 N4에 의해 형성된 가변 전류원 Iv를 통해 구동기 전류를 조정하는 방법을 제공한다.
공통 모드 전압 VCM이 타겟 공통 모드 전압(타겟 VCM)보다 높을 때, P4보다 P3을 통해 더 많은 전류가 흐르게 조정된다(P3과 P4가 PMOS 디바이스라고 가정하면, P1 게이트 전압의 증가는 P1을 통해 흐르는 전류를 감소시킴). 이것은 가변 전류원 N4로부터 전류 Iv의 증가를 유발한다. 상술한 바와 같이, 전체 구동기 전류 (Ic+Iv)의 증가는 공통 모드 전압 VCM을 낮춘다. 이것은 실제 공통 모드 전압 VCM이 타겟 공통 모드 전압과 같아질 때까지 계속된다.
마찬가지로, 공통 모드 전압 VCM이 타겟 공통 모드 전압(타겟 VCM)보다 낮을 때, P4보다 P3을 통해 더 적은 전류가 흐르게 조정된다(P3과 P4가 PMOS 디바이스라고 가정하면, P1 게이트 전압의 감소는 P3을 통해 흐르는 전류를 증가시킴). 이것은 가변 전류원 N4로부터 전류 Iv의 감소를 유발한다. 상술한 바와 같이, 전체 구동기 전류 (Ic+Iv)의 감소는 공통 모드 전압 VCM을 증가시킨다. 앞서에서와 마찬가지로, 이것은 실제 공통 모드 전압 VCM이 타겟 공통 모드 전압(타겟 VCM)과 같아질 때까지 계속된다.
본 발명의 다른 특징에 따르면, 공통 모드 전압 VCM은 전체 구동기 전류를 실질적으로 일정하게 유지하면서 풀 업 저항 RPU을 조정함에 의해 제어될 수 있다.
도 10은 본 발명의 다른 특징을 예시하는 또 하나의 구동기 회로(1000)이다. 풀 업 저항 RPU은 본 발명의 일 실시예에 따른 소정의 공통 모드 전압 VCM을 제공하기 위해 조정될 수 있다. 트랜지스터 P1과 P2가 일정한 혹은 고정된 풀 업 저항 Rc로서 기능하는 데 반해, 트랜지스터 P3과 P4는 가변 풀 업 저항 Rv로서 기능한다. 전체 풀 업 저항 RPU는 Rv+Rc로 주어진다.
증폭기는 실제(출력) 공통 모드 전압 VCM과 타겟 공통 모드 전압(타겟 VCM)을 입력으로서 수신하고, P3과 P4의 게이트들을 바이어스하는 기능을 하는 출력 전압을 제공함으로써 그들의 임피던스 Rv를 증가시키거나 감소시킨다.
공통 모드 전압 VCM이 타겟 공통 모드 전압보다 높으면, 증폭기는 그의 출력을 증가시킨다. 이것은 P1 및 P2의 게이트 바이어스 전압을 증가시킴으로써 유효 풀 업 저항 Rv를 증가시킨다. 상술한 바와 같이, 전체 풀 업 저항 RPU의 증가는 공통 모드 전압 VCM을 감소시킨다.
그와 반대로, 공통 모드 전압 VCM이 타겟 공통 모드 전압보다 낮으면, 증폭기는 그의 출력 전압을 감소시킨다. 이것은 P3 및 P4의 게이트 바이어스 전압을 감소시킴으로써 유효 풀 업 저항 Rv를 감소시킨다. 상술한 바와 같이, 전체 풀 업저항 RPU의 감소는 공통 모드 전압 VCM을 증가시킨다.
아날로그 전압을 스위칭하는 것이 어렵기 때문에, 제2 스위칭 트랜지스터 P1 및 P2가 각각의 출력에 직렬로 부가되어 전류 조정을 수행한다.
도 11은 도 10에 도시된 구동기 회로의 또 다른 실시예를 나타내는데, 여기서는 도 10의 P3과 P4의 드레인들이 단락되어 하나의 트랜지스터 P5로 구성된다. 캐패시터 C2는 공통 모드 전압 VCM을 안정화시키는 것을 돕기 위해 이 포인트에 부가될 수 있다. 임의의 아날로그 폐쇄 루프에서와 마찬가지로, 게인 대역폭은 안정화를 위해 제어되어야 한다.
도 12는 특정 공통 모드 전압 VCM에 머무르는데 필요한, 도 10에 도시된 회로의 풀 업 저항 대 공급 전압의 성능을 예시한 그래프이다. 라인 A는 VCM을 정격 1.25volts로 유지하기 위해 임의의 VDD전원에 필요한 RPU저항을 나타낸다. 라인 B는 VCM을 최소 1.125volts 이상으로 유지하기 위해 필요한 RPU저항의 한계를 나타낸다. 도 10의 증폭기는 증폭기의 출력 전압이 그의 최하 출력 전압에 도달할 때까지 라인 A 상의 RPU값을 유지할 것이다. 대략 1.6volts 이하의 전원 값들에 대해서는, 매우 낮은 풀 업 저항 RPU이 필요하다. 그러나, 면적과 비용에 기초한 트랜지스터들에 대한 실용적인 최소 저항이 있다. 풀 업 저항(예를 들어 도 10의 트랜지스터들 P3과 P4)의 PVT에 대한 최소 저항에 일단 도달하면, VCM이 감소할 것이다.따라서, 도 12에 도시된 예에서, 라인 C는 트랜지스터 P5가 약 1.6volts에서 포화되기 시작하여 약 30ohms의 최소값에 도달할 때 저항 RPU를 나타낸다. 이것은 VCM이 그의 최소값 1.125volts에 도달하기 전에 전원 전압 VDD가 1.4volts로 낮아지게 해준다.
도 13에는, 도 11에 도시된 것과 유사한 구동기 회로(1300)가 예시된다. 풀 업 저항 RPU는 여전히 증폭기의 출력 전압에 의해 제어된다. 본 발명에 따른 이 실시예에서, 구동기를 통한 전류는 구동기의 동작 범위를 더 넓히기 위해서도 조정된다. 도 11의 구동기 회로에서와 마찬가지로, 트랜지스터 P1'과 P2'은 스위치들, 고정된 풀 업 저항들 Rc로서 기능하는 데 반해, 트랜지스터 P5'는 가변 풀 업 저항 Rv로서 기능한다. 전체 풀 업 저항 RPU는 Rv+Rc로 주어진다. 증폭기는 실제(출력) 공통 모드 전압 VCM과 타겟 공통 모드 전압(타겟 VCM)을 입력으로서 수신하고, P5'의 게이트를 바이어스하는 기능을 하는 출력 전압을 제공함으로써, 그의 유효 임피던스 Rv를 증가시키거나 감소시킨다. 전류 IT는 도 5 및 도 9에 도시된 바와 같이, Ic와 Iv로 분할된다. Iv 레그에 전류를 설정하는 트랜지스터 N4에는 트랜지스터 N3이 직렬로 연결된다. 증폭기 출력 전압은 트랜지스터 N3을 구동한다.
증폭기의 출력 전압이 접지 부근의 그의 최저 출력 전압에 가까워질 때, P1'의 저항 Rv는 그의 최소값(최대 게이트 대 소스 전압)에 가까워지게 된다. 그와 동시에, 트랜지스터 N3의 게이트 전압이 더 낮아지고 그의 소스 전압이 더 낮아진다. 트랜지스터 N4를 가로지른 전압이 N4의 VDS(포화)보다 낮게 떨어지면, 트랜지스터 N4는 포화 상태로부터 빠져나오고 N4를 통한 전류 Iv는 감소한다. 전류 Iv가 감소함에 따라, VCM은 상승하는 경향이 있는데, 이것은 증폭기의 출력 전압의 강하와 함께 저항 RPU가 강하함에 따라 VCM을 크게 유지한다. 증폭기 출력 전압이 트랜지스터 N3의 임계값보다 아래로 강하할 때 전류 Iv는 제로로 되어, 최소 구동기 전류 Ic를 남길 것이다.
도 14는 도 13에 도시된 회로에 대하여, 풀 업 저항 RPU와 구동기 전류 IT대 전원 전압 성능의 효과들을 예시한 그래프이다. 라인 A는 공통 모드 전압 VCM을 정격 1.25volts로 유지하기 위해 임의의 VDD전원에 필요한 RPU저항을 나타내고, 도 12에서와 동일하다. 라인 B는 최소 구동기 전류 Ic로써 공통 모드 전압 VCM을 최소 1.125volts 이상으로 유지하기 위해 필요한 RPU저항의 한계를 나타낸다. 도 10의 증폭기는 증폭기의 출력 전압이 그의 최저 출력 전압에 가까이 도달할 때까지 라인 A 상의 RPU값을 유지할 것이다. 이 포인트에서, 구동기 전류는 RPU와 함께 감소하기 시작하여 VCM이 그의 최소값 아래로 강하하지 않도록 돕는다. 최소 RPU저항은 본 예에서 약 50ohms이다. 구동기 전류와 풀 업 저항을 제어하는 이중 방법에 기인하여, 도 13의 트랜지스터들 P1', P2', 및 P5'은 각각 도 11에 도시된 트랜지스터들 P1, P2, 및 P5 보다 크기가 더 작아질 수 있어서, 면적 및 비용을 절감한다.
상술한 예의 구동기 회로들이 다양한 PMOS 및 NMOS 트랜지스터들을 채용하였지만, 다른 타입의 트랜지스터들 혹은 트랜지스터들의 상이한 조합을 이용한 다른 등가 구성이 본 발명을 벗어나지 않고서 채용될 수 있음을 이해해야 한다.
특정 실시예들이 설명되고 첨부 도면들에 도시되었지만, 그러한 실시예들은 단지 예시적인 것일 뿐이며, 본 발명의 범위를 제한하려는 것은 아니고, 다양한 다른 변형들을 당업자가 만들 수 있기 때문에, 본 발명은 상술되고 도시된 특정 구성 및 배열들로만 제한되지 않음을 이해해야 한다. 부가적으로, 본 발명 혹은 그의 일부 특징들을 하드웨어, 프로그램 가능한 디바이스들, 펌웨어, 소프트웨어 혹은 이들의 조합으로 실시하는 것이 가능하다.

Claims (30)

  1. 전압원과,
    한 단이 접지에 결합된 전류원과,
    신호를 구동하는 두 개의 차동 전류 조정 트랜지스터 레그들(legs) - 각각의 레그는 직렬로 결합된 적어도 두 개의 트랜지스터들을 포함하고, 각각의 레그의 한 단은 상기 전압원에 결합되고 각각의 레그의 그밖의 단은 상기 전류원에 결합되고, 각각의 레그의 출력은 상기 두 개의 트랜지스터들이 교차하는 곳에서 측정됨 - 과,
    상기 두 개의 차동 전류 조정 트랜지스터 레그들의 상기 출력에서의 공통 모드 전압을 타겟 공통 모드 전압과 비교하는 전압 증폭기 - 상기 전압 증폭기는 상기 공통 모드 전압을 상기 타겟 공통 모드 전압 레벨에 맞추기 위해 피드백 출력 전압을 제공함 -
    를 포함하는 구동기.
  2. 제1항에 있어서, 상기 전압원은 상기 공통 모드 전압을 약 1.25V로 유지시키면서 2.5V 보다 작은 전압을 제공하는 구동기.
  3. 제1항에 있어서, 상기 전압원은 상기 공통 모드 전압을 약 1.25V로 유지시키면서 1.8V 보다 작거나 이와 동등한 전압을 제공하는 구동기.
  4. 제1항에 있어서, 상기 전압 증폭기의 상기 출력 신호는 상기 전류원을 조정하여 상기 공통 모드 전압을 상기 타겟 공통 모드 전압 레벨에 유지시키도록 기능하는 구동기.
  5. 제1항에 있어서, 상기 전류원은,
    고정 전류를 제공하는 제1 전류원과,
    가변 전류를 제공하는 제2 전류원 - 상기 가변 전류는 상기 공통 모드 전압을 상기 타겟 공통 모드 전압의 레벨에 맞추기 위해 상기 전압 증폭기로부터의 상기 피드백 출력 전압 신호에 따라서 가변됨 -
    을 포함하는 구동기.
  6. 제5항에 있어서, 상기 제2 전류원은 다수의 도전 레그들을 포함하고, 각각의 도전 레그는 소망 전류를 제공하도록 개별적으로 구성가능한(configurable) 구동기.
  7. 제1항에 있어서, 상기 두 개의 차동 전류 조정 트랜지스터 레그들은,
    직렬로 결합된 제1 및 제2 트랜지스터들 - 상기 제1 트랜지스터의 한 단은 상기 전압원에 결합되고 상기 제2 트랜지스터는 상기 전류원에 결합됨 -과,
    직렬로 결합된 제3 및 제4 트랜지스터들 - 상기 제3 트랜지스터의 한 단은 상기 전압원에 결합되고 상기 제4 트랜지스터는 상기 전류원에 결합됨 -
    을 포함하고,
    상기 제1 및 제4 트랜지스터들은 상기 제2 및 제3 트랜지스터들이 비도전성일 때 도전성이고, 상기 제2 및 제3 트랜지스터들은 상기 제1 및 제4 트랜지스터들이 비도전성일 때 도전성인 식으로, 상기 트랜지스터들이 바이어싱되는 구동기.
  8. 제7항에 있어서, 상기 트랜지스터들은 데이터 신호 전압에 의해 바이어싱되는 구동기.
  9. 제1항에 있어서, 상기 전압 증폭기의 상기 출력 신호는 상기 전압원을 조정하여 상기 공통 모드 전압을 상기 타겟 공통 모드 전압 레벨에 유지시키도록 기능하는 구동기.
  10. 제1항에 있어서, 상기 전압 증폭기의 상기 출력 신호는 상기 구동기 저항을 조정하여 상기 공통 모드 전압을 상기 타겟 공통 모드 전압 레벨에 유지시키도록 기능하는 구동기.
  11. 제1항에 있어서, 상기 전압 증폭기의 상기 출력 신호는 상기 구동기 저항 및 구동기 전류를 조정하여 상기 공통 모드 전압을 상기 타겟 공통 모드 전압 레벨에 유지시키도록 기능하는 구동기.
  12. 제1항에 있어서,
    동등한 값을 갖는 두 개의 저항들을 더 포함하고, 각각의 저항의 제1 단은 상기 두 개의 차동 전류 조정 트랜지스터 레그들 중의 하나의 상기 출력에 결합되고, 상기 저항들의 상기 제2 단들은 서로 결합되고, 상기 구동기에 대한 상기 공통 모드 전압은 상기 저항들의 상기 제2 단들이 서로 결합되는 곳에서 측정되는 구동기.
  13. 제1항에 있어서, 상기 전압 증폭기의 출력 전압은, 상기 공통 모드 전압을 상기 타겟 공통 모드 전압 레벨에 맞추기 위해 상기 전압원과 각각의 레그의 상기 출력 사이의 실효 저항을 조정하는 구동기.
  14. 차동 신호 구동기에 있어서,
    전압원을 제공하기 위한 수단과,
    전류원을 제공하기 위한 수단과,
    신호를 구동하는 두 개의 차동 전류 조정 트랜지스터 레그들 - 각각의 레그는 직렬로 결합된 적어도 두 개의 트랜지스터들을 포함하고, 각각의 레그의 한 단은 상기 전압원 수단에 결합되고 각각의 레그의 그 밖의 단은 상기 전류원 수단에 결합되고, 각각의 레그의 출력은 상기 적어도 두 개의 트랜지스터들이 교차하는 곳에서 측정됨 - 과,
    상기 구동기의 공통 모드 전압을 타겟 공통 모드 전압 레벨에 맞추기 위한수단을 포함하는 차동 신호 구동기.
  15. 제14항에 있어서, 상기 구동기의 공통 모드 전압을 조정하는 수단은 상기 공통 모드 전압을 상기 타겟 공통 모드 전압 레벨에 유지하기 위해 상기 전류원 수단을 조절하는 차동 신호 구동기.
  16. 제14항에 있어서, 상기 구동기의 공통 모드 전압을 조정하는 수단은 상기 공통 모드 전압을 상기 타겟 공통 모드 전압 레벨에 유지하기 위해 상기 전압원 수단을 조절하는 차동 신호 구동기.
  17. 제14항에 있어서, 상기 구동기의 공통 모드 전압을 조정하는 수단은 상기 공통 모드 전압을 상기 타겟 공통 모드 전압 레벨에 유지하기 위해 상기 구동기 저항을 조절하는 차동 신호 구동기.
  18. 제14항에 있어서, 상기 구동기의 공통 모드 전압을 조정하는 수단은 상기 공통 모드 전압을 상기 타겟 공통 모드 전압 레벨에 유지하기 위해 상기 구동기 저항 및 구동기 전류를 조절하는 차동 신호 구동기.
  19. 제14항에 있어서, 상기 전압원 수단은 상기 구동기의 공통 모드 전압을 약 1.25V에 유지시키면서 2.5V 보다 작은 전압을 제공하는 차동 신호 구동기.
  20. 제14항에 있어서, 상기 전압원 수단은 상기 구동기의 공통 모드 전압을 약 1.25V에 유지시키면서 1.8V 보다 작거나 이와 동등한 전압을 제공하는 차동 신호 구동기.
  21. 차동 신호 구동기 회로의 공통 모드 전압을 측정하는 단계와,
    상기 구동기의 공통 모드 전압을 타겟 공통 모드 전압 레벨과 비교하는 단계와,
    상기 구동기의 공통 모드 전압을 상기 타겟 공통 모드 전압과 동일한 레벨로 가져가기 위해 상기 구동기의 전체 직류를 조정하는 단계
    를 포함하는 방법.
  22. 제21항에 있어서, 상기 구동기의 전체 직류는 상기 구동기의 실효 저항을 고정값에 유지시키면서 조정되는 방법,
  23. 제21항에 있어서, 상기 구동기의 전체 직류는 증분적으로(incrementally) 조정되는 방법.
  24. 제21항에 있어서,
    상기 구동기의 공통 모드 전압을 상기 타겟 공통 모드 전압과 동일한 레벨로가져가기 위해 상기 구동기의 전체 풀 업(pull-up) 저항을 조정하는 단계
    를 더 포함하는 방법.
  25. 제21항에 있어서, 상기 차동 신호 구동기 회로의 공급 전압은 상기 구동기의 공통 모드 전압을 약 1.25V에 유지시키면서 2.5V 보다 작은 전압인 방법.
  26. 제21항에 있어서, 상기 차동 신호 구동기 회로의 공급 전압은 상기 구동기의 공통 모드 전압을 약 1.25V에 유지시키면서 1.8V를 초과하지 않는 방법.
  27. 차동 신호 구동기의 공통 모드 전압을 측정하는 단계와,
    상기 구동기의 공통 모드 전압을 타겟 공통 모드 전압과 비교하는 단계와,
    상기 구동기의 전체 직류를 고정값에 유지시키면서, 상기 구동기의 공통 모드 전압을 상기 타겟 공통 모드 전압과 실질적으로 동일한 레벨로 가져가기 위해 상기 구동기의 저항을 조정하는 단계
    를 포함하는 방법.
  28. 제27항에 있어서, 상기 구동기의 상기 저항을 조정하는 단계는 상기 구동기와 전압원 사이의 풀 업 저항을 조정하는 단계를 포함하는 방법.
  29. 제27항에 있어서, 상기 차동 신호 구동기의 공급 전압은 상기 구동기의 공통모드 전압을 약 1.25V에 유지시키면서 2.5V 보다 작은 전압인 방법.
  30. 제27항에 있어서, 상기 차동 신호 구동기의 공급 전압은 상기 구동기의 공통 모드 전압을 약 1.25V에 유지시키면서 1.8V 이하인 방법.
KR1020047010510A 2002-01-02 2002-12-31 낮은 공급 전압 차동 신호 구동기 KR100681367B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/039,260 2002-01-02
US10/039,260 US6617888B2 (en) 2002-01-02 2002-01-02 Low supply voltage differential signal driver
PCT/US2002/041744 WO2003058903A1 (en) 2002-01-02 2002-12-31 Low supply voltage differential signal driver

Publications (2)

Publication Number Publication Date
KR20040072699A true KR20040072699A (ko) 2004-08-18
KR100681367B1 KR100681367B1 (ko) 2007-02-12

Family

ID=21904516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047010510A KR100681367B1 (ko) 2002-01-02 2002-12-31 낮은 공급 전압 차동 신호 구동기

Country Status (9)

Country Link
US (1) US6617888B2 (ko)
EP (1) EP1461923B1 (ko)
KR (1) KR100681367B1 (ko)
CN (1) CN1613236A (ko)
AT (1) ATE340464T1 (ko)
AU (1) AU2002361899A1 (ko)
DE (1) DE60214890T2 (ko)
TW (1) TWI279981B (ko)
WO (1) WO2003058903A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100652391B1 (ko) * 2004-12-17 2006-12-01 삼성전자주식회사 저전압 차동 신호 드라이버
KR100672999B1 (ko) * 2005-03-22 2007-01-24 삼성전자주식회사 데이터 송신회로 및 그것의 출력 전압 조정 방법
KR100923364B1 (ko) * 2004-06-30 2009-10-23 인텔 코오퍼레이션 메모리 버스의 신호 구동 디앰퍼시스

Families Citing this family (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822267B1 (en) * 1997-08-20 2004-11-23 Advantest Corporation Signal transmission circuit, CMOS semiconductor device, and circuit board
US7765095B1 (en) 2000-10-26 2010-07-27 Cypress Semiconductor Corporation Conditional branching in an in-circuit emulation system
US8103496B1 (en) 2000-10-26 2012-01-24 Cypress Semicondutor Corporation Breakpoint control in an in-circuit emulation system
US6724220B1 (en) 2000-10-26 2004-04-20 Cyress Semiconductor Corporation Programmable microcontroller architecture (mixed analog/digital)
US8160864B1 (en) 2000-10-26 2012-04-17 Cypress Semiconductor Corporation In-circuit emulator and pod synchronized boot
US8149048B1 (en) 2000-10-26 2012-04-03 Cypress Semiconductor Corporation Apparatus and method for programmable power management in a programmable analog circuit block
US8176296B2 (en) 2000-10-26 2012-05-08 Cypress Semiconductor Corporation Programmable microcontroller architecture
US7406674B1 (en) 2001-10-24 2008-07-29 Cypress Semiconductor Corporation Method and apparatus for generating microcontroller configuration information
US8078970B1 (en) 2001-11-09 2011-12-13 Cypress Semiconductor Corporation Graphical user interface with user-selectable list-box
US8042093B1 (en) 2001-11-15 2011-10-18 Cypress Semiconductor Corporation System providing automatic source code generation for personalization and parameterization of user modules
US7774190B1 (en) 2001-11-19 2010-08-10 Cypress Semiconductor Corporation Sleep and stall in an in-circuit emulation system
US8069405B1 (en) 2001-11-19 2011-11-29 Cypress Semiconductor Corporation User interface for efficiently browsing an electronic document using data-driven tabs
US7770113B1 (en) 2001-11-19 2010-08-03 Cypress Semiconductor Corporation System and method for dynamically generating a configuration datasheet
US6971004B1 (en) 2001-11-19 2005-11-29 Cypress Semiconductor Corp. System and method of dynamically reconfiguring a programmable integrated circuit
US7844437B1 (en) 2001-11-19 2010-11-30 Cypress Semiconductor Corporation System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit
TW531965B (en) * 2001-12-07 2003-05-11 Mediatek Inc Differential charge pump
US8103497B1 (en) 2002-03-28 2012-01-24 Cypress Semiconductor Corporation External interface for event architecture
US7308608B1 (en) 2002-05-01 2007-12-11 Cypress Semiconductor Corporation Reconfigurable testing system and method
US7148699B1 (en) * 2002-06-24 2006-12-12 Rambus Inc. Technique for calibrating electronic devices
US6788116B1 (en) * 2002-07-26 2004-09-07 National Semiconductor Corporation Low voltage differential swing (LVDS) signal driver circuit with low PVT sensitivity
US6888406B2 (en) * 2002-08-12 2005-05-03 Microtune (Texas), L.P. Highly linear variable gain amplifier
US7761845B1 (en) 2002-09-09 2010-07-20 Cypress Semiconductor Corporation Method for parameterizing a user module
JP3976665B2 (ja) * 2002-11-20 2007-09-19 富士通株式会社 バッファ回路装置
JP3792207B2 (ja) * 2003-03-25 2006-07-05 沖電気工業株式会社 電流駆動型差動ドライバ及び電流駆動型差動ドライバを用いたデータ送信方法
US7068077B1 (en) 2003-04-17 2006-06-27 Cypress Semiconductor Corporation LVDS output driver having low supply voltage capability
US7301370B1 (en) 2003-05-22 2007-11-27 Cypress Semiconductor Corporation High-speed differential logic to CMOS translator architecture with low data-dependent jitter and duty cycle distortion
US7183813B2 (en) * 2003-11-11 2007-02-27 Stmicroelectronics Pvt. Ltd. Differential signaling driver
US20050168275A1 (en) * 2003-12-22 2005-08-04 Hector Torres Common mode feedback in high speed differential output circuits
JP2005244276A (ja) * 2004-02-24 2005-09-08 Oki Electric Ind Co Ltd 差動増幅回路
US7295049B1 (en) 2004-03-25 2007-11-13 Cypress Semiconductor Corporation Method and circuit for rapid alignment of signals
US20050258869A1 (en) * 2004-05-24 2005-11-24 Nokia Corporation Balanced line output stage circuit providing reduced electromagnetic interference
KR100559378B1 (ko) 2004-07-02 2006-03-10 삼성전자주식회사 동작 주파수에 따라 소모 전류를 제어하는 저전압 차동신호 방식 수신 장치 및 그 동작 방법
EP1766907B1 (en) 2004-07-07 2008-11-19 Nxp B.V. Apparatus for receiving a differential signal using a differential amplifier
US8069436B2 (en) 2004-08-13 2011-11-29 Cypress Semiconductor Corporation Providing hardware independence to automate code generation of processing device firmware
US8286125B2 (en) 2004-08-13 2012-10-09 Cypress Semiconductor Corporation Model for a hardware device-independent method of defining embedded firmware for programmable systems
US7279953B2 (en) * 2004-09-21 2007-10-09 Analog Devices, Inc. Current switch and method of driving the same
US7342420B2 (en) * 2004-09-24 2008-03-11 Integrated Device Technology, Inc. Low power output driver
US7268623B2 (en) * 2004-12-10 2007-09-11 Electronics And Telecommunications Research Institute Low voltage differential signal driver circuit and method for controlling the same
US7535258B1 (en) 2004-12-15 2009-05-19 Lattice Semiconductor Corporation Programmable current output and common-mode voltage buffer
CN1805285B (zh) * 2005-01-14 2013-03-13 凌阳科技股份有限公司 高电源噪声抑制比的低电压振幅差动信号驱动器
US7332976B1 (en) 2005-02-04 2008-02-19 Cypress Semiconductor Corporation Poly-phase frequency synthesis oscillator
US7400183B1 (en) * 2005-05-05 2008-07-15 Cypress Semiconductor Corporation Voltage controlled oscillator delay cell and method
KR100630625B1 (ko) * 2005-05-31 2006-10-02 삼성전자주식회사 저전압 차동 신호 수신기 및 이를 구비하는 저전압 차동신호 인터페이스 시스템
KR100691378B1 (ko) * 2005-06-21 2007-03-09 삼성전자주식회사 저전압 차동 신호용 송신기와 그를 이용한 반이중 송수신기
US8089461B2 (en) 2005-06-23 2012-01-03 Cypress Semiconductor Corporation Touch wake for electronic devices
GB2428148A (en) * 2005-07-07 2007-01-17 Agilent Technologies Inc A PVT bias current stabilisation circuit for an AGC amplifier
KR100643606B1 (ko) * 2005-08-12 2006-11-10 삼성전자주식회사 저전압 차동 신호 송신기의 프리앰퍼시스 장치 및 방법
US8085067B1 (en) 2005-12-21 2011-12-27 Cypress Semiconductor Corporation Differential-to-single ended signal converter circuit and method
US7514972B2 (en) * 2006-01-27 2009-04-07 Honeywell International, Inc. Differential charge pump with open loop common mode
US8067948B2 (en) 2006-03-27 2011-11-29 Cypress Semiconductor Corporation Input/output multiplexer bus
US7466174B2 (en) 2006-03-31 2008-12-16 Intel Corporation Fast lock scheme for phase locked loops and delay locked loops
US7348805B2 (en) * 2006-05-02 2008-03-25 International Business Machines Corporation Chip-to-chip digital transmission circuit delivering power over signal lines
US20080136464A1 (en) * 2006-12-06 2008-06-12 Electronics And Telecommunications Research Institute Method of fabricating bipolar transistors and high-speed lvds driver with the bipolar transistors
US7589559B2 (en) * 2006-12-20 2009-09-15 Silicon Image, Inc. Current mode circuitry to modulate a common mode voltage
US8040266B2 (en) 2007-04-17 2011-10-18 Cypress Semiconductor Corporation Programmable sigma-delta analog-to-digital converter
US7737724B2 (en) 2007-04-17 2010-06-15 Cypress Semiconductor Corporation Universal digital block interconnection and channel routing
US8130025B2 (en) 2007-04-17 2012-03-06 Cypress Semiconductor Corporation Numerical band gap
US8092083B2 (en) 2007-04-17 2012-01-10 Cypress Semiconductor Corporation Temperature sensor with digital bandgap
US9564902B2 (en) 2007-04-17 2017-02-07 Cypress Semiconductor Corporation Dynamically configurable and re-configurable data path
US8516025B2 (en) 2007-04-17 2013-08-20 Cypress Semiconductor Corporation Clock driven dynamic datapath chaining
US8026739B2 (en) 2007-04-17 2011-09-27 Cypress Semiconductor Corporation System level interconnect with programmable switching
US9720805B1 (en) 2007-04-25 2017-08-01 Cypress Semiconductor Corporation System and method for controlling a target device
US8266575B1 (en) 2007-04-25 2012-09-11 Cypress Semiconductor Corporation Systems and methods for dynamically reconfiguring a programmable system on a chip
US8065653B1 (en) 2007-04-25 2011-11-22 Cypress Semiconductor Corporation Configuration of programmable IC design elements
US7642851B2 (en) * 2007-06-25 2010-01-05 Metalink Ltd. Variable gain amplifier insensitive to process voltage and temperature variations
US8049569B1 (en) 2007-09-05 2011-11-01 Cypress Semiconductor Corporation Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes
US7936180B2 (en) * 2008-02-01 2011-05-03 Mediatek Inc. Serial link transmitter
CN101515907B (zh) * 2008-02-22 2012-04-25 华邦电子股份有限公司 低电压差动信号接收器电路
CN101394377B (zh) * 2008-09-24 2011-06-08 硅谷数模半导体（北京）有限公司 预加重装置和低压差分信号发射器
US8106684B2 (en) * 2008-09-24 2012-01-31 Sony Corporation High-speed low-voltage differential signaling system
US7906994B2 (en) * 2009-02-24 2011-03-15 Standard Microsystems Corporation Fast common mode feedback control for differential driver
US7924056B2 (en) * 2009-03-13 2011-04-12 Arm Limited Low voltage differential signalling driver
US9448964B2 (en) 2009-05-04 2016-09-20 Cypress Semiconductor Corporation Autonomous control in a programmable system
US7944252B1 (en) * 2009-11-05 2011-05-17 Texas Instruments Incorporated High performance LVDS driver for scalable supply
JP5581913B2 (ja) * 2010-09-06 2014-09-03 ソニー株式会社 ドライバアンプ回路および通信システム
US8222918B1 (en) * 2010-09-21 2012-07-17 Xilinx, Inc. Output driver and method of operating the same
US8368432B2 (en) * 2010-11-12 2013-02-05 Nxp B.V. Interference-tolerant communication circuit
US8368426B2 (en) * 2011-02-24 2013-02-05 Via Technologies, Inc. Low voltage differential signal driving circuit and digital signal transmitter
JP2012253404A (ja) * 2011-05-31 2012-12-20 Renesas Electronics Corp 半導体装置
US8836374B2 (en) * 2011-06-24 2014-09-16 Broadcom Corporation High performance pre-mixer buffer in wireless communications systems
US8760198B2 (en) * 2011-12-27 2014-06-24 Broadcom Corporation Low voltage line driver
CN102624656B (zh) * 2012-02-29 2014-11-05 华为技术有限公司 低压差分信号发送器
US8941405B2 (en) * 2012-08-03 2015-01-27 International Business Machines Corporation FET pair based physically unclonable function (PUF) circuit with a constant common mode voltage
CN104111681B (zh) * 2013-04-22 2016-04-13 上海华虹宏力半导体制造有限公司 低压差分信号驱动器
US8816726B1 (en) * 2013-05-07 2014-08-26 Via Technologies, Inc. Differential signaling driver
US8786324B1 (en) * 2013-05-13 2014-07-22 Via Technologies, Inc. Mixed voltage driving circuit
CN104283546A (zh) * 2013-07-02 2015-01-14 西安电子科技大学 一种低压差分信号驱动器
CN103983856B (zh) * 2014-05-09 2017-03-01 京东方科技集团股份有限公司 一种低压差分信号接口匹配电阻自动检测设备及方法
US9490805B2 (en) 2014-09-02 2016-11-08 Integrated Device Technology, Inc. Low power driver with programmable output impedance
US9419588B1 (en) 2015-02-21 2016-08-16 Integrated Device Technology, Inc. Output driver having output impedance adaptable to supply voltage and method of use
US9407268B1 (en) * 2015-04-29 2016-08-02 Integrated Device Technology, Inc. Low voltage differential signaling (LVDS) driver with differential output signal amplitude regulation
US20170187399A1 (en) * 2015-12-29 2017-06-29 Freescale Semiconductor, Inc. Transmitter output driver circuits for high data rate applications, and methods of their operation
CN105577164B (zh) * 2016-01-20 2018-05-08 北京时代民芯科技有限公司 一种适用于宇航用fpga的抗单粒子瞬态差分驱动器
US10090815B2 (en) * 2016-09-08 2018-10-02 STMicroelectronics International N.V Common-mode feedback for differential amplifier
JP2020521377A (ja) * 2017-05-18 2020-07-16 アバネラ コーポレイションＡｖｎｅｒａ Ｃｏｒｐｏｒａｔｉｏｎ インバータに基づいた差動増幅器
CN110073615B (zh) * 2017-05-27 2020-11-06 华为技术有限公司 信号均值检测方法、装置和系统
EP3514952B1 (en) * 2018-01-19 2022-03-30 Socionext Inc. Comparator circuitry
CN109327217A (zh) * 2018-11-21 2019-02-12 灿芯半导体(上海)有限公司 一种lvds发送电路
TWI756531B (zh) 2019-04-09 2022-03-01 瑞昱半導體股份有限公司 傳送器、接收器及混合式傳送接收器
CN110113071A (zh) * 2019-04-29 2019-08-09 天津大学 一种基于自适应电流调节方法的低功耗lvds电路
CN110855274B (zh) * 2019-10-23 2024-05-14 广西师范大学 一种低失调轨对轨动态锁存比较器
TWI781869B (zh) * 2022-01-05 2022-10-21 大陸商星宸科技股份有限公司 具有電壓保護的後置驅動器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4105942A (en) * 1976-12-14 1978-08-08 Motorola, Inc. Differential amplifier circuit having common mode compensation
US5339067A (en) * 1993-05-07 1994-08-16 Crystal Semiconductor Corporation Integrated voltage divider and circuit employing an integrated voltage divider
SG68589A1 (en) * 1995-09-27 1999-11-16 At & T Corp Differential amplifier circuit for use in a read channel for a magnetic recording system
US5767698A (en) 1996-06-06 1998-06-16 International Business Machines Corporation High speed differential output driver with common reference
DE19654221B4 (de) 1996-12-23 2005-11-24 Telefonaktiebolaget Lm Ericsson (Publ) Leitungsanschlußschaltkreis
US5856757A (en) * 1997-06-11 1999-01-05 Philips Electronics North America Corporation gm-C cell with two stage common mode control and current boost
US5933056A (en) * 1997-07-15 1999-08-03 Exar Corporation Single pole current mode common-mode feedback circuit
US5939904A (en) * 1998-02-19 1999-08-17 Lucent Technologies, Inc. Method and apparatus for controlling the common-mode output voltage of a differential buffer
US6166563A (en) 1999-04-26 2000-12-26 Intel Corporation Method and apparatus for dual mode output buffer impedance compensation
US6329843B1 (en) 1999-10-14 2001-12-11 Matsushita Electric Industrial Co., Ltd. Output driver with current compensation circuit for variation of common mode voltage
US6414557B1 (en) * 2000-02-17 2002-07-02 Broadcom Corporation High noise rejection voltage-controlled ring oscillator architecture
US6369621B1 (en) * 2001-03-29 2002-04-09 Texas Instruments Incorporated Voltage/current mode TIA/EIA-644 compliant fast LVDS driver with output current limit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100923364B1 (ko) * 2004-06-30 2009-10-23 인텔 코오퍼레이션 메모리 버스의 신호 구동 디앰퍼시스
KR100652391B1 (ko) * 2004-12-17 2006-12-01 삼성전자주식회사 저전압 차동 신호 드라이버
KR100672999B1 (ko) * 2005-03-22 2007-01-24 삼성전자주식회사 데이터 송신회로 및 그것의 출력 전압 조정 방법
US7499677B2 (en) 2005-03-22 2009-03-03 Samsung Electronics Co., Ltd. Low voltage differential signaling transceiver

Also Published As

Publication number Publication date
TW200304275A (en) 2003-09-16
AU2002361899A1 (en) 2003-07-24
EP1461923B1 (en) 2006-09-20
DE60214890T2 (de) 2007-04-26
EP1461923A1 (en) 2004-09-29
ATE340464T1 (de) 2006-10-15
DE60214890D1 (de) 2006-11-02
TWI279981B (en) 2007-04-21
KR100681367B1 (ko) 2007-02-12
CN1613236A (zh) 2005-05-04
US6617888B2 (en) 2003-09-09
WO2003058903A1 (en) 2003-07-17
US20030122593A1 (en) 2003-07-03

Similar Documents

Publication Publication Date Title
KR100681367B1 (ko) 낮은 공급 전압 차동 신호 구동기
US6288564B1 (en) Line receiver circuit with line termination impedance
US7679420B1 (en) Slew rate controlled level shifter with reduced quiescent current
US6683482B2 (en) Slew rate control of output drivers using PVT controlled edge rates and delays
US5939904A (en) Method and apparatus for controlling the common-mode output voltage of a differential buffer
US7012450B1 (en) Transmitter for low voltage differential signaling
US6252435B1 (en) Complementary differential amplifier with resistive loads for wide common-mode input range
KR102279089B1 (ko) 전압-모드 드라이버에 대한 임피던스 및 스윙 제어
US6664814B1 (en) Output driver for an integrated circuit
JP3593120B2 (ja) ドライバ回路
US5889415A (en) Internal voltage referenced output driver
US6417708B1 (en) Resistively-loaded current-mode output buffer with slew rate control
US7609734B2 (en) Switched gate current driver
US6411159B1 (en) Circuit for controlling current levels in differential logic circuitry
US7218169B2 (en) Reference compensation circuit
US7501873B2 (en) Digitally controlled threshold adjustment circuit
JP4998020B2 (ja) 出力レベル安定化回路及びそれを用いたｃｍｌ回路
JP2005303830A (ja) 差動出力回路
US6940353B2 (en) High frequency power amplifier
US9698787B1 (en) Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use
US6828831B1 (en) Circuit for controlling field effect device transconductance
US11031916B2 (en) Circuit with wide range input common mode voltage operation
US8315588B2 (en) Resistive voltage-down regulator for integrated circuit receivers
KR20040084511A (ko) 전압 다운 컨버터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130219

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140203

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee