CN101515907B - 低电压差动信号接收器电路 - Google Patents

Abstract

本发明提供一种低电压差动信号接收器电路，该低电压差动信号接收器电路包含一对差动输入晶体管、一对控制晶体管、一电流镜负载电路、一第一回馈反向器和一第二回馈反向器。该第一回馈反向器、该第二回馈反向器和该对控制晶体管形成一负回馈路径。该第一回馈反向器的输入电压值的改变被抑制住，而其值会被控制在该第一回馈反向器的临限电压附近。

Description

低电压差动信号接收器电路

技术领域

本发明是关于一低电压差动信号(LVDS)接收器电路，且更明确地说，是关于一具有简单结构却能得到大电压增益的低电压差动信号接收器电路。

背景技术

LVDS的技术一般用来提供低功率和低电压至其他高速的输出入接口，特别是应用于点对点传输，例如数据和通信网络内的网络设备。一般惯例LVDS是装备于集成电路内以克服前一级输出入接口电路的缺陷。当LVDS接收器的差动输入电压很小(大约100mV至200mV)，而输入信号的切换速度很高时(大约400MHz)，在LVDS接收器的制作上须考虑下列问题。第一，该电路须有足够的电压增益。第二，该电路须将一差动输出电压转换成一单一输出电压。第三，该电路须将一单一输出电压转换成一标准的逻辑位准。第四，该放大器电路须较简单以达成高的切换速度。第五，为了兼容于大范围输入和供应电压，该放大器电路的输入须有较大的动态范围。第六，为了用标准互补金氧半导体(CMOS)制程实现这颗电路，该电路须足够健壮以容忍制程变异，且不须任何特殊制程，如低临限电压晶体管或高阻抗多晶硅的制程。

如图1所示，美国专利US6,788,142揭示一大输入范围的放大器电路10，其包含一放大器前级11和一电流模式逻辑级12。VDD1是一2.5伏特的输出入接口电压，VDD2是用于数字核心电路的一1.2伏特的核心电压，而Vcm被理想地设定为VDD1的一半。虽然该先前技术电路10满足LVDS接收器的第一要求，其无法满足其他要求，特别是第二项的要求。

如图2所示，美国专利US6,512,400揭示一比较器20，其包含一差动放大器21和一输出反向放大器22。虽然该先前技术比较器20满足LVDS接收器的第二要求，其需要一额外偏压VBB，其在各种输入电压和制程变异下将不容易达成。

美国专利US5,764,086揭示一具有一大共模范围和一大电压增益的电路，然其太复杂以至于无法实现，而其速度也太慢。Y.Takai和其他人在NEC Corp.ISSCC99 WP24.5，418至419页所发表的＂A 250Mb/s/pin 1Gb Doudle Data RateSDRAM with a Bi-Directional Delay and an Inter-Bank Shared RedundancyScheme＂中，揭示一电路，其具有一大共模范围且不须任何参考电压，但其增益和速度仍然不够好。

虽然可以结合这两电路以实现一LVDS接收器，但其将会太复杂以至于其速度、稳定度和动态范围都无法满足LVDS接收器的要求。

发明内容

本发明的一实施例的LVDS接收器电路，包含一对差动输入晶体管、一对控制晶体管、一电流镜负载电路、一第一回馈反向器和一第二回馈反向器。该对差动输入晶体管有一对栅极以接收差动输入电压。该对控制晶体管至少有一对端点连接至该对差动输入晶体管的一对端点。该电流镜负载电路有一对端点连接至该对差动输入晶体管和该对控制晶体管的一对共享端点。该电流镜负载电路的参考电流输入端连接至该对共享端点的一第一共享端点。该电流镜负载电路的电压输出端连接至该对共享端点的一第二共享端点。该差动输入电压的一第一输入电压供应至该对差动输入晶体管的一第一输入晶体管的栅极，而该差动输入电压的一第二输入电压供应至该对差动输入晶体管的一第二输入晶体管的栅极。该第一输入晶体管连接至该对共享端点的该第一共享端点，而该第二输入晶体管连接至该对共享端点的该第二共享端点。该第一回馈反向器有一栅极端点和一输出端点，其中该栅极端点连接至该第二共享端点，而该输出端点连接至连接该第一共享端点的控制晶体管的栅极端点。该第二回馈反向器有一栅极端点和一输出端点，其中该栅极端点连接至该第一回馈反向器的输出端点，而该输出端点连接至连接该第二共享端点的控制晶体管的栅极端点。

本发明的另一实施例的LVDS接收器电路，包含一对差动输入晶体管、一电流镜负载电路、一第一回馈反向器和一第二回馈反向器。该对差动输入晶体管有一对栅极以接收差动输入电压。该电流镜负载电路有一对端点连接至该对差动输入晶体管的一对端点。该电流镜负载电路的参考电流输入端连接至一对共享端点的一第一共享端点。该电流镜负载电路的电压输出端连接至该对共享端点的一第二共享端点。该差动输入电压的一第一输入电压供应至该对差动输入晶体管的一第一输入晶体管的栅极，而该差动输入电压的一第二输入电压供应至该对差动输入晶体管的一第二输入晶体管的栅极。该第一输入晶体管连接至该对共享端点的该第一共享端点，而该第二输入晶体管连接至该对共享端点的该第二共享端点。该第一回馈反向器有一栅极端点和一输出端点，其中该栅极端点连接至该对共享端点的该第二共享端点。该第二回馈反向器有一栅极端点和一输出端点，其中该栅极端点连接至该第一回馈反向器的输出端点，而该输出端点连接至该对共享端点的该第一共享端点。

本发明的另一实施例的LVDS接收器电路，包含一对差动输入晶体管、一电流镜负载电路、一回馈缓冲器和一回馈反向器。该对差动输入晶体管有一对栅极以接收差动输入电压。该电流镜负载电路有一对端点连接至该对差动输入晶体管的一对端点。该电流镜负载电路的参考电流输入端连接至一对共享端点的一第一共享端点。该电流镜负载电路的电压输出端连接至该对共享端点的一第二共享端点。该差动输入电压的一第一输入电压供应至该对差动输入晶体管的一第一输入晶体管的栅极，而该差动输入电压的一第二输入电压供应至该对差动输入晶体管的一第二输入晶体管的栅极。该第一输入晶体管连接至该对共享端点的该第一共享端点，而该第二输入晶体管连接至该对共享端点的该第二共享端点。该回馈缓冲器有一栅极端点和一输出端点，其中该栅极端点连接至该对共享端点的该第二共享端点。该回馈反向器有一栅极端点和一输出端点，其中该栅极端点连接至该回馈缓冲器的输出端点，而该输出端点连接至该对共享端点的该第二共享端点。

本发明的另一实施例的LVDS接收器电路，包含一对输入反向器、一电流镜负载电路、一第一缓冲器反向器和一第一回馈反向器。该对输入反向器和该电流镜负载电路连接至一对共享端点。该对输入反向器包含一对输入端用来接收差动输入电压。该电流镜负载电路的参考电流输入端连接至该对共享端点的一第一共享端点。该电流镜负载电路的电压输出端连接至该对共享端点的一第二共享端点。该差动输入电压的一第一输入电压供应至该对输入反向器的一第一输入反向器，而该差动输入电压的一第二输入电压供应至该对输入反向器的一第二输入反向器。该第一输入反向器的输出端连接至该对共享端点的该第一共享端点，而该第二输入反向器的输出端连接至该对共享端点的该第二共享端点。该第一回馈反向器的输入端连接至该第一缓冲器反向器的输出端，而该第一回馈反向器的输出端连接至该对共享端点的该第二共享端点。

本发明的另一实施例的LVDS接收器电路，包含一对输入反向器、一电流镜负载电路、一第一缓冲器反向器、一第二缓冲器反向器和一回馈反向器。该对输入反向器和该电流镜负载电路连接至一对共享端点。该对输入反向器包含一对输入端用来接收差动输入电压。该电流镜负载电路的参考电流输入端连接至该对共享端点的一第一共享端点。该电流镜负载电路的电压输出端连接至该对共享端点的一第二共享端点。该差动输入电压的一第一输入电压供应至该对输入反向器的一第一输入反向器，而该差动输入电压的一第二输入电压供应至该对输入反向器的一第二输入反向器。该第一输入反向器的输出端连接至该对共享端点的该第一共享端点，而该第二输入反向器的输出端连接至该对共享端点的该第二共享端点。该第一缓冲器反向器连接至该第二共享端点。该第二缓冲器反向器的输入端连接至该第一缓冲器反向器的输出端。该回馈反向器的输入端连接至该第二缓冲器反向器的输出，而该回馈反向器的输出端连接至该第二共享端点。

附图说明

图1显示一先前技术的电路；

图2显示另一先前技术的电路；

图3显示本发明的第一实施例的LVDS接收器电路；

图4显示本发明的第二实施例的LVDS接收器电路；

图5显示本发明的第三实施例的LVDS接收器电路；

图6显示本发明的第四实施例的LVDS接收器电路；

图7显示本发明的第五实施例的LVDS接收器电路；

图8显示本发明的第六实施例的LVDS接收器电路；及

图9显示本发明的第七实施例的LVDS接收器电路。

附图标号：

10放大器电路           11放大器前级

12电流模式逻辑级       20比较器电路

21差动放大器           22输出反向法大器

30、70LVDS接收器电路

31差动输入晶体管       32控制晶体管

33电流镜负载电路       34-36反向器

41-43反向器            51-55反向器

71-77反向器            44、52、78缓冲器

M1-M15晶体管           MP1-MP13晶体管

MN1-MN13晶体管         R1、R2电阻

N1-N8端点

具体实施方式

图3显示本发明的第一实施例的LVDS接收器电路，该LVDS接收器电路30包含一对差动输入晶体管31、一对控制晶体管32、一电流镜负载电路33、一第一回馈反向器34和一第二回馈反向器35。该差动输入晶体管31包含一第一输入晶体管M1和一第二输入晶体管M2，其栅极用来接收一差动输入电压。该控制晶体管32包含一第一控制晶体管M5和一第二控制晶体管M6，并与该差动输入晶体管31并联。该电流镜负载电路33包含晶体管M3和M4，包含一对端点N1和N2连接至该差动输入晶体管31和该控制晶体管32的一对共享端点。该电流镜负载电路33具有一参考电流输入端N1和一电压输出端N2。该参考电流输入端连接至该对共享端点的一第一共享端点。该电压输出端连接至该对共享端点的一第二共享端点。该电流镜负载电路33将流经该晶体管M3和M4的差动电流转换为一单一输出电压于该输出端点N2。较佳地来说，该差动输入晶体管31的该对漏极端点和该控制晶体管32的该对漏极端点可连接至该电流镜负载电路33的该对漏极端点。该第一回馈反向器34用来放大输出该点N2的驱动能力，包含一输入端点和一输出端点，其中该输入端点连接至该第二共享端点N2，而该输出端点N3连接至该第一控制晶体管M5的栅极端点。该第二回馈反向器35有一输入端点和一输出端点，其中该输入端点连接至该第一回馈反向器34的输出端点N3，而该输出端点N4连接至该第二控制晶体管M6的栅极端点。通过以上连接，该第一回馈反向器34和该第二回馈反向器35会和该控制晶体管32形成一负回馈路径。通过该负回馈路径，该第二共享端点N2的电压值改变将会被抑制住，而其值会被控制在该第一回馈反向器34的临限电压附近。此外，还可加上一输出反向器36至该第二回馈反向器35。在断电模式的应用时，可加入晶体管M7和M8，其皆由一断电控制信号CEN所控制。晶体管M7连接电源VDD至该差动输入晶体管31和该控制晶体管32相对于该电流镜负载电路33的另一对端点，而在断电模式时该晶体管M8企图将该第二共享端点N2接地。当断电控制信号CEN启动时，该晶体管M7被关闭而该晶体管M8被致能，则该第二共享端点N2被下拉至接地位准。因此该第三反向器36的输出在断电模式时会维持在逻辑高位。

图4显示本发明的第二实施例的LVDS接收器电路，该实施例在结构上相似于第一实施例，但在回馈路径上有所改变。一第二回馈反向器41有一栅极端点和一输出端点，其中该栅极端点连接至该第一回馈反向器34的输出端点N3，而该输出端点连接至该差动输入晶体管31和该电流镜负载电路33的该第一共享端点N1。该第一回馈反向器34和该第二回馈反向器41形成一负回馈路径，其抑制该端点N1的电压改变。由于该端点N2和该端点N1在该电流镜负载电路33上彼此在相反端，因此该端点N2的电压改变也被抑制住，而该端点N2的电压被控制在该第一回馈反向器34的临限电压附近。此外，还可加入一包含反向器42和43的缓冲器44，其连接至该第一回馈反向器34以输出输出信号Vout。

图5显示本发明的第三实施例的LVDS接收器电路，该实施例在结构上相似于第二实施例，但在回馈路径上有所改变。一回馈反向器51有一输入端点和一输出端点，其中该输入端点连接至一包含反向器53和54的回馈缓冲器52的输出端点N4，而该输出端点连接至差动输入晶体管31和该电流镜负载电路33的该第二共享端点N2。该回馈缓冲器52和该回馈反向器51形成一负回馈路径，其抑制该端点N2的电压改变，其值被控制在该反向器53的临限电压附近。此外，还可加入一连接至该回馈缓冲器52的反向器55。

图6显示本发明的第四实施例的LVDS接收器电路，该实施例在结构上相似于第一实施例，但在下拉(pull-down)电路上有所改变。晶体管M7和M15分别连接供应电源VDD和VDDA至该差动输入晶体管31和该控制晶体管32。该二供应电源不须相同。当该差动输入晶体管31和该控制晶体管32工作在不同的电压范围时，如果VDD不等于VDDA，该两对晶体管的电压增益皆会改进。此外，由于该两对晶体管的噪声被该晶体管M7和M15隔离，其信噪比(SN ratio)也会改进。另外，在断电模式中，当断电控制信号CEN启动时，该晶体管M7和M15被关闭而该晶体管M8被致能，则该端点N2被下拉至接地位准。因此该第三反向器36的输出在断电模式时会维持在逻辑高位。

图7显示本发明的第五实施例的LVDS接收器电路。该LVDS接收器电路70包含一对反向器的一正端输入反向器71、该对反向器的一负端输入反向器72、一电流镜电路75、一第一回馈反向器73、一第二回馈反向器74、一第一缓冲器反向器76、一第二缓冲器反向器77和一缓冲器78。该对反向器将差动输入电压转换成差动输入电流至该共享端点N1和N2。该电流镜电路75包含晶体管MN3、MP3、MN4和MP4，并经由该共享端点N1和N2耦合至该对反向器。该第二共享端点N2的作用为该电流镜电路75的单端输出，其驱动该第一缓冲器反向器76。在一个接一个的连续驱动下，该第一缓冲器反向器76驱动该第二缓冲器反向器77，该第二缓冲器反向器77驱动该缓冲器78。该第一缓冲器反向器76的输出端点N6耦合至该第一回馈反向器73的输入，而该第一回馈反向器73的输出耦合至该第一共享端点N1。该第二缓冲器反向器77的输出端点N7耦合至该第二回馈反向器74的输入，而该第二回馈反向器74的输出耦合至该第二共享端点N2。通过以上连接，该第一回馈反向器73和该第二回馈反向器74会跟分别和该第一缓冲器反向器76和该第二缓冲器反向器77形成负回馈路径。通过该负回馈路径，端点N1和N2的电压值改变将会被抑制住，而端点N2的电压值会被控制在第一缓冲器反向器76的临限电压附近，该实施例70的电路的敏感度和速度也因此改进。此外，也可将该对反向器的驱动电流设计为大于该第一回馈反向器73和该第二回馈反向器74的驱动电流。如此，该差动放大器的逻辑状态将不会改变且负回馈也不会产生任何震荡。在断电模式的应用时，可加入晶体管MP7、和MP8、MP9和MN8，其皆由一断电控制信号CEN所控制。该晶体管MP7连接电源AVDD至该对反向器的晶体管MP1和MP2，该晶体管MP8连接电源VDD至该电流镜电路75的晶体管MP3和MP4，该晶体管MP9连接电源VDD至该第一回馈反向器73和该第二回馈反向器74的晶体管MP5和MP6，而在断电模式时该晶体管MN8企图将端点N2接地。当断电控制信号CEN启动时，晶体管MP7、和MP8和MP9被关闭而晶体管MN8被致能，则端点N2被下拉至接地位准。因此缓冲器78的输出在断电模式时会维持在逻辑低位。应用于该对反向器的供应电压AVDD和电源VDD不须相同。一般惯例该对反向器会操作在一高电压，因此输入电压INP和INN可能超过供应电压AVDD。

图8显示本发明的第六实施例的LVDS接收器电路，图8和图7的差别在于该第二回馈反向器74被移除。因此，比较起图7的电路，图8的该端点N2具有一较波动的电压，因此该电路的切换速度比图7的电路慢。然而，由于该端点N1的负回馈降低电压的波动，该端点N2的电压值会被控制在该第一缓冲器反向器76的临限电压附近。

图9显示本发明的第七实施例的LVDS接收器电路，图9和图7的差别在于该第一回馈反向器73被移除。因此，比较起图7的电路，图9的该端点N1具有一较波动的电压，因此该电路的切换速度比图7的电路慢。然而，由于该端点N2的负回馈降低电压的波动，该端点N2的电压值会被控制在该第一缓冲器反向器76的临限电压附近。

上述本发明的实施例不需包含二级或多级的放大器以得到一大电压增益，因此其延迟时间也可缩短。此外，上述本发明的实施例的电路面积较先前技术的电路面积小，其速度也因其较简单的结构而较先前技术的电路的速度快。甚者，上述本发明的实施例也不需先前技术的电路所需的任何特殊制程或偏压，因此较先前技术的电路更容易实现。

本发明的技术内容及技术特点已揭示如上，然而熟悉本项技术的人士仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示者，而应包含各种不背离本发明的替换及修饰，并为权利要求所涵盖。

Claims (22)

1.一低电压差动信号接收器电路，其特征在于，该低电压差动信号接收器电路包含：

一对共享端点，包含一第一共享端点和一第二共享端点；

一对差动输入晶体管，包含一对栅极端点以接收差动输入电压和一对端点连接至所述的共享端点，其中所述的差动输入晶体管包含一第一输入晶体管和一第二输入晶体管，该第一输入晶体管连接至所述的第一共享端点，该第二输入晶体管连接至所述的第二共享端点；

一对控制晶体管，其至少有一对端点连接至所述的共享端点，其中所述的控制晶体管包含一第一控制晶体管和一第二控制晶体管，所述的第一控制晶体管连接至所述的第一共享端点，所述的第二控制晶体管连接至所述的第二共享端点；

一电流镜负载电路，包含一对端点连接至所述的共享端点，其中所述的端点包含一参考电流输入端和一电压输出端，所述的参考电流输入端连接至所述的第一共享端点，所述的电压输出端连接至所述的第二共享端点；

一第一回馈反向器，包含一输入端点和一输出端点，其中所述的输入端点连接至所述的第二共享端点，而所述的输出端点连接至所述的第一控制晶体管的栅极端点；及

一第二回馈反向器，包含一输入端点和一输出端点，其中所述的输入端点连接至所述的第一回馈反向器的输出端点，而所述的输出端点连接至所述的第二控制晶体管的栅极端点；

一晶体管，其连接第二共享端点至接地位准，所述的晶体管在断电模式启动时被致能。

2.根据权利要求1的低电压差动信号接收器电路，其特征在于，其进一步包含一输出反向器连接至所述的第二回馈反向器。

3.根据权利要求1的低电压差动信号接收器电路，其特征在于，所述的差动输入晶体管的一对漏极端点和所述的控制晶体管的一对漏极端点连接至所述的电流镜负载电路的一对漏极端点。

4.根据权利要求1的低电压差动信号接收器电路，其特征在于，所述的第二共享端点的电压值被控制在所述的第一回馈反向器的临限电压附近。

5.根据权利要求1的低电压差动信号接收器电路，其特征在于，其进一步包含一晶体管，其连接一第一电源至所述的差动输入晶体管相对于所述的电流镜负载电路的另一对端点，所述的晶体管在断电模式启动时被关闭。

6.根据权利要求5的低电压差动信号接收器电路，其特征在于，其进一步包含一晶体管，其连接一第二电源至所述的控制晶体管相对于所述的电流镜负载电路的另一对端点，所述的晶体管在断电模式启动时被关闭，且所述的第一电源不等于所述的第二电源。

7.一低电压差动信号接收器电路，其特征在于，该低电压差动信号接收器电路包含：

一对共享端点，包含一第一共享端点和一第二共享端点；

一对差动输入晶体管，包含一对栅极以接收差动输入电压和一对端点以连接至所述的共享端点，其中所述的差动输入晶体管包含连接至所述的第一共享端点的一第一输入晶体管和连接至所述的第二共享端点的一第二输入晶体管；

一电流镜负载电路，包含连接至所述的共享端点的一对端点，其中所述的端点包含一参考电流输入端和一电压输出端，而所述的参考电流输入端连接至所述的第一共享端点，所述的电压输出端连接至所述的第二共享端点；

一第一回馈反向器，包含一输入端点和一输出端点，其中所述的输入端点连接至所述的第二共享端点；及

一第二回馈反向器，包含一输入端点和一输出端点，其中所述的输入端点连接至所述的第一回馈反向器的输出端点，而所述的输出端点连接至所述的第一共享端点。

8.根据权利要求7的低电压差动信号接收器电路，其特征在于，所述的差动输入晶体管的一对漏极端点连接至所述的电流镜负载电路的一对漏极端点。

9.根据权利要求7的低电压差动信号接收器电路，其特征在于，所述的第二共享端点的电压被控制在所述的第一回馈反向器的临限电压附近。

10.根据权利要求7的低电压差动信号接收器电路，其特征在于，其进一步包含一第一晶体管和一第二晶体管，其中该第一晶体管连接一电源至所述的差动输入晶体管相对于所述的电流镜负载电路的另一对端点，所述的第二晶体管连接所述的第二共享端点至接地位准，而在断电模式启动时所述的第一晶体管被关闭，所述的第二晶体管被致能。

11.根据权利要求7的低电压差动信号接收器电路，其特征在于，其进一步包含一缓冲器连接至所述的第一回馈反向器。

12.一低电压差动信号接收器电路，其特征在于，该低电压差动信号接收器电路其包含：

一对共享端点，包含一第一共享端点和一第二共享端点；

一对差动输入晶体管，包含一对栅极以接收差动输入电压和一对端点连接至所述的共享端点，其中所述的差动输入晶体管包含连接至所述的第一共享端点的一第一输入晶体管和连接至所述的第二共享端点的一第二输入晶体管；

一电流镜负载电路，包含一对端点，其连接至所述的差动输入晶体管的一对端点，其中所述的端点包含一参考电流输入端和一电压输出端，而所述的参考电流输入端连接至所述的第一共享端点，所述的电压输出端连接至所述的第二共享端点；

一回馈缓冲器，包含一输入端点和一输出端点，其中所述的输入端点连接至所述的第二共享端点；及

一回馈反向器，包含一输入端点和一输出端点，其中所述的输入端点连接至所述的回馈缓冲器的输出端点，而所述的输出端点连接至所述的第二共享端点。

13.根据权利要求12的低电压差动信号接收器电路，其特征在于，所述的差动输入晶体管的一对漏极端点连接至所述的电流镜负载电路的一对漏极端点。

14.根据权利要求12的低电压差动信号接收器电路，其特征在于，所述的第二共享端点的电压被控制在所述的回馈缓冲器的临限电压附近。

15.根据权利要求12的低电压差动信号接收器电路，其特征在于，其进一步包含一晶体管连接一电源至所述的差动输入晶体管相对于所述的电流镜负载电路的另一对端点，而所述的晶体管在断电模式启动时被关闭。

16.根据权利要求12的低电压差动信号接收器电路，其特征在于，其进一步包含一晶体管，其连接所述的第二共享端点至接地位准，所述的晶体管在断电模式启动时被致能。

17.一低电压差动信号接收器电路，其特征在于，该低电压差动信号接收器电路包含：

一对共享端点，包含一第一共享端点和一第二共享端点；

一对反向器，其用来接收差动输入电压，包含一对输出端点连接至所述的共享端点，其中所述的反向器包含一第一输入反向器连接至所述的第一共享端点和一第二输入反向器连接至所述的第二共享端点；

一电流镜电路，其连接至所述的反向器的所述的输出端点，其中所述的端点包含一参考电流输入端和一电压输出端，而所述的参考电流输入端连接至所述的第一共享端点，所述的电压输出端连接至所述的第二共享端点；

一第一缓冲器反向器，其连接至所述的第二共享端点；及

一第一回馈反向器，包含一输入端点和一输出端点，所述的输入端点连接至所述的第一缓冲器反向器的输出，而所述的输出端点连接至所述的第一共享端点。

18.根据权利要求17的低电压差动信号接收器电路，其特征在于，其进一步包含一第二缓冲器反向器和一缓冲器，其中该第二缓冲器反向器的输入连接至所述的第一缓冲器反向器的输出，而所述的缓冲器的输入连接至所述的第二缓冲器反向器的输出。

19.根据权利要求17的低电压差动信号接收器电路，其特征在于，其进一步包含多个上拉晶体管和一下拉晶体管，所述的多个上拉晶体管将所述的反向器、所述的电流镜电路和所述的第一缓冲器反向器上拉至电源，而所述的下拉晶体管将所述的第二共享端点下拉接地，其中当断电模式启动时，所述的多个上拉晶体管被关闭，而所述的下拉晶体管被致能。

20.根据权利要求19的低电压差动信号接收器电路，其特征在于，连接至所述的反向器的电源不同于连接至所述的电流镜电路和所述的第一缓冲器反向器的电源。

21.一低电压差动信号接收器电路，其特征在于，该低电压差动信号接收器电路其包含：

一对共享端点，包含一第一共享端点和一第二共享端点；

一对反向器，其用来接收差动输入电压，包含一对输出端点连接至所述的共享端点，其中所述的反向器包含一第一输入反向器连接至所述的第一共享端点和一第二输入反向器连接至所述的第二共享端点；

一电流镜电路，其连接至所述的反向器的所述的输出端点，其中所述的端点包含一参考电流输入端和一电压输出端，而所述的参考电流输入端连接至所述的第一共享端点，所述的电压输出端连接至所述的第二共享端点；

一第一缓冲器反向器，其连接至所述的第二共享端点；

一第二缓冲器反向器，其连接至所述的第一缓冲器反向器的输出；及

一第一回馈反向器，包含一输入端点和一输出端点，该输入端点连接至所述的第二缓冲器反向器的输出，而所述的输出端点连接至所述的第二共享端点。

22.根据权利要求21的低电压差动信号接收器电路，其特征在于，其进一步包含一缓冲器连接至所述的第二缓冲器反向器的输出。

Images