KR100630625B1 - 저전압 차동 신호 수신기 및 이를 구비하는 저전압 차동신호 인터페이스 시스템 - Google Patents

저전압 차동 신호 수신기 및 이를 구비하는 저전압 차동신호 인터페이스 시스템 Download PDF

Info

Publication number
KR100630625B1
KR100630625B1 KR1020050046319A KR20050046319A KR100630625B1 KR 100630625 B1 KR100630625 B1 KR 100630625B1 KR 1020050046319 A KR1020050046319 A KR 1020050046319A KR 20050046319 A KR20050046319 A KR 20050046319A KR 100630625 B1 KR100630625 B1 KR 100630625B1
Authority
KR
South Korea
Prior art keywords
low voltage
signal
voltage differential
digital
differential signal
Prior art date
Application number
KR1020050046319A
Other languages
English (en)
Inventor
구경회
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050046319A priority Critical patent/KR100630625B1/ko
Priority to JP2006083694A priority patent/JP2006340340A/ja
Priority to US11/432,447 priority patent/US7443201B2/en
Priority to TW095116731A priority patent/TWI383588B/zh
Application granted granted Critical
Publication of KR100630625B1 publication Critical patent/KR100630625B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

저전압 차동 신호 수신기 및 이를 구비하는 저전압 차동 신호 인터페이스 시스템이 개시되어 있다. 저전압 차동 신호 수신기는, 외부로부터 전송되는 제 1 신호 및 상기 제 1 신호의 반전 신호를 통하여 양단에 저전압 차동 신호를 형성시키고, 외부 제어에 따라 저항값이 가변되는 디지털 저항부와; 상기 디지털 저항부의 양단에 형성된 상기 저전압 차동 신호를 감지하여 상기 제 1 신호로 복원시키는 수신부; 및 상기 디지털 저항부의 저항값을 가변시키기 위한 제어 신호들을 생성한 뒤 상기 디지털 저항부로 인가하는 저항값 조정부로 구성된다. 상기 저전압 차동 신호 수신기는 외부 저항 대신 트랜지스터 어레이로 이루어진 디지털 방식의 저항을 구비함으로 하므로, 신호의 특성이 향상될 뿐만 아니라 생산 공정의 쉬워지고 저항값의 가변이 용이해진다.

Description

저전압 차동 신호 수신기 및 이를 구비하는 저전압 차동 신호 인터페이스 시스템 {LOW VOLTAGE DIFFERENTIAL SIGNALING RECEIVER AND LOW VOLTAGE DIFFERENTIAL SIGNALING INTERFACE SYSTEM INCLUDING THE SAME}
도 1은 종래의 저전압 차동 신호 인터페이스 시스템의 구성을 나타내는 회로도이다.
도 2는 n개의 채널을 갖는 종래의 저전압 차동 신호 인터페이스 시스템의 구성을 나타내는 회로도이다.
도 3은 본 발명의 바람직한 제 1 실시예에 따른 저전압 차동 신호 인터페이스 시스템의 구성을 도시하는 회로도이다.
도 4는 도 3에 도시된 디지털 저항부의 회로 구성을 도시하는 회로도이다.
도 5는 도 3에 도시된 저항값 조정부의 회로 구성을 나타내는 회로도이다.
도 6은 도 5에 도시된 저항값 조정부의 동작 흐름을 도시하는 순서도이다.
도 7은 n개의 통신 채널을 갖는 저전압 차동 신호 수신기를 도시하는 회로도이다.
도 8은 본 발명의 바람직한 제 2 실시예에 따른 저전압 차동 신호 인터페이스 시스템의 구성을 도시하는 회로도이다.
도 9는 다수의 디지털 저항부를 구비하는 저전압 차동 신호 수신기의 구성을 도시하는 회로도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 저전압 차동 신호 인터페이스 시스템
110 : 저전압 차동 신호 드라이버
120 : 저전압 차동 신호 수신기
122 : 디지털 저항부
124 : 저항값 조정부
128 : 수신부
130 : 레퍼런스 저항
본 발명은 외부 저항이 필요 없는 저전압 차동 신호(LVDS : Low voltage Differential Signaling) 수신기 및 이를 구비하는 저전압 차동 신호 인터페이스 시스템에 관한 것이다.
일반적으로, 저전압 차동 신호 인터페이스 시스템은 고속 동작이 가능하고 낮은 전류 소모 및 낮은 전자기적 간섭(EMI : Electromagnetic Interference) 특성 을 갖는 회로로서, 반도체, 액정 표시 장치(LCD : Liquid Crystal Display) 및 통신 등의 다양한 응용 분야(Application)에서 사용되고 있다.
도 1은 종래의 저전압 차동 신호 인터페이스 시스템의 구성을 나타내는 회로도이다.
도 1에 도시된 바와 같이, 종래의 저전압 차동 신호 인터페이스 시스템(10)은 제 1 신호(Vin1)와 그 제 1 신호의 반전 신호인 제 2 신호(Vin2)를 송신하여 저전압 차동 신호를 형성시키는 저전압 차동 신호 드라이버(LVDS Driver)(20) 및 수신되는 신호의 전압 차를 감지하여 원래의 제 1 신호로 복원시키는 수신부(31)가 구비된 저전압 차동 신호 수신기(LVDS Receiver)(30)로 구성된다.
이때, 상기 저전압 차동 신호 드라이버(20)와 저전압 차동 신호 수신기(30)는 각각 칩 형태로 구성되고, 저전압 차동 신호 드라이버(20)와 저전압 차동 신호 수신기(30)의 사이에는 외부 저항(RL)이 설치된다.
상기 저전압 차동 신호 드라이버(20)는, 회로에 일정한 전류, 예를 들어 3.5mA의 전류를 공급하기 위한 전류원(21)과, 4개의 트랜지스터(M10, M20, M30, M40)들 즉, 제 1 트랜지스터(M10), 제 2 트랜지스터(M20), 제 3 트랜지스터(M30) 및 제 4 트랜지스터(M40)로 구성된다.
그 동작을 살펴보면, 제 1 신호(Vin1)가 로우 레벨(Low Level)이고, 제 2 신호(Vin2)가 하이 레벨(High Level)이면 제 1 트랜지스터(M10)와 제 4 트랜지스터(M40)가 턴온(Turn ON)되어, 외부 저항(RL)에는 특정 방향으로 전류가 흐른다. 반면, 제 1 입력 신호(Vin1)가 하이 레벨이고, 제 2 입력 신호(Vin2)가 로우 레벨이 면 제 2 트랜지스터(M20)와 제 3 트랜지스터(M30)가 턴온되어 외부 저항(RL)에는 전자와 반대방향으로 전류가 흐른다.
따라서, 외부 저항(RL)의 양단에는 저전압 차동 신호가 생성되게 된다. 이때, 상기 전류원(21)에 의하여 발생되는 전류는 3.5mA이고, 외부 저항(RL)이 100오옴이므로 외부 저항(RL)의 양단 전압은 전류와 저항의 곱인 350mV가 된다.
상술한 바와 같이, 저전압 차동 신호는 저전압 차동 수신기의 앞단에 위치한 외부 저항(RL)에 걸리는 양단 간의 전압으로 결정되며, 통상적인 경우 350mV의 신호 폭을 갖는다. 따라서, 종래의 저전압 차동 신호 인터페이스 시스템(10)을 구성하기 위해서는 반도시 외부 저항(RL)이 구비되어야 한다.
한편, 상기 저전압 차동 신호 인터페이스 시스템은 하나의 채널(Channel)만을 처리하도록 구현된 경우는 매우 드물며, 다수의 채널을 처리할 수 있도록 구성되는 것이 일반적이다. 이 경우 저전압 차동 신호 인터페이스 시스템은 처리 채널 수에 대응하여 동일한 개수만큼의 외부 저항이 구비된다.
도 2는 n개의 채널을 갖는 종래의 저전압 차동 신호 인터페이스 시스템의 구성을 나타내는 회로도이다.
도 2를 참조하면, n개의 채널을 갖는 종래의 저전압 차동 신호 인터페이스 시스템(40)은 각 채널의 통신을 위한 저전압 차동 신호 드라이버(D1~Dn)와 수신부(E1~En)의 사이에 외부 저항(RL1~RLn)이 하나씩 설치되어 있다. 따라서, n개의 외부 저항(RL1~RLn)이 필수적으로 구비됨을 알 수 있다. 또한, 같은 맥락으로 종래의 저전압 차동 신호 인터페이스 시스템은 채널 수가 증가될수록 칩 외부에 구비되는 외부 저항의 개수도 동일하게 증가되게 된다.
그러나, 이러한 종래의 저전압 차동 신호 인터페이스 시스템은 상기 외부 저항으로 인하여 다음과 같은 문제점들을 가진다.
첫째로, 외부 저항은 저전압 차동 신호 드라이버 또는 저전압 차동 신호 수신기 등과 같이 칩 내부에 구현되는 소자가 아니기 때문에, 배선 등의 문제로 인하여 신호 특성을 저하시키는 원인이 된다.
실지로, 외부 저항을 사용한 종래의 저전압 차동 신호 인터페이스 시스템의 경우 저전압 자동 신호 수신기로 인가되는 파형이 왜곡되는 경우가 빈번히 발생하며 지터(Jitter) 특성도 좋지 못하다.
둘째로, 종래의 저전압 차동 신호 인터페이스 시스템은 채널 수가 많은 경우 앞서 언급했듯이 그 채널수에 대응하는 개수만큼 외부 저항을 일일이 보드 상에 설치하여야 하므로 설치 공정이 까다로우며, 비용도 증가된다. 이러한 문제는 채널 수가 많아질수록 더욱 두드러지게 된다.
셋째로, 종래의 저전압 차동 신호 인터페이스 시스템은 외부 저항의 저항값이 고정되어 있으므로, 저항값을 변화시켜야 할 경우가 발생하면 보드 상에 설치되어 있는 각 채널의 외부 저항들을 일일이 해체한 뒤, 해당 저항값을 가지는 새로운 외부 저항들로 일일이 교체하여야 하는 문제점이 있다.
이와 같이, 종래의 저전압 차동 신호 인터페이스 시스템은 외부 저항의 사용으로 인하여, 성능이 저하되고, 공정 및 비용 등의 측면에서 설치가 용이하지 않으며, 저항 값을 변화시킬 수도 없는 등의 여러 가지 문제점들이 발생한다. 이러한 문제점들은 요구되는 처리 채널의 수가 많을수록 더욱 심각하게 부각된다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 칩 내부에 설치되며 조정이 가능한 디지털 저항을 구비하는 저전압 차동 신호 수신기를 제공하는데 본 발명의 제 1 목적이 있다.
또한, 상기 저전압 차동 신호 수신기를 구비하는 저전압 차동 신호 인터페이스 시스템을 제공하는데 본 발명의 제 2 목적이 있다.
이러한 목적을 달성하기 위한 본 발명에 따른 저전압 차동 신호 수신기는, 외부로부터 전송되는 제 1 신호 및 상기 제 1 신호의 반전 신호를 통하여 양단에 저전압 차동 신호를 형성시키고, 외부 제어에 따라 저항값이 가변되는 디지털 저항부와; 상기 디지털 저항부의 양단에 형성된 상기 저전압 차동 신호를 감지하여 상기 제 1 신호로 복원시키는 수신부; 및 상기 디지털 저항부의 저항값을 가변시키기 위한 제어 신호들을 생성한 뒤 상기 디지털 저항부로 인가하는 저항값 조정부로 구성된다.
상기 디지털 저항부는 상호 병렬로 연결되며 각 제어 신호에 의하여 턴온되는 다수의 트랜지스터들로 구성된다. 이때, 트랜지스터는 모스 트랜지스터를 사용할 수 있다. 또한, 상기 트랜지스터들은 각각 서로 다른 저항값을 가질 수 있다.
상기 저항값 조정부는, 상기 외부의 레퍼런스 저항과 직렬로 연결되어 전원 전압을 분압하며, 외부 제어에 의하여 저항값이 가변되는 샘플 디지털 저항부와; 외부로부터 레퍼런스 전압을 인가받고, 상기 외부의 레퍼런스 저항과 상기 샘플 디지털 저항부의 분압 노드에 형성되는 전압과 상기 레퍼런스 전압을 비교하여 결과를 출력하는 비교기; 및 상기 샘플 디지털 저항부를 가변시키기 위한 제어 신호들을 생성하여 상기 샘플 디지털 저항부로 인가하고, 상기 비교기로부터 출력되는 비교 결과를 수신한 뒤, 상기 분압 노드의 전압과 상기 레퍼런스 전압이 동일한 상태가 되는 상기 제어 신호들을 검출하여 상기 검출된 제어 신호들을 상기 디지털 저항부로 인가하는 디지털 로직부로 구성된다.
상기 샘플 디지털 저항부는 상호 병렬로 연결되며 상기 디지털 로직부에 의하여 인가되는 각 제어 신호에 따라 턴온되는 트랜지스터들로 구성된다. 또한, 상기 디지털 로직부는 상기 샘플 디지털 저항부의 트랜지스터의 개수에 대응되는 비트수를 갖는 디지털 코드 형태로 상기 제어 신호들을 세팅하고, 상기 디지털 코드를 순차적으로 증가시키면서 상기 제어 신호들을 인가한다.
한편, 본 발명의 제 1 목적을 달성하기 위한 저전압 차동 신호 수신기는, 외부로부터 전송되는 제 1 신호 및 상기 제 1 신호의 반전 신호를 통하여 양단에 저전압 차동 신호를 형성시키고, 외부로부터 수신되는 제어 신호들에 따라 저항값이 가변되는 디지털 저항부; 및 상기 디지털 저항부의 양단에 형성된 상기 저전압 차동 신호를 감지하여 상기 제 1 신호로 복원시키는 수신부로 구성될 수도 있다.
또한, 상기 디지털 저항부를 다수개 구비하는 저전압 차동 신호 수신기를 구 성할 수도 있는데, 이는 외부로부터 수신되는 제어 신호들에 따라 저항값이 가변되는 다수의 디지털 저항부들이 상호 병렬로 연결되며, 외부로부터 전송되는 제 1 신호 및 상기 제 1 신호의 반전 신호를 통하여 양단에 저전압 차동 신호를 형성시키는 디지털 저항부 어레이; 및 상기 디지털 저항부 어레이의 양단에 형성된 상기 저전압 차동 신호를 감지하여 상기 제 1 신호로 복원시키는 수신부로 이루어진다.
한편, 본 발명의 제 2 목적을 달성하기 위한 저전압 차동 신호 인터페이스 시스템은, 제 1 신호와 상기 제 1 신호의 반전 신호를 전송하는 저전압 차동 신호 드라이버와; 상기 저전압 차동 신호 드라이버로부터 전송되는 상기 제 1 신호 및 상기 제 1 신호의 반전 신호를 통하여 양단에 저전압 차동 신호를 형성시키고, 외부 제어에 따라 저항값이 가변되는 디지털 저항부와; 상기 디지털 저항부의 양단에 형성된 상기 저전압 차동 신호를 감지하여 상기 제 1 신호로 복원시키는 수신부; 및 상기 디지털 저항부의 저항값을 가변시키기 위한 제어 신호들을 생성한 뒤 상기 디지털 저항부로 인가하는 저항값 조정부로 구성된다.
상기 디지털 저항부는 상호 병렬로 연결되며, 상기 각 제어 신호에 의하여 턴온되는 다수의 트랜지스터들로 구성된다. 이때, 상기 트랜지스터는 모스 트랜지스터로 구성할 수 있다. 또한, 상기 트랜지스터들은 각각 서로 다른 저항값을 가질 수 있다.
상기 저전압 차동 신호 인터페이스 시스템은 상기 디지털 저항부의 저항값 조정을 위해 사용되는 레퍼런스 저항을 구비할 수 있으며, 이 경우 상기 저항값 조정부는 상기 레퍼런스 저항값에 근거하여 상기 제어 신호들을 생성한 뒤, 상기 디 지털 저항부로 상기 생성된 제어 신호들을 인가한다.
한편, 본 발명의 제 2 목적을 달성하기 위한 저전압 차동 신호 인터페이스 시스템은, 제 1 신호와 상기 제 1 신호의 반전 신호를 전송하는 저전압 차동 신호 드라이버와; 상기 저전압 차동 신호 드라이버로부터 전송되는 제 1 신호 및 상기 제 1 신호의 반전 신호를 통하여 양단에 저전압 차동 신호를 형성시키고, 외부로부터 수신되는 제어 신호들에 따라 저항값이 가변되는 디지털 저항부; 및 상기 디지털 저항부의 양단에 형성된 상기 저전압 차동 신호를 감지하여 상기 제 1 신호로 복원시키는 수신부로 구성할 수도 있다.
또한, 상기 디지털 전압부를 다수 개 구비하도록 함으로써 저항값의 가변이 용이하도록 구성할 수도 있는데, 이러한 저전압 차동 신호 인터페이스 시스템은, 제 1 신호와 상기 제 1 신호의 반전 신호를 전송하는 저전압 차동 신호 드라이버와; 외부로부터 제어 신호들에 따라 저항값이 가변되는 다수의 디지털 저항부들이 상호 병렬로 연결되며, 상기 저전압 차동 신호 드라이버로부터 전송되는 제 1 신호 및 상기 제 1 신호의 반전 신호를 통하여 양단에 저전압 차동 신호를 형성시키는 디지털 저항부 어레이; 및 상기 디지털 저항부 어레이의 양단에 형성된 상기 저전압 차동 신호를 감지하여 상기 제 1 신호로 복원시키는 수신부로 이루어진다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
<실시예 1>
도 3은 본 발명의 바람직한 제 1 실시예에 따른 저전압 차동 신호 인터페이스 시스템의 구성을 도시하는 회로도로서, 하나의 채널을 갖는 저전압 차동 신호 인터페이스 시스템의 구성을 도시하고 있다.
도 3을 참조하면, 본 발명의 바람직한 제 1 실시예에 따른 저전압 차동 신호 인터페이스 시스템(100)은, 저전압 차동 신호 드라이버(110) 및 저전압 차동 신호 수신기(120)로 구성된다. 이때, 저전압 차동 신호 드라이버(110)와 저전압 차동 신호 수신기(120)는 칩 형태로 구현될 수 있다.
상기 저전압 차동 신호 드라이버(120)는 제 1 신호(Vin1)와 그 제 1 신호(Vin1)의 반전 신호(Vin2)를 저전압 차동 신호 수신기(120)로 전송한다. 이때, 두 신호의 전압 차에 의하여 형성되는 저전압 차동 신호는 종래와 같이 외부 저항의 양단에 형성되는 것이 아니라 저전압 차동 신호 수신기 내에 설치되는 디지털 저항부(122)에 형성된다.
저전압 차동 신호 수신기(120)는 디지털 저항부(122)와, 저항값 조정부(124) 및 수신부(128)로 구성된다.
디지털 저항부(122)는 저전압 차동 신호 수신기(120)의 수신단에 설치되어, 상기 저전압 차동 신호 드라이버(110)로부터 수신되는 신호에 따라 양단에 저전압 차동 신호를 형성시킨다. 이때, 상기 디지털 저항부(122)는 저항값 조정부(124)에 의하여 인가되는 제어 신호(CTL)에 따라 각각 턴온(Turn On)되는 다수의 트랜지스터 어레이(Array)로 구성될 수 있다.
도 4는 이러한 디지털 저항부(122)의 회로 구성을 도시하는 회로도로서, 세 개의 모스 트랜지스터로 구성되는 디지털 저항부를 도시하고 있다.
도 4를 참조하면, 디지털 저항부(122)는 상호 병렬로 연결된 제 1 모스 트랜지스터(M1), 제 2 모스 트랜지스터(M2) 및 제 3 모스 트랜지스터(M3)로 구성된다. 이때, 제 1 모스 트랜지스터(M1), 제 2 모스 트랜지스터(M2) 및 제 3 모스 트랜지스터(M3)는 저항값 조정부(124)로부터 인가되는 제 1 제어 신호(CTL1), 제 2 제어 신호(CTL2) 및 제 3 제어 신호(CTL3)에 의하여 각각 턴온된다.
상기 제 1 모스 트랜지스터(M1)는 고유한 저항값(1×)을 가지며 제 2 모스 트랜지스터(M2)는 제 1 모스 트랜지스터(M1)가 가지는 저항값의 두 배의 저항값을(2×), 제 3 모스 트랜지스터(M3)는 제 1 모스 트랜지스터(M1)가 가지는 저항값의 네 배의 저항값(4×)을 가진다.
따라서, 저항값 조정부(124)로부터 인가되는 제어 신호(CTL1, CTL2, CTL3)들에 따라 여러 가지 저항값을 생성시킬 수 있다. 이때, 상기 도 4에서는 세 개의 모스 트랜지스터(M1, M2, M3)를 구비하는 디지털 저항부(122)를 도시하였으나, 실시 환경에 따라 트랜지스터의 개수와 각 트랜지스터의 저항값을 달리함으로써 다양한 저항값의 구현이 가능함을 알 수 있을 것이다.
수신부(128)는 상기 디지털 저항부(122)의 양단에 형성된 저전압 차동 신호를 수신하여 두 신호의 차이를 감지함으로써 원래의 신호 즉, 제 1 신호(Vin1)를 복원시키는 기능을 수행한다.
한편, 저항값 조정부(124)는 외부에 설치되는 레퍼런스 저항(130)의 저항값을 참조하여 상기 디지털 저항부(122)를 조정하기 위한 제어 신호(CTL)들을 생성시 켜 디지털 저항부(122)로 인가하는 기능을 수행한다.
도 5는 이러한 저항값 조정부(124)의 구성을 나타내는 회로도이다.
도 3 내지 도 5를 참조하면, 저항값 조정부(124)는 샘플 디지털 저항부(127)와, 비교기(126) 및 디지털 로직(Digital Logic)부(125)로 구성된다.
샘플 디지털 저항부(127)는 외부의 레퍼런스 저항(130)과 직렬로 연결되어 전원 전압을 분압하며, 디지털 로직부(125)에 의하여 인가되는 제어 신호(CTL4, CTL5, CTL6)에 따라 각각 턴온되는 모스 트랜지스터(M4, M5, M6)들의 어레이로 구성된다. 이때, 상기 샘플 디지털 저항부(127)는 앞서 언급한 디지털 저항부(122)와 동일한 구성을 갖는다.
즉, 디지털 저항부(122)의 제 1 모스 트랜지스터(M1)와 동일한 저항값을 갖는 제 4 모스 트랜지스터(M4)와, 디지털 저항부(122)의 제 2 모스 트랜지스터(M2)와 동일한 저항값을 갖는 제 5 모스 트랜지스터(M5) 및 디지털 저항부(122)의 제 3 모스 트랜지스터(M3)와 동일한 저항값을 갖는 제 6 모스 트랜지스터(M6)가 상호 병렬로 연결된다.
이때, 상기 제 4 모스 트랜지스터(M4)와, 제 5 모스 트랜지스터(M5) 및 제 6 모스 트랜지스터(M6)는 디지털 로직부(125)에 의하여 인가되는 제 4 제어 신호(CTL4), 제 5 제어 신호(CTL5) 및 제 6 제어 신호(CTL6)에 의하여 턴온된다.
비교기(126)는 레퍼런스 전압(Vref)을 인가받고, 레퍼런스 저항(130)과 샘플 디지털 저항부(127)의 분압 노드(a)에 형성되는 전압(Va)과 상기 레퍼런스 전압(Vref)을 비교하여 그 결과를 디지털 로직부(125)로 통보하는 기능을 수행한다.
디지털 로직부(125)는 상기 샘플 디지털 저항부(127)에 제어 신호(CTL4, CTL5, CTL6)를 인가하고, 비교기(126)로부터 통보되는 결과를 수신한 뒤, 분압 노드(a)의 전압(Va)과 레퍼런스 전압(Vref)이 동일한 상태가 되는 제어 신호(CTL4, CTL5, CTL6)를 검출하고, 그 신호를 상기 디지털 저항부(122)의 각 트랜지스터(M1, M2, M3)를 제어하기 위한 제어 신호(CTL1, CTL2, CTL3)로 인가한다.
즉, 샘플 디지털 저항부(127)의 제 4 모스 트랜지스터(M4)와, 제 5 모스 트랜지스터(M5) 및 제 6 모스 트랜지스터(M6)에 제 4 제어 신호(CTL4), 제 5 제어 신호(CTL5) 및 제 6 제어 신호(CTL6)를 각각 인가하여 턴온시키고, 비교기(126)로부터 통보되는 결과를 수신한 뒤, 분압 노드(a)의 전압(Va)과 레퍼런스 전압(Vref)이 동일할 때의 제 4 제어 신호(CTL4), 제 5 제어 신호(CTL5) 및 제 6 제어 신호(CTL6)를 검출하여 동일한 제 1 제어 신호(CTL1), 제 2 제어 신호(CTL2) 및 제 3 제어 신호(CTL3)를 제 1 모스 트랜지스터(M1), 제 2 모스 트랜지스터(M2) 및 제 3 모스 트랜지스터(M3)로 각각 인가한다.
도 6은 도 5에 도시된 저항값 조정부(124)의 동작 흐름을 도시하는 순서도이다.
이하, 도 3 내지 도 5을 참조하여 저항값 조정부(124)의 동작을 상세히 설명한다.
먼저, 디지털 로직부(125)는 제 4 제어 신호(CTL4), 제 5 제어 신호(CTL5) 및 제 6 제어 신호(CTL6)를 샘플 디지털 저항부(127)의 제 4 모스 트랜지스터(M4), 제 5 모스 트랜지스터(M5) 및 제 6 모스 트랜지스터(M6)에 인가하여 각 모스 트랜 지스터(M4, M5, M6)들을 경우의 수에 따라 순차적으로 턴온시킨다(단계:S1).
이때, 상기 제 4 제어 신호(CTL4), 제 5 제어 신호(CTL5) 및 제 6 제어 신호(CTL6)는 디지털 코드 값으로 디지털 로직부(125)에 세팅된다. 상기 디지털 코드는 3비트의 신호를 의미하며 최 상위비트는 제 4 제어 신호(CTL4), 중간 비트는 제 5 제어 신호(CTL5), 최 하위비트는 제 6 제어 신호(CTL6)를 의미하는 것이다.
즉, '001', '010', '011', '100', ... 등으로 디지털 코드 값이 세팅되면 그에 따라 각 모스 트랜지스터(M4, M5, M6)들이 턴온 되는 것이다. 예를 들어, 선택되는 '001'일 경우 제 4 제어 신호(CTL4)는 로우 레벨, 제 5 제어 신호(CTL5)는 로우 레벨, 제 6 제어 신호(CTL6)는 하이 레벨이므로 제 6 모스 트랜지스터(M6)만 턴온 될 것이다. 따라서, 샘플 디지털 저항부(127)의 저항값이 가변 될 수 있다.
한편, 비교기(126)는 레퍼런스 전압(Vref)을 인가받고, 레퍼런스 저항(130)과 샘플 디지털 저항부(127)에 사이의 분압 노드(a)의 전압(Va)과 레퍼런스 전압(Vref)을 비교하여(단계:S2) 디지털 로직부(125)로 통보한다.
이때, 디지털 로직부(125)는 통보된 분압 노드(a)의 전압(Va)과 레퍼런스 전압(Vref)이 동일한 지를 판단하고(단계:S3), 두 신호(Va, Vref)가 동일할 때까지 디지털 코드 값을 순차적으로 변화시켜 제 4 제어 신호(CTL4), 제 5 제어 신호(CTL5) 및 제 6 신호(CTL6)를 계속 인가한다.
예를 들어, 비교기(126)에 인가되는 레퍼런스 전압(Vref)이 VDD/2라면, 분압 노드(a)의 전압(Va)이 VDD/2가 되어 두 신호(Va, Vref)가 동일한 상태를 찾는 것이다. 이때, 만약 두 신호(Va, Vref)가 동일하다면 분압 노드(a)의 전압(Va)이 VDD/2 이고, 이는 곧 레퍼런스 전압(Vref)과 샘플 디지털 저항부(127)가 VDD를 반으로 분압하였으므로 두 저항값이 동일하다는 의미를 나타낼 것이다. 따라서, 샘플 디지털 저항부(127)의 저항은 레퍼런스 전압(130)과 동일한 상태가 된다.
이때, 디지털 로직부(125)는 상기 상태에서의 제 4 제어 신호(CTL4), 제 5 제어 신호(CTL5) 및 제 6 제어 신호(CTL6)를 검출하여(단계:S4) 그와 동일한 제 1 제어 신호(CTL1), 제 2 제어 신호(CTL2) 및 제 3 제어 신호(CTL3)를 디지털 저항부(122)의 제 1 모스 트랜지스터(M1)와, 제 2 모스 트랜지스터(M2) 및 제 3 모스 트랜지스터(M3)에 각각 인가한다(단계:S5).
따라서, 디지털 저항부(122)의 제 1 모스 트랜지스터(M1)와, 제 2 모스 트랜지스터(M2) 및 제 3 모스 트랜지스터(M3)는 샘플 디지털 저항부(127)의 제 4 모스 트랜지스터(M4)와, 제 5 모스 트랜지스터(M5) 및 제 6 모스 트랜지스터(M6)와 동일한 상태가 되므로, 결국 디지털 저항부(122)의 저항값은 레퍼런스 저항(130)의 저항값과 동일하게 된다. 그에 따라, 디지털 저항부(122)의 양단에는 저전압 차동 신호가 형성되고 수신기는 이를 수신하여 증폭할 수 있게 된다.
이상 설명한 바와 같이, 본 발명의 제 1 실시예에 개시된 저전압 차동 신호 시스템(100)에 따르면, 외부의 레퍼런스 저항(130)을 이용하여 디지털 저항부(122)의 제어를 위한 제어 신호(CTL1, CTL2, CTL3)를 검출하여 저전압 차동 신호 수신기(120)의 수신단에 구비된 디지털 저항부(122)의 모스 트랜지스터(M1, M2, M3)들의 동작을 제어함으로써, 종래와 같이 외부 저항이 구비되지 않더라도 동작이 가능함을 알 수 있다.
이러한 경우, 외부 저항의 제거로 인하여 신호 특성이 향상되며, 비교기(126)에 인가되는 레퍼런스 전압(Vref) 또는 외부 레퍼런스 저항(130)의 저항값을 조정함으로써 디지털 저항부(122)의 저항값을 용이하게 가변시킬 수 있다.
예를 들어, 디지털 저항부(122)의 저항을 레퍼런스 저항(130)의 1/2값으로 설정하고 싶다면 레퍼런스 전압(Vref)을 VDD/4로 인가하면 될 것이다. 또한, 다른 방법으로 레퍼런스 저항(130) 자체를 교체할 수도 있을 것이다. 이 경우 레퍼런스 저항(130)을 채널의 수에 상관없이 하나만 구비되면 되므로 종래와 같이 외부 저항을 일일이 교체할 필요가 없다.
도 7은 n개의 통신 채널을 갖는 저전압 차동 신호 수신기를 도시하는 회로도로서, 도 2에 도시된 종래의 경우에는 n개의 채널을 위하여 n개의 외부 저항(RL1~RLn)이 필요하던 것에 비하여 도 7에 도시된 저전압 차동 신호 수신기(200)에는 하나의 외부의 레퍼런스 저항(220)만이 존재하는 것을 알 수 있다. 따라서, 종래에 비해 (n-1)개의 외부 저항이 감소되므로, 외부 저항의 사용을 획기적으로 줄일 수 있게 된다.
<실시예 2>
도 8은 본 발명의 바람직한 제 2 실시예에 따른 저전압 차동 신호 인터페이스 시스템의 구성을 도시하는 회로도이다.
도 8을 참조하면, 본 발명의 바람직한 제 2 실시예에 따른 저전압 차동 신호 인터페이스 시스템(400)은 저전압 차동 신호 드라이버(110)와 저전압 차동 신호 수 신기(310)로 구성된다. 이때, 상기 저전압 차동 신호 수신기(310)는 디지털 저항부(RD) 및 수신부(128)로 구성된다.
상기 저전압 차동 신호 드라이버(110) 및 수신부(128)는 앞서 설명한 제 1 실시예의 저전압 차동 신호 드라이버(110) 및 수신부(128)와 동일한 구성 및 기능을 가진다. 따라서, 동일한 도면 부호를 부여하였다.
상기 디지털 저항부(RD)는 저전압 차동 신호 수신기(310)의 수신단에 설치되어, 외부로부터 전송되는 외부 제어 신호(CTL_E)에 따라 각각 턴온되는 트랜지스터 어레이로 구성된다. 즉, 디지털 저항부(RD)는 외부에서 다이렉트(Direct)로 제어 가능하다.
상기 외부 제어 신호(CTL_E)는 상기 디지털 저항부(RD)의 저항값을 지정된 저항값, 예를 들면 100오옴으로 설정할 수 있는 신호이다. 따라서, 외부 제어 신호(CTL_E)에 의하여 디지털 저항부(RD)는 지정된 저항값으로 세팅 가능하다.
그런데, 이러한 경우에는 외부 제어 신호(CTL_E)를 바꾸지 않는 이상 디지털 저항부(RD)의 저항값을 가변시키는 것이 어려워진다. 따라서, 이러한 경우에는 상기 디지털 저항부(RD)를 다수 개 설치함으로써 저항값의 조정이 가능해진다.
도 9는 다수의 디지털 저항부를 구비하는 저전압 차동 신호 수신기의 구성을 도시하는 회로도이다.
도 9를 참조하면, 저전압 차동 신호 수신기(400)의 수신단에는 제 1 디지털 저항부(RD1)와, 제 2 디지털 저항부(RD2) 및 제 3 디지털 저항부(RD3)가 병렬로 연결되어 있다. 즉, 디지털 저항부(RD1, RD2, RD 3)들이 어레이를 이룬다.
이때, 상기 제 1 디지털 저항부(RD1), 제 2 디지털 저항부(RD2) 및 제 3 디지털 저항부(RD3)는 각각 제 1 외부 제어 신호(CTL_E1), 제 2 외부 제어 신호(CTL_E2) 및 제 3 외부 제어 신호(CTL_E3)에 의하여 100오옴의 저항값을 갖도록 세팅된다.
따라서, 각 외부 제어 신호(CTL_E1, CTL_E2, CTL_E3)의 인가 여부에 따라 전체 저항값을 가변시킬 수 있다. 예를 들어, 제 1 외부 제어 신호(CTL_E1)만 인가될 경우 제 1 디지털 저항부(RD1)만 100오옴의 저항값을 가지도록 세팅되므로 어레이의 전체 저항값은 100오옴이 된다. 또한, 제 1 외부 제어 신호(CTL_E1)와 제 2 외부 제어 신호(CTL_E2)가 인가될 경우 제 1 디지털 저항부(RD1)와 제 2 디지털 저항부(RD2)가 동작하므로 전체 저항값은 두 디지털 저항부(RD1. RD2)의 병렬 저항값인 50오옴이 된다.
마찬가지로, 제 1 외부 제어 신호(CTL_E1)와 제 2 외부 제어 신호(CTL_E2) 및 제 3 외부 제어 신호(CTL_E3)가 모두 인가될 경우에는 제 1 디지털 저항부(RD1)와 제 2 디지털 저항부(RD2) 및 제 3 디지털 저항부(RD3)가 모두 100오옴으로 세팅되므로, 전체 저항값은 세 디지털 저항부(RD1, RD2, RD3)의 병렬 저항값인 25오옴이 된다.
이와 같이, 외부 제어 신호(CTL_E1, CTL_E2, CTL_E3)를 인가받는 경우에도 저항값의 가변이 가능하다. 이때, 상기 도 9의 경우에는 세 개의 디지털 저항부(RD1, RD2, RD3)를 갖는 저전압 차동 신호 수신기(400)를 도시하였지만, 실시 환경에 따라 디지털 저항부의 개수를 조절함으로써 전체 저항값을 다양하게 변화시킬 수 있음을 알 수 있을 것이다.
이상 본 발명에 대하여 그 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시켜 실시할 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
이상 설명한 바와 같이, 본 발명에 따른 저전압 차동 신호 수신기 및 이를 구비하는 인터페이스 시스템에 따르면, 외부 저항 대신 트랜지스터 어레이로 이루어진 디지털 방식의 저항을 구비함으로 인하여 다음과 같은 효과가 발생된다.
첫째로, 저전압 차동 신호를 형성시키기 위한 외부 저항을 제거함으로써 신호의 특성이 향상된다. 실험 결과 부하 저항을 외장하는 종래의 장치에 비하여 파형의 유효 구간이 개선되었으며 지터 특성도 15퍼센트 정도 개선되었다.
둘째로, 종래와 같이 채널 수의 증가에 따라 채널 개수만큼의 외부 저항을 일일이 보드 상에 설치할 필요가 없으므로, 설치 공정이 쉬워지며 비용도 감소된다.
셋째로, 제어 신호에 따라 디지털 저항부의 트랜지스터들의 턴온을 제어함으로써 디지털 저항부의 가변이 용이해지므로, 종래와 같이 외부 저항들을 일일이 교체하는 문제점을 해소시킬 수 있다.

Claims (36)

  1. 외부로부터 전송되는 제 1 신호 및 상기 제 1 신호의 반전 신호를 통하여 양단에 저전압 차동 신호를 형성시키고, 외부 제어에 따라 저항값이 가변되는 디지털 저항부;
    상기 디지털 저항부의 양단에 형성된 상기 저전압 차동 신호를 감지하여 상기 제 1 신호로 복원시키는 수신부; 및
    상기 디지털 저항부의 저항값을 가변시키기 위한 제어 신호들을 생성한 뒤 상기 디지털 저항부로 인가하는 저항값 조정부를 포함하는 것을 특징으로 하는 저전압 차동 신호 수신기.
  2. 제 1 항에 있어서, 상기 디지털 저항부는 상호 병렬로 연결되며, 상기 각 제어 신호에 의하여 턴온되는 다수의 트랜지스터들을 포함하는 것을 특징으로 하는 저전압 차동 신호 수신기.
  3. 제 2 항에 있어서, 상기 트랜지스터는 모스 트랜지스터인 것을 특징으로 하는 저전압 차동 신호 수신기.
  4. 제 2 항에 있어서, 상기 트랜지스터들은 각각 서로 다른 저항값을 가지는 것을 특징으로 하는 저전압 차동 신호 수신기.
  5. 제 1 항에 있어서, 상기 저항값 조정부는 외부에 설치되는 레퍼런스 저항값에 근거하여 상기 디지털 저항부로 제어 신호들을 인가하는 것을 특징으로 하는 저전압 차동 신호 수신기.
  6. 제 5 항에 있어서, 상기 저항값 조정부는 상기 디지털 저항부의 저항값이 상기 레퍼런스 저항의 저항값과 동일한 저항값을 갖도록 상기 제어 신호들을 인가하는 것을 특징으로 하는 저전압 차동 신호 수신기.
  7. 제 5 항에 있어서, 상기 저항값 조정부는,
    상기 외부의 레퍼런스 저항과 직렬로 연결되어 전원 전압을 분압하며, 외부 제어에 의하여 저항값이 가변되는 샘플 디지털 저항부;
    외부로부터 레퍼런스 전압을 인가받고, 상기 외부의 레퍼런스 저항과 상기 샘플 디지털 저항부의 분압 노드에 형성되는 전압과 상기 레퍼런스 전압을 비교하여 결과를 출력하는 비교기; 및
    상기 샘플 디지털 저항부를 가변시키기 위한 제어 신호들을 생성하여 상기 샘플 디지털 저항부로 인가하고, 상기 비교기로부터 출력되는 비교 결과를 수신한 뒤, 상기 분압 노드의 전압과 상기 레퍼런스 전압이 동일한 상태가 되는 상기 제어 신호들을 검출하여 상기 검출된 제어 신호들을 상기 디지털 저항부로 인가하는 디지털 로직부를 포함하는 것을 특징으로 하는 저전압 차동 신호 수신기.
  8. 제 7 항에 있어서, 상기 레퍼런스 전압은 상기 전원 전압의 1/2인 것을 특징으로 하는 저전압 차동 신호 수신기.
  9. 제 7 항에 있어서, 상기 샘플 디지털 저항부는 상기 디지털 저항부와 동일한 구성을 갖는 것을 특징으로 하는 저전압 차동 신호 수신기.
  10. 제 7 항에 있어서, 상기 샘플 디지털 저항부는 상호 병렬로 연결되며 상기 디지털 로직부에 의하여 인가되는 각 제어 신호에 따라 턴온되는 트랜지스터들로 구성되는 것을 특징으로 하는 저전압 차동 신호 수신기.
  11. 제 10 항에 있어서, 상기 디지털 로직부는 상기 샘플 디지털 저항부의 트랜지스터의 개수에 대응되는 비트수를 갖는 디지털 코드 형태로 상기 제어 신호들을 세팅하고, 상기 디지털 코드를 순차적으로 증가시키면서 상기 제어 신호들을 인가하는 것을 특징으로 하는 저전압 차동 신호 수신기.
  12. 제 11 항에 있어서, 상기 디지털 코드의 각 비트는 상기 대응되는 각 트랜지스터를 턴온시키기 위한 제어 신호인 것을 특징으로 하는 저전압 차동 신호 수신기.
  13. 외부로부터 전송되는 제 1 신호 및 상기 제 1 신호의 반전 신호를 통하여 양단에 저전압 차동 신호를 형성시키고, 외부로부터 수신되는 제어 신호들에 따라 저항값이 가변되는 디지털 저항부; 및
    상기 디지털 저항부의 양단에 형성된 상기 저전압 차동 신호를 감지하여 상기 제 1 신호로 복원시키는 수신부를 포함하는 저전압 차동 신호 수신기.
  14. 제 13 항에 있어서, 상기 디지털 저항부는 상호 병렬로 연결되며, 상기 각 제어 신호에 의하여 턴온되는 다수의 트랜지스터들을 포함하는 것을 특징으로 하는 저전압 차동 신호 수신기.
  15. 제 14 항에 있어서, 상기 트랜지스터는 모스 트랜지스터인 것을 특징으로 하는 저전압 차동 신호 수신기.
  16. 제 14 항에 있어서, 상기 트랜지스터들은 각각 서로 다른 저항값을 가지는 것을 특징으로 하는 저전압 차동 신호 수신기.
  17. 외부로부터 수신되는 제어 신호들에 따라 저항값이 가변되는 다수의 디지털 저항부들이 상호 병렬로 연결되며, 외부로부터 전송되는 제 1 신호 및 상기 제 1 신호의 반전 신호를 통하여 양단에 저전압 차동 신호를 형성시키는 디지털 저항부 어레이; 및
    상기 디지털 저항부 어레이의 양단에 형성된 상기 저전압 차동 신호를 감지하여 상기 제 1 신호로 복원시키는 수신부를 포함하는 저전압 차동 신호 수신기.
  18. 제 17 항에 있어서, 상기 각 디지털 저항부는 상호 병렬로 연결되며, 상기 각 제어 신호에 의하여 턴온되는 다수의 트랜지스터들을 포함하는 것을 특징으로 하는 저전압 차동 신호 수신기.
  19. 제 18 항에 있어서, 상기 트랜지스터는 모스 트랜지스터인 것을 특징으로 하는 저전압 차동 신호 수신기.
  20. 제 1 신호와 상기 제 1 신호의 반전 신호를 전송하는 저전압 차동 신호 드라이버;
    상기 저전압 차동 신호 드라이버로부터 전송되는 상기 제 1 신호 및 상기 제 1 신호의 반전 신호를 통하여 양단에 저전압 차동 신호를 형성시키고, 외부 제어에 따라 저항값이 가변되는 디지털 저항부;
    상기 디지털 저항부의 양단에 형성된 상기 저전압 차동 신호를 감지하여 상기 제 1 신호로 복원시키는 수신부; 및
    상기 디지털 저항부의 저항값을 가변시키기 위한 제어 신호들을 생성한 뒤 상기 디지털 저항부로 인가하는 저항값 조정부를 포함하는 것을 특징으로 하는 저전압 차동 신호 인터페이스 시스템.
  21. 제 20 항에 있어서, 상기 디지털 저항부는 상호 병렬로 연결되며, 상기 각 제어 신호에 의하여 턴온되는 다수의 트랜지스터들을 포함하는 것을 특징으로 하는 저전압 차동 신호 인터페이스 시스템.
  22. 제 21 항에 있어서, 상기 트랜지스터는 모스 트랜지스터인 것을 특징으로 하는 저전압 차동 신호 인터페이스 시스템.
  23. 제 21 항에 있어서, 상기 트랜지스터들은 각각 서로 다른 저항값을 가지는 것을 특징으로 하는 저전압 차동 신호 인터페이스 시스템.
  24. 제 20 항에 있어서, 상기 디지털 저항부의 저항값 조정을 위해 사용되는 레퍼런스 저항을 더 포함하며,
    상기 저항값 조정부는 상기 레퍼런스 저항값에 근거하여 상기 제어 신호들을 생성한 뒤, 상기 디지털 저항부로 상기 생성된 제어 신호들을 인가하는 것을 특징으로 하는 저전압 차동 신호 인터페이스 시스템.
  25. 제 24 항에 있어서, 상기 저항값 조정부는 상기 디지털 저항부의 저항값이 상기 레퍼런스 저항의 저항값과 동일한 저항값을 갖도록 상기 제어 신호들을 인가하는 것을 특징으로 하는 저전압 차동 신호 인터페이스 시스템.
  26. 제 24 항에 있어서, 상기 저항값 조정부는,
    상기 레퍼런스 저항과 직렬로 연결되어 전원 전압을 분압하며, 외부 제어에 의하여 저항값이 가변되는 샘플 디지털 저항부;
    외부로부터 레퍼런스 전압을 인가받고, 상기 레퍼런스 저항과 상기 샘플 디지털 저항부의 분압 노드에 형성되는 전압과 상기 레퍼런스 전압을 비교하여 결과를 출력하는 비교기; 및
    상기 샘플 디지털 저항부를 가변시키기 위한 제어 신호들을 생성하여 상기 샘플 디지털 저항부로 인가하고, 상기 비교기로부터 출력되는 비교 결과를 수신한 뒤, 상기 분압 노드의 전압과 상기 레퍼런스 전압이 동일한 상태가 되는 상기 제어 신호들을 검출하여 상기 검출된 제어 신호들을 상기 디지털 저항부로 인가하는 디지털 로직부를 포함하는 것을 특징으로 하는 저전압 차동 신호 인터페이스 시스템.
  27. 제 26 항에 있어서, 상기 레퍼런스 전압은 상기 전원 전압의 1/2인 것을 특징으로 하는 저전압 차동 신호 인터페이스 시스템.
  28. 제 26 항에 있어서, 상기 샘플 디지털 저항부는 상기 디지털 저항부와 동일한 구성을 갖는 것을 특징으로 하는 저전압 차동 신호 인터페이스 시스템.
  29. 제 26 항에 있어서, 상기 샘플 디지털 저항부는 상호 병렬로 연결되며 상기 디지털 로직부에 의하여 인가되는 각 제어 신호에 따라 턴온되는 트랜지스터들로 구성되는 것을 특징으로 하는 저전압 차동 신호 인터페이스 시스템.
  30. 제 29 항에 있어서, 상기 디지털 로직부는 상기 샘플 디지털 저항부의 트랜지스터의 개수에 대응되는 비트수를 갖는 디지털 코드 형태로 상기 제어 신호들을 세팅하고, 상기 디지털 코드를 순차적으로 증가시키면서 상기 제어 신호들을 인가하는 것을 특징으로 하는 저전압 차동 신호 인터페이스 시스템.
  31. 제 30 항에 있어서, 상기 디지털 코드의 각 비트는 상기 대응되는 각 트랜지스터를 턴온시키기 위한 제어 신호인 것을 특징으로 하는 저전압 차동 신호 인터페이스 시스템.
  32. 제 1 신호와 상기 제 1 신호의 반전 신호를 전송하는 저전압 차동 신호 드라이버;
    상기 저전압 차동 신호 드라이버로부터 전송되는 제 1 신호 및 상기 제 1 신호의 반전 신호를 통하여 양단에 저전압 차동 신호를 형성시키고, 외부로부터 수신되는 제어 신호들에 따라 저항값이 가변되는 디지털 저항부; 및
    상기 디지털 저항부의 양단에 형성된 상기 저전압 차동 신호를 감지하여 상기 제 1 신호로 복원시키는 수신부를 포함하는 저전압 차동 신호 인터페이스 시스템
  33. 제 32 항에 있어서, 상기 디지털 저항부는 상호 병렬로 연결되며, 상기 각 제어 신호에 의하여 턴온되는 다수의 트랜지스터들을 포함하는 것을 특징으로 하는 저전압 차동 신호 인터페이스 시스템.
  34. 제 33 항에 있어서, 상기 트랜지스터는 모스 트랜지스터인 것을 특징으로 하는 저전압 차동 신호 인터페이스 시스템.
  35. 제 1 신호와 상기 제 1 신호의 반전 신호를 전송하는 저전압 차동 신호 드라이버;
    외부로부터 제어 신호들에 따라 저항값이 가변되는 다수의 디지털 저항부들이 상호 병렬로 연결되며, 상기 저전압 차동 신호 드라이버로부터 전송되는 제 1 신호 및 상기 제 1 신호의 반전 신호를 통하여 양단에 저전압 차동 신호를 형성시키는 디지털 저항부 어레이; 및
    상기 디지털 저항부 어레이의 양단에 형성된 상기 저전압 차동 신호를 감지하여 상기 제 1 신호로 복원시키는 수신부를 포함하는 저전압 차동 신호 인터페이스 시스템.
  36. 제 35 항에 있어서, 상기 각 디지털 저항부는 상호 병렬로 연결되며, 상기 각 제어 신호에 의하여 턴온되는 다수의 트랜지스터들을 포함하는 것을 특징으로 하는 저전압 차동 신호 인터페이스 시스템.
KR1020050046319A 2005-05-31 2005-05-31 저전압 차동 신호 수신기 및 이를 구비하는 저전압 차동신호 인터페이스 시스템 KR100630625B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050046319A KR100630625B1 (ko) 2005-05-31 2005-05-31 저전압 차동 신호 수신기 및 이를 구비하는 저전압 차동신호 인터페이스 시스템
JP2006083694A JP2006340340A (ja) 2005-05-31 2006-03-24 低電圧差動信号受信器及びこれを具備する低電圧差動信号インタフェースシステム
US11/432,447 US7443201B2 (en) 2005-05-31 2006-05-11 Low voltage differential signaling receiver with a digital resistor unit and low voltage differential signaling interface system having the same
TW095116731A TWI383588B (zh) 2005-05-31 2006-05-11 具有數位電阻單元的低電壓差動訊號接收器以及具有此接收器的低電壓差動訊號介面

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050046319A KR100630625B1 (ko) 2005-05-31 2005-05-31 저전압 차동 신호 수신기 및 이를 구비하는 저전압 차동신호 인터페이스 시스템

Publications (1)

Publication Number Publication Date
KR100630625B1 true KR100630625B1 (ko) 2006-10-02

Family

ID=37462566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050046319A KR100630625B1 (ko) 2005-05-31 2005-05-31 저전압 차동 신호 수신기 및 이를 구비하는 저전압 차동신호 인터페이스 시스템

Country Status (4)

Country Link
US (1) US7443201B2 (ko)
JP (1) JP2006340340A (ko)
KR (1) KR100630625B1 (ko)
TW (1) TWI383588B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008100843A2 (en) * 2007-02-12 2008-08-21 Rambus Inc. Correction of voltage offset and clock offset for sampling near zero-crossing point
DE102007007838A1 (de) * 2007-02-16 2008-08-21 Lear Corporation, Southfield System und Methode zur Datenübertragung zwischen einem Transmitter und einem Empfänger über eine Übertragungsleitung
US7804345B2 (en) * 2008-01-15 2010-09-28 Omnivision Technologies, Inc. Hybrid on-chip regulator for limited output high voltage
JP5420847B2 (ja) 2008-02-19 2014-02-19 ピーエスフォー ルクスコ エスエイアールエル 信号伝送回路及びこれを用いた信号伝送システム
US8106684B2 (en) * 2008-09-24 2012-01-31 Sony Corporation High-speed low-voltage differential signaling system
US8331865B2 (en) * 2009-11-18 2012-12-11 Motorola Solutions, Inc. High speed minimal interference adaptive tranceiver interface and method thereof
TWI445969B (zh) * 2010-01-12 2014-07-21 Hon Hai Prec Ind Co Ltd 低壓差分訊號測試系統及方法
US8030968B1 (en) * 2010-04-07 2011-10-04 Intel Corporation Staged predriver for high speed differential transmitter
JP2015125371A (ja) * 2013-12-27 2015-07-06 三菱電機株式会社 ドライバｉｃおよびドライバｉｃを備える液晶表示装置
JP6251355B2 (ja) * 2016-11-10 2017-12-20 ルネサスエレクトロニクス株式会社 差動出力回路
EP3340466A1 (en) * 2016-12-22 2018-06-27 Nxp B.V. Low voltage differential signalling device
EP3591431B1 (en) 2018-07-02 2021-05-05 NXP USA, Inc. Communication unit and method for clock distribution and synchronization
EP3591435B1 (en) 2018-07-02 2022-08-10 NXP USA, Inc. Communication unit, integrated circuit and method for clock distribution and synchronization

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332967A (ja) 2000-05-22 2001-11-30 Hitachi Ltd 半導体集積回路装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003029895A (ja) 1993-10-20 2003-01-31 Matsushita Electric Ind Co Ltd メニュー情報合成方法
KR100462437B1 (ko) 1996-05-08 2005-06-01 텔레폰악티에볼라겟엘엠에릭슨(펍) 선로수신기회로
DE19735982C2 (de) * 1997-08-19 2000-04-27 Ericsson Telefon Ab L M Leitungsempfängerschaltkreis mit Leitungsabschlußimpedanz
KR100410978B1 (ko) * 2000-05-24 2003-12-18 삼성전자주식회사 반도체 메모리 장치의 임피이던스 매칭회로
US6605958B2 (en) 2000-10-11 2003-08-12 Vitesse Semiconductor Corporation Precision on-chip transmission line termination
US6617888B2 (en) * 2002-01-02 2003-09-09 Intel Corporation Low supply voltage differential signal driver
TW200520378A (en) * 2003-12-09 2005-06-16 Prolific Technology Inc Impedance matching circuit and method
US7102381B2 (en) * 2004-06-29 2006-09-05 Intel Corporation Adaptive termination for optimum signal detection

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332967A (ja) 2000-05-22 2001-11-30 Hitachi Ltd 半導体集積回路装置

Also Published As

Publication number Publication date
US20060267634A1 (en) 2006-11-30
JP2006340340A (ja) 2006-12-14
TWI383588B (zh) 2013-01-21
US7443201B2 (en) 2008-10-28
TW200642275A (en) 2006-12-01

Similar Documents

Publication Publication Date Title
KR100630625B1 (ko) 저전압 차동 신호 수신기 및 이를 구비하는 저전압 차동신호 인터페이스 시스템
KR100706580B1 (ko) 저전압 차동 신호 수신기 및 그 종단 저항값 설정 방법
US8988100B2 (en) Driver calibration methods and circuits
KR100678470B1 (ko) 차동 출력 드라이버 및 이를 구비한 반도체 장치
KR100725976B1 (ko) 감마 조정회로 및 감마 조정방법
US7595656B2 (en) Interface circuit and semiconductor integrated circuit
US9231631B1 (en) Circuits and methods for adjusting the voltage swing of a signal
US10614766B2 (en) Voltage regulator and method applied thereto
US7595645B2 (en) Calibration circuit and semiconductor device incorporating the same
JPS61137421A (ja) 適応電子バツフアシステム
CN110275463B (zh) 高分辨率电压模式驱动器和执行其校准的方法
KR101000289B1 (ko) 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템
US10848151B1 (en) Driving systems
KR20180076627A (ko) 온도 보상 기능을 갖는 전압 생성 회로
KR20120005343A (ko) 집적회로
KR20030019215A (ko) 드라이버회로
JP2000307391A (ja) しきい値制御回路
US7667531B2 (en) Signal transmission circuit
KR20130051070A (ko) 다수 판정 회로
US20090167359A1 (en) Current mode logic circuit and control apparatus therefor
KR20080012521A (ko) 슬루 레이트를 제어할 수 있는 차동 드라이버
JP4084266B2 (ja) インピーダンス調整回路
KR20090024443A (ko) 리시버 회로
JP3142450B2 (ja) 駆動回路
JP5385711B2 (ja) データ通信回路、送信機器、受信機器、送受信システム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 14