JPS61137421A - 適応電子バツフアシステム - Google Patents
適応電子バツフアシステムInfo
- Publication number
- JPS61137421A JPS61137421A JP60269556A JP26955685A JPS61137421A JP S61137421 A JPS61137421 A JP S61137421A JP 60269556 A JP60269556 A JP 60269556A JP 26955685 A JP26955685 A JP 26955685A JP S61137421 A JPS61137421 A JP S61137421A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- buffer
- sub
- conductance
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はセット出力端子を有しているセット回路と、信
号入力端子、信号出力端子及び前記セット出力端子に接
続されるセット入力端子を有しているバッファ回路とを
具えており、製造過程の変動分及び動作条件がバッファ
回路の出力コンダクタンスに及ぼす影響を相殺するため
に、前記セット回路が該回路のセット出力端子にセット
信号を発生するようにした適応電子出力バッファシステ
ムに関するものである。
号入力端子、信号出力端子及び前記セット出力端子に接
続されるセット入力端子を有しているバッファ回路とを
具えており、製造過程の変動分及び動作条件がバッファ
回路の出力コンダクタンスに及ぼす影響を相殺するため
に、前記セット回路が該回路のセット出力端子にセット
信号を発生するようにした適応電子出力バッファシステ
ムに関するものである。
バッファ回路の設計は特に、成る特定の時間周期内にそ
の回路の出力端子に接続した容量性の負荷を充電及び放
電させることに向けられている。
の回路の出力端子に接続した容量性の負荷を充電及び放
電させることに向けられている。
この要求に基いて、バッファ出力のコンダクタンスに関
しては最小値を決定することができる。出力コンダクタ
ンスについての斯かる要求を満足せしめるバッファ回路
の設計に当っては、その設計に用いられる製造過程にお
ける変動分及び動作条件（温度、供給電圧）も考慮する
必要がある。従来のバッファ回路は製造過程の変動分及
び動作条件が不所望に組合わさって設計される（所謂「
最悪ケース」）。このような最悪ケースの組合せは一般
に実際の設計では殆ど生じない。しかし、通常バッファ
が不釣合になること、つまり出力コンダクタンス及び出
力電流が設計上の計算値よりも大きくなることがある。
しては最小値を決定することができる。出力コンダクタ
ンスについての斯かる要求を満足せしめるバッファ回路
の設計に当っては、その設計に用いられる製造過程にお
ける変動分及び動作条件（温度、供給電圧）も考慮する
必要がある。従来のバッファ回路は製造過程の変動分及
び動作条件が不所望に組合わさって設計される（所謂「
最悪ケース」）。このような最悪ケースの組合せは一般
に実際の設計では殆ど生じない。しかし、通常バッファ
が不釣合になること、つまり出力コンダクタンス及び出
力電流が設計上の計算値よりも大きくなることがある。
このような場合には、スイッチング動作によって給電線
のコンダクタンス間における電流変動分（ｄｉ／ｄｔ）
及び電圧ピークを速くする。スイッチング動作を行わせ
るパルスはディジタル回路における妨害マージン（余裕
度）を低減し、かつスイッチング動作を誤らせ、従って
メモリセル内の情報の損失をまねくことになる。
のコンダクタンス間における電流変動分（ｄｉ／ｄｔ）
及び電圧ピークを速くする。スイッチング動作を行わせ
るパルスはディジタル回路における妨害マージン（余裕
度）を低減し、かつスイッチング動作を誤らせ、従って
メモリセル内の情報の損失をまねくことになる。
製造過程における変動分及び動作条件の影響を補償する
ためにアナログ制御信号によってバッファ回路をセット
するようにした回路は米国特許第３９７０８７５号に開
示されている。この回路は静的散逸バッファの出力端子
における充電電流を制御するが、この回路では放電電流
を制御することはできない。さらに、制御範囲の程度を
ランダムに選択することもできない。
ためにアナログ制御信号によってバッファ回路をセット
するようにした回路は米国特許第３９７０８７５号に開
示されている。この回路は静的散逸バッファの出力端子
における充電電流を制御するが、この回路では放電電流
を制御することはできない。さらに、制御範囲の程度を
ランダムに選択することもできない。
本発明の目的は、充電及び放電電流のばらつきがバッフ
ァ回路の製造過程における変動分及び動作条件に基いて
予想されるばらつきよりも遥かに小さくなるようにバッ
ファを適応させる適応電子バッファシステムを提供する
ことにある。
ァ回路の製造過程における変動分及び動作条件に基いて
予想されるばらつきよりも遥かに小さくなるようにバッ
ファを適応させる適応電子バッファシステムを提供する
ことにある。
本発明による適応電子バッファシステムは、前記バッフ
ァ回路が該回路の信号入力端子と信号出力端子との間に
並列に接続される少なくとも２個のサブ−バッファを具
え、これらのサブ−バッファの内の１つのサブ−バッフ
ァを切換自在のサブ−バッファとし、該サブ−バッファ
の起動入力端子を前記セット入力端子に接続すると共に
前記セット回路のセット出力端子に発生した２進セット
信号によって前記１つのサブ−バッファがコンダクタン
スの極限状態の１つに選択的にセットされるようにした
ことを特徴とする。
ァ回路が該回路の信号入力端子と信号出力端子との間に
並列に接続される少なくとも２個のサブ−バッファを具
え、これらのサブ−バッファの内の１つのサブ−バッフ
ァを切換自在のサブ−バッファとし、該サブ−バッファ
の起動入力端子を前記セット入力端子に接続すると共に
前記セット回路のセット出力端子に発生した２進セット
信号によって前記１つのサブ−バッファがコンダクタン
スの極限状態の１つに選択的にセットされるようにした
ことを特徴とする。
論理セット信号を用いると制御範囲が広くなる。
その理由は、各セット信号はバッファの総合出力コンダ
クタンスに対して自由に選択し得る寄与度に対応させる
ことができるからである。バッファ回路は並列に接続さ
れるＮ個のサブ−バッファを具えており、これらのサブ
−バッファはセット信号の制御下で作動させたり、させ
なくしたりし、セット信号により作動させたサブ−バッ
ファはバッファ回路の出力コンダクタンスに寄与する。
クタンスに対して自由に選択し得る寄与度に対応させる
ことができるからである。バッファ回路は並列に接続さ
れるＮ個のサブ−バッファを具えており、これらのサブ
−バッファはセット信号の制御下で作動させたり、させ
なくしたりし、セット信号により作動させたサブ−バッ
ファはバッファ回路の出力コンダクタンスに寄与する。
サブ−バッファから成るバッファ回路を集積回路で構成
する場合、必要な表面積及び出力容量は「最悪ケース」
の場合に基いて設計されるバッファ回路の場合と同じと
なる。
する場合、必要な表面積及び出力容量は「最悪ケース」
の場合に基いて設計されるバッファ回路の場合と同じと
なる。
セット回路にはバッファ回路用に調整した出力コンダク
タンスの特性を表わす測定コンダクタンスを呈する特徴
回路を設ける。測定コンダクタンスは一定の基準コンダ
クタンスと比較され、この基準コンダクタンスは製造過
程の変動分と動作条件によって影響されないようにする
のが好適である。この比較結果を論理回路に用いてセッ
ト信号を発生させるが、このためにはバッファの出力コ
ンダクタンスを目標値よりも僅かに高くするか、又は等
しくする。
タンスの特性を表わす測定コンダクタンスを呈する特徴
回路を設ける。測定コンダクタンスは一定の基準コンダ
クタンスと比較され、この基準コンダクタンスは製造過
程の変動分と動作条件によって影響されないようにする
のが好適である。この比較結果を論理回路に用いてセッ
ト信号を発生させるが、このためにはバッファの出力コ
ンダクタンスを目標値よりも僅かに高くするか、又は等
しくする。
以下図面につき本発明を説明する。
第１図は本発明によるバッファシステムの一例を概略的
に示したものであり、入力端子２１と出力端子２２とを
有しているバッファ回路２０をＮ （Ｎ ＞１）個のセ
ット信号入力端子２３を介してセット回路１０のＮ個の
セット信号出力端子１１に接続する。セット回路１０は
セット信号出力端子１１に接続されるＮ個の出力端子４
７と１個の入力端子４３とを有している論理回路３０を
具えている。この論理回路のＮ個の出力端子４７は特徴
回路３１のＮ個の入力端子４４にも接続する。特徴回路
３１は第１測定結線３７と、第２測定結線３８も有して
おり、その第１測定結線３７は比較器３３の第１比較入
力端子に接続し、第２測定結線３８は第１給電端子４２
に接続する。セット回路１０は第１基準結線３６及び第
２基準結線３９も有しており、第１基準結線は比較器３
３の第２比較入力端子３６′に接続し、第１基準結線３
９は第２測定結線３８に接続する。第１電流線３４及び
第２電流源３５は第１結線によって第２給電端子４６に
接続する。
に示したものであり、入力端子２１と出力端子２２とを
有しているバッファ回路２０をＮ （Ｎ ＞１）個のセ
ット信号入力端子２３を介してセット回路１０のＮ個の
セット信号出力端子１１に接続する。セット回路１０は
セット信号出力端子１１に接続されるＮ個の出力端子４
７と１個の入力端子４３とを有している論理回路３０を
具えている。この論理回路のＮ個の出力端子４７は特徴
回路３１のＮ個の入力端子４４にも接続する。特徴回路
３１は第１測定結線３７と、第２測定結線３８も有して
おり、その第１測定結線３７は比較器３３の第１比較入
力端子に接続し、第２測定結線３８は第１給電端子４２
に接続する。セット回路１０は第１基準結線３６及び第
２基準結線３９も有しており、第１基準結線は比較器３
３の第２比較入力端子３６′に接続し、第１基準結線３
９は第２測定結線３８に接続する。第１電流線３４及び
第２電流源３５は第１結線によって第２給電端子４６に
接続する。
第１及び第２電流源は第２結線を介して第１測定結線３
７及び第１基準結線３６にそれぞれ接続する。
７及び第１基準結線３６にそれぞれ接続する。
各電流源は第１基準結線３６並びに第１測定結線３７に
それぞれ電流を供給し、これらの電流強度の比は一定と
し、その値は回路設計により規定される。
それぞれ電流を供給し、これらの電流強度の比は一定と
し、その値は回路設計により規定される。
論理回路３０、比較器３３、基準素子３２及び特徴回路
３１によって形成される制御回路はバッファ回路用のセ
ット信号を発生する。これらのセット信号は特徴回路３
１の入力端子４４にも供給する。第１測定結線３７と第
２測定結線３８との間の測定コンダクタンスは複数のバ
ッファ回路用に調整される出力コンダクタンスの特性を
表わし、斯かる測定コンダクタンスはバッファ回路の出
力コンダクタンスと同程度にセット信号、製造過程の変
動分及び動作条件に依存する。
３１によって形成される制御回路はバッファ回路用のセ
ット信号を発生する。これらのセット信号は特徴回路３
１の入力端子４４にも供給する。第１測定結線３７と第
２測定結線３８との間の測定コンダクタンスは複数のバ
ッファ回路用に調整される出力コンダクタンスの特性を
表わし、斯かる測定コンダクタンスはバッファ回路の出
力コンダクタンスと同程度にセット信号、製造過程の変
動分及び動作条件に依存する。
動作条件に依存する一定の適切に規定されたコンダクタ
ンスを呈するようにすべきである基準素子３２を第１基
準結線３６と第２基準結線３９との間に接続する。バッ
ファシステムを集積回路に用いる場合には、斯かる基準
素子をチップの製造とは無関係に、しかもチップの動作
条件にも無関係な外部抵抗として構成するのが有利であ
る。斯かる抵抗は、よくある既存の集積回路におけるリ
セット回路に設けて、その抵抗性基準素子に対する追加
の入力端子を何部必要としないようにすることができる
。″ フィリッ、ブス・チクニッシュ・ティードシュリ
フト”（Ｐｈｉｌｉｐｓ Ｔｅｃｈｎｉｓｃｈ Ｔｉｊ
ｄｓｃｈｒｉｆｔ）、１９８３、 ＮＯ，４，第１１５
〜１１６頁に記載されているように、基準素子はスイッ
チドーコンデンサ形態で集積回路に集積化することもで
きる。このようにすれば追加の構成部品を必要としない
で済むと云う利点がある。しかし、基準コンダクタンス
が製造過程の変動分に全く無関係とはならなくなると云
う欠点がある。そこで、出力コンダクタンスの広がり（
ばらつき）に較べて遥かに低い約１０％の基準コンダク
タンスのばらつきを考慮する必要があることを確かめた
。基準素子としては集積化した抵抗形態のものを使用す
ることもできることは明らかである。しかし、この場合
には斯かる抵抗を製造過程の変動分及び動作条件に対し
て十分に無関係とする必要がある。
ンスを呈するようにすべきである基準素子３２を第１基
準結線３６と第２基準結線３９との間に接続する。バッ
ファシステムを集積回路に用いる場合には、斯かる基準
素子をチップの製造とは無関係に、しかもチップの動作
条件にも無関係な外部抵抗として構成するのが有利であ
る。斯かる抵抗は、よくある既存の集積回路におけるリ
セット回路に設けて、その抵抗性基準素子に対する追加
の入力端子を何部必要としないようにすることができる
。″ フィリッ、ブス・チクニッシュ・ティードシュリ
フト”（Ｐｈｉｌｉｐｓ Ｔｅｃｈｎｉｓｃｈ Ｔｉｊ
ｄｓｃｈｒｉｆｔ）、１９８３、 ＮＯ，４，第１１５
〜１１６頁に記載されているように、基準素子はスイッ
チドーコンデンサ形態で集積回路に集積化することもで
きる。このようにすれば追加の構成部品を必要としない
で済むと云う利点がある。しかし、基準コンダクタンス
が製造過程の変動分に全く無関係とはならなくなると云
う欠点がある。そこで、出力コンダクタンスの広がり（
ばらつき）に較べて遥かに低い約１０％の基準コンダク
タンスのばらつきを考慮する必要があることを確かめた
。基準素子としては集積化した抵抗形態のものを使用す
ることもできることは明らかである。しかし、この場合
には斯かる抵抗を製造過程の変動分及び動作条件に対し
て十分に無関係とする必要がある。
比較器３３は測定コンダクタンスと基準コンダクタンス
３２に流れる電流によって発生される電圧を比較する。
３２に流れる電流によって発生される電圧を比較する。
比較器３３の出力信号は論理回路３０に対する人力信号
として作用する。この論理回路の出力端子４７に発生す
るセット信号は測定コンダクタンスを基準コンダクタン
スにより良好に近付けるようにする。制御回路は測定コ
ンダクタンス間の電圧が基準コンダクタンス間の電圧よ
りも僅かに低くなるか、又は等しくなる場合に平衡状態
になる。
として作用する。この論理回路の出力端子４７に発生す
るセット信号は測定コンダクタンスを基準コンダクタン
スにより良好に近付けるようにする。制御回路は測定コ
ンダクタンス間の電圧が基準コンダクタンス間の電圧よ
りも僅かに低くなるか、又は等しくなる場合に平衡状態
になる。
バッファ回路の出力コンダクタンスが連続的に変動しな
いようにするためには、例えば０．１〜１秒のような適
当な時間間隔で最適なセツティングを行なう探索を成す
べきであり、この場合比較器の伝達関数に成る程度のヒ
ステリシスを導入させることができる。これがため、比
較器には所謂シュミット−トリガ回路を設けることがで
きる。このようにして、バッファ回路の出力コンダクタ
ンスが回路の設計時に決定した値よりも僅かに高くなる
か、又は等しくなる設定値を見い出すようにする。従っ
て、バッファ回路の出力端子における充電及び放電電流
のばらつきは製造過程の変動分及び動作条件によって生
ずるばらつきよりも直かに小さくなる。
いようにするためには、例えば０．１〜１秒のような適
当な時間間隔で最適なセツティングを行なう探索を成す
べきであり、この場合比較器の伝達関数に成る程度のヒ
ステリシスを導入させることができる。これがため、比
較器には所謂シュミット−トリガ回路を設けることがで
きる。このようにして、バッファ回路の出力コンダクタ
ンスが回路の設計時に決定した値よりも僅かに高くなる
か、又は等しくなる設定値を見い出すようにする。従っ
て、バッファ回路の出力端子における充電及び放電電流
のばらつきは製造過程の変動分及び動作条件によって生
ずるばらつきよりも直かに小さくなる。
論理回路３０は多種形態で実現することができ、例えば
それを２進アツプ／ダウンカウンタをもって構成し、そ
のカウンタの計数方向を前記比較器による比較結果によ
り決定することができる。この場合、カウンタの出力は
セット信号を形成する。
それを２進アツプ／ダウンカウンタをもって構成し、そ
のカウンタの計数方向を前記比較器による比較結果によ
り決定することができる。この場合、カウンタの出力は
セット信号を形成する。
ついでバッファ回路及び特徴回路につき詳細に説明する
。
。
第２図は本発明によるバッファ回路２０′を示すブロッ
ク線図であり、このバッファ回路は入力端子２１′、出
力端子２２′、第１セツト信号入力端子２３′及び第２
セツト信号入力端子２４ ’ （Ｎ＝２）を有しており
、かつ第１ （２５）及び第２ （２６）の切換自在の
サブ−バッファを内蔵しており、これらの各サブ−バッ
ファは第１（２３′）及び第２ （２４’）のセット信
号入力端子にそれぞれ接続される起動入力端子（それぞ
れ２８．２９）を有している。
ク線図であり、このバッファ回路は入力端子２１′、出
力端子２２′、第１セツト信号入力端子２３′及び第２
セツト信号入力端子２４ ’ （Ｎ＝２）を有しており
、かつ第１ （２５）及び第２ （２６）の切換自在の
サブ−バッファを内蔵しており、これらの各サブ−バッ
ファは第１（２３′）及び第２ （２４’）のセット信
号入力端子にそれぞれ接続される起動入力端子（それぞ
れ２８．２９）を有している。
バッファ回路には常時作動する非切換自在のサブ−バッ
ファ２７を設けることもでき、このサブ−バッファは入
力端子と出力端子とを有しているだけである。サブ−バ
ッファのすべての入力端子の相互接続点はバッファ回路
２０′の入力端子を成し、サブ−バッファのすべての出
力端子の相互接続点はバッファ回路２０′の出力端子を
成す。切換自在のサブ−バッファ２５及び２６はそれら
の起動入力端子に現われるセット信号によってスイッチ
・オンされたり、スイッチ・オフされたりする。
ファ２７を設けることもでき、このサブ−バッファは入
力端子と出力端子とを有しているだけである。サブ−バ
ッファのすべての入力端子の相互接続点はバッファ回路
２０′の入力端子を成し、サブ−バッファのすべての出
力端子の相互接続点はバッファ回路２０′の出力端子を
成す。切換自在のサブ−バッファ２５及び２６はそれら
の起動入力端子に現われるセット信号によってスイッチ
・オンされたり、スイッチ・オフされたりする。
第３図は上述したバッファ回路用の特徴回路３１′の一
例を示したものである。この回路３１′は第１入力端子
４４′及び第２入力端子４５ ’ （Ｎ ＝２）と、第
１給電端子４２′及び第２給電端子４６′と、第１測定
結線３７′及び第２測定結線３８′とを有している。
例を示したものである。この回路３１′は第１入力端子
４４′及び第２入力端子４５ ’ （Ｎ ＝２）と、第
１給電端子４２′及び第２給電端子４６′と、第１測定
結線３７′及び第２測定結線３８′とを有している。
さらにこの特徴回路は第１制御回路５０及び第２制御回
路５１を具えており、これらの各制御回路はそれぞれ入
力端子４４′及び４５′と、それぞれ第１測定素子５３
及び第２測定素子５４に接続する出力端子とを有してい
る。これら２つの制御回路は第１給電端子４２′への接
続線及び第２給電端子４６′への接続線も有している。
路５１を具えており、これらの各制御回路はそれぞれ入
力端子４４′及び４５′と、それぞれ第１測定素子５３
及び第２測定素子５４に接続する出力端子とを有してい
る。これら２つの制御回路は第１給電端子４２′への接
続線及び第２給電端子４６′への接続線も有している。
本例では各測定素子を絶縁ゲート電界効果トランジスタ
として構成し、このトランジスタのチャネルの一端を第
１測定結線３７′に、他端を第２測定結線に接続すると
共に、ゲートを関連する制御回路の出力端子に接続する
。
として構成し、このトランジスタのチャネルの一端を第
１測定結線３７′に、他端を第２測定結線に接続すると
共に、ゲートを関連する制御回路の出力端子に接続する
。
バッファ回路に非切換自在のサブ−バッファを設ける場
合には、特徴回路にバイアス回路５２を設け、このバイ
アス回路にも第３の測定素子５５を設ける。このバイア
ス回路５２と測定素子５５との結線は、上述した制御回
路５０又は５１と測定素子５３又は５４との結線とほぼ
同様にするが、相違点はバイアス回路５２には入力端子
がなく、また第３の測定素子５５は絶えずスイッチ・オ
ンさせる点にある。測定素子のチャネル長は、それによ
って特徴付けられるサブ−バッファにふける電界効果の
トランジスタ（ＩＧＦ［ＥＴ）のチャネル長に対応させ
る。その理由は、コンダクタンスのばらつきはこれらの
チャネル長に大いに依存するからである。電界効果トラ
ンジスタのコンダクタンス−ファクタの比率は、これら
によって特徴付けられるサブ−バッファの出力コンダク
タンスの比率に等しくなるように選定する。
合には、特徴回路にバイアス回路５２を設け、このバイ
アス回路にも第３の測定素子５５を設ける。このバイア
ス回路５２と測定素子５５との結線は、上述した制御回
路５０又は５１と測定素子５３又は５４との結線とほぼ
同様にするが、相違点はバイアス回路５２には入力端子
がなく、また第３の測定素子５５は絶えずスイッチ・オ
ンさせる点にある。測定素子のチャネル長は、それによ
って特徴付けられるサブ−バッファにふける電界効果の
トランジスタ（ＩＧＦ［ＥＴ）のチャネル長に対応させ
る。その理由は、コンダクタンスのばらつきはこれらの
チャネル長に大いに依存するからである。電界効果トラ
ンジスタのコンダクタンス−ファクタの比率は、これら
によって特徴付けられるサブ−バッファの出力コンダク
タンスの比率に等しくなるように選定する。
起動させた測定素子（ＩＧＦＢＴ） は、そのゲートに
て２つの給電端子における電圧の平均値を受電するため
、そのＦＢＴは成る特性のセツティングを行ない、しか
もチャネルのコンダクタンスは供給電圧に相互依存する
ようになる。電界効果トランジスタの温度はバッファ回
路の温度に等しくするのが好適である。バッファ回路を
集積回路に適用すに場合には、バッファ回路の特性を決
定する製造過程の変動分を、測定素子の特性を決定する
変動分に等しくする。このようにすれば、測定コンダク
タンスがバッファ回路の出力コンダクタンスの特性を表
わすようになる。
て２つの給電端子における電圧の平均値を受電するため
、そのＦＢＴは成る特性のセツティングを行ない、しか
もチャネルのコンダクタンスは供給電圧に相互依存する
ようになる。電界効果トランジスタの温度はバッファ回
路の温度に等しくするのが好適である。バッファ回路を
集積回路に適用すに場合には、バッファ回路の特性を決
定する製造過程の変動分を、測定素子の特性を決定する
変動分に等しくする。このようにすれば、測定コンダク
タンスがバッファ回路の出力コンダクタンスの特性を表
わすようになる。
切換自在のサブ−バッファは、例えば既知の集積回路■
ＢＦ４００９８Ｂのような所謂３−状態バッファとして
構成３″ることができる。所要に応じ、セット信号入力
端子はバッファ回路の出力を高インピーダンス状態に切
換えるのに用いることもできる。
ＢＦ４００９８Ｂのような所謂３−状態バッファとして
構成３″ることができる。所要に応じ、セット信号入力
端子はバッファ回路の出力を高インピーダンス状態に切
換えるのに用いることもできる。
つぎの例は本発明によるバッフアンステムを用いて達成
される結果を説明するものである。出力コンダクタンス
がばらつき係数４（集積回路における実際の値）を呈し
、かつ２つの切換自在のサブ−バッファ（Ｎ ＝２）を
具えているバッファ回路を使用するものとした。「最悪
ケース」の情況によって総合バッファ容量を決定した。
される結果を説明するものである。出力コンダクタンス
がばらつき係数４（集積回路における実際の値）を呈し
、かつ２つの切換自在のサブ−バッファ（Ｎ ＝２）を
具えているバッファ回路を使用するものとした。「最悪
ケース」の情況によって総合バッファ容量を決定した。
この容量は２つのサブ−バッファ間に分配され、計算か
ら総バッファ容量は、第１サブ−バッファが総容量の０
．３９倍に相当する容量を存し、第２サブ−バッファが
総容量の０．６１倍に相当する容量を有するように分配
するのが最適であることを確めた。この場゛合、バッフ
ァ回路は最大でも１．６倍も大きくなり、これにより利
得が２．５倍となる。出力コンダクタンスが所望値より
も高くなると、集積回路におけるバッファを制御する素
子のコンダクタンスも高くなる。これによりバッファが
より一層速く駆動され、従ってバッファは大電流を供給
する。速い電流変動分（ｄｉ、＃ｔ） と出力コンダ
クタンスとの間には二乗関係があることをシミュレーシ
ョンにより確めた。本発明によるバッファシステムにも
バッファ駆動回路を設けるのが有利である。この場合、
速い電流変化に対しても十分高い利得が得られる。
ら総バッファ容量は、第１サブ−バッファが総容量の０
．３９倍に相当する容量を存し、第２サブ−バッファが
総容量の０．６１倍に相当する容量を有するように分配
するのが最適であることを確めた。この場゛合、バッフ
ァ回路は最大でも１．６倍も大きくなり、これにより利
得が２．５倍となる。出力コンダクタンスが所望値より
も高くなると、集積回路におけるバッファを制御する素
子のコンダクタンスも高くなる。これによりバッファが
より一層速く駆動され、従ってバッファは大電流を供給
する。速い電流変動分（ｄｉ、＃ｔ） と出力コンダ
クタンスとの間には二乗関係があることをシミュレーシ
ョンにより確めた。本発明によるバッファシステムにも
バッファ駆動回路を設けるのが有利である。この場合、
速い電流変化に対しても十分高い利得が得られる。
第１図には本発明によるバッファシステムの一例を示す
ブロック線図； 第２図はバッファ回路を詳細に示すブロック線図； 第３図は特徴回路の一例を示すブロック線図である。
ブロック線図； 第２図はバッファ回路を詳細に示すブロック線図； 第３図は特徴回路の一例を示すブロック線図である。
Claims (1)
- 【特許請求の範囲】 １、セット出力端子を有しているセット回路と、信号入
力端子、信号出力端子及び前記セット出力端子に接続さ
れるセット入力端子を有しているバッファ回路とを具え
ており、製造過程の変動分及び動作条件がバッファ回路
の出力コンダクタンスに及ぼす影響を相殺するために、
前記セット回路が該回路のセット出力端子にセット信号
を発生するようにした適応電子出力バッファシステムに
おいて、前記バッファ回路が該回路の信号入力端子と信
号出力端子との間に並列に接続される少なくとも２個の
サブ−バッファを具え、これらのサブ−バッファの内の
１つのサブ−バッファを切換自在のサブ−バッファとし
、該サブ−バッファの起動入力端子を前記セット入力端
子に接続すると共に前記セット回路のセット出力端子に
発生した２進セット信号によって前記１つのサブ−バッ
ファがコンダクタンスの極限状態の１つに選択的にセッ
トされるようにしたことを特徴とする適応電子バッファ
システム。 ２、前記バッファ回路がＮ個（Ｎ≧１）のセット入力端
子と、Ｎ個の切換自在のサブ−バッファとを具え、前記
セット回路がＮ個のセット出力端子を有し、前記各切換
自在のサブ−バッファが該サブ−バッファ固有のセット
入力端子を介して該サブ−バッファに固有の前記セット
回路のセット出力端子から２進セット信号を受信するよ
うにしたことを特徴とする特許請求の範囲第１項に記載
の適応電子バッファシステム。 ３、前記バッファシステムが複数個のバッファ回路を具
え、各バッファ回路における前記Ｎ個のセット入力端子
を前記特許請求の範囲第２項に記載した方法で前記Ｎ個
のセット出力端子に接続するようにしたことを特徴とす
る特許請求の範囲第２項に記載の適応電子バッファシス
テム。 ４、前記セット回路が特徴回路を具え、該特徴回路がＮ
個の入力端子と、第１及び第２測定結線と、第１及び第
２基準結線とを有し、前記特徴回路の入力端子を前記Ｎ
個のセット出力端子に１対１の対応関係で接続し、前記
第１測定結線と第２測定結線との間の測定コンダクタン
スが各バッファ回路用に調整される出力コンダクタンス
に対する特性測度となるようにしたことを特徴とする特
許請求の範囲第１、２又は３項のいずれかに記載の適応
電子バッファシステム。 ５、前記第１基準結線と第２基準結線に接続する基準素
子のコンダクタンスが一定値を有するようにしたことを
特徴とする特許請求の範囲第４項に記載の適応電子バッ
ファシステム。 ６、前記基準素子が動作条件に無関係な抵抗を含むよう
にしたことを特徴とする特許請求の範囲第５項に記載の
適応電子バッファシステム。 ７、前記基準素子がスイッチド−キャパシタンス抵抗を
含むようにしたことを特徴とする特許請求の範囲第５項
に記載の適応電子バッファシステム。 ８、前記セット回路が、１個の入力端子及びＮ個の出力
端子を有している論理回路と、特徴回路と、基準素子と
、第１及び第２の比較入力端子及び１つの出力端子を有
している比較器とによって形成される制御回路を具え、
前記第１測定結線を前記比較器の第１入力端子に接続す
ると共に前記第１基準結線を前記比較器の第２入力端子
に接続し、前記比較器の出力端子を前記論理回路の入力
端子に接続し、前記第２測定結線及び前記第２基準結線
も相互接続し、前記比較器の第１及び第２入力端子に接
続した電流源が前記第１測定結線並びに前記第１基準結
線に電流を一定の比率で供給するようにしたことを特徴
とする特許請求の範囲第５項に記載の適応電子バッファ
システム。 ９、前記特徴回路がＮ個の並列に接続した切換自在の測
定素子を含み、各測定素子が所定のセット信号の制御下
で総合コンダクタンスの測定に寄与するようにして、同
一セット信号により制御される切換自在の各サブ−バッ
ファによって形成されるバッファ回路の総合出力コンダ
クタンスに及ぼす寄与程度を前記各測定素子の寄与程度
によって特徴付けるようにしたことを特徴とする特許請
求の範囲第４又は８項のいずれかに記載の適応電子バッ
ファシステム。 １０、前記特徴回路が第１及び第２給電端子への結線を
含み、前記測定素子が絶縁ゲート電界効果トランジスタ
を含み、これらトランジスタのチャネルの第１端部を前
記第１測定結線に接続すると共に、前記チャネルの第２
端部を第２測定結線に接続し、前記トランジスタのチャ
ネルのコンダクタンスがそれらのトランジスタによって
特徴付けられるサブ−バッファの出力コンダクタンスと
して関連するようにし、導通測定素子のゲートが前記両
給電端子における電圧の平均値に等しい制御電圧を受電
するようにしたことを特徴とする特許請求の範囲第９項
に記載の適応電子バッファシステム。 １１、測定素子における電界効果トランジスタのチャネ
ルの長さが、これらの測定素子によって特徴付けられる
サブ−バッファにおける電界効果トランジスタのチャネ
ルの長さと等しくなるようにしたことを特徴とする特許
請求の範囲第９項に記載の適応電子バッファシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8403693 | 1984-12-05 | ||
| NL8403693A NL8403693A (nl) | 1984-12-05 | 1984-12-05 | Adaptief electronisch buffersysteem. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61137421A true JPS61137421A (ja) | 1986-06-25 |
| JPH061899B2 JPH061899B2 (ja) | 1994-01-05 |
Family
ID=19844861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60269556A Expired - Lifetime JPH061899B2 (ja) | 1984-12-05 | 1985-12-02 | 適応電子バツフアシステム |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4691127A (ja) |
| EP (1) | EP0184875B1 (ja) |
| JP (1) | JPH061899B2 (ja) |
| DE (1) | DE3576026D1 (ja) |
| NL (1) | NL8403693A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06260922A (ja) * | 1990-06-07 | 1994-09-16 | Internatl Business Mach Corp <Ibm> | 自己調節式インピーダンス整合ドライバ |
| JP2009535829A (ja) * | 2006-05-03 | 2009-10-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 超低電力アナログ補償回路 |
| JP2009536491A (ja) * | 2006-05-05 | 2009-10-08 | エヌエックスピー ビー ヴィ | 電子回路及びそのための方法 |
| JP2011071979A (ja) * | 2009-09-28 | 2011-04-07 | Samsung Electronics Co Ltd | 信号入力回路及びそれを含む半導体装置 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0253914A1 (de) * | 1986-07-23 | 1988-01-27 | Deutsche ITT Industries GmbH | Isolierschicht-Feldeffekttransistor-Gegentakttreiberstufe mit Kompensierung von Betriebsparameterschwankungen und Fertigungsstreuungen |
| US4855623A (en) * | 1987-11-05 | 1989-08-08 | Texas Instruments Incorporated | Output buffer having programmable drive current |
| US4791318A (en) * | 1987-12-15 | 1988-12-13 | Analog Devices, Inc. | MOS threshold control circuit |
| US4975598A (en) * | 1988-12-21 | 1990-12-04 | Intel Corporation | Temperature, voltage, and process compensated output driver |
| CA1331214C (en) * | 1989-01-05 | 1994-08-02 | Kun-Ming Lee | Interfacing control circuit with active circuit charge or discharge |
| US5043605A (en) * | 1989-06-26 | 1991-08-27 | At&T Bell Laboratories | CMOS to ECL output buffer |
| JP2549743B2 (ja) * | 1990-03-30 | 1996-10-30 | 株式会社東芝 | 出力回路 |
| US5194765A (en) * | 1991-06-28 | 1993-03-16 | At&T Bell Laboratories | Digitally controlled element sizing |
| US5337254A (en) * | 1991-12-16 | 1994-08-09 | Hewlett-Packard Company | Programmable integrated circuit output pad |
| US5334885A (en) * | 1993-01-13 | 1994-08-02 | At&T Bell Laboratories | Automatic control of buffer speed |
| DE69411388T2 (de) * | 1993-06-08 | 1999-02-25 | Nat Semiconductor Corp | Btl kompatibler cmos leitungstreiber |
| US5767698A (en) * | 1996-06-06 | 1998-06-16 | International Business Machines Corporation | High speed differential output driver with common reference |
| US5959481A (en) * | 1997-02-18 | 1999-09-28 | Rambus Inc. | Bus driver circuit including a slew rate indicator circuit having a one shot circuit |
| AU6655198A (en) * | 1997-02-18 | 1998-09-08 | Rambus Inc. | Bus driver circuit including a slew rate indicator circuit having a tunable current source |
| US6094075A (en) | 1997-08-29 | 2000-07-25 | Rambus Incorporated | Current control technique |
| US6870419B1 (en) | 1997-08-29 | 2005-03-22 | Rambus Inc. | Memory system including a memory device having a controlled output driver characteristic |
| DE19739806A1 (de) * | 1997-09-10 | 1999-03-11 | Siemens Ag | Eingangsschaltung mit steuerbarer Schaltschwelle |
| US6157206A (en) * | 1998-12-31 | 2000-12-05 | Intel Corporation | On-chip termination |
| US6321282B1 (en) | 1999-10-19 | 2001-11-20 | Rambus Inc. | Apparatus and method for topography dependent signaling |
| US6646953B1 (en) | 2000-07-06 | 2003-11-11 | Rambus Inc. | Single-clock, strobeless signaling system |
| US7051130B1 (en) | 1999-10-19 | 2006-05-23 | Rambus Inc. | Integrated circuit device that stores a value representative of a drive strength setting |
| US7079775B2 (en) | 2001-02-05 | 2006-07-18 | Finisar Corporation | Integrated memory mapped controller circuit for fiber optics transceiver |
| US6806728B2 (en) * | 2001-08-15 | 2004-10-19 | Rambus, Inc. | Circuit and method for interfacing to a bus channel |
| US7119549B2 (en) * | 2003-02-25 | 2006-10-10 | Rambus Inc. | Output calibrator with dynamic precision |
| US20110019760A1 (en) * | 2009-07-21 | 2011-01-27 | Rambus Inc. | Methods and Systems for Reducing Supply and Termination Noise |
| EP2765474B1 (en) * | 2013-02-12 | 2015-05-20 | Nxp B.V. | Clock buffer |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2119192A (en) * | 1982-04-19 | 1983-11-09 | Western Electric Co | Low noise amplifier arrangements |
| US4439740A (en) * | 1982-04-01 | 1984-03-27 | Rockwell International Corporation | Corporate amplifier apparatus with improved degradation |
| JPS59172816A (ja) * | 1983-03-22 | 1984-09-29 | Nec Corp | 高周波電力増幅器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2119192A (en) | 1929-12-11 | 1938-05-31 | John R Alexander | Barrel and drum cleaning device |
| US4224536A (en) * | 1978-04-24 | 1980-09-23 | Rca Corporation | Stabilization of monolithic integrated circuit output levels |
| JPS6083419A (ja) * | 1983-10-13 | 1985-05-11 | Nec Corp | 出力バツフア回路 |
| US4584492A (en) * | 1984-08-06 | 1986-04-22 | Intel Corporation | Temperature and process stable MOS input buffer |
-
1984
- 1984-12-05 NL NL8403693A patent/NL8403693A/nl not_active Application Discontinuation
-
1985
- 1985-11-19 EP EP85201894A patent/EP0184875B1/en not_active Expired
- 1985-11-19 DE DE8585201894T patent/DE3576026D1/de not_active Expired - Lifetime
- 1985-11-25 US US06/801,189 patent/US4691127A/en not_active Expired - Fee Related
- 1985-12-02 JP JP60269556A patent/JPH061899B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4439740A (en) * | 1982-04-01 | 1984-03-27 | Rockwell International Corporation | Corporate amplifier apparatus with improved degradation |
| GB2119192A (en) * | 1982-04-19 | 1983-11-09 | Western Electric Co | Low noise amplifier arrangements |
| JPS59172816A (ja) * | 1983-03-22 | 1984-09-29 | Nec Corp | 高周波電力増幅器 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06260922A (ja) * | 1990-06-07 | 1994-09-16 | Internatl Business Mach Corp <Ibm> | 自己調節式インピーダンス整合ドライバ |
| JP2009535829A (ja) * | 2006-05-03 | 2009-10-01 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 超低電力アナログ補償回路 |
| JP2009536491A (ja) * | 2006-05-05 | 2009-10-08 | エヌエックスピー ビー ヴィ | 電子回路及びそのための方法 |
| US8106705B2 (en) | 2006-05-05 | 2012-01-31 | Synopsys, Inc. | Control circuit for PVT conditions of a module |
| JP2011071979A (ja) * | 2009-09-28 | 2011-04-07 | Samsung Electronics Co Ltd | 信号入力回路及びそれを含む半導体装置 |
| US8786320B2 (en) | 2009-09-28 | 2014-07-22 | Samsung Electronics Co., Ltd. | Signal input circuit and semiconductor device having the same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0184875B1 (en) | 1990-02-07 |
| US4691127A (en) | 1987-09-01 |
| NL8403693A (nl) | 1986-07-01 |
| DE3576026D1 (de) | 1990-03-15 |
| EP0184875A1 (en) | 1986-06-18 |
| JPH061899B2 (ja) | 1994-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61137421A (ja) | 適応電子バツフアシステム | |
| US4829199A (en) | Driver circuit providing load and time adaptive current | |
| US7078943B2 (en) | Series terminated CMOS output driver with impedance calibration | |
| JP2736789B2 (ja) | ドライバ回路装置 | |
| US6838914B2 (en) | Semiconductor device | |
| JPS62219813A (ja) | デジタル信号用ｍｏｓｆｅｔ集積遅延回路 | |
| US6323687B1 (en) | Output drivers for integrated-circuit chips with VCCQ supply compensation | |
| US4873673A (en) | Driver circuit having a current mirror circuit | |
| US4987323A (en) | Peak voltage holding circuit | |
| US6529422B1 (en) | Input stage apparatus and method having a variable reference voltage | |
| KR19990007415A (ko) | 복수의 기준전압을 발생하는 기준전압 발생회로 | |
| US6211709B1 (en) | Pulse generating apparatus | |
| US5394028A (en) | Apparatus for transitioning between power supply levels | |
| JPH06284010A (ja) | バッファ速度の自動制御 | |
| US4433252A (en) | Input signal responsive pulse generating and biasing circuit for integrated circuits | |
| US6133755A (en) | Input/output buffer with reduced ring-back effect | |
| US4962345A (en) | Current limiting output driver | |
| EP0096896B1 (en) | Signal transmitting circuit | |
| US6204684B1 (en) | Method for topology dependent slew rate control | |
| EP0720296A2 (en) | Buffer circuit and bias circuit | |
| US3502900A (en) | Signal control circuit | |
| US7183806B2 (en) | Output circuit | |
| JPS61157115A (ja) | 「シユートスルー」電流抑制手段を具備したｃｍｏｓ | |
| JP3142450B2 (ja) | 駆動回路 | |
| US3808467A (en) | Effective voltage stabilizer |