JP2020521377A - インバータに基づいた差動増幅器 - Google Patents

Abstract

回路は、第１の電流源と、第２の電流源と、第１の電流源と前記第２の電流源との間に電気的に結合された差動インバータ増幅器とを含み得る。差動インバータ増幅器は、複数の負荷抵抗器と、出力振幅を制限しコモンモード妨害を最小にするように構成された複数のダイオード接続金属酸化物半導体（ＭＯＳ)クランプとを含む。

Description

本開示は、電気増幅器回路に関し、より具体的にはインバータ増幅器比較器に関する。

背景
ある従来のアーキテクチャは、負荷抵抗器および差動インバータ増幅器トポロジを備えた単純な差動対として機能する、低雑音高速差動増幅器のために構成されている。低雑音高速アプリケーションの場合、複雑度が増すと、雑音性能、帯域幅またはこれら双方が劣化する可能性があるので、単純さは有益となり得る。バッテリを電源とするポータブルデバイスの場合、効率的に電流を利用することが有益となり得る。

図１は、利得および抵抗性負荷に対し、金属酸化物半導体（ＭＯＳ)差動対を取り入れた、一例としての従来のトポロジ１００を示す。この回路は、低雑音、妥当な利得、および高帯域幅を提供する。図２は、図１に示されるトポロジ１００の、示されているデバイスサイズおよび技術の場合の、交流（ＡＣ）、雑音、および過渡性能２００を示す。

負荷抵抗器を備える差動対は低雑音トポロジであるが、ネガティブチャネルＭＯＳ（ＮＭＯＳ）差動対構成およびポジティブチャネルＭＯＳ（ＰＭＯＳ）差動対構成双方を用いる増幅器トポロジが用いられる場合がある。これらのインバータ増幅器トポロジは、バイアス電流を用いることにより、ＮＭＯＳ対およびＰＭＯＳ対双方において利得（ｇｍ）を生成するので、性能の改善をもたらし得る。図３は、一例としての従来の差動インバータ増幅器トポロジ３００を示す。このトポロジでは、バイアス電流がＰＭＯＳ差動対およびＮＭＯＳ差動対双方に流れ、適切に最適化されたデバイスサイジングに対し、使用できるｇｍを効果的に倍増する。レプリカバイアス電流を用いて、ＮＭＯＳおよびＰＭＯＳバイアス電流を設定する。ここで、ｖｃｍは外部からｖｄｄ／２に設定され、レプリカバイアス電流は、ＰＭＯＳ電流源およびＮＭＯＳ電流源のゲートもｖｄｄになるように、調整される。

図３に示される差動インバータ増幅器３００は、リファレンスにおけるクロックバッファ等の高信号制限段に使用することができる。しかしながら、ダイナミックレンジが大きい入力信号の高速低雑音増幅器段にとってこのようなシステムを不適当なものにする重大な問題が存在する。逐次近似レジスタ（Successive Approximation Register）（ＳＡＲ）アナログデジタル変換器（Analog to Digital Converter）（ＡＤＣ）のための比較器は、このようなアプリケーションの１つである。

図４は、望ましい出力コモンモードｖｃｍ＝ｖｄｄ／２と比較して、出力コモンモード電圧が約８５０ｍＶであることを証明する結果４００を示す。ＮＭＯＳ電流源およびＰＭＯＳ電流源双方のゲートは、図４においてｖｇｎで示されるノードで結合されるので、電圧はｖｄｄの２分の１に近い。そのため、この回路は、デバイスパラメータに影響されやすく、望ましい出力コモンモード電圧でバランスを取ることが難しい。図６は、モンテカルロミスマッチシミュレーションの結果６００、ならびに、利得および帯域幅の過剰な変動を回路が示す原因となり得る、電源範囲の大部分にわたる出力コモンモードの変動を示す。

過剰なコモンモード変動の問題に加えて、図３に示される回路３００は、信号に依存する制限挙動を示し得るが、このような挙動は歪の原因となり得るのでＳＡＲアプリケーションでは望ましくない。図４と図５との比較から、出力コモンモード電圧ならびにｖｓｐおよびｖｓｎで示される２つのコモンソースノードが、３０ｍＶ入力信号の場合と５００ｍＶ入力信号の場合とで、著しく異なる挙動を示すことがわかる。

この回路３００は、入力信号に応じて３つの異なる動作モードを有する。この入力信号は、制限がなく入力デバイスがアクティブ領域で動作する、小信号、入力スイッチデバイスが三極管領域に入りスイッチとして機能する、中間信号、および、入力デバイスがスイッチとして機能しヘッドルームが低いために電流源が三極管領域に入る、大信号である。小信号および中間信号モードは問題にならない可能性があるが、電流源がクラッシュする大信号モードは回避しなければならない。

開示されている技術の実施形態は、先行技術における上記およびその他の限界に対処する。

利得および抵抗性負荷に対し、金属酸化物半導体（ＭＯＳ）差動対を取り入れた、一例としての従来のトポロジを示す図である。 図１に示されるトポロジの交流（ＡＣ）、雑音、および過渡性能を示す図である。 従来の差動インバータ増幅器トポロジの一例を示す図である。 レプリカバイアスを備えたインバータ増幅器の小信号応答の一例を示す図である。 レプリカバイアスを備えたインバータ増幅器の大信号応答を示す図である。 レプリカバイアスを備えたインバータ増幅器のモンテカルロ変動の一例を示す図である。 開示される技術のある実施形態に係る、レプリカバイアスの独立したコモンモードフィードバックを備えた差動インバータ増幅器の一例を示す図である。 図７に示されるレプリカバイアスの独立したコモンモードフィードバックを備えたインバータ増幅器の小信号応答の一例を示す図である。 図７に示されるレプリカバイアスの独立したコモンモードフィードバックを備えたインバータ増幅器の大信号応答の一例を示す図である。 図７に示されるレプリカバイアスの独立したコモンモードフィードバックを備えたインバータ増幅器のモンテカルロ変動の一例を示す図である。 開示される技術のある実施形態に係る、出力コモンモードフィードバックを備えた差動インバータ増幅器の一例を示す図である。 図１１に示される出力コモンモードフィードバックを備えたインバータ増幅器の小信号応答の一例を示す図である。 図１１に示される出力コモンモードフィードバックを備えたインバータ増幅器の大信号応答の一例を示す図である。 図１１に示される出力コモンモードフィードバックを備えたインバータ増幅器のモンテカルロ変動の一例を示す図である。 開示される技術のある実施形態に係る、出力コモンモードフィードバックおよび負荷抵抗器を備えた差動インバータ増幅器の一例を示す図である。 図１５に示される出力コモンフィードバックおよび負荷抵抗器を備えたインバータ増幅器の小信号応答の一例を示す図である。 図１５に示される出力コモンフィードバックおよび負荷抵抗器を備えたインバータ増幅器の大信号応答の一例を示す図である。 開示される技術のある実施形態に係る、ｖｃｍ＝ｖｄｄ／２に接続された負荷抵抗器を備えた差動インバータ増幅器の一例を示す図である。 図１８に示されるｖｃｍ＝ｖｄｄ／２に接続された負荷抵抗器を備えたインバータ増幅器の小信号応答の一例を示す図である。 図１８に示されるｖｃｍ＝ｖｄｄ／２に接続された負荷抵抗器を備えたインバータ増幅器の大信号応答の一例を示す図である。 図１８に示されるｖｃｍ＝ｖｄｄ／２に接続された負荷抵抗器を備えたインバータ増幅器のモンテカルロ変動の一例を示す図である。 開示される技術のある実施形態に係る、ｖｃｍ＝ｖｄｄ／２に接続された負荷抵抗器およびダイオード接続クランプデバイスを備えた差動インバータ増幅器の一例を示す図である。 図２２に示されるｖｃｍ＝ｖｄｄ／２に接続された負荷抵抗器およびダイオード接続クランプデバイスを備えたインバータ増幅器の小信号応答の一例を示す図である。 図２２に示されるｖｃｍ＝ｖｄｄ／２に接続された負荷抵抗器およびダイオード接続クランプデバイスを備えたインバータ増幅器の大信号応答の一例を示す図である。 図２２に示されるｖｃｍ＝ｖｄｄ／２に接続された負荷抵抗器およびダイオード接続クランプデバイスを備えたインバータ増幅器のモンテカルロ変動の一例を示す図である。

詳細な説明
開示される技術のある実装例は、上記コモンモードの問題に対処し、出力制限を与えることにより、電流源が三極管領域に入ることを防止する。ある実施形態において、独立したバイアス電流設定およびコモンモード電圧制御を用いることができる。ダイオード接続金属酸化物半導体（ＭＯＳ）クランプを用いることにより、出力振幅を制限し、コモンモード妨害を最小にすることができる。差動抵抗性負荷を用いることにより、帯域幅を改善し、コモンモード妨害を最小にすることができる。負荷抵抗器の接続を用いることにより、コモンモード電圧（ｖｃｍ）を電圧ドレイン（ｖｄｄ）の２分の１に等しくなるようにして、出力コモンモード制御を省略することができる。負荷抵抗器とダイオード接続ランプとの組み合わせを用いることにより、利得／帯域幅を独立して最適化することができる。

図７は、開示される技術のある実施形態に係る、レプリカバイアスの独立したコモンモードフィードバックを備えた、一例としての差動インバータ増幅器７００を示す。一例としてのこのトポロジ７００において、レプリカバイアス回路は、２つの部分に分けられており、第１の部分は、ＰＭＯＳ差動対に接続されたＰＭＯＳミラーおよび電流源であり、第２の部分は、フィードバック増幅器によって制御されるＮＭＯＳ電流源である。ＮＭＯＳ電流源およびＰＭＯＳ電流源のノードｖｇｎおよびｖｇｐは、一方の電流源（ここではＰＭＯＳ）がバイアス電流を提供し、他方の電流源（ここではＮＭＯＳ）が、フィードバックループによって調整されてコモンモード電圧を設定するように、分離することができる。

この例７００において、コモンモード電圧ｖｃｍは外部からｖｄｄ／２に接続され、回路７００は、レプリカバイアスの中心もｖｄｄ／２に調整するように構成されている。レプリカバイアスにおけるデバイスの配置は、増幅器におけるデバイスを模倣することを意図している。

図８、図９、および図１０はそれぞれ、出力コモンモードはｖｄｄ／２でバランスを取ることができるが回路７００はなおも信号に依存する制限挙動および出力コモンモードの過剰なモンテカルロ変動を示すことを証明する、一例としての性能プロット８００、９００、および１０００を示す。生産回路の場合、このような大きな変動が生産量に含みを生じさせることは問題となり得る。この例は、２つの電流源を、一方の固定電流源と第２の制御された電流源とに分けることにより、コモンモード電圧を設定することを示している。

図８に示されるプロット８００は、この回路が、高利得、低帯域幅、および６００ｍＶの出力コモンモードをもたらすことを証明している。図９に示されるプロット９００は、この回路が、高利得、低帯域幅、および出力コモンモード変動をもたらすことを証明している。図１０に示されるプロット１０００は、この回路が、過剰な出力コモンモード変動を示し得ることを証明している。

図１１は、開示される技術のある実施形態に係る、出力コモンモードフィードバックを備えた、一例としての差動インバータ増幅器１１００を示す。図１１に示されるトポロジ１１００は、ＰＭＯＳ電流源と、ＮＭＯＳ電流源と、出力コモンモードフィードバックとを含む。この例において、トポロジ１１００は、図７に示されるトポロジ７００の概念を、レプリカバイアス回路ではなく増幅器の実際の出力におけるコモンモードを検知することによって拡張する。

この例１１００において、コモンモード電圧ｖｃｍは、この場合も外部からｖｄｄ／２に接続される。しかしこの回路１１００の場合、増幅器の出力コモンモードは、出力コモンモードが直接ｖｄｄ／２に調整されるように、２つの大きな抵抗器によって直接検知される。

図１２、図１３、および図１４はそれぞれ、出力コモンモードがｖｃｍ＝ｖｄｄ／２を中心とし、妥当なモンテカルロ変動を有することを証明する、性能プロット１２００、１３００、および１４００を示している。しかしながら、図１３は、大きな入力信号に対し、電流源ノードｖｓｐおよびｖｓｎが電源および接地に達することを示している。コモンモードループの安定性も懸念される場合がある。なぜなら、電流源からヘッドルームがなくなったときにフィードバックが壊れることになるからである。

図１２に示されるプロット１２００は、この回路が、高利得、低帯域幅、および６００ｍＶの出力コモンモードを示すことを証明している。図１３に示されるプロット１３００は、この回路が、高利得、低帯域幅、および出力コモンモード変動を示すことを証明している。図１４に示されるプロット１４００は、この回路が妥当な出力コモンモード変動を示すことを証明している。

図１５は、開示される技術のある実施形態に係る、出力コモンモードフィードバックおよび負荷抵抗器を備えた、一例としての差動インバータ増幅器１５００を示す。この例において、増幅器１５００の負荷抵抗器は、大きな値のコモンモード検知抵抗器（たとえば図１１に示される回路１１００内の抵抗器）から、より小さな値（たとえば３キロオーム（ｋｏｈｍｓ））に減じられている。これは、差動出力電圧を、バイアス電流×２×負荷抵抗器の値（たとえば、（Ｖｏｕｔ＿ｍａｘ＝Ｉｂｉａｓ＊２＊Ｒｌｏａｄ））に制限し得る。最大差動出力振幅を、使用できる電源電圧よりも十分に低い値に設定することにより、ＮＭＯＳ電流源およびＰＭＯＳ電流源双方に対してヘッドルームを与えることができる。

図１１のトポロジ１１００と同様、このトポロジ１５００におけるコモンモード電圧ｖｃｍは外部からｖｄｄ／２に接続されるが、増幅器の出力コモンモードは、出力コモンモードが直接ｖｄｄ／２に調整されるよう、２つの大きな抵抗器によって直接検知されるように構成されている。

図１６および図１７にそれぞれ示されている性能プロット１６００および１７００は、最大出力振幅が低減され、減じられた利得により帯域幅が増大し、それにより、出力コモンモードが十分に制御されていることを示す。図１６に示されるプロット１６００は、この回路が、減じられた利得、高帯域幅、および６００ｍＶの出力コモンモードを示すことを証明している。図１７に示されるプロット１７００は、この回路が、減じられた利得、高帯域幅、および６００ｍＶの出力コモンモードを示すことを証明している。

図１５に示される回路１５００は、コモンモードおよび制限の問題を解決するが、なおもコモンモードフィードバック回路を採用する。図１６のプロット１６００および図１７のプロット１７００は、コモンモード応答が差動信号を妨害する可能性があるという懸念を示している。十分なコモンモードの安定性を保証しかつコモンモードの摂動を最小にする方法がある。しかしながら、コモンモードフィードバックループを回避することが有効となる可能性がある。

逐次近似レジスタ（ＳＡＲ）アナログデジタル変換器（ＡＤＣ）は、外部からフィルタリングされたコモンモード電圧（ｖｃｍ）を使用できるようにすることができる。開示されるある実施形態に係る、ｖｃｍ＝ｖｄｄ／２に接続された負荷抵抗器を備える一例としての差動インバータ増幅器１８００を示す図１８は、３０００（３ｋ）負荷抵抗器をｖｃｍに直接接続するように修正されたものである。これにより、コモンモードフィードバックループを省略することができる。

図１９および図２０にそれぞれ示される性能プロット１９００および２０００は、出力コモンモード電圧ならびにｖｓｐおよびｖｓｎで示されるコモンソースノードの摂動が、たとえば図１６および図１７にそれぞれ示されるプロット１６００および１７００と比較して、大幅に減少していることを証明している。図１９に示されるプロット１９００は、この回路が、減じられた利得、高帯域幅、および６００ｍＶの出力コモンモードを示すことを証明している。図２０に示されるプロット２０００は、この回路が、減じられた利得、高帯域幅、および６００ｍＶの出力コモンモードを示すことを証明している。

図２１は、図１８に示される出力コモンモードフィードバックを備えたインバータ増幅器１８００の、一例としてのモンテカルロ変動２１００を示す。図２１に示されるプロット２１００は、回路１８００が妥当な出力コモンモード変動を示すことを証明している。

図１８に示される回路１８００は、ＳＡＲ比較器における利得段に対して妥当な性能を示し得る。しかしながら、利得は、上記出力電圧（たとえば、Ｖｏｕｔ＿ｍａｘ＝Ｉｂｉａｓ＊２＊Ｒｌｏａｄ）の制限による制約を受ける可能性がある。この利得は、合計差動ｇｍをＲｌｏａｄの２倍で乗算したもの（たとえば、Ａｖ＝ｇｍ＊２＊Ｒｌｏａｄ）となり得る。ｇｍは、Ｉｂｉａｓに関連し得るので、最大出力電圧は利得を制限し得る。

利得を独立して調整することにより、回路１８００の利得、帯域幅、および雑音を最適化することができる機構を提供することができる。図２２は、開示される技術のある実施形態に係る、ｖｃｍ＝ｖｄｄ／２に接続された負荷抵抗器とダイオード接続クランプデバイスとを備える一例としての差動インバータ増幅器２２００を示す。図２２に示される回路２２００にダイオード接続クランプデバイスを追加することにより、最大出力電圧の制約を回避し、負荷抵抗器を希望通りに増大することができる（たとえば、この場合６ｋｏｈｍ）。

図２３および図２４は各々、回路２２００の回路応答を示し、図２５は、出力コモンモード電圧の部分ごとの妥当な変動を示す。図２３に示されるプロット２３００は、回路２２００が、妥当な利得、帯域幅、および出力コモンモードを示すことを証明している。図２４に示されるプロット２４００は、回路２２００が、妥当な利得、帯域幅、および出力コモンモードを提供することを証明している。プロット２４００はさらに、回路２２００が、小さな信号利得を犠牲にすることなく低減された出力信号を提供するとともに、完全な高速制限（たとえば図２０に示されるプロット２０００との比較で）を有することを、証明している。

図２５は、図２２に示されるｖｃｍ＝ｖｄｄ／２に接続された負荷抵抗器とダイオード接続クランプデバイスとを備えたインバータ増幅器２２００の、一例としてのモンテカルロ変動２５００を示す。図２５に示されるプロット２５００は、回路２２００が、妥当な出力コモンモード変動を示すことを証明している。

本発明の実施形態は、音声処理回路またはその他のオーディオ回路等の集積回路に取り入れることができる。その場合、この集積回路は、ヘッドフォン、携帯電話、ポータブルコンピューティングデバイス、サウンドバー、オーディオドック、増幅器、スピーカ等の音声装置で使用することができる。

開示されている主題の、過去に記載されたバージョンは、過去に記載されたかまたは当業者には自明である数多くの利点を有する。そうであっても、これらの利点または特徴がすべて、開示されている装置、システムまたは方法のすべてのバージョンにおいて必要であるとは限らない。

加えて、この記載は具体的な特徴に言及している。本明細書における開示は、これら特定の特徴の可能な組み合わせをすべて含むことが理解されねばならない。たとえば、特定の局面または実施形態のコンテキストにおいてある具体的な特徴が開示されている場合。この特徴は、可能な限り、その他の局面および実施形態のコンテキストにおいても使用することができる。

また、本願において、明記されたステップまたは動作が２つ以上ある方法に言及する場合、明記されたステップおよび動作は、コンテキストがその可能性を除外しない限り、どの順序で実行されても、または同時に実行されてもよい。

さらに、「含む」および文法的にこれと等価の用語は、本開示において、その他のコンポーネント、特徴、ステップ、プロセス、動作などが任意で存在することを意味する。たとえば、コンポーネントＡとＢとＣとを「含む」物品は、コンポーネントＡとＢとＣのみを含む可能性がある、または、コンポーネントＡとＢとＣとをその他１つ以上のコンポーネントとともに含む可能性がある。

また、「右」および「左」等の方向は、便宜上、図面に示される線図を基準として用いている。しかしながら、開示されている主題は、実際の使用において、または他の実装例において、いくらかの数の向きを有し得る。よって、図面における鉛直方向、水平方向、右方向、または左方向の特徴は、すべての実装例において同じ向きまたは方向でない場合もある。

本発明の具体的な実施形態を例示を目的として示し説明してきたが、本発明の精神および範囲から逸脱することなくさまざまな変形をなし得ることが理解されるであろう。したがって、本発明は以下の請求項以外によって限定されてはならない。

Claims (12)

1. 装置であって、
   第１の電流源と、
   第２の電流源と、
   前記第１の電流源と前記第２の電流源との間に電気的に結合された差動インバータ増幅器とを備え、前記差動インバータ増幅器は、
   複数の負荷抵抗器と、
   出力振幅を制限しコモンモード妨害を最小にするように構成された複数のダイオード接続金属酸化物半導体（ＭＯＳ)クランプとを含む、装置。
2. 前記第１の電流源は、電圧ｖｄｄを有するポジティブチャネルＭＯＳ（ＰＭＯＳ）電流源である、請求項１に記載の装置。
3. 前記第２の電流源は、電圧ｖｓｓを有するネガティブチャネルＭＯＳ（ＮＭＯＳ）電流源である、請求項２に記載の装置。
4. ｖｄｄ／２に等しいコモンモード電圧ｖｃｍを与えるように構成された複数の負荷抵抗器をさらに備える、請求項３に記載の装置。
5. 帯域幅を改善しコモンモードフィードバック制御を最小にする差動抵抗性負荷をさらに備える、請求項１に記載の装置。
6. 前記複数のダイオード接続ＭＯＳクランプおよび前記複数の負荷抵抗器は、利得および帯域幅の独立した最適化を可能にするように構成される、請求項４に記載の装置。
7. システムであって、
   入力電圧を受けるように構成された入力と、
   出力電圧を与えるように構成された出力と、
   前記入力と前記出力との間に電気的に結合された回路とを備え、前記回路は、
   第１の電流源と、
   第２の電流源と、
   前記第１の電流源と前記第２の電流源との間に電気的に結合された差動インバータ増幅器とを備え、前記差動インバータ増幅器は、
   複数の負荷抵抗器と、
   出力振幅を制限しコモンモード妨害を最小にするように構成された複数のダイオード接続金属酸化物半導体（ＭＯＳ)クランプとを含む、システム。
8. 前記第１の電流源は、電圧ｖｄｄを有するポジティブチャネルＭＯＳ（ＰＭＯＳ）電流源である、請求項７に記載のシステム。
9. 前記第２の電流源は、電圧ｖｓｓを有するネガティブチャネルＭＯＳ（ＮＭＯＳ）電流源である、請求項８に記載のシステム。
10. ｖｄｄ／２に等しいコモンモード電圧ｖｃｍを与えるように構成された複数の負荷抵抗器をさらに備える、請求項９に記載のシステム。
11. 帯域幅を改善しコモンモードフィードバック制御を最小にする差動抵抗性負荷をさらに備える、請求項１０に記載のシステム。
12. 前記複数のダイオード接続ＭＯＳクランプおよび前記複数の負荷抵抗器は、利得および帯域幅の独立した最適化を可能にするように構成される、請求項１０に記載のシステム。