KR20040059273A - 출력 드라이버의 구동력 변화에 따른 내부클락신호의지연을 보상할 수 있는 반도체 메모리 장치의 지연동기루프 - Google Patents

출력 드라이버의 구동력 변화에 따른 내부클락신호의지연을 보상할 수 있는 반도체 메모리 장치의 지연동기루프 Download PDF

Info

Publication number
KR20040059273A
KR20040059273A KR1020020085867A KR20020085867A KR20040059273A KR 20040059273 A KR20040059273 A KR 20040059273A KR 1020020085867 A KR1020020085867 A KR 1020020085867A KR 20020085867 A KR20020085867 A KR 20020085867A KR 20040059273 A KR20040059273 A KR 20040059273A
Authority
KR
South Korea
Prior art keywords
clock signal
output driver
internal clock
delay
output
Prior art date
Application number
KR1020020085867A
Other languages
English (en)
Other versions
KR100518547B1 (ko
Inventor
변경수
허낙원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0085867A priority Critical patent/KR100518547B1/ko
Priority to US10/702,838 priority patent/US7068084B2/en
Publication of KR20040059273A publication Critical patent/KR20040059273A/ko
Application granted granted Critical
Publication of KR100518547B1 publication Critical patent/KR100518547B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

출력 드라이버의 구동력 변화에 따른 내부클락신호의 지연을 보상할 수 있는 반도체 메모리 장치의 지연동기루프가 제공된다. 지연동기루프는 레플리커 출력 드라이버, 위상 검출기, 제어회로, 및 가변 지연 회로를 구비한다. 레플리커 출력 드라이버는 구동력이 변하는 출력 드라이버에서 발생되는 내부클락신호의 지연량과 동일한 지연량을 가진다. 위상 검출기는 레플리커 출력 드라이버를 통해 지연되는 내부클락신호와, 외부클락신호 상호간의 위상차이를 검출한다. 제어회로는 위상 검출기의 출력신호에 응답하여 제어신호를 발생한다. 가변 지연 회로는 제어신호에 응답하여 외부클락신호를 지연시켜 외부클락신호에 동기하는 내부클락신호를 발생한다. 지연동기루프는 피드백 루프 내에 출력 드라이버의 구동력 변화에 따른 내부클락신호의 지연을 정확히 추종할 수 있는 레플리커 출력 드라이버를 포함하므로, 출력 데이터를 외부클락신호에 정확히 동기시킬 수 있다.

Description

출력 드라이버의 구동력 변화에 따른 내부클락신호의 지연을 보상할 수 있는 반도체 메모리 장치의 지연동기루프{Delay locked loop capable of compensating the delay of internal clock signal according to the variation of output driver strength in semiconductor memory device}
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 상세하게는, 반도체 메모리 장치의 지연동기루프(Delay Locked Loop circuit: DLL, 이하, DLL 이라 함)에 관한 것이다.
일반적으로, 더블 데이터 레이트 동기식 디램(Double Data Rate SynchronousDRAM: DDR SDRAM, 이하, 동기식 반도체 메모리 장치라 함)은 외부클락신호에 동기된 내부클락신호에 의해 데이터의 독출(READ) 및 기입(WRITE) 동작을 수행한다. 보다 상세하게는, 내부클락신호의 반주기마다 독출 및 기입 동작이 수행된다. 이러한 내부클락신호를 만들어내는 데 이용되는 것이 지연 특성을 갖는 DLL이다. DLL은 외부클락신호에 동기식 반도체 메모리 장치의 출력 데이터를 정확히 동기시키기 위하여, 자신의 피드백 루프(feedback loop) 내에 지연 보상을 필요로 하는 지연소자를 포함한다. 예를 들어, 상기 지연 소자는 출력 드라이버(output driver)일 수 있다.
종래의 DLL은 가변 지연 회로(variable delay circuit), 위상 검출기(phase detector), 제어 회로, 및 레플리커 출력 드라이버(replica output driver)를 포함한다.
DLL 내의 피드백 루프 내에 포함되는 레플리커 출력 드라이버는 동기식 반도체 메모리 장치의 출력 드라이버를 통해 지연되는 내부클락신호의 지연을 복사(replica 또는 copy)한다.
위상 검출기는 레플리커 출력 드라이버를 통해 지연되는 내부클락신호 및 외부클락신호 상호간의 위상 차이를 검출한다. 제어 회로는 위상 검출기의 출력신호에 응답하여 가변 지연 회로의 지연량을 제어하는 제어신호를 발생한다. 상기 제어신호에 응답하여 가변 지연 회로는 외부클락신호를 지연시켜 외부클락신호에 동기된 내부클락신호를 발생한다.
한편, 동기식 반도체 메모리 장치의 출력 드라이버는, 동기식 반도체 메모리 장치에 포함된 모드 레지스터 셋(Mode Register Set: MRS)으로부터 발생되는 드라이버 임피던스 제어신호(driver impedance control signal)에 응답하여, 자신의 구동력(driving strength)을 변경시킬 수 있다. 출력 드라이버의 구동력이 변함에 따라, 출력 드라이버의 임피던스(impedance)가 변하고, 그로 인해 출력 드라이버에서 내부클락신호의 지연이 발생할 수 있다. 그런데, 종래의 DLL에 포함되는 레플리커 출력 드라이버는 상기 드라이버 임피던스 제어 신호에 의해 별도로 제어되지 않으므로, 상기 출력 드라이버의 임피던스 변화에 따른 내부클락신호의 지연을 복사할 수 없다. 즉, 레플리커 출력 드라이버가 출력 드라이버를 정확히 추종(tracking)하지 못할 수 있다. 따라서, 동기식 반도체 메모리 장치의 출력 데이터가 외부클락신호에 정확히 동기될 수 없다는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 출력 드라이버의 임피던스 변화에 따른 내부클락신호의 지연을 정확히 추종(tracking)할 수 있는 레플리커 출력 드라이버를 가지는 반도체 메모리 장치의 DLL을 제공하는 데 있다.
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 일 실시예에 따른 DLL을 포함하는 반도체 메모리 장치를 개략적으로 나타내는 블락 다이어그램이다.
도 2는 도 1의 구동 제어부를 보다 상세히 나타내는 도면이다.
도 3은 도 1의 레플리커 출력 드라이버를 보다 상세히 나타내는 도면이다.
상기의 기술적 과제를 달성하기 위하여 본 발명에 따른 반도체 메모리 장치의 지연동기루프는, 구동력이 변하는 출력 드라이버에서 발생되는 내부클락신호의 지연량과 동일한 지연량을 가지는 레플리커 출력 드라이버; 상기 레플리커 출력 드라이버를 통해 지연되는 내부클락신호와, 외부클락신호 상호간의 위상차이를 검출하는 위상 검출기; 상기 위상 검출기의 출력신호에 응답하여 제어신호를 발생하는 제어회로; 및 상기 제어신호에 응답하여 상기 외부클락신호를 지연시켜 상기 외부클락신호에 동기하는 상기 내부클락신호를 발생하는 가변지연회로를 구비하는 것을 특징으로 한다.
바람직한 실시예에 따르면, 상기 출력 드라이버는 상기 반도체 메모리 장치의 모드 레지스터 셋으로부터 발생되는 드라이버 임피던스 제어신호에 응답하여 구동력이 변하고, 상기 레플리커 출력 드라이버는 상기 드라이버 임피던스 제어신호에 응답하여 상기 출력 드라이버에서 발생하는 내부클락신호의 지연량과 동일한 지연량을 가진다.
바람직한 실시예에 따르면, 상기 레플리커 출력 드라이버는 상기 내부클락신호를 반전시키는 제1 인버터; 상기 제1 인버터의 출력신호를 반전시켜 상기 레플리커 출력 드라이버를 통해 지연되는 내부클락신호를 발생하는 제2 인버터; 상기 내부클락신호를 반전시키는 제3 인버터; 및 상기 드라이버 임피던스 제어신호에 응답하여 상기 제1 인버터의 출력단자 및 상기 제2 인버터의 입력단자 사이에 배치되는 노드에 상기 제3 인버터의 출력신호를 공급하는 스위치를 구비한다.
이러한 본 발명에 따른 반도체 메모리 장치의 지연동기루프는 피드백 루프 내에 출력 드라이버의 구동력 변화에 따른 내부클락신호의 지연을 정확히 추종할 수 있는 레플리커 출력 드라이버를 포함하므로, 출력 데이터를 외부클락신호에 정확히 동기시킬 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 일 실시예에 따른 DLL을 포함하는 반도체 메모리 장치를 개략적으로 나타내는 블락 다이어그램이다. 도 1을 참조하면, 반도체 메모리 장치(100)는 DLL(110), 출력 드라이버(130), 및 모드 레지스터 셋(Mode Register Set: MRS, 150)을 구비한다. DLL(110)는, 보다 구체적으로, 가변 지연 회로(111), 위상 검출기(113), 제어회로(115), 및 레플리커 출력 드라이버(117)를 포함한다.
출력 드라이버(130)는 구동 제어부(131) 및 출력부(132)를 포함한다. 구동 제어부(131)는, 모드 레지스터 셋(150)으로부터 발생되는 드라이버 임피던스 제어 신호(Driver Impedance Control signal, DIC)에 응답하여, 내부클락신호(ICLK)를 출력부(132)의 구동력(driving strength)을 제어하는 내부클락신호(ICLK_N)로 변화시킨다. 출력부(132)는 반도체 메모리 장치(100)의 메모리 셀(memory cell, 미도시)로부터 출력되는 데이터(DATA)를 내부클락신호(ICLK_N)에 동기시켜 데이터 핀(DQ)으로 출력한다. 즉, 내부클락신호(ICLK_N)는 출력 드라이버(130)의 구동력을 변화시킨다. 출력 드라이버(130)의 구동력이 변함에 따라 출력 드라이버(130)의 임피던스(impedance)가 변하고, 그로 인해 출력 드라이버(130)에서 내부클락신호(ICLK)의 지연이 발생한다.
레플리커 출력 드라이버(117)는 드라이버 임피던스 제어 신호(DIC)에 응답하여, 내부클락신호(ICLK)를 출력 드라이버(130)에서 발생되는 내부클락신호의 지연량 만큼 지연하여 지연된 내부클락신호(ICLK_R)를 발생한다. 즉, 레플리커 출력 드라이버(117)에도 출력 드라이버(130)의 구동력을 제어하는 드라이버 임피던스 제어 신호(DIC)가 인가되어 내부클락신호의 지연량이 제어되므로, 레플리커 출력 드라이버(117)는 출력 드라이버(130)의 구동력에 변화에 따른 내부클락신호의 지연을 정확히 추종할 수 있다.
DLL(110)의 동작은 다음과 같이 설명된다. 위상 검출기(113)는 레플리커 출력 드라이버(117)를 통해 지연되는 내부클락신호(ICLK_R)와, 외부클락신호(ECLK) 상호간의 위상차이를 검출한다. 제어회로(115)는 위상 검출기(113)의 출력신호에 응답하여 제어신호를 발생한다. 가변 지연 회로(111)는 상기 제어신호에 응답하여 외부클락신호(ECLK)를 지연시키고 외부클락신호(ECLK)에 동기하는 내부클락신호(ICLK)를 발생한다. 따라서, 출력 드라이버(130)의 구동력이 변경되더라도, 출력 드라이버(130)로부터 데이터 핀(DQ)으로 출력되는 데이터는 외부클락신호(ECLK)에 정확히 동기될 수 있다.
도 2는 도 1의 구동 제어부를 보다 상세히 나타내는 도면이다. 도 2를 참조하면, 구동 제어부(131)는 인버터들(INV1 ~ INV3) 및 스위치(1311)를 구비한다.
인버터들(INV1, INV2)은 내부클락신호(ICLK)를 버퍼링(buffering)하여 지연된 내부클락신호(ICLK_N)를 발생시킨다. 스위치(1311)는 드라이버 임피던스 제어신호(DIC)에 응답하여 턴-온/턴-오프(turn-on/turn-off)된다.
드라이버 임피던스 제어신호(DIC)가 활성화되어 스위치(1311)가 턴-온(turn-on)되면, 인버터(INV3)는 내부클락신호(ICLK)를 반전시킨 신호를 노드(NODE1)에 공급한다. 상기 노드(NODE1)에 공급된 신호는 인버터들(INV1, INV2)로 구성되는 버퍼의 구동력을 증가시킨다.
한편, 도 2에서는 인버터(INV3) 및 스위치(1311)로 구성되는 상기 버퍼의 구동력을 증가시키는 구동력 증가 회로(driving strength increment circuit)의 개수가 하나로 도시되었지만, 구동 제어부(131)의 다른 실시예는 두 개 이상의 구동력 증가 회로를 포함할 수도 있다.
도 3은 도 1의 레플리커 출력 드라이버를 보다 상세히 나타내는 도면이다. 도 3을 참조하면, 레플리커 출력 드라이버(117)는 인버터들(INN4 ~ INV6) 및 스위치(1171)를 구비한다. 즉, 레플리커 출력 드라이버(117)는 도 2의 구동 제어부(131)와 동일한 구성 요소를 가지며, 내부클락신호(ICLK)를 구동 제어부(131)를 통해 지연되는 내부클락신호의 지연량 만큼 지연시킨다.
인버터들(INV4, INV5)은 내부클락신호(ICLK)를 버퍼링하여 지연된 내부클락신호(ICLK_R)를 발생시킨다. 스위치(1171)는 드라이버 임피던스 제어신호(DIC)에 응답하여 턴-온/턴-오프된다.
드라이버 임피던스 제어신호(DIC)가 활성화되어 스위치(1171)가 턴-온되면, 인버터(INV6)는 내부클락신호(ICLK)를 반전시킨 신호를 노드(NODE2)에 공급한다. 상기 노드(NODE2)에 공급된 신호는 인버터들(INV4, INV5)로 구성되는 버퍼의 구동력을 증가시킨다.
한편, 도 3에서는 인버터(INV6) 및 스위치(1171)로 구성되는 상기 버퍼의 구동력을 증가시키는 구동력 증가 회로의 개수가 하나로 도시되었지만, 도 2에 도시된 구동 제어부(131)의 다른 실시예와 마찬가지로 레플리커 출력 드라이버(117)의 다른 실시예는 두 개 이상의 구동력 증가 회로를 포함할 수도 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따른 반도체 메모리 장치의 지연동기루프는 피드백 루프 내에 출력 드라이버의 구동력 변화에 따른 내부클락신호의 지연을 정확히 추종할 수 있는 레플리커 출력 드라이버를 포함하므로, 출력 데이터를 외부클락신호에 정확히 동기시킬 수 있다.

Claims (3)

  1. 구동력이 변하는 출력 드라이버에서 발생되는 내부클락신호의 지연량과 동일한 지연량을 가지는 레플리커 출력 드라이버;
    상기 레플리커 출력 드라이버를 통해 지연되는 내부클락신호와, 외부클락신호 상호간의 위상차이를 검출하는 위상 검출기;
    상기 위상 검출기의 출력신호에 응답하여 제어신호를 발생하는 제어회로; 및
    상기 제어신호에 응답하여, 상기 외부클락신호를 지연시켜 상기 외부클락신호에 동기하는 상기 내부클락신호를 발생하는 가변지연회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 지연동기루프.
  2. 제1항에 있어서,
    상기 출력 드라이버는 상기 반도체 메모리 장치의 모드 레지스터 셋으로부터 발생되는 드라이버 임피던스 제어신호에 응답하여 구동력이 변하고,
    상기 레플리커 출력 드라이버는 상기 드라이버 임피던스 제어신호에 응답하여 상기 출력 드라이버에서 발생하는 내부클락신호의 지연량과 동일한 지연량을 가지는 것을 특징으로 하는 반도체 메모리 장치의 지연동기루프.
  3. 제2항에 있어서, 상기 레플리커 출력 드라이버는
    상기 내부클락신호를 반전시키는 제1 인버터;
    상기 제1 인버터의 출력신호를 반전시켜 상기 레플리커 출력 드라이버를 통해 지연되는 내부클락신호를 발생하는 제2 인버터;
    상기 내부클락신호를 반전시키는 제3 인버터; 및
    상기 드라이버 임피던스 제어신호에 응답하여, 상기 제1 인버터의 출력단자 및 상기 제2 인버터의 입력단자 사이에 배치되는 노드에 상기 제3 인버터의 출력신호를 공급하는 스위치를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 지연동기루프.
KR10-2002-0085867A 2002-12-28 2002-12-28 출력 드라이버의 구동력 변화에 따른 내부클락신호의지연을 보상할 수 있는 반도체 메모리 장치의 지연동기루프 KR100518547B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0085867A KR100518547B1 (ko) 2002-12-28 2002-12-28 출력 드라이버의 구동력 변화에 따른 내부클락신호의지연을 보상할 수 있는 반도체 메모리 장치의 지연동기루프
US10/702,838 US7068084B2 (en) 2002-12-28 2003-11-06 Delay locked loop capable of compensating for delay of internal clock signal by variation of driving strength of output driver in semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0085867A KR100518547B1 (ko) 2002-12-28 2002-12-28 출력 드라이버의 구동력 변화에 따른 내부클락신호의지연을 보상할 수 있는 반도체 메모리 장치의 지연동기루프

Publications (2)

Publication Number Publication Date
KR20040059273A true KR20040059273A (ko) 2004-07-05
KR100518547B1 KR100518547B1 (ko) 2005-10-04

Family

ID=32653187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0085867A KR100518547B1 (ko) 2002-12-28 2002-12-28 출력 드라이버의 구동력 변화에 따른 내부클락신호의지연을 보상할 수 있는 반도체 메모리 장치의 지연동기루프

Country Status (2)

Country Link
US (1) US7068084B2 (ko)
KR (1) KR100518547B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763849B1 (ko) * 2006-08-10 2007-10-05 삼성전자주식회사 멀티 위상 클럭 신호들간의 위상 스큐를 감소시키는 위상보정 회로, 그 방법 및 상기 회로를 구비하는 반도체 장치
KR20190002286A (ko) * 2017-06-29 2019-01-08 에스케이하이닉스 주식회사 지연 셀 및 그를 포함하는 회로

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7065666B2 (en) * 2003-11-13 2006-06-20 Micron Technology, Inc. Apparatus and method for generating a delayed clock signal
KR100546135B1 (ko) * 2004-05-17 2006-01-24 주식회사 하이닉스반도체 지연 고정 루프를 포함하는 메모리 장치
KR100640783B1 (ko) * 2004-10-30 2006-11-01 주식회사 하이닉스반도체 노이즈를 줄일 수 있는 데이터 출력 드라이버
KR100678463B1 (ko) * 2004-12-24 2007-02-02 삼성전자주식회사 데이터 출력 회로, 데이터 출력 방법, 및 반도체 메모리장치
KR100713082B1 (ko) * 2005-03-02 2007-05-02 주식회사 하이닉스반도체 클럭의 듀티 비율을 조정할 수 있는 지연 고정 루프
JP4879555B2 (ja) * 2005-10-24 2012-02-22 エルピーダメモリ株式会社 Ｄｌｌ回路及びこれらを備えた半導体装置
KR100735548B1 (ko) * 2006-01-10 2007-07-04 삼성전자주식회사 지연동기회로 및 방법
US7701272B2 (en) * 2007-05-31 2010-04-20 Micron Technology, Inc. Method and apparatus for output data synchronization with system clock
KR101086502B1 (ko) * 2008-12-26 2011-11-25 주식회사 하이닉스반도체 위상혼합회로 및 그를 포함하는 지연고정루프회로
KR101040245B1 (ko) * 2010-02-24 2011-06-09 주식회사 하이닉스반도체 반도체 장치
KR101138833B1 (ko) * 2010-05-27 2012-05-11 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동 방법
KR102407439B1 (ko) * 2017-12-05 2022-06-10 삼성전자주식회사 메모리 장치의 구동 강도, odt 트레이닝 방법, 이를 수행하는 컴퓨팅 시스템 및 시스템 온 칩

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3717289B2 (ja) * 1997-10-20 2005-11-16 富士通株式会社 集積回路装置
JP3644827B2 (ja) 1998-08-14 2005-05-11 富士通株式会社 外部負荷を考慮したｄｌｌ回路
JP2000306399A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp 半導体装置
JP4446070B2 (ja) * 2000-04-11 2010-04-07 エルピーダメモリ株式会社 Ｄｌｌ回路、それを使用する半導体装置及び遅延制御方法
JP4443728B2 (ja) * 2000-06-09 2010-03-31 株式会社ルネサステクノロジ クロック発生回路
KR100513806B1 (ko) 2000-12-30 2005-09-13 주식회사 하이닉스반도체 반도체 장치
JP2004145709A (ja) * 2002-10-25 2004-05-20 Renesas Technology Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763849B1 (ko) * 2006-08-10 2007-10-05 삼성전자주식회사 멀티 위상 클럭 신호들간의 위상 스큐를 감소시키는 위상보정 회로, 그 방법 및 상기 회로를 구비하는 반도체 장치
US7840831B2 (en) 2006-08-10 2010-11-23 Samsung Electronics Co., Ltd. Methods of reducing skew between multiphase signals and related phase correction circuits
KR20190002286A (ko) * 2017-06-29 2019-01-08 에스케이하이닉스 주식회사 지연 셀 및 그를 포함하는 회로

Also Published As

Publication number Publication date
US20040124896A1 (en) 2004-07-01
US7068084B2 (en) 2006-06-27
KR100518547B1 (ko) 2005-10-04

Similar Documents

Publication Publication Date Title
US6975149B2 (en) Method and circuit for adjusting the timing of output data based on an operational mode of output drivers
US6836166B2 (en) Method and system for delay control in synchronization circuits
KR100399941B1 (ko) 디디알 에스디램의 레지스터 제어 지연고정루프
US7365583B2 (en) Delay locked loop for high speed semiconductor memory device
TW577087B (en) Register controlled DLL for reducing current consumption
US8045406B2 (en) Latency circuit using division method related to CAS latency and semiconductor memory device
KR100804154B1 (ko) 지연고정루프회로
KR100518547B1 (ko) 출력 드라이버의 구동력 변화에 따른 내부클락신호의지연을 보상할 수 있는 반도체 메모리 장치의 지연동기루프
US7629822B2 (en) Delay locked loop in semiconductor memory device and method for generating divided clock therein
KR20080061962A (ko) 반도체 메모리 장치 및 그에 포함되는 지연 고정 루프
US20100073053A1 (en) Delay locked loop for high speed semiconductor memory device
KR20040023838A (ko) 레지스터 제어 지연고정루프
KR100475054B1 (ko) 비트 구성에 상관없이 데이터 출력시간이 일정한 동기식반도체 장치 및 데이터 출력시간 조절 방법
KR100518571B1 (ko) 지연동기루프를 내장하는 반도체 장치 및 그 테스트 방법
KR20040100249A (ko) 동기식 반도체 메모리 소자의 지연고정루프
KR20140090300A (ko) 레이턴시 제어회로 및 이를 포함하는 반도체 메모리 장치
KR20050054222A (ko) 반도체 기억 소자의 지연 고정 루프 및 그의 제어 방법
KR100543202B1 (ko) 패키지 레벨에서 지연고정루프를 제어하여 클럭관련스펙이 조절 가능한 반도체 장치
KR100605605B1 (ko) 지연고정루프를 갖는 반도체메모리소자
KR100422583B1 (ko) 반도체기억장치용 위상비교기 및 그 제어방법
TWI407437B (zh) 半導體記憶體裝置與驅動半導體記憶體裝置之方法
KR20050101878A (ko) 지연 고정 루프 제어 회로
KR20030014790A (ko) 지연 동기 루프
KR20040095956A (ko) Ｄｌｌ 제어 장치
KR20080035367A (ko) 반도체 메모리 장치의 지연고정루프

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee