KR20050101878A - 지연 고정 루프 제어 회로 - Google Patents
지연 고정 루프 제어 회로 Download PDFInfo
- Publication number
- KR20050101878A KR20050101878A KR1020040027111A KR20040027111A KR20050101878A KR 20050101878 A KR20050101878 A KR 20050101878A KR 1020040027111 A KR1020040027111 A KR 1020040027111A KR 20040027111 A KR20040027111 A KR 20040027111A KR 20050101878 A KR20050101878 A KR 20050101878A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- level
- control signal
- fixed state
- clock
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 230000003111 delayed effect Effects 0.000 abstract description 8
- 101100074187 Caenorhabditis elegans lag-1 gene Proteins 0.000 description 16
- 238000010586 diagram Methods 0.000 description 11
- 230000000630 rising effect Effects 0.000 description 11
- 230000007704 transition Effects 0.000 description 6
- 230000001934 delay Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0818—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter comprising coarse and fine delay or phase-shifting means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
Claims (5)
- 기준 클럭과 피드백 클럭의 위상이 정렬되었는지의 여부에 따라 레벨이 결정되는 고정 상태 신호의 초기 레벨을 설정하기 위한 레벨 설정부;상기 기준 클럭과 상기 피드백 클럭의 위상을 비교하는 제 1 제어 신호와 상기 기준 클럭과 상기 피드백 클럭의 위상을 소정 시간마다 확인하도록 하는 제 2 제어 신호에 따라 제 3 제어 신호를 발생시키기 위한 신호 발생부;상기 피드백 클럭을 소정 시간 딜레이시킨 신호를 상기 기준 클럭과 비교하는 제 4 제어 신호와 상기 고정 상태 신호에 따라 상기 고정 상태 신호의 레벨을 유지시키기 위한 레벨 유지부;상기 제 1 내지 제 3 제어 신호에 따라 상기 기준 클럭과 상기 피드백 클럭의 위상의 정렬 여부를 검출하여 상기 고정 상태 신호의 레벨을 변화시키기 위한 검출부; 및상기 제 4 제어 신호에 따라 상기 검출부에 의한 상기 고정 상태 신호의 변화를 제어하기 위한 제어부를 포함하는 지연 고정 루프 제어 회로.
- 제 1 항에 있어서, 상기 레벨 설정부는 상기 리셋 신호를 반전시키기 위한 인버터; 및상기 인버터의 출력 신호에 따라 구동되어 전원 전압을 인가하여 상기 고정 상태 신호의 초기 레벨을 설정하기 위한 PMOS 트랜지스터를 포함하는 지연 고정 루프 제어 회로.
- 제 1 항에 있어서, 상기 레벨 유지부는 상기 고정 상태 신호에 따라 구동되어 상기 전원 전압을 인가하기 위한 제 1 PMOS 트랜지스터; 및상기 제 4 제어 신호에 따라 구동되어 상기 제 1 PMOS 트랜지스터를 통해 인가된 상기 전원 전압을 전달하여 상기 고정 상태 신호의 레벨을 유지시키기 위한 제 2 PMOS 트랜지스터를 포함하는 지연 고정 루프 제어 회로.
- 제 1 항에 있어서, 상기 검출부는 상기 제 1 내지 제 3 제어 신호에 따라 각각 구동되며, 직렬 연결된 다수의 NMOS 트랜지스터를 포함하는 지연 고정 루프 제어 회로.
- 제 1 항에 있어서, 상기 제어부는 상기 제 4 제어 신호에 따라 구동되는 NMOS 트랜지스터를 포함하는 지연 고정 루프 제어 회로.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040027111A KR100613058B1 (ko) | 2004-04-20 | 2004-04-20 | 지연 고정 루프 제어 회로 |
US10/878,450 US7026859B2 (en) | 2004-04-20 | 2004-06-28 | Control circuit for delay locked loop |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040027111A KR100613058B1 (ko) | 2004-04-20 | 2004-04-20 | 지연 고정 루프 제어 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050101878A true KR20050101878A (ko) | 2005-10-25 |
KR100613058B1 KR100613058B1 (ko) | 2006-08-16 |
Family
ID=35095680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040027111A KR100613058B1 (ko) | 2004-04-20 | 2004-04-20 | 지연 고정 루프 제어 회로 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7026859B2 (ko) |
KR (1) | KR100613058B1 (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100795025B1 (ko) * | 2006-12-07 | 2008-01-16 | 주식회사 하이닉스반도체 | Dll 회로의 동작 모드 설정 장치 및 방법 |
KR100857446B1 (ko) * | 2007-05-11 | 2008-09-10 | 주식회사 하이닉스반도체 | Dll 회로의 동작 모드 설정 장치 |
US7755403B2 (en) | 2006-11-14 | 2010-07-13 | Hynix Semiconductor Inc. | Apparatus and method of setting operation mode in DLL circuit |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7449930B2 (en) * | 2005-09-29 | 2008-11-11 | Hynix Semiconductor Inc. | Delay locked loop circuit |
KR100930416B1 (ko) * | 2008-08-11 | 2009-12-08 | 주식회사 하이닉스반도체 | 반도체 집적 회로 및 그 제어 방법 |
US20210116564A1 (en) * | 2019-10-18 | 2021-04-22 | Didi Research America, Llc | Voltage generation in light detection and ranging (lidar) system |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5304867A (en) * | 1991-12-12 | 1994-04-19 | At&T Bell Laboratories | CMOS input buffer with high speed and low power |
JP2910679B2 (ja) * | 1996-07-04 | 1999-06-23 | 日本電気株式会社 | 半導体集積回路 |
KR100242997B1 (ko) * | 1996-12-30 | 2000-02-01 | 김영환 | 저전력 소비 입력 버퍼 |
KR100350766B1 (ko) * | 1999-11-22 | 2002-08-28 | 주식회사 하이닉스반도체 | 펄스 발생기 |
-
2004
- 2004-04-20 KR KR1020040027111A patent/KR100613058B1/ko active IP Right Grant
- 2004-06-28 US US10/878,450 patent/US7026859B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7755403B2 (en) | 2006-11-14 | 2010-07-13 | Hynix Semiconductor Inc. | Apparatus and method of setting operation mode in DLL circuit |
KR100795025B1 (ko) * | 2006-12-07 | 2008-01-16 | 주식회사 하이닉스반도체 | Dll 회로의 동작 모드 설정 장치 및 방법 |
KR100857446B1 (ko) * | 2007-05-11 | 2008-09-10 | 주식회사 하이닉스반도체 | Dll 회로의 동작 모드 설정 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR100613058B1 (ko) | 2006-08-16 |
US7026859B2 (en) | 2006-04-11 |
US20050231248A1 (en) | 2005-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6693472B2 (en) | Method and circuit for adjusting the timing of output data based on an operational mode of output drivers | |
US7199634B2 (en) | Duty cycle correction circuits suitable for use in delay-locked loops and methods of correcting duty cycles of periodic signals | |
US8193844B2 (en) | Semiconductor device and method for operating the same | |
KR100733471B1 (ko) | 반도체 기억 소자의 지연 고정 루프 회로 및 그 제어 방법 | |
US7667509B2 (en) | Delay time adjusting method of delaying a phase of an output signal until a phase difference between an input signal and the output signal becomes an integral number of periods other than zero | |
KR100701423B1 (ko) | 듀티 보정 장치 | |
KR100911195B1 (ko) | 듀티비 보정 회로 | |
US7737745B2 (en) | DLL clock signal generating circuit capable of correcting a distorted duty ratio | |
KR20050089475A (ko) | 반도체 기억 소자에서의 지연 고정 루프 및 그의 클럭록킹 방법 | |
US7310010B2 (en) | Duty cycle corrector | |
KR100907002B1 (ko) | 지연 동기 루프 및 그의 제어 방법 | |
US7061287B2 (en) | Delay locked loop | |
US7573308B2 (en) | Delay locked loop circuit for preventing malfunction caused by change of power supply voltage | |
KR20110134197A (ko) | 전압제어지연라인, 상기 전압제어지연라인을 구비하는 지연고정루프회로 및 다중위상클럭생성기 | |
KR100613058B1 (ko) | 지연 고정 루프 제어 회로 | |
KR100550633B1 (ko) | 반도체 기억 소자의 지연 고정 루프 및 그의 제어 방법 | |
KR100518571B1 (ko) | 지연동기루프를 내장하는 반도체 장치 및 그 테스트 방법 | |
JP2001195149A (ja) | 内部クロック信号発生回路 | |
US8471613B2 (en) | Internal clock signal generator and operating method thereof | |
US8379784B2 (en) | Semiconductor memory device | |
KR100422583B1 (ko) | 반도체기억장치용 위상비교기 및 그 제어방법 | |
KR20040095956A (ko) | Dll 제어 장치 | |
KR100807116B1 (ko) | 지연 고정 루프 | |
KR100845808B1 (ko) | 클럭 미스매치 보정 회로 및 이를 포함하는 디엘엘 회로 | |
KR20080035367A (ko) | 반도체 메모리 장치의 지연고정루프 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120720 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130723 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140723 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150721 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160721 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170724 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180725 Year of fee payment: 13 |