KR20030033114A - 질화물 반도체 발광소자 및 그것을 포함한 광학장치 - Google Patents

질화물 반도체 발광소자 및 그것을 포함한 광학장치 Download PDF

Info

Publication number
KR20030033114A
KR20030033114A KR10-2003-7004167A KR20037004167A KR20030033114A KR 20030033114 A KR20030033114 A KR 20030033114A KR 20037004167 A KR20037004167 A KR 20037004167A KR 20030033114 A KR20030033114 A KR 20030033114A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
nitride semiconductor
substrate
barrier layer
Prior art date
Application number
KR10-2003-7004167A
Other languages
English (en)
Other versions
KR100550158B1 (ko
Inventor
유조 츠다
시게토시 이토
마사히로 아라키
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000287291A external-priority patent/JP2002100838A/ja
Priority claimed from JP2000351003A external-priority patent/JP2002158405A/ja
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20030033114A publication Critical patent/KR20030033114A/ko
Application granted granted Critical
Publication of KR100550158B1 publication Critical patent/KR100550158B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2009—Confining in the direction perpendicular to the layer structure by using electron barrier layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers

Abstract

본 발명의 일태양에 따른 질화물 반도체 발광소자는, 양자웰층 및 장벽층이 교대로 적층된 다중 양자웰구조를 갖는 발광층 (106)을 포함한다. 웰층은, In을 함유한 질화물 반도체로 형성되고, 장벽층은, As, P 또는 Sb를 포함하는 질화물 반도체로 형성된다. 본 발명의 다른 태양에 따른 질화물 반도체 발광소자는, 양자웰층 및 장벽층이 교대로 적층된 발광층을 포함한다. 웰층은, GaN1-x-y-zAsxPySbz(0＜x+y+z≤0.3)로 형성되고, 장벽층은, In을 함유한 질화물 반도체로 형성된다.

Description

질화물 반도체 발광소자 및 그것을 포함한 광학장치 {Nitride Semiconductor Light Emitting Element and Optical Device Containing it}
종래부터, 질화물 반도체는 발광소자 및 고출력 반도체 소자로서 이용 또는 연구되어 왔다. 질화물 반도체 발광소자의 경우, 발광층에 포함되는 양자웰층 (quantum well layer)으로서는 InGaN이 자주 사용되고 있으며, InGaN내의 In의 함량을 조절함으로써 청색 (blue)으로부터 오렌지색 (orange)에 이르는 넓은 색범위를 갖는 발광소자가 제조될 수 있다. 최근에는, 질화물 반도체 발광소자의 특성을 이용하여, 청색 및 녹색 (green) 발광 다이오드, 보라색 (violet) 반도체 레이저 등이 개발되고 있다.
그러나, In을 함유한 질화물 반도체의 양자웰층을 이용하여 발광소자를 제조하는 경우 다음과 같은 문제점이 있다. In을 함유한 질화물 반도체는 화학적열평형상태 (chemical thermal equilibrium state)가 매우 불안정하다. 따라서, In 함량이 높은 영역과 낮은 영역으로 상분리 (농도분리)가 되기 쉽고, 이로 인해 발광소자로부터 발산되는 광에 색반 (mottling)이 생기는 요인이 되고 있다. 또한, 농도분리에 의해 In 함량이 높은 영역은 비발광영역이 되기 쉬운데, 이는 곧 발광효율의 저하를 초래한다.
한편, 일본국 특개평 10-270804호는, GaNAs (또는 GaNP 또는 GaNSb) 웰층 및 GaN 장벽층을 함유한 발광층을 갖는 질화물 반도체 발광소자를 개시하고 있다.
그러나, 이러한 질화물 반도체 발광소자에 있어서, GaNAs 웰층과 GaN 장벽층간의 계면에서 급격한 조성변화를 얻기가 곤란하다. 웰층과 장벽층간의 계면에서 이렇듯 급격성 (steepness)이 불충분하게 되면, 발광피크의 반폭 (half-width of emission peak)의 증대, 색반의 증가 및 발광강도의 저하 (또는 이득의 감소)를 초래한다. 또한, 웰층과 장벽층간의 계면에서 급격성을 얻기가 곤란하다는 사실은 곧 이러한 복수층으로 이루어진 다중 양자웰구조 (multiple quantum well structure)를 제조하는 것이 곤란하다는 것을 의미한다. 더욱이, GaNAs 웰층/GaN 장벽층에 있어서의 문제는, GaNP 웰층/GaN 장벽층 및 GaNSb 웰층/GaN 장벽층에 있어서도 마찬가지로 발생한다.
이상과 같은 선행기술의 문제점을 감안하여, 본 발명의 하나의 목적은, In을 함유한 질화물 반도체의 양자웰층을 함유한 질화물 반도체 발광소자에 있어서, 웰층의 상분리를 억제함에 의해서, 소자로부터 발산되는 광의 색반을 방지하고 그 발광효율을 향상시키는 것이다.
본 발명의 또 하나의 목적은, 웰층과 장벽층간의 계면에서의 급격성을 개선함에 의해서 발광효율이 높은 질화물 반도체 발광소자를 제공하는 것이다.
본 발명은 발광효율이 높은 질화물 반도체 발광소자 및 그것을 이용한 광학장치에 관한 것이다.
도 1은 본 발명의 일실시예에 따른 질화물 반도체 레이저 소자의 구조를 나타낸 개략적 단면도이다.
도 2는 다른 실시예에 따른 레이저 소자의 칩 분할 (chip division)을 설명하기 위한 개략적 상면도이다.
도 3은 레이저 소자에 있어서 웰층 개수와 역치전류밀도 (threshold current density)간의 관계를 나타낸 그래프이다.
도 4A 및 4B는 다른 실시예에 따른 발광소자에 있어서 에너지 밴드갭 (energy bandgap) 구조를 개략적으로 나타낸 도면이다.
도 5A 및 5B는 다른 실시예에 따른 발광소자에 있어서 에너지 밴드갭 구조의 다른 예를 개략적으로 나타낸 도면이다.
도 6은 또 다른 실시예에 따른 발광소자에 있어서 에너지 밴드갭 구조의 또 다른 예를 개략적으로 나타낸 도면이다.
도 7은 다른 실시예에 따른 레이저 소자에 있어서 GaNAs 장벽층내 제5족 원소중 As 원자의 비율과 웰층에서의 In의 상분리의 비율간의 관계를 나타낸 그래프이다.
도 8은 다른 실시예에 따른 레이저 소자에 있어서 GaNP 장벽층내 제5족 원소중 P 원자의 비율과 웰층에서의 In의 상분리의 비율간의 관계를 나타낸 그래프이다.
도 9는 다른 실시예에 따른 레이저 소자에 있어서 GaNSb 장벽층내 제5족 원소중 Sb 원자의 비율과 웰층에서의 In의 상분리의 비율간의 관계를 나타낸 그래프이다.
도 10은 다른 실시예에 따른 레이저 소자에 있어서 GaNAs 장벽층내 제5족 원소중 As 원자의 첨가량과 웰층에서의 In의 상분리의 비율간의 관계를 나타낸 그래프이다.
도 11은 다른 실시예에 따른 레이저 소자에 있어서 GaNP 장벽층내 제5족 원소중 P 원자의 첨가량과 웰층에서의 In의 상분리의 비율간의 관계를 나타낸 그래프이다.
도 12는 다른 실시예에 따른 레이저 소자에 있어서 GaNSb 장벽층내 제5족 원소중 Sb 원자의 첨가량과 웰층에서의 In의 상분리의 비율간의 관계를 나타낸 그래프이다.
도 13은 또 다른 실시예에 따른, 질화물 반도체 기판을 이용한 레이저 소자의 구조를 나타낸 개략적 단면도이다.
도 14는 본 발명에 따른 발광소자에 사용되는 질화물 반도체 후막 기판 (thick film substrate)의 개략적 단면도이다.
도 15A는 또 다른 실시예에 따른 발광다이오드 소자의 일례를 나타낸 개략적 단면도이고, 도 15B는 도 15A의 다이오드 소자에 대응하는 대략적 상면도이다.
도 16은 또 다른 실시예에 따른 질화물 반도체 레이저 소자의 구조를 나타낸 개략적 단면도이다.
도 17A는 의사 GaN 기판을 형성하기 위한 에칭 단계를 나타낸 개략적 단면도이고, 도 17B는 완성된 의사 GaN 기판을 나타낸 개략적 단면도이다.
도 18은 또 다른 실시예에 따른 질화물 반도체 레이저 소자의 구조를 나타낸 개략적 단면도이다.
도 19는 또 다른 실시예에 따른 발광다이오드 소자를 나타낸 개략적 단면도이다.
도 20은 또 다른 실시예에 따른 발광다이오드 소자의 다른 예를 나타낸 개략적 단면도이다.
도 21은 본 발명에 따른 발광소자가 이용된 광학장치의 일례로서 광디스크 기록재생장치 (optical disk recording/reproducing device)를 나타낸 개략적 블록다이어그램이다.
도 22는 또 다른 실시예에 따른 GaNAs 웰층/InGaN 장벽층 구조내에서 As에 관한 SIMS (secondary ion mass spectroscopy) 측정결과를 나타낸 그래프이다.
도 23은 또 다른 실시예에 따른 GaNAs 웰층/InGaNAs 장벽층 구조내에서 As에 관한 SIMS 측정결과를 나타낸 그래프이다.
도 24는 또 다른 실시예에 따른 GaNAs 웰층/InGaNP 장벽층 구조내에서 As와 P에 관한 SIMS 측정결과를 나타낸 그래프이다.
도 25는 장벽층중 In의 조성비 x에 의존하는 계면요동 (interfacialfluctuation)을 나타낸 그래프이다.
도 26은 레이저 소자의 웰층의 개수와 역치전류밀도간의 관계를 나타낸 그래프이다.
도 27은 발광다이오드의 웰층의 개수와 발광강도간의 관계를 나타낸 그래프이다.
본원의 도면 전체에 걸쳐서, 동일한 참조부호는 동일한 부분 또는 상당하는 부분을 나타낸다.
본 발명의 일태양에 따르면, 질화물 반도체 발광소자는, 양자웰층과 장벽층이 교대로 적층된 양자웰구조를 갖는 발광층을 포함하고, 양자웰층은 In을 포함한 질화물 반도체로 이루어지며, 장벽층은 As, P 또는 Sb를 함유한 질화물 반도체층으로 이루어진다.
이에 의해서, 광을 발산하는 기능을 갖는 발광층은 광자웰층과 장벽층을 포함하고, 양자웰층은 장벽층에 비해서 작은 에너지 밴드갭 (energy bandgap)을 갖고 있다.
질화물 반도체 발광소자는 기판을 포함하고, 기판으로부터 가까운 발광층의 제1 주면 (main surface)에 접촉된 제1 인접 반도체층 및 기판으로부터 먼 발광층의 제2 주면에 접촉된 제2 인접 반도체층의 어느 하나가 Al을 함유한 질화물 반도체로 형성되는 것이 바람직하다. 제1 또는 제2 인접반도체층이 양자웰층과 직접 접촉되는 것이 바람직하다.
발광층은 적어도 2층 이상 10층 이하의 웰층을 포함하는 것이 바람직하다. 양자웰층은 0.4 nm 이상 20 nm 이하의 두께를 갖는 것이 바람직하고, 장벽층은 1 nm 이상 20 nm 이하의 두께를 갖는 것이 바람직하다.
장벽층에 있어서, As 원자의 첨가량 (dose)은 1 ×1018/㎤ 이상인 것이 바람직하고, 제5족 원소중의 As 원자함량은 20 % 이하인 것이 바람직하다. 또한, 장벽층에 있어서, P 원자의 첨가량은 1 ×1019/㎤ 이상인 것이 바람직하고, 제5족 원소중의 P 원자 함량은 25 % 이하인 것이 바람직하다. 더욱이, 장벽층에 있어서, Sb원자의 첨가량은 1 ×1017/㎤ 이상인 것이 바람직하고, 제5족 원소중의 Sb 원자 함량은 15 % 이하인 것이 바람직하다.
웰층과 장벽층중 적어도 어느 하나는, Si, O, S, C, Ge, Zn, Cd 및 Mg 중에서 선택된 적어도 어느 하나의 도펀트 (dopant)를 함유하는 것이 바람직하다. 도펀트의 첨가량은 1 ×1016/㎤ 내지 1 ×1020/㎤ 의 범위인 것이 바람직하다.
질화물 반도체 발광소자의 기판재료로서 GaN이 바람직하게 사용된다.
본 발명의 다른 태양에 의하면, 질화물 반도체 발광소자는, 양자웰층과 장벽층이 교대로 적층된 양자웰구조를 갖는 발광층을 포함한다. 웰층은 GaN1-x-y-zAsxPySbz(0＜x+y+z≤0.3)로 이루어지고, 장벽층은 In을 함유한 질화물 반도체층으로 이루어진다.
장벽층에 있어서, 제3족 원소중의 In 원자 함량은 0.1 % 이상 15 % 이하인 것이 바람직하다. As, P 및 Sb 중에서 선택된 적어도 어느 하나의 원소가 장벽층내에 포함되는 것이 바람직하다. 또한, 장벽층에 있어서, 제5족 원소중 As, P 및 Sb의 원자 함량의 총합은 2 ×10-5% 이상 20 % 이하인 것이 바람직하다.
발광층중 웰층의 개수는 2층 이상 10층 이하인 것이 바람직하다. 발광층은 질화물 반도체 기판 또는 의사 (pseudo) GaN 기판상에 형성되는 것이 바람직하다.
여기서, 질화물 반도체 기판은 AlxGayInzN (0≤x≤1, 0≤y≤1, 0≤z≤, x+y+z =1)를 함유한 기판을 의미한다. 그러한 질화물 반도체 기판에서, 질소 원자의 대략10% 이하가 As, P 및 Sb 원자의 적어도 어느 하나로 치환될 수 있다 (단, 육방결정계가 유지된다는 전제하에서). 또한, 질화물 반도체 기판은 Si, O, Cl, S, C, Ge, Zn, Cd, Mg 및 Be으로 이루어진 군으로부터 선택된 적어도 하나의 불순물을 함유할 수 있다. 질화물 반도체 기판이 n형 도전성을 갖게 하기 위한 불순물로서는 특히 Si, O 및 Cl이 바람직하다.
의사 GaN 기판은, 도 14에 나타낸 의사 GaN 기판 1400과 같이, 적어도 어느 하나의 질화물 반도체막을 결정성장시키기 위한 종기판 (seed substrate) 1401 및 질화물 반도체막의 결정성장을 억제하는 성장억제막 1404를 포함하는 기판을 의미한다. 또한, 그것은 도 17B에 나타낸 의사 GaN 기판 700a와 같이, 종기판 또는 질화물 반도체막이 홈 (groove)을 갖게끔 에칭되고, 그 다음 그 홈이 질화물 반도체층에 의해 피복된 기판을 의미한다.
기판상에 형성된 웰층의 두께는 3 nm 이상 20 nm 이하인 것이 바람직하고, 장벽층의 두께는 3 nm 이상 20 nm 이하인 것이 바람직하다. 그러나, 질화물 반도체 기판 또는 의사 GaN 기판이 사용되는 경우, 웰층의 두께는 0.4 nm 이상 20 nm 이하가 되는 것이 좋고, 장벽층의 두께는 1 nm 이상 20 nm 이하가 되는 것이 좋다.
Si, O, S, C, Ge, Zn, Cd 및 Mg로 이루어진 군으로부터 선택된 적어도 어느 하나의 불순물이, 총량으로 1 ×1016/㎤ 이상 1 ×1020/㎤ 이하의 범위내에서 발광층에 첨가되는 것이 좋다.
이상 기술한 질화물 반도체 발광소자는, 광정보 독출장치 (opticalinformation reading devices), 광정보 서입장치 (optical information writing devices), 광픽업장치, 레이저프린터장치, 디스플레이 장치 및 백색광원장치 등을 포함하는 다양한 종류의 광학장치에 적절하게 사용된다.
일반적으로, 질화물 반도체 결정층을 성장시키기 위해서 기판재료로서 GaN, 사파이어 (sapphire), SiC 등이 종종 사용된다. GaN 기판과 마찬가지로, 다른 질화물 반도체, 예를 들어 BwAlxGayInzN (0≤w≤1, 0≤x≤1, 0≤y≤1, 0≤z≤, w+x+y+z=1) 기판이 사용될 수 있다. 질화물 반도체 레이저의 경우에는 AlGaN 기판이 사용되는 것이 바람직한데, 왜냐하면 수직횡모드로의 모드단일화 (unimodal vertical transverse mode)를 실현하기 위해서는, 클래드층 (clad layer)보다도 굴절률이 낮은 층이 그 클래드층의 외측에 직접 접촉될 것이 필요하기 때문이다. 또한, BwAlxGayInzN 기판의 N은 대략 10 % 이하의 범위내에서 As, P 또는 Sb중 어느 하나의 원소로 치환될 수 있다. 더욱이, Si, O, Cl, S, C, Ge, Zn, Cd, Mg 또는 Be가 기판에 도핑될 수도 있다. n형 질화물 반도체 기판을 위해서는, 이들 도핑제중에서 Si, O 및 Cl이 특히 바람직하다.
이하의 실시예에서는, 앞서 기술한 기판중에서 사파이어 기판 및 질화물 반도체의 C면 (C plane) {0001} 기판이 주로 설명될 것이다. 그러나, 기판의 주면 (main surface)은, C면 이외에, A면 {11-20}, R면 {1-102} 또는 M면 {1-100}의 면방위 (plane orientation)를 이용할 수 있다. 이들 면방위로부터 2도 이내의 오프각도 (off-angle)를 갖는 기판은, 그 위에서 성장되는 반도체 결정층의 표면 모폴로지 (surface morphology)가 양호하게 된다.
질화물 반도체 결정층을 성장시키는 방법으로서는, 유기금속기상성장법 (MOCVD; metallorganic chemical vapor phase epitaxy), 분자선에피탁시 (MBE; molecular beam epitaxy), 하이드라이드기상성장법 (HVPE; hydride vapor phase epitaxy) 등이 일반적으로 이용된다. 형성된 질화물 반도체층의 결정성과 생산성을 고려한다면, 기판으로서는 GaN 또는 사파이어를 사용하고, 결정성장법으로서는 MOCVD법을 이용하는 것이 가장 일반적이다.
[실시예 1]
도 1의 개략적 단면도에 나타낸 실시예 1에 따른 질화물 반도체 레이저 다이오드 소자는, C면 (0001) 사파이어 기판 100; GaN 버퍼층 101; n형 GaN 컨택층 (contact layer) 102; n형 In0.07Ga0.93N 크랙방지층 (anti-crack layer) 103; n형 Al0.1Ga0.9N 클래드층 104; n형 GaN 광가이드층 105; 발광층 106; p형 Al0.2Ga0.8N 차폐층 (shield layer) 107; p형 GaN 광가이드층 108; p형 Al0.1Ga0.9클래드층 109; p형 GaN 컨택층 110; n형 전극 111; p형 전극 112 및 SiO2유전체막 113을 포함한다.즉, 본 실시예에서는, 사파이어 기판상에, 버퍼층, 마이너스 전하의 전자를 공급하는 n형 층, 발광층 그리고 플러스 전하의 정공을 공급하는 p형 층의 순서로 레이저 구조가 제조된다.
도 1의 레이저 다이오드 소자를 제조하는 경우, 먼저 MOCVD 시스템에 사파이어 기판 100을 세팅시키고, 제5족 원소 N용 원료로서 NH3(암모니아)와, 제3족 원소 Ga용 원료로서 TMGa (트리메틸갈륨)을 이용하여, 비교적 낮은 550℃의 기판온도에서 GaN 버퍼층 101을 25 nm의 두께로 성장시킨다. 다음으로, NH3와 TMGa에 SiH4(실란)을 첨가하여, 1050℃의 온도하에서 GaN 컨택층 102 (Si 불순물농도: 1 ×1018/㎤)를 3 ㎛의 두께로 성장시킨다. 이어서, 기판온도를 대략 700 ℃ 내지 800 ℃로 낮추고, 제3족 원소 In용 원료로서 TMIn (트리메틸인듐)을 이용하여, n형 In0.07Ga0.93N 크랙방지층 103을 40 nm의 두께로 성장시킨다. 기판온도를 다시 1050℃로 높이고, 제3족 원소 Al용 원료로서 TMAl (트리메틸알루미늄)을 이용하여, n형 Al0.1Ga0.9N 클래드층 104 (Si 불순물농도: 1 ×1018/㎤)를 0.8 ㎛의 두께로 성장시킨다. 이어서, GaN 광가이드층 105 (Si 불순물농도: 1 ×1018/㎤)를 0.1 ㎛의 두께로 성장시킨다.
그 후, 기판온도를 800℃로 낮추고, 8 nm 두께의 GaN0.99P0.01장벽층 복수개와 4 nm 두께의 In0.18Ga0.82N 웰층 복수개가 교대로 적층된 다중 양자웰구조를 갖는 발광층 106이 제조된다. 본 실시예에서, 발광층 106은 어느 하나의 장벽층에서 시작하여 다른 하나의 장벽층으로 종료하는 다중 양자웰구조를 가지고 있으며, 3층 (3주기)의 양자웰층을 포함하고 있다. 장벽층과 웰층이 성장하는 동안에 이들 장벽층과 웰층 모두가 1 ×1018/㎤의 불순물 농도를 갖게끔 SiH4가 첨가된다. 장벽층의 성장과 웰층의 성장 사이, 또는 웰층의 성장과 장벽층의 성장 사이에, 1초 이상 180초 이하의 성장중단간격 (growth break interval)을 개재할 수 있다. 그럼으로써 장벽층과 웰층의 평활성 (flatness)이 향상되고, 발광피크의 반폭을 작게 할 수 있다.
발광층 106이 형성된 후에, 기판을 다시 1050℃까지 승온시켜, 20 nm 두께의 p형 Al0.2Ga0.8N 차폐층 107, 0.1 ㎛ 두께의 p형 GaN 광가이드층 108, 0.5 ㎛ 두께의 p형 Al0.1Ga0.9N 클래드층 109 및 0.1 ㎛ 두께의 p형 GaN 컨택층 110을 순차적으로 성장시킨다. p형 불순물로서는, EtCP2Mg (비스에틸시클로펜타디에닐 마그네슘)를 이용하여 5 ×1019/㎤ 내지 2 ×1020/㎤의 농도로 Mg가 첨가될 수 있다.
p형 GaN 컨택층 110에 있어서 p형 불순물 농도는 p형 전극 112와의 계면에 접근할수록 높아지는 것이 바람직하다. 그럼으로써 p형 전극이 형성되어 컨택저항이 보다 저감될 수 있다. 또한, p형층내에 있어서 p형 불순물인 Mg의 활성화를 방해하는 잔류수소를 제거하기 위해서, p형층이 성장하는 동안 미량의 산소를 첨가할 수 있다.
p형 GaN 컨택층 110이 성장한 후, MOCVD 시스템의 반응챔버내의 전체 가스를 질소 캐리어 가스 (nitrogen carrier gas)와 NH3로 대체하고, 60℃/분의 냉각속도로 온도를 강하시킨다. 기판온도가 800℃로 낮아지면 NH3의 공급을 중지시킨다. 기판온도는 800℃에서 5분간 유지되고 그 다음에 실온까지 냉각시킨다. 이러한 기판의 일시적인 유지온도는 650℃ 내지 900℃의 범위인 것이 바람직하고, 유지시간은 3분 내지 10분의 범위인 것이 바람직하다. 유지온도로부터 실온까지의 냉각속도는 30℃/분 이상인 것이 바람직하다.
이렇게 형성된 성장막의 표면을 라만 측정기 (Raman spectroscopy)에 의해 평가하였는데, 질화물 반도체막이 이러한 p형 특성을 갖도록 하기 위한 종래의 어닐링 (annealing)을 수행하지 않았음에도 불구하고, 성장 직후에 이미 성장막은 p형 특성을 지니고 있음을 발견할 수 있었다. p형 전극 112가 형성된 후, 그 컨택저항도 이미 저감되어 있었다. p형 특성을 부여하기 위한 종래의 어닐링을 추가로 적용하게 되면, Mg의 활성화율 (activation ratio)이 향상된다.
다음으로, MOCVD 시스템으로부터 얻어진 에피탁셜 웨이퍼 (epitaxial wafer)로부터 레이저 다이오드 소자를 제조하는 프로세스에 관하여 설명한다.
우선, 반응성 이온 에칭장치를 이용하여 n형 GaN 컨택층 102의 일부를 노출시키고, 이 노출부분위에 Hf와 Au의 순서로 된 적층으로 이루어진 n형 전극 111을 형성한다. 이러한 n형 전극 111의 재료로서는, Ti/Al, Ti/Mo, Hf/Al 등의 적층을 이용할 수 있다. Hf는 n형 전극의 컨택저항을 낮추는데 유효하다. p형 전극 부분에는, 사파이어 기판 100의 <1-100> 방향을 따라서 스트라이프 (stripe) 형태로 에칭을 실시하고, SiO2유전체막 113을 증착시킨다. 다음으로, p형 GaN 컨택층 110을 노출시키고, Pd와 Au를 그 순서대로 증착적층시킨다. 그리하여, 2 ㎛ 폭의 p형 전극 112가 릿지 스트라이프 (ridge stripe) 형태로 형성된다. p형 전극의 재료로서는, Ni/Au, Pd/Mo/Au 등의 적층을 이용할 수 있다.
마지막으로, 벽개 (cleavage) 또는 드라이에칭을 이용하여 그 길이가 각각 500 ㎛인 파브리-페롯 (Fabry-Perot) 공진기 (resonators)를 제조한다. 공진기의 길이는 일반적으로 300 ㎛ 내지 1000 ㎛인 것이 바람직하다. 공진기의 한쌍의 미러 단면들은 사파이어 기판의 M면과 평행이 되도록 형성된다 (도 2 참조). 벽개 및 레이저 소자로의 칩 분할은, 도 2의 파선 2A와 2B를 따라 기판측상에서 스크라이버 (scriber)를 이용하여 수행된다. 이로써 레이저 단면의 평면성 (flatness)이 얻어지고, 또한 스크라이빙 (scribing)후의 쉐이빙 (shaving)이 에피탁셜층의 표면에 부착되는 것을 방지함으로써 발광소자의 수율을 증대시킨다.
레이저 공진기의 피드백 방법은 앞서 기술한 파브리-페롯 형에 한정되지 않으며, DFB (Distrubuted Feedback), DBR (Distributed Bragg Reflector) 기타 일반적으로 공지된 다른 형태의 것을 사용할 수 있음은 물론이다.
파브리-페롯 공진기의 미러 단면을 형성한 후에는, 그 미러 단면에 SiO2와 TiO2의 유전체막을 교대로 증착시켜, 70%의 반사율을 갖는 유전체 다층 반사막을 형성한다. 이 유전체 다층 반사막으로서는 SiO2/Al2O3등의 다층막을 이용할 수 있다.
n형 GaN 컨택층 102의 일부를 반응성 이온 에칭을 이용하여 노출시키는 이유는, 절연성 사파이어 기판 100이 사용되고 있기 때문이다. GaN 기판 또는 SiC 기판과 같은 도전성 기판이 사용되면, n형 GaN층 102의 일부를 노출시키지 않고도, 그 도전성 기판의 이면상에 n형 전극을 형성시킬 수 있다. 앞서 기술한 실시예에서는, 기판측으로부터 복수개의 n형층, 발광층, 복수개의 p형층의 순서로 결정성장되고 있다. 다른 대안으로서, p형층, 발광층 및 n형층의 순서로 결정성장시킬 수도 있다.
다음으로, 상술한 레이저 다이오드 칩을 패키징 (packaging)하는 방법에 대하여 설명한다. 우선, 상술한 발광층을 포함한 레이저 다이오드가 그 특성을 이용하여 고밀도 기록 광디스크에 적합한 고출력 (50 mW)의 보라색 (파장: 410 nm) 레이저에 사용되는 경우, 사파이어 기판의 낮은 열전도율 때문에, 방열대책에 주의가 필요하다. 예를 들어, 반도체 접합을 아래로 하면서, In 솔더링 (soldering) 재료를 이용하여 칩을 패키지 본체에 접속하는 것이 바람직하다. 또한, 칩은, 패키지 본체 또는 히트싱크 부분에 직접적으로 부착되는 대신에, Si, AlN, 다이아몬드, Mo, CuW, BN, Cu, Au, Fe 등과 같이 양호한 열전도성을 갖는 서브마운트 (sub-mount)를 개재하여 접속시킬 수도 있다.
한편, 전술한 발광층을 포함한 질화물 반도체 레이저 다이오드를, SiC 기판, 질화물 반도체 기판 (예를 들어 GaN 기판) 또는 GaN 후막기판 (예를 들어, 도 14에 나타낸 기판 1400의 종기판 1401을 연삭제거한 것) 등과 같이 열전도율이 높은 기판상에 제조하는 경우, 반도체 접합을 위로 하면서, 예를 들어 In 솔더링 재료를이용하여 칩을 패키지 본체에 접속하는 것도 가능하다. 이 경우에도, 칩 기판이 패키지 본체 또는 히트싱크 부분에 직접적으로 부착되는 대신에, Si, AlN, 다이아몬드, Mo, CuW, BN, Cu, Au, Fe 등의 서브마운트 (sub-mount)가 개재될 수 있다.
이상과 같은 방법으로, 발광층중의 장벽층에 As, P 또는 Sb를 함유한 질화물 반도체를 이용하여 레이저 다이오드를 제조할 수 있다.
다음으로, 상술한 실시예의 레이저 다이오드에 포함된 발광층 106에 대하여 상세히 설명한다.
In을 함유한 질화물 반도체 (예를 들어 InGaN)로 이루어진 웰층을 포함하는 발광소자를 제조하는 경우, 전술한 바와 같이, In을 함유한 질화물 반도체는 화학적 열평형상태가 매우 불안정하고, 따라서 In 농도가 높은 영역과 낮은 영역으로 상분리 (농도분리)되기 쉽고, 이로 인해 발광소자로부터 발산되는 광에 색반 (color mottling)이 생기는 요인이 되고 있다. 또한, 농도분리에 의해 In 함량이 높은 영역은 비발광영역이 되기 쉬운데, 이는 곧 발광효율의 저하를 초래한다. 그리하여, In을 함유한 질화물 반도체 웰층의 결정성 (crystallinity)을 개선함으로써 발광소자의 수율을 증대시키는 것이 요망되고 있다.
이와 관련하여, 본 발명자들은 In을 함유한 웰층에 대한 상세한 분석을 거쳐서, In을 함유한 질화물 반도체 웰층의 농도분리는, 웰층으로부터의 N 이탈에 의해 유발된 In 원자끼리의 응고 (coagulation) (편석 (segregation))가 원인이라는 것을 발견하였다. 따라서, 본 실시예에서는, In을 함유한 질화물 반도체 웰층에 접한, As, P 또는 Sb를 함유한 질화물 반도체 장벽층을 제공함으로써 문제를 해결하고자 한다. 제5족 원소인 N 보다도 원자반경이 큰 동족의 As, P 또는 Sb를 장벽층에 함유시킴으로써 웰층으로부터의 N 원자의 이탈을 방지할 수 있다. 그리하여, 웰층내에서 In의 편석을 억제하여 농도분리를 방지할 수 있다.
GaN 또는 InGaN의 질화물 반도체중의 N 원자 일부를 As, P 또는 Sb 원자로 치환한 GaNAs, GaNP, GaNSb, InGaNAs, InGaNP 또는 InGaNSb의 결정에 있어서, 치환원자의 함량이 증가되면, N 함량이 높은 육방결정계와 N 함량이 낮은 입방결정계 (섬아연광구조; zincblende structure)로 상분리 (결정계 분리)가 일어난다. 이렇게 N 함량이 낮은 입방결정계는 결정입계 (grain boundaries)를 형성하고, 또한 N 함량이 높은 육방결정계와 결정계가 다름으로 인해서 상당수의 결정흠결 (crystal defects) 또는 입계간극 (boundary gaps) 들이 발생된다. 장벽층에 있어서 결정입계의 비율이 증가하면, 결정흠결 또는 입계간극을 통해서 N이 웰층으로부터 쉽게 이탈될 수 있다. 그 결과, 웰층내에서의 In의 편석이 현저하게 되므로 농도분리를 억제하는 것이 불가능하게 된다. 즉, 제5족 원소에 있어서 N 원자의 비율이 50% 이하가 되면, 입방결정계의 섬아연광구조가 우세하게 되고 이에 따라 결정계가 다름으로 인한 문제가 발생한다. 따라서, 본 실시예의 질화물 반도체 장벽층은 제5족 원소에 있어서 N 원자를 50% 이상으로 할 것이 요구된다.
본 실시예에서, In을 함유한 질화물 반도체 웰층으로서는 GaN, InAlGaN 등의 웰층이 이용될 수 있다. 그러한 웰층에 있어서, In 및/또는 Al의 함량을 최적화함으로써 원하는 파장의 광을 얻을 수 있다. 본 실시예에 따른 As, P 또는 Sb를 함유한 질화물 반도체 장벽층으로서는, GaNAs, InGaNAs, AlGaNAs, InAlGaNAs 등의 장벽층이 사용될 수 있다. 그러한 장벽층에서, As의 적어도 일부 대신에 P 및/또는 Sb가 함유될 수 있다. 또한, 본 실시예의 발광층에서는, 웰층의 에너지 밴드갭 보다 장벽층의 에너지 밴드갭이 크도록 설정된다.
장벽층의 두께는 1 nm 이상 20 nm 이하인 것이 바람직하다. 그 두께가 1 nm 보다 얇으면, 웰층으로부터의 N의 이탈을 방지하기 곤란하다. 그 두께가 20 nm 보다 두껍게 되면, 결정성이 저하하기 시작하므로 바람직하지 못하다. 장벽층과 접하고 있는 웰층의 두께는 0.4 nm 이상 20 nm 이하인 것이 바람직하다. 만약, 그 두께가 0.4 nm보다 얇으면, 웰층이 발광작용을 기대할 수 없다. 웰층의 두께가 20 nm 보다 두꺼우면, 결정성이 저하하기 시작하므로 바람직하지 못하다. 다중 양자웰구조를 갖는 에너지 서브밴드 (energy sub-bands)를 형성하기 위해서는 장벽층의 두께를 웰층의 두께와 같거나 얇게 하는 것이 바람직하지만, 한편 웰층의 농도분리를 방지하기 위해서는 장벽층의 두께를 웰층의 두께와 동일하거나 두껍게 하는 것이 바람직하다.
도 3은 발광층 (다중 양자웰구조)에 포함된 웰층의 개수와 레이저 역치전류밀도 간의 관계를 나타내고 있다. 이 그래프에서, ○마크와 ●마크는 각각 사파이어 기판 및 GaN 기판상에 형성된 본 실시예에 따른 레이저 다이오드의 레이저 역치전류밀도를 나타낸다. △ 마크는 사파이어 기판상에 형성된 종래의 레이저 다이오드의 역치전류밀도를 나타낸다. 도 3에서 보듯이, 레이저 다이오드 기판 또는 GaN 기판상에 형성된 본 실시예의 레이저 다이오드 양자 모두에 있어서, 종래의 레이저 다이오드에 비해서 발진역치전류밀도 (lasing threshold current density)가 저감되어 있다. 이는, 사파이어 기판 및 GaN 기판중 어느 것을 이용하더라도, 본 실시예에 있어서 웰층중의 In의 농도분리를 억제할 수 있기 때문이다. 본 실시예에 따른 레이저 다이오드에서, 사파이어 기판을 이용하는 경우에 비해 GaN 기판을 이용하는 경우에 발진역치전류밀도가 더욱 저감된다. 이는, GaN 기판상에서는 반도체층의 호모에피탁셜 성장(homoepitaxial growth)이 진행되기 때문에, 성장한 반도체층내의 전위밀도 (dislocation density) 및 격자왜곡 (lattice strain)이 사파이어 기판을 이용하는 경우에 비해서 적기 때문이라고 추정된다. 본 실시예의 발광층에 포함되는 웰층의 개수와 관련하여, 웰층의 개수가 10층 이하일 경우에는 역치전류밀도가 낮아지고, 발진이 실온에서 진행된다. 도 3으로부터 알 수 있듯이, 발진역치전류밀도를 더욱 저감하기 위해서는 웰층의 개수를 2층 이상 5층 이하로 하는 것이 바람직하다.
발광층에 첨가되는 불순물과 관련하여, 본 실시예의 레이저 다이오드에는 웰층과 장벽층 양쪽에 불순물로서 SiH4(Si)가 첨가되었다. 한쪽 층에만 불순물을 첨가하거나 또는 어느 층에도 불순물을 첨가하지 않는다 하더라도 발진은 가능하지만, 양쪽 모두에 첨가되는 경우에 발진역치전류밀도가 낮게 된다. 포토루미네슨스 (PL; photoluminescence) 측정에 따르면, 웰층과 장벽층 양쪽에 Si를 첨가하는 경우가, 첨가하지 않는 경우에 비해서, PL 발광강도가 약 1.2배 내지 1.4배 증대되었다. 이러한 즉, 발광층내에 Si 등의 불순물을 첨가하는 것이 바람직하다고 추정되는데, 이는, 첨가된 불순물이 결정성장을 위해서 핵을 형성하고, 그 핵을 중심으로결정이 성장하므로 결국 발광층의 결정성이 향상되기 때문이라고 생각된다. 본 실시예에서 Si는 1 ×1018/㎤의 농도로 첨가된다. Si 대신에 O, S, C, Ge, Zn, Cd 또는 Mg 등을 첨가하여도 마찬가지의 효과를 얻을 수 있다. 첨가되는 원자의 농도는 약 1 ×1016/㎤ 내지 약 1 ×1020/㎤ 정도가 바람직하다. 특히, 질화물 반도체 기판과 다른 사파이어 기판에서 결정성장이 개시되는 경우에는, 다수개의 결정흠결 (관통전위밀도 (penetrating dislocation density): 약 1 ×1010/㎠)이 발생되기 쉽기 때문에, 결정성을 향상시키기 위해서는 발광층내에 불순물을 첨가하는 것이 바람직하다.
발광층 106 상에는, p형 AlGaN 차폐층 107과 p형층 108이 순서대로 적층된다. p형층 108은, 레이저 다이오드의 경우에는 p형 광가이드층에 대응되는 것이고, 발광다이오드의 경우에는 p형 컨택층 또는 p형 클래드층에 대응되는 것이다.
PL 측정에 따르면, 차폐층 107이 없는 경우에 비해서 차폐층 107이 있는 경우가 설계발광파장 (designed wavelength of emitted light)으로부터의 시프트량 이 적으며 PL 발광강도도 강했다. 특히, 다중 양자웰구조를 갖는 발광층 106이 도 4B에서 나타낸 바와 같이 웰층에서 시작하여 웰층에서 종료하는 구조를 갖는 경우에 차폐층 107의 효과가 현저하였다. 또한, 웰층이 InAlGaN으로 된 경우에 비해서 InGaN으로 된 경우에, 차폐층의 효과가 보다 현저하였다. 비록 그 이유가 명확하지는 않으나, 발광층의 양쪽 단층에 있는 웰층이 Al을 함유하지 않고 InGaN으로 된 경우, Al을 포함한 차폐층에 의한 보호효과가 더욱 현저하게 관찰되기 때문인 것으로 생각된다. 다시 말하면, Al은 반응성이 높고 결합력이 강하기 때문에, Al을 포함하는 차폐층을 설치하게 되면, 발광층에 비해서 높은 증착온도를 필요로 하는 P형층이 성장하는 동안에 웰층으로부터 N의 이탈이 억제되는 것으로 생각된다.
이상에서 보듯이, 차폐층 107은 적어도 Al을 함유하고 있는 것이 중요하다. 또한, 차폐층의 극성은 p형인 것이 바람직한데; 왜냐하면 만약 차폐층이 p형이 아닌 경우, 발광층 근처의 pn 접합의 위치가 변화함으로써 발광효율이 저하되기 때문이다.
상술한 경우와 마찬가지로, n형 AlGaN 차폐층을 발광층 106과 n형층 105의 사이에 개재하여 양 층에 접하게끔 설치할 수 있다. 상기 n형층 105는, 레이저 다이오드의 경우에는 n형 광가이드층에 대응되고, 발광다이오드의 경우에는 n형 클래드층 또는 n형 컨택층에 대응된다. 이러한 n형 AlGaN 차폐층의 효과는 p형 AlGaN 차폐층 107의 효과와 유사하다. 발광층 및 광가이드층의 밴드갭 구조에 대해서는 도 6 및 4A에 나타나 있다. 본 실시예에서, 광가이드층과 장벽층은 도 4A에서 보듯이 에너지 밴드갭에 있어서 차이가 있을 수도 있고 또는 도 6에서 보듯이 에너지 밴드갭이 동일할 수도 있다.
그러나, 도 4A에서 보듯이 광가이드층에 비해서 장벽층의 에너지 밴드갭이 작아짐에 따라서, 도 6의 경우에 비해서 서브밴드에 의한 다중 양자웰 효과를 얻기 쉬워진다. 다음으로, 장벽층의 굴절률 또한 광가이드층보다 커지게 됨으로써 광제한효과 (light confining effect)가 향상되고, 이는 수직횡모드의 (모드단일화) 바람직한 특성을 실현한다. 특히, 장벽층이 As, P 또는 Sb를 함유하게 되면 굴절률이현저하게 증대된다는 장점을 갖는다.
전술한 바와 같이, 광가이드층에 비해서 장벽층의 에너지 밴드갭이 작은 발광층의 구성은, 도 4A 및 4B에서 보듯이, 2종류가 가능하다. 즉, 다중 양자웰구조를 갖는 발광층은, 장벽층에서 시작하여 장벽층에서 종료되는 구성 또는 웰층에서 시작하여 웰층에서 종료되는 구성을 가질 수 있다. 차폐층을 포함하지 않는 발광층의 밴드갭 구조는 도 5A와 5B에 예시되어 있다.
[실시예 2]
실시예 2에서는, 실시예 1에서 기술한 다중 양자웰구조를 갖는 발광층중에서 웰층과 장벽층에 다양한 종류의 질화물 반도체 재료가 사용된다. 표 1은 웰층과 장벽층의 질화물 반도체 재료의 조합을 나타내고 있다.
[표 1]
표 1에서, ○마크는 웰층과 장벽층의 바람직한 질화물 반도체 조합을 나타낸 것이고, ◎ 마크는 특히 바람직한 조합을 나타낸 것이다. 즉, 본 실시예에서는, 질화물 반도체 웰층으로서, InGaN 및 InAlGaN 웰층이 바람직하게 사용된다. 웰층내의 In 및/또는 Al의 함량을 최적화함으로써 원하는 파장을 갖는 광을 얻을 수 있다. 웰층이 Al을 함유하면, Al이 높은 결합력과 높은 반응성을 갖고 있기 때문에 높은 성장온도에서도 결정성이 안정화되므로, N의 이탈이 억제된다. 그러나, 웰층이 Al을 함유하는 경우, Al의 첨가량에 비례하여 그 에너지 밴드갭이 증가한다. 그러므로, 웰층의 밴드갭에 비해 장벽층의 밴드갭이 큰 관계를 유지하도록 주의가 필요하다. 이러한 에너지 관계를 만족하는 InGaN 웰층의 조건범위가 InAlGaN 웰층에 비해서 넓기 때문에, InGaN 웰층이 보다 바람직하다. 질화물 반도체 장벽층으로서, GaNAs, InGaNAs, AlGaNAs, InAlGaNAs 등이 사용될 수 있다. 이러한 장벽층에 있어서, As의 적어도 일부가 P 및/또는 Sb로 치환될 수 있다. GaNAs와 같은 3원계 (ternary system) 및 InGaNAs와 AlGaNAs와 같은 4원계 (quarternary system)의 장벽층은 InAlGaNAs 등과 같은 5원계 (quinary system)의 장벽층보다 재현성이 우월하기 때문에 보다 바람직하다.
[실시예 3]
실시예 3에서는, 실시예 1에 기술된 발광층내의 장벽층에서 As, P 또는 Sb의 함량이 다양하게 변화되었다.
도 7은 GaNAs 장벽층내의 제5족 원소에 있어서 As의 비율과, 웰층에서 In의 상분리 (농도분리)의 비율간의 관계를 나타내고 있다. 여기서, 웰층에서 In의 농도분리의 비율이라 함은, 웰층 전체에서 In의 농도분리에 의해 생성된 In 함량이 높은 영역의 부피비율을 의미한다. 도 7에서 보듯이, 장벽층내에서 제5족 원소에 있어서 As의 비율 (함량)이 20%를 초과하면, 웰층내의 In 농도분리의 비율이 급격히 증가하는데, 이는 다음과 같은 이유 때문인 것으로 생각된다. As 함량이 커지게 되면, GaNAs 결정은 N 함량이 높은 육방결정계와 N 함량이 낮은 입방결정계 (섬아연광구조)로 결정계분리를 거치게 된다. N 함량이 낮은 입방결정계는 결정입계를 형성하고, 또한 N 함량이 높은 육방결정계와 결정계가 다름으로 인해서 상당수의 결정흠결 또는 입계간극을 발생시킨다. 장벽층에서 결정입계의 비율이 증가하면, 웰층으로부터 N이 쉽게 이탈될 수 있다. 이로 인해서 웰층내에서 In의 편석이 현저하게 되는 한편, 그 농도분리효과가 억제되지 못하는 결과를 낳는다. 따라서, 웰층내에서 Indml 농도분리를 억제하기 위해서는, 장벽층에서의 As 함량이 20% 이하가 될 것이 요구된다. 웰층에서 In 농도분리의 비율이 5% 이하가 되는 것이 바람직하고, 2% 이하라면 더욱 바람직하다.
도 8 및 9에서 보듯이, As 대신에 P 또는 Sb가 첨가되더라도 비슷한 결과가 얻어진다. 도 8 및 9에서 보듯이, 장벽층내의 P 함량은 25% 이하인 것이 바람직하고, Sb 함량은 15% 이하인 것이 바람직하다. 장벽층이 As를 함유하는 경우와 마찬가지로, P 또는 Sb를 함유하는 경우에도, 웰층내에서 In의 농도분리의 비율은 5% 이하인 것이 바람직하고, 2% 이하라면 더욱 바람직하다.
도 10은 GaNAs 장벽층에 있어서 As의 첨가량 (doped amount)과 웰층에 있어서 In의 상분리 (농도분리)의 비율간의 관계를 나타내고 있다. 도 10에서 보듯이, 장벽층에 있어서 As의 첨가량이 1 × 1018/㎤ 이하인 경우에는, As가 N 보다도 큰 원자반경을 갖기 때문에 웰층으로부터 N의 이탈을 억제하는 효과가 얻어지지 않고, 그 경우, 웰층에 있어서 In의 편석이 초래되어 농도분리가 발생하는 것을 억제할 수 없다. 따라서, 장벽층에 있어서 As의 사이즈 효과 (size effect)를 실현하기 위해서는, 그 첨가량이 1 × 1018/㎤ 이상이 되도록 하는 것이 필요하다. 도 11 및 12에서 보듯이, As 대신에 P 또는 Sb가 장벽층에 첨가되는 경우에도 마찬가지의 효과가 얻어진다. 이러한 경우, 5 × 1019/㎤ 이상의 P 또는 1 × 1017/㎤ 이상의 Sb가 장벽층에 첨가될 것이 요구된다. As, P 또는 Sb가 장벽층에 첨가되거나 또는 그렇지 않거나간에, 웰층에 있어서 In의 농도분리의 비율은 5% 이하가 되는 것이 바람직하고, 2% 이하라면 더욱 바람직하다.
[실시예 4]
도 13에서 나타낸 실시예 4에서는, 실시예 1에서 사용된 사파이어 기판 100 대신에, 주면 (main surface)으로서 C면 ({0001}면)을 갖는 n형 GaN 기판 1300이 사용된다. GaN 기판이 사용되는 경우, GaN 버퍼층 101을 생략하고, GaN 기판상에서 n형 GaN층 102이 직접 성장한다. 그러나, 현재 상업적으로 입수가능한 GaN 기판은 불충분한 결정성 또는 표면 모폴로지를 지니므로, 그 개선을 위해서, GaN 버퍼층 101을 삽입하는 것이 바람직하다.
본 실시예 4에서는, n형 GaN 기판 1300이 사용되고 있기 때문에, n형 전극 111은 GaN 기판 1300의 이면에 형성될 수 있다. GaN 기판은 벽개단면 (cloven end surface)이 매우 평활하기 때문에, 그 길이가 300 ㎛인 파브리-페롯 공진기를 미러손실 (mirror loss)을 적게 하면서 제조할 수 있다. 일반적으로, 실시예 1에서와 마찬가지로, 공진기 길이는 300 ㎛ 내지 1000 ㎛의 범위인 것이 바람직하다. 공진기의 미러 단면 (mirror end surface)은 GaN 기판 1300의 {1-1000}면에 대응되도록 형성된다. 레이저 소자로의 칩 분할 (chip division) 및 벽개 (cleavage)는, 전술한 도2의 경우와 마찬가지로, 기판측상에서 스크라이버에 의해 수행된다. 또한, 레이저 공진기의 피드백 방법으로서는 전술한 DFB 또는 TBR을 이용할 수 있고, 또한 실시예 1에서처럼 유전체 다층 반사막을 미러면중 어느 일면에 형성될 수 있다.
사파이어 기판 대신에 GaN 기판을 사용하게 되면, 에피탁셜 웨이퍼내에 크랙(crack)을 발생시키지 않으면서, n형 AlGaN 클래드층 104 및 p형 AlGaN 클래드층 109를 두껍게 할 수 있다. AlGaN 클래드층 각각의 두께는 0.8 내지 1.0 ㎛의 범위에서 설정되는 것이 바람직하다. 이로 인해서, 수직횡모드의 단일모드화가 가능하고 광제한효과가 개선되며, 이에 따라서 레이저 소자의 광학특성이 향상됨과 아울러 레이저 역치전류밀도가 저감된다.
또한, GaN 기판을 이용하여 웰층을 포함한 질화물 반도체 레이저 다이오드 소자를 제조하게 되면, 그 발광층내의 결정흠결밀도 (예를 들어 관통전위밀도)가 저감되고, 사파이어 기판이 이용된 실시예 1에 비해서 발진역치전류밀도가 10% 내지 20% 까지 저감된다 (도 3 참조).
본 실시예에서의 발광층에 관한 기타의 조건은 실시예 1과 유사하다. 그러나, 발광층내 불순물농도와 관련하여, 장벽층에만 불순물을 첨가하는 변조도핑 (modulation doping), 또는 웰층에 3 ×1018/㎤ 이하의 농도로 불순물을 첨가함에 의해서 레이저 역치전류밀도가 실시예 1에 비해서 저감된다.
[실시예 5]
실시예 5는, 실시예 1의 사파이어 기판 100을 도 14에 나타낸 기판 1400으로 대체된 것을 제외하고는, 실시예 1 또는 실시예 4와 동일하다. 도 14의 기판 1400은 순차적으로 적층된, 종기판 1401, 버퍼층 1402, n형 GaN막 1403, 유전체막 1404 및 n형 GaN 후막 1405를 포함한다.
기판 1400을 제조함에 있어서, 우선 종기판 1401 상에 MOCVD법에 의해서 550℃의 비교적 저온에서 버퍼층 1402를 적층하고, 1050℃의 온도에서 Si를 도핑하면서, 1 ㎛ 두께의 n형 GaN막 1403을 그 위에 형성한다.
n형 GaN막 1403이 형성된 웨이퍼를 MOCVD 시스템으로부터 꺼내고, 스퍼터링, CVD 또는 EB (electron beam) 증착법을 이용하여 유전체막 1404를 두께 100 nm가 되도록 형성한다. 다음으로, 리소그래피 (lithography) 기술을 이용하여 유전체막 1404를 주기적인 스트라이프 형태의 패턴으로 가공한다. 이러한 스트라이프는, n형 GaN막 1403의 <1-100> 방향을 따라 뻗어있고, <1-100> 방향에 직교하는 <11-20> 방향으로 10 ㎛의 주기적 핏치 (periodic pitch)와 5 ㎛의 스트라이프 폭을 갖는다.
다음으로, 스트라이프 형태로 가공된 유전체막 1404가 형성된 웨이퍼가 HVPE 시스템내에 세팅되고, 1 ×1018/㎤의 Si 농도와 350 ㎛의 두께를 갖는 n형 GaN 후막 1405가 1000 내지 1100℃ 범위의 성장온도에서 퇴적된다.
n형 GaN 후막 1405가 형성된 웨이퍼를 HVPE 시스템으로부터 꺼내고, 그 위에 실시예 1 (도 1 참조)과 동일한 레이저 다이오드를 제조한다. 그러나, 실시예 5에서는, 레이저 다이오드의 릿지 스트라이프 부분 1A가 도 14의 라인 1410 및 1411의 바로 위에 위치되지 않도록 제조함으로써, 레이저 소자의 공진기가 관통전위밀도 (또는 결정흠결밀도)가 낮은 부분에 형성되도록 한다. 이렇게 형성된 실시예 5의 레이저 다이오드의 특성은 기본적으로 실시예 4의 경우와 동일하다.
기판 1400은, 연마기로 종기판 1401을 제거한 후에, 또는 연마기로 버퍼층 1402 및 그 아래에 있는 모든 층을 제거한 후에, 또는 연마기로 유전체막 1402 및그 아래에 있는 모든 층을 제거한 후에, 레이저 다이오드용 기판으로서 사용될 수 있다. 종기판 1401이 제거되는 경우, n형 전극 111은, 실시예 4와 마찬가지로, 기판의 이면상에 형성될 수 있다. 다른 대안으로서는, 레이저 다이오드가 형성된 후에 종기판 1401이 제거될 수도 있다.
도 14의 기판 1400의 제조에 있어서, 종기판 1401로서는, C면 사파이어, M면 사파이어, A면 사파이어, R면 사파이어, GaAs, ZnO, MgO, 스피넬, Ge, Si, 6H-SiC, 4H-SiC, 3C-SiC, 기타 중에서 어느 하나가 사용될 수 있다. 버퍼층 1402로서는, 450 내지 600℃의 비교적 저온에서 성장된 GaN층, AlN층, AlxGa1-xN (0＜x＜1)층 및 InyGa1-yN (0＜y≤1)층중에서 어느 하나가 사용될 수 있다. n형 GaN막 1403 대신에, n형 AlzGa1-zN (0＜z＜1)막이 사용될 수 있다. 유전체막 1404로서, SiO2막, SiNx막, TiO2막 및 Al2O3막중 어느 하나가 사용될 수 있다. n형 GaN 후막 1405 대신에, 그 두께가 적어도 20 ㎛ 이상인 n형 AlwGa1-wN (0＜w≤1) 후막이 사용될 수 있다.
[실시예 6]
실시예 6에서는, 실시예 1의 광가이드층을 형성하기 위하여 다양한 재료가 사용된다. 실시예 1에서는 n형 광가이드층 105 및 p형 광가이드층 108 모두가 GaN으로 형성되어 있지만, GaN층내의 질소 원자 일부가 As, P 또는 Sb 원자로 치환될 수 있다. 즉, GaN1-x-y-zAsxPySbz(0≤x≤0.075, 0≤y≤0.1, 0≤z≤0.025, x+y+z＞0)의 광가이드층을 사용할 수 있다.
종래의 AlGaN 클래드층/GaN 광가이드층에서는, 클래드층내의 Al 함량이 증대되더라도, 이들의 굴절률의 차이가 작고, 또한 역으로 격자부정합 (lattice misamtch)이 증가함으로써, 크랙의 발생과 결정성의 저하가 초래되었다. 한편, AlGaN 클래층과 GaNAsPSb 광가이드층이 조합된 경우, As, P 또는 Sb로 이루어진 밴드갭에 있어서 매우 큰 보잉효과 (bowing effect) 때문에, 종래에 비해서, 근소한 첨가량에 의해서 에너지갭의 차이가 커짐과 아울러 굴절률의 차이도 커지게 된다. 따라서, 질화물 반도체 레이저 다이오드 소자에 있어서 레이저 광을 효율적으로 제한할 수 있고, 또한 수직횡모드 특성 (모드단일화)이 개선된다.
GaN1-x-y-zAsxPySbz(0≤x≤0.075, 0≤y≤0.1, 0≤z≤0.025, x+y+z＞0) 광가이드층에 있어서 x, y 및 z의 조성비는, 광가이드층의 에너지 밴드갭이 발광층내의 장벽층에 비해 크도록 조절될 수 있다. 예를 들어, 보라색 레이저 (파장: 410 nm) 소자중의 GaN1-xAsx광가이드층의 경우에, As의 조성비 x는 0.02 이하로 조절된다. GaN1-yPy광가이드층의 경우에, P의 조성비 y는 0.03 이하로 조절된다. GaN1-zSbZ광가이드층의 경우에, Sb의 조성비 z는 0.01 이하로 조절된다. 실시예 6의 발광층에 관한 조건은 실시예 1의 경우와 동일하다.
[실시예 7]
실시예 7은 질화물 반도체 발광다이오드 소자에 관한 것이다. 도 15A 및 15B는 각각 실시예 7의 질화물 반도체 발광다이오드 소자의 개략적 단면도 및 개략적 상면도를 나타내고 있다.
도 15A의 발광다이오드 소자는, C면 (0001) 사파이어 기판 1500, GaN 버퍼층 1501 (막두께 30 nm), n형 GaN 컨택층 1502 (막두께: 3 ㎛, Si 불순물농도: 1 ×1018/㎤), n형 Al0.1Ga0.9N 차폐 및 클래드층 1503 (막두께: 20 nm, Si 불순물농도: 1 ×1018/㎤), 발광층 1504, p형 Al0.1Ga0.9N 차폐 및 클래드층 1505 (막두께: 20 nm, Mg 불순물농도: 6 ×1019/㎤), p형 GaN 컨택층 1506 (막두께: 200 nm, Mg 불순물농도: 1 ×1020/㎤), 투광성 p형 전극 1507, 패드 전극 (pad electrode) 1508, n형 전극 1509 및 유전체막 1510을 포함한다.
이러한 발광다이오드 소자에 있어서, n형 Al0.1Ga0.9N 차폐 및 클래드층 1503은 생략될 수 있다. 또한, p형 전극 1507은 Ni 또는 Pd로, 패드 전극 1508은 Au로, n형 전극 1509는 Hf/Au, Ti/Al, Ti/Mo 또는 Hf/Al의 적층체로 형성될 수 있다.
본 실시예의 발광층 1504에서, Si는 5 ×1017/㎤의 농도로 웰층 및 장벽층에 첨가된다. 이들 웰층과 장벽층의 질화물 반도체 재료는 실시예 2의 경우와 동일하다. 사파이어 기판 1500 대신에 GaN 기판을 사용하는 경우에는 실시예 4와 마찬가지의 효과가 얻어지고, 도 14에 나타낸 기판을 이용하는 경우에는 실시예 5와 마찬가지의 효과가 얻어진다. 또한, 도전성인 GaN 기판이 이용되는 경우에는, 도 15B에서 보듯이 발광소자의 동일면상에 p형 전극 1507 및 n형 전극 1509가 형성될 수 있고, 다른 대안으로서, 투광성 p형 전극이 에피탁셜 최외곽표면상에 형성된 경우에는, GaN 기판의 이면상에 n형 전극이 형성될 수 있다.
실시예 7에 있어서 발광층 1504에 포함된 웰층과 장벽층에 관한 기타의 조건들은 실시예 1의 경우와 동일하다.
[실시예 8]
실시예 8은, 질화물 반도체 수퍼루미네슨트 (super-luminescent) 다이오드 소자에 관한 것이다. 이 발광소자의 구성 (configuration) 및 결정성장방법은 실시예 1의 경우와 동일하다. 사파이어 기판 대신에 GaN 기판을 이용하는 경우에는, 실시예 4와 마찬가지의 효과를 얻을 수 있으며, 도 14에 나타낸 기판을 이용하는 경우에는 실시예 5와 마찬가지의 효과를 얻을 수 있다.
[실시예 9]
실시예 9에서는, 실시예 1 및 3 내지 8에서의 발광층내의 웰층 및 장벽층에 불순물로서 Si 대신에, 1 ×1020/㎤의 C가 첨가된다. 웰층 및 장벽층에 불순물로서 Si 대신에 C를 이용하는 경우에도 마찬가지의 효과를 얻을 수 있다.
[실시예 10]
실시예 10에서는, 실시예 1 및 3 내지 8에서의 발광층내의 웰층 및 장벽층에 불순물로서 Si 대신에 1 ×1016/㎤의 Mg이 첨가된다. 웰층 및 장벽층에 불순물로서 Si 대신에 Mg를 이용하는 경우에도 마찬가지의 효과를 얻을 수 있다.
[실시예 11]
우선, 종래의 발광층과 실시예 11의 발광층을 비교하고, 그 다음으로 본 실시예 (레이저다이오드)에 관하여 설명한다.
일본국 특개평 10-270804호에 의하면, 종래의 GaNAs 웰층/GaN 장벽층의 계면상태를 알아보기 위해서 SIMS (secondary ion mass spectroscopy; 2차이온 질량분석)에 의한 분석을 실시하고 있다.
웰층과 장벽층을 함께 GaNAs 웰층의 적정한 성장온도범위내 (600 내지 800℃)에서 제조하는 경우, GaNAs 웰층상의 GaN 장벽층의 계면에서 As의 농도는 급격히 변화하는 반면, GaN 장벽층상의 GaNAs 웰층의 계면에서는 As 농도변화의 급격성이 현저히 줄어든다.
한편, 웰층을 GaNAs 웰층의 적정한 성장온도범위내 (600 내지 800℃)에서 제조하고, 장벽층을 GaN층의 적정한 성장온도 (900℃ 이상)에서 제조하는 경우, GaN 장벽층상의 GaNAs 웰층의 계면에서 As의 농도는 급격히 변화하는 반면, GaNAs 웰층상의 GaN 장벽층의 계면에서는 As 농도변화의 급격성이 현저히 줄어든다.
이상에서 보듯이, 종래의 GaNAs 웰층/GaN 장벽층을 이용한 발광소자에서는, 성장조건 (성장온도)을 조절하더라도, GaN 장벽층상의 GaNAs 웰층의 계면에서의 급격성 (또는 계면급격성)과, GaNAs 웰층상의 GaN 장벽층의 계면급격성을 동시에 개선할 수 없었다. 즉, 종래의 발광층에서는, 계면장애 (disturbed interfaces)로 인해서, 발광피크의 반폭의 증대 (색반의 증가) 및 발광강도의 저하 (또는 역치전류밀도의 증대)가 초래되었다. 또한, 웰층과 장벽층의 계면에서의 급격성이 저하된다는 것은, 이들 층들로 이루어진 다중 양자웰구조의 제조가 곤란하다는 것을 시사하는 것이다. 이상의 설명은, GaNAs 웰층/GaN 장벽층에 한정되지 않고, GaNP웰층/GaN 장벽층 및 GaNSb 웰층/GaN 장벽층의 경우에도 마찬가지로 적용된다.
(발광층)
본 실시예 11에서는, GaNAs 웰층 (또는 GaN1-x-y-zAsxPySbz웰층 (0＜x+y+z≤0.3))에 접한 질화물 반도체 장벽층에 In을 첨가함에 의해 상술한 문제를 해결한다. 여기서, In을 함유한 질화물 반도체 장벽층은 InGaN, InGaNAs, InGaNP, InGaNSb, InGaNAsP, InGaNAsPSb 등으로 이루어진 장벽층을 의미한다.
본 실시예의 발광층에 대한 SIMS 측정결과를 도 22 내지 24를 이용하여 설명한다.
도 22는, GaNAs 웰층과 InGaN 장벽층을 함께 동일한 성장온도 (800℃)에서 제조하는 경우의 SIMS 결과를 나타내고 있다. 도 22에서 보듯이, 본 실시예의 장벽층을 이용함으로써 계면의 급격성이 개선되고 있는데, 이는 이들 층으로 이루어지는 다중 양자웰구조의 제조가 가능하다는 것을 뜻한다. 이상의 효과는, 웰층이 GaNP, GaNSb, GaNAsP 또는 GaNAsPSb인 경우에도 마찬가지이다. 웰층과 장벽층의 성장온도는 서로 동일한 온도가 되어야만 할 필요는 없다. 600 내지 800℃의 범위내라면 도 22에서 보듯이 마찬가지의 결과를 얻을 수 있다.
도 23은, GaNAs 웰층과 InGaNAs 장벽층을 함께 동일한 성장온도 (800℃)에서 제조하는 경우의 SIMS 결과를 나타내고 있다. 도 23에서 보듯이, 본 실시예의 장벽층을 이용함으로써 계면의 급격성이 개선되고 있다. 이는 이들 층으로 이루어지는 다중 양자웰구조의 제조가 가능하다는 것을 뜻한다. 웰층/장벽층의 조합으로서GaNP 웰층/InGaNP 장벽층, GaNSb 웰층/InGaNSb 장벽층, GaNAsP 웰층/InGaNAsP 장벽층 및 GaNAsPSb 웰층/InGaNAsPSb 장벽층을 이용하면 동일한 SIMS 결과를 얻을 수 있다. 웰층과 장벽층의 성장온도는 서로 동일한 온도가 되어야만 할 필요는 없다. 600 내지 800℃의 범위내라면 도 23에서 보듯이 마찬가지의 결과를 얻을 수 있다.
도 24는, GaNAs 웰층과 InGaNP 장벽층을 함께 동일한 성장온도 (800℃)에서 제조하는 경우의 SIMS 결과를 나타내고 있다. 도 24에서 보듯이, 본 실시예의 장벽층을 이용함으로써 계면의 급격성이 개선되고 있다. 이는 이들 층으로 이루어지는 다중 양자웰구조의 제조가 가능하다는 것을 뜻한다. 웰층/장벽층의 조합으로서 GaNAs 웰층/InGaNAsP 장벽층, GaNP 웰층/InGaNAs 장벽층, GaNP 웰층/InGaNAsP 장벽층, GaNAsP 웰층/InGaNAs 장벽층 및 GaNAsP 웰층/InGaNP 장벽층을 이용하더라도 도 24와 마찬가지의 급격한 SIMS 파형도를 얻을 수 있다. 웰층과 장벽층의 성장온도는 서로 동일한 온도가 되어야만 할 필요는 없다. 600 내지 800℃의 범위내라면 도 24에서 보듯이 마찬가지의 결과를 얻을 수 있다.
(GaN1-x-y-zAsxPySbz웰층)
본 실시예 11의 질화물 반도체 발광소자에 따른 GaN1-x-y-zAsxPySbz웰층은, 그 안에 As, P 또는 Sb로부터 선택된 적어도 1종 이상의 원소가 첨가된 GaN 결정에 대응된다. 이들 원소의 총 첨가량 x+y+z (조성비)는 30% 이하이고, 바람직하기로는 20% 이하이다. 만약 As, P 및 Sb의 총 첨가량 x+y+z가 20% 보다 크면, 웰층내의 국부영역에 있어서 As, P 또는 Sb의 조성비가 다르게 되면 농도분리가 발생되기 시작한다. 만약, 총 첨가량 x+y+z가 30%를 초과하게 되면, 농도분리가 더욱 진행되어 육방결정계와 입방결정계가 혼재하는 결정계 분리가 초래된다. 이러한 결정계 분리는 웰층과 장벽층의 계면의 급격성을 현저하게 저감시킨다. 또한, 웰층내에서 결정계 분리가 일어나는 영역의 비율이 약 50% 이상이 되면, 웰층의 결정성도 현저하게 저하된다.
총 첨가량 x+y+z의 하한치는 본 실시예의 웰층과 장벽층간의 계면급격성의 관점에서 볼 때 특별히 제한되지 않는다. 그러나, 총 첨가량 x+y+z가 0.01%보다 적으면, 웰층에 As, P 또는 Sb를 첨가함에 따른 효과 (즉, 역치전류밀도의 저감 또는 발광강도의 향상)을 얻기 곤란하게 될 가능성이 있다. 만약, 총 첨가량 x+y+z가 0.1% 이상이 되면, 웰층에 As, P 또는 Sb를 첨가함에 따른 효과 (역치전류밀도의 저감 또는 발광강도의 향상)가 현저하게 된다.
(장벽층의 In 함량)
도 25는, GaNAs 웰층/InxGa1-xN 장벽층구조 또는 GaNP 웰층/InxGa1-xN 장벽층구조를 갖는 발광층에 있어서, In 조성비에 대한 계면요동을 측정한 결과를 나타낸 것이다. 도 25는 또한, 발광층이 적층된 기판에 대한 계면요동의 의존성을 보여주고 있다.
여기서 계면요동은, SIMS 측정에 의해 얻어진 2차이온밀도가 최대인 지점으로부터 그것이 최소인 지점까지의 깊이 (층두께)로서 표시되고 있다 (도 22 참조). 도 25에서, 백색동그라미는 GaN 기판 (질화물 반도체기판의 일례)상에서 성장한GaNP 웰층/InxGa1-xN 장벽층으로 이루어진 발광층을 나타낸 것이고, 흑색동그라미는 사파이어 기판 (질화물 반도체 기판 이외의 기판의 일례)상에서 성장한 GaNP 웰층/InxGa1-xN 장벽층으로 이루어진 발광층을 나타낸 것이다. 도 25에서, 백색네모는 GaN 기판상에서 성장한 GaNAs 웰층/InxGa1-xN 장벽층으로 이루어진 발광층을 나타낸 것이고, 흑색네모는 사파이어 기판상에서 성장한 GaNAs 웰층/InxGa1-xN 장벽층으로 이루어진 발광층을 나타낸 것이다.
도 25에 의하면, 기판 및 웰층의 종류와는 상관없이 (그러나, 웰층은 GaN1-x-y-zAsxPySbz웰층 (0＜x+y+z≤0.3)으로 제한됨), 장벽층중의 In 조성비 x가 2 ×10-4이상이 되면 계면요동이 개선되기 시작한다. In 조성비 x가 0.001에 이르면 계면요동은 일정하게 되고, In 조성비 x가 0.15를 초과하면 계면요동은 증가한다. 보다 구체적으로는, GaN 기판상에서 성장한 발광층에서, In 조성비 x가 약 0.2 정도까지는 계면요동이 적다. In 조성비가 너무 크게 되면 계면요동이 증가하는데, 이는 In 편석에 의해 발생되는 상분리에 기인한 것으로 생각된다. 따라서, 질화물 반도체 장벽층내에서, 제3족 원소에 있어서 In 조성비가 0.1% 이상, 15% 이하인 것이 바람직하다. 그 때의 발광피크의 반폭은, 질화물 반도체 장벽층중에 In을 함유하지 않는 경우에 비해서, 약 50% 이상 감소한다. 도 25가 나타내는 효과는 웰층이 GaNSb로 형성된 경우에도 마찬가지로 얻을 수 있다. 질화물 반도체 장벽층에 As, P 또는 Sb가 함유되어도 마찬가지의 효과를 얻을 수 있다.
(장벽층)
본 실시예 11에서 바람직한 질화물 반도체 장벽층으로서는, InGaN, InGaNAs, InGaNP, InGaNSb, InGaNAsP 및 InGaNAsPSb 등을 이용할 수 있다. InGaN 장벽층은, In의 공급량만을 변화시킴으로써 쉽게 제조될 수 있기 때문에 바람직하다.
InGaN에 As, P 및 Sb중 적어도 어느 하나의 원소를 함유한 InGaNAs, InGaNP, InGaNSb, InGaNAsP 또는 InGaNAsPSb 등으로 이루어진 장벽층은 다음과 같은 점에서 바람직하다. As, P 및 Sb 원자는, N 원자에 비해서, 제3족 원자에 대한 흡착률 (adsorption rate)이 매우 높기 때문에, N 원자와 결합되지 않고 장벽층에 잔류된 Ga 원자와 용이하게 결합한다 (그럼으로써 N 이탈에 의한 공극 (vacancies)을 방지함). 또한, As, P 및 Sb 원자 각각은 N 원자보다도 큰 원자반경을 가지고 있어서, 장벽층내에서 N 원자의 이탈을 방지할 수 있다. 게다가, In 원자는 Ga 원자보다 원자반경이 커서, 장벽층내에 첨가된 As, P 및 Sb 원자가 장벽층으로부터 이탈되는 것이 어려울 것으로 생각된다. 이러한 점은, 장벽층의 결정성을 개선함과 아울러 발광층의 계면급격성이 보다 개선되도록 기여하는 것이다. 질화물 반도체 장벽층중의 제5족 원소에 있어서 As, P 및 Sb의 조성비의 총합은 2 ×10-5% 이상, 20% 이하인 것이 바람직한데, 여기서 2 ×10-5%는, 1 ×1016원자/㎤에 상당한다. 장벽층의 밴드갭 에너지가 웰층의 그것보다 작아지지 않도록 주의가 필요하다. As, P 및 Sb 의 조성비의 총합이 2 ×10-5% 보다도 작게 되면, 질화물 반도체 장벽층에 As, P 또는 Sb를 첨가함에 따른 전술한 효과가 얻어지기 힘들다. As, P 및 Sb의 조성비의총합이 20% 보다도 크면, 장벽층의 결정성이 저하되어 바람직하지 못하다. 또한, 장벽층의 구성원소가 웰층의 구성원소에 전부 포함되면, 장벽층으로의 In의 공급을 정지시킴으로써 웰층을 제조할 수 있다. 즉, 제5족 원소용 재료를 변경할 필요도 없이, 발광층중의 계면급격성이 용이하게 조절될 수 있다. 이러한 발광층은, 예를 들어, GaNAs 웰층/InGaNAs 장벽층, GaNP 웰층/InGaNP 장벽층, GaNSb 웰층/InGaNSb 장벽층 또는 GaNAsP 웰층/InGaNAsP 장벽층이다.
또한, 본 실시예 11의 질화물 반도체 장벽층은, GaN중에 In과, As, P 및 Sb중 적어도 어느 하나의 원소를 함유하고 있기 때문에, 장벽층의 밴드갭 에너지를 GaN 광가이드층의 밴드갭 에너지보다 작게 할 수 있다 (도 4A 및 4B 참조). 이 점은, 종래기술 (일본국 특개평 10-270804)의 발광층 (도 6)에 비해서 서브밴드에 의한 다중 양자웰효과를 얻기가 용이하고, 그 굴절률이 광가이드층의 굴절률보다 커지게 됨으로써, 광제한효율이 증가됨과 아울러, 수직횡모드의 특성 (모드단일화)이 개선된다는 점에서 이롭다.
(발광소자를 성장시키는 기판)
본 실시예 11의 발광층을 구성하는 장벽층은 In을 함유하고 있는 반면, 결정중의 In 조성비가 높아짐에 따라서 In의 편석에 의한 상분리가 일어나기 쉽다. 이러한 상분리에 있어서, In 조성비가 높은 영역과 낮은 영역이 장벽층내에 형성되고, 이에 따라 그 위에서 결정성장하는 웰층과의 계면이 불규칙하게 된다. 도 25에서 In 조성비가 증대함에 따라서 (예를 들어, 사파이어 기판을 이용하는 경우에는 In 조성비 x가 0.15 보다 크게 되고, GaN 기판을 이용하는 경우에는 In 조성비 x가0.25 보다 커지게 된다), 계면요동이 커지게 되는 것은 바로 이러한 점으로 말미암은 것으로 생각된다. 따라서, 본 실시예에서 웰층과 장벽층간 계면급격성을 개선하기 위해서는, In의 함량을 제어하고 (도 25), 또한 In의 편석을 방지하여 상분리를 억제하는 것이 필요하다.
In의 편석을 방지하기 위해서는, 결정내의 흠결밀도 (defect density)를 저감시킬 필요가 있는데, 이는 흠결의 주변부에서 In의 편석이 발생되기 쉽기 때문이다. 또한, 본 발명자들이 발견한 바에 따르면, As, P 및 Sb 역시 흠결의 주변부에서 편석되기 쉽고, 그럼으로써 웰층의 결정성을 저하시킨다 (이는 곧, 발광층의 발광효율을 저하시키고, 역치전류밀도의 증대를 초래한다). 즉, 결정내의 흠결밀도는 장벽층에서는 물론 웰층에서도 저감되어야 한다.
흠결밀도를 저감하는 구체적인 방법은, 발광층을 성장시키기 위한 기판을 선택하는 것이다. 본 발명자들이 발견한 바에 의하면, 가장 바람직한 기판은 질화물 반도체 기판 (특히 GaN 기판)이었다. 질화물 반도체 기판상에서 성장한 질화물 반도체막의 에치 피트 밀도 (etch pit density)는 약 5 ×107/㎠ 이하인데, 이는, 종래의 질화물 반도체 발광소자의 기판으로서 사용되었던 사파이어 기판 또는 SiC 기판의 에치 피트 밀도 (약 4 ×108/㎠ 이상)에 비해 작은 값이다. 여기서, 에치 피트 밀도는 다음과 같이 측정된다. 인산:황산 = 1:3인 에칭액 (온도 25℃)에 에피-웨이퍼 (epi-wafer) (발광소자)를 10분 동안 담그고, 그 웨이퍼의 표면에 형성된 피트 밀도를 측정한다. 이렇게 에피-웨이퍼 표면상에서 피트 밀도를 측정함으로써 얻어진 에치 피트 밀도는 발광층의 흠결밀도를 정확하게 나타내는 것은 아니다. 그러나, 에치 피트 밀도가 증가함에 다라서 발광층내의 흠결밀도도 증가하므로, 에치 피트 밀도의 측정은 발광층내에 흠결이 많은지 또는 그렇지 않은지에 대한 지표가 될 수 있다.
다음으로 바람직한 기판은 의사 GaN 기판 (pesudo GaN substrate)이다. 의사 GaN 기판의 제조방법에 대해서는 후술하는 실시예 12에서 상세하게 설명된다. 의사 GaN 기판상에서 성장한 질화물 반도체막의 에치 피트 밀도는, 가장 밀도가 낮은 영역에서 약 7 ×107/㎠ 이하였는데, 이는 질화물 반도체 기판상에서 성장한 질화물 반도체막의 에치 피트 밀도에 근사한 값이다. 그러나, 의사 GaN 기판에 있어서는, 에치 피트 밀도가 낮은 영역과 높은 영역이 혼재하고 있기 때문에, 질화물 반도체기판을 이용하는 경우에 비해서 발광소자의 수율이 저하되는 경향을 보인다. 한편, 의사 GaN 기판은, 질화물 반도체 기판에 비해서 저렴하고 또한 큰 면적으로 얻어질 수 있다는 점에서 이롭다.
GaN 기판 (질화물 반도체 기판의 일례)상에서 성장한 본 실시예의 발광층이 다시 도 25를 이용하여 설명된다. 도 25에서 보듯이, GaN 기판상에서 성장한 발광층은, 사파이어 기판 (질화물 반도체 기판 이외의 기판의 일례) 상에서 성장한 발광층에 비해서 계면요동이 적고, 또한 In 조성비 x가 0.2인 경우에도 계면요동이 적었다. 이는, 흠결밀도의 저하에 의해서 장벽층내의 In 편석이 억제되었기 때문인 것으로 생각된다. 의사 GaN 기판을 이용하는 경우, In 조성비와 계면요동간의 관계는, 도 25의 GaN 기판을 이용한 경우와 거의 동일하였다.
한편, GaN 기판을 이용하여 발광층내의 As, P 및 Sb의 편석을 억제시키는 효과는, 도 26 및 도 27에서 보듯이, 레이저 다이오드의 경우에는 역치전류밀도의 저감에 기여하고, 발광다이오드의 경우에는 발광강도의 증대에 기여한다.
(불순물)
포토루미네슨스 (PL) 측정에 따르면, 발광층내에 (장벽층과 웰층 모두에) Si를 첨가함으로써, PL 발광강도가 약 1.2배 내지 1.4배 정도 증대된다. 이는 곧, 발광층내에 불순물을 첨가함에 의해서 발광소자의 특성을 향상시킬 수 있음을 의미한다. 본 실시예 11의 웰층은 In을 함유하지 않은 결정이므로, In에 의한 국부에너지준위 (local energy level)가 형성되지 않는다. 이러한 경우에, 발광강도는 웰층의 결정성에 크게 의존한다 (웰층의 결정성을 양호하게 확보하기 위해서는, 웰층에 접하는 장벽층 역시 양호한 결정성을 가질 것이 요구된다).
따라서, Si 등의 불순물의 첨가는 발광층의 결정성을 향상시키는데 기여한다고 생각된다. 불순물로서, Si 대신에 O, S, C, Ge, Zn, Cd 및 Mg중 어느 하나를 첨가하여도 마찬가지의 효과를 얻을 수 있다. 중요한 것은, 불순물의 총 첨가량이 1 ×1016/㎤ 내지 1 ×1020/㎤가 되어야 한다는 것이다. 즉, 복수종의 불순물이 동시에 첨가되어도 좋다. 만약 불순물의 첨가량이 1 ×1016/㎤ 보다 적으면, 발광강도는 향상되지 않는다. 만약 불순물의 첨가량이 1 ×1020/㎤ 보다 크면, 첨가된 불순물 자체에 의해서 결정내의 흠결밀도가 증대하고, 이는 곧 발광강도의 저하를 초래하기때문에 바람직하지 못하다.
특히, 질화물 반도체 이외의 기판, 예를 들어 사파이어 기판상에서 결정성장을 행하는 경우에는, 불순물의 첨가에 따른 효과가 현저하고, 다음으로 발광층내의 흠결이 증대되기 쉽다 (에치 피트 밀도: 4 ×108/㎠ 이상).
(웰층의 층수)
본 실시예 11에 따른 질화물 반도체 발광소자에 있어서, In을 함유한 질화물 반도체 장벽층을 이용함으로써, 종래의 GaNAs 웰층/GaN 장벽층 등의 계면급격성이 개선된다. 웰층과 장벽층간의 계면급격성이 양호하다는 것은, 이들 층으로 이루어진 다중 양자웰구조를 제조할 수 있다는 점과 함께, 이러한 다중 양자웰구조에 의해서 바람직한 특성이 얻어질 것이라는 점을 의미한다.
도 26은, 발광층 (다중 양자웰구조)을 구성하고 있는 웰층의 층수와 레이저 역치전류밀도간의 관계를 나타내고 있다. 도 26에서 이용된 발광층은 GaN0.97P0.03웰층 및 In0.01Ga0.99N 장벽층을 포함한다. 도면에서 백색동그라미는 사파이어 기판을 이용한 경우의, 그리고 흑색동그라미는 GaN 기판을 이용한 경우의 레이저 역치전류밀도를 각각 나타낸 것이다. GaN 기판상에 제조된 레이저 다이오드 소자의 제조방법에 대해서는 본 실시예의 후반에서 기술한다. 사파이어 기판상에 제조된 레이저 다이오드 소자의 제조방법은 후술하는 실시예 12의 경우와 동일하다.
도 26에 의하면, 기판의 종류와 무관하게, 웰층의 층수가 10층 이하인 경우에 역치전류밀도가 작아서 실온에서의 연속발진 (continuous lasing)을 가능케 한다. 발진역치전류밀도를 더욱 저감시키기 위해서는, 웰층의 층수가 2층 이상 6층 이하인 것이 바람직하다. 본 실시예의 장벽층을 이용함으로써 바람직한 다중 양자웰구조가 제조될 수 있었다.
또한, 도 26에서 보듯이, GaAs 기판을 이용한 레이저 다이오드 소자의 경우에, 사파이어 기판을 이용한 경우에 비해서, 낮은 역치전류밀도를 지님을 알 수 있었다. 이는, 장벽층내의 흠결 주변부의 In에 의한 편석이 억제된 결과, 계면요동이 개선되었고 (도 25), 또한 웰층내의 흠결 주변부에 있는 As, P 또는 Sb의 편석이 억제된 결과, 결정성이 개선된 것에 말미암은 것으로 생각된다. 의사 GaN 기판을 이용하는 경우, 웰층의 층수와 역치전류밀도간의 관계는 도 26의 GaN 기판을 이용하는 경우와 거의 동일하였다. 도 26에서는, GaN0.97P0.03웰층/In0.01Ga0.99N 장벽층의 발광층에 대하여 설명되고 있으나, 이러한 발광층 이외에도, 본 실시예 11의 요건을 만족하는 것이라면 어떠한 발광층을 이용하더라도 도 26에 나타낸 웰층의 층수와 역치전류밀도간의 관계를 얻을 수 있다.
이제 도 27을 참조하여, 본 실시예의 발광층을 이용한 다중 양자웰구조를 갖는 발광 다이오드에 있어서, 웰층의 층수 및 기판에 대한 발광강도의 의존성에 대하여 설명한다. 도 27에서 이용된 발광층은 GaN0.94P0.06웰층/In0.01Ga0.99N0.995P0.005장벽층을 포함한다. 도 27의 발광강도는, n형 GaN층/GaN0.94P0.06단일양자웰층/p형 GaN층의 발광층을 포함하는 발광 다이오드의 발광강도 (파선)로 규격화되어 있다. 도면에서, 백색동그라미는 사파이어 기판을 이용하는 경우에, 그리고 흑색동그라미는GaN 기판을 이용하는 경우의 발광강도를 각각 나타내고 있다. GaN 기판상에 그리고 사파이어 기판상에 발광 다이오드 소자를 제조하는 방법은 후술하는 실시예 14의 경우와 동일하다.
도 27로부터, 기판의 종류와 무관하게, 웰층의 층수가 2층 이상 10층 이하인 경우에 발광강도가 증가함을 알 수 있다. 또한, 사파이어 기판보다도 GaN 기판을 이용함으로써 발광강도가 개선된다는 점을 알 수 있다. 이는, 장벽층내의 흠결 주변부의 In에 의한 편석이 억제된 결과, 계면요동이 개선되었고 (도 25), 또한 웰층내의 흠결 주변부에 있는 As, P 또는 Sb의 편석이 억제된 결과, 결정성이 개선된 것에 말미암은 것으로 생각된다. 의사 GaN 기판을 이용하는 경우에 있어서 웰층의 층수와 발광강도간의 관계는, 도 27에 나타낸 GaN 기판을 이용하는 경우와 거의 동일하다. 수퍼루미네슨트 다이오드 소자의 경우에도, 도 27과 동일한 결과를 얻을 수 있다. 도 27에서는, GaN0.94P0.06웰층/In0.01Ga0.99N0.995P0.005장벽층의 발광층에 대하여 설명되고 있으나, 이러한 발광층 이외에도, 본 실시예 11의 요건을 만족하는 것이라면 어떠한 발광층을 이용하더라도 도 27에 나타낸 웰층의 층수와 역치전류밀도간의 관계를 얻을 수 있다.
(웰층과 장벽층의 두께)
질화물 반도체 이외의 기판 (예를 들어 사파이어 기판 또는 SiC 기판)상에서 성장한 본 실시예 11의 웰층 및 장벽층의 두께는 3 nm 이상 20 nm 이하인 것이 바람직하다. 웰층의 두께가 3 nm 보다 얇으면, 계면요동의 영향을 받기 쉽다. 도 25를 참조하면, 질화물 반도체 이외의 기판상에서 성장한 발광층의 계면요동은, In 조성비 x = 0.001 내지 0.15의 범위내에서 최대 약 1.5 nm이다. 따라서 웰층의 두께는 적어도 3 nm 이상인 것이 바람직하다. 한편, 웰층의 두께가 20 nm 보다 두꺼우면, 양자웰효과가 얻어지기 어렵다. 장벽층의 두께가 3 nm 보다 얇으면 웰층의 경우와 마찬가지로 계면요동의 영향을 받기 쉽다. 장벽층의 두께가 20 nm 보다 두꺼우면, In의 함량에 의존되기는 하지만, 장벽층의 최외곽표면이 거칠게 되기 쉽다.
질화물 반도체 기판 (예를 들어 GaN 기판)상에서 성장한 본 실시예 11의 웰층의 두께는 0.4 nm 이상 20 nm 이하인 것이 바람직하고, 장벽층의 두께는 1 nm 이상 20 nm 이하인 것이 바람직하다. 질화물 반도체 기판상에서 발광층이 성장하는 경우 (도 25 참조), 계면요동은, In 조성비 x = 0.001 내지 0.15의 범위에서, 거의 0 nm 인 것으로 생각된다. 따라서, 질화물 반도체 이외의 기판을 이용하는 경우와는 달리, 계면요동에 의해 두께의 하한치가 제한되지 않는다. 그러나, 웰층의 두께가 0.4 nm 보다 얇으면, 양자웰효과에 의한 캐리어 제한준위 (carrier confinement level)가 지나치게 높게 되므로 발광효율이 저하된다. 양자웰의 두께가 20 nm 보다 두꺼우면 양자웰효과를 얻기 힘들어진다. 장벽층의 두께가 1 nm 보다 얇으면, In의 첨가에 의한 계면급격성이 충분히 얻어지기 힘들다. 장벽층의 두께가 20 nm 보다 두꺼우면, 비록 In의 함량에 의존되기는 하지만, 장벽층의 최외곽표면이 거칠게 되기 쉽다.
(결정성장)
도 16에 나타낸 본 실시예 11의 질화물 반도체 레이저 소자는, C면 (0001) n형 GaN 기판 200, 저온 GaN 버퍼층 201, n형 GaN층 202, n형 In0.07Ga0.93N 크랙방지층 203, n형 Al0.1Ga0.9N 클래드층 204, n형 GaN 광가이드층 205, 발광층 206, p형 Al0.2Ga0.8N 캐리어 블록층 (carrier block layer) 207, p형 GaN 광가이드층 208, p형 Al0.1Ga0.9N 클래드층 209, p형 GaN 컨택층 210, n형 전극 211, p형 전극 212 및 SiO2유전체막 213을 포함한다.
우선, MOCVD 시스템내에 n형 GaN 기판 200을 세팅시키고, 제5족 원소용 원료로서 NH3와, 제3족 원소용 원료로서 TMGa를 이용하여, 550℃의 성장온도에서 저온 GaN 버퍼층 201을 100 nm의 두께로 성장시킨다. 다음으로, 1050℃의 성장온도에서, NH3와 TMGa에 SiH4를 첨가하여, n형 GaN층 202 (Si 불순물농도: 1 ×1018/㎤)를 3 ㎛의 두께로 형성한다. 이어서, 성장온도를 700 내지 800 ℃로 낮추고, 제3족 원소용 원료로서 TMIn을 공급하여, n형 In0.07Ga0.93N 크랙방지층 203을 40 nm의 두께로 성장시킨다. 기판온도를 다시 1050℃로 높이고, 제3족 원소용 원료로서 TMAl을 이용하여, n형 Al0.1Ga0.9N 클래드층 204 (Si 불순물농도: 1 ×1018/㎤)를 0.8 ㎛의 두께로 성장시킨 다음, n형 GaN 광가이드층 205 (Si 불순물농도: 1 ×1018/㎤)를 0.1 ㎛의 두께로 성장시킨다. 그 후, 기판온도를 800℃로 낮추고, 4 nm 두께의 GaN0.97P0.03웰층 복수개와 8 nm 두께의 In0.05Ga0.95N 장벽층 복수개가 교대로 적층된 다중 양자웰구조를 갖는 발광층 206을 형성한다. 본 실시예에서, 발광층 206은 어느 하나의 장벽층에서 시작하여 다른 하나의 장벽층으로 종료하는 다중 양자웰구조를 가지고 있으며, 3층 (3주기)의 양자웰층을 포함하고 있다. 장벽층과 웰층이 성장하는 동안에, 이들 장벽층과 웰층 모두에 SiH4(불순물농도: 1 ×1018/㎤)가 첨가된다. 장벽층의 성장과 웰층의 성장 사이, 또는 웰층의 성장과 장벽층의 성장 사이에, 1초 이상 180초 이하의 성장중단간격을 개재할 수 있다. 그럼으로써 장벽층과 웰층의 평활성 (flatness)이 향상되고, 발광피크의 반폭을 작게 할 수 있다.
웰층내의 As, P 또는 Sb의 조성비는, 원하는 발광파장에 따라서 조절될 수 있다. 예를 들어, 380 mm 근방의 파장을 갖는 자외선광을 얻기 위해서는, GaN1-xAsx의 경우에 x = 0.005, GaN1-yPy의 경우에 y=0.01, GaN1-zSbz의 경우에 z=0.002이다. 410 nm의 근방의 파장을 갖는 보라색광을 얻기 위해서는, GaN1-xAsx의 경우에 x = 0.02, GaN1-yPy의 경우에 y=0.03, 그리고 GaN1-zSbz의 경우에 z=0.01이다. 또한, 470 nm 근방의 파장을 갖는 청색광을 얻기 위해서는, GaN1-xAsx의 경우에 x = 0.03, GaN1-yPy의 경우에 y=0.06, 그리고 GaN1-zSbz의 경우에 z=0.02이다. 그리고, 520 nm 근방의 파장을 갖는 녹색광을 얻기 위해서는, GaN1-xAsx의 경우에 x = 0.05, GaN1-yPy의 경우에 y=0.08, 그리고 GaN1-zSbz의 경우에 z=0.03이다. 더욱이, 650 nm 근방의 파장을갖는 적색광을 얻기 위해서는, GaN1-xAsx의 경우에 x = 0.07, GaN1-yPy의 경우에 y=0.12, 그리고 GaN1-zSbz의 경우에 z=0.04이다.
이어서, 기판온도를 다시 1050℃까지 승온시켜, 20 nm 두께의 p형 Al0.2Ga0.8N 캐리어 블록층 207, 0.1 ㎛ 두께의 p형 GaN 광가이드층 208, 0.5 ㎛ 두께의 p형 Al0.1Ga0.9N 클래드층 209 및 0.1 ㎛ 두께의 p형 GaN 컨택층 210을 성장시킨다. p형 불순물로서는, Mg (EtCP2Mg)를 5 ×1019/㎤ 내지 2 ×1020/㎤의 농도로 첨가한다. p형 GaN 컨택층 210에 있어서 p형 불순물 농도는 p형 전극 212와의 계면에 접근할수록 높아지는 것이 바람직하다. 그럼으로써 p형 전극의 형성에 의해서 컨택저항이 보다 저감될 수 있다. 또한, p형 불순물인 Mg의 활성화를 방해하는 잔류수소를 제거하기 위해서, p형층이 성장하는 동안 미량의 산소를 첨가할 수 있다.
p형 GaN 컨택층 210이 성장한 후, MOCVD 시스템의 반응챔버내의 전체 가스를 질소 가스와 NH3로 대체하고, 60℃/분의 냉각속도로 온도를 강하시킨다. 기판온도가 800℃로 낮아지면 NH3의 공급을 중지시킨다. 기판온도를 800℃에서 5분간 유지하고, 그 다음에 실온까지 냉각시킨다. 이러한 기판의 일시적인 유지온도는 650 내지 900℃의 범위인 것이 바람직하고, 유지시간은 3분 내지 10분의 범위인 것이 바람직하다. 다음으로, 실온까지의 냉각속도는 30℃/분 이상인 것이 바람직하다. 이렇게 형성된 막의 표면을 라만 측정기에 의해 평가하였는데, 질화물 반도체막이 이러한 p형 특성을 갖도록 하기 위한 종래의 어닐링 (annealing)을 수행하지 않았음에도 불구하고, 성장 직후에 이미 성장막은 p형 특성을 지니고 있음을 발견할 수 있었다 (Mg가 이미 활성화되었음). p형 전극이 형성되면, 그 컨택저항도 이미 저감되어 있었다. p형 특성을 부여하기 위한 종래의 어닐링을 추가로 적용하게 되면, Mg의 활성화율이 향상된다.
저온 GaN 버퍼층 210은, 저온 AlxGa1-xN 버퍼층 (0≤x≤1)로 대체될 수 있고, 또는 생략될 수도 있다. 그러나, 현재 공급되고 있는 GaN 기판은 표면 모폴로지가 양호하지 않기 때문에, 포면 모폴로지의 개선을 위해서 저온 AlxGa1-xN 버퍼층 (0≤x≤1)을 삽입하는 것이 바람직하다. 여기서, 저온 버퍼층이라 함은, 약 450 내지 600℃의 비교적 낮은 성장온도에서 형성된 버퍼층을 의미한다. 이러한 성장온도범위에서 제조된 버퍼층은 다결정성 (polycrystalline) 또는 비결정성 (amorphous)을 갖는다.
In0.07Ga0.93N 크랙방지층 203은, In 조성비가 0.07 이외일 수도 있고, 또는 그 층 자체가 생략될 수도 있다. 그러나, 클래드층과 GaN 기판 사이의 격자부정합이 큰 경우라면, InGaN 크랙방지층을 삽입하는 것이 바람직하다.
본 실시예에서의 발광층은, 장벽층에서 시작하여 장벽층으로 종료하는 구성 (도 4A)을 가지고 있으나, 웰층에서 시작하여 웰층으로 종료하는 구성 (4B)을 가질 수도 있다. 발광층내의 웰층의 층수는, 전술한 3층으로만 한정되는 것은 아니다. 층수가 10층 이하인 경우에 역치전류밀도가 충분히 작아지고, 이에 따라 실온에서의 연속발진 (continuous lasing)이 가능하게 된다. 특히, 웰층의 층수가 2층 이상 6층 이하인 경우에 역치전류밀도를 낮게 할 수 있다 (도 26).
본 실시예 11의 발광층에서는, 웰층과 장벽층 모두에 Si를 1 ×1018/㎤의 농도로 첨가하지만, 어느 하나의 층에만 불순물을 첨가하거나, 또는 양쪽층중 어느층에도 불순물을 첨가하지 않을 수 있다. 왜냐하면, 질화물 반도체 기판을 이용하는 경우에 발광층내의 흠결밀도가 감소되기 때문에, 불순물에 의한 결정성 향상의 효과보다도, 불순물에 의한 발광층내에서의 광흡수 (이득손실)가 바람직하지 않게 현저해질 가능성이 있기 때문이다. 질화물 반도체 기판상에서 성장한 발광층에 불순물을 첨가하는 경우에, 불순물의 첨가량은 약 1 ×1016/㎤ 내지 1 ×1019/㎤ 정도인 것이 바람직하고, 불순물로서는, Si 이외에, O, S, C, Ge, Zn, Cd 및 Mg중 어느 것도 사용가능하다.
p형 Al0.2Ga0.8N 캐리어 블록층 207은, Al 조성비가 0.2 이외일 수 있고, 또는 그 층 자체가 생략될 수도 있다. 그러나, 캐리어 블록층을 설치하는 편이 역치전류밀도를 저감시키는데, 이는, 캐리어 블록층이 발광층내에 캐리어를 제한하는 기능을 수행하기 때문인 것으로 생각된다. 캐리어 제한효과 (carrier confining effect)를 증대시키기 위해서는, 캐리어 블록층의 Al 조성비를 높게 설정하는 것이 바람직하다. 캐리어 제한효과를 유지시키는 범위내에서 Al 조성비를 적게 설정하게 되면, 캐리어 블록층내의 캐리어 이동도 (mobility)가 증대하고, 그럼으로써 전기저항이 작아지게 되므로 바람직하다. 또한, Al을 함유하고 있음으로 인해서, 캐리어 블록층 207은 발광층내의 In과 As, P 또는 Sb가 결정으로부터 이탈되는 것을 방지하는 작용을 한다.
본 실시예에서는 p형 클래드층과 n형 클래드층으로서, Al0.1Ga0.9N 결정을 이용하고 있지만, Al 조성비가 0.1이 아닌 AlGaN 3원시스템 (ternary system)을 사용할 수도 있다. 혼결정 (mixed crystal)내의 Al 조성비가 증가하면, 발광층에 있어서 에너지갭의 차이는 물론 굴절률의 차이도 증가하게 되어, 캐리어와 광이 발광층내에 효율적으로 제한 (confine)되고, 이로써 발진역치전류밀도가 저감된다. 또한, 캐리어와 광의 제한효과를 유지하는 범위내에서 Al 조성비를 낮추게 되면, 클래드층내의 캐리어 이동도가 증가하고, 이에 따라 레이저 소자의 동작전압 (operating voltage)을 낮출 수 있다.
AlGaN 클래드층 두께는 0.7 내지 1.0 ㎛인 것이 바람직하다. 이럼으로써, 수직횡모드로의 모드단일화가 가능하고, 광 제한 효과 (light confining effect)가 증대되며, 또한 레이저의 광학특성이 향상됨과 아울러 레이저 역치전류밀도가 저감된다.
클래드층은 AlGaN 3원혼결정 (ternary system mixed crystal)으로 국한되지 않고, AlInGaN, AlGaNP 또는 AlGaNAs 4원 혼결정 (quaternary system mixed crystal)을 사용할 수도 있다. 또한, p형 클래드층은, 전기저항을 저감시키기 위한 목적에서, p형 AlGaN층과 p형 GaN층으로 이루어진 초격자구조 (super-lattice structure) 또는 AlGaN층과 p형 InGaN층으로 이루어진 초격자구조를 갖는 것이 좋다.
본 실시예 11에서는, GaN 기판의 C면 {0001} 기판에 대하여 설명하고 있으나, 기판의 주면의 면방위로서는, A면 {11-20}, R면 {1-102}, M면 {1-100} 또는 {1-101}면을 이용할 수도 있다. 이들 면방위로부터 2도 이내의 오프각도 (off-angle)를 갖는 기판이라면 그 표면 모폴로지가 양호하다. 본 실시예에서는, GaN 기판 이외의 질화물 반도체 기판을 이용할 수도 있다. 질화물 반도체 레이저의 경우, 수직횡모드로의 모드단일화를 위해서는, 클래드층에 비해 굴절률이 낮은 층을 그 클래드층의 외측에 접하도록 하는 것이 바람직하고, 따라서 AlGaN 기판이 적합하게 사용될 수 있다.
본 실시예에서는 MOCVD 시스템에 의한 결정성장에 대하여 설명되고 있다. 다른 대안으로서, 분자선에피탁시 (MBE; molecular beam epitaxy) 또는 하이드라이드기상성장법 (HVPE; hydride vapor phase epitaxy)이 이용될 수 있다.
(작업공정)
이어서, 전술한 [결정성장]에서 제조된 에피-웨이퍼를, MOCVD 시스템으로부터 꺼내어 레이저칩으로 형성시키는 작업공정에 대하여 설명한다.
n형 GaN 기판 200의 이면측상에 Hf와 Au를 그 순서대로 퇴적시켜서 n형 전극 211을 형성한다. n형 전극재료로서는, Ti/Al, Ti/Mo, Hf/Al 등을 이용할 수 있다. Hf를 이용하면 n형 전극의 컨택저항을 낮게 하므로 바람직하다.
p형 전극 부분은, GaN 기판의 <1-100> 방향을 따라 스트라이프 형태로 에칭됨으로써 릿지 스트라이프 부분 (도 16)을 형성한다. 이러한 릿지 스트라이프 부분은, 그 스트라이프 폭이 2 ㎛가 되도록 형성된다. 그 후, SiO2유전체막 213을 증착하고, p형 GaN 컨택층 210을 노출시키고, Pd, Mo 및 Au를 그 순서대로 증착하여 p형 전극 212를 형성한다. p형 전극 재료로서는, Pd/Pt/Au, Pd/Au 또는 Ni/Au를 이용할 수 있다.
마지막으로, GaN 기판의 벽개면 (cleavage plane)을 이용하여, 그 길이가 각각 500 ㎛인 파브리-페롯 공진기들을 제조한다. 공진기의 길이는 일반적으로 300 내지 1000 ㎛인 것이 바람직하다. 각 공진기의 미러 단면들은 GaN 기판의 M면 ({1-100}면)과 평행이 되도록 형성된다 (도 2 참조). 미러 단면을 형성하기 위한 벽개 및 레이저 칩으로의 분할은, 기판측상에서 스크라이버를 이용하여 수행된다. 미러 단면을 형성하기 위한 벽개는 스크라이버를 이용하여 수행되는데, 웨이퍼의 전체면을 스크래칭하는 것이 아니라 웨이퍼의 일부, 즉 웨이퍼의 양쪽 단면부분을 스크래칭하는 것이다. 이로써 단면의 급격성이 저하되는 것을 방지하고, 또한 스크라이빙에 의한 쉐이빙 (shaving)이 에피-표면에 부착되는 것을 방지함으로써 수율을 증대시킨다. 레이저 공진기의 피드백 방법은, 파브리-페롯 형 대신, 공지되어 있는 DFB 또는 DBR을 이용할 수 있다. 파브리-페롯 공진기의 미러 단면을 형성한 후, SiO2와 TiO2의 유전체막을 미러단면중 일면상에 교대로 증착시킴으로써, 굴절률이 70%인 유전체 다층반사막을 형성한다. 다른 대안으로서, 이러한 유전체 다층반사막으로서는 SiO2/Al2O3가 이용될 수 있다. 또한, 본 실시예에서는 n형 전극 111이 n형 GaN 기판 200의 이면상에 형성되지만, 다른 대안으로서, 드라이에칭법을 이용하여 에피-웨이퍼의 표면측에서 n형 GaN층 202의 일부를 노출시켜서, n형 전극을 그 위에 형성시킬 수도 있다 (도 18 참조).
(패키징)
다음으로, 반도체 레이저칩을 패키징하는 방법에 대하여 설명한다. 질화물 반도체 레이저칩이 고출력(300 mW 이상) 레이저로서 이용되는 경우, In 솔더링 재료를 이용하여, 바람직하게는 반도체 접합부 (semiconductor junction)를 아래로 하면서, 칩을 패키지 본체에 접속한다. 다른 대안으로서는, 질화물 반도체 레이저칩이 패키지 본체 또는 히트싱크 부분에 직접 부착되도록 하는 대신에, Si, AlN, 다이아몬드, Mo, CuW, BN, Au, SiC, Cu 또는 Fe의 서브마운트를 개재하여 접속될 수 있다.
본 실시예 11의 웰층은 As, P 또는 Sb를 포함하고 있다. 이들 원소가 웰층내에 함유됨으로 인해서, 웰층내의 전자와 정공 (hole)의 유효질량 (effective mass)을 저감시킬 수 있고, 다음으로 전자와 정공의 이동도를 증대할 수 있다. 전자의 효과는 적은 전류도입량으로도 발진을 위한 캐리어 반전분포 (carrier population inversion)가 얻어질 수 있음을 뜻하는 것이고. 후자의 효과는, 발광재결합 (luminous recombination)에 의해 발광층내에서 전자와 정공이 사라진다 하더라도, 추가적인 전자와 정공이 확산에 의해 고속으로 도입된다는 것을 의미한다. 즉, 웰층에 As, P 또는 Sb를 함유하지 않은 종래의 InGaN계 질화물 반도체 레이저 소자에 비해서, 역치전류밀도가 작고, 자가발진특성 (self-oscillating characteristics)이 우수한 (잡음특성 (noise characteristics)이 우수한) 반도체 레이저를 제조할수 있다. 웰층에 As, P 또는 Sb를 함유하지 않은 종래의 질화물 반도체 레이저 소자에서는, 웰층과 장벽층간의 계면급격성이 훼손됨으로 인해서, 상술한 잇점을 충분히 얻을 수 없다.
본 실시예 11에서는, GaN1-x-y-zAsxPySbz웰층 (0＜x+y+z≤0.3)에 접한 질화물 반도체 장벽층내에 In을 함유시킴에 의해서, 발광층내의 계면급격성을 개선할 수 있고, 이에 따라 다중 양자웰구조의 제조가 가능하게 된다. 또한, 낮은 역치전류밀도를 가지고, 그에 수반되어 고출력과 고수명이 실현됨과 아울러, 잡음특성이 우수한 반도체 레이저의 제조가 가능하게 된다. 예를 들어, 본 실시예에 따라서 청색 (380 내지 420 nm의 파장)의 질화물 반도체 레이저를 제조하면, 종래의 InGaN계 질화물 반도체 레이저에 비해서, 발진역치전류밀도가 낮고 잡음에도 강한 반도체 레이저를 얻을 수 있다. 이러한 레이저 소자는 고온 분위기하, 고출력 (500 mW)에서 안정되게 동작하므로, 고밀도 기록/재생 광디스크 장치 (high-density recording/reproducing optical disk device)에 사용되기에 적합하다.
[실시예 12]
실시예 12는 도 16의 GaN 기판 200이 도 14의 의사 GaN 기판 1400 또는 도 17B의 의사 GaN 기판 700a로 대체되고, 또한 도 18에서 보듯이 기판의 일면상에 p형 전극 및 n형 전극이 형성된 것을 제외하고는, 실시예 11과 동일하다.
도 14의 의사 GaN 기판 1400은, 종기판 1401, 저온 버퍼층 1402, n형 GaN막 1403, 성장억제막 1404 및 n형 GaN 후막 1405를 포함한다. 즉, 의사 GaN 기판 1400은, n형 GaN 후막 1405를 성장시키기 위한 모재 (base material)로서 사용되는 종기판 1401을 포함한다. 성장억제막은 질화물 반도체막의 결정성장을 제한하기 위한 것이다. 여기서 기술한 의사 GaN 기판은, 도 14에서 나타낸 구성에 한정되지 않으며, 적어도 종기판과 성장억제막을 포함하는 어떠한 것이라도 좋다.
도 17B에서 나타낸 의사 GaN 기판 700a는, 종기판 701, 저온 버퍼층 702, 제1의 n형 GaN막 703a 및 제2의 n형 GaN막 703b를 포함한다. 여기서, 도 17A는 의사 GaN 기판 200a를 제조하는 과정의 공정을 나타낸 것이다.
의사 GaN 기판 700a가 형성되는 동안, 도 17A에 나타낸 바와 같이, 제1의 n형 GaN막 703a를 적층한 후, 드라이에칭 또는 습식에칭 (wet etching)에 의해서, GaN막 703a의 표면이 홈 (groove)을 갖도록 가공된다. 그 후, 다시 결정성장 시스템내에서 제2의 n형 GaN막 703b를 적층시켜서 의사 GaN 기판 700a를 완성시켰다 (도 17B). 도 17A에서는, 제1의 n형 GaN막 703a의 중간깊이까지 홈이 형성되어 있지만, 저온 버퍼층 702까지 미치도록 또는 종기판 701의 안쪽까지 홈이 형성될 수도 있다.
이렇게 형성된 의사 GaN 기판 1400 또는 700a의 위에 질화물 반도체막을 성장시키면, 그 흠결밀도 (에치 피트 밀도: 약 7 ×107/㎠ 이하)는, 사파이어 기판 또는 SiC 기판상에서 성장시키는 경우 (에치 피트 밀도: 약 4 ×108/㎠ 이상)에 비해서 작다. 도 14에서, 흠결밀도가 낮은 부분은, 성장억제막의 폭의 중앙 라인 1411 및 성장억제막이 형성되지 않은 부분의 폭의 중앙 라인 1410을 제외한 영역에서 관찰된다. 도 17B에서는, 홈의 폭의 중앙라인 708 및 홈이 형성되지 않은 부분 (힐 (hill))의 폭의 중앙 라인 709을 제외한 영역이 해당된다. 한편, 도 14의 라인 1406과 1407 사이의 중앙 부분의 근처 및 도 17B의 라인 708과 709 사이의 중앙 부분의 근처에서 흠결밀도가 작은 반면, 라인 1406, 1407, 708 및 709 상의 부분에서는 역으로 흠결밀도가 크다. 따라서, 흠결밀도가 작은 영역내의 의사 GaN 기판상에 발광소자가 형성될 수 있다.
종기판 701의 구체적인 예로서, C면 사파이어, M면 사파이어, A면 사파이어, R면 사파이어, GaAs, ZnO, MgO, 스피넬, Ge, Si, GaN, 6H-SiC, 4H-SiC 및 3C-SiC 등을 들 수 있다. 성장억제막 204의 구체적인 예로서는, SiO2막, SiNx막, TiO2막 및 Al2O3막과 같은 유전체막, 그리고 텅스텐막과 같은 금속막을 들 수 있다. 또한, 도 14에서 나타낸 성장억제막 1404의 위에 공동부 (hollow portion)가 형성될 수도 있다. n형 GaN 후막 1405내에 공동부가 설치되면, 그 공동부의 위로 결정왜곡 (crystal strain)이 완화되고, 결과적으로 발광소자의 발광효율의 향상에 기여한다.
종기판으로서 도전성 SiC 기판 또는 Si 기판을 사용하는 경우, 도 16에서 보듯이, 기판의 이면상에 n형 전극이 형성될 수 있다. 그러나 이러한 경우, 저온 버퍼층 702는 고온 버퍼층으로 대체되어야 한다. 여기서, 고온 버퍼층이라 함은, 적어도 700℃ 이상의 성장온도에서 제조된 버퍼층을 의미한다. 고온 버퍼층은 Al을 함유할 필요가 있는데, 만약 그렇지 않을 경우, SiC 기판 또는 Si 기판위로, 우수한 결정성을 갖는 질화물 반도체막을 제조할 수 없다. 고온 버퍼층으로서 가장 바람직한 재료는 InAlN 이다.
종기판 (육방결정계의 경우)의 주면의 면방위로서는, C면 {0001}, A면 {11-20}, R면 {1-102}, M면 {1-100} 또는 {1-101}면이 바람직하다. 어떠한 면방위로부터도 2도 이내의 오프각도를 갖는 기판이라면, 그 표면 모폴로지가 양호하다.
다음으로, 의사 GaN 기판을 이용한 질화물 반도체 발광소자 (레이저 다이오드)에 대하여 설명한다. 도 18의 레이저 소자는, 기판 300, 저온 GaN 버퍼층 201, n형 GaN층 202, n형 In0.07Ga0.93N 크랙방지층 203, n형 Al0.1Ga0.9N 클래드층 204, n형 GaN 광가이드층 205, 발광층 206, p형 Al0.2Ga0.8N 캐리어 블록층 207, p형 GaN 광가이드층 208, p형 Al0.1Ga0.9N 클래드층 209, p형 GaN 컨택층 210, n형 전극 211, p형 전극 212 및 SiO2유전체막 213을 포함하고 있다. 본 실시예 12의 기판 300으로서 사용되는 것은 전술한 의사 GaN 기판이다. 이러한 레이저 다이오드의 구체적인 제조방법은 실시예 11에서 전술한 바와 동일하지만, 다만 종기판이, 예를 들어 사파이어인 경우처럼 열전도율이 열등한 경우에는, 후술하는 실시예 13과 같이 패키징하는 것이 바람직하다. 레이저 다이오드는, 도 18에 나타낸 릿지 스트라이프 부분을 갖는데, 이는 적어도 도 14의 라인 1406과 1407, 또는 도 17B의 라인 708과 709에 해당되는 영역을 피하게끔 형성된다.
본 실시예 12의 저온 GaN 버퍼층 201은, 저온 AlxGa1-xN 버퍼층 (0≤x≤1)일수 있으며, 또는 그 층 자체를 생략할 수도 있다. 그러나, 의사 GaN 기판의 표면 모폴로지가 양호하지 않은 경우에는, 그 표면 모폴로지를 개선하기 위해서 저온 AlxGa1-xN 버퍼층 (0≤x≤1)을 삽입하는 것이 바람직하다. 연마기를 이용하여 기판 300으로부터 종기판 701을 제거한 후에 레이저 다이오드를 형성시킬 수 있다. 다른 대안으로서, 연마기를 이용하여 기판 300으로부터 저온 버퍼층 701과 그 아래에 있는 모든 층을 제거한 후에 레이저 다이오드를 형성시킬 수 있다. 또한, 연마기를 이용하여 기판 300으로부터 성장억제막 704와 그 아래에 있는 모든 층을 제거한 후에 레이저 다이오드를 형성시킬 수 있다. 종기판 701이 제거되는 경우에, 그 종기판이 제거되어진 면위에 n형 전극 211이 형성될 수 있다. 또한, 종기판 701은, 레이저 다이오드가 형성된 이후에 제거될 수도 있다.
[실시예 13]
실시예 13은, 도 18의 기판 300으로서 C면 (0001) 사파이어 기판이 이용되는 것을 제외하고는, 실시예 11과 동일하다. 질화물 반도체 레이저칩을 패키징하는 경우, 사파이어 기판이 열전도율이 열등하기 때문에, In 솔더링 재료를 이용하여, 반도체 접합부를 아래로 하여 칩을 패키지 본체에 접속할 수 있다. 다른 대안으로서는, 질화물 반도체 레이저칩이 패키지 본체 또는 히트싱크 부분에 직접 부착되도록 하는 대신에, Si, AlN, 다이아몬드, Mo, CuW, BN, Au, SiC, Cu 또는 Fe의 서브마운트를 개재하여 접속될 수 있다. 질화물 반도체 이외의 기판이 SiC 또는 Si와 같이 열전도율이 높은 재료로 이루어진 경우에는, 반도체 접합을 위로 하여 칩을 패키지에 접속하는 것도 가능하다.
본 실시예 13에서는, 사파이어 기판에 대하여 설명하고 있으나, 6H-SiC, 4H-SiC, 3C-SiC, Si 또는 스피넬 (MgAl2O4) 등을 기판으로서 이용할 수도 있다. SiC 기판 또는 Si 기판은 도전성이 있기 때문에, 도 16과 같이 기판의 이면중 어느 한 면상에 n형 전극을 형성시킬 수 있다. 또한, SiC 기판 또는 Si 기판위에 결정성이 우수한 질화물 반도체막을 성장시키기 위한 버퍼층은, 실시예 12와 유사한 고온 버퍼층이다.
본 실시예에서는 C면 {0001} 기판에 대하여 설명하고 있으나, 기판의 주면의 면방위로서 A면 {11-20}, R면 {1-102}, M면 {1-100} 또는 {1-101}면일 수도 있다. 어떠한 면방위로부터도 2도 이내의 오프각도를 갖는 기판이라면, 그 표면 모폴로지가 양호하다.
[실시예 14]
실시예 14에서는, 실시예 11의 발광층이 질화물 반도체 발광다이오드 소자에 적용되었다. 도 19에 나타낸 본 실시예의 발광 다이오드 소자는, C면 (0001)을 갖는 n형 GaN 기판 600, 저온 GaN 버퍼층 601 (막두께: 100 nm), n형 GaN층 602 (막두께: 3 ㎛, Si 불순물농도: 1 ×1018/㎤), 발광층 603 (예를 들어, 5주기의 GaN0.97As0.03웰층/In0.05Ga0.95N 장벽층), p형 Al0.1Ga0.9N 캐리어 블록층 604 (막두께: 20 nm, Mg 불순물농도: 6 ×1019/㎤), p형 GaN 컨택층 605 (막두께: 0.1 ㎛, Mg 불순물농도: 1 ×1020/㎤), 투광성 전극 606, p형 전극 607 및 n형 전극 608을 포함한다.
본 실시예에서, n형 GaN 기판 600의 이면측상에 Hf와 Au가 그 순서대로 적층되어 n형 전극 608이 형성된다. n형 전극 재료로서는, Ti/Al, Ti/Mo 또는 Hf/Al 등이 이용가능하다. n형 전극에 Hf를 이용하면, n형 전극의 컨택저항이 저감되므로 특히 바람직하다. n형 전극 608은 n형 GaN 기판 600의 이면상에 형성되지만, 도 20과 같이 드라이에칭에 의해서 n형 GaN층 602의 일부를 노출시켜, 그 노출부상에 n형 전극을 형성할 수도 있다.
p형 전극의 형성에 있어서, 투광성 전극 606으로서 Pd를 두께 7 nm로 증착하고, p형 전극 607로서 Au를 증착하였다. 다른 대안으로서, Ni, Pd/Mo, Pd/Pt, Pd/Au 또는 Ni/Au 등을 투광성 전극으로 이용될 수 있다.
마지막으로, 스크라이버를 사용하여, n형 GaN 기판 600을, 그 이면측 (투광성 전극 606이 증착된 면의 반대면)으로부터 칩으로 분할하였다. 스크라이빙을 기판의 이면측으로부터 행하는 것은, 스크라이빙에 의한 쉐이빙이, 광을 내는 투광성 전극측에 부착되지 않도록 하기 위함이다. 칩 분할을 위한 스크라이빙은, 적어도 일면이 질화물 반도체 기판의 벽개면을 포함하도록 하는 방향으로 수행된다. 이에 따라, 칩핑 (chipping) 또는 크래킹 (cracking)으로 인한 칩 형상의 이상 (abnormality)을 방지하고, 웨이퍼당 칩의 수율을 향상시킨다.
GaN 기판 600 대신, 실시예 12에서 설명한 의사 GaN 기판을 이용할 수 있다.의사 GaN 기판상에서 성장한 질화물 반도체 발광다이오드 소자는 GaN 기판상에서 성장한 것과 거의 동일한 특성을 나타낸다 (도 27 참조). 의사 GaN 기판은 흠결밀도가 낮은 영역과 높은 영역이 혼재되어 있기 때문에, GaN 기판을 사용하는 경우에 비해서, 의사 GaN 기판을 사용하는 경우에 발광소자의 수율이 저하되기 쉽다. 한편, 의사 GaN 기판은, 질화물 반도체 기판에 비해서 저렴하고 또한 큰 면적으로 얻어질 수 있다는 점에서 이롭다. 의사 GaN 기판이 절연성 종기판을 갖는 경우, 도 20에서 보듯이, n형 전극 및 p형 전극이 기판의 동일면에 형성될 수 있다.
질화물 반도체 이외의 기판상에, 질화물 반도체 버퍼층이 개재된 질화물 반도체 발광다이오드 소자가 제조될 수 있다. 그 구체적인 예로서, 도 20에 나타낸 질화물 반도체 발광다이오드 소자는, 기판 300, 저온 GaN 버퍼층 601 (막두께: 25 nm), n형 GaN층 602 (막두께: 3 ㎛, Si 불순물농도: 1 ×1018/㎤), 발광층 603 (예를 들어, 5주기의 GaN0.97P0.03웰층/In0.05Ga0.95N 장벽층), p형 Al0.1Ga0.9N 캐리어 블록층 604 (막두께: 20 nm, Mg 불순물농도: 6 ×1019/㎤), p형 GaN 컨택층 605 (막두께: 0.1 ㎛, Mg 불순물농도: 1 ×1020/㎤), 투광성 전극 606, p형 전극 607, n형 전극 608 및 유전체막 609를 포함한다. 여기서, 기판 300으로서 사파이어 기판이 사용될 수 있다. 기판 300이 도전성 SiC 기판 또는 Si 기판인 경우에는, 도 19와 같이 그 기판의 양면에 n형 전극과 p형 전극을 각각 형성할 수 있다. SiC 기판 또는 Si 기판상에 우수한 결정성을 갖는 질화물 반도체막을 성장시키기 위한 버퍼층은,실시예 12와 같은 고온 버퍼층이다.
[실시예 15]
실시예 15에서는, 실시예 11의 발광층이 질화물 반도체 수퍼루미네슨트 다이오드 소자에 적용되는 것을 제외하고는, 실시예 11과 동일하다. 발광소자의 발광강도에 있어서, 발광 다이오드 소자와 거의 동일한 효과를 얻을 수 있다 (도 27 참조).
[실시예 16]
실시예 16에서는, 전술한 실시예의 질화물 반도체 레이저를 포함하는 광학장치가 제조된다. 본 발명에 의한, 예를 들어, 보라색 (380 내지 410 ㎚의 파장)의 질화물 반도체 레이저를 이용한 광학장치는, 종래의 질화물 반도체 레이저에 비하여 발진역치전류밀도가 낮아서, 고출력(50 mW), 고온 분위기에서 안정하게 동작할 수 있다. 따라서, 고밀도 기록/재생 광디스크의 기록/재생용 광학장치에 적합하다.
도 21은, 본 발명에 의한 레이저 소자 1을 포함하는 광학장치의 일례로서, 광픽업장치 2를 포함한 광디스크정보 기록/재생장치를 나타낸 개략적 블록다이어그램이다. 이러한 광학정보 기록/재생장치에 있어서, 레이저광 3은 입력정보에 따라 광변조기 (optical modulator) 4에 의해서 변조되며, 주사미러 (scanning mirror) 5 및 렌즈 6을 통해서 디스크 7에 기록된다. 디스크 7은 모터 8에 의하여 회전된다. 재생시에는, 디스크 7 위에서 피트 조절 (pit arrangement)에 의하여 광학적으로 변조된 반사레이저광 (reflected laser light)을, 스프리터 (splitter) 9를 통해서 검출기 10에서 검출함으로써 재생신호을 얻는다. 이들 각 요소의 동작은 제어회로 11에 의하여 제어된다. 레이저 소자는 통상적으로, 기록시에 30 mW의 출력을 가지며, 재생시에는 약 5 mW의 출력을 갖는다.
본 발명에 의한 레이저 소자는 상술한 바와 같이 광디스크 기록/재생장치에 이용될 수 있을 뿐 아니라, 광학 3원색 (청색, 녹색 및 적색)의 레이저 다이오드를 포함하는 프로젝터 또는 레이저 프린터에 이용될 수 있다.
[실시예 17]
실시예 17에서는, 전술한 실시예에 의한 질화물 반도체 발광다이오드가 광학장치에 이용되었다. 일례로, 본 발명에 의한 발광층을 사용하여, 광학 3원색(적색, 녹색 또는 청색)의 발광 다이오드 또는 수퍼루미네슨트 다이오드를 포함한 백색광원을 제조할 수 있으며, 또한 이들 3원색을 이용한 디스플레이를 제조할 수 있다. 다른 대안으로서, 발광파장이 360 내지 430 ㎚인 본 발명의 발광다이오드에 형광코팅을 적용함으로써 백색광원장치를 제조할 수 있다.
종래의 액정 디스플레이에 사용되던 할로겐 광원 대신에, 본 발명의 발광소자를 이용한 백색광원을 이용하면, 소비전력이 작으면서 또한 고휘도 (high luminance)를 갖는 백라이트 (backlight)를 얻을 수 있다. 즉, 본 발명의 발광소자를 이용한 백색광원은, 휴대용 노트북 컴퓨터, 휴대전화 등에 있는 맨-머신 인터페이스 (man-machine interface)의 액정 디스플레이용 백라이트로서 이용될 수 있고, 소형화되고 선명도가 높은 액정 디스플레이를 제공할 수 있다.
이상과 같이, 본 발명의 일태양에 따르면, 양자웰층 및 장벽층이 교대로 적층된 다중 양자웰구조를 갖는 발광층을 포함하는 질화물 반도체 발광소자에 있어서, 양자웰층은 적어도 In을 함유한 질화물 반도체로 형성되고, 장벽층은 As, P 또는 Sb를 포함하고 있다. 이에 따라서, 웰층내의 상분리가 억제되어, 발광소자로부터 발산되는 광의 색반이 방지되고 발광효율이 향상된다.
본 발명의 다른 태양에 따르면, GaN1-x-y-zAsxPySbz웰층 (0＜x+y+z≤0.3)을 갖는 질화물 반도체 발광소자에 있어서, 웰층에 접한 질화물 반도체 장벽층에 In이 함유되어 있다. 따라서, 웰층과 장벽층간의 계면에서 조성변화의 급격성이 개선되고 따라서 발광효율이 향상된다.

Claims (24)

  1. 양자웰층과 장벽층이 교대로 적층된 양자웰구조를 갖는 발광층을 포함하는 질화물 반도체 발광소자에 있어서,
    상기 양자웰층은 In을 함유한 질화물 반도체층으로 형성되고,
    상기 장벽층은 As, P 또는 Sb를 함유한 질화물 반도체층으로 형성되는 질화물 반도체 발광소자.
  2. 제1항에 있어서, 상기 질화물 반도체 발광소자내에 포함된 복수개의 반도체층을 성장시키기 위한 기판을 포함하고, 상기 발광층의 양 주면중에서, 상기 기판에 가까운 제1 주면에 접한 제1 인접반도체층과, 상기 기판에서 먼 제2 주면에 접한 제2 인접반도체층의 적어도 하나는, Al를 함유한 질화물 반도체로 형성되는 질화물 반도체 발광소자.
  3. 제2항에 있어서, 상기 웰층은 상기 제1 인접반도체층 및 제2 인접반도체층중 어느 하나에 직접적으로 접하는 질화물 반도체 발광소자.
  4. 제1항에 있어서, 상기 발광층은 2층 내지 10층의 웰층을 포함하는 질화물 반도체 발광소자.
  5. 제1항에 있어서, 상기 웰층의 두께가 0.4 내지 20 nm인 질화물 반도체 발광소자.
  6. 제1항에 있어서, 상기 장벽층의 두께가 1 내지 20 nm인 질화물 반도체 발광소자.
  7. 제1항에 있어서, 상기 장벽층내에 As 원자의 첨가량은 1 ×1018/㎤ 이상이고, 제5족 원소중 As 원자의 함량은 20% 이하인 질화물 반도체 발광소자.
  8. 제1항에 있어서, 상기 장벽층내에 P 원자의 첨가량은 1 ×1019/㎤ 이상이고, 제5족 원소중 P 원자의 함량은 25% 이하인 질화물 반도체 발광소자.
  9. 제1항에 있어서, 상기 장벽층내에 Sb 원자의 첨가량은 1 ×1017/㎤ 이상이고, 제5족 원소중 Sb 원자의 함량은 15% 이하인 질화물 반도체 발광소자.
  10. 제1항에 있어서, Si, O, S, C, Ge, Zn, Cd 및 Mg로 이루어진 군으로부터 선택된 적어도 어느 하나의 도펀트가, 상기 웰층과 장벽층중 적어도 어느 한 층에 첨가되는 질화물 반도체 발광소자.
  11. 제10항에 있어서, 상기 도펀트의 첨가량은 1 ×1016/㎤ 내지 1 ×1020/㎤의 범위내인 질화물 반도체 발광소자.
  12. 제1항에 있어서, 상기 발광소자는 GaN 기판을 이용하여 형성되는 질화물 반도체 발광소자.
  13. 제1항에 기재된 질화물 반도체 발광소자를 포함하는 광학장치.
  14. 양자웰층과 장벽층이 교대로 적층된 양자웰구조를 갖는 발광층을 포함하는 질화물 반도체 발광소자에 있어서,
    상기 웰층은 GaN1-x-y-zAsxPySbz(0＜x+y+z≤0.3)로 형성되고,
    상기 장벽층은 In을 함유한 질화물 반도체층으로 형성되는 질화물 반도체 발광소자.
  15. 제14항에 있어서, 상기 장벽층내의 제3족 원소에 있어서 In 원자의 함량이 0.1% 내지 15%인 질화물 반도체 발광소자.
  16. 제15항에 있어서, As, P 및 Sb중 적어도 어느 하나의 원소가 상기 장벽층내에 포함되는 질화물 반도체 발광소자.
  17. 제16항에 있어서, 상기 장벽층내의 제5족 원소에 있어서 As, P 및 Sb 원자의 함량의 총합은 2 ×10-5% 내지 20%인 질화물 반도체 발광소자.
  18. 제16항에 있어서, 상기 장벽층은 상기 웰층의 구성원소 모두를 포함하는 질화물 반도체 발광소자.
  19. 제14항에 있어서, 상기 발광층에 포함된 웰층의 층수는 2층 내지 10층인 질화물 반도체 발광소자.
  20. 제14항에 있어서, 상기 발광층은 질화물 반도체 기판 또는 의사 GaN 기판상에 형성되는 질화물 반도체 발광소자.
  21. 제14항에 있어서, 상기 웰층의 두께는 3 nm 내지 20 nm이고, 상기 장벽층의 두께는 3 nm 내지 20 nm인 질화물 반도체 발광소자.
  22. 제20항에 있어서, 상기 웰층의 두께는 0.4 nm 내지 20 nm이고, 상기 장벽층의 두께는 1 nm 내지 20 nm인 질화물 반도체 발광소자.
  23. 제14항에 있어서, Si, O, S, C, Ge, Zn, Cd 및 Mg로 이루어진 군으로부터 선택된 적어도 어느 하나의 불순물이, 1 ×1016/㎤ 내지 1 ×1020/㎤의 첨가량으로, 상기 발광층에 첨가되는 질화물 반도체 발광소자.
  24. 제14항에 기재된 질화물 반도체 발광소자를 포함하는 광학장치.
KR1020037004167A 2000-09-21 2001-09-17 질화물 반도체 발광소자 및 그것을 포함한 광학장치 KR100550158B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00287291 2000-09-21
JP2000287291A JP2002100838A (ja) 2000-09-21 2000-09-21 窒化物半導体発光素子とそれを含む光学装置
JPJP-P-2000-00351003 2000-11-17
JP2000351003A JP2002158405A (ja) 2000-11-17 2000-11-17 窒化物半導体発光素子、光ピックアップ装置、および、発光装置
PCT/JP2001/008083 WO2002025746A1 (fr) 2000-09-21 2001-09-17 Element emetteur de lumiere a semiconducteur de nitrure et dispositif optique contenant cet element

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020057012001A Division KR100591705B1 (ko) 2000-09-21 2001-09-17 질화물 반도체 발광소자 및 그것을 포함한 광학장치

Publications (2)

Publication Number Publication Date
KR20030033114A true KR20030033114A (ko) 2003-04-30
KR100550158B1 KR100550158B1 (ko) 2006-02-08

Family

ID=26600443

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020037004167A KR100550158B1 (ko) 2000-09-21 2001-09-17 질화물 반도체 발광소자 및 그것을 포함한 광학장치
KR1020057012001A KR100591705B1 (ko) 2000-09-21 2001-09-17 질화물 반도체 발광소자 및 그것을 포함한 광학장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020057012001A KR100591705B1 (ko) 2000-09-21 2001-09-17 질화물 반도체 발광소자 및 그것을 포함한 광학장치

Country Status (4)

Country Link
US (1) US7012283B2 (ko)
EP (1) EP1335434A4 (ko)
KR (2) KR100550158B1 (ko)
WO (1) WO2002025746A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041625B1 (ko) * 2010-01-27 2011-06-16 주식회사 스필 크기 변경이 용이한 전자식 스위치 아웃렛 박스
KR20140110873A (ko) * 2011-12-23 2014-09-17 소이텍 광활성 소자들에서의 사용을 위한 희석 질화물 반도체 물질들을 제조하는 방법들 및 관련된 구조물들

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8809867B2 (en) 2002-04-15 2014-08-19 The Regents Of The University Of California Dislocation reduction in non-polar III-nitride thin films
KR101288489B1 (ko) 2002-04-15 2013-07-26 더 리전츠 오브 더 유니버시티 오브 캘리포니아 무극성 질화(알루미늄, 붕소, 인듐, 갈륨) 양자우물 및이형구조 재료 및 장치
US6927412B2 (en) * 2002-11-21 2005-08-09 Ricoh Company, Ltd. Semiconductor light emitter
JP2005191530A (ja) * 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
JP2005203520A (ja) * 2004-01-14 2005-07-28 Sumitomo Electric Ind Ltd 半導体発光素子
DE102005005635A1 (de) * 2004-08-31 2006-03-02 Osram Opto Semiconductors Gmbh Strahlungsemittierendes optoelektronisches Bauelement mit einer Quantentopfstruktur und Verfahren zu dessen Herstellung
US7309144B2 (en) * 2004-09-21 2007-12-18 Avago Technologies Ecbu Ip (Singapore) Pte Ltd Stacked light source
US7737459B2 (en) 2004-09-22 2010-06-15 Cree, Inc. High output group III nitride light emitting diodes
US8368183B2 (en) * 2004-11-02 2013-02-05 Sharp Kabushiki Kaisha Nitride semiconductor device
US7652299B2 (en) * 2005-02-14 2010-01-26 Showa Denko K.K. Nitride semiconductor light-emitting device and method for fabrication thereof
JP2006294975A (ja) * 2005-04-13 2006-10-26 Mitsubishi Electric Corp 半導体レーザ
US20070045638A1 (en) * 2005-08-24 2007-03-01 Lumileds Lighting U.S., Llc III-nitride light emitting device with double heterostructure light emitting region
KR100853241B1 (ko) * 2005-12-16 2008-08-20 샤프 가부시키가이샤 질화물 반도체 발광소자 및 질화물 반도체 레이저 소자의제조방법
JP5191650B2 (ja) * 2005-12-16 2013-05-08 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
WO2007080795A1 (ja) * 2006-01-11 2007-07-19 Matsushita Electric Industrial Co., Ltd. 窒化物半導体発光素子、窒化物半導体発光装置及びその製造方法
JP4223540B2 (ja) 2006-01-20 2009-02-12 パナソニック株式会社 半導体発光素子、ｉｉｉ族窒化物半導体基板、及びその製造方法
JP5004597B2 (ja) 2006-03-06 2012-08-22 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP5430826B2 (ja) 2006-03-08 2014-03-05 シャープ株式会社 窒化物半導体レーザ素子
JP4444304B2 (ja) * 2006-04-24 2010-03-31 シャープ株式会社 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
US7847306B2 (en) * 2006-10-23 2010-12-07 Hong Kong Applied Science and Technology Research Insitute Company, Ltd. Light emitting diode device, method of fabrication and use thereof
US20080101062A1 (en) * 2006-10-27 2008-05-01 Hong Kong Applied Science and Technology Research Institute Company Limited Lighting device for projecting a beam of light
KR101344477B1 (ko) 2007-01-18 2014-02-17 삼성전자주식회사 반도체 광소자 및 그 제조 방법
TW200834969A (en) * 2007-02-13 2008-08-16 Epistar Corp Light-emitting diode and method for manufacturing the same
US8044381B2 (en) 2007-07-30 2011-10-25 Hewlett-Packard Development Company, L.P. Light emitting diode (LED)
US20090034977A1 (en) * 2007-07-30 2009-02-05 Michael Renne Ty Tan MULTIPLEXING HIGH SPEED LIGHT EMITTING DIODES (LEDs)
JP4475358B1 (ja) * 2008-08-04 2010-06-09 住友電気工業株式会社 ＧａＮ系半導体光素子、ＧａＮ系半導体光素子を作製する方法、及びエピタキシャルウエハ
JP5196160B2 (ja) * 2008-10-17 2013-05-15 日亜化学工業株式会社 半導体発光素子
JP2010219376A (ja) * 2009-03-18 2010-09-30 Sharp Corp 窒化物半導体発光素子の製造方法
JP5004989B2 (ja) * 2009-03-27 2012-08-22 シャープ株式会社 窒化物半導体発光素子及びその製造方法、並びに、半導体光学装置
US20110042646A1 (en) * 2009-08-21 2011-02-24 Sharp Kabushiki Kaisha Nitride semiconductor wafer, nitride semiconductor chip, method of manufacture thereof, and semiconductor device
US8961687B2 (en) * 2009-08-31 2015-02-24 Alliance For Sustainable Energy, Llc Lattice matched crystalline substrates for cubic nitride semiconductor growth
US8575471B2 (en) * 2009-08-31 2013-11-05 Alliance For Sustainable Energy, Llc Lattice matched semiconductor growth on crystalline metallic substrates
US8507365B2 (en) * 2009-12-21 2013-08-13 Alliance For Sustainable Energy, Llc Growth of coincident site lattice matched semiconductor layers and devices on crystalline substrates
KR101408610B1 (ko) * 2009-12-21 2014-06-17 가부시끼가이샤 도시바 질화물 반도체 발광 소자 및 그 제조 방법
KR101028286B1 (ko) 2009-12-28 2011-04-11 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
WO2012074524A1 (en) 2010-12-01 2012-06-07 Alliance For Sustainable Energy, Llc Coincident site lattice-matched growth of semiconductors on substrates using compliant buffer layers
WO2012074523A1 (en) 2010-12-01 2012-06-07 Alliance For Sustainable Energy, Llc Methods of producing free-standing semiconductors using sacrificial buffer layers and recyclable substrates
US9755023B2 (en) * 2011-09-30 2017-09-05 The University Of Kentucky Research Foundation Photoelectrochemical cell including Ga(Sbx)N1-x semiconductor electrode
KR101892124B1 (ko) 2011-12-23 2018-08-27 소이텍 광활성 장치 및 관련 구조에 이용되는 희석 질화물 물질의 형성방법
KR101376976B1 (ko) * 2012-06-29 2014-03-21 인텔렉추얼디스커버리 주식회사 반도체 발광 디바이스
JP2019186262A (ja) * 2018-04-02 2019-10-24 ウシオオプトセミコンダクター株式会社 窒化物半導体発光素子
JP2020120051A (ja) 2019-01-25 2020-08-06 株式会社リコー 窒化物半導体多層構造、発光素子、光源装置及び窒化物半導体多層構造の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316581A (ja) * 1995-05-18 1996-11-29 Sanyo Electric Co Ltd 半導体装置および半導体発光素子
US5606178A (en) * 1995-06-07 1997-02-25 Hughes Electronics Bipolar resonant tunneling transistor
US6072197A (en) * 1996-02-23 2000-06-06 Fujitsu Limited Semiconductor light emitting device with an active layer made of semiconductor having uniaxial anisotropy
JP3448450B2 (ja) * 1996-04-26 2003-09-22 三洋電機株式会社 発光素子およびその製造方法
DE69725783T2 (de) * 1996-06-17 2004-07-29 Fuji Photo Film Co., Ltd., Minami-Ashigara Halbleiterlaser
JP3282175B2 (ja) * 1997-02-04 2002-05-13 日亜化学工業株式会社 窒化物半導体素子
JPH10242585A (ja) 1997-02-28 1998-09-11 Hitachi Ltd 半導体発光素子
JPH10270804A (ja) 1997-03-26 1998-10-09 Hitachi Ltd 光情報処理装置およびこれに適した固体光源および半導体発光装置
KR19990014304A (ko) * 1997-07-30 1999-02-25 아사구사 나오유끼 반도체 레이저, 반도체 발광 소자 및 그 제조 방법
JP3311275B2 (ja) 1997-08-29 2002-08-05 株式会社東芝 窒化物系半導体発光素子
JPH11135838A (ja) * 1997-10-20 1999-05-21 Ind Technol Res Inst 白色発光ダイオード及びその製造方法
JPH11150294A (ja) 1997-11-17 1999-06-02 Hitachi Ltd 半導体発光素子
JPH11204880A (ja) 1998-01-16 1999-07-30 Fuji Photo Film Co Ltd 半導体レーザー
WO1999046822A1 (fr) * 1998-03-12 1999-09-16 Nichia Chemical Industries, Ltd. Dispositif semi-conducteur electroluminescent au nitrure
JPH11284282A (ja) * 1998-03-31 1999-10-15 Fuji Photo Film Co Ltd 短波長発光素子
TW413972B (en) 1998-04-22 2000-12-01 Matsushita Electric Ind Co Ltd Semiconductor laser device
US6423984B1 (en) * 1998-09-10 2002-07-23 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using gallium nitride compound semiconductor
JP4629178B2 (ja) 1998-10-06 2011-02-09 日亜化学工業株式会社 窒化物半導体素子
JP2000183399A (ja) 1998-12-11 2000-06-30 Furukawa Electric Co Ltd:The ＧａＮ系化合物半導体発光素子
JP2001160627A (ja) 1999-11-30 2001-06-12 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
US6803596B2 (en) * 1999-12-27 2004-10-12 Sanyo Electric Co., Ltd. Light emitting device
JP4416297B2 (ja) 2000-09-08 2010-02-17 シャープ株式会社 窒化物半導体発光素子、ならびにそれを使用した発光装置および光ピックアップ装置
JP2002314205A (ja) 2001-04-19 2002-10-25 Sharp Corp 窒化物半導体発光素子ならびにそれを用いた光学装置および発光装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041625B1 (ko) * 2010-01-27 2011-06-16 주식회사 스필 크기 변경이 용이한 전자식 스위치 아웃렛 박스
KR20140110873A (ko) * 2011-12-23 2014-09-17 소이텍 광활성 소자들에서의 사용을 위한 희석 질화물 반도체 물질들을 제조하는 방법들 및 관련된 구조물들
KR101879319B1 (ko) * 2011-12-23 2018-07-17 소이텍 광활성 소자들에서의 사용을 위한 희석 질화물 반도체 물질들을 제조하는 방법들 및 관련된 구조물들

Also Published As

Publication number Publication date
KR100591705B1 (ko) 2006-06-20
WO2002025746A1 (fr) 2002-03-28
KR100550158B1 (ko) 2006-02-08
US20040026710A1 (en) 2004-02-12
EP1335434A1 (en) 2003-08-13
US7012283B2 (en) 2006-03-14
KR20050075456A (ko) 2005-07-20
EP1335434A4 (en) 2008-10-15

Similar Documents

Publication Publication Date Title
KR100591705B1 (ko) 질화물 반도체 발광소자 및 그것을 포함한 광학장치
KR100537711B1 (ko) 질화물 반도체 발광 소자와 그것을 포함하는 광학 장치
US6858882B2 (en) Nitride semiconductor light-emitting device and optical device including the same
US6984841B2 (en) Nitride semiconductor light emitting element and production thereof
JP4416297B2 (ja) 窒化物半導体発光素子、ならびにそれを使用した発光装置および光ピックアップ装置
JP4703014B2 (ja) 窒化物半導体発光素子、光学装置、および半導体発光装置とその製造方法
US6815728B2 (en) Nitride semiconductor light-emitting device and optical device and light-emitting apparatus with the nitride semiconductor light-emitting device
JP2002094189A (ja) 窒化物半導体レーザ素子およびそれを用いた光学装置
JP2002151796A (ja) 窒化物半導体発光素子とこれを含む装置
WO2002056435A9 (fr) Element laser a semi-conducteur au nitrure et dispositif optique contenant cet element
US6909120B2 (en) Nitride semiconductor luminous element and optical device including it
JP4346218B2 (ja) 窒化物半導体発光素子とそれを含む光学装置
JP2002158405A (ja) 窒化物半導体発光素子、光ピックアップ装置、および、発光装置
JP2002100838A (ja) 窒化物半導体発光素子とそれを含む光学装置
JP2002270969A (ja) 窒化物半導体発光素子およびそれを用いた光学装置
JP4334129B2 (ja) 窒化物半導体発光素子とそれを含む光学装置
JP4936598B2 (ja) 窒化物半導体発光素子とその製法
JP4146881B2 (ja) 窒化物半導体発光素子およびエピウエハとその製造方法
JP2002084041A (ja) 窒化物半導体発光素子とそれを含む光学装置
JP2002151738A (ja) 窒化物半導体発光素子、光ピックアップ装置、白色光源装置および表示装置
JP2002151795A (ja) 窒化物半導体発光素子、光ピックアップ装置、白色光源装置および表示装置
JP5074863B2 (ja) 窒化物半導体発光素子およびエピウエハとその製造方法
JP2007305635A (ja) 窒化物半導体発光素子

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee