KR20030011402A - 메이크-링크를 구비하는 퓨즈 박스 및 이를 구비하는리던던트 어드레스 디코더 - Google Patents

메이크-링크를 구비하는 퓨즈 박스 및 이를 구비하는리던던트 어드레스 디코더 Download PDF

Info

Publication number
KR20030011402A
KR20030011402A KR1020010046805A KR20010046805A KR20030011402A KR 20030011402 A KR20030011402 A KR 20030011402A KR 1020010046805 A KR1020010046805 A KR 1020010046805A KR 20010046805 A KR20010046805 A KR 20010046805A KR 20030011402 A KR20030011402 A KR 20030011402A
Authority
KR
South Korea
Prior art keywords
address
fuse box
make
redundant
cell
Prior art date
Application number
KR1020010046805A
Other languages
English (en)
Other versions
KR100425456B1 (ko
Inventor
방광규
신경선
강상석
주현욱
방정호
최호정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0046805A priority Critical patent/KR100425456B1/ko
Priority to US10/075,568 priority patent/US6850450B2/en
Publication of KR20030011402A publication Critical patent/KR20030011402A/ko
Application granted granted Critical
Publication of KR100425456B1 publication Critical patent/KR100425456B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder

Abstract

메이크-링크들을 구비하는 퓨즈 박스 및 상기 퓨즈 박스를 구비하는 리던던트 어드레스 디코더가 개시된다. 상기 퓨즈 박스는 결함이 발생된 노말 메모리 셀의 어드레스를 이에 대응되는 리던던트 메모리 셀의 어드레스로 프로그래밍하기 위한 다수개의 메이크-링크들을 구비하며, 상기 어드레스는 로우 어드레스 또는 칼럼 어드레스인 것이 바람직하다. 상기 리던던트 어드레스 디코더는 결함 셀의 어드레스를 디코딩하기 위한 다수개의 메이크-링크들을 구비하는 퓨즈 박스, 및 상기 퓨즈 박스의 출력신호들에 응답하여 상기 결함 셀의 어드레스에 상응하는 리던던트 셀의 워드라인을 선택하는 리던던트 워드라인 선택회로를 구비한다.

Description

메이크-링크를 구비하는 퓨즈 박스 및 이를 구비하는 리던던트 어드레스 디코더{Fuse box for comprising make-links and redundant address decoder thereof}
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 상세하게는 결함 메모리 셀의 로우/컬럼 어드레스(row/column address)를 디코딩할 수 있는 퓨즈 박스 및 이를 구비하는 리던던트 어드레스 디코더에 관한 것이다.
일반적으로 반도체 메모리 장치는 수율(yield)을 증가시키기 위하여, 노말 메모리 셀 어레이와 리던던시 셀 어레이를 구비하고 결함이 발생된 노말 메모리 셀 (이하 '결함 셀(defect cell)'이라 한다.)을 리던던시 메모리 셀(이하 '리던던트 셀(redundant cell)'이하 한다.)로 대체(repair)한다.
당업계에서 잘 알려진 바와 같이, 반도체 메모리 장치는 결함 셀을 리던던트 셀로 대체하기 위한 리던던시 회로를 구비하고, 리던던시 회로는 결함 셀의 어드레스를 프로그램하기 위한 프로그램수단 및 리던던시 회로를 제어하기 위한 소정의 제어회로를 구비한다. 프로그램 수단은 결함 셀을 리던던트 셀로 대체하기 위하여 레이저나 전류에 의하여 결함 셀의 어드레스를 디코딩하기 위한 다수개의 퓨즈들을 구비한다.
하나의 결함 셀을 하나의 리던던트 셀로 대체하는 것이 이상적이나, 이러한 1 대 1 메모리 셀 대체방법은 프로그램수단 및 프로그램 수단을 구비하는 리던던시 회로의 레이아웃 면적을 크게 증가시키는 문제점이 있다.
따라서 리던던시 회로의 레이아웃 면적을 감소시키기 위하여 하나의 노말 글로벌 워드라인을 하나의 리던던시 글로벌 워드라인으로 대체하는 방법을 사용한다.하나의 노말 글로벌 워드라인은 4개의 서브 워드 라인을 구동하고, 하나의 리던던시 글로벌 워드라인은 4개의 서브 리던던시 워드 라인을 구동한다.
도 1은 종래의 폴리실리콘 퓨즈를 사용하는 리던던트 로우 어드레스 디코더의 회로도를 나타낸다. 도 1의 리던던트 로우 어드레스 디코더(10)는 하나의 노말 글로벌 워드라인을 하나의 리던던시 글로벌 워드 라인으로 대체할 수 있는 구조이다.
도 1을 참조하면, 리던던트 로우 어드레스 디코더(10)는 다수개의 트랜지스들(1 내지 57), 퓨즈 박스(30) 및 리던던시 워드라인 선택회로(40)를 구비한다.
리던던시 로우 어드레스 디코더(10)는 입력되는 로우 어드레스 신호 (DRA234, DRA56, DRA78, DRA910 및 DRA1112)를 디코딩하여 이에 상응하는 리던던시 글로벌 워드라인(SWEi)을 활성화시킨다. 리던던시 글로벌 워드라인(SWEi)이 활성화되는 경우 결함 셀은 리던던트 셀로 대테될 수 있다.
리던던시 로우 어드레스 디코더(10)의 동작을 제어하는 한 쌍의 상보 신호(RES와 RESB)는 도시되지 않은 리던던시 제어신호 발생회로로부터 발생된다. 리던던시 동작이 수행되는 경우, 리던던시 인에이블 신호(RES)는 활성화되므로 도 1에 도시된 바와 같이 결함 셀의 어드레스(DRA234, DRA56, DRA78, DRA910, DRA1112)를 전송하는 트랜지스터들(1 내지 47)은 턴-온된다. 그러나 노말 동작의 경우 트랜지스터들(49, 51, 53, 55 및 57)은 활성화된 상보 리던던시 인에이블 신호(RESB)에 응답하여 턴-온되므로, 리던던시 글로벌 워드라인(SWEi)은 비활성화된다.
퓨즈 박스(30)는 다수개의 퓨즈들(F1 내지 F24)을 구비하며, 다수개의 퓨즈들(F1 내지 F24)은 레이저나 전류에 의하여 절단가능한 폴리실리콘 퓨즈들을 사용한다. 다수개의 퓨즈들(F1 내지 F24)은 결함 셀의 어드레스를 나타낼 수 있도록 선택적으로 절단(cut)된다.
리던던시 워드라인 선택회로(40)는 도 1에 도시된 바와 같이 다수개의 반전회로들(59, 61, 63)과 부정 논리합(65)을 구비한다.
도 1을 참조하여 하나의 리던던시 글로벌 워드라인(SWEi)이 선택되는 경우를 설명하면 다음과 같다. 리던던시 인에이블 신호(RES)가 활성화되고 결함 셀의 어드레스 DRA234가 <000>이고, 어드레스 DRA56이 <01>이고, 어드레스 DRA78이 <01>, 어드레스 DRA910이 <10> 그리고 어드레스 DRA1112가 <11>이면, 퓨즈들(F2 내지 F8, F9, F11, F12, F13, F15 내지 F18, F20 내지 F23)은 절단되므로 퓨즈 박스(30)는 결함 셀의 어드레스를 디코딩한다.
리던던시 워드라인 선택회로(40)는 노드(N6 내지 N10)의 신호들(예컨대 논리 '하이')에 응답하여 활성화된 리던던시 글로벌 워드라인 인에이블 신호(SWEi)를 리던던시 워드 드라이버(미도시)로 출력한다. 리던던시 워드 드라이버는 활성화된 리던던시 글로벌 워드라인 인에이블신호(SWEi)에 응답하여 리던던시 글로벌 워드라인에 연결된 4개의 서브 리던던시 워드 라인을 활성화시킨다.
하나의 노말 글로벌 워드라인을 하나의 리던던시 글로벌 워드 라인으로 대체하는 방법은 하나의 노말 글로벌 워드라인에 연결된 다수개의 메모리 셀 중에 정상적인 메모리 셀까지도 리던던트 셀로 대체하므로 제품의 특성을 저하시키는 문제점이 있다.
도 2는 도 1의 퓨즈 박스의 레이아웃을 나타내는 평면도이다. 도 2를 참조하면, 종래의 퓨즈 박스(30)는 결함 셀의 로우 어드레스를 디코딩할 수 있는 퓨즈들의 거리(이를 '퓨즈 피치(fuse pitch)'라 한다.)를 고려하여, 24개의 퓨즈들(F1 내지 F24)은 가로 83.7μｍ, 세로 12.79μｍ의 면적에 레이아웃된다. 각각의 어드레스(DRA234, DRA56, DRA78, DRA910, DAR1112)는 트랜지스터들(1 내지 47)을 통하여 24개의 퓨즈들(F1 내지 F24)로 입력된다.
종래의 퓨즈 박스(30)는 퓨즈 피치의 한계 때문에, 퓨즈 박스(30)가 레이아웃되는 면적을 감소시키는데 한계가 있다. 또한 하나의 노말 글로벌 워드 라인에 접속된 정상 메모리 셀도 리던던트 셀로 대체되므로 리던던시 효율이 감소되는 문제점이 있다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 리던던시 효율을 증가시키는 동시에 레이아웃 면적을 감소시킬 수 있는 구조를 갖는 퓨즈 박스 및 이를 구비하는 리던던트 로우 어드레스 디코더를 제공하는 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 종래의 폴리실리콘 퓨즈를 사용하는 리던던트 로우 어드레스 디코더를 나타낸다.
도 2는 도 1의 퓨즈 박스의 레이아웃을 나타내는 평면도이다.
도 3은 본 발명의 일 실시예에 따른 메이크-링크를 구비하는 리던던트 로우 어드레스 디코더를 나타낸다.
도 4는 도 3의 메이크-링크를 구비하는 퓨즈 박스의 레이아웃을 나타내는 평면도이다.
도 5은 본 발명의 다른 실시예에 따른 메이크-링크를 구비하는 리던던트 로우 어드레스 디코더를 나타낸다.
도 6은 도 5의 메이크-링크를 구비하는 퓨즈 박스의 레이아웃을 나타내는 평면도이다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 퓨즈 박스는 결함이 발생된 노말 메모리 셀의 어드레스를 이에 대응되는 리던던트 메모리 셀의 어드레스로 프로그래밍하기 위한 다수개의 메이크-링크들을 구비한다. 상기 어드레스는 로우 어드레스 또는 칼럼 어드레스인 것이 바람직하다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 리던던트 로우 어드레스 디코더는 결함 셀의 어드레스를 디코딩하기 위한 다수개의 메이크-링크들을 구비하는 퓨즈 박스, 및 상기 퓨즈 박스의 출력신호들에 응답하여 상기 결함 셀의 어드레스에 상응하는 리던던트 셀의 워드라인을 선택하는 리던던트 워드라인 선택회로를 구비한다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 결함 셀을 리던던트 셀로 대체하는 리던던시 방법은 결함 셀의 어드레스를 수신하는 단계; 상기 결함 셀의 어드레스를 메이크-링크들을 이용하여 디코딩하는 단계; 상기 결함셀의 어드레스에 상응하는 리던던트 워드라인을 선택하여 상기 결함 셀을 리던던트 셀로 대체하는 단계를 구비한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 메이크-링크를 구비하는 리던던트 로우 어드레스 디코더의 회로도를 나타낸다. 도 3의 리던던트 로우 어드레스 디코더 (100)는 하나의 노말 글로벌 워드라인을 하나의 리던던시 글로벌 워드 라인으로 대체할 수 있는 구조를 갖는다.
도 3을 참조하면, 리던던트 로우 어드레스 디코더(100)는 다수개의 트랜지스터들(101 내지 147), 퓨즈 박스(200) 및 리던던시 워드라인 선택회로(300)를 구비한다.
퓨즈 박스(200)는 다수개의 퓨즈들(ML1 내지 ML24)을 구비하고, 다수개의 퓨즈들(ML1 내지 ML24)각각은 메이크-링크(make-link) 또는 안티퓨즈(antifuse)로 구성되는 것이 바람직하다. 메이크-링크(ML1 내지 ML24)는 결함 셀의 어드레스를 디코딩 할 수 있도록 선택적으로 접촉된다. 메이크-링크(make-link)의 구조 및 기능은 당업계에서 잘 알려져 있으므로, 메이크-링크(make-link)의 구조 및 기능에 대한 설명은 생략한다.
노드(N16)와 트랜지스터들(101 내지 115) 각각의 소오스사이에 메이크-링크 (ML1 내지 ML8)가 전기적으로 접속된다. 그리고 트랜지스터들(101 내지 115)각각의 드레인은 노드(N11)에 접속되고, 리던던시 인에이블 신호(RES)는 트랜지스터들(101 내지 115) 각각의 게이트로 입력된다. 결함 셀의 어드레스를 나타내는 어드레스 DRA234는 노드(N11)로 입력된다.
노드(N17)와 트랜지스터들(117 내지 123) 각각의 소오스사이에 메이크-링크 (ML9 내지 ML12)가 전기적으로 접속된다. 그리고 트랜지스터들(117 내지 123)각각의 드레인은 노드(N12)에 접속되고, 리던던시 인에이블 신호(RES)는 트랜지스터 (117 내지 123) 각각의 게이트로 입력된다. 결함 셀의 어드레스를 나타내는 어드레스 DRA56은 노드(N12)로 입력된다.
노드(N18)와 트랜지스터들(125 내지 131) 각각의 소오스사이에 메이크-링크(ML13 내지 ML16)가 전기적으로 접속된다. 그리고 트랜지스터들(125 내지 131)각각의 드레인은 노드(N13)에 접속되고, 리던던시 인에이블 신호(RES)는 트랜지스터 (125 내지 131) 각각의 게이트로 입력된다. 결함 셀의 어드레스를 나타내는 어드레스 DRA78은 노드(N13)로 입력된다.
노드(N19)와 트랜지스터들(133 내지 139) 각각의 소오스사이에 메이크-링크 (ML17 내지 ML20)가 전기적으로 접속된다. 그리고 트랜지스터들(133 내지 139)각각의 드레인은 노드(N14)에 접속되고, 리던던시 인에이블 신호(RES)는 트랜지스터 (133 내지 139) 각각의 게이트로 입력된다. 결함 셀의 어드레스를 나타내는 어드레스 DRA910은 노드(N14)로 입력된다.
노드(N20)와 트랜지스터들(141 내지 147) 각각의 소오스사이에 메이크-링크 (ML21 내지 ML24)가 전기적으로 접속된다. 그리고 트랜지스터들(141 내지 147)각각의 드레인은 노드(N15)에 접속되고, 리던던시 인에이블 신호(RES)는 트랜지스터 (141 내지 147) 각각의 게이트로 입력된다. 결함 셀의 어드레스를 나타내는 어드레스 DRA1112는 노드(N15)로 입력된다.
리던던시 워드라인 선택회로(300)는 제 1논리 게이트(301), 제 2논리 게이트 (303), 제 3논리 게이트(305) 및 제 4논리 게이트(307)를 구비한다. 제 1논리 게이트(301)는 노드(N16)의 신호를 반전시키는 인버터이며, 제 2논리 게이트(303)는 노드(N17) 및 노드(N18)의 출력신호를 논리 연산하는 NAND게이트이고, 제 3논리 게이트(305)는 노드(N19) 및 노드(N20)의 출력신호를 논리 연산하는 NAND게이트이고, 제 4논리 게이트(307)는 논리 게이트들(301, 303, 305)의 출력신호들을 논리 연산하는 NOR게이트이다.
리던던시 워드라인 선택회로(300)는 퓨즈 박스(200)의 출력신호들에 응답하여 리던던시 글로벌 워드라인 인에이블 신호(SWEi)를 리던던시 워드 드라이버(미 도시)로 출력한다. 리던던시 워드 드라이버는 리던던시 글로벌 워드라인을 활성화시킨다. 따라서 리던던시 글로벌 워드라인에 접속된 4개의 서브 리던던시 워드라인은 활성화된다.
도 3을 참조하여 리던던시 글로벌 워드라인 인에이블 신호(SWEi)가 활성화되는 경우를 설명하면 다음과 같다. 어드레스(DRA234)가 <000>이면 메이크-링크(ML1)만 전기적으로 접촉되고, 어드레스(DRA56)가 <00>이면 메이크-링크(ML9)만 전기적으로 접촉되고, 어드레스(DRA78)가 <01>이면 메이크-링크(ML14)만 전기적으로 접촉되고, 어드레스(DRA910)가 <10>이면 메이크-링크(ML19)만 전기적으로 접촉되고, 어드레스(DRA1112)가 <11>이면 메이크-링크(ML24)만 전기적으로 접촉된다고 가정한다.
결함 셀이 리던던트 셀로 대체되는 경우, 리던던시 인에이블 신호(RES)는 성화된다, 따라서 트랜지스터들(101 내지 147)은 리던던시 인에이블 신호(RES)에 응답하여 턴-온되고, 메이크-링크들(ML1 내지 ML24)은 상술한 바와 같이 결함 셀의 어드레스들 (DRA234, DRA56, DRA78, DRA910, DRA1112)에 상응하게 디코딩된다.
따라서 결함 셀의 어드레스들(DRA234, DRA56, DRA78, DRA910, DRA1112)은 퓨즈 박스(200)를 통하여 각각의 노드(N6 내지 N10)로 전송되고, 리던던시 워드라인 선택회로(300)는 각각의 노드(N6 내지 N10)의 신호(예컨대 논리 '하이')에 응답하여 활성화된 리던던시 글로벌 워드라인 인에이블 신호(SWEi)를 리던던시 워드 드라이버로 출력한다.
도 4는 도 3의 메이크-링크를 구비하는 퓨즈 박스의 레이아웃을 나타내는 평면도이다. 도 4에 도시된 수치들은 본 발명의 효과를 설명하기 위한 것으로 이에 한정되는 것이 아니고 다양한 변형이 가능하다.
도 4의 메이크-링크들(ML1 내지 ML24)을 구비하는 퓨즈 박스(200)의 레이아웃 면적은 도 2의 폴리실리콘 퓨즈들(F1 내지 F24)을 구비하는 퓨즈박스(30)의 레이아웃 면적에 비하여 확실히 감소, 예컨대 본 발명에 의한 퓨즈 박스 레이아웃 면적은 종래 퓨즈 박스 레이아웃 면적에 비하여 1/8, 되는 것을 볼 수 있다. 또한, 도 4의 퓨즈 피치(ML1과 ML2사이의 거리)는 도 2의 퓨즈 피치(F1과 F2사이의 거리)보다 상당히 작은 것을 볼 수 있다.
예컨대, 도 2의 폴리실리콘 퓨즈들(F1 내지 F8)이 레이아웃되는 면적은 가로 21.6μm 및 세로 12.79μm이다. 그러나 본 발명의 일 실시예에 따른 도 4의 메이크-링크들(ML1 내지 ML8)이 레이아웃되는 면적은 가로 12.2μm 및 세로 3.78μm이다.
따라서 본 발명의 실시예에 따른 메이크-링크들(ML1 내지 ML24)을 구비하는 퓨즈 박스(200)가 레이아웃되는 면적은 종래의 폴리실리콘 퓨즈(F1 내지 F24)를 구비하는 퓨즈 박스(30)가 레이아웃되는 면적에 비하여 약 1/8정도로 감소된다.
도 5는 본 발명의 다른 실시예에 따른 메이크-링크를 구비하는 리던던트 로우 어드레스 디코더를 나타내는 회로도이다. 도 5의 리던던트 로우 어드레스 디코더(400)는 하나의 결함 셀을 하나의 리던던트 셀로 대체하기 위한 구조를 갖는다.
도 5를 참조하면, 리던던트 로우 어드레스 디코더(400)는 다수개의 트랜지스터들과 퓨즈 박스(500), 리던던시 워드 라인 선택회로들(510, 610, 710, 810)을 구비한다.
퓨즈 박스(500)는 제 1퓨즈 박스(501), 제 2퓨즈 박스(503), 제 3퓨즈 박스 (505) 및 제 4퓨즈 박스(507)를 구비하며, 각각의 퓨즈 박스(501, 503, 505, 507)는 도 6에 도시된 바와 같이 다수개의 메이크-링크들을 구비한다.
각각의 퓨즈 박스(501, 503, 505, 507)의 디코딩 방법은 도 3의 퓨즈 박스(200)의 디코딩방법과 동일하다. 또한, 어드레스(DRA01)는 하나의 워드 라인을 선택하기 위한 어드레스이다. 예컨대 어드레스(DRA01)가 00인 경우 메이크 -링크 (F100)가 프로그램된다면 워드라인(WL1)은 활성화될 수 있고, 어드레스(DRA01)가 01인 경우 메이크 -링크(F101)가 프로그램된다면 워드라인(WL2)은 활성화될 수 있다.
도 5를 참조하여 워드 라인(WL1)이 선택되는 경우를 설명하면 다음과 같다. 메이크-링크(F100)는 결함 셀의 어드레스(DRA01) 00을 나타내기 위하여 디코딩되고, 메이크 링크들(F104 내지 F127)은 결함 셀의 어드레스(DRA234, DRA56, DRA78, DRA910, DRA1112)를 나타낼 수 있도록 디코딩된다.
제 1퓨즈 박스(501)는 제 1NAND게이트(511), 제 2NAND게이트(513), 제 3NAND게이트(515) 및 NOR 게이트(517)를 구비하며, 제 1퓨즈 박스(501)는 노드(N27 내지 N32)의 신호들에 응답하여 리던던시 워드라인 인에이블 신호(WL1)를 리던던시 워드드라이버로 출력한다. 그리고 리던던시 워드 드라이버는 리던던시 워드라인 인에이블신호(WL1)에 응답하여 리던던트 셀의 워드라인을 인에이블시켜 리던던트 셀을 구동시킴으로써 결함 셀을 리던던트 셀로 대체한다.
도 6은 본 발명의 다른 실시예에 따른 메이크-링크를 구비하는 퓨즈 박스의 레이아웃을 나타내는 평면도이다. 도 6은 하나의 결함 셀을 하나의 리던던트 셀로 대체하기 위한 퓨즈 박스(500)의 레이아웃 구조로, 4개의 퓨즈 박스들(501, 503, 505, 507)을 구비한다. 레이저빔을 Hole로 투과시켜 레이저에 의한 메탈1과 메탈2의 반응을 활용하여 스위칭역할을 가지게 된다.
도 6에 도시된 바와 같이 4개의 퓨즈 박스들(501, 503, 505, 507)을 구비하는 퓨즈 박스(500)의 레이아웃 면적은 도 2의 퓨즈 박스(30)의 레이아웃 면적에 비하여 약 1/2정도로 감소된다는 것을 볼 수 있다.
또한, 본 발명의 실시예에 다른 메이크-링크들을 구비하는 퓨즈 박스가 레이아웃되는 면적은 종래의 폴리실리콘 퓨즈를 구비하는 퓨즈 박스가 레이아웃되는 면적에 비하여 1/8정도로 감소된다. 따라서 상기 퓨즈 박스를 구비하는 리던던트 로우 어드레스 디코더가 레이아웃되는 면적도 상당히 감소시킬 수 있다.
또한, 본 발명의 실시예에 따른 퓨즈 박스는 리던던트 컬럼 디코더에도 적용될 수 있음은 당연하다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 메이크-링크들을 구비하는 퓨즈 박스의 레이아웃 면적은 종래의 퓨즈를 구비하는 퓨즈 박스가 레이아웃되는 면적에 비하여 1/8정도로 감소되므로, 본 발명의 실시예에 따른 퓨즈 박스를 구비하는 리던던트 로우 어드레스 디코더가 레이아웃되는 면적도 상당히 감소시킬 수 있는 장점이 있다.
또한, 메이크 링크를 사용하는 본 발명은 작은 레이아웃 면적을 가지는 동시에 결함이 발생된 워드라인 또는 비트라인을 선택적으로 대체(repair)할 수 있으므로 리던던시 효율 및 제품의 질을 향상시킬 수 있다.

Claims (6)

  1. 결함이 발생된 노말 메모리 셀의 어드레스를 이에 대응되는 리던던트 메모리 셀의 어드레스로 프로그래밍하기 위한 다수개의 메이크-링크들을 구비하는 퓨즈 박스.
  2. 결함이 발생된 노말 비트라인을 이에 대응되는 리던던트 비트라인으로 대체하기 위한 다수개의 메이크-링크들을 구비하는 퓨즈 박스.
  3. 결함이 발생된 노말 워드라인을 이에 대응되는 리던던트 워드라인으로 대체하기 위한 다수개의 메이크-링크들을 구비하는 퓨즈 박스.
  4. 결함 셀의 어드레스를 디코딩하기 위한 다수개의 메이크-링크들을 구비하는 퓨즈 박스; 및
    상기 퓨즈 박스의 출력신호들에 응답하여 상기 결함 셀의 어드레스에 상응하는 리던던트 셀의 워드라인을 선택하는 리던던트 워드라인 선택회로를 구비하는 리던던트 어드레스 디코더.
  5. 결함 셀의 어드레스를 디코딩하기 위한 다수개의 메이크-링크들을 구비하는 퓨즈 박스; 및
    상기 퓨즈 박스의 출력신호들에 응답하여 상기 결함 셀의 어드레스에 상응하는 리던던트 셀의 비트라인을 선택하는 리던던트 비트라인 선택회로를 구비하는 리던던트 어드레스 디코더.
  6. 결함 셀의 어드레스를 수신하는 단계;
    상기 결함 셀의 어드레스를 메이크-링크들을 이용하여 디코딩하는 단계; 및
    상기 결함셀의 어드레스에 상응하는 리던던트 워드라인을 선택하여 상기 결함 셀을 리던던트 셀로 대체하는 단계를 구비하는 메모리 셀 대체방법.
KR10-2001-0046805A 2001-08-02 2001-08-02 메이크-링크를 구비하는 퓨즈 박스, 이를 구비하는 리던던트 어드레스 디코더 및 메모리 셀 대체방법 KR100425456B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0046805A KR100425456B1 (ko) 2001-08-02 2001-08-02 메이크-링크를 구비하는 퓨즈 박스, 이를 구비하는 리던던트 어드레스 디코더 및 메모리 셀 대체방법
US10/075,568 US6850450B2 (en) 2001-08-02 2002-02-13 Fuse box including make-link and redundant address decoder having the same, and method for repairing defective memory cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0046805A KR100425456B1 (ko) 2001-08-02 2001-08-02 메이크-링크를 구비하는 퓨즈 박스, 이를 구비하는 리던던트 어드레스 디코더 및 메모리 셀 대체방법

Publications (2)

Publication Number Publication Date
KR20030011402A true KR20030011402A (ko) 2003-02-11
KR100425456B1 KR100425456B1 (ko) 2004-03-30

Family

ID=19712818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0046805A KR100425456B1 (ko) 2001-08-02 2001-08-02 메이크-링크를 구비하는 퓨즈 박스, 이를 구비하는 리던던트 어드레스 디코더 및 메모리 셀 대체방법

Country Status (2)

Country Link
US (1) US6850450B2 (ko)
KR (1) KR100425456B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448703B1 (ko) * 2001-10-24 2004-09-16 삼성전자주식회사 메이크 링크 퓨즈를 구비한 회로 및 이를 이용한 반도체장치

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100563592B1 (ko) * 1998-10-01 2006-09-22 엘지전자 주식회사 이동통신시스템에서의 데이터 분기방법
US7093156B1 (en) * 2002-05-13 2006-08-15 Virage Logic Corp. Embedded test and repair scheme and interface for compiling a memory assembly with redundancy implementation
KR100646575B1 (ko) * 2004-11-03 2006-11-23 삼성전자주식회사 반도체 메모리 장치의 리페어를 위한 퓨즈 프로그래밍방법 및 퓨즈의 프로그래밍 성공여부 판단회로
KR100648282B1 (ko) * 2005-01-25 2006-11-23 삼성전자주식회사 반도체 메모리 장치의 결함 어드레스 저장 회로
US7898882B2 (en) * 2006-06-23 2011-03-01 Synopsys, Inc. Architecture, system and method for compressing repair data in an integrated circuit (IC) design
US20080192543A1 (en) * 2007-02-12 2008-08-14 Qimonda North America Corp. Method and Apparatus for Selecting Redundant Memory Cells

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5265054A (en) * 1990-12-14 1993-11-23 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with precharged redundancy multiplexing
US5257229A (en) * 1992-01-31 1993-10-26 Sgs-Thomson Microelectronics, Inc. Column redundancy architecture for a read/write memory
US5471426A (en) * 1992-01-31 1995-11-28 Sgs-Thomson Microelectronics, Inc. Redundancy decoder
US5295102A (en) * 1992-01-31 1994-03-15 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with improved redundant sense amplifier control
US5262994A (en) * 1992-01-31 1993-11-16 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with a multiplexer for selecting an output for a redundant memory access
KR940004623A (ko) * 1992-08-28 1994-03-15 이헌조 Cdp에 메모리된 디스크곡 유지방법
JPH06295594A (ja) * 1993-04-09 1994-10-21 Nippon Steel Corp 半導体記憶装置
US5491444A (en) * 1993-12-28 1996-02-13 Sgs-Thomson Microelectronics, Inc. Fuse circuit with feedback disconnect
KR970011719B1 (ko) * 1994-06-08 1997-07-14 삼성전자 주식회사 리던던시 기능을 가지는 반도체 메모리 장치
US5691945A (en) * 1995-05-31 1997-11-25 Macronix International Co., Ltd. Technique for reconfiguring a high density memory
US5790462A (en) * 1995-12-29 1998-08-04 Sgs-Thomson Microelectronics, Inc. Redundancy control
US5612918A (en) * 1995-12-29 1997-03-18 Sgs-Thomson Microelectronics, Inc. Redundancy architecture
KR100190764B1 (ko) * 1996-04-04 1999-06-01 김영환 반도체 메모리 장치의 로오/컬럼 리던던시 회로
KR100267492B1 (ko) * 1998-06-11 2000-11-01 김영환 여분 셀의 프로그래밍을 위한 엔티퓨즈를 가지는 리페어 회로및 그 제조 방법
KR100321168B1 (ko) * 1998-06-30 2002-05-13 박종섭 앤티퓨즈를갖는리던던시회로의리페어회로
JP3880210B2 (ja) * 1998-08-04 2007-02-14 エルピーダメモリ株式会社 半導体装置
US6097645A (en) * 1999-03-04 2000-08-01 Texas Instruments Incorporated High speed column redundancy scheme
KR100574478B1 (ko) * 1999-03-31 2006-04-27 주식회사 하이닉스반도체 메모리장치의 리페어 회로
US6208569B1 (en) * 1999-04-06 2001-03-27 Genesis Semiconductor, Inc. Method of and apparatus for sharing redundancy circuits between memory arrays within a semiconductor memory device
US6166981A (en) * 2000-02-25 2000-12-26 International Business Machines Corporation Method for addressing electrical fuses
US6421284B1 (en) * 2000-05-26 2002-07-16 Hitachi, Limited Semiconductor device
US6674667B2 (en) * 2001-02-13 2004-01-06 Micron Technology, Inc. Programmable fuse and antifuse and method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100448703B1 (ko) * 2001-10-24 2004-09-16 삼성전자주식회사 메이크 링크 퓨즈를 구비한 회로 및 이를 이용한 반도체장치

Also Published As

Publication number Publication date
KR100425456B1 (ko) 2004-03-30
US20030026147A1 (en) 2003-02-06
US6850450B2 (en) 2005-02-01

Similar Documents

Publication Publication Date Title
US5621691A (en) Column redundancy circuit and method of semiconductor memory device
US6285603B1 (en) Repair circuit of semiconductor memory device
KR100363085B1 (ko) 리던던시 효율을 향상시키는 로우 리던던시 스킴을 갖는반도체장치
KR100526882B1 (ko) 멀티 블록 구조를 갖는 반도체 메모리 장치에서의리던던시 회로
KR100425456B1 (ko) 메이크-링크를 구비하는 퓨즈 박스, 이를 구비하는 리던던트 어드레스 디코더 및 메모리 셀 대체방법
KR0140350B1 (ko) 반도체 기억 장치
KR100408714B1 (ko) 반도체 메모리 장치의 컬럼 리페어회로 및 방법
KR100322538B1 (ko) 래치 셀을 채용하는 리던던시 회로
KR100287019B1 (ko) 트루/컴플리먼트 리던던시 스킴을 가지는 반도체 메모리 장치
KR100320683B1 (ko) 스탠바이 전류불량 구제기능을 가지는 반도체 메모리 장치
KR100480567B1 (ko) 반도체메모리장치
KR100253395B1 (ko) 로우/컬럼 선택 회로
KR100246182B1 (ko) 메모리 셀 리페어 회로
KR0166496B1 (ko) 반도체 기억소자의 리던던시 장치
KR100761400B1 (ko) 반도체메모리장치의 로우 리던던시 회로
US6236241B1 (en) Redundant decoder having fuse-controlled transistor
KR100761399B1 (ko) 리던던시 회로
KR100246347B1 (ko) 반도체 메모리의 리던던시 회로
KR0177407B1 (ko) 리던던시 재 리페어 회로
US5838621A (en) Spare decoder circuit
KR100652428B1 (ko) 반도체 메모리 장치의 리던던시 회로
KR100865708B1 (ko) 반도체 장치
KR100240884B1 (ko) 반도체 메모리 장치 및 이의 리던던트 셀 테스트 회로
KR100671598B1 (ko) 워드라인 풀업 및 풀다운 회로
KR940005698B1 (ko) 반도체 메모리장치의 리던던트 디코더

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120229

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee