KR20020074229A - 다층회로기판의 제조방법 - Google Patents

다층회로기판의 제조방법 Download PDF

Info

Publication number
KR20020074229A
KR20020074229A KR1020027009940A KR20027009940A KR20020074229A KR 20020074229 A KR20020074229 A KR 20020074229A KR 1020027009940 A KR1020027009940 A KR 1020027009940A KR 20027009940 A KR20027009940 A KR 20027009940A KR 20020074229 A KR20020074229 A KR 20020074229A
Authority
KR
South Korea
Prior art keywords
circuit board
polymer
plating
multilayer circuit
resin composition
Prior art date
Application number
KR1020027009940A
Other languages
English (en)
Other versions
KR100760487B1 (ko
Inventor
와끼자까야스히로
Original Assignee
제온 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제온 코포레이션 filed Critical 제온 코포레이션
Publication of KR20020074229A publication Critical patent/KR20020074229A/ko
Application granted granted Critical
Publication of KR100760487B1 publication Critical patent/KR100760487B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0158—Polyalkene or polyolefin, e.g. polyethylene [PE], polypropylene [PP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0796—Oxidant in aqueous solution, e.g. permanganate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/09—Treatments involving charged particles
    • H05K2203/095—Plasma, e.g. for treating a substrate to improve adhesion with a conductor or for cleaning holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

전기절연층과 도전체층의 밀착성이 높고, 또한 패터닝성이 우수한 다층회로기판의 제조방법을 제공한다. 지환식 올레핀 중합체 또는 방향족 폴리에테르 중합체를 함유하는 경화성 수지 조성물이 경화되어 이루어지는 전기절연층의 표면을, 1) 과망간산 화합물 또는 플라즈마와 접촉시키고, 이어서 건식 도금함으로써, 2) 건식 도금하고, 이어서 습식 도금 또는 건식 도금함으로써, 3) 건식 도금을 수회 반복한 후, 습식 도금함으로써, 또는 4) 도금한 후, 어닐링함으로써, 도전체층을 형성하는 것을 포함하는 다층회로기판의 제조방법을 제공한다.

Description

다층회로기판의 제조방법 {METHOD FOR MANUFACTURING MULTILAYER CIRCUIT BOARD}
전자기기의 소형화, 다기능화에 따라 전자기기에 사용되고 있는 회로기판도 더욱 고밀도화가 요구되고 있다.
회로기판의 고밀도화의 일반적인 방법으로서 회로기판을 다층화하는 것이 잘 알려져 있다. 다층회로기판은 통상 전기절연층 (1)과, 그 표면에 형성된 도전체 회로(1)로 이루어지는 내층기판 상에 전기절연층 (2)을 적층하고, 이 전기절연층 (2) 상에 도전체 회로(2)를 형성함으로써, 필요에 따라 추가로 전기절연층과 도전체 회로를 여러 단 적층함으로써 얻어진다.
다층회로기판 내의 도전체 회로는 전기절연층의 전체면에 습식 도금법, 건식 도금법 등에 의해 구리 등의 도전체를 피복하고, 필요에 따라 레지스트 등을 사용하여 원하는 회로패턴을 형성하도록 에칭하여 형성된다.
전기절연층과 도금에 의해 형성된 도전체의 밀착을 높이기 위해, 전기절연층의 표면조도를 크게 하는 것이 잘 알려져 있지만, 그러나 표면조도가 큰 전기절연층 상에 형성된 도전체층은 패터닝성이 떨어진다. 그 때문에 원하는 임피던스나 컨덕턴스가 얻어지지 않아 노이즈를 받아들이기 쉬워진다. 한편, 표면조도를 작게 하면 전기절연층과 도전체의 밀착성이 저하된다.
본 발명의 목적은 전기절연층과 도전체의 밀착성이 높고, 또한 패터닝성이 우수한 다층회로기판을 제공하는 것에 있다.
본 발명자는 상기 목적을 달성하기 위해 예의연구한 결과, 지환식 올레핀 중합체 또는 방향족 폴리에테르 중합체를 함유하는 경화성 수지 조성물이 경화되어 이루어지는 전기절연층의 표면을,
1) 과망간산 화합물 또는 플라즈마와 접촉시키고, 이어서 건식 도금함으로써,
2) 건식 도금하고, 이어서 습식 도금 또는 건식 도금함으로써,
3) 건식 도금을 수회 반복한 후, 습식 도금함으로써, 또는
4) 도금한 후, 어닐링함으로써,
상기 목적을 달성할 수 있는 것을 발견하고, 이 지견에 기초하여 본 발명을 완성하기에 이르렀다.
발명의 개요
이렇게 하여 본 발명에 의하면, (1) 지환식 올레핀 중합체 또는 방향족 폴리에테르 중합체를 함유하는 경화성 수지 조성물이 경화되어 이루어지는 전기절연층의 표면을 과망간산 화합물 또는 플라즈마와 접촉시키고, 이어서 건식 도금하는 것을 포함하는 다층회로기판의 제조방법, (2) 지환식 올레핀 중합체 또는 방향족 폴리에테르 중합체를 함유하는 경화성 수지 조성물이 경화되어 이루어지는 전기절연층의 표면에 건식 도금하고, 이어서 습식 도금 또는 건식 도금하는 것을 포함하는 다층회로기판의 제조방법, (3) 지환식 올레핀 중합체 또는 방향족 폴리에테르 중합체를 함유하는 경화성 수지 조성물이 경화되어 이루어지는 전기절연층의 표면에 건식 도금을 수회 반복하고, 이어서 습식 도금하는 것을 포함하는 다층회로기판의 제조방법, (4) 지환식 올레핀 중합체 또는 방향족 폴리에테르 중합체를 함유하는 경화성 수지 조성물이 경화되어 이루어지는 전기절연층의 표면을 과망간산 화합물 또는 플라즈마와 접촉시키고, 건식 도금하고, 이어서 습식 도금 또는 건식 도금하는 것을 포함하는 다층회로기판의 제조방법, 및 (5) 도금한 후, 어닐링하는 것을 포함하는 상기 (1)∼(4) 중 어느 하나의 다층회로기판의 제조방법이 제공된다.
본 발명은 다층회로기판의 제조방법에 관한 것으로, 더욱 상세하게는 전기절연층과 도전체층의 밀착성이 높고, 또한 패터닝성 (patternability)이 우수한 다층회로기판에 관한 것이다.
본 발명의 다층회로기판의 제조방법은, 지환식 올레핀 중합체 또는 방향족 폴리에테르 중합체를 함유하는 경화성 수지 조성물이 경화되어 이루어지는 전기절연층 (2)의 표면을 후술하는 방법으로 처리하는 것을 포함하는 것이다.
본 발명에 사용하는 전기절연층 (2)은 지환식 올레핀 중합체 또는 방향족 폴리에테르 중합체를, 바람직하게는 지환식 올레핀 중합체를 함유하는 경화성 수지 조성물을 경화하여 이루어지는 것이다.
상기 조성물을 구성하는 지환식 올레핀 중합체는 지환식 구조를 갖는 올레핀의 중합체이다. 지환식 구조로서는 시클로알칸 구조나 시클로알켄 구조 등을 들 수 있는데, 기계적 강도, 내열성 등의 관점에서 시클로알칸 구조가 바람직하다.또한, 지환식 구조로서는 단환 또는 다환 (축합다환, 가교환, 이들의 조합다환 등)을 들 수 있다. 지환식 구조를 구성하는 탄소원자수는, 특별한 제한은 없지만, 통상 4∼30 개, 바람직하게는 5∼20 개, 보다 바람직하게는 5∼15 개의 범위일 때, 기계적 강도, 내열성 및 성형성의 모든 특성이 고도로 균형을 이루어 바람직하다. 또한, 본 발명에서 사용되는 지환식 올레핀 중합체는 통상 열가소성의 것이다.
지환식 올레핀 중합체는 통상 지환식 구조를 갖는 올레핀 (이하, 지환식 올레핀이라고 하는 경우가 있음) 유래의 반복단위를 함유한다. 지환식 올레핀 중합체 중의 지환식 올레핀 유래의 반복단위의 비율은 사용목적에 따라 적당히 선택되는데, 전체 반복단위 중 통상 30∼100 중량%, 바람직하게는 50∼100 중량%, 보다 바람직하게는 70∼100 중량%이다. 지환식 올레핀 유래의 반복단위의 비율이 과도하게 적으면, 내열성이 떨어져 바람직하지 않은 경우가 있다.
본 발명에서 사용되는 지환식 올레핀 중합체로서, 극성기를 갖는 것이 바람직하다. 극성기로서는 히드록실기, 카르복실기, 알콕실기, 에폭시기, 글리시딜기, 옥시카르보닐기, 카르보닐기, 아미노기, 에스테르기, 카르복실산 무수물기 등을 들 수 있으며, 특히 카르복실기 또는 카르복실산 무수물기가 바람직하다.
지환식 올레핀 중합체는 통상 지환식 올레핀을 부가중합 또는 개환중합하고, 필요에 따라 불포화 결합부분을 수소화함으로써, 또는 방향족 올레핀을 부가중합하고, 이 중합체의 방향환 부분을 수소화함으로써 얻어진다. 또한, 극성기를 갖는 지환식 올레핀 중합체는, 예컨대 1) 상기 지환식 올레핀 중합체에 극성기를 갖는 화합물을 변성반응에 의해 도입함으로써, 2) 극성기를 함유하는 단량체를 공중합성분으로서 공중합함으로써, 또는 3) 에스테르기 등의 극성기를 함유하는 단량체를 공중합성분으로서 공중합한 후, 에스테르기를 가수분해함으로써 얻어진다.
지환식 올레핀 중합체를 얻기 위해 사용되는 지환식 올레핀으로서는, 비시클로[2.2.1]-헵토-2-엔 (관용명: 노르보르넨), 5-메틸-비시클로[2.2.1]-헵토-2-엔, 5,5-디메틸-비시클로[2.2.1]-헵토-2-엔, 5-에틸-비시클로[2.2.1]-헵토-2-엔, 5-부틸-비시클로[2.2.1]-헵토-2-엔, 5-헥실-비시클로[2.2.1]-헵토-2-엔, 5-옥틸-비시클로[2.2.1]-헵토-2-엔, 5-옥타데실-비시클로[2.2.1]-헵토-2-엔, 5-에틸리덴-비시클로[2.2.1]-헵토-2-엔, 5-메틸리덴-비시클로[2.2.1]-헵토-2-엔, 5-비닐-비시클로 [2.2.1]-헵토-2-엔, 5-프로페닐-비시클로[2.2.1]-헵토-2-엔, 5-메톡시카르보닐-비시클로[2.2.1]-헵토-2-엔, 5-시아노-비시클로[2.2.1]-헵토-2-엔, 5-메틸-5-메톡시카르보닐-비시클로[2.2.1]-헵토-2-엔, 5-에톡시카르보닐-비시클로[2.2.1]-헵토-2-엔, 비시클로[2.2.1]-헵토-5-에닐-2-메틸프로피오네이트, 비시클로[2.2.1]-헵토-5-에닐-2-메틸옥타네이트, 비시클로[2.2.1]-헵토-2-엔-5,6-디카르복실산 무수물, 5-히드록시메틸비시클로[2.2.1]-헵토-2-엔, 5,6-디(히드록시메틸)-비시클로[2.2.1]-헵토-2-엔, 5-히드록시-i-프로필비시클로[2.2.1]-헵토-2-엔, 5,6-디카르복시-비시클로[2.2.1]-헵토-2-엔, 비시클로[2.2.1]-헵토-2-엔-5,6-디카르복실산 이미드, 5-시클로펜틸-비시클로[2.2.1]-헵토-2-엔, 5-시클로헥실-비시클로[2.2.1]-헵토-2-엔, 5-시클로헥세닐-비시클로[2.2.1]-헵토-2-엔, 5-페닐-비시클로[2.2.1]-헵토-2-엔, 트리시클로[4.3.0.12,5]데카-3,7-디엔 (관용명: 디시클로펜타디엔), 트리시클로[4.3.0.12,5]데카-3-엔, 트리시클로[4.4.0.12,5]운데카-3,7-디엔, 트리시클로[4.4.0.12,5]운데카-3,8-디엔, 트리시클로[4.4.0.12,5]운데카-3-엔, 테트라시클로[7.4.0.110,13. 02,7]-트리데카-2,4,6-11-테트라엔 (별명: 1,4-메타노-1,4,4a,9a-테트라히드로플루오렌), 테트라시클로[8.4.0.111,14.03,8]-테트라데카-3,5,7,12-11-테트라엔 (별명: 1,4-메타노-1,4,4a,5,10,10a-헥사히드로안트라센), 테트라시클로[4.4.0.12,5.17,10]-도데카-3-엔 (관용명: 테트라시클로도데센), 8-메틸-테트라시클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-에틸-테트라시클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-메틸리덴-테트라시클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-에틸리덴-테트라시클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-비닐-테트라시클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-프로페닐-테트라시클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-메톡시카르보닐-테트라시클로[4.4.0.12,5.17,10] -도데카-3-엔, 8-메틸-8-메톡시카르보닐-테트라시클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-히드록시메틸-테트라시클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-카르복시-테트라시클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-시클로펜틸-테트라시클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-시클로헥실-테트라시클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-시클로헥세닐-테트라시클로[4.4.0.12,5.17,10]-도데카-3-엔, 8-페닐-테트라시클로[4.4.0.12,5. 17,10]-도데카-3-엔, 펜타시클로[6.5.1.13,6.02,7.09,13]펜타데카-3,10-디엔, 펜타시클로 [7.4.0.13,6.110,13.02,7]-펜타데카-4,11-디엔, 테트라시클로[6.5.0.12,5.08,13]트리데카-3,8,10,12-테트라엔, 테트라시클로[6.6.0.12,5.18,13]테트라데카-3,8,10,12-테트라엔과 같은 노르보르넨계 단량체; 시클로부텐, 시클로펜텐, 시클로헥센, 3,4-디메틸시클로펜텐, 3-메틸시클로헥센, 2-(2-메틸부틸)-1-시클로헥센, 시클로옥텐, 3a,5,6,7a-테트라히드로-4,7-메타노-1H-인덴, 시클로헵텐과 같은 단환 시클로알켄; 비닐시클로헥센이나 비닐시클로헥산과 같은 비닐계 지환식 탄화수소계 단량체; 시클로펜타디엔, 시클로헥사디엔과 같은 지환식 디엔계 모노머; 등을 들 수 있다. 방향족 올레핀으로서는 스티렌, α-메틸스티렌, 디비닐벤젠 등을 들 수 있다. 지환식 올레핀 및/또는 방향족 올레핀은 각각 단독으로, 또는 2종 이상을 조합하여 사용할 수 있다.
지환식 올레핀 중합체는 상기 지환식 올레핀 및/또는 방향족 올레핀과, 이들과 공중합가능한 단량체를 공중합하여 얻어지는 것이어도 된다.
지환식 올레핀 또는 방향족 올레핀과 공중합 가능한 단량체로서는, 에틸렌, 프로필렌, 1-부텐, 1-펜텐, 1-헥센, 3-메틸-1-부텐, 3-메틸-1-펜텐, 3-에틸-1-펜텐, 4-메틸-1-펜텐, 4-메틸-1-헥센, 4,4-디메틸-1-헥센, 4,4-디메틸-1-펜텐, 4-에틸-1-헥센, 3-에틸-1-헥센, 1-옥텐, 1-데센, 1-도데센, 1-테트라데센, 1-헥사데센,1-옥타데센, 1-에이코센 등의 탄소수 2∼20의 에틸렌 또는 α-올레핀; 1,4-헥사디엔, 4-메틸-1,4-헥사디엔, 5-메틸-1,4-헥사디엔, 1,7-옥타디엔 등의 디엔; 등을 들 수 있다. 이들 단량체는 각각 단독으로, 또는 2종 이상을 조합하여 사용할 수 있다. 또한, 개환중합에서는 이들 단량체가 분자량 조정제로서 기능하는 경우가 있다.
지환식 올레핀 또는/및 방향족 올레핀의 중합방법 및 필요에 따라 행해지는 수소첨가방법은 특별한 제한은 없으며, 공지된 방법에 따라 행할 수 있다.
지환식 올레핀 중합체의 구체예로서는 노르보르넨계 단량체의 개환중합체 및 그 수소첨가물, 노르보르넨계 단량체의 부가중합체, 노르보르넨계 단량체와 비닐 화합물의 부가중합체, 단환 시클로알켄 중합체, 지환식 공액 디엔 중합체, 비닐계 지환식 탄화수소 중합체 및 그 수소첨가물, 방향족 올레핀 중합체의 방향환 수소첨가물 등을 들 수 있다. 이들 중에서도, 노르보르넨계 단량체의 개환중합체 및 그 수소첨가물, 노르보르넨계 단량체의 부가중합체, 노르보르넨계 단량체와 비닐 화합물의 부가중합체, 방향족 올레핀 중합체의 방향환 수소첨가물이 바람직하고, 특히 노르보르넨계 단량체의 개환중합체의 수소첨가물이 바람직하다.
상기 지환식 올레핀 중합체는 각각 단독으로, 또는 2종 이상을 조합하여 사용할 수 있다.
지환식 올레핀 중합체는 그 분자량에 의해 특별히 제한되지 않는다. 지환식 올레핀 중합체의 분자량은 시클로헥산 또는 톨루엔을 용매로 하는 겔 투과 크로마토그래피 (GPC)로 측정되는 폴리스티렌 환산 중량평균분자량 (Mw)으로, 통상1,000∼1,000,000, 바람직하게는 5,000∼500,000, 보다 바람직하게는 10,000∼250,000의 범위이다. 지환식 올레핀 중합체의 중량평균분자량 (Mw)이 이 범위에 있을 때에는 내열성, 성형물 표면의 평활성 등이 균형을 이루어 바람직하다. 지환식 올레핀 중합체의 분자량 분포는 시클로헥산 또는 톨루엔을 용매로 하는 GPC로 측정되는 중량평균분자량 (Mw)과 수평균분자량 (Mn)의 비 (Mw/Mn)로, 통상 5 이하, 바람직하게는 4 이하, 보다 바람직하게는 3 이하이다. 상기 중량평균분자량 (Mw) 및 분자량 분포 (Mw/Mn)의 범위 및 측정법은 노르보르넨계 중합체에 적합한데, 그것에 한정되는 것은 아니다. 또한, 상기 방법으로 중량평균분자량이나 분자량 분포를 측정할 수 없는 지환식 올레핀 중합체의 경우에는, 통상의 용융가공법에 의해 수지층을 형성할 수 있는 정도의 용융점도나 중합도를 갖는 것을 사용할 수 있다.
지환식 올레핀 중합체의 유리전이온도는 사용목적에 따라 적당히 선택되면 되는데, 통상 50 ℃ 이상, 바람직하게는 70 ℃ 이상, 보다 바람직하게는 100 ℃ 이상, 가장 바람직하게는 125 ℃ 이상이다.
경화성 수지 조성물을 구성하는 방향족 폴리에테르 중합체는 방향환을 갖는 폴리에테르로서, 통상 2,6-디메틸페놀이나 2,6-디페닐페놀과 같은 2,6-이치환페놀류를 구리(Ⅱ)아민 착체와 같은 염기성 구리(Ⅱ) 염의 존재하에서 산소와 반응시켜 얻을 수 있다. 방향족 폴리에테르 중합체로서는 폴리페닐렌에테르, 변성 폴리페닐렌에테르 등을 들 수 있다. 이들 중 유전율 및 유전정접이 작은 변성 폴리페닐렌에테르가 바람직하다.
본 발명에 사용하는 경화성 수지 조성물에는 경화제가 배합되어 있어도 된다. 경화제로서는 특별한 한정은 없고, 예컨대 이온성 경화제, 라디칼성 경화제 또는 이온성과 라디칼성을 겸비한 경화제 등이 사용되며, 절연저항성, 내열성, 내약품성, 및 지환식 올레핀 중합체와의 상용성의 관점에서 이온성 경화제가 바람직하다. 이온성 경화제로서는, 예컨대 지방족 폴리아민 화합물; 지환족 폴리아민 화합물; 방향족 폴리아민 화합물; 비스아지드 화합물; 카르복실산 무수물; 디카르복실산; 디올 화합물; 트리올; 다가 페놀; 다가 아미드 화합물; 디이소시아네이트 화합물; 다가 에폭시 화합물 등을 들 수 있다. 라디칼성 경화제로서는, 예컨대 유기 퍼옥시드 등을 들 수 있다. 이들 중에서도, 디올 화합물, 다가 페놀 화합물 및 상온 고체인 다가 에폭시 화합물이, 특히 상온 고체인 다가 에폭시 화합물이 바람직하다. 이들 경화제는 각각 단독으로, 또는 2종 이상을 조합하여 사용할 수 있고, 그 배합비율은 지환식 올레핀 중합체 또는 방향족 폴리에테르 중합체(이하, 지환식 올레핀 중합체 등이라고 함) 100 중량부에 대해 통상 5∼150 중량부, 바람직하게는 15∼110 중량부, 보다 바람직하게는 30∼100 중량부의 범위이다.
지환식 올레핀 중합체 등과 경화제의 경화반응을 촉진시키기 위해, 경화촉진제나 경화보조제를 사용할 수도 있다.
경화촉진제는 특별히 한정되지 않는다. 경화제가, 예컨대 다가 에폭시 화합물인 경우에는 제3급 아민계 화합물이나 삼불화 붕소 착화합물 등이 바람직하다. 그 중에서도, 제3급 아민계 화합물을 사용하면, 미세배선에 대한 적층성, 절연저항성, 내열성, 내약품성이 향상된다.
이들 경화촉진제는 각각 단독으로, 또는 2종 이상을 조합하여 사용된다. 경화촉진제의 배합량은 사용목적에 따라 적당히 선택되는데, 지환식 올레핀 중합체 등 100 중량부에 대해 통상 0.001∼30 중량부, 바람직하게는 0.01∼10 중량부, 보다 바람직하게는 0.03∼5 중량부이다.
경화보조제는 특별히 한정되는 것은 아니다. 예컨대, 옥심ㆍ니트로소계 경화보조제; 말레이미드계 경화보조제; 알릴계 경화보조제; 메타크릴레이트계 경화보조제; 비닐계 경화보조제 등을 들 수 있다. 이들 경화보조제는 각각 단독으로, 또는 2종 이상을 조합하여 사용할 수 있으며, 그 배합비율은 경화제 100 중량부에 대해 통상 1∼1000 중량부, 바람직하게는 10∼500 중량부의 범위이다.
본 발명에 사용하는 경화성 수지 조성물에는 액상 에폭시 수지가 배합되어 있는 것이 바람직하다. 액상 에폭시 수지는 용제의 비존재하에, 상온에서 액체인 에폭시 화합물 (또는 수지)이다. 구체적으로는 페놀형 액상 에폭시 수지로서 CAS 58421-55-9, CAS 9003-85-4, CAS 30621-65-9, CAS 89118-70-7, 디브로모크레딜글리시딜에테르; 아민형 액상 에폭시 수지로서 CAS 28768-32-3, 기존화학물질 3-2792, CAS 2095-06-9, CAS 40027-50-7; 알콜형 액상 에폭시 수지로서 CAS 34629-78-2, CAS 29611-97-0, CAS 7-343, CAS 9072-62-2, CAS 30499-70-8, CAS 30583-72-3, CAS 11121-15-6; 에스테르형 액상 에폭시 수지로서 CAS 27103-66-8, CAS 7195-45-1, CAS 36343-81-4, CAS 36221-25-7, CAS 68475-94-5, CAS 68991-71-9; 그 외의 액상 에폭시 수지로서 CAS 25085-98-7, CAS 29797-71-5, CAS 26616-47-7, CAS 28825-96-9; 에폭시 변성 액상 고무 (구체적으로는 에폭시 변성 액상 폴리부타디엔), 고무분산 액상 에폭시 수지, 비스페놀 A형 액상 에폭시 수지, 비스페놀 F형 액상 에폭시 수지, 페놀 노볼락형 액상 에폭시 수지 등을 들 수 있다.
이들 액상 에폭시 수지는 각각 단독으로, 또는 2종 이상을 조합하여 사용할 수 있으며, 그 배합비율은 지환식 올레핀 중합체 등 100 중량부에 대해 통상 1∼100 중량부, 바람직하게는 5∼80 중량부, 보다 바람직하게는 7∼60 중량부의 범위이다.
본 발명에 사용하는 경화성 수지 조성물에는 원하는 바에 따라 그 외의 성분을 배합할 수 있다. 그 외의 성분으로서는 지환식 올레핀 중합체 등 이외의 중합체나 배합제 등을 들 수 있다.
지환식 올레핀 중합체 등 이외의 중합체로서는, 예컨대 고무질 중합체나 수지를 들 수 있다.
고무질 중합체는 통상 30 ℃ 이하의 Tg를 갖는 중합체이며, 구체예로서는 천연 고무, 폴리이소부틸렌 고무, 부틸 고무, 폴리부타디엔 고무, 폴리이소프렌 고무, 아크릴로니트릴ㆍ부타디엔 공중합체 고무, 스티렌ㆍ부타디엔 공중합체 고무, 스티렌ㆍ이소프렌 공중합체 고무, 스티렌ㆍ부타디엔ㆍ이소프렌 삼원공중합체 고무와 같은 디엔계 고무 및 이들 디엔계 고무의 수소첨가물; 에틸렌ㆍ프로필렌 공중합체 등의 에틸렌ㆍα-올레핀 공중합체, 프로필렌ㆍ그 외의 α-올레핀 공중합체 등의 포화 폴리올레핀 고무; 에틸렌ㆍ프로필렌ㆍ디엔 공중합체, α-올레핀ㆍ디엔 공중합체, 이소부틸렌ㆍ이소프렌 공중합체, 이소부틸렌ㆍ디엔 공중합체 등의 α-올레핀ㆍ디엔계 중합체 고무; 우레탄 고무, 폴리에테르 고무, 아크릴 고무, 프로필렌옥사이드 고무, 에틸렌아크릴 고무 등의 특수 고무; 스티렌ㆍ부타디엔ㆍ스티렌 블록 공중합체 고무, 스티렌ㆍ이소프렌ㆍ스티렌 블록 공중합체 고무 등의 스티렌계 열가소성 엘라스토머 및 그들의 수소첨가물; 우레탄계 열가소성 엘라스토머; 폴리아미드계 열가소성 엘라스토머; 1,2-폴리부타디엔계 열가소성 엘라스토머; 실리콘 고무 등을 들 수 있다.
수지로서는, 예컨대 저밀도 폴리에틸렌, 고밀도 폴리에틸렌, 직쇄상 저밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 폴리프로필렌, 신디오택틱 폴리프로필렌, 폴리부텐, 폴리펜텐 등의 폴리올레핀; 나일론 66 등의 폴리아미드; 에틸렌-에틸아크릴레이트 공중합체, 에틸렌-아세트산 비닐 공중합체; 폴리에스테르; 폴리카보네이트; 아크릴 수지; 폴리이미드; 실리콘 수지 등을 들 수 있다.
이들 중합체는 각각 단독으로, 또는 2종 이상을 조합하여 사용할 수 있다. 그 외의 중합체의 배합비율은 지환식 올레핀 중합체 등 100 중량부에 대해 통상 100 중량부 이하, 바람직하게는 70 중량부 이하, 보다 바람직하게는 50 중량부 이하이고, 그 하한은 0 중량부이다.
배합제로서는 필러, 난연제, 난연보조제, 내열안정제, 내후안정제, 레벨링제, 대전방지제, 슬립제, 안티블로킹제, 흐림방지제, 활제, 염료, 안료, 천연유, 합성유, 왁스, 유제(乳劑) 등을 들 수 있으며, 그 배합비율은 본 발명의 목적을 해치지 않는 범위에서 적당히 선택된다.
또한, 배합제로서 절연저항성 및 내박리성을 향상시키기 위해 티올 화합물, 특히 분자중에 적어도 2개의 티올기를 갖는 다가 티올 화합물이 바람직하며, 또한분자내에 헤테로환 구조를 갖는 것이 더욱 바람직하다. 헤테로환의 구조로서는 트리아진환 구조가 바람직하다. 또한, 배선매립성을 고려한 경우에는 특히 트리아진 티올 화합물이 바람직하다. 티올 화합물의 배합량은 지환식 올레핀 중합체 등 100 중량부에 대해 통상 0.001∼30 중량부, 바람직하게는 0.01∼10 중량부이다. 배합량이 너무 적으면 절연저항성 및 내박리성의 향상효과가 발휘되기 어려워지고, 배합량이 너무 많으면 내열성 및 내약품성이 저하되는 경향이 있다.
전기절연층 (2)은 통상 내층기판 상에 형성된다. 내층기판은 전기절연층 (1)과, 그 표면에 형성된 도전체 회로층 (1)으로 이루어진다.
내층기판을 구성하는 도전체 회로층 (1)은 도전성 금속 등의 도전체에 의해 형성된 전기회로로서, 그 회로구성 등은 통상의 다층회로기판에 사용되고 있는 것과 동일한 것을 사용할 수 있다.
내층기판의 구체예로서 프린트 배선기판, 실리콘 웨이퍼기판 등을 들 수 있다. 내층기판의 두께는 통상 50 ㎛∼2 ㎜, 바람직하게는 60 ㎛∼1.6 ㎜, 보다 바람직하게는 100 ㎛∼1 ㎜가다.
내층기판을 구성하는 전기절연층 (1)의 재료는 전기절연성의 것이면 특별히 한정되지 않는다. 전기절연층 (1)의 재료로서, 예컨대 지환식 올레핀 중합체, 에폭시 수지, 말레이미드 수지, (메타)아크릴 수지, 디알릴 프탈레이트 수지, 트리아진 수지, 폴리페닐렌 에테르 등을 함유하는 경화성 조성물을 경화하여 이루어지는 것을 들 수 있다. 또한, 내층기판은 유리섬유, 아라미드섬유 등이 강도향상을 위해 함유된 것이어도 된다.
내층기판 상에 전기절연층 (2)을 형성하는 방법으로서는 상기 경화성 수지 조성물의 용액 또는 분산액을 내층기판 상에 도포한 후, 용매를 제거건조시켜 경화성 조성물의 도포층을 형성한 후, 이 조성물을 경화시키는 방법이 일반적으로 채택되고 있다. 그러나, 본 발명에서는 경화성 수지 조성물을 필름 또는 시트로 성형하고, 그 시트 또는 필름을 가열압착 등에 의해 내층기판 상에 겹친 후, 경화함으로써 전기절연층 (2)을 형성하는 것이 바람직하다.
경화성 수지 조성물을 시트 또는 필름으로 성형하는 방법은 특별히 한정되지 않지만, 본 발명에서는 용액 캐스트법이나 용융 캐스트법으로 성형하는 것이 바람직하다. 용액캐스트법에서는 경화성 수지 조성물의 용액 또는 분산액을 지지체에 도포한 후 용매를 건조제거시킨다.
본 발명의 경화성 수지 조성물을 용해 또는 분산시키기 위해 사용하는 용매로서는, 예컨대 톨루엔, 크실렌, 에틸벤젠, 트리메틸벤젠 등의 방향족 탄화수소계 용매; n-펜탄, n-헥산, n-헵탄 등의 지방족 탄화수소계 용매; 시클로펜탄, 시클로헥산 등의 지환식 탄화수소계 용매; 클로로벤젠, 디클로로벤젠, 트리클로로벤젠 등의 할로겐화 탄화수소계 용매; 메틸 에틸 케톤, 메틸 이소부틸 케톤, 시클로펜타논, 시클로헥사논 등의 케톤계 용매 등을 들 수 있다. 이들 용매는 각각 단독으로, 또는 2종 이상을 조합하여 사용할 수 있다.
이들 용매 중에서도, 미세배선으로의 매립성이 우수하며, 기포 등을 발생시키지 않는 것으로서, 방향족 탄화수소계 용매나 지환식 탄화수소계 용매와 같은 비극성 용매와, 케톤계 용매와 같은 극성용매를 혼합한 혼합용매가 바람직하다.이들 비극성 용매와 극성 용매의 혼합비는 적당히 선택할 수 있는데, 중량비로 통상 5:95∼95:5, 바람직하게는 10:90∼90:10, 보다 바람직하게는 20:80∼80:20의 범위이다.
용매의 사용량은 사용목적에 따라 적당히 선택되는데, 경화성 수지 조성물의 용액 또는 분산액의 고형분농도가 통상 5∼70 중량%, 바람직하게는 10∼65 중량%, 보다 바람직하게는 20∼60 중량%가 되는 범위이다.
경화성 수지 조성물의 용매 내로의 분산 또는 용해방법은 통상적인 방법에 따르면 되고, 예컨대 교반자와 마그네틱 교반기를 사용한 교반, 고속 호모게나이저, 분산, 유성교반기, 이축교반기, 볼밀, 3롤 등을 사용한 방법 등으로 행할 수 있다.
용액캐스트법에 사용하는 지지체로서 수지필름이나 금속박 등을 들 수 있다. 수지필름으로서는 통상 열가소성 수지필름이 사용되며, 구체적으로는 폴리에틸렌 테레프탈레이트 필름, 폴리프로필렌 필름, 폴리에틸렌 필름, 폴리카보네이트 필름, 폴리에틸렌 나프탈레이트 필름, 폴리아릴레이트 필름, 나일론 필름 등을 들 수 있다. 이들 수지필름 중 내열성이나 내약품성, 적층 후의 박리성 등의 관점에서 폴리에틸렌 테레프탈레이트 필름, 폴리에틸렌 나프탈레이트 필름 등이 바람직하다. 금속박으로서는, 예컨대 구리박, 알루미늄박, 니켈박, 크롬박, 금박, 은박 등을 들 수 있다. 도전성이 양호하며 저렴한 점에서 구리박, 특히 전해 구리박이나 압연 구리박이 바람직하다. 지지체의 두께는 특별히 제한되지 않지만, 작업성 등의 관점에서 통상 1∼150 ㎛, 바람직하게는 2∼100 ㎛, 보다 바람직하게는 3∼50㎛이다.
도포방법으로서 딥코팅, 롤코팅, 커텐코팅, 다이코팅, 슬릿코팅 등의 방법을 들 수 있다. 또한, 용매의 제거건조 조건은 용매의 종류에 따라 적당히 선택되며, 건조온도는 통상 20∼300 ℃, 바람직하게는 30∼200 ℃이고, 건조시간은 통상 30 초∼1 시간, 바람직하게는 1 분∼30 분이다.
필름 또는 시트의 두께는 통상 0.1∼150 ㎛, 바람직하게는 0.5∼100 ㎛, 보다 바람직하게는 1∼80 ㎛이다. 또한, 필름 또는 시트를 단독으로 얻고자 하는 경우에는 지지체 상에 필름 또는 시트를 형성한 후, 지지체로부터 박리한다.
경화성 수지 조성물로 이루어지는 필름 또는 시트를 내층기판 상에 적층하기 위해서는 통상 지지체가 부착된 필름 또는 시트를, 이 필름 또는 시트가 내층기판면에 접하도록 겹치고, 가압 라미네이터, 프레스, 진공 라미네이터, 진공 프레스, 롤 라미네이터 등의 가압기를 사용하여 가열압착한다. 가열압착은 배선으로의 매립성을 향상시키고, 기포 등의 발생을 억제하기 위해 진공하에서 행하는 것이 바람직하다. 가열압착시의 온도는 통상 30∼250 ℃, 바람직하게는 70∼200 ℃, 압력은 통상 0.1∼200 Kg/㎠, 바람직하게는 1∼100 Kg/㎠, 압착시간은 통상 30 초∼5 시간, 바람직하게는 1 분∼3 시간이고, 바람직하게는 300 mmHg∼0.1 mmHg로 감압한다.
경화성 수지 조성물을 경화시키기 위해 통상 경화성 수지 조성물을 가열한다. 경화제의 종류에 따라 적당히 선택되는데, 경화시키기 위한 온도는 통상 30∼400 ℃, 바람직하게는 70∼300 ℃, 보다 바람직하게는 100∼200 ℃이고, 경화시간은 통상 0.1∼5 시간, 바람직하게는 0.5∼3 시간이다. 상기 지지체가 부착된 필름 또는 시트를 내층기판에 적층시킨 경우에는 상기 지지체가 부착된 채로 경화성 수지 조성물로 이루어지는 필름 또는 시트를 가열하여 경화시켜도 되지만, 통상은 상기 지지체를 박리시킨 후 경화성 수지 조성물로 이루어지는 필름 또는 시트를 가열하여 경화시킨다.
본 발명의 제조방법은 상기 전기절연층 (2)의 표면을, 1) 과망간산 화합물 또는 플라즈마와 접촉시킨 후, 건식 도금하는 것, 2) 건식 도금하고, 이어서 습식 도금 또는 건식 도금하는 것, 또는 3) 건식 도금을 수회 반복한 후, 습식 도금하는 것을 포함하는 것이다.
본 발명에 사용하는 과망간산 화합물로서는, 예컨대 과망간산칼륨, 과망간산, 과망간산나트륨 등을 들 수 있다. 과망간산 화합물은 통상 수용액의 상태로 하여 전기절연층의 표면에 접촉시킨다. 과망간산 화합물 수용액의 농도는 통상 0.001∼5 mol/l, 0.005∼3 mol/l이다.
전기절연층에 과망간산 화합물을 접촉시킬 때의 수용액 온도는 통상 10∼100 ℃, 바람직하게는 40∼90 ℃이다. 접촉시간은 통상 0.1∼120분, 바람직하게는 1∼60분이다. 과망간산 화합물과 접촉시키는 방법은 특별히 한정되지 않으며, 브러시도장법, 침지법, 스프레이법 등을 들 수 있다.
플라즈마는 아크방전의 전극 간의 기체; 방전관 내의 발광부분; 코로나 등의 고도로 전리된 기체이다. 플라즈마를 발생시키기 위한 기체로서 네온, 아르곤, 크립톤, 크세논, 수소, 산소, 질소, 사불화탄소, 트리플루오로메탄, 사염화탄소 등을 들 수 있다. 플라즈마와 접촉시키는 시간은 특별히 한정되지 않지만, 통상 1초∼30분, 바람직하게는 10초∼10분이다.
과망간산 화합물 또는 플라즈마의 어느쪽과 접촉시킴으로써 본 발명의 효과가 얻어지는 것인데, 과망간산 화합물과 접촉시킨 후, 플라즈마와 접촉시킴으로써 본 발명의 효과가 더욱 현저해진다.
건식 도금에는 진공증착, 이온플레이팅, 스퍼터링, 분자선 에피탁시, 이온주입, 이온빔 믹싱과 같은 물리증착(PVD); 열 CVD, 플라즈마 CVD, 광 CVD 등의 화학증착 등을 들 수 있다. 이들 중 물리증착, 특히 스퍼터링이 바람직하다.
스퍼터링의 기본적 구성은 방전관과 같은 진공챔버 내에 타겟이라고 불리우는 모재 (도전체층의 근원이 되는 물질)를 직류 또는 용량결합으로 고주파 전원에 접속하여 음극으로 하고, 이 음극과 도전체층을 퇴적시키는 전기절연층을 상대적으로 설치하고, 전기절연층에 모재를 박막상으로 퇴적시키는 것이다.
스퍼터링의 방법으로서는 직류 2극 스퍼터링, 고주파 스퍼터링, 마그네트론 스퍼터링, 대향 타겟 스퍼터링, ECR 스퍼터링, 바이어스 스퍼터링, 플라즈마제어형 스퍼터링, 멀티ㆍ타겟 스퍼터링 등을 들 수 있다. 이들 중 직류 2극 스퍼터링 또는 고주파 스퍼터링이 바람직하다.
스퍼터링할 때에 가하는 전력은 통상 100W 이상, 바람직하게는 600W 이상, 보다 바람직하게는 1100W 이상이다. 스퍼터링의 전력을 높임으로써 밀착성이 향상된다.
건식 도금에 의해 전기절연층 (2)의 표면에 도전체층을 형성한다. 건식도금으로 형성되는 도전체층으로서는 니켈, 구리, 알루미늄, 금, 은, 크롬 등의 도전성 금속으로 형성된 것을 들 수 있다.
건식 도금은 1회 또는 수회 행해진다. 동일한 막두께의 도전체층을 얻기 위해, 건식 도금을 수회 반복하여 행한 경우에는 건식 도금을 1회 행한 경우에 비해 도전체층과 전기절연층의 밀착성이 향상된다.
건식 도금에 의해 형성되는 도전체층의 총 두께는 통상 0.01∼50 ㎛, 바람직하게는 0.05∼20 ㎛, 보다 바람직하게는 0.2∼10 ㎛이다. 건식 도금을 수회 반복하여 행하는 경우에는, 원하는 도전체층의 두께를 통상 균등분할한 두께의 도전체층을 1회분의 건식 도금으로 형성시키는 것이 바람직하다. 건식 도금을 수회 반복하여 행하는 경우, 1회분의 건식 도금으로 형성시키는 도전체층의 두께는 통상 0.001∼10 ㎛, 바람직하게는 0.01∼5 ㎛이다.
건식 도금만으로 도전체층을 얻어도 되지만, 본 발명의 제조방법에서는 건식 도금하고, 이어서 습식 도금하는 것이 도전체층과 전기절연층의 밀착성을 높이기 위해 바람직하다. 습식 도금에는 전기 도금, 무전해 도금, 용융 도금 등을 들 수 있다.
습식 도금함으로써, 건식 도금으로 얻어진 도전체층 상에 추가로 도전체층이 퇴적된다. 습식 도금에 의해 형성되는 도전체층으로서는 니켈, 구리, 알루미늄, 금, 은, 크롬 등의 금속으로 형성시킨 것을 들 수 있다. 또한, 건식 도금으로 형성된 도전체층과 동일한 금속으로 습식 도금하는 것이 바람직하다.
습식 도금에 의해 형성되는 도전체층의 두께는 통상 5∼50 ㎛, 바람직하게는10∼30 ㎛이다.
습식 도금으로 형성되는 도전체층의 두께에 대한, 건식 도금으로 형성되는 도전체층의 두께는 통상 0.01∼50 %, 바람직하게는 0.05∼10 %이다. 건식 도금으로 형성되는 도전체층의 두께가 얇으면, 건식 도금후 행하는 습식 도금시에 도금약액에 의해 건식 도금층에 결손이 생겨 패턴폭 등이 불균일해지는 경향이 있고, 건식 도금으로 형성되는 도전체층의 두께가 두꺼우면 패턴에 크랙이 발생하기 쉬워지는 경향이 있다.
건식 도금을 행하고, 이어서 습식 도금을 행하여 형성시키는 도전체층의 총 두께는 통상 약 5∼약 52 ㎛, 바람직하게는 약 10∼약 31 ㎛이다.
본 발명의 바람직한 제조방법은 상술한 바와 같이 도금을 한 후, 어닐링하는 것을 포함하는 것이다.
어닐링은 도금에 의해 형성된 도전체층의 구조를 재구축하기 위해 행해진다. 어닐링시의 온도는 도전체층을 형성하는 도전체의 종류에 따라 적당히 선택되는데, 통상 20∼250 ℃, 바람직하게는 100∼200 ℃이다. 어닐링시간은 통상 1∼60 분이다.
본 발명의 제조방법에 의해 얻어진 기판은 새로운 내층기판으로서 그 위에 새롭게 전기절연층 및 도전체 회로를 몇층이나 적층할 수 있다.
본 발명의 제조방법에 의해 얻어진 다층회로기판은 통상 전기절연층 (2)으로 나눠진 도전체 회로 간을 비아 (via)로 접속하여 사용된다. 비아는 드릴, 레이저 등의 물리적 처리에 의해 형성할 수도 있고, 상기 경화성 수지 조성물을 마스킹하고 빛으로 경화시켜 미경화 부분을 제거하는, 소위 포토리소그래피에 의해서도 형성할 수 있다. 이들 비아형성방법 중 절연층의 특성을 저하시키지 않고, 더욱 미세한 비아를 형성할 수 있다는 관점에서 탄산가스 레이저, 엑시머 레이저, UV-YAG 레이저 등의 레이저에 의한 방법이 바람직하다.
또한, 상기 다층회로기판에 있어서, 도전체 회로의 일부는 금속 전원층이나 금속 그라운드층, 금속 실드층으로 되어 있어도 된다.
이하에, 실시예 및 비교예를 들어 본 발명을 구체적으로 설명한다. 실시예 중 [부]는 특별히 언급하지 않는 한 [중량부]를 의미한다.
평가 및 측정방법
(1) 분자량은 특별히 언급하지 않는 한 톨루엔을 용매로 하는 겔ㆍ투과ㆍ크로마토그래피 (GPC)에 의한 폴리스티렌 환산값으로 측정하였다.
(2) 수소화율 및 카르복실기 함유율은1H-NMR에 의해 측정하였다.
(3) 유리전이온도 (Tg)는 시차주사열량법 (DSC법)에 의해 측정하였다.
(4) 밀착성 시험
배선판의 내층절연층과 상층절연층의 박리강도를 JIS C6481에 준거하여 90도 박리시험에 의해 구하였다.
(5) 패터닝성 시험
배선폭 30 ㎛, 배선간 거리 30 ㎛로 100 개의 배선패턴을 형성하고, 그 배선100 개가 모두 형상에 흐트러짐이 없는 경우에는 "A", 형상에 흐트러짐이 있지만 결손이 없는 것을 "B", 결손이 있는 것을 "D"로 하여 평가하였다.
실시예 1
8-에틸리덴-테트라시클로[4.4.0.12,5.17,10]-도데카-3-엔을 개환중합하고, 이어서 수소첨가반응을 행하여 수평균분자량 (Mn)=31,200, 중량평균분자량 (Mw)=55,800, Tg=약 155 ℃인 수소화 중합체를 얻었다. 얻어진 폴리머의 수소화율은 99% 이상이었다.
얻어진 중합체 28부, 무수 말레산 10부 및 디쿠밀 퍼옥시드 3부를 t-부틸벤젠 130부에 용해시키고, 140 ℃에서 6시간 반응을 행하였다. 얻어진 반응생성물 용액을 300부의 메탄올 중에 붓고, 반응생성물을 응고시켜 말레산 변성 수소화 중합체를 얻었다. 이 변성 수소화 중합체를 100 ℃에서 20시간 진공건조시켰다. 이 변성 수소화 중합체의 분자량은 Mn=33,200, Mw=68,300이고, Tg는 170 ℃였다. 말레산기 함유율은 25몰%이었다.
상기 변성 수소화 중합체 100부, 브롬화 비스페놀 A형 에폭시 수지 (상품명: 아랄다이트 AER8049: 아사히치바 가부시키가이샤 제조) 50부, 경화촉진제 (1-벤질-2-페닐이미다졸) 0.1부 및 액상 에폭시화합물 (상품명: 쉘블록: 유카쉘에폭시 가부시키가이샤) 30부를, 크실렌 135부 및 시클로펜타논 90부로 이루어지는 혼합용매에 용해시켜 니스를 얻었다.
이 니스를 구멍직경 3 미크론의 테프론제 정밀 필터로 여과한 후, 다이코팅기를 사용하여 300 ㎜ 사각의 두께 75 미크론의 폴리에틸렌 나프탈레이트 필름 (캐리어 필름)에 코팅하고, 그 후 질소오븐 내에서 120 ℃에서 210 초간 건조시켜 수지 두께 35 미크론의 캐리어 필름이 부착된 드라이 필름을 얻었다.
배선폭 및 배선간 거리가 75 미크론이고, 배선층 두께가 18 미크론인 도체배선층과, 직경 0.2 ㎜의 도금 관통홀이 형성된, 두께 0.8 ㎜의 코어기판 상에 상술한 캐리어 필름이 부착된 드라이 필름을 수지면이 내측이 되도록 하여 코어기판 양면에 겹치고, 진공 라미네이터를 사용하여 1 mmHg로 감압하고, 온도 150 ℃, 압력 5 Kg/㎠로 30분간 가열압착하여 적층판을 얻었다. 얻어진 적층판을 라미네이터로부터 꺼내어 폴리에틸렌 나프탈레이트 필름만을 벗기고, 적층판을 질소오븐 내에서 180 ℃에서 60분간 가열하고 수지를 경화시켜 절연층을 형성하였다.
얻어진 적층판의 절연층 부분에 UV-YAG 레이저를 사용하여 직경 30 미크론의 층간접속 비아홀을 형성하였다. 이어서 상기 적층판을 물로 세정하고, 건조시킨 후, 1000W의 아르곤 플라즈마에 10분간 노출하였다.
다음으로, 상기 적층판을 구리 스퍼터 처리하고, 비아홀의 벽면 및 적층판 표면 전면에 두께 0.1 미크론의 구리 박막을 형성시켰다.
이 적층판 표면에 시판되는 감광성 드라이 필름을 열압착하여 점착하고, 또한 이 드라이 필름상에 소정 패턴의 마스크를 밀착시켜 노광한 후, 현상하여 레지스트 패턴을 얻었다. 다음으로, 레지스트 비형성 부분에 전해구리도금을 실시하여 두께 18 미크론의 전해구리 도금막을 형성시켰다. 이어서, 레지스트 패턴을 박리액으로 박리제거하고, 레지스트 형성부분 아래에 있던 스퍼터 구리 박막을염화 제2구리와 염산혼합용액에 의해 제거하여 배선패턴을 형성하였다. 그리고, 마지막으로 170 ℃에서 30분간 어닐처리를 하여 회로기판을 얻었다.
2-디부틸아미노-4,6-디메르캅토-S-트리아진 0.1부를 이소프로필알콜 100부에 용해시켜 도전체층 전처리 용액을 얻었다. 상술한 것까지에서 얻어진 회로기판을 도전체층 전처리 용액에 실온에서 1 분간 침지시킨 후, 90 ℃에서 15 분간 건조시켰다.
이 처리를 실시한 회로기판을 상술한 코어기판으로서 사용하고, 상술한 것과 동일하게 하여 절연층, 도전체층을 반복 형성하여 양면 합계 6층의 다층회로기판을 얻었다. 평가결과를 표 1에 나타낸다.
비교예
실시예 1에서 구리 스퍼터 처리를 행하지 않은 것 이외에는 실시예 1과 동일하게 하여 다층회로기판을 얻었다. 결과를 표 1에 나타낸다.
실시예 2∼4
구리 스퍼터 처리에 의해 형성하는 스퍼터 구리 박막의 두께를 0.3, 0.5 및 0.7 미크론으로 한 것 이외에는 실시예 1과 동일하게 하여 다층회로기판을 얻었다. 평가결과를 표 1에 나타낸다.
실시예 5
실시예 2에서 아르곤 플라즈마 처리를 1500W에서 행한 것 이외에는 실시예 2와 동일하게 하여 다층회로기판을 얻었다. 평가결과를 표 1에 나타낸다.
실시예 6
실시예 2에서 구리 스퍼터 처리로 0.15 미크론의 스퍼터 구리 박막을 얻고, 이어서 그 구리 박막 상에, 추가로 구리 스퍼터 처리를 행하여 0.15 미크론의 스퍼터 구리 박막을 적층시켜 총 두께 0.3 미크론의 구리 박막을 얻은 것 이외에는 실시예 2와 동일하게 하여 다층회로기판을 얻었다. 평가결과를 표 1에 나타낸다.
실시예 7
아르곤 플라즈마 처리하기 전에 과망간산 농도 0.3 mol/l, 가성 소다 농도 3.0 mol/l이 되도록 조정한 80 ℃의 수용액에 약 10분간 침지시키고, 물로 세정하고, 건조시킨 것 이외에는 실시예 2와 동일하게 하여 다층회로기판을 얻었다. 평가결과를 표 1에 나타낸다.
과망간산 처리 플라즈마 처리 구리 스퍼터 두께[μ] 전해도금두께[μ] 밀착성박리강도[gf/㎝] 패터닝성
비교예 없음 없음 - 18 * D
실시예 1 없음 1000W 0.1 18 5 A
2 없음 1000W 0.3 18 16 A
3 없음 1000W 0.5 18 52 A
4 없음 1000W 0.7 18 41 A
5 없음 1500W 0.3 18 37 A
6 없음 1000W 0.15+0.15 18 45 A
7 있음 1000W 0.3 18 110 A
* 값이 너무 작아 측정 불가능.
표 1로부터, 플라즈마 전처리를 행하고, 구리 스퍼터 처리를 행하면, 밀착강도가 높은 것을 알 수 있다. 그리고, 구리 스퍼터 처리를 수회 반복함으로써 밀착강도가 높아지는 것을 알 수 있다. 또한, 구리 스퍼터 처리전에 과망간산 화합물과 접촉시키고, 또한 플라즈마와 접촉시킴으로써 밀착강도가 현저히 높아지는 것을 알 수 있다.
본 발명의 제법에 의하면, 전기절연층과 도전체층의 밀착성이 높고, 또한 패터닝성이 우수한 다층회로기판을 용이하게 얻을 수 있다. 본 발명의 다층회로기판은 컴퓨터나 휴대전화 등의 전자기기에 있어서, CPU나 메모리 등의 반도체소자, 그 외의 실장부품을 실장하기 위한 프린트 배선판으로서 사용할 수 있다. 특히, 미세배선을 갖는 것은 고밀도 프린트 배선기판으로서, 고속 컴퓨터나 고주파 영역에서 사용하는 휴대단말의 배선기판으로서 적합하다.

Claims (18)

  1. 지환식 올레핀 중합체 또는 방향족 폴리에테르 중합체를 함유하는 경화성 수지 조성물이 경화되어 이루어지는 전기절연층의 표면을 과망간산 화합물 또는 플라즈마와 접촉시키고, 이어서 건식 도금하는 것을 포함하는 다층회로기판의 제조방법.
  2. 제 1 항에 있어서, 도금한 후, 어닐링하는 것을 포함하는 다층회로기판의 제조방법.
  3. 제 1 항에 있어서, 경화성 수지 조성물이 노르보르넨계 단량체의 개환중합체 또는 그 수소화물, 노르보르넨계 단량체의 부가중합체, 노르보르넨계 단량체와 비닐 화합물의 부가중합체, 및 방향족 올레핀 중합체의 방향환 수소첨가물로 이루어지는 군에서 선택되는 지환식 올레핀 중합체를 함유하는 다층회로기판의 제조방법.
  4. 지환식 올레핀 중합체 또는 방향족 폴리에테르 중합체를 함유하는 경화성 수지 조성물이 경화되어 이루어지는 전기절연층의 표면에 건식 도금하고, 이어서 습식 도금 또는 건식 도금하는 것을 포함하는 다층회로기판의 제조방법.
  5. 제 4 항에 있어서, 도금한 후, 어닐링하는 것을 포함하는 다층회로기판의 제조방법.
  6. 제 4 항에 있어서, 경화성 수지 조성물이 노르보르넨계 단량체의 개환중합체 또는 그 수소화물, 노르보르넨계 단량체의 부가중합체, 노르보르넨계 단량체와 비닐 화합물의 부가중합체, 및 방향족 올레핀 중합체의 방향환 수소첨가물로 이루어지는 군에서 선택되는 지환식 올레핀 중합체를 함유하는 다층회로기판의 제조방법.
  7. 지환식 올레핀 중합체 또는 방향족 폴리에테르 중합체를 함유하는 경화성 수지 조성물이 경화되어 이루어지는 전기절연층의 표면에 건식 도금을 수회 반복하고, 이어서 습식 도금하는 것을 포함하는 다층회로기판의 제조방법.
  8. 제 7 항에 있어서, 도금한 후, 어닐링하는 것을 포함하는 다층회로기판의 제조방법.
  9. 제 7 항에 있어서, 경화성 수지 조성물이 노르보르넨계 단량체의 개환중합체 또는 그 수소화물, 노르보르넨계 단량체의 부가중합체, 노르보르넨계 단량체와 비닐 화합물의 부가중합체, 및 방향족 올레핀 중합체의 방향환 수소첨가물로 이루어지는 군에서 선택되는 지환식 올레핀 중합체를 함유하는 다층회로기판의 제조방법.
  10. 제 1 항에 있어서, 건식 도금한 후, 추가로 습식 도금 또는 건식 도금하는것을 포함하는 다층회로기판의 제조방법.
  11. 제 10 항에 있어서, 도금한 후, 어닐링하는 것을 포함하는 다층회로기판의 제조방법.
  12. 제 10 항에 있어서, 경화성 수지 조성물이 노르보르넨계 단량체의 개환중합체 또는 그 수소화물, 노르보르넨계 단량체의 부가중합체, 노르보르넨계 단량체와 비닐 화합물의 부가중합체, 및 방향족 올레핀 중합체의 방향환 수소첨가물로 이루어지는 군에서 선택되는 지환식 올레핀 중합체를 함유하는 다층회로기판의 제조방법.
  13. 제 1 항에 있어서, 건식 도금을 수회 반복한 후, 이어서 습식 도금하는 것을 포함하는 다층회로기판의 제조방법.
  14. 제 13 항에 있어서, 도금한 후, 어닐링하는 것을 포함하는 다층회로기판의 제조방법.
  15. 제 13 항에 있어서, 경화성 수지 조성물이 노르보르넨계 단량체의 개환중합체 또는 그 수소화물, 노르보르넨계 단량체의 부가중합체, 노르보르넨계 단량체와 비닐 화합물의 부가중합체, 및 방향족 올레핀 중합체의 방향환 수소첨가물로 이루어지는 군에서 선택되는 지환식 올레핀 중합체를 함유하는 다층회로기판의 제조방법.
  16. 제 1 항에 있어서, 지환식 올레핀 중합체가 극성기를 갖는 다층회로기판의 제조방법.
  17. 제 4 항에 있어서, 지환식 올레핀 중합체가 극성기를 갖는 다층회로기판의 제조방법.
  18. 제 7 항에 있어서, 지환식 올레핀 중합체가 극성기를 갖는 다층회로기판의 제조방법.
KR1020027009940A 2000-02-03 2001-02-01 다층회로기판의 제조방법 KR100760487B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00026870 2000-02-03
JP2000026870A JP2001217553A (ja) 2000-02-03 2000-02-03 多層回路基板の製造方法

Publications (2)

Publication Number Publication Date
KR20020074229A true KR20020074229A (ko) 2002-09-28
KR100760487B1 KR100760487B1 (ko) 2007-09-20

Family

ID=18552537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027009940A KR100760487B1 (ko) 2000-02-03 2001-02-01 다층회로기판의 제조방법

Country Status (5)

Country Link
US (1) US20030021889A1 (ko)
JP (1) JP2001217553A (ko)
KR (1) KR100760487B1 (ko)
TW (1) TW488201B (ko)
WO (1) WO2001058228A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101019154B1 (ko) * 2008-12-03 2011-03-04 삼성전기주식회사 인쇄회로기판 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4379854B2 (ja) * 2001-10-30 2009-12-09 日鉱金属株式会社 表面処理銅箔
CN100383278C (zh) * 2002-02-28 2008-04-23 日本瑞翁株式会社 部分镀敷方法、部分镀敷树脂基材以及多层电路基板的制造方法
JP3674927B2 (ja) 2003-06-13 2005-07-27 Ｔｄｋ株式会社 電子部品の製造方法および電子部品
JP3626486B2 (ja) 2003-06-30 2005-03-09 Ｔｄｋ株式会社 電子部品の製造方法および電子部品
JP3655915B2 (ja) * 2003-09-08 2005-06-02 Ｆｃｍ株式会社 導電性シートおよびそれを含む製品
KR101003317B1 (ko) * 2009-12-31 2010-12-23 최철수 건-습식 융합 프로세스를 이용한 전자파차폐용 도전성 박막필름
WO2014034024A1 (ja) * 2012-08-30 2014-03-06 パナソニック株式会社 電子部品パッケージおよびその製造方法
JP5651807B2 (ja) 2012-09-05 2015-01-14 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794865A (ja) * 1993-09-21 1995-04-07 Ibiden Co Ltd 多層配線板の製造方法
GB2288404B (en) * 1994-03-14 1998-09-02 Nippon Zeon Co Composition of epoxy group-containing cycloolefin resin
DE4425408A1 (de) * 1994-07-13 1996-01-18 Hoechst Ag Cycloolefinpolymere
JP3102999B2 (ja) * 1994-11-02 2000-10-23 沖電気工業株式会社 樹脂表面処理方法
JP3834078B2 (ja) * 1995-06-15 2006-10-18 グンゼ株式会社 薄膜形成方法
US6010768A (en) * 1995-11-10 2000-01-04 Ibiden Co., Ltd. Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler
JPH09260854A (ja) * 1996-03-21 1997-10-03 Nec Ibaraki Ltd 多層回路基板およびその製造方法
JPH09312480A (ja) * 1996-05-23 1997-12-02 Kyocera Corp 多層配線基板
JPH09326547A (ja) * 1996-06-04 1997-12-16 Ibiden Co Ltd プリント配線板の製造方法
JPH1060048A (ja) * 1996-08-23 1998-03-03 Nippon Zeon Co Ltd 環状オレフィン系重合体及びその製造方法
JPH10158367A (ja) 1996-11-29 1998-06-16 Nippon Zeon Co Ltd エポキシ基含有ノルボルネン系重合体及びその製造方法
KR100452678B1 (ko) * 1997-06-06 2004-10-14 제온 코포레이션 환상 올레핀계 중합체를 함유하는 절연재료
JP3692761B2 (ja) * 1998-01-23 2005-09-07 日本ビクター株式会社 プリント基板の製造方法及びプリント基板
JP3890738B2 (ja) * 1998-04-09 2007-03-07 日本ゼオン株式会社 軟質重合体配合樹脂組成物

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101019154B1 (ko) * 2008-12-03 2011-03-04 삼성전기주식회사 인쇄회로기판 제조방법

Also Published As

Publication number Publication date
TW488201B (en) 2002-05-21
US20030021889A1 (en) 2003-01-30
WO2001058228A1 (fr) 2001-08-09
JP2001217553A (ja) 2001-08-10
KR100760487B1 (ko) 2007-09-20

Similar Documents

Publication Publication Date Title
JP4231976B2 (ja) 硬化性組成物及び多層回路基板
KR20070007173A (ko) 회로 기판 및 그의 제조방법
KR100760487B1 (ko) 다층회로기판의 제조방법
JP4497262B2 (ja) 回路基板の製造方法
JP2001284821A (ja) 多層回路基板
US20150237736A1 (en) Method of production of circuit board
JP4637984B2 (ja) 多層回路基板の製法及び多層回路基板
JP3899757B2 (ja) 硬化性重合体組成物及びそれを用いた多層回路基板
JP3810311B2 (ja) プリント基板及びその製造方法
JP2001160689A (ja) 多層回路基板
KR20020082463A (ko) 복합재료 및 다층회로기판의 제조방법
JP4168223B2 (ja) 硬化性樹脂組成物、絶縁材料及び回路基板
JP3848131B2 (ja) コイル素子を有するプリント基板
JP2007269929A (ja) 硬化性樹脂組成物およびその利用
KR20150018418A (ko) 프린트 배선 기판의 제조 방법, 그것에 사용되는 적층체, 적층 필름 및 비경화성 수지 조성물, 및 상기 제조 방법에 의해 얻어지는 프린트 배선 기판
JP4277440B2 (ja) 硬化性組成物、絶縁材料および回路基板
JP2003053879A (ja) 回路基板及びその製造方法
JP4300389B2 (ja) 多層回路基板の製造方法
JP2002232138A (ja) 多層回路基板の製造方法
JP3870686B2 (ja) 硬化性組成物
JP2006028225A (ja) 熱硬化性樹脂組成物、電気絶縁膜、積層体及び多層回路基板
JP2003022711A (ja) 電気絶縁膜、回路基板及び硬化性組成物
JP2003060355A (ja) 回路基板の製造方法
JP4144128B2 (ja) 硬化性組成物及び回路基板
JP2003101231A (ja) 多層回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee