KR20020071061A - 엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법 - Google Patents

엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법 Download PDF

Info

Publication number
KR20020071061A
KR20020071061A KR1020010010843A KR20010010843A KR20020071061A KR 20020071061 A KR20020071061 A KR 20020071061A KR 1020010010843 A KR1020010010843 A KR 1020010010843A KR 20010010843 A KR20010010843 A KR 20010010843A KR 20020071061 A KR20020071061 A KR 20020071061A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
conductive thin
mask
gate electrode
Prior art date
Application number
KR1020010010843A
Other languages
English (en)
Other versions
KR100437473B1 (ko
Inventor
소우영
유경진
박상일
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR10-2001-0010843A priority Critical patent/KR100437473B1/ko
Priority to JP2002054844A priority patent/JP3946545B2/ja
Priority to US10/086,629 priority patent/US6753235B2/en
Publication of KR20020071061A publication Critical patent/KR20020071061A/ko
Application granted granted Critical
Publication of KR100437473B1 publication Critical patent/KR100437473B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 공정을 단순화하고 누설전류를 감소시킬 수 있는 LDD 구조를 갖는 CMOS 박막 트랜지스터 및 그의 제조방법에 관한 것이다, 본 발명의 박막 트랜지스터의 제조방법은 제1마스크를 이용하여 절연기판의 제1 및 제2도전형의 박막 트랜지스터 영역상에 폴리실리콘막을 각각 형성하는 단계와; 기판상에 게이트 절연막, 게이트 전극물질 및 캡핑층을 순차 형성하는 단계와; 제2마스크를 이용하여 제1도전형의 박막 트랜지스터영역의 게이트 전극물질 및 캡핑층을 식각하여 게이트 전극을 형성하는 단계와; 제2마스크를 이용하여 제1도전형의 박막 트랜지스터영역의 폴리실리콘막으로 저농도 불순물을 이온주입하여 저농도의 소오스/드레인 영역을 형성하는 단계와; 제3마스크를 이용하여 제1도전형의 박막 트랜지스터영역의 폴리실리콘막으로 제1도전형의 고농도 불순물을 이온주입하여 고농도의 소오스/드레인 영역을 형성하고 저농도 소오스/드레인 영역의 폭을 한정하는 단계와; 제4마스크를 이용하여 제2도전형의 박막 트랜지스터 영역의 전극물질 및 캡핑층을 식각하여 게이트전극을 형성하는 단계와; 제4마스크를 이용하여 상기 제2도전형의 박막 트랜지스터영역의 폴리실리콘막으로 제2도전형의 고농도 불순물을 이온주입하여 소오스/드레인 영역을 형성하는 단계를 포함한다.

Description

엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의 제조방법{CMOS THINFILM TRANSISTOR HAVE A LIGHTLY DOPED DRAIN STRUCTURE AND MANIFACTURE METHOD THERE OF}
본 발명은 LDD 구조를 갖는 갖는 CMOS 박막 트랜지스터에 관한 것으로서, 보다 구체적으로는 마스크수를 감소시켜 공정을 단순화할 수 있는 박막 트랜지스터 및 그의 제조방법에 관한 것이다.
통상적으로 능동표시소자를 제작함에 있어서, 스위칭소자로서 사용되는 폴리실리콘 박막 트랜지스터의 오프상태에서의 누설전류를 방지하는 것이 가장 근본적인 문제이다. 박막 트랜지스터에 있어서 이러한 누설전류를 방지하기 위한 수단으로서 LDD(Lightly Doped Drain) 구조 또는 오프셋(off-set)구조가 이용되고 있다.
종래의 오프셋구조 또는 LDD 구조의 박막 트랜지스터를 형성하는 방법으로는, 박막 트랜지스터의 게이트전극을 형성할 때 게이트 전극의 폭이 감광막의 패턴폭보다 작게 되도록 게이트 전극물질, 즉 게이트금속을 언더컷팅하여 형성하거나, 게이트의 측벽에 사이드월을 형성한 다음 소오스/드레인 영역을 형성하여 오프셋구조 또는 LDD 구조를 형성하고, 또한 금속게이트의 전기적 산화를 이용하여 오프셋구조 또는 LDD 구조를 형성하였다.
도 1a 내지 도 1g는 종래의 LDD 구조를 갖는 CMOS 박막 트랜지스터의 제조공정도를 도시한 것이다.
도 1a 내지 도 1g를 참조하여 종래의 7매의 마스크를 이용한 LDD CMOS 박막 트랜지스터의 제조방법을 설명하면 다음과 같다.
도 1a을 참조하면, N형 박막 트랜지스터가 형성될 영역(10a)과 P형 박막 트랜지스터가 형성될 영역(10b)을 구비한 절연기판(10)상에 폴리실리콘막을 증착한 다음, 제1마스크(도면상에는 도시되지 않음)를 이용하여 상기 폴리실리콘막을 식각하여 N형 및 P형 박막 트랜지스터 영역(10a), (10b)에 폴리실리콘막(11a), (11b)의 패턴을 각각 형성한다.
도 1b를 참조하면, 상기 N형 박막 트랜지스터 영역(10a)의 폴리실리콘막(11a)이 노출되도록 제2마스크로서 감광막(12)을 형성한다. 상기 제2마스크(12)를 이용하여 상기 폴리실리콘막(11a)으로 문턱전압을 조절하기 위한 채널도핑을 실시한다.
도 1c를 참조하면, 상기 제2마스크(12)를 제거한 다음, 기판상에 게이트 절연막(13)을 형성하고, 그위에 게이트 전극물질을 증착한다. 도면상에는 도시되지 않았으나, 제3마스크를 이용하여 상기 게이트 전극물질을 식각하여 각각 N형 박막 트랜지스터와 P형 박막 트랜지스터의 게이트(14a), (14b)를 게이트 절연막(13)상에 형성한다.
게이트 전극(14a), (14b)을 형성한 다음 N형 박막 트랜지스터영역(10a)의 상기 폴리실리콘막(11a)으로 소정의 도전형을 갖는, 예를 들어 N형의 저농도 불순물을 이온주입하여 게이트전극(14)의 양측에 LDD 영역(15)을 형성한다.
이때, 상기 P형 박막 트랜지스터 영역(10b)으로 이온주입된 저농도의 불순물은 후속하는 P형 박막 트랜지스터의 고농도 소오스/드레인 영역을 위한 P형 불순물의 이온주입에 의해 상쇄되어지므로, P형 박막 트랜지스터에는 영향을 미치지 않게된다.
도 1d를 참조하면, 상기 N형 박막 트랜지스터 영역(10a)으로의 불순물 이온주입을 방지함과 동시에 P형 박막 트랜지스터의 게이트 전극을 위한 제4마스크로서 감광막(16)을 형성한다. 상기 제4마스크(16)를 이용하여 P형 박막 트랜지스터영역(10b)의 폴리실리콘막(11b)으로 고농도의 P형 불순물을 이온주입하여 P형 박막 트랜지스터의 게이트 소오스/드레인 영역(17)을 형성한다.
도 1e를 참조하면, 상기 제4마스크(16)를 제거한 다음, 다시 기판상에 N형 박막 트랜지스터의 게이트 형성 및 상기 P형 박막 트랜지스터영역(10a)으로의 불순물 이온주입을 방지하기 위한 제5마스크로서 감광막(18)을 형성한다.
상기 제5마스크(18)를 이용하여 N형의 고농도 불순물을 상기 N형 박막 트랜지스터영역(10a)의 폴리실리콘막(11a)으로 이온주입하여 고농도의 소오스/드레인 영역(19)을 형성한다.
도 1f를 참조하면, 기판상에 걸쳐 층간 절연막(20)을 형성한 다음 제6마스크(도면상에는 도시되지 않음)를 이용하여 상기 N형 박막 트랜지스터 및 P형 박막 트랜지스터의 소오스/드레인 영역(19), (17)이 노출되도록 상기 층간 절연막(20)을 식각하여 N형 박막 트랜지스터영역(10a) 및 P형 박막 트랜지스터영역(10b)에 각각 콘택홀(21a), (21b)을 각각 형성한다.
도 1g를 참조하면, 기판상에 소오스/드레인용 전극물질을 증착한 다음 제7마스크(도면상에는 도시되지 않음)를 이용하여 상기 소오스/드레인용 전극물질을 식각하여 N형 박막 트랜지스터와 P형 박막 트랜지스터의 소오스/드레인 전극(22a),(22b)을 각각 형성한다.
이로써, LDD 구조를 갖는 N형 박막트랜지스터와 통상적인 구조의 P형 박막 트랜지스터로 구성된 CMOS 박막 트랜지스터가 제작된다.
상기한 바와같은 LDD 구조를 갖는 CMOS 는 N형 박막 트랜지스터에 LDD 구조를 채택함으로써 오프상태에서의 누설전류감소를 감소시켜 능동소자의 표시특성을 향상시킬 수 있다.
그러나, 상기한 바와같은 종래의 CMOS 박막 트랜지스터를 제조하는 방법은 LDD 구조를 채택하기 위한 마스크수의 증가 및 새로운 장비가 필요하고, 이로 인하여 생산성저하와 불량률의 증가 및 가격상승 등을 초래하는 문제점이 있었다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 마스크수를 감소시켜 공정을 단순화하고 오프상태에서의 누설전류를 감소시켜 소자의 특성을 향상시킬 수 있는 LDD 구조를 갖는 박막 트랜지스터 및 그의 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1g는 종래의 LDD 영역을 갖는 CMOS 박막 트랜지스터의 제조공정도,
도 2a 내지 도 2k는 본 발명의 실시예에 따른 LDD 구조를 갖는 CMOS 박막 트랜지스터의 제조공정도,
<도면의 주요부분에 대한 부호의 설명>
40 : 절연기판 41 : 버퍼층
42a, 42b : 폴리실리콘막 43, 43a, 43b : 게이트 절연막
44 : 게이트 전극물질 45, 45a, 45b ; 캡핑층
46, 46a, 46b : 제2마스크 47 : LDD 영역
44a, 44b : N형 및 P형 박막 트랜지스터의 게이트전극
49 : 제3마스크 51, 51a, 51b : 제4마스크
50, 52 : 고농도 소오스/드레인 영역 53a, 53b : 스페이서
53 : 절연막 54a, 54b : 소오스/드레인 전극
40a : N형 박막 트랜지스터영역 40b : P형 박막 트랜지스터영역
상기한 본 발명의 목적을 달성하기 위하여 본 발명의 LDD 구조를 갖는 박막 트랜지스터의 제조방법은 제1마스크를 이용하여 절연기판의 제1도전형 및 제2도전형의 박막 트랜지스터 영역상에 폴리실리콘막을 각각 형성하는 단계와; 상기 폴리실리콘막을 포함한 기판상에 게이트 절연막, 게이트 전극물질 및 캡핑층을 순차 형성하는 단계와; 제2마스크를 이용하여 상기 제1도전형의 박막 트랜지스터영역의 상기 게이트 전극물질 및 캡핑층을 식각하여 제1도전형의 박막 트랜지스터의 게이트 전극을 형성하는 단계와; 상기 제2마스크를 이용하여 상기 제1도전형의 박막 트랜지스터영역의 폴리실리콘막으로 제1도전형의 저농도 불순물을 이온주입하여 저농도의 소오스/드레인 영역을 형성하는 단계와; 제3마스크를 이용하여 상기 제1도전형의 박막 트랜지스터영역의 폴리실리콘막으로 상기 제1도전형의 고농도 불순물을 이온주입하여 고농도의 소오스/드레인 영역을 형성하고 저농도 소오스/드레인 영역의 폭을 한정하는 단계와; 제4마스크를 이용하여 상기 제2도전형의 박막 트랜지스터 영역의 전극물질 및 캡핑층을 식각하여 제2도전형의 박막 트랜지스터의 게이트전극을 형성하는 단계와; 상기 제4마스크를 이용하여 상기 제2도전형의 박막 트랜지스터영역의 폴리실리콘막으로 제2도전형의 고농도 불순물을 이온주입하여 소오스/드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 제1도전형의 박막 트랜지스터는 LDD 구조를 갖는 N형 박막 트랜지스터이며, 상기 제2도전형의 박막 트랜지스터는 통상적인 구조를 갖는 P형 박막 트랜지스터인 것을 특징으로 한다.
상기 제2마스크는 제1도전형의 박막 트랜지스터의 게이트전극을 형성함과 동시에 제2도전형의 박막 트랜지스터를 보호하기 위한 마스크이고, 상기 제4마스크는 제1도전형의 박막 트랜지스터를 보호함과 동시에 제2도전형의 박막 트랜지스터의 게이트전극을 형성하기 위한 마스크인 것을 특징으로 한다.
상기 박막 트랜지스터의 제조방법은 상기 제2도전형의 박막 트랜지스터의 소오스/드레인 영역형성후 기판전면에 절연막을 형성하는 공정과; 상기 절연막과 게이트 절연막을 식각하여 제1 및 제2도전형의 박막 트랜지스터의 게이트전극의 측벽에 스페이서를 형성함과 동시에 상기 제1 및 제2도전형의 고농도의 소오스/드레인 영역을 노출시키는 단계와; 제5마스크를 이용하여 상기 제1 및 제2도전형의 박막 트랜지스터의 소오스/드레인영역과 직접 콘택되도록 제1 및 제2도전형의 박막 트랜지스터의 소오스/드레인전극을 각각 형성하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 본 발명은 절연기판의 제1도전형 및 제2도전형의 박막 트랜지스터 영역상에 각각 형성된 제1 및 제2도전형의 박막 트랜지스터로 구성된 CMOS 박막 트랜지스터를 제조하는 방법에 있어서, 상기 절연기판의 상기 제1 및 제2도전형의 박막 트랜지스터영역상에 각각 형성된 제1 및 제2폴리실리콘막과; 상기 제1 및 제2폴리실리콘막상에 각각 형성되고, 게이트 절연막, 게이트 전극물질 및 캡핑층로 이루어진 제1 및 제2도전형의 박막 트랜지스터의 게이트전극과; 상기 게이트전극의 양측 제1 및 제2폴리실리콘막에 각각 형성된 제1 및 제2도전형의 박막 트랜지스터의 고농도의 소오스/드레인 영역과; 상기 제1 및 제2도전형의 박막 트랜지스터의 게이트전극의 양측에 각각 형성된 스페이서와; 상기 제1도전형의 박막 트랜지스터의 스페이서하부의 제1폴리실리콘막에 형성된 저농도 소오스/드레인 영역과; 상기 제1 및 제2도전형의 박막 트랜지스터의 소오스/드레인 영역과 직접 콘택되도록 상기 기판의 상기 제1 및 제2도전형의 박막 트랜지스터영역상에 각각 형성된 제1 및 제2도전형의 박막 트랜지스터의 소오스/드레인 전극을 포함하는 LDD 구조를 갖는 CMOS 박막 트랜지스터를 제공하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.
도 2a 내지 도 2k는 본 발명의 실시예에 따른 LDD 구조를 박막 트랜지스터의 제조공정도를 도시한 것이다.
도 2a를 참조하면, N형 박막 트랜지스터영역(40a)과 P형 박막 트랜지스터영역(40b)을 구비한 절연기판(40)상에 버퍼층(41)으로 산화막을 형성한다.
도 2b를 참조하면, 상기 버퍼층(41)상에 폴리실리콘막을 형성한다. 상기 폴리실리콘막상에 제1마스크(도면상에는 도시되지 않음)을 형성한 다음, 제1마스크를 이용하여 상기 폴리실리콘막을 식각하여 N형 박막 트랜지스터영역(40a) 및 P형 박막 트랜지스터영역(40b)에 폴리실리콘막(42a), (42b)의 패턴을 각각 형성한다.
도면상에는 도시되지 않았으나, 통상적인 방법으로 폴리실리콘막을 형성한 다음 N형 박막 트랜지스터영역(40a)과 P형 박막 트랜지스터영역(40b)에 형성된 폴리실리콘막(42a, 42b)으로 문턱전압조절용 채널도핑공정을 실시할 수도 있다.
도 2c를 참조하면, 상기 패터닝된 폴리실리콘막(42a, 42b)을 포함한 버퍼층(41)상에 게이트 절연막(43)과 게이트 전극물질(44) 및 캡핑층(45)을 순차적으로 형성한다. 이어서, N형 박막 트랜지스터영역(40a) 및 P형 박막 트랜지스터영역(40b)의 캡핑층(45)상에 제2마스크(46)를 형성한다. 이때, 캡핑층(45)으로 산화막 또는 질화막과 같은 절연막을 사용한다.
여기서, 제2마스크(46)중 N형 박막 트랜지스터영역(40a)에 형성된 부분(46a)은 N형 박막 트랜지스터의 게이트전극용 마스크로 작용하고, P형 박막 트랜지스터영역(40b)에 형성된 부분(46b)은 N형 박막 트랜지스터의 게이트형성시 P 형 박막 트랜지스터영역(40b)을 보호하기 위한 마스크로서 작용한다.
도 2d를 참조하면, 제2마스크(46a, 46b)를 이용하여 상기 캡핑층(45)과 게이트 전극물질(44)을 패터닝하여 N형 박막 트랜지스터의 게이트전극(44a)을 형성한 다음 제2마스크(46a, 46b)를 제거한다.
도 2e를 참조하면, 상기 N형 박막 트랜지스터영역(40a)의 폴리실리콘막(42a)으로 저농도의 N형 불순물을 이온주입하여 게이트전극(44a)양측의 폴리실리콘막(42a)의 표면에 저농도의 소오스/드레인영역(47)을 형성한다.
이어서 도 2f와 같이 LDD 영역 한정 및 이온주입용 제3마스크로서 감광막(49)을 상기 게이트 전극의 폭보다 크게 형성한다.
이때, 제3마스크(49)의 폭을 "A" 라 하고, 게이트 전극(44a)의 폭을 "B"라 할 때, 후속공정에서 형성될 오프셋영역의 폭을 "C"라 하면, C=A-B가 된다. 따라서, 제3마스크(49)의 폭에 따라 LDD 영역(47)의 폭이 정하여진다.
도 2g를 참조하면, 상기 제3마스크(49)를 이용하여 N형의 고농도 불순물을 N형 박막 트랜지스터영역(40a)의 폴리실리콘막(42a)으로 이온주입하여 고농도의 소오스/드레인 영역(50)을 형성하여 LDD 구조를 갖는 N형 박막 트랜지스터를 제조한다.
상기에서 설명한 바와같이, 오프셋영역의 폭(C)은 제3마스크(49)의 폭(A)에서 게이트 전극(44a)의 폭(B)을 뺀 값이 되므로, 제3마스크(49)의 폭을 가변시켜 줌으로써 LDD 영역(47)에서 1.0㎛ 이상의 원하는 폭을 용이하게 확보할 수 있게 된다.
도 2h를 참조하면, 상기 제3마스크(49)를 제거한 다음, 기판의 N형 박막 트랜지스터영역(40a)와 P형 박막 트랜지스터영역(40b)상에 제4마스크(51)를 형성하는데, 이때, 제4마스크(51)중 N형 박막 트랜지스터영역(40a)에 형성된 부분(51a)은 P형 박막 트랜지스터의 게이트 전극형성 및 소오스/드레인영역을 위한 이온주입공정시 N형 박막 트랜지스터영역(40a)을 보호하기 위한 마스크역할을 하고, P형 박막 트랜지스터영역(40b)에 형성된 부분(51b)은 P 형 박막 트랜지스터의 게이트전극을 형성하기 위한 마스크의 역할을 한다.
이어서, 제4마스크(51a, 51b)를 이용하여 P형 박막 트랜지스터영역(40b)의 상기 캡핑층(45)과 게이트 전극물질(44)을 패터닝하여 P형 박막 트랜지스터의 게이트전극(44b)을 형성한다.
P형 박막 트랜지스터(50)의 게이트전극(44b)을 형성한 다음 P형 박막 트랜지스터영역(40b)의 폴리실리콘막(42b)으로 고농도의 P형 불순물을 이온주입하여 P형 박막 트랜지스터의 고농도 소오스/드레인 영역(52)을 형성한다. 이로써 통상적인 구조의 P형 박막 트랜지스터가 제조된다, P형 박막 트랜지스터의 소오스/드레인 영역(52)을 형성한 다음 제4마스크(51a, 51b)를 제거한다.
도 2i와 같이 기판전면에 걸쳐 산화막 또는 질화막과 같은 스페이서용 절연막(53)을 형성한 다음 도 2j와 같이 이방성식각하여 P형 박막 트랜지스터의 게이트전극(44b) 그리고 N형 박막 트랜지스터의 게이트전극(44b)의 측벽에 스페이서(53a, 53b)를 각각 형성한다. 이때, 절연막(53)의 식각에 의한 측벽 스페이서(53a, 53b)를 형성할 때, 그 하부의 게이트 절연막(43)도 함께 식각되어 폴리실리콘막(42a, 42b)에 형성된 N형 및 P형 박막 트랜지스터의 고농도 소오스/드레인 영역(50), (52)이 노출되어진다. 따라서, 후속의 소오스/드레인전극과의 콘택을 위한 콘택홀형성공정이 필요없게 된다.
도 2k를 참조하면, 기판전면에 걸쳐 소오스/드레인전극용 금속을 증착한 다음 제5마스크(도면상에는 도시되지 않음)를 이용하여 식각하여 N형 박막 트랜지스터의 소오스/드레인전극(54a)과 P형 박막 트랜지스터의 소오스/드레인 전극(54b)을 각각 형성한다.
본 발명의 실시예에서는 N형 박막 트랜지스터의 소오스/드레인전극(54a)과 P형 박막 트랜지스터의 소오스/드레인 전극(54b)이 소오스/드레인 영역(50), (52)과 직접 콘택되는데, 이때 N형 및 P형 박막 트랜지스터의 게이트 전극(44a), (44b)이 캡핍층(45a), (45b) 및 스페이서(53a), (53b)에 의해 완전히 감싸지는 구조를 갖으므로, 층간 절연막없이 직접 소오스/드레인 영역(50), (52)과 소오스/드레인 전극(54a), (54b)을 직접 콘택시켜도 소오스/드레인 전극과 게이트전극간의 쇼트가 발생되지 않게 된다.
따라서, 본 발명의 LDD 구조를 갖는 N형의 박막 트랜지스터와 통상적인 구조의 P형 박막 트랜지스터로 된 CMOS 박막 트랜지스터를 제조한다.
본 발명의 박막 트랜지스터의 제조시, 도면상에는 도시되지 않았으나, 상기 N형 및 P형 박막 트랜지스터의 게이트 전극을 형성할 때 박막 트랜지스터의 게이트라인이 형성되고 상기 소오스/드레인 전극을 형성할 때 박막 트랜지스터의 데이터라인이 동시에 형성되어진다.
이상, 설명한 바와 같이 본 발명의 CMOS 박막 트랜지스터의 제조방법에 따르면, 폴리실리콘막을 패터닝하기 위한 제1마스크, N형 박막 트랜지스터의 게이트전극을 형성하기 위한 제2마스크, N형 박막 트랜지스터의 고농도/드레인 영역형성 및 LDD영역 한정을 위한 제3마스크, P형 박막 트랜지스터의 게이트 전극을 형성하기 위한 제4마스크 및 소오스/드레인 전극과 데이터라인을 형성하기 위한 제5마스크의 5매의 마스크만을 사용한다.
따라서, 종래의 7매의 마스크를 사용하는 CMOS 박막 트랜지스터의 제조방법에 비하여 2매의 마스크수를 감소시켜 공정을 단순화시킬 수 있으며, 이에 따라 불량률이 감소되어 수율이 향상되는 문제점이 있었다.
또한, P형 박막 트랜지스터에서는 통상적인 박막 트랜지스터를 형성하는 반면에 N형 박막 트랜지스터는 LDD 구조를 형성하여 줌으로써 오프상태에서의 누설전류를 감소시켜 소자의 특성저하를 방지할 수 있는 효과가 있다.
게다가, 본 발명의 박막 트랜지스터의 제조방법에 따르면, 소오스/드레인 영역이 형성된 폴리실리콘막을 노출시켜 소오스/드레인 전극과 소오스/드레인 영역을 직접 연결시켜 줌으로써 통상적인 박막 트랜지스터의 제조방법에 있어서 소오스/드레인 전극을 소오스/드레인 영역에 연결시켜 주기 위한 콘택홀 형성공정이 배제되므로, 공정을 단순화할 수 있다.
또한, N형 및 P형 박막 트랜지스터의 게이트 전극의 측벽에 각각 스페이서가형성되어 신호라인인 게이트라인과 데이터 라인간의 쇼트를 방지할 수 있는 효과가 있다.
또한, 본 발명에서는 마스크 패턴에 의해 LDD 영역을 한정하여 줌으로써 1.0㎛ 범위이상의 LDD 영역을 용이하게 확보할 수 있는 이점이 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 제1마스크를 이용하여 절연기판의 제1도전형 및 제2도전형의 박막 트랜지스터 영역상에 폴리실리콘막을 각각 형성하는 단계와;
    상기 폴리실리콘막을 포함한 기판상에 게이트 절연막, 게이트 전극물질 및 캡핑층을 순차 형성하는 단계와;
    제2마스크를 이용하여 상기 제1도전형의 박막 트랜지스터영역의 상기 게이트 전극물질 및 캡핑층을 식각하여 제1도전형의 박막 트랜지스터의 게이트 전극을 형성하는 단계와;
    상기 제2마스크를 이용하여 상기 제1도전형의 박막 트랜지스터영역의 폴리실리콘막으로 제1도전형의 저농도 불순물을 이온주입하여 저농도의 소오스/드레인 영역을 형성하는 단계와;
    제3마스크를 이용하여 상기 제1도전형의 박막 트랜지스터영역의 폴리실리콘막으로 상기 제1도전형의 고농도 불순물을 이온주입하여 고농도의 소오스/드레인 영역을 형성하고 저농도 소오스/드레인 영역을 한정하는 단계와;
    제4마스크를 이용하여 상기 제2도전형의 박막 트랜지스터 영역의 전극물질 및 캡핑층을 식각하여 제2도전형의 박막 트랜지스터의 게이트전극을 형성하는 단계와;
    상기 제4마스크를 이용하여 상기 제2도전형의 박막 트랜지스터영역의 폴리실리콘막으로 제2도전형의 고농도 불순물을 이온주입하여 소오스/드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 LDD 구조를 갖는 CMOS 박막 트랜지스터의 제조방법.
  2. 제1항에 있어서, 상기 폴리실리콘막을 형성한 후 문턱전압조절을 위한 채널도핑공정을 추가로 수행하는 것을 특징으로 하는 LDD 구조를 갖는 CMOS 트랜지스터의 제조방법.
  3. 제1항에 있어서, 상기 제1도전형의 박막 트랜지스터는 LDD 구조를 갖으며, 상기 제2도전형의 박막 트랜지스터는 통상적인 구조를 갖는 것을 특징으로 하는 LDD 구조를 갖는 CMOS 트랜지스터의 제조방법.
  4. 제3항에 있어서, 상기 제1도전형의 박막 트랜지스터는 N형 박막 트랜지스터이고, 상기 제2도전형의 박막 트랜지스터는 P형 박막 트랜지스터인 것을 특징으로 하는 LDD 구조를 갖는 CMOS 트랜지스터의 제조방법.
  5. 제4항에 있어서, 상기 제2마스크는 제1도전형의 박막 트랜지스터의 게이트전극을 형성함과 동시에 제1도전형의 박막 트랜지스터를 보호하기 위한 것임을 특징으로 하는 LDD 구조를 갖는 CMOS 트랜지스터의 제조방법.
  6. 제4항에 있어서, 상기 제4마스크는 제1도전형의 박막 트랜지스터를 보호함과동시에 제2도전형의 박막 트랜지스터의 게이트전극을 형성하기 위한 것임을 특징으로 하는 LDD 구조를 갖는 CMOS 트랜지스터의 제조방법.
  7. 제1항에 있어서, 상기 제1도전형의 박막 트랜지스터의 저농도 소오스/드레인 영역의 폭은 제3마스크의 폭에 따라 정해지는 것을 특징으로 하는 LDD 구조를 갖는 CMOS 트랜지스터의 제조방법.
  8. 제1항에 있어서, 상기 제2도전형의 박막 트랜지스터의 소오스/드레인 영역을 형성한 후 기판전면에 절연막을 형성하는 공정과;
    상기 절연막과 게이트 절연막을 식각하여 제1 및 제2도전형의 박막 트랜지스터의 게이트전극의 측벽에 스페이서를 형성함과 동시에 상기 제1 및 제2도전형의 고농도의 소오스/드레인 영역을 노출시키는 단계와;
    제5마스크를 이용하여 상기 제1 및 제2도전형의 박막 트랜지스터의 소오스/드레인영역과 직접 콘택되도록 제1 및 제2도전형의 박막 트랜지스터의 소오스/드레인전극을 각각 형성하는 단계를 더 포함하는 것을 특징으로 하는 LDD 구조를 갖는 CMOS 트랜지스터의 제조방법.
  9. 제8항에 있어서, 상기 캡핑층은 상기 제1 및 제2도전형의 박막 트랜지스터의 게이트 전극과 소오스/드레인전극간의 쇼트를 방지하기 위하여 산화막 또는 질화막중 하나를 포함하는 것을 특징으로 하는 LDD 구조를 갖는 CMOS 박막 트랜지스터의제조방법.
  10. 절연기판의 제1도전형 및 제2도전형의 박막 트랜지스터 영역상에 각각 형성된 제1 및 제2도전형의 박막 트랜지스터로 구성된 CMOS 박막 트랜지스터를 제조하는 방법에 있어서,
    상기 절연기판의 상기 제1 및 제2도전형의 박막 트랜지스터영역상에 각각 형성된 제1 및 제2폴리실리콘막과;
    상기 제1 및 제2폴리실리콘막상에 각각 형성되고, 게이트 절연막, 게이트 전극물질 및 캡핑층로 이루어진 제1 및 제2도전형의 박막 트랜지스터의 게이트전극과;
    상기 게이트전극의 양측 제1 및 제2폴리실리콘막에 각각 형성된 제1 및 제2도전형의 박막 트랜지스터의 고농도의 소오스/드레인 영역과;
    상기 제1 및 제2도전형의 박막 트랜지스터의 게이트전극의 양측에 각각 형성된 스페이서와;
    상기 제1도전형의 박막 트랜지스터의 스페이서하부의 제1폴리실리콘막에 형성된 제1도전형의 저농도 소오스/드레인 영역과;
    상기 제1 및 제2도전형의 박막 트랜지스터의 소오스/드레인 영역과 직접 콘택되도록 상기 기판의 상기 제1 및 제2도전형의 박막 트랜지스터영역상에 각각 형성된 제1 및 제2도전형의 박막 트랜지스터의 소오스/드레인 전극을 포함하는 것을 특징으로 하는 LDD 구조를 갖는 CMOS 박막 트랜지스터.
KR10-2001-0010843A 2001-03-02 2001-03-02 엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법 KR100437473B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0010843A KR100437473B1 (ko) 2001-03-02 2001-03-02 엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법
JP2002054844A JP3946545B2 (ja) 2001-03-02 2002-02-28 Ｃｍｏｓ薄膜トランジスタの製造方法
US10/086,629 US6753235B2 (en) 2001-03-02 2002-03-04 Method of manufacturing CMOS thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0010843A KR100437473B1 (ko) 2001-03-02 2001-03-02 엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법

Publications (2)

Publication Number Publication Date
KR20020071061A true KR20020071061A (ko) 2002-09-12
KR100437473B1 KR100437473B1 (ko) 2004-06-23

Family

ID=19706412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0010843A KR100437473B1 (ko) 2001-03-02 2001-03-02 엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법

Country Status (3)

Country Link
US (1) US6753235B2 (ko)
JP (1) JP3946545B2 (ko)
KR (1) KR100437473B1 (ko)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256060B2 (en) 2004-11-12 2007-08-14 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same
US7348197B2 (en) 2004-09-09 2008-03-25 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and fabrication method thereof
US7414691B2 (en) 2004-08-12 2008-08-19 Lg Display Co., Ltd. Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
US7474362B2 (en) 2004-12-22 2009-01-06 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7492432B2 (en) 2004-12-31 2009-02-17 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7595859B2 (en) 2004-12-31 2009-09-29 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7612836B2 (en) 2004-09-09 2009-11-03 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
US7632722B2 (en) 2004-12-24 2009-12-15 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7638801B2 (en) 2004-08-13 2009-12-29 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
US7701524B2 (en) 2004-08-26 2010-04-20 Lg Display Co., Ltd. LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof
US7830476B2 (en) 2004-12-31 2010-11-09 Lg Display Co., Ltd. Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof
KR20110081639A (ko) * 2010-01-08 2011-07-14 삼성전자주식회사 트랜지스터 및 그 제조방법
US8018545B2 (en) 2004-08-26 2011-09-13 Lg Display Co., Ltd. Method of fabricating a liquid crystal display device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590264B1 (ko) * 2001-03-02 2006-06-15 삼성에스디아이 주식회사 오프셋영역을 갖는 씨모스 박막 트랜지스터 및 그의제조방법
KR101043991B1 (ko) * 2004-07-28 2011-06-24 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101056013B1 (ko) * 2004-08-03 2011-08-10 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
DE102004042275A1 (de) * 2004-09-01 2006-03-02 Robert Bosch Gmbh Verfahren zur Herstellung eines Thermoelements
EP1820093B1 (de) * 2004-10-25 2018-08-15 Robert Bosch Gmbh Verfahren und einrichtung zum umschalten in einem computersystem mit mindestens zwei ausführungseinheiten
KR101146418B1 (ko) * 2004-11-08 2012-05-17 엘지디스플레이 주식회사 폴리 실리콘형 액정 표시 장치용 어레이 기판 및 그 제조방법
KR101192746B1 (ko) * 2004-11-12 2012-10-18 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판의 제조방법
JP4482428B2 (ja) * 2004-11-12 2010-06-16 川崎マイクロエレクトロニクス株式会社 半導体集積回路の製造方法および半導体集積回路
KR101066489B1 (ko) * 2004-11-12 2011-09-21 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판 및 그 제조 방법
KR101146522B1 (ko) * 2004-12-08 2012-05-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR101107712B1 (ko) * 2005-02-28 2012-01-25 엘지디스플레이 주식회사 액정표시장치
US7915128B2 (en) * 2008-02-29 2011-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage semiconductor devices
KR102138037B1 (ko) * 2013-08-16 2020-08-14 삼성디스플레이 주식회사 박막트랜지스터, 이를 포함하는 표시패널 및 박막트랜지스터 제조방법
CN104465702B (zh) * 2014-11-03 2019-12-10 深圳市华星光电技术有限公司 Amoled背板的制作方法
US11257956B2 (en) 2018-03-30 2022-02-22 Intel Corporation Thin film transistor with selectively doped oxide thin film
US11362215B2 (en) 2018-03-30 2022-06-14 Intel Corporation Top-gate doped thin film transistor
CN110211925B (zh) * 2019-04-04 2021-07-06 Tcl华星光电技术有限公司 顶发光型氧化铟镓锌薄膜晶体管器件制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3216502B2 (ja) * 1995-10-16 2001-10-09 株式会社日立製作所 Ｃｍｏｓ薄膜半導体装置及びその製造方法
JPH09298304A (ja) * 1996-05-08 1997-11-18 Semiconductor Energy Lab Co Ltd 液晶表示装置の製造方法および半導体装置の製造方法
KR100540131B1 (ko) * 1997-07-19 2006-03-22 엘지.필립스 엘시디 주식회사 액정표시장치제조방법
KR100333273B1 (ko) * 1999-08-02 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
JP2001345448A (ja) * 2000-05-31 2001-12-14 Toshiba Corp 薄膜トランジスタの製造方法および薄膜トランジスタ
TW471181B (en) * 2000-12-27 2002-01-01 Ind Tech Res Inst Manufacturing method of wide view angle flat panel display cell

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7414691B2 (en) 2004-08-12 2008-08-19 Lg Display Co., Ltd. Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
US7927930B2 (en) 2004-08-13 2011-04-19 Lg Display Co., Ltd. Method for fabricating a liquid crystal display device
US7638801B2 (en) 2004-08-13 2009-12-29 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
US8018545B2 (en) 2004-08-26 2011-09-13 Lg Display Co., Ltd. Method of fabricating a liquid crystal display device
US7701524B2 (en) 2004-08-26 2010-04-20 Lg Display Co., Ltd. LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof
US7348197B2 (en) 2004-09-09 2008-03-25 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and fabrication method thereof
US8049830B2 (en) 2004-09-09 2011-11-01 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
US7612836B2 (en) 2004-09-09 2009-11-03 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
US7619286B2 (en) 2004-11-12 2009-11-17 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7256060B2 (en) 2004-11-12 2007-08-14 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same
US7474362B2 (en) 2004-12-22 2009-01-06 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7632722B2 (en) 2004-12-24 2009-12-15 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7999267B2 (en) 2004-12-24 2011-08-16 Lg Display Co., Ltd. Liquid crystal display device
US7830476B2 (en) 2004-12-31 2010-11-09 Lg Display Co., Ltd. Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof
US7595859B2 (en) 2004-12-31 2009-09-29 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7492432B2 (en) 2004-12-31 2009-02-17 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
KR20110081639A (ko) * 2010-01-08 2011-07-14 삼성전자주식회사 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
KR100437473B1 (ko) 2004-06-23
JP3946545B2 (ja) 2007-07-18
US20020123201A1 (en) 2002-09-05
JP2002314095A (ja) 2002-10-25
US6753235B2 (en) 2004-06-22

Similar Documents

Publication Publication Date Title
KR100437473B1 (ko) 엘디디 구조를 갖는 씨모스 박막 트랜지스터 및 그의제조방법
US7572690B2 (en) Method of fabricating CMOS thin film transistor (TFT) and CMOS TFT fabricated using the same
KR100590264B1 (ko) 오프셋영역을 갖는 씨모스 박막 트랜지스터 및 그의제조방법
KR100260043B1 (ko) 반도체 소자 제조방법
KR20010084139A (ko) 상보형 모스 박막트랜지스터의 제조방법
KR20050045560A (ko) 리세스 게이트 트랜지스터의 채널형성용 이온주입 방법
KR100262456B1 (ko) 반도체 소자 제조방법
JP3862692B2 (ja) 低濃度ドレインを有する半導体装置の製造方法
KR100362191B1 (ko) 반도체소자의박막트랜지스터및그제조방법
KR100542980B1 (ko) 엘디디영역을 갖는 씨모스 박막 트랜지스터의 제조방법
KR20000019488A (ko) 정전기 보호용 트랜지스터의 제조 방법
KR100450566B1 (ko) 씨모오스형 트랜지스터 제조 방법
KR100414375B1 (ko) 마스크롬 제조 방법
KR20020050371A (ko) 반도체 소자의 트랜지스터 제조 방법
KR100346070B1 (ko) 오프셋영역을 갖는 박막 트랜지스터의 제조방법
KR100800922B1 (ko) 반도체 소자의 트랜지스터 제조방법
KR970006740B1 (ko) 박막트랜지스터의 제조 방법
KR20010011002A (ko) 반도체소자의 트랜지스터 형성방법
KR20020019139A (ko) 반도체 소자 및 그 제조 방법
KR0167605B1 (ko) 모스 트랜지스터 제조방법
KR19990057055A (ko) 반도체소자의 제조방법
KR20020017725A (ko) 고전압 반도체 소자 및 그의 제조방법
KR20000001683A (ko) 반도체 소자 제조방법
KR20020055248A (ko) 반도체 소자의 트랜지스터 제조 방법
KR20020049934A (ko) 반도체 소자의 트랜지스터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190529

Year of fee payment: 16