KR20020055248A - 반도체 소자의 트랜지스터 제조 방법 - Google Patents
반도체 소자의 트랜지스터 제조 방법 Download PDFInfo
- Publication number
- KR20020055248A KR20020055248A KR1020000084663A KR20000084663A KR20020055248A KR 20020055248 A KR20020055248 A KR 20020055248A KR 1020000084663 A KR1020000084663 A KR 1020000084663A KR 20000084663 A KR20000084663 A KR 20000084663A KR 20020055248 A KR20020055248 A KR 20020055248A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon layer
- gate electrode
- pattern
- ion implantation
- drain
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 54
- 229920005591 polysilicon Polymers 0.000 claims abstract description 54
- 239000012535 impurity Substances 0.000 claims abstract description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- High Energy & Nuclear Physics (AREA)
- Manufacturing & Machinery (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 트랜지스터 제조 방법에 관한 것으로, NMOS 트랜지스터를 제조하는 과정에서, 드레인 쪽의 게이트 전극에 p타입의 불순물을 저농도로 도핑하여 후속 공정에서 n타입 불순물 도핑 시 p타입 불순물과 상쇄시켜 n타입 불순물의 농도를 낮춰줌으로써 게이트 전극과 드레인과의 전기장을 낮춰주어 소자의 라이프 타임을 증가시키고 전기적 특성을 향상시킬 수 있는 반도체 소자의 트랜지스터 제조 방법을 제공하는데 그 목적이 있다.
Description
본 발명은 반도체 소자의 트랜지스터 제조 방법에 관한 것으로, 특히 NMOS 트랜지스터의 게이트와 드레인간의 전기장(Electric field)을 감소시켜 소자의 라이프 타임(Life time)을 개선할 수 있는 반도체 소자의 트랜지스터 제조 방법에 관한 것이다.
종래의 기술에서는 NMOS 트랜지스터의 게이트 전극에 불순물을 주입할 때 한 가지 타입으로 균일하게 도핑을 한다.
도 1을 참조하면, 트랜지스터는 일반적으로 반도체 기판(11)에 게이트 산화막(12), 게이트 전극(13), 소오스(14a) 및 드레인(14b)을 형성하여 제조한다.
이때, 트랜지스터가 NMOS 트랜지스터일 경우 고농도의 게이트 전극(13)과 드레인(14b) 사이(A)에 높은 전기장이 발생하여 핫 케리어 이펙트(Hot carrier effect)로 인한 소자 열화가 발생하여 소자의 라이프 타임이 줄어드는 문제가 발생한다. 또한, GIDL도 증가하여 소자의 전기적 특성을 저하시키는 문제가 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 NMOS 트랜지스터의 게이트 전극의 드레인 쪽 불순물 농도를 낮추어 줌으로써 전기장을 낮추어 줌으로써 소자의 라이프 타임을 증가시켜 전기적 특성을 향상시킬 수 있는 반도체 소자의 트랜지스터 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래의 반도체 소자의 트랜지스터 구조를 설명하기 위하여 도시한 소자의 단면도.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 트랜지스터 제조 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
1, 11 : 반도체 기판2, 12 : 게이트 산화막
3a : 언도프트 폴리실리콘층3b : P- 폴리실리콘층
3c : n- 게이트 전극3d : n+ 게이트 전극
3, 13 : 게이트 전극4 : 제 1 감광막 패턴
5 : 제 2 감광막 패턴6 : 게이트 스페이서
7a, 14a : LDD 소오스7b, 14b : LDD 드레인
본 발명에 따른 반도체 소자의 트랜지스터 제조 방법은 반도체 기판 상에 게이트 산화막 및 언도프트 폴리실리콘층을 형성하는 단계, 언도프트 폴리실리콘층 상에 게이트 전극 형성 예정 영역의 일부분을 노출시키는 제 1 감광막 패턴을 형성하는 단계, 제 1 감광막 패턴을 이온 주입 마스크로 하여 언도프트 폴리실리콘층의 노출된 영역에 p타입의 불순물을 저농도로 도핑하여 p- 폴리실리콘층으로 형성하는 단계, 제 1 감광막 패턴을 제거한 후 제 2 감광막 패턴을 형성하고, 제 2 감광막 패턴을 식각 마스크로 하는 식각 공정을 실시하여 언도프트 폴리실리콘층 및 p- 폴리실리콘층을 게이트 전극의 형태로 패터닝하는 단계, 제 2 감광막 패턴을 제거한 후 n타입의 불순물 이온 주입 공정으로 소오스 및 드레인을 형성함과 동시에 소오스 쪽의 언도프트 폴리실리콘층을 n+ 폴리실리콘층으로 형성하고, 드레인 쪽의 p- 폴리실리콘층을 n- 폴리실리콘층으로 형성하여 n+ 폴리실리콘층 및 n- 폴리실리콘층으로 이루어진 게이트 전극을 형성하는 단계로 이루어진다.
소오스 및 드레인은 LDD 구조로 형성한다.
p타입 불순물 이온 주입 공정은 3E14 내지 2E15 atoms/cm2의 불순물을 주입하며, n타입 불순물 이온 주입 공정시 1E15 내지 5E15 atoms/cm2의 불순물을 주입한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 트랜지스터 제조 방법을 설명하기 위하여 순차적으로 도시한 소자의 단면도이다.
도 2a를 참조하면, 반도체 기판(1) 상에 게이트 산화막(2) 및 언도프트 폴리실리콘층(3a)을 순차적으로 형성한다.
도 2b를 참조하면, 언도프트 폴리실리콘층(3a) 상에 제 1 감광막 패턴(4)을 형성하여 게이트 형성 예정 영역(G)의 일부분을 노출시킨다. 이후, 제 1 감광막 패턴(4)을 이온주입 마스크로 하여 p타입의 불순물로 저농도 이온주입을 실시해 언도프트 폴리실리콘층의 노출된 부분을 p- 폴리실리콘층(3b)으로 형성한다.
이때, 저농도 이온 주입 공정시 3E14 내지 2E15 atoms/cm2의 p타입 불순물을 주입한다.
도 2c를 참조하면, 제 1 감광막 패턴(4)을 제거한 후 제 2 감광막 패턴(5)을 형성하여 게이트 형성 예정 영역(G)을 가린다. 이때, 게이트 형성 예정 영역(G)에는 언도프트 폴리실리콘층(3a)과 p- 폴리실리콘층(3b)이 동일한 층(Layer)에 동시에 존재한다.
도 2d를 참조하면, 도 2c의 제 2 감광막 패턴(5)을 식각 마스크로 하는 식각 공정으로 언도프트 폴리실리콘층(3a) 및 p- 폴리실리콘층(3b)의 노출된 부분을 식각하여 제거하고, 제 2 감광막 패턴(5)을 제거한다.
도 2e를 참조하면, 저농도 불순물 이온주입 공정을 실시한 후 게이트 스페이서(6)를 형성하고, 다시 고농도 불순물 이온 주입 공정을 실시하여 LDD 소오스/드레인(7a 및 7b)을 형성하여 NMOS 트랜지스터를 제조한다.
이때, 고농도 이온 주입 공정시 1E15 내지 5E15 atoms/cm2의 불순물을 주입한다.
여기서, 저농도 불순물 이온 주입 및 고농도 불순물 이온 주입은 n타입의 불순물을 주입하며, 도 2d의 언도프트 폴리실리콘층(3a)과 p- 폴리실리콘층(3b)에도 고농도 불순물 이온 주입 공정이 실시된다. 고농도 불순물 이온 주입에 의하여, 언도프트 폴리실리콘층(3a)은 n+ 폴리실리콘층(3d)이 되며, p- 폴리실리콘층(3b)은 고농도의 n+ 불순물이 p- 불순물과 일부 상쇄되어 n- 폴리실리콘층(3c)이 된다. 이로써, 드레인(7b) 쪽에는 n- 폴리실리콘층(3c)이 형성되고, 소오스(7a) 쪽에는 n+ 폴리실리콘층(3d)이 형성됨으로써, n- 폴리실리콘층(3c) 및 n+ 폴리실리콘층(3d)으로 이루어져 드레인(7b)쪽의 불순물 농도가 낮은 게이트 전극(3)이 형성된다.
상술한 바와 같이, 본 발명은 드레인 쪽의 게이트 전극의 불순물 농도를 낮추어 전기장을 저하시키고, 소자의 라이프 타임을 증가시켜 전기적 특성 및 수명을 향상시키는 효과가 있다.
Claims (4)
- 반도체 기판 상에 게이트 산화막 및 언도프트 폴리실리콘층을 형성하는 단계;상기 언도프트 폴리실리콘층 상에 게이트 전극 형성 예정 영역의 일부분을 노출시키는 제 1 감광막 패턴을 형성하는 단계;상기 제 1 감광막 패턴을 이온 주입 마스크로 하여 상기 언도프트 폴리실리콘층의 노출된 영역에 p타입의 불순물을 저농도로 도핑하여 p- 폴리실리콘층으로 형성하는 단계;상기 제 1 감광막 패턴을 제거한 후 제 2 감광막 패턴을 형성하고, 상기 제 2 감광막 패턴을 식각 마스크로 하는 식각 공정을 실시하여 상기 언도프트 폴리실리콘층 및 상기 p- 폴리실리콘층을 게이트 전극의 형태로 패터닝하는 단계 및상기 제 2 감광막 패턴을 제거한 후 n타입의 불순물 이온 주입 공정으로 소오스 및 드레인을 형성함과 동시에 상기 소오스 쪽의 상기 언도프트 폴리실리콘층을 n+ 폴리실리콘층으로 형성하고, 상기 드레인 쪽의 상기 p- 폴리실리콘층을 n- 폴리실리콘층으로 형성하여 상기 n+ 폴리실리콘층 및 상기 n- 폴리실리콘층으로 이루어진 게이트 전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 제 1 항에 있어서,상기 소오스 및 드레인은 LDD 구조로 형성되는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 제 1 항에 있어서,상기 p타입 불순물 이온 주입 공정은 3E14 내지 2E15 atoms/cm2의 불순물을 주입하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
- 제 1 항에 있어서상기 n타입 불순물 이온 주입 공정시 1E15 내지 5E15 atoms/cm2의 불순물을 주입하는 것을 특징으로 하는 반도체 소자의 트랜지스터 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000084663A KR20020055248A (ko) | 2000-12-28 | 2000-12-28 | 반도체 소자의 트랜지스터 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000084663A KR20020055248A (ko) | 2000-12-28 | 2000-12-28 | 반도체 소자의 트랜지스터 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020055248A true KR20020055248A (ko) | 2002-07-08 |
Family
ID=27688006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000084663A KR20020055248A (ko) | 2000-12-28 | 2000-12-28 | 반도체 소자의 트랜지스터 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020055248A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101124252B1 (ko) * | 2010-01-26 | 2012-03-27 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조방법 |
-
2000
- 2000-12-28 KR KR1020000084663A patent/KR20020055248A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101124252B1 (ko) * | 2010-01-26 | 2012-03-27 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6277675B1 (en) | Method of fabricating high voltage MOS device | |
| US6054357A (en) | Semiconductor device and method for fabricating the same | |
| KR100391959B1 (ko) | 반도체 장치 및 제조 방법 | |
| JP3049496B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JP4170270B2 (ja) | モストランジスタ及びその製造方法 | |
| KR100298874B1 (ko) | 트랜지스터의형성방법 | |
| KR20050045560A (ko) | 리세스 게이트 트랜지스터의 채널형성용 이온주입 방법 | |
| KR20050069111A (ko) | 자기 정렬 바이폴라 트랜지스터 형성 방법 | |
| KR20020055248A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100676194B1 (ko) | 씨모스(ｃｍｏｓ) 트랜지스터 제조방법 | |
| KR100359773B1 (ko) | 반도체 소자 제조방법 | |
| KR100301815B1 (ko) | 반도체소자 및 그의 제조방법 | |
| KR100287873B1 (ko) | 반도체 소자의 제조방법 | |
| KR100261171B1 (ko) | 트랜지스터의 제조 방법 | |
| KR100501935B1 (ko) | 제 2 측벽 공정을 이용한 반도체 소자의 제조 방법 | |
| KR100334968B1 (ko) | 매몰 채널 ｐｍｏｓ 트랜지스터 제조 방법 | |
| KR100327419B1 (ko) | 반도체소자제조방법 | |
| KR100268924B1 (ko) | 반도체소자의제조방법 | |
| KR100325287B1 (ko) | 반도체소자및그제조방법 | |
| KR930008897B1 (ko) | Mosfet 제조방법 | |
| KR0147728B1 (ko) | 엘디디 구조를 갖는 반도체 장치 제조방법 | |
| KR970006219B1 (ko) | 반도체소자 제조방법 | |
| KR100252902B1 (ko) | 씨모스 소자의 제조방법 | |
| KR20000032450A (ko) | 반도체 소자 제조방법 | |
| KR19990042478A (ko) | 반도체 소자 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |