KR20020059039A - 멀티-핑거구조의 ｅｓｄ 보호회로 - Google Patents

멀티-핑거구조의 ｅｓｄ 보호회로 Download PDF

Info

Publication number
KR20020059039A
KR20020059039A KR1020000087295A KR20000087295A KR20020059039A KR 20020059039 A KR20020059039 A KR 20020059039A KR 1020000087295 A KR1020000087295 A KR 1020000087295A KR 20000087295 A KR20000087295 A KR 20000087295A KR 20020059039 A KR20020059039 A KR 20020059039A
Authority
KR
South Korea
Prior art keywords
protection circuit
active
esd protection
region
active region
Prior art date
Application number
KR1020000087295A
Other languages
English (en)
Other versions
KR100383003B1 (ko
Inventor
이명구
박홍배
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR10-2000-0087295A priority Critical patent/KR100383003B1/ko
Priority to JP2001336158A priority patent/JP3590371B2/ja
Priority to US10/028,432 priority patent/US6815776B2/en
Publication of KR20020059039A publication Critical patent/KR20020059039A/ko
Application granted granted Critical
Publication of KR100383003B1 publication Critical patent/KR100383003B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 NMOS트랜지스터의 멀티-핑거구조를 이용하여 ESD보호뢰로를 설계할 때 2개의 게이트만이 하나의 액티브영역상에 형성된 NMOS트랜지스터를 병렬로 접속하여 모든 게이트핑거가 균일하게 기생 npn바이폴라 동작을 수행할 수 있도록 한다. 또한, 본 발명은 액티브영역사이에 n+ 또는 p+액티브영역을 배치하여 Vcc 또는 Vss 레퍼런스 ESD펄스를 더욱 효과적으로 방출한다.

Description

멀티-핑거구조의 ＥＳＤ 보호회로{ELECTROSTATIC DISCHARGE PROTECTION CIRCUIT HAVING MULTI-FINGER STRUCTURE}
본 발명은 ESD(Electrostatic discharge)보호회로에 관한 것으로서, 특히 멀티-핑거(Multi-Finger)구조를 갖는 MOS 타입의 ESD보호회로에 관한 것이다.
일반적으로 ESD특성은 ESD보호회로를 구성하고 있는 MOS트랜지스터가 외부로부터 입력된 ESD펄스를 어떻게 적절히 외부로 방출할 수 있는지에 의해 좌우된다. 따라서, 충분한 ESD펄스를 방출시키기 위하여 일반적으로 ESD보호회로는 하나의 액티브상에 다수의 게이트를 연속적으로 배치시키느 멀티-핑거(Multi-Finger)구조를 갖는다.
도 1은 종래 멀티-핑거구조의 ESD보호회로의 레이아웃이다.
100은 액티브영역(Active region)이고, 101은 n+타입의 소스영역이며, 102는 n+타입의 드레인영역이다. 또한, 103은 게이트이고, 104는 콘텍(contact)이며, 105는 벌크(기판) 바이어스용인 p+타입의 액티브영역이다.
도 1에 도시된 바와같이, 멀티-핑거 NMOS트랜지스터구조는 하나의 액티브영역(100)상에 다수의 게이트(게이트 핑거)(103)가 멀티-핑거로 연속하여 배치되며, 게이트(103)의 좌우에는 소스(101) 및 드레인영역(101)이 대칭적으로 배치된다.
이때, 드레인영역(102)은 입력 또는 출력패드에 접속되고, 소스영역(101)과 액티브영역(105)은 접지(Vss)에 접속된다. 그리고, 게이트(103)는 접지(Vss)에 접속되는데 해당 NMOS트랜지스터가 풀-다운 트랜지스터로 사용될 경우에는 풀-다운 인버터의 출력에 접속된다.
입/출력 패드를 통하여 Vcc 레퍼런스(reference)로서 양(+)의 ESD펄스가 인가되면 해당 ESD펄스는 소스영역(101)의 n+접합(Junction)과 드레인영역(102)의 n+접합(Jnction)간의 기생 npn 바이폴라 동작에 의해 방출된다.
반면에, 입/출력 패드를 통하여 Vss 레퍼런스로서 음(-)의 ESD펄스가 인가되면, 해당 ESD펄스는 드레인영역(102)의 n+접합과 액티브영역(105)의 p+접합사이의 순방향 np다이오드 동작에 의해 방출된다.
그리고, 도 1에 도시된 멀티-핑거 NMOS트랜지스터로 구현된 ESD 보호회로는 도 2에 도시되어 있다.
상술한 바와같이 입/출력 패드로 Vcc 레퍼런스 ESD펄스가 인가되면 NMOS트랜지스터(10)는 소스영역의 n+접합과 드레인영역의 n+접합간의 npn 바이폴라 동작을 통하여 ESD펄스를 방출한다.
그런데, 전형적인 멀티-핑거 NMOS트랜지스터 구조에서는 ESD펄스 인가시 일부 게이트 핑거가 턴온되지 않을 수 있다. 그 결과, 모든 게이트 핑거들에 대하여 균일한 npn바이폴라 동작이 이루어지지 않고 일부 게이트 핑거에 대한 기생 npn바이폴라 동작만이 국지적으로 일어나게 되어, 다른 게이트 핑거가 기생 npn 바이폴라동작을 하지 못하게 된다. 이러한 현상은 멀티-핑거 NMOS트랜지스터의 수가 증가될수록 더욱 심화되기 때문에 종래의 ESD 보호회로는 설계한대로 ESD 보호성능을 발휘하지 못하게 된다.
그리고, 입/출력 패드로 Vss 레퍼런스 ESD펄스가 인가되면 NMOS트랜지스터는 드레인영역의 n+접합과 액티브영역의 p+접합간의 순방향 np 다이오드동작을 통하여 ESD펄스를 방출한다. 그런데, 전형적인 멀티-핑거 NMOS트랜지스터 구조에서는 모든 드레인영역의 n+접합이 액티브영역의 p+접합에 대하여 균일한 저항을 갖을 수없기 때문에 종래의 ESD보호회로는 ESD펄스의 방출성능이 떨어지는 문제점이 있었다.
따라서, 본 발명의 목적은 멀티-핑거 NMOS트랜지스터구조의 ESD 보호회로에서 ESD 보호성능을 향상시킬 수 있는 ESD보호회로를 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 ESD보호회로는 NMOS트랜지스터의 멀티-핑거구조를 이용하여 ESD보호뢰로를 설계할 때 하나의 액티브상에 2개의 게이트만이 형성된 NMOS트랜지스터를 병렬로 접속하여 모든 게이트핑거가 균일하게 기생 npn바이폴라 동작을 수행할 수 있도록 한다. 또한, 본 발명은 액티브영역사이에 n+ 또는 p+액티브영역을 배치하여 Vcc 또는 Vss 레퍼런스 ESD펄스를 더욱 효과적으로 방출한다.
도 1은 종래의 멀티-핑거구조를 갖는 ESD 보호회로의 레이아웃.
도 2는 도 1에 도시된 멀티-핑거 NMOS트랜지스터로 구현된 ESD 보호회로.
도 3은 본 발명에 따른 멀티-핑거 NMOS트랜지스터의 레이아웃을 나타낸 도면.
도 4는 도 3에 도시된 멀티-핑거 NMOS트랜지스터로 구현된 ESD 보호회로.
*** 도면의 주요 부분에 대한 부호의 설명 ***
200,201 : 액티브 영역 202,205 : 드레인영역
203,204 : 게이트206 : 소스영역
207 : 가드링
이하, 본 발명의 바람직한 실시예를 도면을 참조하여 설명하면 다음과 같다.
도 3는 본 발명에 따른 ESD보호회로의 레이아웃이다.
도 3에 도시된 바와같이 본 발명에 따른 ESD보호회로는 하나의 액티브영역(200)상에 2개의 게이트(203),(204)를 형성하고, 액티브영역(200)의 양쪽 끝의 n+접합에 드레인영역(202),(205)들을 각각 형성한다.
또한, 두 게이트(203),(204)사이의 n+접합에는 소스영역(206)을 형성하고, 각 액티브영역(200)사이에는 소정 타입의(n+ 또는 p+)액티브영역)(201)이 배치된다. 또한, 멀티-핑거 NMOS트랜지스터의 외부에는 종래와 동일하게 가드링(guard ring)인 p+타입의 액티브영역(207)을 형성한다.
이때, 드레인영역(202),(205)들은 입력 또는 출력패드에 접속되고, 소스영역(206)은 접지(Vss)에 접속되며, 2개의 게이트(203),(204)는 접지(Vss) 또는 풀-다운 인버터의 출력(풀-다운 트랜지스터로 사용될 경우)에 접속된다. 또한, 액티브영역(200)사이에 형성된 n+액티브영역(201)은 Vcc에 접속된다(p+액티브영역일 경우는 Vss).
이와같이 구성된 본 발명에 따른 ESD보호회로의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다.
① 각 액티브(200)사이에 n+액티브영역을 형성할 경우
입/출력 패드를 통하여 양(+)의 ESD펄스가 인가되면, 인가된 ESD펄스는 드레인 영역(202)과 소스영역(206)의 n+접합(Junction)사이의 npn 바이폴라 동작을 통하여 방출되는 동시에 드레인영역(205)과 n+액티브영역(201)사이의 기생 npn바이폴라 동작에 의해 방출된다.
반면에 입/출력 패드를 통하여 음(-)의 ESD펄스가 인가되면, 인가된 ESD펄스는 드레인 영역(202)의 n+접합과 액티브영역(207)의 p+접합사이의 np다이오드 동작을 통하여 방출된다.
② 각 액티브(200)사이에 p+액티브영역을 형성할 경우
입/출력 패드를 통하여 양(+)의 ESD펄스가 인가되면, 인가된 ESD펄스는 드레인 영역(202)과 소스영역(206)의 n+접합(Junction)사이의 npn 바이폴라 동작을 통하여 방출된다.
반면에 입/출력 패드를 통하여 음(-)의 ESD펄스가 인가되면, 해당 ESD펄스는 드레인 영역(202)의 n+접합과 액티브영역(207)의 p+접합사이의 np다이오드 동작을 통하여 방출되는 동시에 드레인영역(202)과 p+액티브영역(201)사이의 순방향 np다이오드 동작에 의해 방출된다.
그리고, 도 3에 도시된 멀티-핑거 NMOS트랜지스터로 구현된 ESD 보호회로는 도 4에 도시되어 있다.
상술한 바와같이 본 발명은 NMOS타입의 ESD보호회로를 설계할 때 모든 게이트 핑거가 균일하게 npn 바이폴라동작을 할 수 있도록 2개의 게이트만 하나의 액티브상에 형성한 후 상기 형태를 병렬로 구성한다. 또한, 본 발명은 각 액티브영역사이에 추가로 Vcc(또는 Vss)에 접속된 n+타입(또는 p+타입)의 액티브영역을 형성하여 ESD펄스를 효과적으로 방출한다.
또한, 본 발명은 하나의 액티브영역에 형서되는 게이트의 수를 2개로 한정허지 않으며, 하나의 액티브영역에 2개 이상의 게이트가 형성할 수도 있다.
그리고, 본 발명에서 선행된 실시예들은 단지 한 예로서 청구범위를 한정하지 않으며, 여러가지의 대안, 수정 및 변경들이 통상의 지식을 갖춘자에게 자명한 것이 될 것이다.
상술한 바와같이, 본 발명은 종래와 같이 NMOS타입의 ESD보호회로를 설계할 때 하나의 액티브영역상에 모든 게이트를 형성하지 않고 하나의 액티브영역상에 2개의 게이트만을 형성한다. 따라서, 상기 NMOS타입의 ESD보호회로를 병렬로 연결하여 ESD보호회로를 구현할 때 본 발명은 각 드레인/소스간에 발생되는 기생 npn바이폴라 동작이 균일하게 유지할 수 있기 때문에 동일한 게이트핑거를 사용할 경우 종래보다 휠씬 우수한 ESD특성을 얻을 수 있는 효과가 있다.
또한, 본 발명은 2개의 게이트로 구성된 각 액티브영역사이에 n+접합(또는 P+접합)의 액티브영역을 추가로 형성하여 Vcc(또는 Vss)에 접속한다.
따라서, 본 발명은 패드에 연결되는 드레인영역의 n+접합과 추가 접속된 액티브영역의 n+접합사이의 기생 npn바이폴라 동작을 통하여 양의 ESD펄스를 효과적으로 방출할 수 있는 효과가 있다. 또한 본 발명은 패드에 연결되는 드레인영역의 n+접합과 추가 접속된 액티브영역의 p+접합사이의 기생 np다이오드동작을 통하여 음의 ESD펄스를 효과적으로 방출할 수 있는 효과가 있다.

Claims (14)

  1. 반도체 기판과;
    반도체 기판상에 분리 형성된 복수의 액티브 영역과'
    각 액티브영역상에 형성된 2개의 게이트로 구성된 것을 특징으로 하는 멀티-핑거구조의 ESD 보호회로.
  2. 제1항에 있어서, 상기 각 액티브영역사이에
    소정 타입의 액티브를 추가로 형성하는 것을 특징으로 하는 멀티-핑거구조의 ESD 보호회로.
  3. 제2항에 있어서, 상기 소정 타입의 액티브는
    Vcc에 접속되는 n+접합인 것을 특징으로 하는 멀티-핑거구조의 ESD 보호회로.
  4. 제2항에 있어서, 상기 소정 타입의 액티브는
    Vss에 접속되는 p+접합인 것을 특징으로 하는 멀티-핑거구조의 ESD 보호회로.
  5. 제1항에 있어서, 상기 각 액티브영역에서 양쪽 끝의 n+접합에는
    드레인영역이 형성되는 것을 특징으로 하는 멀티-핑거구조의 ESD 보호회로.
  6. 제1항에 있어서, 상기 각 액티브영역에서 2개의 게이트사이에는
    소스영역이 형성되는 것을 특징으로 하는 멀티-핑거구조의 ESD 보호회로.
  7. 반도체 기판과;
    반도체 기판상에 분리 형성된 복수의 액티브 영역과'
    각 액티브영역상에 형성된 2개의 게이트와;
    각 액티브영역사이에 형성된 소정 타입의 액티브영역으로 구성된 것을 특징으로 하는 멀티-핑거구조의 ESD 보호회로.
  8. 제7항에 있어서, 상기 소정 타입의 액티브영역은
    Vcc에 접속되는 n+접합인 것을 특징으로 하는 멀티-핑거구조의 ESD 보호회로.
  9. 제7항에 있어서, 상기 소정 타입의 액티브영역은
    Vss에 접속되는 P+접합인 것을 특징으로 하는 멀티-핑거구조의 ESD 보호회로.
  10. 제7항에 있어서, 상기 각 액티브영역에서 양쪽 끝의 n+접합에는
    드레인영역이 형성되는 것을 특징으로 하는 멀티-핑거구조의 ESD 보호회로.
  11. 제7항에 있어서, 상기 각 액티브영역에서 2개의 게이트사이에는
    소스영역이 형성되는 것을 특징으로 하는 멀티-핑거구조의 ESD 보호회로.
  12. 반도체 기판과;
    반도체 기판상에 분리 형성된 복수의 액티브 영역과'
    각 액티브영역상에 형성된 2개의 게이트와;
    각 액티브영역에서 양쪽 끝의 n+접합에 형성된 드레인영역과;
    각 액티브영역에서 2개의 게이트사이에 형성된 소스영역과;
    각 액티브영역사이에 형성된 소정 타입의 액티브영역으로 구성된 것을 특징으로 하는 멀티-핑거구조의 ESD 보호회로.
  13. 제12항에 있어서, 상기 소정 타입의 액티브영역은
    Vcc에 접속되는 n+접합인 것을 특징으로 하는 멀티-핑거구조의 ESD 보호회로.
  14. 제12항에 있어서, 상기 소정 타입의 액티브영역은
    Vss에 접속되는 P+접합인 것을 특징으로 하는 멀티-핑거구조의 ESD 보호회로.
KR10-2000-0087295A 2000-12-30 2000-12-30 멀티-핑거구조의 ｅｓｄ 보호회로 KR100383003B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2000-0087295A KR100383003B1 (ko) 2000-12-30 2000-12-30 멀티-핑거구조의 ｅｓｄ 보호회로
JP2001336158A JP3590371B2 (ja) 2000-12-30 2001-11-01 マルチフィンガ構造の半導体装置のｅｓｄ保護回路
US10/028,432 US6815776B2 (en) 2000-12-30 2001-12-28 Multi-finger type electrostatic discharge protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0087295A KR100383003B1 (ko) 2000-12-30 2000-12-30 멀티-핑거구조의 ｅｓｄ 보호회로

Publications (2)

Publication Number Publication Date
KR20020059039A true KR20020059039A (ko) 2002-07-12
KR100383003B1 KR100383003B1 (ko) 2003-05-09

Family

ID=19704126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0087295A KR100383003B1 (ko) 2000-12-30 2000-12-30 멀티-핑거구조의 ｅｓｄ 보호회로

Country Status (3)

Country Link
US (1) US6815776B2 (ko)
JP (1) JP3590371B2 (ko)
KR (1) KR100383003B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008601A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 게이트가 접지된 앤모스 트랜지스터로 구성된 반도체장치의 정전방전 보호소자
KR100886707B1 (ko) * 2007-04-30 2009-03-04 주식회사 하이닉스반도체 반도체 장치 및 그에 구비되는 논리 게이트
US8247872B2 (en) 2008-12-15 2012-08-21 Hynix Semiconductor Inc. ESD protection circuit including multi-finger transistor

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW519748B (en) * 2001-12-26 2003-02-01 Faraday Tech Corp Semiconductor device with substrate-triggered ESD protection
JP4854934B2 (ja) * 2004-06-14 2012-01-18 ルネサスエレクトロニクス株式会社 静電気放電保護素子
US20060157791A1 (en) * 2005-01-18 2006-07-20 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection device
JP2007096211A (ja) * 2005-09-30 2007-04-12 Ricoh Co Ltd 半導体装置
US7402846B2 (en) * 2005-10-20 2008-07-22 Atmel Corporation Electrostatic discharge (ESD) protection structure and a circuit using the same
US7309897B2 (en) 2006-04-13 2007-12-18 Taiwan Semiconductor Manuafacturing Company, Ltd. Electrostatic discharge protector for an integrated circuit
TWI339886B (en) * 2006-09-14 2011-04-01 Novatek Microelectronics Corp Layout structure of electrostatic discharge protection circuit and production method thereof
GB2460471B (en) * 2008-05-31 2011-11-23 Filtronic Compound Semiconductors Ltd A field effect transistor and a method of manufacture thereof
US8169760B2 (en) * 2009-01-19 2012-05-01 International Business Machines Corporation Signal and power supply integrated ESD protection device
DE102009029929A1 (de) * 2009-06-19 2010-12-23 Micronas Gmbh ESD-Schutzschaltung für eine integrierte Schaltung
JP5593160B2 (ja) * 2010-08-13 2014-09-17 ルネサスエレクトロニクス株式会社 半導体装置
KR20120129682A (ko) 2011-05-20 2012-11-28 삼성전자주식회사 반도체 장치
JP6013876B2 (ja) * 2012-10-30 2016-10-25 エスアイアイ・セミコンダクタ株式会社 半導体装置
JP6033054B2 (ja) * 2012-11-22 2016-11-30 エスアイアイ・セミコンダクタ株式会社 半導体装置
KR20170024703A (ko) * 2015-08-26 2017-03-08 에스케이하이닉스 주식회사 드라이버를 포함하는 반도체 장치
US9653454B1 (en) * 2016-07-20 2017-05-16 Globalfoundries Inc. Methods for an ESD protection circuit including trigger-voltage tunable cascode transistors
CN106653747A (zh) * 2016-12-29 2017-05-10 北京宇翔电子有限公司 一种防esd的二极管及包含其的cmos集成电路保护电路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3128813B2 (ja) 1990-08-24 2001-01-29 日本電気株式会社 半導体集積回路
JPH05267597A (ja) 1992-03-23 1993-10-15 Nec Corp 入出力保護素子用ｍｏｓトランジスタ
JP3325396B2 (ja) * 1994-08-19 2002-09-17 株式会社東芝 半導体集積回路
KR0151075B1 (ko) * 1995-07-20 1998-12-01 김광호 반도체장치의 정전 방전 보호회로
US5847429A (en) * 1995-07-31 1998-12-08 Integrated Device Technology, Inc. Multiple node ESD devices
US5780897A (en) * 1995-11-13 1998-07-14 Digital Equipment Corporation ESD protection clamp for mixed voltage I/O stages using NMOS transistors
KR100203054B1 (ko) 1995-12-02 1999-06-15 윤종용 개선된 정전기 방전 능력을 갖는 집적 회로
KR100192952B1 (ko) * 1996-11-22 1999-06-15 윤종용 정전기 보호소자
KR100240872B1 (ko) * 1997-02-17 2000-01-15 윤종용 정전기 방전 보호 회로 및 그것을 구비하는 집적 회로
US5955763A (en) * 1997-09-16 1999-09-21 Winbond Electronics Corp. Low noise, high current-drive MOSFET structure for uniform serpentine-shaped poly-gate turn-on during an ESD event
US6002156A (en) * 1997-09-16 1999-12-14 Winbond Electronics Corp. Distributed MOSFET structure with enclosed gate for improved transistor size/layout area ratio and uniform ESD triggering
US6097066A (en) * 1997-10-06 2000-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Electro-static discharge protection structure for semiconductor devices
JPH11204729A (ja) * 1998-01-12 1999-07-30 Mitsubishi Electric Corp 半導体装置
GB2335076B (en) * 1998-03-04 2003-07-16 Fujitsu Ltd Electrostatic discharge protection in semiconductor devices
KR100307554B1 (ko) 1998-06-30 2001-11-15 박종섭 Esd 소자를 구비하는 반도체장치
US6259139B1 (en) * 1999-12-31 2001-07-10 United Microelectronics Corp. Embedded well diode MOS ESD protection circuit
US6323523B1 (en) * 2000-01-31 2001-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. N-type structure for n-type pull-up and down I/O protection circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008601A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 게이트가 접지된 앤모스 트랜지스터로 구성된 반도체장치의 정전방전 보호소자
KR100886707B1 (ko) * 2007-04-30 2009-03-04 주식회사 하이닉스반도체 반도체 장치 및 그에 구비되는 논리 게이트
US8247872B2 (en) 2008-12-15 2012-08-21 Hynix Semiconductor Inc. ESD protection circuit including multi-finger transistor

Also Published As

Publication number Publication date
US6815776B2 (en) 2004-11-09
US20020084491A1 (en) 2002-07-04
JP2002217305A (ja) 2002-08-02
JP3590371B2 (ja) 2004-11-17
KR100383003B1 (ko) 2003-05-09

Similar Documents

Publication Publication Date Title
KR100383003B1 (ko) 멀티-핑거구조의 ｅｓｄ 보호회로
KR100240872B1 (ko) 정전기 방전 보호 회로 및 그것을 구비하는 집적 회로
KR100431066B1 (ko) 정전 방전 보호 기능을 가진 반도체 장치
JP2008218886A (ja) 半導体回路及びその動作方法
KR100390155B1 (ko) Ｅｓｄ 보호회로
JPH09191080A (ja) 半導体装置の静電荷放電構造体
KR100222078B1 (ko) 최소면적에 형성되는 정전기 보호 회로
US5883540A (en) Electrostatic protection circuit of an input/output circuit of a semiconductor device
TWI784502B (zh) 靜電放電防護電路
US6657264B2 (en) Layout method of latch-up prevention circuit of a semiconductor device
US6362497B1 (en) Semiconductor integrated circuit having ESD/EOS protection
JPH0691200B2 (ja) 両方向入出力セル
US6218881B1 (en) Semiconductor integrated circuit device
JPH09102551A (ja) 半導体装置
WO2023037467A1 (ja) 半導体集積回路装置
KR100631956B1 (ko) 정전기 방전 보호 회로
EP0464452B1 (en) Semiconductor integrated circuit
KR100192952B1 (ko) 정전기 보호소자
KR20070029059A (ko) 반도체 장치
JPH0665224B2 (ja) 半導体集積回路装置
KR100333128B1 (ko) 반도체소자의정전기보호소자
JPH0532908B2 (ko)
KR100188140B1 (ko) 반도체 장치의 보호 소자
KR100399367B1 (ko) 정전 방전 보호 기능을 가진 반도체 장치
JP3038744B2 (ja) Ｃｍｏｓ型半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee