KR20040008601A - 게이트가 접지된 앤모스 트랜지스터로 구성된 반도체장치의 정전방전 보호소자 - Google Patents

Abstract

본 발명은 게이트가 접지된 NMOS 트랜지스터로 구성된 반도체 장치의 정전방전보호소자에 관한 것이다. 본 발명은 게이트가 접지된 NMOS 트랜지스터로 구성된 ESD 보호장치는 반도체 기판의 액티브 영역상에 핑거가 사각틀 형태로 배열된 게이트; 상기 게이트의 사방 외곽부의 액티브 영역에 배열된 소오스영역과; 상기 게이트에 의해 둘러싸여져 액티브영역에 배열된 드레인영역; 상기 반도체기판의 드레인영역상에 배열된 파워라인 메탈; 상기 파워라인메탈과 전기적으로 분리되어 반도체 기판상에 배열된 접지메탈; 상기 액티브영역을 둘러싸도록 상기 반도체 기판상에 형성되고, 콘택을 통해 상기 접지메탈에 연결되는 가아드링을 포함한다. 본 발명의 ESD보호장치에 있어서, 상기 게이트의 각 핑거와 소오스영역은 각각의 콘택을 통해 상기 접지메탈에 연결되고, 드레인 영역은 콘택을 통해 상기 파워라인메탈에 연결된다. 본 발명의 정전방전 보호소자는 접지메탈에 콘택되는 게이트를 사각틀(frame) 형태로 형성하여 줌으로써, 정전방전특성을 향상시킬 수 있다.

Description

게이트가 접지된 앤모스 트랜지스터로 구성된 반도체 장치의 정전방전 보호소자{ESD protection device of semiconductor device with GGNMOS}

본 발명은 입력패드와 내부회로사이에 형성되는 반도체 장치의 정전방전(ESD, electrostatic discharge) 보호장치에 관한 것으로서, 보다 구체적으로는 ESD 특성을 향상시킬 수 있는 사각틀(frame) 구조를 갖는 게이트가 접지된 NMOS 트랜지스터로 구성된 ESD 보호장치에 관한 것이다.

ESD 보호장치는 국부보호소자(local protection device)와 글램프회로소자(clamp circuit device) 등으로 이루어진다. 이러한 ESD 방지소자는 고전압과 고전류를 갖는 ESD 펄스가 반도체 소자에 인가되었을 때, 인가된 ESD 펄스를 빠른 시간내에 제거하는 역할을 한다.

종래에는 ESD 방지소자가 BJT(bipolar junction transistor) 또는 다이오드로 구성되었으나, 최근에는 게이트 접지된 NMOS 트랜지스터(GGNMOS, Grounded Gate NMOS transistor) 로 구성되었다.

GGNMOS 트랜지스터는 게이트가 접지된 트랜지스터로서, 통상적인 MOS 트랜지스터처럼 채널형성에 의해 턴온되어 동작하는 것이 아니라 브레이크다운(breakdown) 현상에 의해 내부 NPN 구조가 BJT 처럼 동작하여 대량의 전류가 흐르도록 만들어진 소자이다.

도 1은 종래의 GGNMOS 트랜지스터로 구비한 ESD 보호장치의 레이아웃도이다.

도 1을 참조하면, 종래의 ESD 보호장치는 P형 반도체 기판(10)에 N형 액티브 영역(30)이 형성되고, 상기 N형 액티브영역(30)을 둘러싸도록 P형 가아드링(20)이 형성된다. 다수의 핑거(41-44)가 상기 N형 액티브영역(30)상에 서로 일정간격을 두고 포크형태로 배열되는 멀티 핑거구조의 게이트(multi-fingered gate, 40)가 형성된다. 이때, 상기 가아드링(20)은 콘택(91)을 통해 접지메탈(80)에 연결되고, 상기 게이트(40)는 콘택(95)을 통해 접지메탈(80)에 연결된다.

상기 게이트(40)의 핑거(41)를 사이에 두고 N형 액티브 영역(30)에는 소오스영역(50)과 드레인 영역(60)이 형성되고, 상기 소오스영역(50)은 콘택(92)을 통해 접지메탈(80)에 연결되고, 상기 드레인영역(60)은 콘택(93)을 통해 상기 파워라인메탈(70)에 연결된다. 도면부호중 94는 상기 파워라인 메탈(70)을 다른 파워라인메탈(도면상에는 도시되지 않음)에 연결하기 위한 비아(via)를 나타낸 것이다.

상기한 바와같이 종래의 ESD 보호장치는 게이트(40)가 멀티핑거(41-44)를 구비하고, 각 멀티핑거(41-44)의 양측에 소오스영역(50)과 드레인 영역(60)이 형성되고, 각 소오스영역(50)과 드레인영역(60)에는 다수의 콘택(92), (93)이 형성된 다수의 GGNMOS 트랜지스터로 구성된다.

상기한 바와같이 멀티핑거구조의 게이트가 접지된 NMOS 트랜지스터로 구성된 종래의 ESD 보호장치는 ESD 펄스가 인가될 때 다수의 GGNMOS트랜지스터가 연결된 핑거(41-44)가 동시에 모두 턴온되어 큰 전류를 한꺼번에 통과시킴으로써 ESD 보호기능을 수행한다.

그러나, 종래의 ESD보호장치는 기하학적구조(geometry)나 전류의 유입방향 등의 영향으로 모든 핑거가 동시에 턴온되지 못하고, 일부만이 턴온되는 경우가 발생하게 된다. 이와같이 핑거의 일부만이 턴온되면 GGNMOS 트랜지스터의 전류구동능력이 떨어져 ESD 전류를 제대로 흡수하지 못하게 되므로, 내부회로가 파손되는 문제점이 있었다.

본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서,GGNMOS 트랜지스터의 게이트를 사각틀구조로 형성하여 ESD 특성을 향상시킬 수 있는 ESD 보호장치를 제공하는 데 그 목적이 있다.

도 1은 종래의 게이트가 접지된 NMOS 트랜지스터로 구성된 반도체 장치의 정전방전 보호소자의 레이아웃도,

도 2는 본 발명의 실시예에 따른 NMOS 트랜지스터로 구성된 반도체 장치의 정전방전 보호회로의 레이아웃도,

*도면의 주요부분에 대한 부호의 설명*

110 : 반도체 기판 120 : 가아드링

130 : N형 액티브 영역 140 : 게이트

150 : 소오스영역 160 : 드레인영역

170 : 파워라인메탈 180 : 접지메탈

이와 같은 목적을 달성하기 위한 본 발명은 게이트가 접지된 NMOS 트랜지스터로 구성된 ESD 보호장치에 있어서, 반도체 기판의 액티브 영역상에 핑거가 사각틀 형태로 배열된 게이트와; 상기 게이트의 사방 외곽부의 액티브 영역에 배열된 소오스영역과; 상기 게이트에 의해 둘러싸여져 액티브영역에 배열된 드레인영역을 포함하는 반도체 장치의 ESD보호장치를 제공하는 것을 특징으로 한다.

본 발명의 ESD 보호 장치는 상기 반도체기판의 드레인영역상에 배열된 파워라인 메탈과, 상기 파워라인메탈과 전기적으로 분리되어 반도체 기판상에 배열된 접지메탈을 더 포함한다.

또한, 본 발명의 ESD 보호장치는 상기 액티브영역을 둘러싸도록 상기 반도체 기판상에 형성되고, 콘택을 통해 상기 접지메탈에 연결되는 가아드링을 더 포함한다.

본 발명의 ESD보호장치에 있어서, 상기 게이트의 각 핑거와 소오스영역은 각각의 콘택을 통해 상기 접지메탈에 연결되고, 드레인 영역은 콘택을 통해 상기 파워라인메탈에 연결된다.

이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 실시예를 첨부 도면을 참조하면서 보다 상세하게 설명하고자 한다.

도 2는 본 발명의 실시예에 따른 GGNMOS 트랜지스터로 구성된 ESD 보호장치의 레이아웃도를 도시한 것이다.

도 2를 참조하면, 본 발명의 ESD 보호회로는 P형 반도체 기판(110)에 N형 액티브 영역(130)이 형성되고, 상기 N형 액티브영역(130)을 둘러싸도록 P형 가아드링(120)이 형성된다. 상기 N형 액티브영역(130)상에 다수의 핑거(141-144)가 사각틀(frame)형태로 배열된 게이트(rectangular gate, 140)가 형성된다. 이때, 상기 가아드링(120)은 콘택(191)을 통해 접지메탈(180)에 연결되고, 상기 게이트(140)는 콘택(195)을 통해 접지메탈(180)에 연결된다.

상기 게이트(140) 외곽부의 N형 액티브 영역(130)에는 N+ 형 소오스영역(150)이 형성되어 콘택(192)을 통해 접지메탈(180)에 연결되고, 상기 게이트(140) 내부에는 N+형 드레인영역(160)이 형성되어 콘택(193)을 통해 상기 파워라인메탈(170)에 연결된다. 도면부호중 194는 드레인영역(160)이 콘택되는 상기 파워라인 메탈(70)을 다른 파워라인메탈(도면상에는 도시되지 않음)에 연결하기 위한 비아(via)를 나타낸 것이다.

본 발명의 실시예에서는 게이트(140)의 각 핑거(141-144)로부터 드레인영역(150)의 콘택(193)까지 0.4㎛의 간격을 유지한다.

본 발명의 ESD 보호장치의 ESD 보호동작을 살펴보면, ESD 펄스가 인가되면 ESD 펄스에 의해 발생된 전류가 드레인영역(160)으로 유입된다. 이에 따라 애벌런치 브레이크다운이 일어나고 P형 반도체 기판(110)에 바이어스가 인가되어 NMOS 트랜지스터의 N+영역과 P형 영역이 연결되어 NMOS 트랜지스터가 NPN 바이폴라 접합 트랜지스터(BJT) 처럼 동작을 하게 된다. 이러한 현상을 스냅백(snap back) 현상이라고 한다.

이와같이 ESD 펄스의 인가에 따라 NMOS 트랜지스터가 바이폴라 접합 트랜지스터(BJT)처럼 동작하여 소오스영역(150)에 정공(hole)이 축적되어 포텐셜이 증가하게 되므로, 소오스영역(150)에서 기판(110)으로 전자가 유입된다. 이와같은 전자의 유입이 증가함에 따라 브레이크다운이 발생하여 대량의 전류가 흐를 수 있는 채널이 형성된다. 그러므로, 게이트가 접지된 NMOS 트랜지스터는 바이폴라 접합 트랜지스터로 동작하여 브레이크다운을 일으켜 대량의 전류가 흐를 수 있는 채널을 형성하여 줌으로써 ESD 펄스로부터 반도체소자를 보호하게 된다.

상기한 바와같은 본 발명의 사각틀형태의 GGNMOS 트랜지스터는 도 1에 도시된 종래의 멀티핑거형태의 GGNMOS 트랜지스터와 총 게이트폭(total gate width)은 비숫하지만, 하기와 같은 차이점이 있다.

첫째, 종래의 멀티핑거형태의 GGNMOS 트랜지스터는 하나의 드레인영역이 게이트핑거중 2개와 대응하였으나, 본 발명의 GGNMOS 트랜지스터는 하나의 드레인영역이 게이트의 모든 핑거, 즉 4개의 핑거와 대응하는 구조를 갖는다. 그러므로, 종래의 GGNMOS 트랜지스터는 2개의 드레인영역으로 동시에 전류가 유입되어야만 모든 핑거를 동시에 턴온시킬 수 있는 반면에 본 발명의 GGNMOS 트랜지스터는 하나의 드레인영역으로 동일한 폭을 갖는 게이트 채널을 형성할 수 있다.

둘째, 종래의 멀티핑거 GGNMOS 트랜지스터의 경우는 드레인으로 ESD전류가 유입될 때 핑거의 방향과 전류의 방향이 일치하여야만 모든 핑거로 전류가 골고루 분산되어 턴온이 효과적으로 이루어지는 반면에, 본 발명의 GGNMOS 트랜지스터의경우에는 드레인영역(160)의 사방에 게이트(140)의 핑거(141-144)가 동일한 간격으로 배열되어 있으므로 전류의 유입방향에 관계없이 핑거를 도시에 턴온시킬 수 있다. 즉, ESD 보호장치의 레이아웃시에 기하학적 구조에 영향을 덜 받아 설계가 용이한 이점이 있다.

셋째, 종래의 멀티핑거 GGNMOS 트랜지스터는 핑거당 폭이 일정이상 늘어나게 되면, 전류가 핑거 전체에 골고루 퍼지지 않고 한쪽으로 몰리는 전류집중현상이 일어난다. 즉, 종래의 멀티핑거 GGNMOS 트랜지스터로 전류가 유입될 때 드레인영역의 양단으로 전류가 분산되는데, 이때 전류유입방향에서 거리가 멀면 멀수록 저항이 커지므로, 전류가 아래부분까지 흐르지 않고 핑거의 윗부분에서만 채널이 형성되어 결국 한쪽 부분으로 전류가 집중되어 소자를 파괴시킨다. 그러므로, 종래의 멀티핑거 GGNMOS 트랜지스터는 핑거폭을 일정이상 늘릴 수 없게 되므로, 총게이트폭을 늘리기 위해서는 핑거의 개수를 늘려야 하지만, 이는 드레인영역의 개수도 늘려야하는 문제점이 있게 된다.

반면, 본 발명의 사각틀형태의 GGNMOS 트랜지스터는 드레인으로 유입된 전류가 사방으로 동일한 길이의 패스를 갖고 골고루 분산되므로 게이트폭을 종래에 비하여 크게 형성하는 것이 가능하다.

상기한 바와같은 본 발명의 게이트가 접지된 NMOS 트랜지스터로 구성된 ESD보호장치는 드레인영역을 둘러싸도록 사각틀형태의 게이트를 형성하여 줌으로써, 다수의 핑거를 동시에 턴온시키는 것이 용이하므로 ESD 특성을 향상시킬 수 있는이점이 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (4)

1. 게이트가 접지된 NMOS 트랜지스터로 구성된 ESD 보호장치에 있어서,

   반도체 기판의 액티브 영역상에 핑거가 사각틀 형태로 배열된 게이트와;

   상기 게이트의 사방 외곽부의 액티브 영역에 배열된 소오스영역과;

   상기 게이트에 의해 둘러싸여져 액티브영역에 배열된 드레인영역을 포함하는 것을 특징으로 하는 반도체 장치의 ESD보호장치.
2. 제 1 항에 있어서,

   상기 반도체기판의 드레인영역상에 배열된 파워라인 메탈과, 상기 파워라인메탈과 전기적으로 분리되어 반도체 기판상에 배열된 접지메탈을 더 포함하는 것을 특징으로 하는 반도체장치의 ESD 보호장치.
3. 제 2 항에 있어서,

   상기 액티브영역을 둘러싸도록 상기 반도체 기판상에 형성되고, 콘택을 통해 상기 접지메탈에 연결되는 가아드링을 더 포함하는 것을 특징으로 하는 반도체장치의 ESD보호장치.
4. 제 2 항에 있어서,

   상기 게이트의 각 핑거와 소오스영역은 각각의 콘택을 통해 상기 접지메탈에 연결되고, 드레인 영역은 콘택을 통해 상기 파워라인메탈에 연결되는 것을 특징으로 하는 반도체장치의 ESD보호장치.