KR20020055893A - 플래쉬 메모리 소자의 테스트 방법 - Google Patents

플래쉬 메모리 소자의 테스트 방법 Download PDF

Info

Publication number
KR20020055893A
KR20020055893A KR1020000085147A KR20000085147A KR20020055893A KR 20020055893 A KR20020055893 A KR 20020055893A KR 1020000085147 A KR1020000085147 A KR 1020000085147A KR 20000085147 A KR20000085147 A KR 20000085147A KR 20020055893 A KR20020055893 A KR 20020055893A
Authority
KR
South Korea
Prior art keywords
erase
bad
dummy
bit lines
repair
Prior art date
Application number
KR1020000085147A
Other languages
English (en)
Other versions
KR100358059B1 (ko
Inventor
박승희
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000085147A priority Critical patent/KR100358059B1/ko
Publication of KR20020055893A publication Critical patent/KR20020055893A/ko
Application granted granted Critical
Publication of KR100358059B1 publication Critical patent/KR100358059B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/814—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for optimized yield
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells

Abstract

본 발명은 플래쉬 메모리 소자의 테스트 방법에 관한 것으로, 소거 및 소거 검증 이후에 이때까지의 소거 횟수에 일정 배수의 소거 및 포스트 프로그램 검증을 더미로 실시하여 소거 검증을 통과하지 않는 셀을 고착 비트 또는 느린 소거 비트로 정의함으로써 불량 셀과 정상 셀의 분류 시간을 줄일 수 있고, 과도 소거를 실시할 때 메인 셀이 과도 소거된 후 포스트 프로그램되지 않는 것을 방지할 수 있으며, 과도하게 느린 소거 비트의 리페어를 방지할 수 있어 후속 분류 과정에서 리페어의 여분이 생겨서 수율을 향상시킬 수 있는 플래쉬 메모리 소자의 테스트 방법이 제시된다.

Description

플래쉬 메모리 소자의 테스트 방법{Testing method for flash memory device}
본 발명은 플래쉬 메모리 소자의 테스트 방법에 관한 것으로, 특히 상술한바와 같이 본 발명에 의하면 소거 및 소거 검증 이후에 이때까지의 소거 횟수에 일정 배수의 소거 및 포스트 프로그램 검증을 더미로 실시하여 소거 검증을 통과하지 않는 셀을 고착 비트 또는 느린 소거 비트로 정의하는 플래쉬 메모리 소자의 테스트 방법에 관한 것이다.
플래쉬 메모리 소자의 수율을 감소시키는 주원인은 고착 비트(stuck bit) 또는 느린 소거 비트(slow erase bit)라고 할 수 있다. 고착 비트와 느린 소거 비트는 소거를 실시할 때 정규 분포에서 벗어나서 소거가 매우 늦게 되는 셀이나 소거가 되지 않는 셀로서 리페어를 통하여 불량 셀을 제거하고 있다. 또한, 리페어를 실시함으로써 수율 및 소거 속도를 향상시킬 수 있다.
일반적으로, 플래쉬 메모리 소자는 소오스 소거 방식과 채널 소거 방식에 의해 소거를 실시한다. 소오스 소거 방법을 이용하여 소거를 실시하는 플래쉬 메모리 소자는 소거후의 소거 분포가 매우 넓게 형성되고 있다. 따라서, 이러한 점을 이용하여 도 1과 같은 테스트 방법을 사용하여 플래쉬 메모리 소자의 수율을 향상시키고자 한다.
도 1은 종래의 플래쉬 메모리 소자의 테스트 방법을 설명하기 위한 흐름도이다. 우선, 플래쉬 메모리 소자의 셀에 자외선을 조사하는등의 방법으로 인위적으로 과도 소거를 실시한다(101). 그리고, 비트라인에 누설 전류가 발생되는지 모니터링하여 누설 전류가 발생된 비트라인의 수와 설정된 비트라인의 수를 비교한다(102).비교 결과 누설 전류가 발생된 비트라인이 설정된 수 이하일 경우 인위적인 과도 소거를 재실시한다. 누설 전류가 발생된 비트라인이 설정된 수 이상일 경우 소거 검증을 실시한다(103). 소거 검증을 실시하여 불량으로 판정된 비트의 수와 리페어 비트라인의 수를 비교한다(104). 불량 비트의 수가 리페어 비트라인의 수보다 많을 경우 테스트 대상 셀을 불량으로 판정하고(105), 불량 비트의 수가 리페이 비트라인의 수보다 적을 경우 컬럼(column) 리페어를 실시한 후(106) 종료한다.
상기와 같은 방법으로 테스트를 실시하여 리페어 비트라인의 수보다 적은 페일 비트, 즉 소거되지 않은 셀을 고착 비트 또는 느린 소거 비트로 정의한다. 이에 대한 그래프가 도 2에 도시되어 있고, 이러한 불량 비트들을 리페어하여 플래쉬 메모리 소자의 수율을 향상시키고 있다. 도 2에서 A는 소거 시간에 따른 소거 불량 비트의 수를 나타내고, B는 소거 시간에 따른 누설 전류가 발생된 비트라인의 수를 나타낸다. 이 그래프에서 A 곡선중 B 곡선을 벗어나는 부분, 즉 C 부분이 고착 비트 또는 느린 소거 비트를 나타낸다.
그러나, 채널 소거 방식을 사용하는 경우 소오스 소거 방식과 달리 그 분포가 도 3에 도시된 바와 같이 매우 조밀하게 형성되고 있다. 도 3은 채널 소거 방식을 사용하는 경우 소거 횟수에 따른 불량 비트수(10)와 누설 전류가 발생된 비트라인 수(20)를 나타낸 것으로, 일정 횟수 이상으로 소거 횟수를 증가시켜도 불량으로 판정되는 셀들을 고착 비트(30)로 판정한다. 상기와 같이 채널 소거 방식을 사용하는 경우 매우 조밀하게 소거 분포가 형성되어 있으므로 소오스 소거 방식으로 소거를 실시하는 테스트 시간이 지수함수적으로 증가한다. 뿐만 아니라 정규 셀들이 과도 소거되어 고착 비트와 느린 소거 비트를 리페어한 후 과도 소거 셀을 리커버리하여 본래의 정규 분포로 회복시킬 때 회복되지 않고 불량으로 판정되고 있다. 이러한 원인 때문에 실질적으로 불량되지 않은 비트가 불량으로 판정되어 수율이 저하되고 있다.
본 발명의 목적은 고착 비트와 느린 소거 비트를 효과적으로 리페어할 수 있는 플래쉬 메모리 소자의 테스트 방법을 제공하는데 있다.
본 발명의 다른 목적은 테스트 시간을 단축시키면서 효과적으로 리페어를 할 수 있어 소자의 수율을 향상시킬 수 있는 플래쉬 메모리 소자의 테스트 방법을 제공하는데 있다.
본 발명에서는 소거 및 소거 검증 이후에 이때까지의 소거 횟수에 일정 배수의 소거 및 포스트 프로그램 검증을 더미로 실시하여 소거 검증을 통과하지 않는 셀을 고착 비트 또는 느린 소거 비트로 정의한다. 이때, 각 더미 소거가 종료된 후 포스트 프로그램 검증을 실시하여 과도 소거를 방지한다.
상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 소자의 테스트 방법은 플래쉬 메모리 셀 어레이를 채널 소거 방식으로 소거한 후 소거 검증을 실시하는 단계와, 상기 소거 검증 결과 불량으로 판정된 비트의 수와 임의로 설정한 수를 비교하는 단계와, 상기 불량으로 판정된 비트의 수가 상기 설정된 수보다 적을 경우 불량으로 판정된 비트의 수가 설정된 수보다 많을 때까지 상기 소거 및 소거 검증을 재실시하는 단계와, 상기 불량으로 판정된 비트의 수가 설정된 수보다 많을 경우 더미 소거의 횟수를 설정하는 단계와, 상기 설정된 더미 소거의 수만큼 소거 및 포스트 프로그램 검증을 실시하는 단계와, 상기 설정된 더미 소거의 수만큼 소거 및 포스트 프로그램 검증을 실시한 후 불량으로 판정된 비트라인의 수와 리페어 비트라인의 수를 비교하는 단계와, 상기 비교 결과 불량으로 판정된 비트라인의 수가 리페어 비트라인의 수보다 많을 경우 불량 처리하고, 상기 불량으로 판정된 비트라인의 수가 리페어 비트라인의 수보다 적을 경우 리페어를 실시하는 단계를 포함하여 이루어진 것을 특징으로 한다.
도 1은 종래의 플래쉬 메모리 소자의 테스트 방법을 설명하기 위해 도시한 흐름도.
도 2는 종래의 소오스 소거 방식에서의 소거 시간에 따른 소거 불량 비트와 누설 전류가 발생된 비트 라인 수를 나타낸 그래프.
도 3은 종래의 채널 소거 방식에서의 소거 횟수에 따른 소거 불량 비트와 누설 전류가 발생된 비트 라인 수를 나타낸 그래프.
도 4는 본 발명에 따른 플래쉬 메모리 소자의 테스트 방법을 설명하기 위해 도시한 흐름도.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 4는 본 발명에 따른 플래쉬 메모리 소자의 테스트 방법을 설명하기 위해 도시한 흐름도이다.
채널 소거 방식으로 소거를 실시하는 경우 셀 분포 데이터를 바탕으로 소거 및 소거 검증을 실시한다(201). 소거 검증 결과 불량 비트의 수와 설정된 수를 비교한다(202). 비교 결과 불량 비트의 수가 설정된 수보다 적을 경우 불량 비트의 수가 설정된 수보다 많을 때까지 소거 및 소거 검증을 재실시한다. 소거 불량 비트의 수가 설정된 수보다 많을 경우 더미 소거를 실시하는데, 더미 소거의 실시 횟수를 설정된 수 이상으로 불량 비트가 발생될 때까지의 소거 및 소거 검증 횟수에 일정 배수, 예를들어 1∼10배 곱한 수로 설정한다(203). 또한, 이를 공정 마진을 공정 마진을 고려하여 일정수 만큼, 예를들어 1∼100회 나누어 실시하도록 설정한다. 그리고, 더미 소거를 실시하고(204), 포스트 프로그램 검증을 실시한다(205). 이러한 포스트 프로그램 검증에 의해 과도 소거를 방지할 수 있다. 이러한 더미 소거(204) 및 포스트 프로그램 검증(205)이 설정된 전체 더미 소거 횟수만큼 실시하였는지 확인한다(206). 이때, 더미 소거 및 포스트프로그램 검증 횟수는 공정 마진보다 포스트 프로그램 검증이 불량된 수가 많을 때까지 실시할 수도 있다. 더미 소거 및 포스트 프로그램 검증 과정을 설정된 수만큼 실시한 후 불량 비트라인의 수와 리페어 비트라인의 수를 비교한다(207). 비교 결과 불량 비트라인이 리페어 비트라인의 수보다 많을 경우 불량 처리하고(208), 불량 비트라인이 리페어 비트라인의 수보다 적을 경우 컬럼 리페어를 실시한다(209).
상술한 바와 같이 본 발명에 의하면 소거 및 소거 검증 이후에 이때까지의 소거 횟수에 일정 배수의 소거 및 포스트 프로그램 검증을 더미로 실시하여 소거 검증을 통과하지 않는 셀을 고착 비트 또는 느린 소거 비트로 정의함으로써 불량 셀과 정상 셀의 분류 시간을 줄일 수 있고, 과도 소거를 실시할 때 메인 셀이 과도 소거된 후 포스트 프로그램되지 않는 것을 방지할 수 있다. 또한, 과도하게 느린소거 비트의 리페어를 방지할 수 있어 후속 분류 과정에서 리페어의 여분이 생겨서 수율을 향상시킬 수 있다.

Claims (4)

  1. 플래쉬 메모리 셀 어레이를 채널 소거 방식으로 소거한 후 소거 검증을 실시하는 단계와,
    상기 소거 검증 결과 불량으로 판정된 비트의 수와 임의로 설정한 수를 비교하는 단계와,
    상기 불량으로 판정된 비트의 수가 상기 설정된 수보다 적을 경우 불량으로 판정된 비트의 수가 설정된 수보다 많을 때까지 상기 소거 및 소거 검증을 재실시하는 단계와,
    상기 불량으로 판정된 비트의 수가 설정된 수보다 많을 경우 더미 소거의 횟수를 설정하는 단계와,
    상기 설정된 더미 소거의 수만큼 소거 및 포스트 프로그램 검증을 실시하는 단계와,
    상기 설정된 더미 소거의 수만큼 소거 및 포스트 프로그램 검증을 실시한 후 불량으로 판정된 비트라인의 수와 리페어 비트라인의 수를 비교하는 단계와,
    상기 비교 결과 불량으로 판정된 비트라인의 수가 리페어 비트라인의 수보다 많을 경우 불량 처리하고, 상기 불량으로 판정된 비트라인의 수가 리페어 비트라인의 수보다 적을 경우 리페어를 실시하는 단계를 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리 소자의 테스트 방법.
  2. 제 1 항에 있어서, 상기 더미 소거 및 포스트 프로그램 검증의 횟수는 상기 설정된 수 이상으로 불량 비트가 발생될 때까지의 소거 및 소거 검증 횟수에 소정 배수를 곱한 수로 설정하는 것을 특징으로 하는 플래쉬 메모리 소자의 테스트 방법.
  3. 제 1 항에 있어서, 상기 더미 소거 및 포스트 프로그램 검증은 공정 마진을 고려하여 1 내지 100회 나누어 실시하는 것을 특징으로 하는 플래쉬 메모리 소자의 테스트 방법.
  4. 제 1 항에 있어서, 상기 더미 소거 및 포스트 프로그램 검증은 공정 마진보다 포스트 프로그램 검증이 불량된 수가 많을 때까지 실시하는 것을 특징으로 하는 플래쉬 메모리 소자의 테스트 방법.
KR1020000085147A 2000-12-29 2000-12-29 플래쉬 메모리 소자의 테스트 방법 KR100358059B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000085147A KR100358059B1 (ko) 2000-12-29 2000-12-29 플래쉬 메모리 소자의 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000085147A KR100358059B1 (ko) 2000-12-29 2000-12-29 플래쉬 메모리 소자의 테스트 방법

Publications (2)

Publication Number Publication Date
KR20020055893A true KR20020055893A (ko) 2002-07-10
KR100358059B1 KR100358059B1 (ko) 2002-10-25

Family

ID=27688414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000085147A KR100358059B1 (ko) 2000-12-29 2000-12-29 플래쉬 메모리 소자의 테스트 방법

Country Status (1)

Country Link
KR (1) KR100358059B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719372B1 (ko) * 2005-08-10 2007-05-17 삼성전자주식회사 노어 플래시 메모리 장치 및 그것의 프로그램 방법
KR100866626B1 (ko) * 2007-07-02 2008-11-03 삼성전자주식회사 스페어 영역을 갖는 비휘발성 메모리 장치 및 그의 블록소거 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196000A (ja) * 1992-12-25 1994-07-15 Mitsubishi Electric Corp 不揮発性半導体記憶装置のスクリーニング方法
JP3406652B2 (ja) * 1993-09-03 2003-05-12 株式会社アドバンテスト フラッシュメモリ試験装置
KR100208432B1 (ko) * 1995-12-27 1999-07-15 김영환 플래쉬 메모리 소자의 신뢰성 테스트 방법
JPH09306197A (ja) * 1996-05-15 1997-11-28 Hitachi Electron Eng Co Ltd フラッシュメモリの消去不良セル検査方法
JP4121634B2 (ja) * 1998-09-21 2008-07-23 株式会社アドバンテスト メモリ試験装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100719372B1 (ko) * 2005-08-10 2007-05-17 삼성전자주식회사 노어 플래시 메모리 장치 및 그것의 프로그램 방법
US7480182B2 (en) 2005-08-10 2009-01-20 Samsung Electronics Co., Ltd. NOR flash memory devices in which a program verify operation is performed on selected memory cells and program verify methods associated therewith
KR100866626B1 (ko) * 2007-07-02 2008-11-03 삼성전자주식회사 스페어 영역을 갖는 비휘발성 메모리 장치 및 그의 블록소거 방법

Also Published As

Publication number Publication date
KR100358059B1 (ko) 2002-10-25

Similar Documents

Publication Publication Date Title
US7196934B2 (en) Non-volatile memory with erase verify circuit having comparators indicating under-erasure, erasure, and over-erasure of memory cells
US7168013B2 (en) Memory with element redundancy
KR19990081815A (ko) 불휘발성 메모리 장치
KR100187671B1 (ko) 플래쉬 메모리소자의 소거방법
JPH08249895A (ja) 不輝発性半導体記憶装置
KR20080061937A (ko) 모니터링 셀을 구비하는 플래시 메모리소자, 그 프로그램및 소거 방법
US6407944B1 (en) Method for protecting an over-erasure of redundant memory cells during test for high-density nonvolatile memory semiconductor devices
JP2005500636A (ja) 高い列リークの存在下にあるｎｏｒフラッシュメモリセル用の正確な検証装置および方法
KR100358059B1 (ko) 플래쉬 메모리 소자의 테스트 방법
KR100519534B1 (ko) 플래쉬 메모리 소자의 소거 방법
KR100335769B1 (ko) 플래쉬 메모리 소자의 프로그램 방법
KR20070109684A (ko) 낸드 플래시 메모리 장치의 소거방법
TWI443665B (zh) 反或閘型快閃記憶體與其過抹除驗證與修復方法
JPH05314783A (ja) 不揮発性半導体記憶装置の消去方法、消去機能を備えた不揮発性半導体記憶装置及び書込装置
KR100402942B1 (ko) 플래쉬 메모리 소자의 소거 방법
TWI797946B (zh) 記憶體裝置之偵錯方法
US20230214127A1 (en) Error detection method for memory device
KR20010065142A (ko) 플래쉬 메모리 소자의 소거 방법
JP2000123581A (ja) 半導体記憶装置の書き込み方法、および半導体記憶装置
JP2000331485A (ja) 不揮発性半導体記憶装置及びその消去方法
KR100521313B1 (ko) 반도체메모리장치의불량셀테스트방법
TWI304989B (en) Method for screening slow bit memory cell
JPH0836893A (ja) フラッシュメモリのテスト方法
KR20060023798A (ko) 플래시 메모리 테스트 장치 및 방법
KR19980052496A (ko) 플래쉬 메모리셀의 과소거 된 셀 확인 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee