KR20060023798A - 플래시 메모리 테스트 장치 및 방법 - Google Patents
플래시 메모리 테스트 장치 및 방법 Download PDFInfo
- Publication number
- KR20060023798A KR20060023798A KR1020040072667A KR20040072667A KR20060023798A KR 20060023798 A KR20060023798 A KR 20060023798A KR 1020040072667 A KR1020040072667 A KR 1020040072667A KR 20040072667 A KR20040072667 A KR 20040072667A KR 20060023798 A KR20060023798 A KR 20060023798A
- Authority
- KR
- South Korea
- Prior art keywords
- flash
- flash cell
- cell array
- array unit
- program
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
본 발명은 플래시 메모리 테스트 장치 및 방법에 관한 것으로써, 특히, 플래시, 이이피롬(Flash, EEPROM)과 같은 불휘발성 메모리에서 발생할 수 있는 진행성 불량 여부를 사전에 검출할 수 있도록 하는 기술을 개시한다. 이를 위해, 본 발명은 1차 테스트시 수행된 플래시 셀의 프로그램과 삭제 횟수를 플래시 셀 어레이부에 저장하고, 2차 테스트시 현재 진행중인 플래시 셀의 프로그램과 삭제 횟수를 카운팅하여 이를 플래시 셀 어레이부에 기저장된 정보와 비교함으로써 서로 일치하지 않을 경우 패일 신호를 출력하도록 한다. 이에 따라, 본 발명은 플래시 메모리의 테스트시 프로그램 및 삭제 특성을 비교하여 동일한 칩에서 발생할 수 있는 진행성 불량을 사전에 검출할 수 있도록 한다.
Description
도 1은 종래의 플래시 메모리 테스트 방법에 관한 동작 흐름도.
도 2는 본 발명에 따른 플래시 메모리 테스트 장치의 구성도.
도 3은 본 발명에 따른 플래시 메모리 테스트 방법의 동작 흐름도.
본 발명은 플래시 메모리 테스트 장치 및 방법에 관한 것으로써, 특히, 플래시, 이이피롬(Flash, EEPROM)과 같은 불휘발성 메모리에서 발생할 수 있는 진행성 불량 여부를 사전에 검출할 수 있도록 하는 기술이다.
일반적으로 플래시 메모리는 일종의 비휘발성 기억 장치로서, 전기적인 처리에 의해 플래시 셀에 저장된 기억 내용을 소거할 수 있도록 한다. 이러한 특성을 갖는 플래시 메모리는 흔히 휴대형 컴퓨터의 하드디스크 대용 또는 보충용으로 사용되어 쓰기와 지우기 동작을 반복할 수 있다.
도 1은 이러한 종래의 플래시 메모리를 테스트하기 위한 장치의 동작 흐름도이다.
먼저, 종래의 플래시 메모리 테스트 장치는 플래시 셀 어레이부에 데이타를 프로그램한다.(단계 100) 그리고, 플래시 셀 어레이부에 저장된 프로그램이 정상동작을 수행할 때까지 반복적인 검사를 수행한다.(단계 110)
이후에, 플래시 셀 어레이부에 저장된 프로그램의 정상동작 여부를 판별하여 패스 여부를 체크한다.(단계 120) 이 결과 프로그램이 정상적으로 동작할 경우 플래시 셀 어레이부의 게이트에 고전압을 공급하여 스트레스를 인가한다.(단계 130) 그리고, 플래시 셀 어레이부의 드레인에 고전압을 공급하여 스트레스를 인가한다.(단계 140)
이어서, 플래시 셀 어레이부에 저장된 프로그램을 반복적으로 검사하여 스트레스에 의한 간섭과 초기 불량 칩들을 검출한다.(단계 150) 그리고, 플래시 셀 어레이부에 저장된 프로그램의 정상동작 여부를 판별하여 패스 여부를 체크한다.(단계 160) 이때, 플래시 셀 어레이부에 저장된 프로그램이 정상동작을 수행하지 않을 경우 불량 칩으로 분류하게 된다.(단계 210)
반면에, 플래시 셀 어레이부에 저장된 프로그램이 정상 동작을 수행할 경우 플래시 셀 어레이부에 저장된 프로그램을 삭제한다.(단계 170) 그리고, 플래시 셀 어레이부에 저장된 프로그램이 정상적으로 삭제되었는지의 여부를 반복적으로 검사한다.(단계 180)
이후에, 플래시 셀 어레이부에 저장된 프로그램이 정상적으로 삭제되었는지의 여부에 따라 패스 여부를 체크하고(단계 190), 프로그램이 정상적으로 삭제되었을 경우 정상 칩으로 분류한다.(단계 200)
이러한 동작을 수행하는 종래의 플래시 메모리 테스트 장치는 플래시 셀 어 레이부의 게이트와 드레인에 고전압을 인가하여 스트레스로 인한 초기 불량 칩을 검출할 수 있도록 한다. 하지만, 이러한 종래의 플래시 메모리 테스트 장치는 동일한 칩에서 프로그램 횟수와 삭제 횟수가 불일치하여 발생되는 진행성 불량을 사전에 검출할 수 없는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 특히, 1차 테스트의 수행시 플래시 메모리의 프로그램 횟수와 삭제 횟수를 플래시 셀 어레이부에 저장하고, 2차 테스트의 수행시 플래시 셀 어레이부에 저장된 1차 테스트의 결과와 현재 카운팅되는 2차 테스트의 프로그램 및 삭제 특성을 비교하여 진행성 불량을 사전에 검출할 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 플래시 메모리 테스트 장치는, 리셋신호의 인가시 특정 워드라인을 선택하기 위한 제어신호를 출력하는 워드라인 스위칭부; 1차 테스트시 수행된 플래시 셀의 프로그램 횟수 및 삭제 횟수를 저장하는 플래시 셀 어레이부; 리셋신호에 따라 활성화되어 플래시 셀 어레이부에 저장된 신호를 센싱 및 증폭하는 센스앰프부; 2차 테스트의 수행시 플래시 셀의 프로그램 횟수 및 삭제 횟수의 증가를 카운팅하는 카운터; 및 센스앰프부로부터 인가되는 플래시 셀의 프로그램 및 삭제 횟수와 카운터로부터 인가되는 플래시 셀의 프로그램 및 삭제 횟수를 비교하여 그 결과에 따라 패일 신호를 선택적으로 활성화시키는 비교부를 구비함을 특징으로 한다.
또한, 본 발명의 플래시 메모리 테스트 방법은, 플래시 셀 어레이부를 프로그램하고 이를 검사하는 제 1단계; 플래시 셀 어레이부에 기저장된 프로그램 횟수를 진행중인 플래시 셀의 프로그램 횟수와 비교하여 그 결과에 따라 패일 신호를 선택적으로 활성화시키는 제 2단계; 플래시 셀 어레이부에 스트레스를 인가하여 스트레스에 의한 간섭 여부를 판별하고 플래시 셀 어레이부의 프로그램을 검사하는 제 3단계; 플래시 셀 어레이부의 프로그램을 삭제하고 이를 검사하는 제 4단계; 및 플래시 셀 어레이부에 기저장된 삭제 횟수를 진행중인 플래시 셀의 삭제 횟수와 비교하여 그 결과에 따라 패일 신호를 선택적으로 활성화시키는 제 5단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 2는 본 발명에 따른 플래시 메모리 테스트 장치에 관한 구성도이다.
본 발명은 워드라인 스위칭부(10), 플래시 셀 어레이부(20), 센스앰프부(30), 카운터(40) 및 비교부(50)를 구비한다.
여기서, 워드라인 스위칭부(10)는 리셋신호 RESET의 인가시 특정 워드라인을 선택하기 위한 제어신호를 플래시 셀 어레이부(20)에 출력한다. 그리고, 워드라인 스위칭부(10)는 리셋신호 RESET의 입력시 플래시 셀 어레이부(20)에 리드 전압을 제공하고 센스앰프부(30)를 인에이블시킨다.
그리고, 플래시 셀 어레이부(20)는 플래시 메모리의 1차 테스트시 수행되는 플래시 셀의 프로그램 횟수와 삭제 횟수를 저장하여 공정 변화에 따른 프로그램의 특성과 삭제 특성을 칩별로 저장할 수 있다.
또한, 센스앰프부(30)는 RESET 신호의 입력시 플래시 셀 어레이부(20)에 저장된 프로그램 횟수와 삭제 횟수를 센싱 및 증폭하여 비교부(50)에 출력한다. 카운터(40)는 2차 테스트의 수행시 플래시 메모리의 프로그램 및 삭제 횟수의 증가를 카운팅하여, 프로그램 및 삭제 검사가 패스된 시점의 횟수 정보를 비교부(50)에 출력한다.
또한, 비교부(50)는 1차 테스트시 플래시 셀 어레이부(20)에 저장된 프로그램 및 삭제 횟수와, 2차 테스트시 카운터(40)에 의해 카운팅되는 현재의 프로그램 및 삭제 횟수를 비교하여 일치하지 않을 경우 패일 신호 F_SIG를 발생하여 불량 칩으로 분류한다.
반면에, 비교부(50)는 1차 테스트시 플래시 셀 어레이부(20)에 저장된 프로그램 및 삭제 횟수와, 2차 테스트시 카운터(40)에 의해 카운팅되는 현재의 프로그램 및 삭제 횟수를 비교하여 일치할 경우 패일 신호 F_SIG를 비활성화시켜 정상 칩으로 분류한다.
이러한 구성을 갖는 본 발명의 플래시 메모리 테스트 방법의 동작 과정을 도 3을 참조하여 설명하면 다음과 같다.
먼저, 종래의 플래시 메모리 테스트 장치는 플래시 셀 어레이부(20)에 데이타를 프로그램한다.(단계 300) 그리고, 플래시 셀 어레이부(20)에 저장된 프로그램이 정상 동작을 수행할 때까지 반복적인 검사를 수행한다.(단계 310)
이후에, 플래시 셀 어레이부(20)에 저장된 프로그램의 정상동작 여부를 판별 하여 패스 여부를 체크한다.(단계 320) 이 결과 비교부(50)는 프로그램이 정상적으로 동작할 경우, 1차 테스트시 플래시 셀 어레이부(20)에 저장된 프로그램 횟수와, 카운터(40)에 의해 카운팅된 2차 테스트시의 프로그램 횟수와 반복적으로 비교한다.(단계 330)
이때, 비교부(50)는 플래시 셀 어레이부(20)에 저장된 1차 테스트시의 프로그램 횟수와 카운터(40)에 의해 카운팅된 프로그램 횟수를 비교하여 일치하지 않을 경우 패일 신호 F_SIG를 활성화시키고 일치할 경우 패일 신호 F_SIG를 비활성화시킨다.(단계 340) 여기서, 카운터(40)는 단계 320의 수행시 프로그램 검사가 패스된 시점에서의 프로그램 횟수를 비교부(50)에 출력한다.
이후에, 비교부(50)의 비교 결과 패일 신호 F_SIG가 "1"로 활성화될 경우 프로그램이 정상적으로 동작하지 않는 것으로 판단하여 불량 칩으로 분류하게 된다.(단계 450)
반면에, 비교부(50)의 비교 결과 패일 신호 F_SIG가 "1"이 아닐 경우 프로그램이 정상적으로 동작하는 것으로 판단하여 플래시 셀 어레이부(20)의 게이트에 고전압을 공급하여 스트레스를 인가한다.(단계 350) 그리고, 플래시 셀 어레이부(20)의 드레인에 고전압을 공급하여 스트레스를 인가한다.(단계 360)
이어서, 플래시 셀 어레이부(20)에 저장된 프로그램을 반복적으로 검사하여 스트레스에 의한 간섭과 초기 불량 칩들을 검출한다.(단계 370) 그리고, 플래시 셀 어레이부(20)에 저장된 프로그램의 정상동작 여부를 판별하여 패스 여부를 체크한다.(단계 380) 이때, 플래시 셀 어레이부(20)에 저장된 프로그램이 정상동작을 수행하지 않을 경우 불량 칩으로 분류하게 된다.(단계 450)
반면에, 플래시 셀 어레이부(20)에 저장된 프로그램이 정상 동작을 수행할 경우 플래시 셀 어레이부(20)에 저장된 프로그램을 삭제한다.(단계 390) 그리고, 플래시 셀 어레이부(20)에 저장된 프로그램이 정상적으로 삭제되었는지의 여부를 반복적으로 검사한다.(단계 400)
이후에, 플래시 셀 어레이부(20)에 저장된 프로그램이 정상적으로 삭제되었는지의 여부에 따라 패스 여부를 체크한다.(단계 410) 이 결과 비교부(50)는 프로그램이 정상적으로 삭제된 경우, 1차 테스트시 플래시 셀 어레이부(20)에 저장된 삭제 횟수와, 카운터(40)에 의해 카운팅된 2차 테스트시의 삭제 횟수와 반복적으로 비교한다.(단계 420)
이때, 비교부(50)는 플래시 셀 어레이부(20)에 저장된 1차 테스트시의 삭제횟수와 카운터(40)에 의해 카운팅된 삭제 횟수를 비교하여 일치하지 않을 경우 패일 신호 F_SIG를 활성화시키고 일치할 경우 패일 신호 F_SIG를 비활성화시킨다.(단계 430) 여기서, 카운터(40)는 단계 410의 수행시 프로그램 삭제 검사가 패스된 시점에서의 삭제 횟수를 비교부(50)에 출력한다.
이후에, 비교부(50)의 비교 결과 패일 신호 F_SIG가 "1"로 활성화될 경우 프로그램이 정상적으로 삭제되지 않은 것으로 판단하여 불량 칩으로 분류하게 된다.(단계 450)
반면에, 비교부(50)의 비교 결과 패일 신호 F_SIG가 "1"이 아닐 경우 프로그램이 정상적으로 삭제된 것으로 판단하여 정상 칩으로 분류하게 된다.(단계 440)
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이, 본 발명은 플래시, 이이피롬(Flash, EEPROM)과 같은 불휘발성 메모리에서 발생할 수 있는 진행성 불량 여부를 사전에 검출하여 테스트 시간을 단축하며 공정변화에 따른 칩별 특성을 개별적으로 반영할 수 있게 된다. 또한, 본 발명은 패키지 이후에 테스트간의 진행성 불량을 감소시킴으로써 비용을 절감할 수 있도록 한다.
Claims (6)
- 리셋신호의 인가시 특정 워드라인을 선택하기 위한 제어신호를 출력하는 워드라인 스위칭부;1차 테스트시 수행된 플래시 셀의 프로그램 횟수 및 삭제 횟수를 저장하는 플래시 셀 어레이부;상기 리셋신호에 따라 활성화되어 상기 플래시 셀 어레이부에 저장된 신호를 센싱 및 증폭하는 센스앰프부;2차 테스트의 수행시 상기 플래시 셀의 프로그램 횟수 및 삭제 횟수의 증가를 카운팅하는 카운터; 및상기 센스앰프부로부터 인가되는 상기 플래시 셀의 프로그램 및 삭제 횟수와 상기 카운터로부터 인가되는 상기 플래시 셀의 프로그램 및 삭제 횟수를 비교하여 그 결과에 따라 패일 신호를 선택적으로 활성화시키는 비교부를 구비함을 특징으로 하는 플래시 메모리 테스트 장치.
- 제 1항에 있어서, 상기 카운터는 상기 플래시 셀의 프로그램 검사가 패스된 시점부터 상기 프로그램 횟수를 카운팅함을 특징으로 하는 플래시 메모리 테스트 장치.
- 제 1항에 있어서, 상기 카운터는 상기 플래시 셀의 삭제 검사가 패스된 시점 부터 상기 삭제 횟수를 카운팅함을 특징으로 하는 플래시 메모리 테스트 장치.
- 플래시 셀 어레이부를 프로그램하고 이를 검사하는 제 1단계;상기 플래시 셀 어레이부에 기저장된 프로그램 횟수를 진행중인 플래시 셀의 프로그램 횟수와 비교하여 그 결과에 따라 패일 신호를 선택적으로 활성화시키는 제 2단계;상기 플래시 셀 어레이부에 스트레스를 인가하여 스트레스에 의한 간섭 여부를 판별하고 상기 플래시 셀 어레이부의 프로그램을 검사하는 제 3단계;상기 플래시 셀 어레이부의 프로그램을 삭제하고 이를 검사하는 제 4단계; 및상기 플래시 셀 어레이부에 기저장된 삭제 횟수를 진행중인 플래시 셀의 삭제 횟수와 비교하여 그 결과에 따라 패일 신호를 선택적으로 활성화시키는 제 5단계를 포함하는 것을 특징으로 하는 플래시 메모리 테스트 방법.
- 제 4항에 있어서, 상기 제 2단계는1차 테스트시 수행된 플래시 셀의 프로그램 횟수를 상기 플래시 셀 어레이부에 저장하는 단계;상기 프로그램의 검사 결과가 패스된 시점부터 상기 플래시 셀의 프로그램 횟수를 카운팅하는 단계; 및상기 플래시 셀 어레이부에 기저장된 프로그램의 횟수와 상기 카운팅된 프로 그램 횟수를 비교하여 일치하지 않을 경우 상기 패일 신호를 활성화시키는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 테스트 방법.
- 제 4항에 있어서, 상기 제 5단계는1차 테스트시 수행된 플래시 셀의 삭제 횟수를 상기 플래시 셀 어레이부에 저장하는 단계;상기 프로그램의 검사 결과가 패스된 시점부터 상기 플래시 셀의 삭제 횟수를 카운팅하는 단계; 및상기 플래시 셀 어레이부에 기저장된 삭제 횟수와 상기 카운팅된 삭제 횟수를 비교하여 일치하지 않을 경우 상기 패일 신호를 활성화시키는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 테스트 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040072667A KR20060023798A (ko) | 2004-09-10 | 2004-09-10 | 플래시 메모리 테스트 장치 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040072667A KR20060023798A (ko) | 2004-09-10 | 2004-09-10 | 플래시 메모리 테스트 장치 및 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060023798A true KR20060023798A (ko) | 2006-03-15 |
Family
ID=37129897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040072667A KR20060023798A (ko) | 2004-09-10 | 2004-09-10 | 플래시 메모리 테스트 장치 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060023798A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100891405B1 (ko) * | 2007-09-27 | 2009-04-02 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 그 동작 방법 |
-
2004
- 2004-09-10 KR KR1020040072667A patent/KR20060023798A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100891405B1 (ko) * | 2007-09-27 | 2009-04-02 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치 및 그 동작 방법 |
| US7800952B2 (en) | 2007-09-27 | 2010-09-21 | Hynix Semiconductor Inc. | Non-volatile memory device and method of operating the same |
| US8000149B2 (en) | 2007-09-27 | 2011-08-16 | Hynix Semiconductor Inc. | Non-volatile memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6477672B1 (en) | Memory testing apparatus | |
| KR101498009B1 (ko) | 비휘발성 메모리 시스템에서 결함 블록 분리 | |
| US7739560B2 (en) | Nonvolatile semiconductor memory device and method of self-testing the same | |
| US5841711A (en) | Semiconductor memory device with redundancy switching method | |
| US20070171739A1 (en) | Semiconductor memory devices and methods of testing for failed bits of semiconductor memory devices | |
| KR100923832B1 (ko) | 불휘발성 메모리 장치의 불량 여부 테스트 방법, 블록 관리방법, 소거 방법 및 프로그램 방법 | |
| JPWO2008001543A1 (ja) | 半導体試験装置および半導体メモリの試験方法 | |
| US20100125766A1 (en) | Semiconductor integrated circuit and method for controlling semiconductor integrated circuit | |
| CN112466387B (zh) | 一种nand flash芯片读写寿命的快速测试方法 | |
| US20080282119A1 (en) | Memory device and built in self-test method of the same | |
| US11984181B2 (en) | Systems and methods for evaluating integrity of adjacent sub blocks of data storage apparatuses | |
| KR20190090330A (ko) | 반도체 기억장치, 그 동작 방법 및 해석 시스템 | |
| US8225149B2 (en) | Semiconductor testing apparatus and method | |
| US6112321A (en) | Nonvolatile semiconductor storage device | |
| KR100871703B1 (ko) | 불휘발성 메모리 장치 및 그 구동방법 | |
| KR20060023798A (ko) | 플래시 메모리 테스트 장치 및 방법 | |
| CN112017726A (zh) | 闪存芯片的读干扰测试方法、装置及可读存储介质 | |
| JP2013229080A (ja) | 半導体記憶装置および半導体記憶装置のテスト方法 | |
| KR100579049B1 (ko) | 메모리 테스트 장치 및 이를 수행하는 방법 | |
| JP2007294091A (ja) | ナンドフラッシュメモリ素子のチャネルブースティング電圧の測定方法 | |
| KR100358059B1 (ko) | 플래쉬 메모리 소자의 테스트 방법 | |
| US8923083B2 (en) | Method of identifying damaged bitline address in non-volatile | |
| JP2010097330A (ja) | アドレス線の試験方法及び試験装置 | |
| KR20060020299A (ko) | 플래시 메모리 장치 및 그의 테스트 방법 | |
| JPH11288599A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |