CN112017726A - 闪存芯片的读干扰测试方法、装置及可读存储介质 - Google Patents
闪存芯片的读干扰测试方法、装置及可读存储介质 Download PDFInfo
- Publication number
- CN112017726A CN112017726A CN202010872384.1A CN202010872384A CN112017726A CN 112017726 A CN112017726 A CN 112017726A CN 202010872384 A CN202010872384 A CN 202010872384A CN 112017726 A CN112017726 A CN 112017726A
- Authority
- CN
- China
- Prior art keywords
- flash memory
- memory chip
- test
- erasing
- programming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010998 test method Methods 0.000 title claims description 8
- 238000012360 testing method Methods 0.000 claims abstract description 147
- 238000000034 method Methods 0.000 claims abstract description 46
- 230000006870 function Effects 0.000 claims description 20
- 239000000523 sample Substances 0.000 claims description 17
- 238000011056 performance test Methods 0.000 claims description 16
- 125000004122 cyclic group Chemical group 0.000 claims description 6
- 230000014759 maintenance of location Effects 0.000 claims description 4
- 230000032683 aging Effects 0.000 claims description 3
- 230000005641 tunneling Effects 0.000 abstract description 10
- 238000007667 floating Methods 0.000 abstract description 7
- 230000008569 process Effects 0.000 description 11
- 230000009471 action Effects 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000006386 memory function Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000013100 final test Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供了一种闪存芯片的读干扰测试方法、装置及存储介质。所述方法包括：对待测试的闪存芯片进行预操作，所述预操作包括对所述闪存芯片的每个存储位进行至少一次预编程。在本发明实施例中，由于在每次进行读干扰测试之前，先对闪存芯片的每个存储位进行至少一次预编程操作，而闪存芯片在进行预编程操作时，所述芯片的浮栅和隧穿氧化层的交界面上的悬空键受到编程操作电压的影响，吸附电子。因此，通过对闪存芯片在进行一次或多次预编程测试，增大了闪存芯片的数据读取时的隧穿(擦除)电压，进而在对闪存芯片上施加读电压时，即可实现降低闪存芯片发生读干扰(误擦除)的概率的目的。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种闪存芯片的读干扰测试方法、装置及可读存储介质。
背景技术
闪存是一种在掉电后仍能保存其在掉电前保存的数据的存储器，也就是说即使掉电，闪存上的数据也不会丢失，因此闪存得到了广泛的应用。其中，选择栅共享式分栅快闪存储器是闪存的一种类型。由于选择栅共享式分栅快闪存储器的特殊工艺，选择栅共享式分栅快闪存储器采用了较高的读取电压，导致在对选择栅共享式分栅快闪存储器进行读操作时，浮栅中存储的电荷出现从浮栅流失到字线的现象(类似于擦除操作)，进而发生读干扰。
由于存储单元的读干扰和存储单元的擦除失效问题之间存在对立的关系。因此，现有技术中通常采用工艺方式降低读干扰。具体的，在对存储单元进行擦除操作时，降低施加在栅极的擦除电压，即，通过引入部分擦除失效，增大存储器的读操作和擦除操作的工艺窗口，进而降低读干扰。但是，上述降低读干扰的方法并不适用于采用较高读电压的选择栅共享式分栅快闪存储器。
综上所述，如何提供一种能解决选择栅共享式分栅快闪存储器的读干扰问题的方法，是目前本领域技术人员亟待解决的问题。
发明内容
本发明的目的在于提供一种闪存芯片的读干扰测试方法、装置及可读存储介质，以降低在闪存芯片上施加较高的数据读电压时，闪存芯片发生读干扰的概率。
为解决上述技术问题，本发明提供一种闪存芯片的读干扰测试方法，包括：
对待测试的闪存芯片进行预操作，所述预操作包括对所述闪存芯片的每个存储位进行至少一次预编程；
在所述预操作之后，对所述待测试的闪存芯片进行读干扰测试。
可选的，所述预操作还可以包括在每次所述预编程之后和/或之前，对所述闪存芯片的每个存储位进行一次预擦除。
可选的，对待测试的闪存芯片进行预操作的步骤可以包括：对所述闪存芯片的每个存储位均依次进行第一次预擦除、预编程、第二次预擦除。
可选的，所述预操作可以包括:对所述闪存芯片的每个存储位,均进行第一次预擦除，以及，在所述第一次预擦除之后,执行存储功能测试，所述存储功能测试包括多次循环编程和擦除操作，且循环的次数取决于所述闪存芯片的整个性能测试时间。
可选的，按照含有读干扰测试项目的第一针测程序，对所述闪存芯片进行第一次测试，且在进行到所述读干扰测试项目时，按照上述所述的闪存芯片的读干扰测试方法，对所述闪存芯片进行读干扰测试；
在所述第一次测试完成之后，对所述闪存芯片进行烘烤，以模拟老化过程；
按照第二针测程序，对所述闪存芯片进行数据保持性能测试。
基于如上所述的闪存芯片的读干扰测试方法，本发明还提供了一种闪存芯片的读干扰测试装置，包括：
预操作模块，用于对待测试的闪存芯片进行预操作，所述预操作包括对所述闪存芯片的每个存储位进行至少一次预编程；
读干扰测试模块，用于在所述预操作之后，对所述待测试的闪存芯片进行读干扰测试。
可选的，所述预操作模块可以包括预编程单元和预擦除单元，所述预编程单元用于在对所述待测试的闪存芯片进行读干扰测试之前，对所述闪存芯片的每个存储位进行至少一次预编程；所述预擦除单元用于在所述预编程模块每次执行所述预编程之后和/或之前，对所述闪存芯片的每个存储位进行一次预擦除。
可选的，所述预操作模块，可以包括：
第一次预擦除单元，用于在对所述待测试的闪存芯片进行读干扰测试之前，对所述闪存芯片的每个存储位均进行第一次预擦除；
预编程单元，用于对所述第一次预擦除后的所述闪存芯片的每个存储位均进行预编程；
第二次预擦除单元，用于对所述预编程后的所述闪存芯片的每个存储位均进行第二次预擦除。
可选的，所述预操作可以用于：对所述闪存芯片的每个存储位,均进行第一次预擦除，以及，在所述第一次预擦除之后,执行存储功能测试，所述存储功能测试包括多次循环编程和擦除操作，且循环的次数取决于所述闪存芯片的整个性能测试时间。
此外，本发明还提供了一种包含计算机可执行指令的存储介质，所述计算机可执行指令在由计算机处理器执行时用于执行所述闪存芯片的读干扰测试方法。
与现有技术相比，本发明技术方案至少具有以下有益效果之一：
在本发明实施例中，由于在每次进行读干扰测试之前，先对闪存芯片的每个存储位进行至少一次预编程操作，而闪存芯片在进行预编程操作时，所述芯片的浮栅和隧穿氧化层的交界面上的悬空键受到编程操作电压的影响，吸附电子。因此，通过对闪存芯片在进行一次或多次预编程测试，增大了闪存芯片的数据读取时的的隧穿(擦除)电压，进而在对闪存芯片上施加读电压时，即可实现降低闪存芯片发生读干扰(误擦除)的概率的目的。
进一步的，通过在闪存芯片在每次进行读干扰测试之前和/或之后，进行预擦除测试，并且在所述预擦除测试中添加了至少一次预编程测试，从而增大了闪存芯片的数据读取时的的隧穿(擦除)电压，进而在对闪存芯片上施加读电压时，即可实现降低闪存芯片发生读干扰(误擦除)的概率的目的。
附图说明
图1为本发明提供的一种闪存芯片的读干扰测试方法的流程示意图；
图2为本发明提供的一种闪存芯片的读干扰测试装置的结构示意图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
通常，在晶圆制造工艺中，缺陷已成为制约良率提升的关键。工厂将在工艺的三个主要点监测，分别是晶圆制造工艺完成时、晶圆中测后和封装完成时进行终测。其中，CP(Chip Probe，晶圆探针测试)测试是晶圆测试中比较重要的一个测试项目，它是对晶圆进行电学测量。通过一个测试机台，该测试机台包含一个探针卡，探针卡是根据芯片的设计而定制的，是自动测试仪与待测器件之间的接口，探针卡上的探针的位置是与晶圆上所预留的测试信号输入点一一对应的。通过探针卡打在晶圆上的测试点上，通过探针卡将预先设定好的测试电信号输入到晶圆上，得到晶圆的测试反馈信号输出，能得知晶圆上芯片的功能是否正常。并根据测试结果，对正常或失效、性能高低的不同芯片进行分组(bin)。
上述CP(Chip Probe)测试指的是芯片在晶圆的阶段，通过探针卡扎到芯片管脚上对芯片进行性能及功能的测试。CP测试最大的目的就是确保在芯片封装前，尽可能地把坏的芯片筛选出来以节约封装费用。所以基于这个认识，在CP测试阶段，尽可能只选择那些对良率影响较大的测试项目。
承如背景技术所述，由于在目前的选择栅共享式分栅快闪存储器中，在对所述快闪存储器的某个存储单元的存储位进行读操作时，需要在栅极上施加较高的读电压，造成浮栅中存储的电荷出现从浮栅流失到字线的现象(类似于擦除操作)，进而发生读干扰的问题。
为此，本发明提供了一种闪存芯片的读干扰测试方法，以降低在闪存芯片上施加较高的数据读电压时，闪存芯片发生读干扰的概率。
参见图1，图1为本发明实施例提供的一种闪存芯片的读干扰测试方法的流程示意图。具体的，该读干扰测试方法包括如下步骤：
步骤S100，对待测试的闪存芯片进行预操作。
其中，所述预操作可以包括对所述闪存芯片的每个存储位进行至少一次预编程。
本实施例中，可以根据预选取的闪存芯片的性能测试样本，对待测试的闪存芯片中的每个存储位进行至少一次预编程操作(也可以称为预编程测试)，由于在每次进行如下步骤S200对待测试的闪存芯片进行读干扰测试之前，先对所述待测试的闪存芯片的每个存储位进行至少一次预编程操作，从而使该闪存芯片的数据读取时的隧穿(擦除)电压增大，进而在对闪存芯片上施加较高的数据读电压时，即可实现降低闪存芯片发生读干扰(误擦除)的概率的目的。
在一个可选的实施方式中，所述预操作可以包括对所述闪存芯片的每个存储位进行至少一次预擦除。具体的，可以根据预选取的闪存芯片的性能测试样本，对待测试的闪存芯片中的每个存储位进行至少一次预擦除操作(也可以称为预擦除测试)，由于在每次进行如下步骤S200对待测试的闪存芯片进行读干扰测试之前，先对所述待测试的闪存芯片的每个存储位进行至少一次预擦除操作，从而使该闪存芯片的数据读取时的隧穿(擦除)电压增大，进而在对闪存芯片上施加较高的数据读电压时，即可实现降低闪存芯片发生读干扰的概率的目的。
在第二个可选的实施方式中，所述预操作还可以包括在每次所述步骤S100中对所述闪存芯片进行预编程之后和/或之前，对所述闪存芯片的每个存储位进行一次预擦除。
需要说明的是，在对闪存芯片进行读干扰性能测试之前，CP测试机无法确定该闪存芯片中的各存储位中(bit)是否存储有数据，因此可以将所述闪存芯片中的各存储位进行置1处理，即，对闪存芯片进行预擦除操作。具体的，可以根据预设置的擦除电压(如8v)以及擦除次数等参数信息，对所述闪存芯片进行预擦除操作。
本实施例中，在每次所述步骤S100中对所述闪存芯片进行预编程之后和/或之前，对所述闪存芯片的每个存储位进行一次预擦除可以理解为三种情况。
第一种：可以对待测试的闪存芯片的每个存储位进行一次预擦除操作，再对所述闪存芯片进行步骤S100中的预编程操作，之后，再执行步骤S200在所述预编程操作之后，对所述待测试的闪存芯片进行读干扰测试的步骤。
第二种：可以先对待测试的闪存芯片的每个存储位进行预编程操作，在对所述闪存芯片进行一次预擦除操作，之后，再执行步骤S200在所述预擦除操作之后，对所述待测试的闪存芯片进行读干扰测试的步骤。
第三种：可以对待测试的闪存芯片的每个存储位进行第一次预擦除操作，再对所述闪存芯片进行步骤S100中的预编程操作，再对其进行第二次预擦除操作，之后，再执行步骤S200在所述预擦除操作之后，对所述待测试的闪存芯片进行读干扰测试的步骤。
示例性的，CP1测试中的各项测试都会设置预定时长的测试时间。可以根据预先设置的总测试时间，将所述总测试时间划分为第一测试时间、第二测试时间和第三测试时间。接着，CP测试机台可以在第一测试时间内，先对闪存芯片进行一次预擦除操作；接着，在第二测试时间内，对该目标闪存芯片进行一次预编程操作，以及在第三测试时间内，在所述预编程之后的闪存芯片再进行一次预擦除操作。同理，由于一次测试的时间是可知的，且每次测试的时间是可预设置的，因此，CP测试机台也可以在第一测试时间内，先对闪存芯片进行一次或多次预擦除操作；接着，在第二测试时间内，对该闪存芯片进行一次或多次预编程操作，以及在第三测试时间内，在所述预编程之后的闪存芯片再进行一次或多次预擦除操作，最终实现在预设的测试时间内，将闪存芯片的各存储单元置1。
可以理解的是，本发明对所述预擦除测试的预先设置的总测试时间的拆分方式，以及拆分之后每段的时间长短并不进行具体限定，即，第一测试时间、第二测试时间和第三测试时间三者可以相等，也可以不相等。
在第三个可选的实施方式中，所述预操作可以包括：对所述闪存芯片的每个存储位均进行第一次预擦除，以及，在所述第一次预擦除之后，执行存储功能测试，所述存储功能测试包括多次循环编程和擦除操作，且循环的次数取决于所述闪存芯片的整个性能测试时间。
需要说明的是，CP测试主要分为两个阶段：CP1测试和CP2测试。CP1测试主要对芯片的基本功能进行测试，CP2测试主要是对芯片的功能测试以检测器数据保持能力。其中，CP1测试可以包括多项测试项目，例如，预擦除测试项目、编程/擦除测试项目、读干扰测试项目、直流特性测试项目以及高压输出电压调节等基本功能测试项目。
可以理解的是，CP测试机台在对闪存芯片进行读干扰测试之前，还可以对待测试的闪存芯片进行CP1测试中的一些基本功能的测试，例如直流特性测试项目、高压输出电压调节测试项目以及逻辑电路检测等测试项目。
步骤S200，在所述预操作之后，对所述待测试的闪存芯片进行读干扰测试。
本实施例中，可以提前设置完成一次读干扰测试循环的阈值，示例性的如1000次。循环读取所述闪存芯片中各存储位中的数据，当检测到循环次数达到1000次时，获取并记录在此次循环读取的过程中读取错误的比特位数值，当比特位数值低于预设的读取错误值时，说明闪存芯片的性能较佳。循环读取直至当前读循环次数达到预设的最高读循环次数，停止读取，示例性的，最高读循环次数为15000次。
此外，本发明实施例所提供的读干扰测试方法还可以包括如下步骤：
首先，按照含有读干扰测试项目的第一针测程序，对所述闪存芯片进行第一次测试，且在进行到所述读干扰测试项目时，按照如上所述的闪存芯片的读干扰测试方法，对所述闪存芯片进行读干扰测试；
接着，在所述第一次测试完成之后，对所述闪存芯片进行烘烤，以模拟老化过程；
其次，按照第二针测程序，对所述闪存芯片进行数据保持性能测试。
可以理解的是，本发明实施例提供的闪存芯片的性能测试方法还可以对所述目标闪存芯片进行编程/擦除测试，从而测试出该芯片中的哪些存储单元具有存储或擦除功能。具体的，当检测到所述预操作完成时，根据所述性能测试样本对闪存芯片进行编程/擦除测试。
为了描述更加清楚，下面通过一个具体实施例对本发明实施例提供的一种闪存芯片的读干扰测试方法进行详细说明。
通常，在对闪存芯片进行读干扰性能测试之前，需要先对该闪存芯片进行置背景，即，对所述闪存芯片进行擦除操作，从而使所述闪存芯片的各存储位置1。在本发明实施例中，首先，在对所述闪存芯片进行上述擦除操作的过程中加入一次或多次预编程操作，从而实现降低闪存芯片发生读干扰(误擦除)的概率的目的。接着，在对所述闪存芯片进行存储功能测试，其中，所述存储功能测试包括多次不同的编程和擦除操作(操作电压和时间不尽相同)来筛选出合格的芯片。最后，再对闪存芯片进行读干扰测试，从而做最后的筛选。
基于如上所述的闪存芯片的读干扰测试方法，如图2所示，本发明实施例中还提供了一种闪存芯片的读干扰测试装置，所述装置包括：
预操作模块10，用于对待测试的闪存芯片进行预操作，所述预操作包括对所述闪存芯片的每个存储位进行至少一次预编程。
读干扰测试模块30，用于在所述预操作之后，对所述待测试的闪存芯片进行读干扰测试。
进一步的，所述读干扰测试装置，还可以包括：
预擦除模块20，用于在每次所述预编程之后和/或之前，对所述闪存芯片的每个存储位进行一次预擦除。
进一步的，所述预操作模块10，可以包括预编程单元和预擦除单元，所述预编程单元用于在对所述待测试的闪存芯片进行读干扰测试之前，对所述闪存芯片的每个存储位进行至少一次预编程；所述预擦除单元用于在所述预编程模块每次执行所述预编程之后和/或之前，对所述闪存芯片的每个存储位进行一次预擦除。
进一步的，所述预操作模块10，可以包括：
第一次预擦除单元，用于在对所述待测试的闪存芯片进行读干扰测试之前，对所述闪存芯片的每个存储位均进行第一次预擦除；
预编程单元，用于对所述第一次预擦除后的所述闪存芯片的每个存储位均进行预编程；
第二次预擦除单元，用于对所述预编程后的所述闪存芯片的每个存储位均进行第二次预擦除。
进一步的，所述预操作用于：对所述闪存芯片的每个存储位，均进行第一次预擦除，以及，在所述第一次预擦除之后，执行存储功能测试，所述存储功能测试包括多次循环编程和擦除操作，且循环的次数取决于所述闪存芯片的整个性能测试时间。
综上所述，在本发明提供的闪存芯片的读干扰测试方法中，由于在每次进行读干扰测试之前，先对闪存芯片的每个存储位进行至少一次预编程操作，而闪存芯片在进行预编程操作时，所述芯片的浮栅和隧穿氧化层的交界面上的悬空键受到编程操作电压的影响，吸附电子。因此，通过对闪存芯片在进行一次或多次预编程测试，增大了闪存芯片的数据读取时的的隧穿(擦除)电压，进而在对闪存芯片上施加读电压时，即可实现降低闪存芯片发生读干扰(误擦除)的概率的目的。
进一步的，通过在闪存芯片在每次进行读干扰测试之前和/或之后，进行预擦除测试，并且在所述预擦除测试中添加了至少一次预编程测试，从而增大了闪存芯片的数据读取时的的隧穿(擦除)电压，进而在对闪存芯片上施加读电压时，即可实现降低闪存芯片发生读干扰(误擦除)的概率的目的。
在本发明提供的又一实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有指令，当其在计算机上运行时，使得计算机执行上述实施例中任一所述的闪存芯片的读干扰测试方法及装置。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (10)
1.一种闪存芯片的读干扰测试方法，其特征在于，包括：
对待测试的闪存芯片进行预操作，所述预操作包括对所述闪存芯片的每个存储位进行至少一次预编程；
在所述预操作之后，对所述待测试的闪存芯片进行读干扰测试。
2.如权利要求1所述的闪存芯片的读干扰测试方法，其特征在于，所述预操作还包括在每次所述预编程之后和/或之前，对所述闪存芯片的每个存储位进行一次预擦除。
3.如权利要求1或2所述的闪存芯片的读干扰测试方法，其特征在于，
对待测试的闪存芯片进行预操作的步骤包括：对所述闪存芯片的每个存储位均依次进行第一次预擦除、预编程、第二次预擦除。
4.如权利要求2所述的闪存芯片的读干扰测试方法，其特征在于，所述预操作包括：对所述闪存芯片的每个存储位均进行第一次预擦除，以及，在所述第一次预擦除之后，执行存储功能测试，所述存储功能测试包括多次循环编程和擦除操作，且循环的次数取决于所述闪存芯片的整个性能测试时间。
5.一种闪存芯片的性能测试方法，其特征在于，包括：
按照含有读干扰测试项目的第一针测程序，对所述闪存芯片进行第一次测试，且在进行到所述读干扰测试项目时，按照权利要求1～4中任一项所述的闪存芯片的读干扰测试方法，对所述闪存芯片进行读干扰测试；
在所述第一次测试完成之后，对所述闪存芯片进行烘烤，以模拟老化过程；
按照第二针测程序，对所述闪存芯片进行数据保持性能测试。
6.一种闪存芯片的读干扰测试装置，其特征在于，包括：
预操作模块，用于对待测试的闪存芯片进行预操作，所述预操作包括对所述闪存芯片的每个存储位进行至少一次预编程；
读干扰测试模块，用于在所述预操作之后，对所述待测试的闪存芯片进行读干扰测试。
7.如权利要求6所述闪存芯片的读干扰测试装置，其特征在于，所述预操作模块包括预编程单元和预擦除单元，所述预编程单元用于在对所述待测试的闪存芯片进行读干扰测试之前，对所述闪存芯片的每个存储位进行至少一次预编程；所述预擦除单元用于在所述预编程模块每次执行所述预编程之后和/或之前，对所述闪存芯片的每个存储位进行一次预擦除。
8.如权利要求6或7所述闪存芯片的读干扰测试装置，其特征在于，所述预操作模块，包括：
第一次预擦除单元，用于在对所述待测试的闪存芯片进行读干扰测试之前，对所述闪存芯片的每个存储位均进行第一次预擦除；
预编程单元，用于对所述第一次预擦除后的所述闪存芯片的每个存储位均进行预编程；
第二次预擦除单元，用于对所述预编程后的所述闪存芯片的每个存储位均进行第二次预擦除。
9.如权利要求6所述闪存芯片的读干扰测试装置，其特征在于，所述预操作用于：对所述闪存芯片的每个存储位,均进行第一次预擦除，以及，在所述第一次预擦除之后,执行存储功能测试，所述存储功能测试包括多次循环编程和擦除操作，且循环的次数取决于所述闪存芯片的整个性能测试时间。
10.一种包含计算机可执行指令的可读存储介质，其特征在于，所述计算机可执行指令在由计算机处理器执行时，用于执行如权利要求1-4中任一项所述的闪存芯片的读干扰测试方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010872384.1A CN112017726A (zh) | 2020-08-26 | 2020-08-26 | 闪存芯片的读干扰测试方法、装置及可读存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010872384.1A CN112017726A (zh) | 2020-08-26 | 2020-08-26 | 闪存芯片的读干扰测试方法、装置及可读存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112017726A true CN112017726A (zh) | 2020-12-01 |
Family
ID=73502554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010872384.1A Pending CN112017726A (zh) | 2020-08-26 | 2020-08-26 | 闪存芯片的读干扰测试方法、装置及可读存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112017726A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116467122A (zh) * | 2022-01-19 | 2023-07-21 | 武汉置富半导体技术有限公司 | 一种闪存存储器数据保持能力的测试方法及装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090161462A1 (en) * | 2007-12-21 | 2009-06-25 | Spansion Llc | Controlling ac disturbance while programming |
| CN102099865A (zh) * | 2008-07-22 | 2011-06-15 | Lsi公司 | 用于在闪存存储器中每信号电平编程多个编程值的方法和装置 |
| US20110153919A1 (en) * | 2009-12-22 | 2011-06-23 | Erez Sabbag | Device, system, and method for reducing program/read disturb in flash arrays |
| US20140143473A1 (en) * | 2012-11-19 | 2014-05-22 | Spansion Llc | Data refresh in non-volatile memory |
| CN108133732A (zh) * | 2017-12-20 | 2018-06-08 | 北京京存技术有限公司 | 闪存芯片的性能测试方法、装置、设备及存储介质 |
| US20180218775A1 (en) * | 2017-02-02 | 2018-08-02 | Samsung Electronics Co., Ltd. | Programming method of a nonvolatile memory device and a method thereof |
-
2020
- 2020-08-26 CN CN202010872384.1A patent/CN112017726A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090161462A1 (en) * | 2007-12-21 | 2009-06-25 | Spansion Llc | Controlling ac disturbance while programming |
| CN102099865A (zh) * | 2008-07-22 | 2011-06-15 | Lsi公司 | 用于在闪存存储器中每信号电平编程多个编程值的方法和装置 |
| US20110153919A1 (en) * | 2009-12-22 | 2011-06-23 | Erez Sabbag | Device, system, and method for reducing program/read disturb in flash arrays |
| US20140143473A1 (en) * | 2012-11-19 | 2014-05-22 | Spansion Llc | Data refresh in non-volatile memory |
| US20180218775A1 (en) * | 2017-02-02 | 2018-08-02 | Samsung Electronics Co., Ltd. | Programming method of a nonvolatile memory device and a method thereof |
| CN108133732A (zh) * | 2017-12-20 | 2018-06-08 | 北京京存技术有限公司 | 闪存芯片的性能测试方法、装置、设备及存储介质 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116467122A (zh) * | 2022-01-19 | 2023-07-21 | 武汉置富半导体技术有限公司 | 一种闪存存储器数据保持能力的测试方法及装置 |
| CN116467122B (zh) * | 2022-01-19 | 2024-04-05 | 武汉置富半导体技术有限公司 | 一种闪存存储器数据保持能力的测试方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6477672B1 (en) | Memory testing apparatus | |
| US7194667B2 (en) | System for storing device test information on a semiconductor device using on-device logic for determination of test results | |
| EP2487689B1 (en) | Digital method to obtain the I-V curves of NVM bitcells | |
| JPWO2008001543A1 (ja) | 半導体試験装置および半導体メモリの試験方法 | |
| EP1943664A2 (en) | A method, system and computer-readable code for testing of flash memory | |
| CN104681102A (zh) | 快闪存储器位线间缺陷的检测方法 | |
| CN112017726A (zh) | 闪存芯片的读干扰测试方法、装置及可读存储介质 | |
| JPH0540147A (ja) | 半導体記憶装置の試験方法 | |
| CN110383384A (zh) | 存储器装置和用于操作或测试存储器装置的方法 | |
| CN113488401A (zh) | 一种芯片测试方法及装置 | |
| JP4366001B2 (ja) | 半導体メモリ試験方法・半導体メモリ試験装置 | |
| US7760541B2 (en) | Functional float mode screen to test for leakage defects on SRAM bitlines | |
| JP2002056698A (ja) | 半導体不揮発性メモリの試験方法 | |
| US20220383964A1 (en) | Flash memory, method of erasing the same and electronic system | |
| KR101034661B1 (ko) | 2개의 로딩 메모리를 이용한 메모리 디바이스의 테스트 방법 및 그 장치 | |
| CN107305790B (zh) | 一种非挥发性存储器的自测试方法和装置 | |
| JP4882633B2 (ja) | メモリ試験装置およびメモリ試験方法 | |
| CN113409871B (zh) | 一种擦除时间的获取方法、装置、电子设备及存储介质 | |
| US11495313B1 (en) | Fail-safe IC production testing | |
| CN106601306B (zh) | 一种提升闪存芯片性能的方法 | |
| US8923083B2 (en) | Method of identifying damaged bitline address in non-volatile | |
| US20230176871A1 (en) | Semiconductor device and test method thereof, and non-transitory computer readable medium | |
| Alieri et al. | Impact of the erase algorithms on flash memory lifetime | |
| CN114527366A (zh) | 一种wat自动重测方法 | |
| CN116540059A (zh) | 半导体芯片测试方法、装置、设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201201 |
|
| RJ01 | Rejection of invention patent application after publication |